KR100691059B1 - 액정 표시 장치 및 액정 패널 - Google Patents

액정 표시 장치 및 액정 패널 Download PDF

Info

Publication number
KR100691059B1
KR100691059B1 KR1020040078082A KR20040078082A KR100691059B1 KR 100691059 B1 KR100691059 B1 KR 100691059B1 KR 1020040078082 A KR1020040078082 A KR 1020040078082A KR 20040078082 A KR20040078082 A KR 20040078082A KR 100691059 B1 KR100691059 B1 KR 100691059B1
Authority
KR
South Korea
Prior art keywords
signal
timing
liquid crystal
phase
image
Prior art date
Application number
KR1020040078082A
Other languages
English (en)
Other versions
KR20050032483A (ko
Inventor
사가와다카히로
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20050032483A publication Critical patent/KR20050032483A/ko
Application granted granted Critical
Publication of KR100691059B1 publication Critical patent/KR100691059B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0223Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/041Temperature compensation

Abstract

본 발명의 액정 표시 장치는 액정 패널부와, 샘플링 회로 구동 신호에 따라 화상 신호를 샘플링하는 샘플링 회로와, 타이밍 신호의 위상을 조정하는 타이밍 조정부와, 이 타이밍 신호에 따라 샘플링 회로 구동 신호를 생성하는 구동 신호 생성부와, 구동 신호 생성부와 거의 동일한 지연 특성을 갖고, 타이밍 신호를 입력하는 더미 소자를 구비한다. 타이밍 조정부는 온도 변화나 시간 경과 변화에 의한 구동 신호 생성부 내에서의 신호 지연의 변동을, 기준 신호에 대한 더미 소자로부터 출력되는 신호의 위상차로서 검출하고, 그 차에 근거해서, 타이밍 신호의 위상을 조정함으로써, 구동 신호 생성부에서의 신호 지연의 변동에 기인하는, 화상 신호에 대한 샘플링 회로 구동 신호의 시간적인 편차를 보정하고, 고스트의 발생을 억제한다.

Description

액정 표시 장치 및 액정 패널{LIQUID CRYSTAL DISPLAY DEVICE AND LIQUID CRYSTAL PANEL}
도 1은 본 발명의 실시예에 있어서의 타이밍 공급부(100)와 액정 패널부(10)의 개략 구성을 나타내는 설명도,
도 2(a)∼(c)는 화상 신호 VID1∼VID6과 샘플링 회로 구동 신호 Sk, Sk+1의 시간적 관계 및 그 시간적 관계에 있어서의 액정 패널(200) 상에 표시되는 화상을 나타내는 설명도,
도 3은 본 발명의 실시예에 있어서의 액정 표시 장치(1000)의 개략 구성을 나타내는 설명도,
도 4는 본 발명의 실시예에 있어서의 적절한 상태에서의 각 신호의 타이밍을 나타내는 타이밍 차트,
도 5는 본 발명의 실시예에 있어서의 진행 상태에서의 각 신호의 타이밍을 나타내는 타이밍 차트,
도 6은 본 발명의 실시예에 있어서의 진행 상태로부터 적절한 상태로 복귀한 경우의 각 신호의 타이밍을 나타내는 타이밍 차트,
도 7은 본 발명의 실시예에 있어서의 지연 상태에서의 각 신호의 타이밍을 나타내는 타이밍 차트,
도 8은 본 발명의 실시예에 있어서의 지연 상태로부터 적절한 상태로 복귀한 경우의 각 신호의 타이밍을 나타내는 타이밍 차트,
도 9는 X 타이밍 자동 조정 회로(500)의 개략 구성을 나타내는 설명도,
도 10은 본 발명의 변형예에 있어서의 액정 표시 장치의 개략 구성을 나타내는 설명도.
도면의 주요 부분에 대한 부호의 설명
10 : 액정 패널부 20 : 데이터선 구동 회로
30 : 주사선 구동 회로 100 : 타이밍 공급부
600 : 화상 처리부 700 : 표시 정보 출력부
800 : 클럭 공급부 900 : 전원 공급부
1000 : 액정 표시 장치
본 발명은 액정 패널을 이용한 액정 표시 장치에 관한 것으로, 특히, 온도 변화나 시간 경과 변화에 의한 액정 패널 내에서의 신호 지연의 변동에 기인하는, 표시 화상에서의 고스트의 발생을 억제하는 기술에 관한 것이다.
일반적으로, 박막 트랜지스터(Thin Film Transistor : 이하, 「TFT」라고 함) 구동에 의한 액티브 매트릭스 구동 방식의 액정 패널을 이용한 액정 표시 장치에 있어서는, 종횡으로 각각 배열된, 다수의 주사선 및 데이터선과, 이 주사선과 데이터선의 각 교점에 대응하는 다수의 화소 전극이 유리 기판 상에 마련되어 있다. 그리고, 이에 부가하여, 주사선 구동 회로, 데이터선 구동 회로, 샘플링 회로, 화소 TFT 회로 등의 주변 회로가 이 유리 기판 상에 마련되는 경우가 있다. 또한, 대향하는 두 개의 유리 기판 사이에, 상술한 다수의 화소 전극의 하나하나에 대응한 액정 셀이 밀봉되어, 액정 패널이 구성된다.
상술한 데이터선 구동 회로에서는, 타이밍 생성기로부터 출력되는 타이밍 신호에 근거해서, 샘플링 회로의 구동 타이밍을 결정하는 샘플링 회로 구동 신호를 생성하고, 이 샘플링 회로 구동 신호를 샘플링 회로에 대하여 출력한다.
이 샘플링 회로는 TFT 등의 스위칭 소자로부터 구성되어 있고, 상술한 샘플링 회로 구동 신호가 하이 레벨인 기간만큼, 별도로 외부로부터 입력되는 화상 신호를 화소 TFT 회로에 대하여 출력한다.
화소 TFT 회로에는, 주사선 구동 회로로부터 출력되는 주사 신호가 입력되고, 이 주사 신호가 하이 레벨인 기간에만, 상술한 화상 신호를 화소 전극에 대하여 출력한다.
화소 전극에, 이 화상 신호가 입력되면, 대향 전극간의 전압이 변화되기 때문에, 화소 전극과 대향 전극 사이에 봉입되어 있는 액정 셀에 있어서, 그 액정분자의 배열이 변화된다. 그 결과, 이 액정 셀을 통과하는 광이 화상 신호에 따라 투과 또는 차단되어, 변조되는 것에 의해, 액정 패널 전체에서, 화상 신호에 근거하는 화상을 표시하게 된다.
여기서, 상술한 샘플링 회로에 있어서, 샘플링 회로 구동 신호의 하이 레벨인 기간이 별도 외부로부터 입력되는 화상 신호의 포화 레벨에 이르는 기간과 시간적으로 합치하면, 화상 신호대로, 적절한 화상이 표시되게 되지만, 이 하이 레벨인 기간이 제조 시에 있어서의 액정 패널마다의 내부 지연의 편차나, 사용 시에 있어서의 온도 변화나 시간 경과 변화에 의한 액정 패널의 내부 지연의 변화에 기인하여, 시간적으로 어긋나는 경우에는, 화상에 고스트가 발생하게 된다.
이하, 상술한 샘플링 회로 구동 신호의 하이 레벨인 기간의 시간적인 편차와, 고스트 발생의 관계에 대해, 도 2를 참조하여 설명한다.
도 2(a)∼(c)는 외부로부터 샘플링 회로로 입력되는 화상 신호 VID와, 데이터선 구동 회로로부터 샘플링 회로에 입력되는 샘플링 회로 구동 신호 S와의 시간적 관계와, 그 시간적 관계에 있어서의 액정 패널(200) 상에 표시되는 화상을 나타내는 설명도이다.
또, 화상 신호 VID는 엷은 회색의 배경색에 흑색의 대략 사각형인 윈도우 패턴(201)을 나타내는 화상 신호인 것으로 한다. 또한, 이 화상 신호 VID는 6상으로 전개되고, 화상 신호 VID1∼VID6으로서, 연속하는 여섯 개의 샘플링 회로 및 화소 TFT 회로를 거쳐, 연속하는 6개의 화소 전극에 대하여, 각각 동시에 입력된다.
또, 샘플링 회로 구동 신호 S는 상술한 연속하는 6개의 샘플링 회로마다, 별도의 샘플링 회로 구동 신호 S1, S2, …로서 생성되지만, 이하에 있어서는, 일 예 로서, 연속하는 12개의 화소 N∼N+11에 대하여 고스트의 발생을 설명하기 위해, 도 2에서는, 화소 N∼N+5에 대응하는 샘플링 회로 구동 신호 Sk 및 화소 N+6∼N+11에 대응하는 샘플링 회로 구동 신호 Sk+1의 두 개의 신호만을 기재하고 있다.
또한, 화상 신호 VID1∼VID6은 흑색을 나타내는 전압 레벨(2V)과 엷은 회색을 나타내는 전압 레벨(3V)을 갖는 파형으로 표시되는 것으로 하지만, 그 파형은 내부 회로에 의해 적분되어 완만하게 되어 있기 때문에, 될 수 있는 한 포화 레벨에 이르는 기간(예컨대, 도 2에 있어서의, 화상 신호 주기 Ta, Tb 내의 될 수 있는 한 지연된 기간)에, 화소 TFT 회로로 출력될 필요가 있다.
도 2에서, (a)는 화상 신호 VID1∼VID6과, 샘플링 회로 구동 신호 Sk 및 Sk+1의 시간적 관계가 적절한 상태를 나타내고, (b)는 (a)의 상태로부터, 샘플링 회로 구동 신호 Sk 및 Sk+1이 화상 신호 VID1∼VID6에 대하여 시간적으로 진행한 상태를 나타내며, (c)는, (a)의 상태로부터, 샘플링 회로 구동 신호 Sk 및 Sk+1이 화상 신호 VID1∼VID6에 대하여 시간적으로 지연된 상태를 나타내고 있다.
도 2에서, 이 샘플링 회로 구동 신호 Sk의 하이 레벨 기간 Pa는 윈도우 패턴(201)의 좌단을 개재시켜 외측에 있어 연속하는 여섯 개의 화소 N∼N+5에 대응하는 화소 TFT 회로에 대하여, 화상 신호 VID1∼VID6을 입력시키는 타이밍을 결정하고 있다.
도 2(a)의 상태에서는, 이 하이 레벨 기간 Pa는 화상 신호 VID1∼VID6에 있어서의 화상 신호 주기 Ta가 엷은 회색의 포화 레벨(3V)에 이르는 기간과 시간적으로 합치하고, 화소 N∼N+5의 각각의 화소 전극에는, 엷은 회색을 나타내는 화상 신 호 VID1∼VID6이 입력되게 된다.
또한, 샘플링 회로 구동 신호 Sk+1의 하이 레벨 기간 Pb는 윈도우 패턴(201)의 좌단을 개재시켜 내측에 있어 연속하는 여섯 개의 화소 N+6∼N+11에 대응하는 화소 TFT 회로에 대하여, 화상 신호 VID1∼VID6을 입력시키는 타이밍을 결정하고 있다.
도 2(a)의 상태에서는, 하이 레벨 기간 Pb는 화상 신호 VID1∼VID6에 있어서의 화상 신호 주기 Tb의 흑색 포화 레벨(2V)에 이르는 기간과 시간적으로 합치하고, 화소 N+6∼N+11 각각의 화소 전극에는, 흑색을 나타내는 화상 신호 VID1∼VID6이 입력되게 된다.
따라서, 도 2(a)의 상태에서는, 윈도우 패턴(201)의 좌단에 고스트는 발생하지 않는다.
또, 이 때, 윈도우 패턴(201)의 우단에서도 마찬가지인 현상이 일어나고 있다. 즉, 윈도우 패턴(201)의 우단을 개재시켜 내측에 있어 연속하는 여섯 개의 화소에 대응하는 샘플링 회로 구동 신호 S는 화상 신호 VID1∼VID6의 화상 신호 주기의 흑색의 포화 레벨(2V)에 이르는 기간과 시간적으로 합치하고, 또한, 윈도우 패턴(201)의 우단을 개재시켜 외측에 있어서 연속하는 여섯 개의 화소에 대응하는 샘플링 회로 구동 신호 S는 화상 신호 VID1∼VID6의 화상 신호 주기가 엷은 회색의 포화 레벨(3V)에 이르는 기간과 시간적으로 합치하는 것으로부터, 윈도우 패턴(201)의 우단에도 고스트는 발생하지 않는다.
또한, 상술한 현상은 화소 N∼N+11의 라인뿐만 아니라, 액정 패널 상의 모든 라인 상에서 일어나는 것으로 되기 때문에, 도 2(a)에 나타내는 바와 같이, 화상 전체로서 고스트는 발생하지 않는다.
한편, 도 2(b)의 상태에서는, 샘플링 회로 구동 신호 Sk 및 Sk+1이 시간적으로 진행하는 것에 의해, 하이 레벨 기간 Pa 및 하이 레벨 기간 Pb도 시간적으로 진행하고, 특히, 하이 레벨 기간 Pb는, 그 일부가 화상 신호 VID1∼VID6에 있어서의 화상 신호 주기 Tb의 흑색의 포화 레벨(3V)로부터 어긋나, 엷은 회색에 가까운 전압 레벨과 시간적으로 겹치게 된다. 그 때문에, 화소 N+6∼N+11 각각의 화소 전극에는, 흑색의 포화 레벨(2V)에 이르는 화상 신호 VID1∼VID6 외에, 엷은 회색에 가까운 전압 레벨의 화상 신호 VID1∼VID6도 일부 입력되게 되고, 혼합되어 윈도우 패턴(201)의 좌단의 내측에, 짙은 회색 A의 고스트가 발생하게 된다.
또, 이 때 윈도우 패턴(201)의 우단을 개재하여 외측에 있어 연속하는 여섯 개의 화소에 있어서도 마찬가지의 현상이 일어나고 있다. 즉, 각각의 화소 전극에는, 엷은 회색의 포화 레벨(3V)에 이르는 화상 신호 VID1∼VID6의 외에, 흑색에 가까운 전압 레벨의 화상 신호 VID1∼VID6도 일부 입력되는 것으로 되기 때문에 혼합되어 윈도우 패턴(201)의 우단의 외측에도, 짙은 회색 B의 고스트가 발생하게 된다.
또한, 상술한 현상은 화소 N∼N+11의 라인뿐만 아니라, 액정 패널 상의 모든 라인 상에서 일어나는 것으로 되기 때문에, 도 2(b)에 나타내는 바와 같이, 윈도우 패턴(201)의 좌단 전체의 내측에 짙은 회색 A의 고스트가 발생하고, 또한, 윈도우 패턴(201)의 우단 전체의 외측에 짙은 회색 B의 고스트가 발생한다.
또, 짙은 회색 A, B 각각의 색의 농도는 샘플링 회로 구동 신호 Sk, Sk+1의 시간적인 진행의 정도에 따라 다른 것으로 된다.
한편, 도 2(c)의 상태에서는, 샘플링 회로 구동 신호 Sk 및 Sk+1이 시간적으로 지연되는 것에 의해, 하이 레벨 기간 Pa 및 하이 레벨 기간 Pb도 시간적으로 지연되고, 특히, 하이 레벨 기간 Pa는 그 일부가 화상 신호 VID1∼VID6에 있어서의 화상 신호 주기 Ta의 엷은 회색의 포화 레벨(3V)로부터 어긋나, 흑색에 가까운 전압 레벨과 시간적으로 겹치는 것으로 된다. 그 때문에, 화소 N∼N+5 각각의 화소 전극에는, 엷은 회색의 포화 레벨(3V)에 이르는 화상 신호 VID1∼VID6 외에, 흑색에 가까운 전압 레벨의 화상 신호 VID1∼VID6도 일부 입력되게 되고, 혼합되어 윈도우 패턴(201)의 좌단 외측에, 짙은 회색 C의 고스트가 발생하게 된다.
또, 이 때 윈도우 패턴(201)의 우단을 개재시켜 내측에 있어 연속하는 여섯 개의 화소에 있어서도 동일한 현상이 일어나고 있다. 즉, 각각의 화소 전극에는, 흑색의 포화 레벨(2V)에 이르는 화상 신호 VID1∼VID6 외에, 엷은 회색에 가까운 전압 레벨의 화상 신호 VID1∼VID6도 일부 입력되는 것으로 되기 때문에, 혼합되어 윈도우 패턴(201)의 우단의 내측에도, 짙은 회색 D의 고스트가 발생하게 된다.
또한, 상술한 현상은 화소 N∼N+11의 라인뿐만 아니라, 액정 패널 상의 모든 라인 상에 일어나는 것으로 되기 때문에, 도 2(c)에 나타내는 바와 같이, 윈도우 패턴(201)의 좌단 전체의 외측에 짙은 회색 C의 고스트가 발생하고, 또한, 윈도우 패턴(201)의 우단 전체의 내측에 짙은 회색 D의 고스트가 발생한다.
또, 짙은 회색 C, D 각각의 색의 농도는 샘플링 회로 구동 Sk, Sk+1의 시간 적인 지연의 정도에 따라 다른 것으로 된다.
이상의 설명은 액정 패널이 흑백 표시에 대응하는 경우이지만, 컬러 표시에 대응하는 경우, 예컨대, 각 화소마다, R(적색), G(녹색), B(청색) 중 어느 하나의 컬러 필터를 이용해서 투과하는 광에 채색하는 구성의 경우에도, 상술한 현상은 발생한다. 이 경우에는, 세 개의 연속하는 화소로 하나의 색을 합성하므로, 이 세 개의 연속하는 화소가 상술한 흑백 표시에 대응하는 액정 패널의 하나의 화소에 상당하게 된다.
상술한 바와 같이, 회로 구성을 갖는 액정 표시 장치의 일례로는, 일본 특허공개 평성 제11-282426호 공보에 기재된 것이 알려져 있다.
종래에 있어서는, 제조 공정에 있어, 액정 패널마다, 고스트의 발생 원인으로 되어있는, 상술한 화상 신호에 대한 샘플링 회로 구동 신호의 시간적인 편차의 조정을 행하고 있었다.
구체적으로는, 도 2에 나타내는 바와 같은 엷은 회색의 배경색에 흑색의 윈도우 패턴(201)을 표시하는 고스트 관측용 패턴을 액정 패널에 표시하여, 배경색과, 발생한 고스트의 휘도차를 측정하고, 그 휘도차가 최소로 될 때의 타이밍 신호의 타이밍을 검출하고, 그 검출된 타이밍을 메모리에 저장한다. 그 후, 액정 표시 장치를 리셋하고, 메모리로부터 상기 타이밍을 판독해서, 타이밍 생성기에 내장된 타이밍 설정 레지스터의 설정값으로서 반영함으로써, 타이밍 신호를 적절한 타이밍 으로 하고, 이 타이밍 신호를 기초로 생성되는 샘플링 회로 구동 신호의 화상 신호에 대한 시간적인 편차를 조정하고 있었다.
그러나, 상기 조정을 행한다고 해도, 액정 패널의 사용 시에 있어, 시간 경과적 변화나 온도 특성에 의해, 액정 패널 내에서의 신호 지연이 변동하고, 이것에 기인하여, 샘플링 회로 구동 신호가 화상 신호에 대하여 시간적으로 어긋나 표시되는 화상에 고스트가 발생해 버린다고 하는 문제가 있었다.
본 발명은 종래 기술에 있어서의 상술한 과제를 해결하기 위해 행해진 것으로서, 액정 표시 장치에 있어서, 시간 경과 변화나 온도 변화에 의한 액정 패널 내에서의 신호 지연의 변동에 기인하는, 샘플링 회로 구동 신호의 화상 신호에 대한 시간적인 편차를 보정하고, 고스트의 발생을 억제하는 것을 목적으로 한다.
상술한 과제의 적어도 일부를 해결하기 위해, 본 발명의 제 1 액정 표시 장치는 액정 패널부와, 상기 액정 패널부에 타이밍 신호를 공급하는 타이밍 공급부를 구비하는 액정 표시 장치로서,
상기 액정 패널부는
매트릭스 형상으로 배열된 복수의 액정 셀과,
각 액정 셀에 각각 대응하여 마련된 복수의 화소 전극과,
각 화소 전극에 화상 신호를 입력하기 위한 복수의 데이터선과,
각 데이터선에 각각 대응하여 마련되고, 샘플링 회로 구동 신호에 따라, 상 기 화상 신호를 샘플링하여, 대응하는 상기 데이터선으로 출력하는 복수의 샘플링 회로와,
상기 타이밍 신호에 따라, 상기 샘플링 회로 구동 신호를 생성하는 구동 신호 생성부
를 구비하고, 또한
상기 타이밍 공급부는
상기 타이밍 신호를 생성하는 타이밍 생성부와,
생성된 상기 타이밍 신호의 위상을 조정하는 타이밍 조정부
를 구비하며,
상기 액정 패널부는, 또한, 적어도 상기 구동 신호 생성부와 동일한 기판에 형성되고, 상기 타이밍 신호가 입력되는 더미 소자를 구비하고,
상기 타이밍 조정부는 상기 더미 소자로부터 출력된 신호가 준비된 기준 신호에 대하여, 특정한 위상 관계를 유지하도록 상기 타이밍 신호의 위상을 조정하는 것을 요지로 한다.
본 발명의 제 1 액정 표시 장치에서는, 타이밍 생성부는 타이밍 신호를 생성하고, 타이밍 조정부는 그 타이밍 신호의 위상을 조정하고 있다. 그리고, 구동 신호 생성부는 그 타이밍 신호에 따라 샘플링 회로 구동 신호를 생성하며, 또한, 더미 소자는 그 타이밍 신호를 입력하고 있다. 여기서, 더미 소자는 적어도 구동 신호 생성부와 동일한 기판에 형성되어 있으므로, 구동 신호 생성부와 마찬가지의 기생 용량이나 배선 저항 등을 포함하고, 거의 동등한 지연 특성을 갖는 것으로 생각 된다.
지금, 화상 신호에 대한 샘플링 회로 구동 신호의 타이밍이 적절한 타이밍으로 되어 있고, 표시 화상에 고스트가 발생하지 않은 경우에, 더미 소자로부터 출력되는 신호가 기준 신호에 대하여 특정한 위상 관계에 있는 것으로 한다.
그래서, 온도 변화나 시간 경과 변화에 기인하여, 구동 신호 생성부에서의 신호 지연이 변동하면, 화상 신호에 대하여 샘플링 회로 구동 신호가 진행되고(또는 지연되고), 화상 신호에 대한 샘플링 회로 구동 신호의 타이밍이 어긋나므로, 표시 화상에 고스트가 발생한다. 이 때, 더미 소자에서의 신호 지연도 마찬가지로 변동한다고 생각되므로, 기준 신호에 대하여, 더미 소자로부터 출력되는 신호도 마찬가지로 진행되는(또는 지연되는) 것으로 된다. 이 때문에, 더미 소자로부터 출력되는 신호는 기준 신호에 대하여 특정한 위상 관계를 유지할 수 없게 된다.
그러나, 타이밍 조정부는 더미 소자로부터 출력되는 신호가, 기준 신호에 대하여, 특정한 위상 관계를 유지하도록 타이밍 신호의 위상을 지연시키므로(또는 진행시키므로), 화상 신호에 대하여 진행되던(또는 지연되던) 샘플링 회로 구동 신호는 원래로 복귀하고, 화상 신호에 대한 샘플링 회로 구동 신호의 타이밍 편차가 해소되어, 표시 화상에 발생하고 있던 고스트를 억제할 수 있다.
또한, 본 발명의 제 1 액정 표시 장치에 있어서,
상기 타이밍 조정부는
상기 기준 신호와 상기 더미 소자로부터의 출력 신호를 위상 비교하고, 비교 결과에 따른 위상차 신호를 출력하는 위상 비교기와,
제어 전압을 출력하고, 또한 상기 위상 비교기로부터 출력되는 상기 위상차 신호에 근거해서, 상기 제어 전압의 전압 레벨을 조정하는 차지 펌프와,
상기 제어 전압의 전압 레벨에 따라, 상기 타이밍 신호의 지연량을 변화시켜, 상기 타이밍 신호의 위상을 조정하는 지연 소자
를 구비하여도 좋다.
이러한 구성으로 함으로써 기준 신호에 대하여, 더미 소자로부터의 출력 신호가 진행된(또는 지연된) 경우에도, 위상 비교기는 이 기준 신호와 더미 소자로부터의 출력 신호의 위상 비교를 행하여, 비교 결과에 따른 위상차 신호를 출력하며, 이 위상차 신호를 입력한 차지 펌프는 위상차 신호에 근거해서, 지연 소자에 대하여 출력하는 제어 전압의 전압 레벨을 변화시킨다. 그리고, 지연 소자는 입력되는 제어 전압의 전압 레벨에 따라, 타이밍 신호의 지연량을 증가시켜(또는 감소시켜), 타이밍 신호의 위상을 지연시키는(또는 진행시키는) 것에 의해, 기준 신호에 대하여, 진행되고 있던(또는 지연되고 있던) 더미 소자로부터의 출력 신호는 원래로 복귀하고, 기준 신호에 대한 더미 소자로부터의 출력 신호의 특정한 위상 관계를 유지할 수 있다.
또한, 본 발명의 제 1 액정 표시 장치에 있어서,
상기 타이밍 조정부는
상기 기준 신호와 상기 더미 소자로부터의 출력 신호를 위상 비교하고, 비교 결과에 따른 위상차 신호를 출력하는 위상 비교기와,
클럭 신호를 출력하고, 또한 상기 위상 비교기로부터 출력되는 상기 위상차 신호에 근거해서, 상기 클럭 신호의 주파수를 조정하는 발진기와,
상기 클럭 신호의 주파수에 따라, 상기 타이밍 신호의 지연량을 변화시켜, 상기 타이밍 신호의 위상을 조정하는 지연 소자
를 구비하여도 좋다.
이러한 구성으로 함으로써 기준 신호에 대하여, 더미 소자로부터의 출력 신호가 진행된(또는 지연된) 경우에도, 위상 비교기는 이 기준 신호와 더미 소자로부터의 출력 신호의 위상 비교를 행하고, 비교 결과에 따른 위상차 신호를 출력하며, 이 위상차 신호가 입력된 발진기는, 위상차 신호에 근거해서, 지연 소자에 대하여 출력하는 클럭 신호의 주파수를 변화시킨다. 그리고, 지연 소자는 입력되는 클럭 신호의 주파수에 따라, 타이밍 신호의 지연량을 증가시키고(또는 감소시키고), 타이밍 신호의 위상을 지연시키는(또는 진행시키는) 것에 의해, 기준 신호에 대하여, 진행되고 있던(또는 지연되고 있던) 더미 소자로부터의 출력 신호는 원래로 복귀하고, 기준 신호에 대한 더미 소자로부터의 출력 신호의 특정한 위상 관계를 유지할 수 있다.
본 발명의 제 2 액정 표시 장치는 액정 패널부와, 상기 액정 패널부에 화상 신호를 공급하는 화상 신호 공급부와, 상기 액정 패널부에 타이밍 신호를 공급하는 타이밍 공급부와, 상기 화상 신호 공급부를 제어하는 화상 신호 제어부를 구비하는 액정 표시 장치로서,
상기 액정 패널부는
매트릭스 형상에 배열된 복수의 액정 셀과,
각 액정 셀에 각각 대응하여 마련된 복수의 화소 전극과,
각 화소 전극에 화상 신호를 입력하기 위한 복수의 데이터선과,
각 데이터선에 각각 대응하여 마련되고, 샘플링 회로 구동 신호에 따라, 상기 화상 신호를 샘플링하여, 대응하는 상기 데이터선에 출력하는 복수의 샘플링 회로와,
상기 타이밍 신호에 따라, 상기 샘플링 회로 구동 신호를 생성하는 구동 신호 생성부
를 구비하고, 또한
상기 액정 패널부는, 또한, 적어도 상기 구동 신호 생성부와 동일한 기판에 형성되고, 상기 타이밍 신호가 입력되는 더미 소자를 구비하며,
상기 화상 신호 제어부는 상기 화상 신호 공급부를 제어하고, 상기 더미 소자로부터 출력된 신호가 준비된 기준 신호에 대하여, 특정한 위상 관계를 유지하도록 상기 화상 신호의 위상을 조정하는 것을 요지로 한다.
본 발명의 제 2 액정 표시 장치에서는, 온도 변화나 시간 경과 변화에 의해 구동 신호 생성부에서의 신호 지연이 변동하고, 화상 신호에 대하여 샘플링 회로 구동 신호가 진행되고(또는 지연되고) 있었다고 해도, 화상 신호 제어부가 화상 신호 공급부를 제어하여, 더미 소자로부터 출력되는 신호가, 기준 신호에 대하여, 특정한 위상 관계를 유지하도록, 화상 신호의 위상을 진행되게 하므로(또는 지연되게 하므로), 진행되고 있던(또는 지연되고 있던) 샘플링 회로 구동 신호에 대하여 화상 신호가 따라 붙어(또는 따라 붙여져), 화상 신호에 대한 샘플링 회로 구동 신호 의 타이밍의 편차가 해소되고, 표시 화상에 발생하고 있던 고스트를 억제할 수 있다.
또한, 본 발명의 제 2 액정 표시 장치에 있어서,
상기 화상 신호 공급부는
공급된 클럭 신호에 따라, 상기 화상 신호를 디지털 신호로부터 아날로그 신호로 변환하는 D/A 변환 회로를 구비하고,
상기 화상 신호 제어부는
상기 D/A 변환 회로에 공급되는 상기 클럭 신호의 위상을 조정하는 타이밍 조정부를 구비하고,
상기 타이밍 조정부는
상기 더미 소자로부터 출력된 신호가 상기 기준 신호에 대하여, 상기 특정한 위상 관계를 유지하도록, 상기 클럭 신호의 위상을 조정하도록 하여도 좋다.
이와 같이, 화상 신호를 디지털 신호로부터 아날로그 신호로 변환할 때에, D/A 변환 회로에 공급되는 클럭 신호의 위상을 조정하는 것에 의해, 화상 신호의 위상을 진행시키거나, 지연시킴으로써 조정할 수 있다.
본 발명의 액정 패널은, 적어도 타이밍 신호와 화상 신호를 입력하는 액정 패널로서,
매트릭스 형상으로 배열된 복수의 액정 셀과,
각 액정 셀에 각각 대응하여 마련된 복수의 화소 전극과,
각 화소 전극에 화상 신호를 입력하기 위한 복수의 데이터선과,
각 데이터선에 각각 대응하여 마련되어, 샘플링 회로 구동 신호에 따라, 상기 화상 신호를 샘플링하여, 대응하는 상기 데이터선으로 출력하는 복수의 샘플링 회로와, 상기 타이밍 신호에 따라, 상기 샘플링 회로 구동 신호를 생성하는 구동 신호 생성부와,
적어도 상기 구동 신호 생성부와 동일한 기판 상에 형성되어, 상기 타이밍 신호가 입력되는 더미 소자와,
상기 더미 소자에 대하여, 상기 타이밍 신호를 입력시키는 단자와,
상기 더미 소자로부터 출력되는 신호를 외부로 출력하는 단자
를 구비하는 것을 요지로 한다.
이러한 액정 패널을 이용하는 것에 의해, 상술한 액정 표시 장치를 용이하게 구성할 수 있다.
이하, 본 발명의 실시의 형태를 실시예에 근거해서 이하의 순서로 설명한다. A. 실시예 :
A1. 액정 표시 장치의 구성 :
A2. 적절한 상태에 있어서의 구체적인 동작
A3. 진행 상태에 있어서의 구체적인 동작
A4. 지연 상태에 있어서의 구체적인 동작
A5. X 타이밍 자동 조정 회로의 다른 구체예 :
B. 변형예 :
A. 실시예 :
A1. 액정 표시 장치의 구성 :
우선, 본 발명의 실시예에 있어서의, 액정 표시 장치 전체의 개략 구성에 대하여, 도 3을 참조하여 설명한다.
도 3은 본 발명의 실시예에 있어서의, 액정 표시 장치(1000)의 개략 구성을 나타내는 설명도이다. 도 3에 나타내는 바와 같이, 액정 표시 장치(1000)는 액정 패널부(10)와, 타이밍 공급부(100)와, 화상 처리부(600)와, 표시 정보 출력부(700)와, 클럭 공급부(800)와, 전원 공급부(900)를 구비하고 있다.
표시 정보 출력부(700)는 외부로부터 화상 신호를 입력하고, 클럭 공급부(800)로부터의 클럭 신호에 근거해서, 이 화상 신호를, 소정 포맷의 화상 신호로 변환하여, 화상 처리부(600)에 대하여 출력한다. 화상 처리부(600)에서는, 입력된 화상 신호에 대하여, 여러 가지의 화상 처리를 행하여, 액정 패널부(10)에 대하여 출력하고, 또한 클럭 신호 CLK, 수평 동기 신호 HSYNC 및 수직 동기 신호 VSYNC를 타이밍 공급부(100)로 출력한다. 타이밍 공급부(100)는 화상 처리부(600)로부터 입력된 클럭 신호 CLK, 수평 동기 신호 HSYNC 및 수직 동기 신호 VSYNC에 근거해서, 액정 패널부(10)를 구동하는 타이밍을 결정짓는 타이밍 신호를 생성하고, 액정 패널부(10)에 대하여 출력한다. 액정 패널부(10)는 타이밍 공급부(100)로부터 공급된 타이밍 신호에 근거해서 구동하고, 화상 처리부(600)로부터 입력된 화상 신호를 화상으로서 표시하고, 또한 모니터 신호 MONITOR를 타이밍 공급부(100)에 대하여 출력한다. 또, 전원 공급부(900)는 상술한 각 구성부에 대하여 전력을 공급한 다.
계속해서, 액정 표시 장치(1000)에 있어서의, 액정 패널부(10)와, 타이밍 공급부(100) 각각의 개략 구성에 대하여, 도 1을 참조하여 설명한다.
도 1은 본 발명의 실시예에 있어서의 타이밍 공급부(100) 및 액정 패널부(10)의 개략 구성을 나타내는 설명도이다. 도 1에 나타내는 바와 같이, 타이밍 공급부(100)는 타이밍 생성기(120)와 본 발명의 특징 부분인 X 타이밍 자동 조정 회로(110)로 구성된다.
또한, 액정 패널부(10)는 데이터선 구동 회로(20)와 주사선 구동 회로(30)와 화소 전극(40)과, 주사선 Y1∼Ym과, 데이터선 X1∼Xn과, 샘플링 회로 SH1∼SHn과, 화소 TFT 회로 ST1∼STn과, 3입력 AND 회로 L1∼Ln과, 본 발명의 특징 부분인 더미 소자(50)로 구성된다.
이 중, 타이밍 생성기(120)는 도 3에 있어서의 화상 처리부(600)로부터 출력되는 클럭 신호 CLK, 수평 동기 신호 HSYNC 및 수직 동기 신호 VSYNC를 입력하여, 도 1에 나타내는 바와 같이, 개시 신호 DXIN, 클럭 신호 CLXIN 및 인에이블 신호 ENBXIN 등 각 타이밍 신호를 생성해서, X 타이밍 자동 조정 회로(110)에 대하여 출력한다.
또한, X 타이밍 자동 조정 회로(110)는 입력하는 그들 타이밍 신호에 대하여 지연을 부가하고, 또한 별도 공급되는 제어 전압 VC에 따라 그 지연량을 증감시키는 가변 지연 소자(104a∼104c)와, 이들 가변 지연 소자(104a∼104c)로부터 출력되는 타이밍 신호의 레벨을 변화시키는 레벨 시프터(105a∼105c) 및 레벨 시프터 (106)와, 개시 신호 DXIN에 대하여, 별도 입력되는 클럭 신호 CLK에 근거해서, 지연을 부여하여, 기준 신호로 되는 레퍼런스 신호 REF를 생성하여 출력하는 고정 지연 소자(103)를 구비하고 있다.
또한, X 타이밍 자동 조정 회로(110)는 액정 패널부(10)로부터 출력되는 모니터 신호 MONITOR를 입력하여, 레벨을 변화시켜 출력하는 레벨 시프터(105m)와, 이 레벨 시프터(105m)로부터 출력되는 모니터 신호 MONITOR와 기준 신호인 레퍼런스 신호 REF를 입력하여, 이 두 개의 신호의 위상을 비교하고, 그 위상차가 0이 아닌 경우에는, 그 위상차에 따라, 차지업 펄스 CU 또는 차지다운 펄스 CD 중 어느 하나를 선택적으로 출력하는 위상 비교기(101)와, 가변 지연 소자(104a∼104c)의 각각에 대하여, 제어 전압 VC을 공급하고, 또한 입력되는 차지업 펄스CU 또는 차지다운 펄스CD에 따라, 제어 전압 VC의 전압 레벨을 변화시키는 차지 펌프(102)를 구비한다.
한편, 액정 패널부(10)는 x방향, y방향의 매트릭스 형상으로 마련된 복수의 화소 전극(40)과, x방향으로 복수 배열되고, 또한, 각각이 y방향을 따라 신장되고 있는 데이터선 X1∼Xn과, y방향으로 복수 배열되고, 또한, 각각이 x방향으로 신장되고 있는 주사선 Y1∼Ym과, TFT로 구성된 스위칭 회로이며, 각 화소 전극(40)에 대응하여 마련된 화소 TFT 회로 ST1∼STn을 구비하고 있다. 이들 중, 화소 TFT 회로 ST1∼STn에는, 도 1에 나타내는 바와 같이, 소스 전극에 각 데이터선 X1∼Xn이, 드레인 전극에 각 화소 전극(40)이, 게이트 전극에 각 주사선 Y1∼Ym이 각각 접속되어 있고, 대응하는 각각의 화소 전극(40)으로의 도통 상태와 비도통 상태를 제어 하고 있다.
또한, 액정 패널부(10)는 그 외에, 상술한 주사선 Y1∼Ym에 대하여, 타이밍 생성기(120)로부터 공급되는 클럭 신호 CK에 근거해서 소정 타이밍에서, 각 주사선 Y1∼Ym을 순차적으로 선택하여 주사 신호를 출력하는 주사선 구동 회로(30)와, X 타이밍 자동 조정 회로(110)로부터 출력되는 클럭 신호 CLX, 반전 클럭 신호 CLXN 및 개시 신호 DX의 세 개의 타이밍 신호에 근거해서 출력 신호 Q1∼Qn을 생성하는 데이터선 구동 회로(20)를 구비하고 있다. 또, 이 주사선 구동 회로(30)와 데이터선 구동 회로(20)는 모두 시프트 레지스터 등의 회로로 구성된다.
또한, 액정 패널부(10)는, 그 외에, 데이터선 구동 회로(20)로부터의 출력 신호 Q1∼Qn 등을 입력하고, 샘플링 회로 구동 신호 S1∼Sn을 출력하는 3입력 AND 회로 L1∼Ln과, TFT로 구성된 스위칭 소자이며, 각 데이터선 X1∼Xn에 대응하여 마련된 샘플링 회로 SH1∼SHn을 구비하고 있다.
이 중, 샘플링 회로 SH1∼SHn은 도 3에 나타내는 화상 처리부(600)로부터 출력된 6상으로 병렬 전개된 화상 신호 VID1∼VID6을 입력하고, 3입력 AND 회로 L1∼Ln으로부터의 샘플링 회로 구동 신호 S1∼Sn에 근거해서, 그들 화상 신호 VID1∼VID6을 샘플링하고, 대응하는 각 데이터선 X1∼Xn으로 출력한다.
또, 이 때, 하나의 3입력 AND 회로가 출력하는 샘플링 회로 구동 신호는 연속하는 여섯 개의 샘플링 회로 SH1∼SH6에 병렬로 입력된다. 이것은, 상술한 바와 같이, 화상 신호 VID1∼VID6이 6상으로 병렬 전개되어 있으므로, 연속하는 여섯 개의 데이터선 X1∼Xn에 대하여, 화상 신호 VID1∼VID6을 각각 동일한 타이밍 및 동 일한 기간에서 출력하는 것을 목적으로 하고 있다.
액정 패널부(10)에는, 그 외 본 발명의 특징 부분인 더미 소자(50)가 마련되어 있다. 이 더미 소자(50)에는, X 타이밍 자동 조정 회로(110)로부터 데이터선 구동 회로(20)에 입력되는 개시 신호 DX가 분기되어, 입력되어 있다. 또한, 이 더미 소자(50)로부터 출력되는 모니터 신호 MONITOR는, 상술한 바와 같이, X 타이밍 자동 조정 회로(110)의 레벨 시프터(105m)에 입력되어 있다.
여기서, 이 더미 소자(50)는 액정 패널부(10) 내에 있어서의 데이터선 구동 회로(20)나 3입력 AND 회로 L1∼Ln 등과 동일한 유리 기판 상에, 마찬가지의 제조 공정에서 형성되므로, 이들 데이터선 구동 회로(20)나 3입력 AND 회로 L1∼Ln 등과 마찬가지의 기생 용량이나 배선 저항 등을 포함하고, 데이터선 구동 회로(20)나 3입력 AND 회로 L1∼Ln 등과 거의 동등한 지연 특성을 갖는 것으로 생각된다. 따라서, 액정 패널부(10)를 사용했을 때, 온도 변화나 시간 경과 변화에 기인해서, 데이터선 구동 회로(20)나 3입력 AND 회로 L1∼Ln 등에 있어서, 신호 지연의 변동이 발생한 경우, 더미 소자(50)에 있어서도, 거의 동등한 신호 지연의 변동을 발생하는 것으로 생각된다.
이하, 본 발명의 실시예에 있어서의, 고스트 발생을 억제하는 액정 표시 장치(1000)의 구체적인 동작에 대해 설명한다.
또, 본 실시예에 있어서 화상 신호 VID1∼VID6은 설명을 이해하기 쉽게 하기 위해, 흑색을 나타내는 비교적 낮은 전압 레벨과, 엷은 회색을 나타내는 비교적 높은 전압 레벨을 갖는 파형으로 표시되는 각 패널 공통의 흑백 화상 신호인 것으로 하지만, 물론, 각 패널에서 다른 컬러 화상 신호이더라도 마찬가지로 적용할 수 있다.
A2. 적절한 상태에 있어서의 구체적인 동작
먼저, 도 2(a)에 나타내는 바와 같이, 샘플링 회로 구동 신호 S1∼Sn의 하이 레벨인 기간과, 화상 신호 VID1∼VID6의 포화 레벨에 이르는 기간이 시간적으로 합치하고 있어, 고스트가 발생하지 않는 적절한 상태에 있어서의 구체적인 동작에 대해 설명한다. 또, 도 4는 이 적절한 상태에 있어서의 각 신호의 타이밍을 나타내는 타이밍 차트이다.
타이밍 생성기(120)에서 생성된 개시 신호 DXIN, 클럭 신호 CLXIN 및 인에이블 신호 ENBXIN 등의 타이밍 신호 중, 개시 신호 DXIN은 가변 지연 소자(104a)에서 소정의 지연량 ΔT1분 지연된 후, 레벨 시프터(105a)에서 레벨을 변화하여, 데이터선 구동 회로(20)에 개시 신호 DX로서 입력된다. 따라서, 개시 신호 DXIN은 도 4의 타이밍 T1에서 로우 레벨로 되지만, 개시 신호 DX는 ΔT1 후의 타이밍 T3에서 하이 레벨로 된다.
또한, 인에이블 신호 ENBXIN은 가변 지연 소자(104c)에서, 개시 신호 DXIN과 같은 지연량 ΔT1분 지연된 후, 레벨 시프터(105c)에서 레벨을 변화하여, 액정 패널부(10)에 인에이블 신호 ENBX로서 입력된다. 따라서, 인에이블 신호 ENBX는 도 4의 타이밍 T2에서 로우 레벨로 된다.
또한, 클럭 신호 CLXIN은 가변 지연 소자(104b)에서 개시 신호와 같은 지연량 ΔT1분 지연된다. 그리고, 이 지연된 신호는 레벨 시프터(105b)와 레벨 시프터 (106)에 병렬로 입력되어, 각각 레벨이 변화된다. 레벨 시프터(105b)로부터의 출력 신호는 데이터선 구동 회로(20)에 반전 클럭 신호 CLXN으로서 입력되고, 레벨 시프터(106)로부터의 출력 신호는 데이터선 구동 회로(20)에 클럭 신호 CLX로서 입력된다. 또, 도 4에 나타내는 바와 같이, 클럭 신호 CLX와 반전 클럭 신호 CLXN는 레벨이 서로 반전하고 있어, 타이밍 T3에서 각각 하이 레벨과 로우 레벨로 된다.
데이터선 구동 회로(20)는 입력된 개시 신호 DX와, 클럭 신호 CLX와, 반전 클럭 신호 CLXN으로부터 출력 신호 Q1∼Qn을 생성하여, 3입력 AND 회로 L1∼Ln에 대하여 출력한다.
여기서, 이 출력 신호 Q1∼Qn의 하이 레벨인 기간(펄스 폭)은 개시 신호 DX의 하이 레벨인 기간(펄스 폭)과 동일해진다. 또한, 이 출력 신호 Q1∼Qn의 하이 레벨로 상승하는 타이밍에 대해서는, 도 4에 나타내는 바와 같이, 개시 신호 DX가 하이 레벨로 상승하는 타이밍 T3에서, 출력 신호 Q1이 마찬가지로 하이 레벨로 상승하고, 출력 신호 Q2는 출력 신호 Q1과 비교해서 클럭 신호 CLX의 반주기 지연된 타이밍 T10에서 하이 레벨로 상승된다. 이하, 출력 신호 Q3, Q4, …와, 순차적으로 클럭 신호 CLX가 반주기 지연된, 타이밍 T11, 타이밍 T12, …에서 하이 레벨로 상승하게 된다. 또, 도 4에서는 출력 신호 Q1, Q2, Q3까지가 기재되어 있다.
그리고, 이 출력 신호 Q1∼Qn은, 도 1에 나타내는 3입력 AND 회로 L1∼Ln 각각의 제 1 입력 단자에 입력된다. 또한, 이 3입력 AND 회로 L1∼Ln 각각의 제 2 입력 단자에는, X 타이밍 자동 조정 회로(110)로부터 출력되는 인에이블 신호 ENBX가 입력되고, 또한, 이 3입력 AND 회로 L1∼Ln 각각의 제 3 입력 단자에는, 인접하 는 출력단의 출력 신호 Q2∼Qn이 각각 입력된다. 그리고, 3입력 AND 회로 L1∼Ln은 이들 세 개의 입력의 논리곱을 도출하고, 샘플링 회로 구동 신호 S1∼Sn으로서, 샘플링 회로 SH1∼SHn에 대하여 출력한다.
예컨대, 3입력 AND 회로 L1에는, 출력 신호 Q1과, 인에이블 신호 ENBX와, 인접하는 출력단의 출력 신호 Q2가 입력되고, 각각의 신호가 하이 레벨인 기간인 도 4의 타이밍 T21∼타이밍 T22에 있어, 하이 레벨로 되는 샘플링 회로 구동 신호 S1이, 샘플링 회로 SH1∼SH6에 대하여 출력된다. 마찬가지로 해서 3입력 AND 회로 L2로부터는, 도 4에 나타내는 바와 같이, 타이밍 T23∼ 타이밍 T24에서 하이 레벨로 되는 샘플링 회로 구동 신호 S2가 샘플링 회로 SH7∼SH12에 대하여 출력된다.
3입력 AND 회로 L1∼Ln으로부터 출력된 샘플링 회로 구동 신호 S1∼Sn은 샘플링 회로 SH1∼SHn의 게이트 전극에 입력된다. 따라서, 도 3에 나타내는 화상 처리부(600)로부터 샘플링 회로 SH1∼SHn에 입력된, 6상 전개된 화상 신호 VID1∼VID6은 샘플링 회로 구동 신호 S1∼Sn이 하이 레벨인 기간에서 샘플링되어 데이터선 X1∼Xn에 대하여 출력되게 된다.
예컨대, 도 4의 타이밍 T21∼타이밍 T22까지의 기간에서, 샘플링 회로 구동 신호 S1이 하이 레벨로 된 경우, 그 하이 레벨로 된 기간에서, 샘플링 회로 SH1∼SH6을 구성하는 TFT가 각각 온 상태로 되고, 샘플링 회로 SH1∼SH6에 입력된 화상 신호 VID1∼VID6이 샘플링 회로 SH1∼SH6에 접속된 데이터선 X1∼X6으로 출력되게 된다.
또한, 상술한 동작과는 별도로, 주사선 구동 회로(30)는 주사선 Y1, Y2, … 의 순서로 주사하고 있고, 선택된 주사선에 대하여, 주사선 구동 신호를 출력하고 있다. 여기서, 주사선 구동 회로(30)에 의해, 도 4의 타이밍 T21∼타이밍 T22의 기간에 있어, 예컨대, 주사선 Y1이 선택되고, 주사선 구동 신호가 주사선 Y1에 대하여 출력된 경우에는, 주사선 Y1에 접속된 화소 TFT 회로 ST1∼STn을 구성하는 TFT가 각각 온 상태로 된다. 한편, 상술한 바와 같이, 이 기간에 있어서는, 샘플링 회로 SH1∼SH6으로부터 데이터선 X1∼X6에 대하여 화상 신호 VID1∼VID6이 출력되고 있다. 따라서, 주사선 Y1에 접속된 화소 TFT 회로 ST1∼STn을 구성하는 TFT가 온 상태로 되면, 이들 중 화소 TFT 회로 ST1∼ST6에 접속된 여섯 개의 화소 전극(40)에만, 데이터선 X1∼X6으로부터 화상 신호 VID1∼VID6이 입력되게 된다.
그 결과, 이들 화상 신호 VID1∼VID6이 입력된 여섯 개의 화소 전극(40)과, 대향 전극(도시 생략)간의 전압이 변화되고, 이들 사이에 각각 봉입된 액정 셀의 액정 분자의 배열이 변화된다. 그에 따라, 이들 액정 셀을 통과하는 광은 화상 신호 VID1∼VID6에 따라 투과 또는 차단돼서 변조되고, 액정 패널부(10)에 화상 신호에 근거하는 화상이 표시되게 된다.
그리고, 이 적절한 상태에 있어서는, 도 4에 나타내는 바와 같이, 샘플링 구동 신호 S1의 하이 레벨인 기간은 화소 TFT 회로 ST1∼ST6에 대응한 화상 신호 VID1∼VID6의 신호 주기 중, 보다 느린 기간, 즉 엷은 회색의 포화 레벨에 이르는 기간과 시간적으로 합치하고, 화소 TFT 회로 ST1∼ST6에 접속된 화소 전극(40)에는, 이 엷은 회색의 포화 레벨에 이르는 화상 신호 VID1∼VID6이 입력되게 된다. 마찬가지로, 다른 화소 TFT 회로 ST7∼STn에 접속된 화소 전극(40)에도, 각각 대응 하는 화상 신호 VID1∼VID6 중, 흑색의 포화 레벨에 이르는 화상 신호 VID1∼VID6이 입력되게 된다. 따라서, 이 상태에 있어서는, 표시 화상에 고스트는 발생하지 않는다.
한편, 액정 패널부(10)에 구비된 더미 소자(50)는 X 타이밍 자동 조정 회로(110)로부터의 개시 신호 DX를 입력하면, 그 신호를 지연하여, 모니터 신호 MONITOR로서 X 타이밍 자동 조정 회로(110)로 출력한다.
상술한 바와 같이, 더미 소자(50)는 액정 패널부(10) 내에 있어서의 데이터선 구동 회로(20)나 3입력 AND 회로 L1∼Ln 등과 동일한 유리 기판 상에 형성되어 있으므로, 더미 소자(50)는 데이터선 구동 회로(20) 및 3입력 AND 회로 L1∼Ln 등과 거의 동일한 지연 특성을 갖는 것으로 되고, 더미 소자(50)에 있어서의 지연량을 ΔT0으로 하면, 그 지연량은 데이터선 구동 회로(20) 및 3입력 AND 회로 L1∼Ln에서의 신호 지연량과 동등하다고 간주할 수 있다.
따라서, 모니터 신호 MONITOR는 개시 신호 DX에 대하여, 더미 소자(50)에 있어서, 지연량 ΔT0만큼 지연된 신호이며, 이 모니터 신호 MONITOR는 액정 패널부(10) 내에서의 신호 지연량에만 착안하면, 데이터선 구동 회로(20), 3입력 AND 회로 L1∼Ln을 거쳐 생성되는 샘플링 회로 구동 신호 S1∼Sn와 동등한 신호로 간주할 수 있다.
또한, 여기서, 개시 신호 DX는 개시 신호 DXIN에 대하여, 가변 지연 소자(104a)에 있어, 지연량 ΔT1만큼 지연된 신호이다. 따라서, 모니터 신호 MONITOR는 개시 신호 DXIN에 대하여, (ΔT1+ΔT0)만큼 지연된 신호로 된다.
더미 소자(50)로부터 X 타이밍 자동 조정 회로(110)에 입력된 모니터 신호 MONITOR는 레벨 시프터(105m)에서 레벨을 변화한 후, 위상 비교기(101)에 입력되어, 기준 신호인 레퍼런스 신호 REF와 위상이 비교된다.
레퍼런스 신호 REF는 고정 지연 소자(103)에 있어, 개시 신호 DXIN을 클럭 신호 CLK에 근거해서, 지연량 ΔT만큼 지연시켜 생성된다.
본 실시예에 있어서, 고정 지연 소자(103)에 있어서의 지연량 ΔT는 도 4에 나타내는 바와 같은 적절한 상태에 있어서의 (ΔT1+ΔT0)와 같게 되도록 설정되어 있다. 이 고정 지연 소자(103)는 시프트 레지스터에 의해 구성되고, 클럭 신호 CLK 주파수 및 더미 소자(50)에 있어서의 지연량에 따른 적절한 상태로 유지되도록 시프트 단수를 변환하고 있다.
따라서, 모니터 신호 MONITOR의 위상은 레퍼런스 신호 REF의 위상과 일치하고 있어, 모니터 신호 MONITOR와 레퍼런스 신호 REF의 위상차는 발생하지 않는다. 따라서, 위상 비교기(101)에 의해 검출되는 위상차는 0으로 되기 때문에, 위상 비교기(101)는 차지 펌프(102)에 대하여, 차지업 펄스 CU 또는 차지다운 펄스 CD의 어느 쪽도 출력하지 않는다.
차지 펌프(102)는 위상 비교기(101)로부터, 차지업 펄스 CU 또는 차지다운 펄스 CD 중 어느 신호도 입력되지 않으므로, 가변 지연 소자(104a∼104c)에 공급하는 제어 전압 VC의 전압 레벨을 변화시키지 않는다. 따라서, 도 4의 적절한 상태에 있어서는, 이 제어 전압 VC의 전압 레벨은 거의 일정해지기 때문에, 가변 지연 소자(104a∼104c)가 부가하는 지연량도 변화되지 않고, ΔT1로 일정해진다.
상술한 대로, 개시 신호 DXIN, 클럭 신호 CLXIN 및 인에이블 신호 ENBXIN 등, 각 타이밍 신호는 가변 지연 소자(104a∼104c)에서 지연을 부가하지만, 이 부가되는 지연량은 적절한 상태에서, 지연량 ΔT1로 일정해지므로, 액정 패널부(10)로 입력되는 개시 신호 DX, 클럭 신호 CLX, 반전 클럭 신호 CLXN 및 인에이블 신호 ENBX 등, 각 타이밍 신호는, 일정하여 적절한 타이밍에서 하이 레벨로 되고, 이들 타이밍 신호로부터 생성되는 샘플링 회로 구동 신호 S1∼Sn도, 일정하여 적절한 타이밍에서 하이 레벨로 되며, 샘플링 회로 SH1∼SHn은 화상 신호 VID1∼VID6을, 일정하여 포화 레벨에 이르는 타이밍에서 샘플링하여, 데이터선 X1∼Xn으로 출력하는 것으로 되므로, 액정 패널부(10)에 있어, 고스트의 발생을 억제한 채로 화상을 표시하는 것이 가능해진다.
상술한 적절한 상태에 있어서는, 샘플링 회로 구동 신호 S1∼Sn의 하이 레벨인 기간과, 화상 신호 VID1∼VID6의 포화 레벨에 이르는 기간은, 도 4에 나타내는 바와 같이, 일치하고 있다.
그러나, 사용 시에 있어서의 온도 변화나 시간 경과 변화에 기인하여, 데이터선 구동 회로(20) 및 3입력 AND 회로 L1∼Ln에서, 신호 지연의 변동이 발생하는 경우에는, 데이터선 구동 회로(20)로부터의 출력 신호 Q1∼Qn 및 3입력 AND 회로 L1∼Ln로부터의 샘플링 회로 구동 신호 S1∼Sn은 이 신호 지연의 변동분만큼, 적절한 상태에 비해 시간적으로 어긋나는 것으로 된다. 한편, 화상 신호 VID1∼VID6은 데이터선 구동 회로(20) 및 3입력 AND 회로 L1∼Ln을 거치지 않기 때문에, 이들 회로에 있어 신호 지연의 변동이 발생한 경우에 있어서도, 적절한 상태의 타이밍에서 샘플링 회로 SH1∼SHn에 입력된다.
따라서, 사용 시에 있어서의 온도 변화나 시간 경과 변화에 기인하여, 데이터선 구동 회로(20) 및 3입력 AND 회로 L1∼Ln에서 신호 지연의 변동이 발생한 경우에는, 샘플링 회로 구동 신호 S1∼Sn의 하이 레벨인 기간과, 화상 신호 VID1∼VID6의 포화 레벨에 이르는 기간은 시간적으로 어긋나는 것으로 된다.
이하, 샘플링 회로 구동 신호 S1∼Sn의 하이 레벨인 기간이 화상 신호 VID1∼VID6의 포화 레벨에 이르는 기간에 대하여, 시간적으로 어긋난 경우에 있어서의 동작에 대해 설명한다.
A3. 진행 상태에 있어서의 구체적인 동작
먼저, 도 2(b)에 나타내는 바와 같이, 화상 신호 VID1∼VID6의 포화 레벨의 기간에 대하여, 샘플링 회로 구동 신호 S1∼Sn의 하이 레벨인 기간이 시간적으로 진행하여, 고스트가 발생하고 있는 상태(이하, 「진행 상태」라고 함)의 구체적인 동작에 대해 설명한다. 도 5는 이 진행 상태에 있어서의, 각 신호의 타이밍을 나타내는 타이밍 차트이며, 도 6은 본 실시예에 의한 시간적인 보정에 의해, 도 5의 상태로부터 적절한 상태로 되돌아간 경우에 있어서의 타이밍 차트이다.
또, 이 상태에 있어서도, 타이밍 생성기(120), 데이터선 구동 회로(20), 주사선 구동 회로(30), 3입력 AND 회로 L1∼Ln, 샘플링 회로 SH1∼SHn, 화소 TFT 회로 ST1∼STn 및 화소 전극(40)의 상세한 동작은 상술한 적절한 상태의 동작과 다르지 않으므로, 그들에 대한 설명을 생략한다.
이 진행 상태에 있어서는, 도 5의 각 신호의 실선으로 나타내는 바와 같이, 샘플링 회로 구동 신호 S1의 하이 레벨인 기간은 화소 TFT 회로 ST1∼ST6에 대응한 화상 신호 VID1∼VID6의 엷은 회색인 포화 레벨에 이르는 기간에 의해서도, ΔT2만큼 진행하는 것으로 되기 때문에, 화소 TFT 회로 ST1∼ST6에 접속된 화소 전극(40)에는, 각각 엷은 회색의 포화 레벨에 이르는 타이밍보다도, ΔT2만큼 진행한 타이밍에서 샘플링되어, 화상 TFT 회로 ST1∼ST6에 접속된 화소 전극(40)에 입력되게 된다. 마찬가지로, 다른 화소 TFT 회로 ST7∼STn에 접속된 화소 전극(40)에도, 각각 대응하는 화상 신호 VID1∼VID6 중 흑색의 포화 레벨에 이르는 타이밍보다도, ΔT2만큼 진행한 타이밍에서 샘플링된 화상 신호 VID1∼VID6이 입력되게 된다. 이 경우, 예컨대, 화상 신호 VID1∼VID6이 도 2에 나타내는 바와 같은 고스트 관측용 패턴인 경우에는, 도 2(b)에 나타내는 바와 같은 고스트가 발생한 화상이 표시되게 된다. 또, 도 5의 각 신호의 점선은 적절한 상태의 각 신호의 타이밍을 나타내고 있다.
한편, 상술한 바와 같이, 데이터선 구동 회로(20)나 3입력 AND 회로 L1∼Ln에서 신호 지연의 변동이 발생하면, 더미 소자(50)에 있어서도, 마찬가지의 신호 지연의 변동이 발생하는 것으로 생각된다. 따라서, 더미 소자(50)로부터 출력되는 모니터 신호 MONITOR도, 적절한 상태에 있어서의 모니터 신호 MONITOR에 비해 ΔT2만큼 진행되게 된다.
그 결과, 기준 신호인 레퍼런스 신호 REF와 모니터 신호 MONITOR의 위상을 비교하면, 레퍼런스 신호 REF에 대하여, 모니터 신호 MONITOR는 ΔT2만큼 진행하고 있으므로, 위상 비교기(101)는 차지다운 펄스 CD를 차지 펌프(102)에 대하여 출력한다. 차지 펌프(102)는 이 차지다운 펄스 CD를 입력하면, 가변 지연 소자(104a∼104c)에 공급하는 제어 전압 VC의 전압 레벨을 낮춘다.
가변 지연 소자(104a∼104c)는 공급되는 제어 전압 VC의 전압 레벨이 내려가면, 각 타이밍 신호에 부가하는 지연량을 증가시킨다. 구체적으로는, 가변 지연 소자(104a∼104c)는 입력되는 개시 신호 DXIN, 클럭 신호 CLXIN 및 인에이블 신호 ENBXIN 등, 각 타이밍 신호에 대하여, 적절한 상태에서 부가한 지연량 ΔT1에, 상기한 ΔT2를 부가하여 얻어지는 지연량 (ΔT1+ΔT2)를 부가하게 된다. 그 결과, X 타이밍 자동 조정 회로(110)로부터의 출력 신호인 개시 신호 DX, 클럭 신호 CLX, 반전 클럭 신호 CLXN 및 인에이블 신호 ENBX 등, 각 타이밍 신호를, 도 6의 실선으로 나타내는 바와 같이, 진행 상태에 비해 ΔT2만큼 지연시킬 수 있다.
그리고, 이들 개시 신호 DX, 클럭 신호 CLX 및 반전 클럭 신호 CLXN에서 생성되는 출력 신호 Q1∼Qn도, 도 6의 실선으로 나타내는 바와 같이, 진행 상태에 비해 ΔT2만큼 지연되게 된다.
따라서, 가령 샘플링 회로 구동 신호 S1∼Sn의 하이 레벨로 상승하는 타이밍이 데이터선 구동 회로(20)나 3입력 AND 회로 L1∼Ln에서의 신호 지연의 변동에 따라, 적절한 상태에 비해, ΔT2만큼 진행한 상태로 되었다고 해도, 개시 신호 DXIN, 클럭 신호 CLXIN 및 인에이블 신호 ENBXIN 등의 타이밍 신호에 부가하는 지연량을 조정하여, 개시 신호 DX, 클럭 신호 CLX, 반전 클럭 신호 CLXN 및 인에이블 신호 ENBX 등, 각 타이밍 신호를, 이 진행한 상태에 비해, ΔT2만큼 지연지키도록 하고 있으므로, 이들 타이밍 신호에 따라 생성되는 샘플링 회로 구동 신호 S1∼Sn도, 이 진행 상태에 비해, ΔT2만큼 늦은 타이밍, 즉 적절한 타이밍에서 하이 레벨로 되어, 상술한 ΔT2의 진행은 제거되게 된다.
그 결과, 도 6에 나타내는 바와 같이, 화상 신호 VID1∼VID6의 포화 레벨에 이르는 기간에 대하여, 샘플링 회로 구동 신호 S1∼Sn의 하이 레벨인 기간이 시간적으로 맞은 적절한 상태로 되므로, 샘플링 회로 SH1∼SHn은 화상 신호 VID1∼VID6을 각각 포화 레벨에 이르는 타이밍에서 샘플링하여, 데이터선 X1∼Xn으로 출력하고, 그 결과, 액정 패널부(10)에서 고스트의 발생을 억제한 화상 표시가 가능해진다.
진행 상태에서는, 더미 소자(50)에서의 지연은 데이터선 구동 회로(20)나 3입력 AND 회로 L1∼Ln에서의 신호 지연의 변동분과 같게 ΔT2만큼 작아지기 때문에, 적절한 상태에 있어서의 더미 소자(50)에서의 지연량 ΔT0으로부터, 이 ΔT2를 감한 (ΔT0-ΔT2)가 진행 상태에 있어서의 더미 소자(50)에서의 지연량으로 된다. 이 경우, 가변 지연 소자(104a∼104c)에서는, 상술한 바와 같이, 이 더미 소자(50)에서의 지연량의 감소분인, ΔT2의 지연량을 부가한 (ΔT1+ΔT2)를 각 타이밍 신호에 대해 부가하고 있다.
따라서, 이 적절한 상태로 되돌아간 경우에 있어, 모니터 신호 MONITOR는 개시 신호 DXIN에 비해, 가변 지연 소자(104a)에서 부가되는 지연량 (ΔT1+ΔT2)에 더미 소자(50)에서의 지연량 (ΔT0-ΔT2)를 부가한 (ΔT1+ΔT0)만큼 지연하게 된다.
한편, 기준 신호인 레퍼런스 신호 REF는 개시 신호 DXIN을 ΔT만큼 지연시켜 생성되어 있고, 또한 이 ΔT는 (ΔT1+ΔT0)과 같게 되도록, 고정 지연 소자(103)로 설정하고 있으므로, 도 6에 나타내는 바와 같이, 상술한 모니터 신호 MONITOR는 이 레퍼런스 신호 REF와 위상이 일치하게 된다.
모니터 신호 MONITOR가 레퍼런스 신호 REF와 위상이 일치하는 것으로부터, 위상 비교기(101)는 차지 펌프(102)에 대하여, 차지업 펄스 CU 또는 차지다운 펄스 CD를 부여하지 않는다. 이 때문에, 제어 전압 VC에 변화가 일어나지 않으므로, 가변 지연 소자(104a∼104c)가 부가하는 지연량은 일정하게 유지되고, 고스트의 발생이 계속 억제되게 된다.
A4. 지연 상태에 있어서의 구체적인 동작
계속해서, 도 2(c)에 나타내는 바와 같이, 화상 신호 VID1∼VID6의 포화 레벨의 기간에 대하여, 샘플링 회로 구동 신호 S1∼Sn의 하이 레벨인 기간이 시간적으로 지연되고, 고스트가 발생하고 있는 상태(이하, 「지연 상태」라고 함)의 구체적인 동작에 대하여 설명한다. 또, 도 7은 이 지연 상태에 있어서의 각 신호의 타이밍을 나타내는 타이밍 차트이며, 도 8은 본 실시예에 의한 시간적인 보정에 의해, 도 7의 상태로부터, 적절한 상태로 되돌아간 경우에 있어서의 타이밍 차트이다.
또, 이 상태에 있어서도, 타이밍 생성기(120), 데이터선 구동 회로(20), 주사선 구동 회로(30), 3입력 AND 회로 L1∼Ln, 샘플링 회로 SH1∼SHn, 화소 TFT 회 로 ST1∼STn 및 화소 전극(40)의 상세한 동작은 상술한 적절한 상태의 동작과 다르지 않으므로, 그들에 대한 설명을 생략한다.
이 지연 상태에 있어서는, 도 7의 각 신호의 실선으로 나타내는 바와 같이, 샘플링 회로 구동 신호 S1의 하이 레벨인 기간은 화소 TFT 회로 ST1∼ST6에 대응한 화상 신호 VID1∼VID6이 엷은 회색의 포화 레벨에 이르는 기간보다도, ΔT3만큼 지연되는 것으로 되기 때문에, 화상 TFT 회로 ST1∼ST6에 대응한 화소 전극(40)에는, 각각 엷은 회색의 포화 레벨에 이르는 타이밍보다도, ΔT3만큼 지연된 타이밍에서 샘플링되어, 화소 TFT 회로 ST1∼ST6에 접속된 화소 전극(40)에 입력되게 된다. 마찬가지로, 다른 화소 TFT 회로 ST7∼STn에 접속된 화소 전극(40)에도, 각각 대응하는 화상 신호 VID1∼VID6의 흑색의 포화 레벨에 이르는 타이밍보다도, ΔT3만큼 지연된 타이밍에서 샘플링된 화상 신호 VID1∼VID6이 입력되게 된다. 이 경우, 예컨대, 화상 신호 VID1∼VID6이, 도 2에 나타내는 바와 같은 고스트 관측용 패턴인 경우에는, 도 2(c)에 나타내는 바와 같은 고스트가 발생한 화상이 표시되게 된다. 또, 도 7의 각 신호의 점선은 적절한 상태의 각 신호의 타이밍을 나타내고 있다.
한편, 더미 소자(50)는 액정 패널부(10) 내의 회로와 동일한 기판 상에 형성되므로, 액정 패널부(10) 내의 회로와 거의 동일한 지연 특성을 갖는 것으로 되고, 상술한 바와 같이, 신호 지연의 변동은 액정 패널부(10) 내의 다른 회로와 마찬가지로, 더미 소자(50)에 있어서도 일어나는 것으로 된다. 따라서, 더미 소자(50)로부터 출력되는 모니터 신호 MONITOR도 적절한 상태의 모니터 신호 MONITOR에 비해 ΔT3만큼 지연되게 된다.
그 결과, 기준 신호인 레퍼런스 신호 REF와 모니터 신호 MONITOR의 위상을 비교하면, 레퍼런스 신호 REF에 대하여, 모니터 신호 MONITOR는 ΔT3만큼 지연되어 있으므로, 위상 비교기(101)는 차지업 펄스 CU를 차지 펌프(102)에 대하여 출력한다. 차지 펌프(102)는 이 차지업 펄스 CU를 입력하면 가변 지연 소자(104a∼104c)에 공급하는 제어 전압 VC의 전압 레벨을 높인다.
가변 지연 소자(104a∼104c)는 공급된 제어 전압 VC의 전압 레벨이 높아지면, 각 타이밍 신호에 부가하는 지연량을 감소시킨다. 구체적으로는, 적절한 상태에서 부가되는 지연량 ΔT1로부터 ΔT3을 감한 지연량 (ΔT1-ΔT3)을, 가변 지연 소자(104a∼104c)는, 입력되는 개시 신호 DXIN, 클럭 신호 CLXIN 및 인에이블 신호 ENBXIN 등, 각 타이밍 신호에 부가하는 것으로 되어, X 타이밍 자동 조정 회로(110)로부터의 출력 신호인, 개시 신호 DX, 클럭 신호 CLX, 반전 클럭 신호 CLXN 및 인에이블 신호 ENBX 등, 각 타이밍 신호를, 도 8의 실선으로 나타내는 바와 같이, 지연 상태에 비해, ΔT3만큼 진행시킬 수 있다.
그리고, 이들 개시 신호 DX, 클럭 신호 CLX 및 반전 클럭 신호 CLXN으로부터 생성되는 출력 신호 Q1∼Qn도, 도 8의 실선으로 나타내는 바와 같이, 지연 상태에 비해 ΔT3만큼 진행하는 것으로 된다.
따라서, 가령 샘플링 회로 구동 신호 S1∼Sn의 하이 레벨로 상승하는 타이밍이 액정 패널부(10) 내에서의 신호 지연의 변동에 따라, 적절한 상태에 비해, ΔT3만큼 지연된 상태로 되었다고 해도, 개시 신호 DXIN, 클럭 신호 CLXIN 및 인에이블 신호 ENBXIN 등, 각 타이밍 신호에 부가하는 지연량을 조정하여, 개시 신호 DX, 클 럭 신호 CLX, 반전 클럭 신호 CLXN 및 인에이블 신호 ENBX 등, 각 타이밍 신호를, 이 지연된 상태에 비해, ΔT3만큼 진행되게 하도록 조정하고 있으므로, 이들 타이밍 신호에 따라 생성되는 샘플링 회로 구동 신호 S1∼Sn도, 이 지연된 상태에 비해, ΔT3만큼 진행한 타이밍, 즉 적절한 타이밍에서 하이 레벨로 되어, 상술한 ΔT3의 지연은 제거되게 된다.
그 결과, 도 8의 실선으로 나타내는 바와 같이, 화상 신호 VID1∼VID6의 포화 레벨에 이르는 기간에 대하여, 샘플링 회로 구동 신호 S1∼Sn의 하이 레벨인 기간이 시간적으로 합치하는 적절한 상태로 되므로, 샘플링 회로 SH1∼SHn은 화상 신호 VID1∼VID6을 각각 포화 레벨에 이르는 타이밍에서 샘플링하여, 데이터선 X1∼Xn으로 출력하고, 그 결과, 액정 패널부(10)에서, 고스트의 발생을 억제한 화상 표시가 가능해진다.
지연 상태에서는, 더미 소자(50)에서의 지연은 액정 패널부(10) 내에서의 신호 지연의 변동분과 마찬가지로 ΔT3만큼 커지기 때문에, 적절한 상태에 있어서의 더미 소자(50)에서의 지연량 ΔT0에, 이 ΔT3을 부가한 (ΔT0+ΔT3)이 지연 상태에 있어서의 더미 소자(50)에서의 지연량으로 된다. 이 경우, 가변 지연 소자(104a∼104c)에서는, 상술한 바와 같이, 이 더미 소자(50)에서의 지연량의 증가분인, ΔT3의 지연량을 감한 (ΔT1-ΔT3)의 지연을, 각 타이밍 신호에 대하여 부가하고 있다.
한편, 기준 신호인 레퍼런스 신호 REF는 개시 신호 DXIN을 ΔT만큼 지연시켜 생성되어 있고, 또한 이 ΔT는 (ΔT1+ΔT0)과 같게 되도록, 고정 지연 소자(103)로 설정하고 있으므로, 도 6에 나타내는 바와 같이, 상술한 모니터 신호 MONITOR는 이 레퍼런스 신호 REF와 위상이 일치하게 된다.
모니터 신호 MONITOR가 레퍼런스 신호 REF와 위상이 일치하기 때문에, 위상 비교기(101)는 차지 펌프(102)에 대하여, 차지업 펄스 CU 또는 차지다운 펄스 CD를 부여하지 않는다. 이 때문에, 제어 전압 VC에 변화가 일어나지 않으므로, 가변 지연 소자(104a∼104c)가 부가하는 지연량은 일정하게 유지되고, 고스트의 발생이 계속 억제되게 된다.
이상 설명한 바와 같이, 본 발명의 실시예에 있어서는, 사용 시에 있어, 온도 변화나 시간 경과 변화에 기인하는, 액정 패널부(10) 내에서의 신호 지연의 변동에 의해, 샘플링 회로 구동 신호 S1∼Sn의 하이 레벨인 기간이 화상 신호 VID1∼VID6의 포화 레벨에 이르는 기간에 대하여, 시간적으로 어긋난 것을, 레퍼런스 신호 REF의 위상과 모니터 신호 MONITOR의 위상을 비교하여 검출하는 것이 가능해진다.
그리고, X 타이밍 자동 조정 회로(110)에서는, 차지 펌프(102)를 이용하는 것에 의해, 가변 지연 소자(104a∼104c)에서, 개시 신호 DXIN, 클럭 신호 CLXIN 및 인에이블 신호 ENBXIN 등, 각 타이밍 신호에 대하여 부가하는 지연량을, 상술한 검출된 시간적 편차를 상쇄되도록, 시간적으로 진행한 편차의 경우에는 증가시키고, 또한, 시간적으로 지연된 편차의 경우에는 감소시키도록, 조정하는 것이 가능해진다.
따라서, 개시 신호 DX, 클럭 신호 CLX, 반전 클럭 신호 CLXN 및 인에이블 신호 ENBX 등, 각 타이밍 신호도, 시간적인 편차를 상쇄되도록 조정하는 것으로 되기 때문에, 이들 타이밍 신호에 따라 생성되는 샘플링 회로 구동 신호 S1∼Sn은 액정 패널부(10)의 내부 지연의 변동에 의해 발생하는 시간적인 편차를 제거하게 된다. 그 결과, 샘플링 회로 구동 신호 S1∼Sn의 하이 레벨인 기간이 화상 신호 VID1∼VID6의 포화 레벨에 이르는 기간과 시간적으로 합치하는 것으로 되어, 고스트의 발생을 억제하는 것이 가능해진다.
A5. X 타이밍 자동 조정 회로의 다른 구체예 :
그런데, 도 1에 나타내는 X 타이밍 자동 조정 회로(110)에 있어서는, 위상 비교기(101)와, 차지 펌프(102)와, 가변 지연 소자(104a∼104c)를 이용하도록 했지만, 이들 대신, 도 9에 나타내는 바와 같이, 위상 비교기(501)와, 저역 필터(502)와, 전압 제어 발진기(503)와, 시프트 레지스터에 의해 구성된 가변 지연 소자(514a∼514c)를 이용하도록 하여도 좋다.
도 9는 X 타이밍 자동 조정 회로의 다른 구체예를 나타내는 설명도이다. 도 9에 나타내는 X 타이밍 자동 조정 회로(500)는 도 1에 나타내는 X 타이밍 자동 조정 회로(110)와 마찬가지로 고정 지연 소자(103) 및 레벨 시프터(105a∼105c, 105m, 106)를 구비하는 외에, 위상 비교기(501)와, 저역 필터(502)와, 전압 제어 발진기(503)와, 시프트 레지스터에 의해 구성된 가변 지연 소자(514a∼514c)를 구비하고 있다.
이 중, 위상 비교기(501)는 레벨 시프터(105m)로부터 출력되는 모니터 신호 MONITOR와 기준 신호인 레퍼런스 신호 REF를 입력하고, 이 두 개의 신호의 위상을 비교해서, 그 위상차에 따른 펄스 신호를 출력한다. 저역 필터(502)는 위상 비교기(501)로부터 출력된 펄스 신호의 저역 성분을 추출하여, 전압으로서 출력한다. 전압 제어 발진기(503)는 발진 클럭 신호를 출력하고, 또한 저역 필터(502)로부터 출력된 전압을 제어 전압으로서 입력하며, 그 제어 전압에 따라, 발신 주파수를 변화시켜, 클럭 신호의 주파수를 변화시킨다. 가변 지연 소자(514a∼514c)는 타이밍 생성기(120)로부터의 개시 신호 DXIN, 클럭 신호 CLXIN 및 인에이블 신호 ENBXIN 등 각 타이밍 신호를 입력해서, 지연하여, 레벨 시프터(105a∼105c, 106)로 출력하고, 또한 전압 제어 발진기(503)로부터의 클럭 신호를 입력하여, 그 클럭 신호의 주파수에 따라, 지연량을 변화시킨다.
이러한 구성을 채용하는 것에 의해, 도 9에 나타내는 X 타이밍 자동 조정 회로(500)에서는, 도 1에 나타낸 X 타이밍 자동 조정 회로(110)와 동등한 동작을 행하여, 타이밍 생성기(120)에서 생성된 타이밍 신호의 위상을 조정하여, 액정 패널부(10)로 공급할 수 있다.
B. 변형예 :
또, 본 발명은 상기한 실시예나 실시 형태에 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에서 여러 가지의 형태로 실시하는 것이 가능하고, 예컨대, 이하와 같은 변형도 가능하다.
(1) 상기한 실시예에 있어서는, 샘플링 회로 구동 신호 S1∼Sn의 화상 신호 VID1∼VID6에 대한 시간적인 편차를 보정하고, 고스트의 발생을 억제하도록 했지 만, 주사선 구동 회로(30)로부터 출력되는 주사 신호의 화상 신호 VID1∼VID6에 대한 시간적인 편차를 보정하여, 도 1에 있어서의 y방향으로 발생하는 고스트를 억제하도록 하여도 좋다.
이 경우, 액정 패널부(10) 내에 더미 소자(50)와 동등한 더미 소자를 마련하고, 또한 타이밍 공급부(100) 내에 X 타이밍 자동 조정 회로(110, 500)와 거의 마찬가지인 구성의 Y 타이밍 자동 조정 회로를 마련하여, 타이밍 생성기(120)에서 생성된 클럭 신호 CK 대신, 그 Y 타이밍 자동 조정 회로에서 위상 조정이 행해진 타이밍 신호를 주사선 구동 회로(30)에 입력하도록 하면 좋다.
(2) 상기한 실시예에 있어서는, 화상 신호를 6상 전개하고 있지만, 이 상 전개 수에는 특히 제약은 없고, 예컨대, 12상 전개 시에 있어서도, 본 발명을 적용하는 것은 가능하다. 단, 이 상 전개 수에 따른 화상 신호선이 필요해진다.
(3) 상기한 실시예에 있어서는, 개시 신호 DX가 더미 소자(50)에 입력되어 있지만, 이것에 한하지 않고, 클럭 신호 CLX, 반전 클럭 신호 CLXN 및 인에이블 신호 ENBX 등, 다른 타이밍 신호를 더미 소자(50)에 입력하여도 상관없다. 또한, 상술한 개시 신호 DX, 클럭 신호 CLX, 반전 클럭 신호 CLXN 및 인에이블 신호 ENBX 중 어느 하나의 신호를, 분주(分周)나 체배(遞倍)한 신호를 더미 소자(50)에 입력하여도 상관없다. 또한, 상술한 개시 신호 DX, 클럭 신호 CLX, 반전 클럭 신호 CLXN 및 인에이블 신호 ENBX의 어느 것인가를 합성한 신호를, 더미 소자(50)에 입력하여도 상관없다. 본 발명에 있어서의 모니터 신호 MONITOR의 근거로 이루어지는, 더미 소자(50)에 입력되는 신호는 기준 신호인 레퍼런스 신호 REF에 대하여, 특정한 위상 관계를 유지하는 것이면 좋다.
(4) 상기한 실시예에 있어서는, 샘플링 회로 SH1∼SHn에 의해, 화상 신호 VID1∼VID6을, 항상, 포화 레벨에 이르는 타이밍에서 샘플링하도록 하기 때문에, 개시 신호 DXIN, 클럭 신호 CLXIN 및 인에이블 신호 ENBXIN 등 각 타이밍 신호의 위상을 조정하고 있지만, 각 타이밍 신호의 위상을 조정하는 대신, 화상 신호 VID1∼VID6의 위상을 조정하도록 하여도 좋다.
그와 같은 변형예를 도 10에 나타낸다. 도 10은 본 변형예에 있어서의 액정 표시 장치의 개략 구성을 나타내는 설명도이다. 도 10에 나타내는 바와 같이, 본 변형예에서는, 액정 표시 장치는 액정 패널부(10)와, 타이밍 공급부(150)와, 화상 처리부(650)와, 표시 정보 출력부(700)와, 클럭 공급부(800)와, 타이밍 조정부(850)를 구비하고 있다. 이 중, 화상 처리부(650)는 신호 분리 회로(660)와, 화상 처리 회로(670)와, D/A 변환 회로(680)를 구비하고 있다. 또, 도 10에서는 전원 공급부는 생략되어 있다. 또한, 표시 정보 출력부(700) 및 클럭 공급부(800)의 각 동작에 대해서는, 도 3에서, 기술한 동작과 동일하므로, 설명은 생략한다.
화상 처리부(650)에서는, 신호 분리 회로(660)가 입력된 화상 신호로부터, 클럭 신호 CLK, 수평 동기 신호 HSYNC 및 수직 동기 신호 VSYNC를 분리하여, 타이밍 공급부(100)로 출력한다. 그리고, 화상 처리 회로(670)가 화상 신호에 대하여 여러 가지의 화상 처리를 행한다. 또한, D/A 변환 회로(680)가 화상 신호를 별도로 공급되는 클럭 신호에 따라, 디지털 신호로부터 아날로그 신호로 변환하여, 액정 패널부(10)로 출력한다. 타이밍 공급부(150)는 화상 처리부(650)로부터 입력된 클럭 신호 CLK, 수평 동기 신호 HSYNC 및 수직 동기 신호 VSYNC에 근거해서, 액정 패널부(10)를 구동하는 타이밍을 결정짓는 타이밍 신호를 생성해서, 액정 패널부(10)로 출력하고, 또한 그 일부를 타이밍 조정부(850)에도 출력한다. 액정 패널부(10)는 타이밍 공급부(100)로부터 공급된 타이밍 신호에 근거해서 구동하고, 화상 처리부(600)로부터 입력된 화상 신호 VID1∼VID6을 화상으로서 표시하고, 또한 더미 소자로부터 출력되는 모니터 신호 MONITOR를, 타이밍 조정부(850)로 출력한다. 타이밍 조정부(850)는 타이밍 공급부(150)로부터 입력된 타이밍 신호로부터 기준 신호를 생성하고, 액정 패널부(10)로부터 입력된 모니터 신호 MONITOR가 그 기준 신호에 대해 특정한 위상 관계를 유지하도록, 클럭 공급부(800)로부터 공급된 클럭 신호의 위상을 조정하여, D/A 변환 회로(680)로 공급한다.
이와 같이 해서, 화상 처리부(650)에 있어서, 화상 신호를 디지털 신호로부터 아날로그 신호로 변환할 때에, D/A 변환 회로(680)로 공급되는 클럭 신호의 위상을 조정하는 것에 의해, 화상 신호 VID1∼VID6의 위상을 진행하거나, 지연하거나 하여 조정하도록 한다.
이와 같이 하는 것에 의해, 복수의 타이밍 신호의 위상을 조정할 필요가 없어져, 그 만큼, 회로 규모를 작게 할 수 있다.
본 발명의 액정 표시 장치에 의하면, 시간 경과 변화나 온도 변화에 의한 액정 패널 내에서의 신호 지연의 변동에 기인하는, 샘플링 회로 구동 신호의 화상 신 호에 대한 시간적인 편차를 보정하고, 고스트의 발생을 억제할 수 있다.

Claims (6)

  1. 액정 패널부와, 상기 액정 패널부에 타이밍 신호를 공급하는 타이밍 공급부를 구비하는 액정 표시 장치로서,
    상기 액정 패널부는
    매트릭스 형상으로 배열된 복수의 액정 셀과,
    각 액정 셀에 각각 대응하여 마련된 복수의 화소 전극과,
    각 화소 전극에 화상 신호를 입력하기 위한 복수의 데이터선과,
    각 데이터선에 각각 대응하여 마련되고, 샘플링 회로 구동 신호에 따라, 상기 화상 신호를 샘플링하여, 대응하는 상기 데이터선으로 출력하는 복수의 샘플링 회로와,
    상기 타이밍 신호에 따라, 상기 샘플링 회로 구동 신호를 생성하는 구동 신호 생성부
    를 구비하고, 또한
    상기 타이밍 공급부는
    상기 타이밍 신호를 생성하는 타이밍 생성부와,
    생성된 상기 타이밍 신호의 위상을 조정하는 타이밍 조정부
    를 구비하며,
    상기 액정 패널부는 적어도 상기 구동 신호 생성부와 동일한 기판에 형성되고, 상기 타이밍 신호가 입력되는 더미 소자를 더 구비하고,
    상기 타이밍 조정부는 상기 더미 소자로부터 출력된 신호가, 준비된 기준 신호에 대하여, 사전 결정된 위상 관계를 유지하도록 상기 타이밍 신호의 위상을 조정하는 것
    을 특징으로 하는 액정 표시 장치.
  2. 제 1 항에 있어서,
    상기 타이밍 조정부는
    상기 기준 신호와 상기 더미 소자로부터의 출력 신호를 위상 비교하여, 비교 결과에 따른 위상차 신호를 출력하는 위상 비교기와,
    제어 전압을 출력하고, 또한 상기 위상 비교기로부터 출력되는 상기 위상차 신호에 근거해서, 상기 제어 전압의 전압 레벨을 조정하는 차지 펌프와,
    상기 제어 전압의 전압 레벨에 따라, 상기 타이밍 신호의 지연량을 변화시켜, 상기 타이밍 신호의 위상을 조정하는 지연 소자
    를 구비하는 액정 표시 장치.
  3. 제 1 항에 있어서,
    상기 타이밍 조정부는
    상기 기준 신호와 상기 더미 소자로부터의 출력 신호를 위상 비교하여, 비교 결과에 따른 위상차 신호를 출력하는 위상 비교기와,
    클럭 신호를 출력하고, 또한 상기 위상 비교기로부터 출력되는 상기 위상차 신호에 근거해서, 상기 클럭 신호의 주파수를 조정하는 발진기와,
    상기 클럭 신호의 주파수에 따라, 상기 타이밍 신호의 지연량을 변화시켜, 상기 타이밍 신호의 위상을 조정하는 지연 소자
    를 구비하는 액정 표시 장치.
  4. 액정 패널부와, 상기 액정 패널부에 화상 신호를 공급하는 화상 신호 공급부와, 상기 액정 패널부에 타이밍 신호를 공급하는 타이밍 공급부와, 상기 화상 신호 공급부를 제어하는 화상 신호 제어부를 구비하는 액정 표시 장치로서,
    상기 액정 패널부는
    매트릭스 형상으로 배열된 복수의 액정 셀과,
    각 액정 셀에 각각 대응하여 마련된 복수의 화소 전극과,
    각 화소 전극에 화상 신호를 입력하기 위한 복수의 데이터선과,
    각 데이터선에 각각 대응하여 마련되고, 샘플링 회로 구동 신호에 따라, 상기 화상 신호를 샘플링하여, 대응하는 상기 데이터선으로 출력하는 복수의 샘플링 회로와,
    상기 타이밍 신호에 따라, 상기 샘플링 회로 구동 신호를 생성하는 구동 신호 생성부
    를 구비하고, 또한
    상기 액정 패널부는 적어도 상기 구동 신호 생성부와 동일한 기판에 형성되고, 상기 타이밍 신호가 입력되는 더미 소자를 더 구비하며,
    상기 화상 신호 제어부는 상기 화상 신호 공급부를 제어하여, 상기 더미 소자로부터 출력된 신호가, 준비된 기준 신호에 대하여, 사전 결정된 위상 관계를 유지하도록, 상기 화상 신호의 위상을 조정하는 것
    을 특징으로 하는 액정 표시 장치.
  5. 제 4 항에 있어서,
    상기 화상 신호 공급부는 공급된 클럭 신호에 따라, 상기 화상 신호를 디지털 신호로부터 아날로그 신호로 변환하는 D/A 변환 회로를 구비하고,
    상기 화상 신호 제어부는 상기 D/A 변환 회로에 공급되는 상기 클럭 신호의 위상을 조정하는 타이밍 조정부를 구비하며,
    상기 타이밍 조정부는 상기 더미 소자로부터 출력된 신호가 상기 기준 신호에 대하여 상기 사전 결정된 위상 관계를 유지하도록, 상기 클럭 신호의 위상을 조정하는 것
    을 특징으로 하는 액정 표시 장치.
  6. 적어도, 타이밍 신호와 화상 신호를 입력하는 액정 패널로서,
    매트릭스 형상으로 배열된 복수의 액정 셀과,
    각 액정 셀에 각각 대응하여 마련된 복수의 화소 전극과,
    각 화소 전극에 화상 신호를 입력하기 위한 복수의 데이터선과,
    각 데이터선에 각각 대응하여 마련되고, 샘플링 회로 구동 신호에 따라, 상기 화상 신호를 샘플링하여, 대응하는 상기 데이터선으로 출력하는 복수의 샘플링 회로와,
    상기 타이밍 신호에 따라, 상기 샘플링 회로 구동 신호를 생성하는 구동 신호 생성부와,
    적어도 상기 구동 신호 생성부와 동일한 기판 상에 형성되어, 상기 타이밍 신호가 입력되는 더미 소자와,
    상기 더미 소자에 대하여, 상기 타이밍 신호를 입력시키는 단자와,
    상기 더미 소자로부터 출력되는 신호를 외부로 출력하는 단자
    를 구비하는 액정 패널.
KR1020040078082A 2003-10-01 2004-09-30 액정 표시 장치 및 액정 패널 KR100691059B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00342821 2003-10-01
JP2003342821A JP3846469B2 (ja) 2003-10-01 2003-10-01 投写型表示装置および液晶パネル

Publications (2)

Publication Number Publication Date
KR20050032483A KR20050032483A (ko) 2005-04-07
KR100691059B1 true KR100691059B1 (ko) 2007-03-09

Family

ID=34536971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040078082A KR100691059B1 (ko) 2003-10-01 2004-09-30 액정 표시 장치 및 액정 패널

Country Status (5)

Country Link
US (1) US7362301B2 (ko)
JP (1) JP3846469B2 (ko)
KR (1) KR100691059B1 (ko)
CN (1) CN100357797C (ko)
TW (1) TWI289819B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005148557A (ja) * 2003-11-18 2005-06-09 Sony Corp 表示装置および投射型表示装置
EP1826741A3 (en) 2006-02-23 2012-02-15 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device having the same
JP4954744B2 (ja) * 2006-02-23 2012-06-20 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
KR20070121318A (ko) * 2006-06-22 2007-12-27 삼성전자주식회사 액정표시장치 및 이의 구동방법
KR101232163B1 (ko) 2006-06-26 2013-02-12 엘지디스플레이 주식회사 액정 표시장치의 구동장치 및 구동방법
JP4884909B2 (ja) * 2006-10-03 2012-02-29 株式会社 日立ディスプレイズ 表示装置
KR101379419B1 (ko) * 2006-12-12 2014-04-03 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP4466710B2 (ja) * 2007-10-04 2010-05-26 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
JP2009282321A (ja) * 2008-05-22 2009-12-03 Seiko Epson Corp 映像出力装置およびプロジェクタ並びに映像出力装置の制御方法
US8525818B2 (en) * 2008-10-29 2013-09-03 Himax Technologies Limited Display system
US8194060B2 (en) 2008-10-29 2012-06-05 Himax Technologies Limited Display system
US8482551B2 (en) * 2008-10-29 2013-07-09 Himax Technologies Limited Display system
KR100910999B1 (ko) * 2008-12-18 2009-08-05 주식회사 아나패스 데이터 구동 회로 및 디스플레이 장치
TWI399908B (zh) * 2009-02-12 2013-06-21 Himax Tech Ltd 顯示系統
TWI459360B (zh) * 2011-08-09 2014-11-01 Raydium Semiconductor Corp 自動調整訊號偏移的源極驅動裝置
US8817184B1 (en) 2013-07-12 2014-08-26 Samsung Display Co., Ltd. Point to multi-point clock-forwarded signaling for large displays
CN103996388B (zh) * 2014-05-04 2016-07-06 京东方科技集团股份有限公司 信号校正方法和信号校正装置
TWI659251B (zh) * 2016-12-02 2019-05-11 友達光電股份有限公司 顯示面板

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU621907B2 (en) * 1988-08-01 1992-03-26 Westinghouse Electric Corporation A circuit breaker having a combination barrier and auxiliary current transformer board
DE69214206T2 (de) * 1991-07-08 1997-03-13 Asahi Glass Co Ltd Steuerverfahren für ein Flüssigkristallanzeigeelement
TW279964B (ko) * 1994-04-13 1996-07-01 Asahi Glass Co Ltd
JPH08263012A (ja) * 1995-03-22 1996-10-11 Toshiba Corp 駆動装置及び表示装置
US6215467B1 (en) * 1995-04-27 2001-04-10 Canon Kabushiki Kaisha Display control apparatus and method and display apparatus
US5926174A (en) * 1995-05-29 1999-07-20 Canon Kabushiki Kaisha Display apparatus capable of image display for video signals of plural kinds
JP2001324970A (ja) 1995-08-30 2001-11-22 Seiko Epson Corp 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器
US5796392A (en) * 1997-02-24 1998-08-18 Paradise Electronics, Inc. Method and apparatus for clock recovery in a digital display unit
JP3536653B2 (ja) 1998-03-27 2004-06-14 セイコーエプソン株式会社 電気光学装置のデータ線駆動回路、電気光学装置、及び電子機器
JP3663943B2 (ja) 1998-12-04 2005-06-22 セイコーエプソン株式会社 電気光学装置および電子機器
JP3611293B2 (ja) * 1999-02-24 2005-01-19 キヤノン株式会社 電子線装置及び画像形成装置
JP2000267632A (ja) 1999-03-15 2000-09-29 Toshiba Corp 信号線駆動回路
KR20010004878A (ko) 1999-06-30 2001-01-15 김영환 신호 스큐 디텍터
US6549277B1 (en) * 1999-09-28 2003-04-15 Nikon Corporation Illuminance meter, illuminance measuring method and exposure apparatus
JP4694670B2 (ja) * 2000-03-31 2011-06-08 株式会社日立製作所 プラズマ表示装置
JP5138839B2 (ja) * 2000-07-17 2013-02-06 ゲットナー・ファンデーション・エルエルシー 液晶ディスプレイの駆動方法、その回路及び画像表示装置
JP3918536B2 (ja) * 2000-11-30 2007-05-23 セイコーエプソン株式会社 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器
JP4609970B2 (ja) * 2001-01-17 2011-01-12 カシオ計算機株式会社 液晶表示装置
JP4185678B2 (ja) * 2001-06-08 2008-11-26 株式会社日立製作所 液晶表示装置
JP3729163B2 (ja) * 2001-08-23 2005-12-21 セイコーエプソン株式会社 電気光学パネルの駆動回路、駆動方法、電気光学装置および電子機器
JP4218249B2 (ja) * 2002-03-07 2009-02-04 株式会社日立製作所 表示装置
JP2003271108A (ja) * 2002-03-18 2003-09-25 Hitachi Ltd 液晶表示装置
US6597219B1 (en) * 2002-07-19 2003-07-22 Sun Microsystems, Inc. Delay locked loop design with switch for loop filter capacitance leakage current control
KR100510499B1 (ko) * 2002-12-04 2005-08-26 삼성전자주식회사 전자파 장해를 저감하는 액정 표시 장치를 구동하는스케일링 장치

Also Published As

Publication number Publication date
US7362301B2 (en) 2008-04-22
JP3846469B2 (ja) 2006-11-15
CN100357797C (zh) 2007-12-26
TW200523839A (en) 2005-07-16
US20050099374A1 (en) 2005-05-12
JP2005107353A (ja) 2005-04-21
KR20050032483A (ko) 2005-04-07
CN1603895A (zh) 2005-04-06
TWI289819B (en) 2007-11-11

Similar Documents

Publication Publication Date Title
KR100691059B1 (ko) 액정 표시 장치 및 액정 패널
TWI398692B (zh) 顯示裝置、其驅動方法及電子設備
US5666133A (en) Method for driving liquid crystal display unit
US7492342B2 (en) Electro-optical device, driving circuit of the same, driving method of the same, and electronic apparatus
US7733314B2 (en) Display device
JP2006516163A (ja) 駆動電圧生成回路及びこれを利用した液晶表示装置
US8339389B2 (en) Electro-optical device, driving method thereof, and electronic apparatus with adjustable ratio between positive and negative field using black display voltage
WO2015040971A1 (ja) 画像表示装置
US20020190937A1 (en) Liquid crystal display and driving apparatus thereof
JP2005010791A (ja) 液晶表示装置の駆動装置
JP4178977B2 (ja) 表示駆動装置及びその駆動制御方法、並びに、アクティブマトリクス型液晶表示装置及びその駆動方法。
CN101236721A (zh) 电光装置、处理电路、处理方法及投影机
US20100118016A1 (en) Video voltage supplying circuit, electro-optical apparatus and electronic apparatus
US8564521B2 (en) Data processing device, method of driving the same and display device having the same
US7659874B2 (en) Driving device for liquid crystal panel and image display apparatus
JP3525762B2 (ja) 画像信号処理回路及びこれを用いた電気光学装置並びに電子機器
US6337676B1 (en) Flat-panel display device
JP2008216426A (ja) 電気光学装置、データ信号の供給回路、供給方法および電子機器
US20210217382A1 (en) Calibration device and calibration method
JP2008040124A (ja) 電気光学装置、表示データの処理回路、処理方法および電子機器
JP2008040125A (ja) 電気光学装置、表示データの処理回路、処理方法および電子機器
WO2007052421A1 (ja) 表示装置、データ信号線駆動回路、および表示装置の駆動方法
JP2006201806A (ja) 投写型表示装置および液晶パネル
JP4552595B2 (ja) 電気光学装置、その画像信号処理方法および電子機器
KR100870393B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170202

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180220

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190219

Year of fee payment: 13