KR100870393B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100870393B1
KR100870393B1 KR1020010085314A KR20010085314A KR100870393B1 KR 100870393 B1 KR100870393 B1 KR 100870393B1 KR 1020010085314 A KR1020010085314 A KR 1020010085314A KR 20010085314 A KR20010085314 A KR 20010085314A KR 100870393 B1 KR100870393 B1 KR 100870393B1
Authority
KR
South Korea
Prior art keywords
gate
liquid crystal
data
line
signal
Prior art date
Application number
KR1020010085314A
Other languages
English (en)
Other versions
KR20030054882A (ko
Inventor
박형열
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020010085314A priority Critical patent/KR100870393B1/ko
Publication of KR20030054882A publication Critical patent/KR20030054882A/ko
Application granted granted Critical
Publication of KR100870393B1 publication Critical patent/KR100870393B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 화질을 개선할 수 있는 액정표시장치에 관한 것이다.
본 발명에 따른 액정표시장치는 게이트신호가 공급되는 게이트라인과, 유효표시영역내의 게이트라인 상에 형성되는 버퍼를 구비한다.

Description

액정표시장치{Liquid Crystal Display}
도 1은 데이터라인 및 게이트라인의 교차부에 형성된 액정셀을 나타내는 도면.
도 2는 도 1에 도시된 1라인분의 게이트라인을 나타내는 등가회로도.
도 3은 액정패널의 게이트라인과 데이터라인에 인가되는 신호들을 나타내는 파형도.
도 4는 본 발명의 제1 실시 예에 따른 액정표시장치를 나타내는 도면.
도 5는 도 4에 도시된 1라인분의 게이트라인을 나타내는 등가회로도.
삭제
도 7은 도 4에 도시된 액정패널의 게이트라인에 인가되는 신호를 나타내는 파형도.
도 8은 본 발명의 제2 실시 예에 따른 액정표시장치를 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
31 : 디지털 비디오 카드 32 : 제어부
33 : 데이터 드라이버 34 : 게이트 드라이버
35 : 보상부 36 : 액정패널
본 발명은 액정표시장치에 관한 것으로 특히, 화질을 개선할 수 있는 액정표시장치에 관한 것이다.
통상적으로, 액정표시장치(Liquid Crystal Display : 이하 "LCD"라 함)는 게이트라인들과 데이터라인들간의 교차부에 배열되어진 화소매트릭스를 이용하여 비디오신호에 대응하여 화상을 표시하게 된다. 이러한 각 화소들은 도 1과 같이 비디오신호에 따라 광투과량을 조절하는 액정셀(Clc)과, 데이터라인(DL)으로부터 액정셀(Clc)에 공급될 비디오신호를 절환하기 위한 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)와, 데이터라인(DL)으로부터 공급되는 비디오신호가 액정셀(Clc)로 공급될 수 있도록 게이트 구동신호를 공급하는 게이트라인(GL)으로 구성된다. 또한, LCD에는 게이트라인(GL) 및 데이터라인(DL)에 구동신호를 공급하기 위한 도시하지 않는 게이트 및 데이터 드라이버들이 마련된다.
TFT의 게이트단자는 게이트라인(GL)에 접속되며, TFT의 소스단자는 데이터라인(DL)에 접속된다. 그리고 TFT의 드레인단자는 액정셀(Clc)의 화소전극에 접속된다. 1라인에 해당하는 게이트라인(GL)을 전기적인 등가회로로 나타내면, 도 2에 도시된 바와 같이 저항(R)들과 캐패시터(C)들로 나타낼 수 있다. 이 저항(R)들은 게이트라인(GL)의 저항을 구성하며, 그 값은 게이트라인(GL)을 구성하는 물질과, 길이, 폭 및 두께에 의해 결정된다. 또한, 캐패시터(C)의 용량값은 TFT들의 게이트전극의 용량값, 액정셀(Clc)에 포함되어진 전극들간의 용량값, 게이트라인(GL)과 데이터라인(DL) 사이의 용량값 등이 가산되어 결정된다. 이 저항(R)과 캐패시터(C)에 의해 게이트드라이버(도시하지 않음)에서 생성된 게이트신호(GS)에는 라인지연이 발생하게 된다. 이를 도 3을 참조하여 설명하기로 한다.
도 3을 참조하면, 게이트신호(GS)는 데이터신호(DS)가 데이터라인(DL)에 공급되는 기간에 게이트라인(GL)에 입력된다. 이 때, 게이트신호(GS)의 입력단에서 멀리 떨어진 게이트라인(GL)의 우측끝단에서는 게이트신호(GS)의 상승에지로부터 완만하게 증가하는 지연된 게이트신호(DGS)가 나타나게 된다. 이 지연된 게이트신호(DGS)는 자신의 문턱전압(Vth)보다 높아지는 시점, 즉 게이트신호(GS)의 상승에지로부터 도 2에서의 저항(R)값과 캐패시터(C)의 용량값의 곱에 해당하는 시정수(τ)만큼 경과된 시간에 턴온된다. 그리고 지연된 게이트신호(DGS)는 게이트신호(GS)의 하강에지로부터 완만하게 감소된다. 이 때, 게이트라인(GL)의 우측끝단에 위치한 TFT는 지연된 게이트신호(DGS)가 자신의 문턱전압(Vth)보다 낮아지는 시점, 즉 게이트신호(GS)의 하강에지로부터 시정수(τ)만큼 경과된 시간에 턴오프된다. 결과적으로, 게이트신호(GS)의 입력단으로부터 멀리 떨어진 우측 끝단에 위치한 TFT의 게이트전극에는 시정수(τ)에 해당하는 시간만큼 지연되어진 유효 게이트신호(EGS)가 인가된다. 이 유효 게이트신호(EGS)에 의해, 게이트라인(GL)의 우측끝단에 위치하는 액정셀(Clc)은 데이터신호(DS)의 상승에지로부터 게이트라인(GL)의 시정수(τ)만큼 경과된 시점에서부터 데이터신호(DS)의 하강에지로부터 게이트라인(GL)의 시정수(τ)에 해당하는 시간만큼 경과된 시점까지 이르는 기간동안 신호전압을 충전하게 된다. 다시 말하면, 이 액정셀(Clc)은 게이트신호(GS)의 하강에지로부터 시정수(τ)의 기간동안 다음 라인의 데이터신호를 충전하게 된다. 따라서, 이 액정셀에 충전되는 유효충전전압(CS)은 데이터신호(DS)를 유지하지 못하고 다음 라인의 액정셀에 인가될 데이터신호와의 차이만큼 변하게 된다. 결국, 게이트라인(GL)에서의 게이트신호(GS)의 전파지연으로 인해, 액정셀(Clc)들에 충전되는 신호가 왜곡된다. 이러한 문제점은 게이트라인(GL)이 길어질수록 즉, 대형화될수록 더욱 더 심화된다.
따라서, 본 발명의 목적은 화질을 개선할 수 있는 액정표시장치를 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명의 제1 실시 예에 따른 액정표시장치는 게이트신호가 공급되는 게이트라인과, 유효표시영역내의 게이트라인 상에 형성되는 버퍼를 구비한다.
상기 버퍼는 게이트라인의 중앙부에 형성되는 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 제2 실시 예에 따른 액정표시장치 는 데이터가 공급되는 데이터라인과, 유효표시영역내의 데이터라인 상에 형성되는 버퍼를 구비한다.
상기 버퍼는 데이터라인의 중앙부에 형성되는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4, 도 5, 도 7 및 도 8을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4를 참조하면, 본 발명의 제1 실시 예에 따른 액정표시장치는 아날로그 데이터를 디지털 비디오 데이터로 변환하기 위한 디지털 비디오 카드(31)와, 액정패널(36)의 데이터라인들(DL)에 비디오 데이터를 공급하기 위한 데이터드라이버(33)와, 액정패널(36)의 게이트라인들(GL)을 순차적으로 구동하기 위한 게이트드라이버(34)와, 데이터드라이버(33)와 게이트드라이버(34)를 제어하기 위한 제어부(32)를 구비한다.
디지털 비디오 카드(31)는 아날로그 입력 영상신호를 디지털 비디오 데이터로 변환하고 영상신호에 포함된 동기신호를 검출하게 된다.
제어부(32)는 디지털 비디오 카드(31)로부터의 적색(R), 녹색(G) 및 청색(B)의 디지털 비디오 데이터를 데이터드라이버(33)에 공급하게 된다. 또한, 제어부(32)는 디지털 비디오 카드(31)로부터 입력되는 수평/수직 동기신호(H,V)를 이용하여 도트클럭(Dclk)과 게이트 스타트 펄스(GSP)를 생성하여 데이터드라이버(33)와 게이트드라이버(34)의 타이밍을 제어하게 된다. 도트클럭(Dclk)은 데이터드라이버(33)에 공급되며, 게이트 스타트 펄스(GSP)는 게이트드라이버(34)에 공급된다.
데이터드라이버(33)에는 제어부(32)로부터 적색(R), 녹색(G) 및 청색(B)의 비디오 데이터와 함께 도트클럭(Dclk)이 입력된다. 이 데이터드라이버(33)는 도트클럭(Dclk)에 동기하여 적색(R), 녹색(G) 및 청색(B)의 디지털 비디오 데이터를 래치한 후에, 래치된 데이터를 감마전압(Vγ)에 따라 보정하게 된다. 그리고 데이터드라이버(33)는 감마전압(Vγ)에 의해 보정된 데이터를 아날로그 데이터로 변환하여 1 라인분씩 데이터라인(DL)에 공급하게 된다.
게이트드라이버(34)는 제어부(32)로부터 입력되는 게이트 스타트 펄스(GSP)에 응답하여 순차적으로 게이트신호를 발생하는 쉬프트 레지스터(도시하지 않음)와, 게이터신호의 전압을 액정셀의 구동에 적합한 레벨로 쉬프트 시키기 위한 레벨 쉬프터(도시하지 않음) 등으로 구성된다. 이 게이트드라이버(34)로부터 입력되는 게이트신호에 응답하여 TFT에 의해 데이터라인(DL) 상의 비디오 데이터가 액정셀(Clc)의 화소전극에 공급된다.
액정패널(36)은 두 장의 유리기판 사이에 액정이 주입되며, 그 하부 유리기판 상에 게이트라인들(GL)과 데이터라인들(DL)이 상호 직교되도록 형성된다. 게이트라인들(GL)과 데이터라인들(DL)의 교차부에는 데이터라인들(DL)로부터 입력되는 영상신호를 액정셀(Clc)에 선택적으로 공급하기 위한 TFT가 형성된다. 이를 위하여, TFT의 드레인단자는 액정셀(Clc)의 화소전극에 접속되며, TFT의 소스단자는 데이터라인(DL)에 접속된다. 그리고, TFT의 게이트단자는 게이트라인(GL)에 접속되 며,
게이트라인(GL)에는 도 5에 도시된 바와 같이 보상부(35)가 형성된다. 이 보상부(35)는 게이트라인(GL)의 중앙부에 형성되어 게이트신호(GS)의 지연을 방지할 수 있다. 이를 상세히 설명하면, 1라인에 해당하는 게이트라인(GL)의 전기적인 등가회로로는 저항(R)들과 캐패시터(C)들로 나타낼 수 있다. 이 저항(R)들은 게이트라인(GL)의 저항을 구성하며, 그 값은 게이트라인(GL)을 구성하는 물질과, 길이, 폭 및 두께에 의해 결정된다. 캐패시터(C)의 용량값은 TFT들의 게이트전극의 용량값, 액정셀(Clc)에 포함되어진 전극들간의 용량값, 게이트라인(GL)과 데이터라인(DL) 사이의 용량값 등이 가산되어 결정된다. 이 저항(R)과 캐패시터(C)에 의해 게이트드라이버(34)에서 생성된 게이트신호(GS)에는 라인지연이 발생하게 된다. 이 라인지연을 보상하기 위해 게이트라인(GL)의 중앙부에 보상부(35)가 형성된다. 이 보상부(35)는 도 5에 도시된 바와 같이 버퍼로 형성된다. 상기 버퍼에 의해, 게이트신호(GS)의 입력단자로부터 멀리 떨어진 게이트라인(GL)의 우측 끝단에서는 왜곡된 신호가 보상된 게이트신호(GS)가 나타나게 된다. 입력 게이트신호(GS)와 우측끝단에서의 게이트신호(GS)가 도 7에 도시된 바와 같이 동일하므로 입력단과 우측끝단에 대응되는 액정셀에 충전되는 전압이 동일하게 된다.
이러한 보상부(35)는 게이트라인(GL)의 중앙부 뿐만 아니라 게이트라인(GL)의 어느 위치에든 형성될 수 있으며, 다수개 형성될 수도 있다.
도 8은 본 발명의 제2 실시 예에 따른 액정표시장치를 나타내는 도면이다.
도 8에 도시된 액정표시장치는 도 4에 도시된 액정표시장치와 비교하여 보상부(35)가 게이트라인(GL) 대신에 데이터라인(DL) 상에 형성되는 것을 제외하고는 동일한 구성요소를 구비한다.
데이터라인(DL)의 중앙부에 형성되는 보상부(35)는 버퍼로 형성되며, 상기 버퍼에 의해, 데이터신호의 입력단자로부터 멀리 떨어진 데이터라인(DL)의 마지막단에서는 왜곡된 신호가 보상된 데이터신호가 나타나게 된다. 이에 따라, 데이터신호의 왜곡현상을 방지할 수 있어 화상이 향상된다.
상술한 바와 같이, 본 발명에 따른 액정표시장치는 유효표시영역내에 위치하는 신호라인의 중앙부에 보상부를 형성한다. 이 보상부에 의해 신호지연을 방지할 수 있어 화질이 개선된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (4)

  1. 게이트신호가 공급되는 게이트라인과,
    유효표시영역내의 상기 게이트라인의 중앙에 적어도 하나 이상 형성되어 게이트신호의 입력단자로부터 멀리 떨어진 상기 게이트라인의 끝단에서 왜곡되는 상기 게이트신호를 보상하기 위한 버퍼를 구비하는 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 데이터가 공급되는 데이터라인과,
    유효표시영역내의 상기 데이터라인의 중앙에 적어도 하나 이상 형성되어 데이터의 입력단자로부터 멀리 떨어진 상기 데이터라인의 끝단에서 왜곡되는 상기 데이터를 보상하기 위한 버퍼를 구비하는 것을 특징으로 하는 액정표시장치.
  4. 삭제
KR1020010085314A 2001-12-26 2001-12-26 액정표시장치 KR100870393B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010085314A KR100870393B1 (ko) 2001-12-26 2001-12-26 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010085314A KR100870393B1 (ko) 2001-12-26 2001-12-26 액정표시장치

Publications (2)

Publication Number Publication Date
KR20030054882A KR20030054882A (ko) 2003-07-02
KR100870393B1 true KR100870393B1 (ko) 2008-11-25

Family

ID=32213601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010085314A KR100870393B1 (ko) 2001-12-26 2001-12-26 액정표시장치

Country Status (1)

Country Link
KR (1) KR100870393B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102063625B1 (ko) 2013-05-13 2020-01-09 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980019646A (ko) * 1996-09-02 1998-06-25 구자홍 액정표시장치의 구동방법
KR19980068141A (ko) * 1997-02-15 1998-10-15 문정환 액정표시 소자의 구동장치
KR19990029101A (ko) * 1996-05-17 1999-04-15 엠. 제이. 엠. 반캄 활성 매트릭스 액정표시장치
KR20000050469A (ko) * 1999-01-11 2000-08-05 구본준 액정패널 구동장치
KR20010096574A (ko) * 2000-03-01 2001-11-07 가나이 쓰토무 액정표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990029101A (ko) * 1996-05-17 1999-04-15 엠. 제이. 엠. 반캄 활성 매트릭스 액정표시장치
KR19980019646A (ko) * 1996-09-02 1998-06-25 구자홍 액정표시장치의 구동방법
KR19980068141A (ko) * 1997-02-15 1998-10-15 문정환 액정표시 소자의 구동장치
KR20000050469A (ko) * 1999-01-11 2000-08-05 구본준 액정패널 구동장치
KR20010096574A (ko) * 2000-03-01 2001-11-07 가나이 쓰토무 액정표시장치

Also Published As

Publication number Publication date
KR20030054882A (ko) 2003-07-02

Similar Documents

Publication Publication Date Title
US8902203B2 (en) Liquid crystal display and pulse adjustment circuit thereof
US8325126B2 (en) Liquid crystal display with reduced image flicker and driving method thereof
KR101318043B1 (ko) 액정표시장치 및 그 구동방법
US8253673B2 (en) Liquid crystal display device capable of reducing image flicker and method for driving the same
US8111227B2 (en) Liquid crystal display system capable of improving display quality and method for driving the same
EP2993663B1 (en) Liquid crystal display device
KR100367015B1 (ko) 액정 표시장치의 구동방법
US20050078076A1 (en) Scan driver, display device having the same, and method of driving display device
KR101749751B1 (ko) 스캔 펄스 스위칭 회로와 이를 이용한 표시장치
US20120120044A1 (en) Liquid crystal display device and method for driving the same
JP2002149127A (ja) 液晶表示装置及びその駆動制御方法
KR100389027B1 (ko) 액정표시장치 및 그 구동방법
KR100840331B1 (ko) 공통 전압 발생 장치 및 이를 이용한 액정 표시 장치
KR101507152B1 (ko) 액정 표시 장치 및 이의 구동 방법
US20100118016A1 (en) Video voltage supplying circuit, electro-optical apparatus and electronic apparatus
US20120256975A1 (en) Liquid crystal display device and drive method of liquid crystal display device
KR100870393B1 (ko) 액정표시장치
KR100767373B1 (ko) 액정 표시 장치의 구동 장치
KR20070046549A (ko) 스캔 펄스 변조 회로, 그를 이용한 액정 표시 장치 및 그의구동 방법
KR20080018607A (ko) 게이트 구동회로와 이를 갖는 액정표시장치
KR101352936B1 (ko) 액정 표시 장치
US6219018B1 (en) Active matrix type display device
US10803825B2 (en) Display device and drive method therefor
KR101107676B1 (ko) 액정표시장치의 화소 충전량 보상 회로 및 방법
KR100783709B1 (ko) 킥백 전압을 보상하는 액정 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee