KR100624306B1 - 주사 구동장치와 이를 가지는 평판 표시장치 및 그의구동방법 - Google Patents

주사 구동장치와 이를 가지는 평판 표시장치 및 그의구동방법 Download PDF

Info

Publication number
KR100624306B1
KR100624306B1 KR1020040038364A KR20040038364A KR100624306B1 KR 100624306 B1 KR100624306 B1 KR 100624306B1 KR 1020040038364 A KR1020040038364 A KR 1020040038364A KR 20040038364 A KR20040038364 A KR 20040038364A KR 100624306 B1 KR100624306 B1 KR 100624306B1
Authority
KR
South Korea
Prior art keywords
signal
shift register
signals
negative
enable
Prior art date
Application number
KR1020040038364A
Other languages
English (en)
Other versions
KR20050112922A (ko
Inventor
엄기명
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040038364A priority Critical patent/KR100624306B1/ko
Priority to JP2005068161A priority patent/JP5053518B2/ja
Priority to CNB2005100759728A priority patent/CN100520873C/zh
Priority to US11/138,665 priority patent/US7719508B2/en
Publication of KR20050112922A publication Critical patent/KR20050112922A/ko
Application granted granted Critical
Publication of KR100624306B1 publication Critical patent/KR100624306B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 주사 구동부의 소비전력을 감소시킴과 아울러 주사 구동부의 크기를 감소시킬 수 있도록 한 주사 구동장치와 이를 가지는 평판 표시장치 및 그의 구동방법에 관한 것이다.
본 발명에 따른 주사 구동장치는 클럭신호에 따라 순차적으로 쉬프트되는 출력신호를 발생하는 쉬프트 레지스터부와, 상기 쉬프트 레지스터부로부터의 출력신호와 입력되는 적어도 2개의 인에이블 신호에 따라 상기 클럭신호의 한 주기마다 적어도 4개의 선택신호를 출력하는 선택신호 발생부를 구비한다.
이러한 구성에 의하여, 본 발명은 클럭신호의 주파수가 감소되어 쉬프트 레지스터의 스위칭에 의한 소비전력을 감소시킬 수 있으며, 쉬프트 레지스터의 개수를 감소시켜 주사 구동부의 크기를 감소시킬 수 있다.

Description

주사 구동장치와 이를 가지는 평판 표시장치 및 그의 구동방법{SCAN DRIVING APPARATUS AND HAVING THE FLAT PANEL DISPLAY AND DRIVING METHOD THEREOF}
도 1은 종래의 주사 구동부에 공급되는 클럭신호의 한 주기마다 디스플레이 패널의 1수평기간 단위로 공급되는 데이터 신호를 나타내는 파형도.
도 2는 본 발명의 실시 예에 따른 주사 구동장치와 이를 가지는 평판 표시장치를 나타내는 도면.
도 3은 본 발명의 실시 예에 따른 주사 구동부를 나타내는 도면.
도 4는 도 3에 도시된 주사 구동부의 구동신호 및 출력파형을 나타내는 파형도.
도 5는 본 발명의 실시 예에 따른 평판 표시장치의 주사 구동부에 공급되는 클럭신호의 한 주기마다 디스플레이 패널의 4수평기간 단위로 공급되는 데이터 신호를 나타내는 파형도.
<도면의 주요 부분에 대한 부호의 설명>
8 : 제어부 10 : 화상 표시부
11 : 화소셀 20 : 주사 구동부
22 : 쉬프트 레지스터부 24 : 선택신호 발생부
30 : 데이터 구동부
본 발명은 평판 표시장치에 관한 것으로, 특히 주사 구동부의 소비전력을 감소시킴과 아울러 주사 구동부의 크기를 감소시킬 수 있도록 한 주사 구동장치와 이를 가지는 평판 표시장치 및 그의 구동방법에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치(Flat Panel Display : 이하 "FPD"라 함)들이 개발되고 있다. FPD로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 전계발광 표시장치(Electro-Luminescence Display) 등이 있다.
종래의 FPD는 주사선들과 데이터선들의 교차 영역에 형성된 화소들을 포함하는 화상 표시부와, 주사선들을 구동하기 위한 주사 구동부와, 데이터선들을 구동하기 위한 데이터 구동부와, 주사 구동부와 데이터 구동부를 제어함과 아울러 데이터 구동부에 데이터 신호를 공급하기 위한 제어부를 구비한다.
화소들 각각은 주사선에 인가되는 선택신호에 의해 선택되고 데이터선에 공급되는 데이터 신호에 대응되는 화상을 표시하게 된다. 이러한, 화소들은 액정 표 시장치(Liquid Crystal Display)의 액정셀, 전계방출 표시장치(Field Emission Display)와 플라즈마 표시패널(Plasma Display Panel)의 방전셀, 전계발광 표시장치(Electro-Luminescence Display)의 발광셀이 될 수 있다.
제어부는 주사 구동부의 구동 타이밍을 제어하기 위한 선택 제어신호들을 주사 구동부에 공급하고, 데이터 구동부의 구동 타이밍을 제어하기 위한 데이터 제어신호들을 데이터 구동부에 공급함과 아울러 외부로부터의 데이터 신호를 데이터 구동부에 공급한다.
주사 구동부는 제어부로부터의 선택 제어신호들, 즉 스타트 펄스와 클럭신호 및 인에이블 신호에 응답하여 주사선들을 구동시키기 위한 선택신호를 발생하여 주사선들에 순차적으로 공급한다. 이러한, 주사 구동부는 선택신호를 발생하기 위한 다수의 쉬프트 레지스터를 포함한다.
데이터 구동부는 제어부로부터 공급되는 데이터 제어신호들에 응답하여 제어부로부터의 데이터 신호를 데이터선들을 통해 화소셀에 공급한다. 이때, 데이터 구동부는 1 수평기간(1H) 마다 1 수평라인(1H) 분씩의 데이터 신호(data)를 데이터선들에 공급한다.
이와 같은, 종래의 FPD는 도 1에 도시된 바와 같이 주사 구동부에 공급되는 클럭신호(CLK)의 한 주기(T) 동안 데이터 구동부의 내부클럭신호에 따라 1 수평라인(1H) 분의 데이터 신호(data)를 데이터선들(DL)에 공급한다.
따라서 종래의 FPD는 주사 구동부에 공급되는 클럭신호(CLK)의 한 주기(T) 동안 1 수평라인(1H) 분의 데이터 신호(data)를 데이터선들(DL)에 공급하기 때문에 주사 구동부에 구성되는 쉬프트 레지스터의 동작 주파수로 인하여 소비전력이 많은 문제점이 있으며, N개의 주사선에 선택신호를 공급하기 위해서는 N개의 쉬프트 레지스터가 필요하므로 주사 구동부의 크기가 증가하는 문제점이 있다.
따라서 본 발명의 목적은 주사 구동부의 소비전력을 감소시킴과 아울러 주사 구동부의 크기를 감소시킬 수 있도록 한 주사 구동장치와 이를 가지는 평판 표시장치 및 그의 구동방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 주사 구동장치는 클럭신호에 따라 순차적으로 쉬프트되는 출력신호를 발생하는 쉬프트 레지스터부와, 상기 쉬프트 레지스터부로부터의 출력신호와 입력되는 적어도 2개의 인에이블 신호에 따라 상기 클럭신호의 한 주기마다 적어도 4개의 선택신호를 출력하는 선택신호 발생부를 구비한다.
상기 주사 구동장치에서 상기 쉬프트 레지스터부는 상기 클럭신호에 따라 상기 출력신호를 발생하기 위한 n(단, n은 양의 정수)개의 쉬프트 레지스터를 구비한다.
상기 주사 구동장치에서 상기 선택신호 발생부는 상기 적어도 2개의 인에이블 신호와 상기 쉬프트 레지스터부로부터의 출력신호에 따라 상기 선택신호를 발생하기 위한 n개의 부정 논리곱(NAND) 게이트를 구비한다.
상기 주사 구동장치에서 상기 적어도 2개의 인에이블 신호는 동일한 주기를 가지며 소정의 시간차를 가지는 제 1 및 제 2 인에이블 신호이다.
상기 주사 구동장치에서 홀수번째 부정 논리곱 게이트(Nk-3)(단 k=2×j, j=2,3,4,..., n/2)는 상기 제 1 인에이블 신호와, 제 j 쉬프트 레지스터 및 제 j+1 쉬프트 레지스터의 출력신호를 입력받아 이에 따라 상기 선택신호를 발생하고, 상기 홀수번째 부정 논리곱 게이트(Nk-3)에 인접한 짝수번째 부정 논리곱 게이트(Nk-2)는 상기 제 2 인에이블 신호와, 제 j 쉬프트 레지스터 및 제 j+1 쉬프트 레지스터의 출력신호를 입력받아 이에 따라 상기 선택신호를 발생한다.
상기 주사 구동장치에서 제 1 쉬프트 레지스터의 출력신호는 제 1 및 제 2 부정 논리곱 게이트에 공급되고, 제 n/2+1 쉬프트 레지스터의 출력신호는 제 N-1 및 제 N 부정 논리곱 게이트에 공급되고, 제 j 쉬프트 레지스터(단, j=2,3,4,..., n/2) 각각의 출력신호는 4개의 부정 논리곱 게이트 즉, 제 k-3, 제 k-2, 제 k-1 및 제 k(단, k는 2×j) 부정 논리곱 게이트에 공급된다.
삭제
삭제
본 발명의 실시 예에 따른 평판 표시장치는 n(단, n은 양의 정수)개의 주사선들과 m(단, m은 양의 정수)개의 데이터선들의 교차영역에 형성된 화소셀을 포함하는 화상 표시부와, 클럭신호의 한 주기마다 적어도 4개의 선택신호를 상기 주사선들에 순차적으로 공급하는 주사 구동부와, 상기 데이터선들에 데이터 신호를 공급하기 위한 데이터 구동부를 구비한다.
상기 평판 표시장치는 상기 주사 구동부에 스타트 펄스 및 적어도 2개의 인에이블 신호를 포함하는 선택 제어신호를 공급함과 아울러 상기 데이터 구동부의 구동을 제어하기 위한 데이터 제어신호를 공급하는 제어부를 더 구비한다.
상기 평판 표시장치에서 상기 주사 구동부는 상기 클럭신호에 따라 상기 제어부로부터의 스타트 펄스를 순차적으로 쉬프트시켜 출력하기 위한 쉬프트 레지스터부와, 상기 적어도 2개의 인에이블 신호와 상기 쉬프트 레지스터부로부터의 출력신호에 따라 상기 선택신호를 발생하기 위한 선택신호 발생부를 구비한다.
상기 평판 표시장치에서 상기 쉬프트 레지스터부는 상기 클럭신호에 따라 상기 스타트 펄스를 순차적으로 쉬프트시켜 출력하기 위한 n/2+1개의 쉬프트 레지스터를 구비한다.
상기 평판 표시장치에서 상기 선택신호 발생부는 상기 적어도 2개의 인에이블 신호와 상기 쉬프트 레지스터부로부터의 출력신호에 따라 상기 선택신호를 발생하기 위한 N개의 부정 논리곱(NAND) 게이트를 구비한다.
상기 평판 표시장치에서 상기 적어도 2개의 인에이블 신호는 동일한 주기를 가지며 소정의 시간차를 가지는 제 1 및 제 2 인에이블 신호이다.
상기 평판 표시장치에서 홀수번째 부정 논리곱 게이트(Nk-3)(단 k=2×j, j=2,3,4,..., n/2)는 상기 제 1 인에이블 신호와, 제 j 쉬프트 레지스터 및 제 j+1 쉬프트 레지스터의 출력신호를 입력받아 이에 따라 상기 선택신호를 발생하고, 상기 홀수번째 부정 논리곱 게이트(Nk-3)에 인접한 짝수번째 부정 논리곱 게이트(Nk-2)는 상기 제 2 인에이블 신호와, 제 j 쉬프트 레지스터 및 제 j+1 쉬프트 레지스터의 출력신호를 입력받아 이에 따라 상기 선택신호를 발생한다.
상기 주사 구동장치에서 제 1 쉬프트 레지스터의 출력신호는 제 1 및 제 2 부정 논리곱 게이트에 공급되고, 제 n/2+1 쉬프트 레지스터의 출력신호는 제 N-1 및 제 N 부정 논리곱 게이트에 공급되고, 제 j 쉬프트 레지스터(단, j=2,3,4,..., n/2) 각각의 출력신호는 4개의 부정 논리곱 게이트 즉, 제 k-3, 제 k-2, 제 k-1 및 제 k(단, k는 2×j) 부정 논리곱 게이트에 공급된다.
삭제
삭제
삭제
상기 평판 표시장치에서 상기 데이터 구동부는 상기 클럭신호의 한 주기마다 적어도 4 수평라인 분의 상기 데이터 신호를 상기 데이터선에 공급한다.
본 발명의 실시 예에 따른 평판 표시장치의 구동방법은 n(단, n은 양의 정수)개의 주사선들과 m(단, m은 양의 정수)개의 데이터선들의 교차영역에 형성된 화소셀을 포함하는 화상 표시부를 가지는 평판 표시장치의 구동방법에 있어서, 클럭신호의 한 주기마다 적어도 4개의 선택신호를 상기 주사선들에 순차적으로 공급하는 단계와, 상기 데이터선들에 상기 선택신호에 동기되는 데이터 신호를 공급하는 단계를 포함한다.
상기 평판 표시장치의 구동방법에서 상기 주사선들에 순차적으로 공급하는 단계는 n/2+1개의 쉬프트 레지스터를 이용하여 상기 클럭신호에 따라 스타트 펄스를 순차적으로 쉬프트시켜 출력하는 단계와, n개의 부정 논리곱(NAND) 게이트를 이용하여 적어도 2개의 인에이블 신호와 상기 n/2+1개의 쉬프트 레지스터로부터의 출력신호에 따라 상기 선택신호를 발생하는 단계를 포함한다.
상기 평판 표시장치의 구동방법에서 상기 적어도 2개의 인에이블 신호는 동일한 주기를 가지며 소정의 시간차를 가지는 제 1 및 제 2 인에이블 신호이다.
상기 평판 표시장치의 구동방법에서 상기 데이터 신호를 공급하는 단계는 상기 클럭신호의 한 주기마다 적어도 4 수평라인 분의 상기 데이터 신호를 상기 데이터선에 공급한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 가장 바람직한 실시 예를 첨부된 도 2 내지 도 5를 참조하여 상세히 설명하면 다음과 같다.
도 2를 참조하면, 본 발명의 실시 예에 따른 주사 구동장치와 이를 가지는 평판 표시장치(Flat Panel Display : 이하 "FPD"라 함)는 주사선들(SL1 내지 SLn)과 데이터선들(DL1 내지 DLm)의 교차영역에 형성된 화소들(11)을 포함하는 화상 표시부(10)와, 클럭신호의 한 주기마다 적어도 4개의 선택신호(SS)를 주사선들(SL1 내지 SLn)에 순차적으로 공급하기 위한 주사 구동부(20)와, 데이터선들(DL1 내지 DLm)을 구동하기 위한 데이터 구동부(30)와, 주사 구동부(20)와 데이터 구동부(30)를 제어하는 제어부(8)를 구비한다.
화소들(11) 각각은 주사선(SL)에 인가되는 선택신호(SS)에 의해 선택되고, 데이터선(DL)에 공급되는 데이터 신호에 대응되는 화상을 표시하게 된다. 이러한, 화소들(11)은 액정 표시장치(Liquid Crystal Display)의 액정셀, 전계방출 표시장치(Field Emission Display)와 플라즈마 표시패널(Plasma Display Panel)의 방전셀, 전계발광 표시장치(Electro-Luminescence Display)의 발광셀이 될 수 있다.
제어부(8)는 주사 구동부(20)의 구동 타이밍을 제어하기 위한 선택 제어신호들을 주사 구동부(20)에 공급하고, 데이터 구동부(20)의 구동 타이밍을 제어하기 위한 데이터 제어신호들을 데이터 구동부(30)에 공급함과 아울러 외부로부터의 데이터 신호를 데이터 구동부(30)에 공급한다.
본 발명의 실시 예에 따른 주사 구동부(20)는 도 3에 도시된 바와 같이 제어부(8)로부터의 선택 제어신호들, 즉 스타트 펄스(SP)와 클럭신호(CLK) 및 2개의 인에이블 신호(Enb1, Enb2)에 응답하여 선택신호(SS)를 발생하여 주사선들(SL)에 순차적으로 공급한다.
이를 위해, 주사 구동부(20)는 다수의 쉬프트 레지스터(SR)를 포함하는 쉬프트 레지스터부(22)와, 다수의 NAND 게이트(N)들을 포함하는 선택신호 발생부(24)를 구비한다.
쉬프트 레지스터부(22)는 n개의 주사선(SL1 내지 SLn)에 선택신호(SS)를 공급하기 위하여 n/2+1개의 쉬프트 레지스터(SR1 내지 SRn/2+1)를 가지게 된다. n/2+1개의 쉬프트 레지스터(SR1 내지 SRn/2+1) 각각은 제어부(8)로부터의 스타트 펄스(SP)를 클럭신호(CLK)에 따라 순차적으로 쉬프트시켜 선택신호 발생부(24)에 공급한다.
구체적으로, n/2+1개의 쉬프트 레지스터(SR1 내지 SRn/2+1) 중 제 1 쉬프트 레지스터(SR1)의 출력신호는 n개의 NAND 게이트(N1 내지 Nn) 중 제 1 및 제 2 NAND 게이트(N1, N2) 모두에 공급되고, 제 n/2+1 쉬프트 레지스터(SRn/2+1)의 출력신호는 제 n-1 및 n NAND 게이트(Nn-1, Nn) 모두에 공급된다. 또한, 제 2 내지 제 n/2 쉬프트 레지스터(SR2 내지 SRn/2) 중 어느 한 쉬프트 레지스터(SRj, j=2,3,4,...,n/2)의 출력신호는 4개의 NAND 게이트(Nk-3, Nk-3, Nk-1, Nk)(단, 제 K=2×j)에 공급된다. 이때, 제 2 내지 제 N/2 쉬프트 레지스터(SR2 내지 SRn/2) 중 인접한 두 쉬프트 레지스터(SR)의 출력신호는 인접한 2개의 NAND 게이트(N) 모두에 공급된다. 일례로, 제 2 쉬프트 레지스터(SR2)의 출력신호는 제 1 내지 제 4 NAND 게이트(N1, N2, N3, N4) 각각에 공급된다. 그리고 제 3 쉬프트 레지스터(SR3)의 출력신호는 제 3 내지 제 6 NAND 게이트(N3, N4, N5, N6) 각각에 공급된다. 마찬가지로, 제 4 내지 제 N/2 쉬프트 레지스터(SR4 내지 SRn/2) 각각의 출력신호는 제 2 및 제 3 쉬프트 레지스터(SR3, SR4)와 동일한 방식으로 4개의 NAND 게이트(Nk-3, Nk-3, Nk-1, Nk)(단, 제 K=2×j)에 공급된다.
N개의 NAND 게이트(N1 내지 Nn) 각각은 제 i(단, i는 1이상의 양의 정수) 쉬프트 레지스터(SRi) 및 제 i+1 쉬프트 레지스터(SRi+1) 각각으로부터의 출력신호와, 동일한 주기를 가짐과 아울러 소정의 시간차를 가지는 제 1 및 제 2 인에이블 신호(Enb1, Enb2)를 공급받는다. 이때, N개의 NAND 게이트(N1 내지 Nn) 중 홀수 NAND 게이트(N1, N3 내지 Nn-1)에는 제 1 인에이블 신호(Enb1)가 입력되고, 짝수 NAND 게이트(N2, N4 내지 Nn)에는 제 2 인에이블 신호(Enb2)가 입력된다. 여기서, 제 1 및 제 2 인에이블 신호(Enb1, Enb2) 각각은 쉬프트 레지스터부(22)에 공급되는 클럭신호(CLK) 보다 4배 빠른 주기를 가지게 된다. 또한, 쉬프트 레지스터부(22)에 공급되는 클럭신호(CLK)는 종래의 쉬프트 레지스터부(22)에 공급되는 클럭신호(CLK)보다 2배 느린 주기를 가지게 된다.
이러한, 선택신호 발생부(24)의 n개의 NAND 게이트(N1 내지 Nn) 각각의 동작을 도 4와 결부하여 설명하면 다음과 같다.
n개의 NAND 게이트(N1 내지 Nn) 중 홀수 NAND 게이트(N1, N3 내지 Nn-1) 각각은 제 1 인에이블 신호(Enb1)와 제 i 쉬프트 레지스터(SRi) 및 제 i+1 쉬프트 레지스터(SRi+1) 각각으로부터의 출력신호를 부정 논리곱 연산하여 선택신호(SS)를 발생하고, 짝수 NAND 게이트(N2, N4 내지 Nn) 각각은 제 2 인에이블 신호(Enb2)와 제 i 쉬프트 레지스터(SRi) 및 제 i+1 쉬프트 레지스터(SRi+1) 각각으로부터의 출력신호를 부정 논리곱 연산하여 선택신호(SS)를 발생한다.
즉, 홀수번째 부정 논리곱 게이트(Nk-3)(단 k=2×j, j=2,3,4,..., n/2)는 상기 제 1 인에이블 신호와, 제 j 쉬프트 레지스터 및 제 j+1 쉬프트 레지스터의 출력신호를 입력받아 이에 따라 상기 선택신호를 발생하고, 상기 홀수번째 부정 논리곱 게이트(Nk-3)에 인접한 짝수번째 부정 논리곱 게이트(Nk-2)는 상기 제 2 인에이블 신호와, 제 j 쉬프트 레지스터 및 제 j+1 쉬프트 레지스터의 출력신호를 입력받아 이에 따라 상기 선택신호를 발생한다.
단, 제 1 부정 논리곱 게이트(N1)는 상기 제 1 인에이블 신호와, 상기 제 1 및 제 2쉬프트 레지스터의 출력신호를 입력받아 이에 따라 상기 선택신호를 발생하고, 제 2 부정 논리곱 게이트(N2)는 상기 제 2 인에이블 신호와, 상기 제 1 및 제 2쉬프트 레지스터의 출력신호를 입력받아 이에 따라 상기 선택신호를 발생하며,
제 n-1 부정 논리곱 게이트(Nn-1)는 상기 제 1 인에이블 신호와, 상기 제 n/2 및 제 n/2+1 쉬프트 레지스터의 출력신호를 입력받아 이에 따라 상기 선택신호를 발생하고, 제 n 부정 논리곱 게이트(Nn)는 상기 제 2 인에이블 신호와, 상기 제 n/2 및 제 n/2+1 쉬프트 레지스터의 출력신호를 입력받아 이에 따라 상기 선택신호를 발생한다.
좀더 구체적으로 제 1 내지 제 4 NAND 게이트(N1 내지 N4)만을 일례로 들어 설명하면, 먼저, 제 1 NAND 게이트(N1)는 제 1 쉬프트 레지스터(SR1)의 출력신호와 제 2 쉬프트 레지스터(SR2)의 출력신호 및 제 1 인에이블 신호(Enb1)를 부정 논리곱 연산하여 제 1 주사선(SL1)에 선택신호(SS)를 공급한다. 또한, 제 2 NAND 게이트(N2)는 제 1 쉬프트 레지스터(SR1)의 출력신호와 제 2 쉬프트 레지스터(SR2)의 출력신호 및 제 2 인에이블 신호(Enb2)를 부정 논리곱 연산하여 제 2 주사선(SL2)에 선택신호(SS)를 공급한다. 그리고 제 3 NAND 게이트(N3)는 제 2 쉬프트 레지스터(SR2)의 출력신호와 제 3 쉬프트 레지스터(SR3)의 출력신호 및 제 1 인에이블 신 호(Enb1)를 부정 논리곱 연산하여 제 3 주사선(SL3)에 선택신호(SS)를 공급한다. 또한, 제 4 NAND 게이트(N4)는 제 2 쉬프트 레지스터(SR2)의 출력신호와 제 3 쉬프트 레지스터(SR3)의 출력신호 및 제 2 인에이블 신호(Enb2)를 부정 논리곱 연산하여 제 4 주사선(SL4)에 선택신호(SS)를 공급한다.
이러한, 주사 구동부(20)는 도 4에 도시된 바와 같이 N/2+1개의 쉬프트 레지스터(SR1 내지 SRn/2+1)를 이용하여 클럭신호(CLK)에 따라 스타트 펄스(SP)를 순차적으로 출력하고, n개의 NAND 게이트(N1 내지 Nn)를 이용하여 제 1 및 제 2 인에이블 신호(Enb1, Enb2)에 따라 n/2+1개의 쉬프트 레지스터(SR1 내지 SRn/2+1)의 출력신호를 부정 논리곱 연산하여 선택신호(SS)를 순차적으로 출력하여 주사선들(SL1 내지 SLn)에 순차적으로 공급한다. 이때, 주사 구동부(20)는 클럭신호(CLK)의 한 주기(T) 동안에 4개의 선택신호(SS)를 주사선(SL)에 순차적으로 공급한다.
데이터 구동부(30)는 제어부(8)로부터 공급되는 데이터 제어신호들에 응답하여 제어부(8)로부터의 데이터 신호를 데이터선들(DL)을 통해 화소셀(11)에 공급한다. 이때, 데이터 구동부(30)는 주사 구동부(20)가 주사선들(SL) 각각에 선택신호(SS)를 공급하는 1 수평기간 마다 1 수평라인 분씩의 데이터 신호(data)를 데이터선들(DL)에 공급한다.
이와 같은, 본 발명의 실시 예에 따른 FPD에서는 도 5에 도시된 바와 같이 주사 구동부(20)에 공급되는 클럭신호(CLK)의 한 주기(T) 동안 데이터 구동부(30)에 의해 4 수평라인(1H, 2H, 3H, 4H) 분의 데이터 신호(data)를 데이터선들(DL)에 공급한다.
따라서 본 발명의 실시 예에 따른 FPD에서는 주사 구동부(20)에 공급되는 클럭신호(CLK)의 한 주기(T) 동안 데이터 구동부(30)에 의해 4 수평라인 분의 데이터 신호(data)를 데이터선들(DL)에 공급하기 때문에 쉬프트 레지스터(SR)의 동작 주파수(CLK)를 종래에 비하여 절반으로 감소시킬 수 있다. 이로 인하여, 본 발명은 쉬프트 레지스터(SR)의 동작 주파수(CLK)가 감소하게 됨으로써 쉬프트 레지스터(SR)의 스위칭 시간이 짧아져 주사 구동부(20)의 소비전력을 감소시킬 수 있다. 또한, 본 발명의 실시 예에 따른 FPD에서는 n개의 주사선(SL)에 선택신호(SS)를 공급하기 위해서는 n/2+1개의 쉬프트 레지스터(SR1 내지 SRn/2+1)가 필요하므로 주사 구동부(20)의 크기를 감소시킬 수 있다.
한편, 본 발명의 실시 예에 따른 FPD는 화상 표시부(10)에 표시되는 화상에 영향으로 미치지 않는 범위의 게이트 온 시간을 고려하여 제 1 및 제 2 인에이블 신호(Enb1, Enb2)와 더불어 제 3 내지 제 J(단, J는 3이상의 양의 정수) 인에이블 신호(Enb3 내지 Enbj)를 주사 구동부(20)의 선택신호 발생부(24)에 공급할 수 있다. 이에 따라, 주사 구동부(20)는 클럭신호(CLK)의 한 주기(T) 동안 4개 이상의 선택신호(SS)를 발생하여 화상 표시부(10)의 주사선(SL)에 순차적으로 공급할 수 있다.
다른 한편으로, 본 발명의 실시 예에 따른 평판 표시장치에서 데이터 구동부(30) 및 주사 구동부(20)는 화상 표시부(10)와 함께 유기판넬 상에 직접 실장(형성)될 수 있다.
상기 발명의 상세한 설명과 도면은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 따라서 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 보호 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여 져야만 할 것이다.
상술한 바와 같이, 본 발명의 실시 예에 따른 주사 구동장치와 이를 가지는 평판 표시장치와 그의 구동방법은 2개의 인에이블 신호와 2개의 쉬프트 레지스터의 출력신호를 이용하여 선택신호를 발생함으로써 쉬프트 레지스터에 공급되는 클럭신호의 주기를 감소시킴과 아울러 쉬프트 레지스터의 수를 감소시킬 수 있다. 이에 따라, 본 발명은 주사 구동부에 공급되는 클럭신호의 한 주기 동안에 4개의 선택신호를 발생하게 된다. 이에 따라, 본 발명은 클럭신호의 주파수가 감소되어 쉬프트 레지스터의 스위칭에 의한 소비전력을 감소시킬 수 있으며, 쉬프트 레지스터의 개수를 감소시켜 주사 구동부의 크기를 감소시킬 수 있다.

Claims (23)

  1. n개의 주사선에 순차적으로 선택신호를 제공하는 주사 구동장치에 있어서,
    클럭신호에 따라 순차적으로 쉬프트되는 출력신호를 발생하기 위해 n/2+1개의 쉬프트 레지스터가 구비되는 쉬프트 레지스터부와;
    상기 쉬프트 레지스터부로부터의 출력신호와, 입력되는 적어도 2개의 인에이블 신호에 따라 상기 클럭신호의 한 주기마다 적어도 4개의 선택신호를 출력하는 선택신호 발생부가 포함되며,
    상기 선택신호 발생부는,
    상기 인에이블 신호들 중 적어도 하나의 신호 및 상기 쉬프트 레지스터부를 구성하는 다수의 쉬프트 레지스터 중 소정의 인접한 2개의 쉬프트 레지스터로부터 각각 출력신호를 입력받도록 적어도 3개의 입력단자가 구비되며, 상기 출력신호 및 인에이블 신호에 따라 상기 n개의 주사선에 순차적으로 제공되는 선택신호를 발생하는 n개의 부정 논리곱(NAND) 게이트(N1 내지 Nn)를 포함함을 특징으로 하는 주사 구동장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 적어도 2개의 인에이블 신호는 동일한 주기를 가지며 소정의 시간차를 가지는 제 1 및 제 2 인에이블 신호인 주사 구동장치.
  5. 제 4 항에 있어서,
    홀수번째 부정 논리곱 게이트(Nk-3)(단 k=2×j, j=2,3,4,..., n/2)는 상기 제 1 인에이블 신호와, 제 j 쉬프트 레지스터 및 제 j+1 쉬프트 레지스터의 출력신호를 입력받아 이에 따라 상기 선택신호를 발생하고,
    상기 홀수번째 부정 논리곱 게이트(Nk-3)에 인접한 짝수번째 부정 논리곱 게이트(Nk-2)는 상기 제 2 인에이블 신호와, 제 j 쉬프트 레지스터 및 제 j+1 쉬프트 레지스터의 출력신호를 입력받아 이에 따라 상기 선택신호를 발생하는 주사 구동장치.
  6. 제 5 항에 있어서,
    상기 제 j 쉬프트 레지스터(단, j=2,3,4,..., n/2) 각각의 출력신호는 각각 4개의 부정 논리곱 게이트 즉, 제 k-3, 제 k-2, 제 k-1 및 제 k(단, k는 2×j) 부정 논리곱 게이트에 공급되는 주사 구동장치.
  7. 제 4 항에 있어서,
    제 1 부정 논리곱 게이트(N1)는 상기 제 1 인에이블 신호와, 상기 제 1 및 제 2쉬프트 레지스터의 출력신호를 입력받아 이에 따라 상기 선택신호를 발생하고,
    제 2 부정 논리곱 게이트(N2)는 상기 제 2 인에이블 신호와, 상기 제 1 및 제 2쉬프트 레지스터의 출력신호를 입력받아 이에 따라 상기 선택신호를 발생하며,
    제 n-1 부정 논리곱 게이트(Nn-1)는 상기 제 1 인에이블 신호와, 상기 제 n/2 및 제 n/2+1 쉬프트 레지스터의 출력신호를 입력받아 이에 따라 상기 선택신호를 발생하고,
    제 n 부정 논리곱 게이트(Nn)는 상기 제 2 인에이블 신호와, 상기 제 n/2 및 제 n/2+1 쉬프트 레지스터의 출력신호를 입력받아 이에 따라 상기 선택신호를 발생하는 주사 구동장치.
  8. 제 7 항에 있어서,
    제 1 쉬프트 레지스터의 출력신호는 제 1 및 제 2 부정 논리곱 게이트에 공급되고,
    제 n/2+1 쉬프트 레지스터의 출력신호는 제 n-1 및 제 n 부정 논리곱 게이트에 공급되는 주사 구동장치.
  9. n(단, n은 양의 정수)개의 주사선들과 m(단, m은 양의 정수)개의 데이터선들의 교차영역에 형성된 화소셀을 포함하는 화상 표시부와;
    상기 데이터선들에 데이터 신호를 공급하기 위한 데이터 구동부와;
    클럭신호에 따라 순차적으로 쉬프트되는 출력신호를 발생하기 위해 n/2+1개의 쉬프트 레지스터가 구비되는 쉬프트 레지스터부와, 상기 쉬프트 레지스터부로부터의 출력신호와, 입력되는 적어도 2개의 인에이블 신호에 따라 상기 클럭신호의 한 주기마다 적어도 4개의 선택신호를 출력하는 선택신호 발생부를 구비하는 주사 구동부가 포함되는 평판 표시장치.
  10. 제 9 항에 있어서,
    상기 주사 구동부에 스타트 펄스 및 적어도 2개의 인에이블 신호를 포함하는 선택 제어신호를 공급함과 아울러 상기 데이터 구동부의 구동을 제어하기 위한 데이터 제어신호를 공급하는 제어부를 더 구비하는 평판 표시장치.
  11. 제 9 항에 있어서,
    상기 선택신호 발생부는,
    상기 인에이블 신호들 중 적어도 하나의 신호 및 상기 쉬프트 레지스터부를 구성하는 다수의 쉬프트 레지스터 중 소정의 인접한 2개의 쉬프트 레지스터로부터 각각 출력신호를 입력받도록 적어도 3개의 입력단자가 구비되며, 상기 출력신호 및 인에이블 신호에 따라 상기 n개의 주사선에 순차적으로 제공되는 선택신호를 발생하는 n개의 부정 논리곱(NAND) 게이트(N1 내지 Nn)를 포함하는 평판 표시장치.
  12. 제 11 항에 있어서,
    상기 적어도 2개의 인에이블 신호는 동일한 주기를 가지며 소정의 시간차를 가지는 제 1 및 제 2 인에이블 신호인 평판 표시장치.
  13. 삭제
  14. 삭제
  15. 제 12 항에 있어서,
    홀수번째 부정 논리곱 게이트(Nk-3)(단 k=2×j, j=2,3,4,..., n/2)는 상기 제 1 인에이블 신호와, 제 j 쉬프트 레지스터 및 제 j+1 쉬프트 레지스터의 출력신호를 입력받아 이에 따라 상기 선택신호를 발생하고,
    상기 홀수번째 부정 논리곱 게이트(Nk-3)에 인접한 짝수번째 부정 논리곱 게이트(Nk-2)는 상기 제 2 인에이블 신호와, 제 j 쉬프트 레지스터 및 제 j+1 쉬프트 레지스터의 출력신호를 입력받아 이에 따라 상기 선택신호를 발생하는 평판 표시장치.
  16. 제 15 항에 있어서,
    상기 제 j 쉬프트 레지스터(단, j=2,3,4,..., n/2) 각각의 출력신호는 각각 4개의 부정 논리곱 게이트 즉, 제 k-3, 제 k-2, 제 k-1 및 제 k(단, k는 2×j) 부정 논리곱 게이트에 공급되는 평판 표시장치.
  17. 제 12 항에 있어서,
    제 1 부정 논리곱 게이트(N1)는 상기 제 1 인에이블 신호와, 상기 제 1 및 제 2쉬프트 레지스터의 출력신호를 입력받아 이에 따라 상기 선택신호를 발생하고,
    제 2 부정 논리곱 게이트(N2)는 상기 제 2 인에이블 신호와, 상기 제 1 및 제 2쉬프트 레지스터의 출력신호를 입력받아 이에 따라 상기 선택신호를 발생하며,
    제 n-1 부정 논리곱 게이트(Nn-1)는 상기 제 1 인에이블 신호와, 상기 제 n/2 및 제 n/2+1 쉬프트 레지스터의 출력신호를 입력받아 이에 따라 상기 선택신호를 발생하고,
    제 n 부정 논리곱 게이트(Nn)는 상기 제 2 인에이블 신호와, 상기 제 n/2 및 제 n/2+1 쉬프트 레지스터의 출력신호를 입력받아 이에 따라 상기 선택신호를 발생하는 평판 표시장치.
  18. 제 17 항에 있어서,
    제 1 쉬프트 레지스터의 출력신호는 제 1 및 제 2 부정 논리곱 게이트에 공급되고,
    제 n/2+1 쉬프트 레지스터의 출력신호는 제 n-1 및 제 n 부정 논리곱 게이트에 공급되는 평판 표시장치.
  19. 제 9 항에 있어서,
    상기 데이터 구동부는 상기 클럭신호의 한 주기마다 적어도 4 수평라인 분의 상기 데이터 신호를 상기 데이터선에 공급하는 평판 표시장치.
  20. n(단, n은 양의 정수)개의 주사선들과 m(단, m은 양의 정수)개의 데이터선들의 교차영역에 형성된 화소셀을 포함하는 화상 표시부를 가지는 평판 표시장치의 구동방법에 있어서,
    n/2+1개의 쉬프트 레지스터를 이용하여 클럭신호에 따라 스타트 펄스를 순차적으로 쉬프트시켜 출력하는 단계와;
    n개의 부정 논리곱(NAND) 게이트를 이용하여 상기 쉬프트 레지스터로부터의 출력신호 및 적어도 2개의 인에이블 신호에 따라 상기 클럭신호의 한 주기마다 적어도 4개의 선택신호를 상기 주사선들에 순차적으로 공급하는 단계와;
    상기 데이터선들에 상기 선택신호에 동기되는 데이터 신호를 공급하는 단계를 포함하는 평판 표시장치의 구동방법.
  21. 삭제
  22. 제 20 항에 있어서,
    상기 적어도 2개의 인에이블 신호는 동일한 주기를 가지며 소정의 시간차를 가지는 제 1 및 제 2 인에이블 신호인 평판 표시장치의 구동방법.
  23. 제 22 항에 있어서,
    상기 데이터 신호를 공급하는 단계는 상기 클럭신호의 한 주기마다 적어도 4 수평라인 분의 상기 데이터 신호를 상기 데이터선에 공급하는 평판 표시장치의 구동방법.
KR1020040038364A 2004-05-28 2004-05-28 주사 구동장치와 이를 가지는 평판 표시장치 및 그의구동방법 KR100624306B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040038364A KR100624306B1 (ko) 2004-05-28 2004-05-28 주사 구동장치와 이를 가지는 평판 표시장치 및 그의구동방법
JP2005068161A JP5053518B2 (ja) 2004-05-28 2005-03-10 走査駆動装置とこれを有する平板表示装置及びその駆動方法
CNB2005100759728A CN100520873C (zh) 2004-05-28 2005-05-27 扫描驱动装置、具有相同装置的平板显示器及其驱动方法
US11/138,665 US7719508B2 (en) 2004-05-28 2005-05-27 Scan driving apparatus, flat panel display having the same, and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040038364A KR100624306B1 (ko) 2004-05-28 2004-05-28 주사 구동장치와 이를 가지는 평판 표시장치 및 그의구동방법

Publications (2)

Publication Number Publication Date
KR20050112922A KR20050112922A (ko) 2005-12-01
KR100624306B1 true KR100624306B1 (ko) 2006-09-18

Family

ID=35426828

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040038364A KR100624306B1 (ko) 2004-05-28 2004-05-28 주사 구동장치와 이를 가지는 평판 표시장치 및 그의구동방법

Country Status (4)

Country Link
US (1) US7719508B2 (ko)
JP (1) JP5053518B2 (ko)
KR (1) KR100624306B1 (ko)
CN (1) CN100520873C (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743498B1 (ko) * 2005-08-18 2007-07-30 삼성전자주식회사 표시 장치의 전류 구동 데이터 드라이버 및 이를 가지는표시 장치
KR100807062B1 (ko) * 2007-04-06 2008-02-25 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
CN101329484B (zh) * 2007-06-22 2010-10-13 群康科技(深圳)有限公司 液晶显示装置之驱动电路及其驱动方法
TWI497474B (zh) * 2013-12-25 2015-08-21 Au Optronics Corp 發光控制電路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08122748A (ja) * 1994-10-27 1996-05-17 Nec Corp 液晶表示装置およびその駆動方法
KR20000012034A (ko) * 1998-07-29 2000-02-25 야스카와 히데아키 전기광학장치의구동회로및전기광학장치
JP2000163003A (ja) * 1998-11-26 2000-06-16 Seiko Epson Corp シフトレジスタ回路、電気光学装置の駆動回路、電気光学装置および電子機器
JP2002215105A (ja) * 2001-01-15 2002-07-31 Seiko Epson Corp 電気光学装置、駆動回路および電子機器
JP2004046201A (ja) * 2003-07-22 2004-02-12 Seiko Epson Corp 駆動回路、電気光学装置、及び電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4675754A (en) * 1984-02-21 1987-06-23 Mitsubishi Denki Kabushiki Kaisha Magnetic recorder/reproducer
JP2512786B2 (ja) * 1988-07-18 1996-07-03 富士通株式会社 位相整合回路
JPH08234702A (ja) * 1995-02-28 1996-09-13 Sony Corp 表示装置
US5550653A (en) * 1995-06-05 1996-08-27 Xerox Corporation Color sensor array and system for scanning simple color documents
CN1156171C (zh) * 1997-04-07 2004-06-30 松下电器产业株式会社 提高处理效率的图象声音处理装置
JP3536653B2 (ja) * 1998-03-27 2004-06-14 セイコーエプソン株式会社 電気光学装置のデータ線駆動回路、電気光学装置、及び電子機器
JP3972270B2 (ja) * 1998-04-07 2007-09-05 ソニー株式会社 画素駆動回路および駆動回路一体型画素集積装置
JP3653506B2 (ja) * 2002-03-20 2005-05-25 株式会社日立製作所 表示装置及びその駆動方法
US6784898B2 (en) * 2002-11-07 2004-08-31 Duke University Mixed mode grayscale method for display system
JP2004233743A (ja) * 2003-01-31 2004-08-19 Renesas Technology Corp 表示駆動制御装置および表示装置を備えた電子機器
JP4370507B2 (ja) * 2003-11-27 2009-11-25 エルピーダメモリ株式会社 半導体集積回路装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08122748A (ja) * 1994-10-27 1996-05-17 Nec Corp 液晶表示装置およびその駆動方法
KR20000012034A (ko) * 1998-07-29 2000-02-25 야스카와 히데아키 전기광학장치의구동회로및전기광학장치
JP2000163003A (ja) * 1998-11-26 2000-06-16 Seiko Epson Corp シフトレジスタ回路、電気光学装置の駆動回路、電気光学装置および電子機器
JP2002215105A (ja) * 2001-01-15 2002-07-31 Seiko Epson Corp 電気光学装置、駆動回路および電子機器
JP2004046201A (ja) * 2003-07-22 2004-02-12 Seiko Epson Corp 駆動回路、電気光学装置、及び電子機器

Also Published As

Publication number Publication date
JP2005338773A (ja) 2005-12-08
CN100520873C (zh) 2009-07-29
KR20050112922A (ko) 2005-12-01
US20050268192A1 (en) 2005-12-01
JP5053518B2 (ja) 2012-10-17
CN1702712A (zh) 2005-11-30
US7719508B2 (en) 2010-05-18

Similar Documents

Publication Publication Date Title
EP3832635B1 (en) Shift register, gate driving circuit, display device, and gate driving method
JP4633601B2 (ja) 走査駆動部及びこれを利用した発光表示装置とその駆動方法
KR101143531B1 (ko) 액정 디스플레이 게이트 구동 장치
JP5160748B2 (ja) 発光表示装置
KR102207142B1 (ko) 표시 패널에 집적된 게이트 구동부
KR102268965B1 (ko) 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치
KR102588078B1 (ko) 표시장치
KR101678214B1 (ko) 쉬프트 레지스터와 이를 이용한 표시장치
US11195591B2 (en) Shift register and display device including the same
KR101274710B1 (ko) 유기발광다이오드 표시장치
US10198987B2 (en) Gate driving circuit
JP2005181969A (ja) 液晶表示装置のゲート駆動装置及び方法
KR20080090789A (ko) 유기전계발광 표시장치 및 그 구동방법
KR20180071642A (ko) 게이트 구동회로 및 이를 포함하는 표시 장치
KR20120044784A (ko) 주사 구동 장치 및 이를 포함하는 표시 장치
US9024859B2 (en) Data driver configured to up-scale an image in response to received control signal and display device having the same
KR102055328B1 (ko) 게이트 드라이버 및 이를 포함하는 표시 장치
CN107689217B (zh) 栅极驱动电路和显示装置
KR20110050303A (ko) 주사 구동 장치
KR100732836B1 (ko) 주사 구동부 및 이를 이용한 발광 표시장치
JP5053518B2 (ja) 走査駆動装置とこれを有する平板表示装置及びその駆動方法
KR102199490B1 (ko) 발광제어 구동부 및 이를 포함하는 유기전계발광 표시장치
KR20200107021A (ko) 데이터 구동 장치 및 이를 포함하는 표시 장치
WO2019184253A1 (zh) 扫描驱动电路
KR20200047847A (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E90F Notification of reason for final refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 13