KR20110050303A - 주사 구동 장치 - Google Patents

주사 구동 장치 Download PDF

Info

Publication number
KR20110050303A
KR20110050303A KR1020090107224A KR20090107224A KR20110050303A KR 20110050303 A KR20110050303 A KR 20110050303A KR 1020090107224 A KR1020090107224 A KR 1020090107224A KR 20090107224 A KR20090107224 A KR 20090107224A KR 20110050303 A KR20110050303 A KR 20110050303A
Authority
KR
South Korea
Prior art keywords
signal
transistor
scan
boost
clock signal
Prior art date
Application number
KR1020090107224A
Other languages
English (en)
Other versions
KR101581401B1 (ko
Inventor
한삼일
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020090107224A priority Critical patent/KR101581401B1/ko
Priority to US12/939,814 priority patent/US9053669B2/en
Publication of KR20110050303A publication Critical patent/KR20110050303A/ko
Application granted granted Critical
Publication of KR101581401B1 publication Critical patent/KR101581401B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 주사 구동 장치에 관한 것으로, 본 발명의 일 실시예에 따른 주사 구동 장치는 복수의 주사 신호 및 복수의 부스트 신호를 각각 생성하는 주사 구동 장치에 있어서, 복수의 제1 주사 구동 블록 및 복수의 제2 주사 구동 블록을 포함한다.
주사 구동 장치, 부스트 신호

Description

주사 구동 장치 {APPARATUS FOR SCAN DRIVING}
본 발명은 주사 구동 장치에 관한 것으로, 보다 상세하게는 하나의 주사 구동 장치가 주사 신호 및 부스트 신호를 생성하는 주사 구동 장치에 관한 것이다.
표시장치는 매트릭스 형태로 배열된 복수의 화소로 구성된 표시 패널을 포함한다. 표시 패널은 행 방향으로 형성된 복수의 주사선 및 열 방향으로 형성된 복수의 데이터 선을 포함하고, 복수의 주사선 및 복수의 데이터 선은 교차하면서 배열되어 있다. 복수의 화소 각각은 대응하는 주사선 및 데이터 선으로부터 전달되는 주사 신호 및 데이터 신호에 의해 구동된다.
표시 장치는 화소의 구동방식에 따라 패시브(Passive) 매트릭스형 발광 표시장치와 액티브(Active) 매트릭스형 발광 표시장치로 구분된다. 이 중 해상도, 콘트라스트, 동작속도의 관점에서 단위 화소 마다 선택하여 점등하는 액티브 매트릭스형이 주류가 되고 있다.
이러한 표시장치는 퍼스널 컴퓨터, 휴대전화기, PDA 등의 휴대 정보단말기 등의 표시장치나 각종 정보기기의 모니터로서 사용되고 있으며, 액정 패널을 이용한 LCD, 유기 발광 소자를 이용한 유기 전계 발광 표시장치, 플라즈마 패널을 이용 한 PDP 등이 알려져 있다. 최근에 음극선관과 비교하여 무게와 부피가 작은 각종 발광 표시장치들이 개발되고 있으며 특히 발광효율, 휘도 및 시야각이 뛰어나며 응답속도가 빠른 유기 전계 발광 표시장치가 주목받고 있다.
액티브 매트릭스형 유기 발광 표시 장치는 화소에 주사 신호가 전달되는 시점에 동기되어 데이터 신호가 기입되고, 기입된 데이터 신호가 부스트 신호에 의해 보상될 수 있다. 주사 신호를 전달받아 발광 동작을 수행하는 화소에 있어서는, 주사선을 통하여 주사 신호가 입력되어야 하고, 부스트 신호선을 통하여 부스트 신호가 입력되어야 한다. 그에 따라서, 유기 발광 표시장치는 주사 신호 및 부스트 신호를 각각 공급할 수 있는 주사 구동부 및 부스트 구동부가 구비되어야 한다. 주사 구동부 및 부스트 구동부를 각각을 포함하는 유기 발광 표시 장치는, 전체 패널 면적에서 구동부가 차지하는 면적이 증가한다.
본 발명이 해결하고자 하는 기술적 과제는 구동부의 면적을 감소시킬 수 있는 표시 장치를 제공하는 것이다.
본 발명의 일 실시예에 따른 주사 구동 장치는 복수의 주사 신호 및 복수의 부스트 신호를 각각 생성하는 주사 구동 장치에 있어서, 제1 클럭 신호, 제2 클럭 신호, 및 제1 부스트 클럭 신호를 입력 받고, 상기 제2 클럭 신호에 의해 입력되는 시작 신호에 따라 소정의 제1 기간 단위로 상기 제1 클럭 신호를 순차적으로 복수 의 제1 주사 신호로 출력하고, 상기 제1 기간 단위로 상기 제1 부스트 클럭 신호를 순차적으로 복수의 제1 부스트 신호로 출력하는 복수의 제1 주사 구동 블록, 및 상기 제1 클럭 신호, 상기 제2 클럭 신호 및 제2 부스트 클럭 신호를 입력 받고, 상기 제1 클럭 신호에 의해 입력되는 상기 복수의 제1 주사 신호 중 대응하는 제1 주사 신호에 따라 상기 제1 기간 단위로 상기 제2 클럭 신호를 순차적으로 복수의 제2 주사 신호로 출력하고, 상기 제1 기간 단위로 상기 제2 부스트 클럭 신호를 순차적으로 복수의 제2 부스트 신호로 출력하는 복수의 제2 주사 구동 블록를 포함한다. 상기 시작 신호는 상기 복수의 제2 주사 신호 중 대응하는 제2 주사 신호이다.
복수의 제1 주사 구동 블록 각각은 제1 클럭 신호, 및 제2 클럭 신호를 입력 받고, 상기 제2 클럭 신호에 의해 입력되는 상기 시작 신호에 따라 상기 제1 클럭 신호를 상기 제1 주사 신호로 출력하는 주사 신호 발생부, 및 상기 제1 부스트 클럭 신호를 입력받고, 상기 제2 클럭 신호에 의해 입력되는 상기 시작 신호에 따라 상기 제1 부스트 클럭 신호를 상기 제1 부스트 신호로 출력하는 부스트 출력단을 포함한다.
상기 제1 주사 구동 블록의 주사 신호 발생부는 상기 제1 클럭 신호를 입력받는 일단, 상기 시작 신호를 전송받는 게이트 단자, 및 상기 제1 주사 신호를 출력하는 다른 일단을 포함하는 제1 트랜지스터, 상기 제1 트랜지스터의 게이트 단자와 다른 일단 사이에 연결되는 제1 커패시터, 및 상기 제1 트랜지스터의 게이트 단자와 연결되는 일단, 상기 제2 클럭 신호를 입력받는 게이트 단자, 및 상기 시작 신호를 입력받는 다른 일단을 포함하는 제2 트랜지스터를 포함한다.
상기 제1 주사 구동 블록의 부스트 출력단은 상기 제1 부스트 클럭 신호를 입력받는 일단, 및 상기 시작 신호를 전송받는 게이트 단자, 및 상기 제1 부스트 클럭 신호를 출력하는 다른 일단을 포함하는 제3 트랜지스터, 및 상기 제3 트랜지스터의 게이트 단자 및 다른 일단 사이에 연결되는 제2 커패시터를 포함한다.
상기 제1 주사 구동 블록의 주사 신호 발생부는 상기 높은 전원 전압과 연결되는 일단, 및 상기 제1 트랜지스터의 다른 일단과 연결되는 다른 일단을 포함하는 제4 트랜지스터, 및 상기 제4 트랜지스터의 다른 일단과 연결되는 일단, 제1 초기화 신호를 입력받는 게이트 단자, 및 낮은 전원 전압과 연결되는 다른 일단을 포함하는 제5 트랜지스터를 더 포함한다.
상기 제1 주사 구동 블록의 부스트 출력단은 상기 높은 전원 전압과 연결되는 일단, 상기 제5 트랜지스터의 일단과 연결되는 게이트 단자, 및 상기 제2 트랜지스터의 다른 일단과 연결되는 다른 일단을 포함하는 제6 트랜지스터를 더 포함한다.
제1 초기화 신호는 상기 시작 신호가 활성화 레벨의 펄스가 되는 시점 이전에, 활성화 레벨의 펄스가 된다.
상기 제1 주사 구동 블록의 주사 신호 발생부는 높은 전원 전압과 연결되는 일단, 상기 시작 신호를 입력받는 게이트 단자, 및 상기 제5 트랜지스터의 일단과 연결되는 다른 일단을 포함하는 제7 트랜지스터, 상기 높은 전원 전압과 연결되는 일단, 및 상기 제7 트랜지스터의 다른 일단과 연결되는 게이트 단자를 포함하는 제8 트랜지스터, 및 상기 제8 트랜지스터의 다른 일단과 연결되는 일단, 상기 제8 트 랜지스터의 게이트 단자와 연결되는 게이트 단자, 및 상기 제1 트랜지스터의 게이트 단자와 연결되는 다른 일단을 포함하는 제9 트랜지스터를 더 포함한다.
상기 복수의 제2 주사 구동 블록 각각은 상기 제1 클럭 신호, 및 상기 제2 클럭 신호를 입력 받고, 상기 제1 클럭 신호에 의해 입력되는 상기 대응하는 제1 주사 신호에 따라 상기 제2 클럭 신호를 상기 제2 주사 신호로 출력하는 주사 신호 발생부, 및 상기 제2 부스트 클럭 신호를 입력받고, 상기 제1 클럭 신호에 의해 입력되는 상기 대응하는 제1 주사 신호에 따라 상기 제2 부스트 클럭 신호를 상기 제2 부스트 신호로 출력하는 부스트 출력단을 포함한다.
상기 제2 주사 구동 블록의 주사 신호 발생부는 상기 제2 클럭 신호를 입력받는 일단, 상기 제1 클럭 신호에 의해 입력되는 상기 대응하는 상기 제1 주사 신호를 전송받는 게이트 단자, 및 상기 제2 주사 신호를 출력하는 다른 일단을 포함하는 제10 트랜지스터, 상기 제10 트랜지스터의 게이트 단자와 다른 일단 사이에 연결되는 제4 커패시터, 및 상기 제10 트랜지스터의 게이트 단자와 연결되는 일단, 상기 제1 클럭 신호를 입력받는 게이트 단자, 및 상기 대응하는 제1 주사 신호를 입력받는 다른 일단을 포함하는 제11 트랜지스터를 포함한다.
상기 제2 주사 구동 블록의 부스트 출력단은 상기 제2 부스트 클럭 신호를 입력받는 일단, 및 상기 대응하는 제1 주사 신호를 전송받는 게이트 단자, 및 상기 제2 부스트 클럭 신호를 출력하는 다른 일단을 포함하는 제12 트랜지스터, 및 상기 제12 트랜지스터의 게이트 단자 및 다른 일단 사이에 연결되는 제4 커패시터를 포함한다.
상기 제2 주사 구동 블록의 주사 신호 발생부는 상기 높은 전원 전압과 연결되는 일단, 및 상기 제10 트랜지스터의 다른 일단과 연결되는 다른 일단을 포함하는 제13 트랜지스터, 및 상기 제13 트랜지스터의 게이트 단자와 연결되는 일단, 제2 초기화 신호를 입력받는 게이트 단자, 및 낮은 전원 전압과 연결되는 다른 일단을 포함하는 제14 트랜지스터를 더 포함한다.
상기 제2 주사 구동 블록의 부스트 출력단은 상기 높은 전원 전압과 연결되는 일단, 상기 제14 트랜지스터의 일단과 연결되는 게이트 단자, 및 상기 제12 트랜지스터의 다른 일단과 연결되는 다른 일단을 포함하는 제15 트랜지스터를 더 포함한다.
제2 초기화 신호는 상기 대응하는 제1 주사 신호가 활성화 레벨의 펄스가 되는 시점 이전에, 활성화 레벨의 펄스가 된다.
본 발명의 다른 실시예에 따른 주사 구동 장치는 주사 신호 및 복수의 부스트 신호를 각각 생성하는 주사 구동 장치에 있어서, 제1 클럭 신호, 및 제2 클럭 신호를 입력 받고, 상기 제2 클럭 신호에 의해 입력되는 시작 신호에 따라 상기 제1 클럭 신호를 제1 주사 신호로 출력는 주사 신호 발생부, 및 제1 내지 제n 부스트 클럭 신호를 각각 입력받고, 상기 제2 클럭 신호에 의해 입력되는 상기 시작 신호에 따라 상기 제1 내지 제n 부스트 클럭 신호 각각을 제1 내지 제n 부스트 신호로 출력하는 복수의 부스트 출력단을 포함한다. 복수의 제1 내지 제n 부스트 클럭 신호 각각은 소정의 위상차를 가진다.
상기 주사 신호 발생부는 상기 제1 클럭 신호를 입력받는 일단, 상기 시작 신호를 전송받는 게이트 단자, 및 상기 제1 주사 신호를 출력하는 다른 일단을 포함하는 제1 트랜지스터, 상기 제1 트랜지스터의 게이트 단자와 다른 일단 사이에 연결되는 제1 커패시터, 및 상기 제1 트랜지스터의 게이트 단자와 연결되는 일단, 상기 제2 클럭 신호를 입력받는 게이트 단자, 및 상기 시작 신호를 입력받는 다른 일단을 포함하는 제2 트랜지스터를 포함한다.
상기 복수의 부스트 출력단 중 적어도 하나의 부스트 출력단은 제1 내지 제n 부스트 클럭 신호 중 대응하는 부스트 클럭 신호를 입력받는 일단, 및 상기 시작 신호를 전송받는 게이트 단자, 및 상기 제1 내지 제n 부스트 신호 중 대응하는 부스트 신호를 출력하는 다른 일단을 포함하는 제3 트랜지스터, 및 상기 제3 트랜지스터의 게이트 단자 및 다른 일단 사이에 연결되는 제2 커패시터를 포함한다.
상기 주사 신호 발생부는 상기 높은 전원 전압과 연결되는 일단, 및 상기 제1 트랜지스터의 다른 일단과 연결되는 다른 일단을 포함하는 제4 트랜지스터, 및 상기 제4 트랜지스터의 다른 일단과 연결되는 일단, 제1 초기화 신호를 입력받는 게이트 단자, 및 낮은 전원 전압과 연결되는 다른 일단을 포함하는 제5 트랜지스터를 더 포함한다.
상기 복수의 부스트 출력단 중 적어도 하나의 부스트 출력단은 상기 높은 전원 전압과 연결되는 일단, 상기 제5 트랜지스터의 일단과 연결되는 게이트 단자, 및 상기 제3 트랜지스터의 다른 일단과 연결되는 다른 일단을 포함하는 제6 트랜지스터를 더 포함한다.
제1 초기화 신호는 상기 시작 신호가 활성화 레벨의 펄스가 되는 시점 이전 에, 활성화 레벨의 펄스가 된다.
상기 주사 신호 발생부는 상기 높은 전원 전압과 연결되는 일단, 상기 시작 신호를 입력받는 게이트 단자, 및 상기 제5 트랜지스터의 일단과 연결되는 다른 일단을 포함하는 제7 트랜지스터, 상기 높은 전원 전압과 연결되는 일단, 및 상기 제7 트랜지스터의 다른 일단과 연결되는 게이트 단자를 포함하는 제8 트랜지스터, 및 상기 제8 트랜지스터의 일단과 연결되는 일단, 상기 제8 트랜지스터의 게이트 단자와 연결되는 게이트 단자, 및 상기 제1 트랜지스터의 게이트 단자와 연결되는 다른 일단을 포함하는 제9 트랜지스터를 더 포함한다.
상기 제1 부스트 클럭 신호는 상기 제1 클럭 신호를 제1 기간만큼 지연시킨 신호이며, 상기 제1 기간은 사용자에 의하여 설정된다.
본 발명의 일 실시예에 따른 주사 구동 장치는 복수의 주사 신호 및 복수의 부스트 신호를 모두 발생시킬 수 있다. 그에 따라서, 부스트 신호 발생을 위한 별도의 부스트 구동부(driver)를 제거할 수 있으며, 구동 부의 면적을 감소시키고 내부에 구비되는 회로 구성을 간소화 시킬 수 있다.
본 발명의 다른 실시예에 따른 주사 구동 장치는 주사 구동 장치에서 하나의 주사 신호 및 복수의 부스트 신호를 모두 발생시킬 수 있다. 그에 따라서, 부스트 신호 발생을 위한 별도의 부스트 구동부를 제거할 수 있으며, 구동부의 면적을 감소시키고 내부에 구비되는 회로 구성을 간소화 시킬 수 있다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시예에 따른 주사 구동 장치가 적용되는 표시 장치를 나타내는 블록도이다. 도 1의 표시 장치는 유기 발광 표시 장치 일 수 있다.
도 1을 참조하면, 표시 장치는 패널(100), 주사 구동 장치(200), 데이터 구동부(300), 신호 제어부(400) 및 발광 구동부(600)를 포함한다. 패널(100)은 등가 회로로 볼 때 복수의 신호선(signal line)(S1~Sn, B1~Bn, E1-En, D1~Dm)과 이에 연 결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소 회로(pixel)(PX)를 포함한다.
신호선(S1~Sn, B1~Bn, E1-En, D1~Dm)은 주사 신호를 전달하는 복수의 주사선(S1~Sn), 부스트 신호를 전달하는 복수의 부스트선(B1~Bn), 발광 신호를 전달하는 복수의 발광 신호선(E1-En)과 데이터 신호를 전달하는 복수의 데이터선(D1~Dm)을 포함한다. 주사선(S1~Sn), 부스트선(B1~Bn), 및 발광 신호선(E1-En)은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터선(D1~Dm)은 대략 열 방향으로 뻗으며 서로가 거의 평행하다.
도 2는 도 1에서 도시된 표시 장치 내에 구비되는 화소 회로를 나타내는 도면이다.
도 2를 참조하면, 하나의 화소 회로(PX)는 유기 발광 소자(organic light emitting element)(OLED), 발광 트랜지스터(TD1), 구동 트랜지스터(TD2), 커패시터(C1, C2), 스위칭 트랜지스터(TD3), 및 주사 구동 트랜지스터(TD4)를 포함한다.
유기 발광 소자(OLED)는 구동 트랜지스터(TD2)를 통하여 흐르는 전류(I_OLED)를 입력받고, 입력받은 전류(I_OLED)에 따라서 빛을 방출한다. 구동 트랜지스터(TD2)는 발광 트랜지스터(TD1)를 통하여 입력되는 제1 구동전압(ELVDD)과 연결된 소스 단자, 유기 발광 소자(OLED)의 애노드 단자와 연결되어 있는 드레인 단자, 및 제2 노드(N2)와 연결되어 있는 게이트 단자를 포함한다. 구동 트랜지스터(TD2)는 게이트 단자와 소스 단자 사이에 걸리는 전압에 따라 크기가 달라지는 구동 전류(I_OLED)를 유기 발광 소자(OLED)로 흘린다.
스위칭 트랜지스터(TD3)는 주사선(Sd)과 연결되어 있는 게이트 단자, 데이터선(Dd)과 연결되어 있는 소스 단자, 및 구동 트랜지스터(TD2)의 소스 단자에 연결되어 있는 드레인 단자를 포함한다. 스위칭 트랜지스터(M2)는 주사선(Sd)을 통하여 입력되는 주사 신호(Scan[n])에 응답하여 스위칭 동작을 수행한다. 주사 신호(Scan[n])가 입력되어 스위칭 트랜지스터(TD3)가 턴 온 되면, 데이터선(Dd)을 통하여 입력되는 데이터 신호(Vdata)가 구동 트랜지스터(M1)의 소스 단자에 전달된다.
커패시터(C1)는 구동 트랜지스터(TD2)의 소스 단자와 제1 구동전압(ELVDD) 사이에 연결된다. 커패시터(C1)는 구동 트랜지스터(TD2)의 소스 단자에 입력되는 데이터 신호(Vdata)와 제1 구동전압(ELVDD)의 차이에 해당하는 전압을 충전하고 스위칭 트랜지스터(TD3)가 턴 오프 된 뒤에도 이를 유지한다.
커패시터(C2)는 구동 트랜지스터(TD2)의 게이트 단자와 부스트 신호(Vboost[n]) 공급단자 사이에 연결된다. 커패시터(C2)의 양단은 제2 노드(N2)와 제3 노드(N3) 각각에 연결되어 있다. 부스트 신호(Vboost[n])가 상승하면, 부스트 신호(Vboost[n])의 전압 증가량이 커패시터(C1) 및 커패시터(C2)의 커패시턴스의 비에 따라 분배되고, 제2 노드(N2)의 전압은 분배된 전압에 따라 증가한다.
발광 트랜지스터(TD1)는 제1 구동 전압(ELVDD)과 연결되는 소스 단자, 구동 트랜지스터(TD2)의 소스 단자와 연결되는 드레인 단자, 및 발광 신호(Emit[n])를 입력 받는 게이트 단자를 포함한다. 발광 트랜지스터(TD1)는 게이트 단자를 통하여 입력되는 발광 신호(Emit[n])에 응답하여 온 또는 오프된다. 발광 제어 트랜지스 터(TD1)는 스위칭 트랜지스터(TD3)가 턴 온 되어 데이터 신호(Vdata)가 공급되는 동안에 턴 오프 된다.
주사 신호(Scan[n])가 논리 로우 레벨로 스위칭 트랜지스터(TD3)의 게이트로 입력되면, 데이터 신호(Vdata)가 구동 트랜지스터(TD2)의 소스 단자로 입력된다. 그리고 주사 구동 트랜지스터(TD4)가 턴 온 되어 구동 트랜지스터(TD2)가 다이오드 연결되므로, 구동 트랜지스터(TD2)의 드레인 단자 및 게이트 단자에는 소스 단자에 입력된 데이터 신호에서 구동 트랜지스터(TD2)의 문턱 전압의 절대치만큼 감소한 전압이 공급된다. 그리고 부스트 신호(Vboost[n])가 증가하면, 구동 트랜지스터(TD2)의 게이트 단자 전압은 부스트 신호(Vboost[n])의 상승분에 의하여 그 상승분에 대응하는 소정 전압만큼 증가한다.
그리고, 발광 제어 트랜지스터(TD1)가 턴 온 되면, 구동 트랜지스터(TD2)의 소스 단자와 게이트 단자의 전압 차에 해당하는 전압에 의하여 구동 트랜지스터(TD2)로 구동 전류(I_OLED)가 흘러 유기 발광 소자(OLED)를 발광시킨다.
도 2에 도시된 화소 회로와 같이 부스트 신호를 이용하는 표시 장치는 부스트 신호(Vboost[n])를 공급하기 위한 부스트 구동부(220)가 별도로 필요하다.
본 발명의 일 실시예에 따른 주사 구동 장치를 포함하는 표시 장치는 주사 구동부와 부스트 구동부를 하나의 구동부로 구성하여, 부스트 신호(Vboost[n]) 생성을 위한 부스트 구동부를 제거할 수 있다. 그러면 표시 장치 중 구동부(200, 300 및 600)가 차지하는 면적 또는 크기를 감소시킬 수 있다.
이하에서는, 주사 구동부 및 부스트 구동부가 하나의 구동부로 형성되어 있 는 주사 구동 장치(200)를 도 3 내지 도 7을 참조하여 상세히 설명한다.
도 3은 본 발명의 일 실시예에 따른 주사 구동 장치를 나타내는 도면이다. 도 4는 도 3의 주사 구동 장치를 보다 상세하게 나타내는 도면이다.
이하에서는 도 3 및 도 4를 참조하여, 본 발명의 일 실시예 따른 주사 구동 장치를 상세한 설명하도록 한다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 주사 구동 장치(200)는 복수의 주사 신호 및 복수의 부스트 신호를 생성하는 복수의 주사 구동 블록(310_1~310_n)을 포함한다. 도 3 내지 도 7에 도시된 부스트 신호(예를 들어, VB[n])는 도 2에 도시된 'Vboost[n]'과 동일한 역할을 하는 신호이다.
패널(100)이 도 1에 도시된 바와 같이 열 방향으로 n 개의 화소 회로(PX)를 포함한다면, 주사 구동 장치(200)는 n 개의 주사 구동 블록(310_1 ~ 310_n)을 포함할 수 있다. 도 3은 3개의 주사 구동 블록(310_1, 310_n-1, 310_n)만을 도시하고, 나머지 주사 구동 블록의 도시는 생략한다. 첫 번째로 배열된 주사 구동 블록(310_1) 내지 n 번째로 배열된 주사 구동 블록(310_n)은 각각 도 1에 도시된 주사 신호선 S1 내지 Sn에 복수의 주사 신호(Scan[1] ~ Scan[n])를 공급한다. 그리고, 첫 번째로 배열된 주사 구동 블록(310_1) 내지 n 번째로 배열된 주사 구동 블록(310_n)은 각각 도 1에 도시된 부스트 신호선 B1 내지 Bn에 복수의 부스트 신호(VB[1] ~ VB[n])를 공급한다.
도 3을 참조하면, n 번째 배열된 주사 구동 블록(310_n)에서 주사 신호 Scan[n] 및 부스트 신호 VB[n]가 출력되고, n-1 번째 배열된 주사 구동 블 록(310_n-1)은 n 번째 주사 구동 블록(310_n)에서 출력되는 주사 신호(Scan[n])를 전달받아 주사 신호(Scan[n-1]) 및 부스트 신호(VB[n-1])을 출력한다. 즉, i-1 번째 배열된 주사 구동 블록(예를 들어, 310_n-1)은 인접한 주사 구동 블록인 i 번째 배열된 주사 구동 블록(예를 들어, 310_n)에서 출력되는 주사 신호(예를 들어, Scan[n])를 입력받아 주사 신호Scan[i-1](예를 들어, Scan[n-1]) 및 부스트 신호 VB[i-1](예를 들어, VB[n-1])를 출력한다.
이하에서는, n 이 짝수인 경우를 가정한다.
도 3에서는 n 번째 배열된 주사 신호선인 Sn부터 첫 번째 배열된 주사 신호선인 S1 방향으로 복수의 주사 신호(Scan[n], Scan[n-1],…, Scan[1])가 생성 및 입력되는 경우를 예로 들어 도시하였다. 즉, 도 3에 도시된 주사 구동 장치(200)를 구비하는 도 1의 표시 장치는 주사 신호선 Sn에서 주사 신호선 S1 방향으로 주사(scan) 동작이 이뤄지게 된다. 그러나, 본 발명이 이에 한정되는 것은 아니고, 주사 신호선 S1에서 주사 신호선 Sn 방향으로 주사(scan) 동작이 이뤄질 수 있다.
도 4를 참조하면, 하나의 주사 구동 블록(예를 들어, 310_n)은 주사 신호 발생부(320_n) 및 부스트 출력단(350_n)을 포함한다. 도 3에 도시된 복수의 주사 구동 블록(310_1, 310_n-1,…, 310_n)의 구성 요소 및 그 구성 요소간의 연결관계는 동일하다. 앞서 언급한 바와 같이 인접한 주사 구동 블록의 주사 신호를 입력 받아 별개의 주사 신호를 생성하는 구성은 동일하다. 다만, 복수의 주사 구동 블록 중 도 4의 아래부터 홀수 번째 위치한 복수의 제1 주사 구동 블록과 짝수 번째 위치한 복수의 제2 주사 구동 블록 각각에 입력 및 출력되는 신호는 차이가 있다.
복수의 제1 주사 구동 블록 각각은 인접한 제2 주사 구동 블록의 출력되는 주사 신호, 및 제1 클럭 신호(CLK1), 제2 클럭 신호(CLK2) 및 이하에서 설명할 제1 초기화 신호(INT1)를 입력 받아 주사 신호를 생성한다. 그리고, 제1 주사 구동 블록은 제1 부스트 클럭 신호(VBCLK1)를 입력 받아 부스트 신호를 생성한다. 다만, 최초로 주사 신호를 생성하는 제1 주사 구동 블록(예를 들어, 310_n)은 인접한 제2 주사 구동 블록의 출력되는 주사 신호 대신에 프레임 시작 신호(FLM)을 입력받는다.
복수의 제2 주사 구동 블록 각각은 인접하고 대응하는 제1 주사 구동 블록에서 출력되는 주사 신호, 제2 클럭 신호(CLK2), 제1 클럭 신호(CLK1), 및 제2 초기화 신호(INT2)를 입력 받아 주사 신호를 생성한다. 그리고, 제2 주사 구동 블록은 제2 부스트 클럭 신호(VBCLK2)를 입력받아 부스트 신호를 생성한다.
이하에서는, 도 4를 참조하여 제1 주사 구동 블록(예를 들어, 310_n) 및 제2 주사 구동 블록(예를 들어, 310_n-1)을 상세히 설명한다.
주사 신호 발생부(320_n)는 제1 트랜지스터(T1)를 포함하며, 프레임 시작 신호(FLM) 및 제1 클럭 신호(CLK1)를 입력받으며, 주사 신호(Scan[n])를 출력한다. 프레임 시작 신호(FLM)는 주사 신호 발생부(320_n)의 입력 신호 중 하나로써, 한 프레임의 영상을 표시하기 위한 첫 번째 주사 신호(Scan[n])를 발생시키는 신호이다. 도 5를 참조하면, 프레임 시작 신호(FLM)는 특정 주기(미도시)마다, 제1 기간(P1)동안 로우 레벨을 갖는 펄스를 발생한다. 프레임 시작 신호(FLM)의 주기는 표시 장치 또는 패널의 제품 사양에 따라서 다르게 설정된다.
제1 트랜지스터(T1)는 주사 신호(Scan[n])를 입력받는 소스 단자, 제1 클럭 신호(CLK1)를 입력받는 드레인 단자 및 프레임 시작 신호(FLM)를 전송받는 게이트 단자를 포함한다. 프레임 시작 신호(FLM)가 제1 트랜지스터(T1)을 도통시키는 레벨로 입력되면, 제1 트랜지스터(T1)는 제1 클럭 신호(CLK1)를 주사 신호(Scan[n])로써 출력한다.
부스트 출력단(350_n)은 제2 트랜지스터(T2)를 포함하며, 제1 부스트 클럭 신호(VBCLK1)를 입력받으며, 부스트 신호(VB[n])를 출력한다. 제2 트랜지스터(T2)는 부스트 신호(VB[n])를 출력하는 소스 단자, 제1 부스트 클럭 신호(VBCLK1)를 입력받는 드레인 단자 및 프레임 시작 신호(FLM)를 전송받는 게이트 단자를 포함한다. 부스트 출력단(350_n)은 제1 부스트 클럭 신호(VBCLK1)를 입력받고, 프레임 시작 신호(FLM)에 따라 부스트 신호(VB[n])를 출력한다. 프레임 시작 신호(FLM)가 제2 트랜지스터(T2)를 도통시키는 레벨로 입력되면, 제2 트랜지스터(T2)는 제1 부스트 클럭 신호(VBCLK1)를 부스트 신호(VB[n])로써 출력한다.
주사 신호 발생부(320_n)의 제3 트랜지스터(T3)의 게이트 단자, 제5 트랜지스터(T5)의 게이트 단자, 및 제1 트랜지스터(T1)의 일단인 드레인 단자에는 각각 제2 클럭 신호(CLK2), 제1 초기화 신호(INT1), 및 제1 클럭 신호(CLK1)가 입력된다.
프레임 시작 신호(FLM)는 제2 클럭 신호(CLK2)가 활성화 레벨로 입력될 때, 그에 응답하여 제1 트랜지스터(T1)의 게이트로 전송된다.
주사 신호 발생부(320_n)는 제3 트랜지스터(T3)를 더 포함한다. 제3 트랜지 스터(T3)는 프레임 시작 신호(FLM)를 입력받는 소스 단자 및 제2 클럭 신호(CLK2)를 입력받는 게이트 단자, 및 제2 노드(N2)와 연결되는 드레인 단자를 포함한다. 제3 트랜지스터(T3)는 게이트 단자로 입력되는 제2 클럭 신호(CLK2)의 논리 레벨에 따라서 턴 온 또는 오프 된다.
제2 클럭 신호(CLK2)의 활성화 레벨은 제3 트랜지스터(T3)가 도 4에 도시된 바와 같이 P형 모스 트랜지스터일 경우 논리 로우 레벨이 될 것이며, 제3 트랜지스터(T3)가 N형 모스 트랜지스터일 경우 논리 하이 레벨이 될 것이다.
제3 트랜지스터(T3)가 턴 온 되면, 제1 트랜지스터(T1)의 게이트 단자는 프레임 시작 신호(FLM)를 전송받는다. 그리고, 제1 트랜지스터(T1)의 드레인 단자는 제1 클럭 신호(CLK1)를 입력받는다. 프레임 시작 신호(FLM)가 제1 트랜지스터(T1)를 도통시키는 레벨로 입력되면, 제1 클럭 신호(CLK1)는 도통된 제1 트랜지스터(T1)를 통해 주사 신호(Scan[n])로써 출력된다. 제1 트랜지스터(T1)가 P형 모스 트랜지스터일 경우, 제1 트랜지스터를 도통시키는 프레임 시작 신호(FLM)의 레벨은 논리 로우 레벨이 된다.
주사 신호 발생부(320_n)는 제1 트랜지스터(T1)의 게이트와 소스 단자 사이에 연결되는 제1 커패시터(C1)를 더 포함한다. 제3 트랜지스터(T3)가 제2 클럭 신호(CLK2)에 의해 턴 오프 되어 제1 커패시터(C1)의 일단이 플로팅 되면, 제1 트랜지스터(T1)의 게이트 및 소스 단자 사이의 전압은 프레임 시작 신호(FLM)에 의해 도통되었을 때의 레벨로 유지된다.
부스트 출력단(350_n)은 제2 트랜지스터(T2)의 게이트 단자와 소스 단자 사 이에 연결되는 제2 커패시터(C2)를 더 포함한다. 제3 트랜지스터(T3)가 턴 오프 되어, 제2 커패시터(C2)의 일단이 플로팅되면, 제2 트랜지스터(T2)의 게이트 단자 및 소스 단자 사이의 전압은 프레임 시작 신호(FLM)에 의해 도통되었을 때의 레벨로 유지한다. 따라서, 제2 트랜지스터(T2)의 게이트 단자로 입력되는 신호의 논리 레벨과 상관없이, 부스트 신호(VB[n])가 출력될 수 있도록 한다.
주사 신호 발생부(320_n)는 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 및 제7 트랜지스터(T7)를 더 포함한다. 도 3에는 제4 내지 제7 트랜지스터(T4, T5, T6, T7)는 P형 모스 트랜지스터로 이루어진 경우를 도시하였다.
제4 트랜지스터(T4)는 높은 전원 전압(VGH)과 연결되는 소스 단자, 제1 트랜지스터(T1)의 게이트 단자와 연결되는 드레인 단자, 및 프레임 시작 신호(FLM)를 입력받는 게이트 단자를 포함한다.
제5 트랜지스터(T5)는 제4 트랜지스터(T4)의 드레인 단자와 연결되는 소스 단자, 제1 초기화 신호(INT1)를 입력받는 게이트 단자, 및 낮은 전원 전압(VGL)은 입력받는 드레인 단자를 포함한다. 제1 초기화 신호(INT1)는 제5 트랜지스터(N5)의 턴 온 또는 오프를 제어한다. 제1 초기화 신호(INT1)가 논리 로우의 신호 레벨로 입력되면, 제5 트랜지스터(T5)는 턴 온 되어, 제1 노드(N1)에 낮은 전원 전압(VGL)이 걸린다.
여기서, 낮은 전원 전압(VGL)과 높은 전원 전압(VGH)은 각각 논리 로우 레벨과 논리 하이 레벨의 전압 신호가 된다.
제6 트랜지스터(T6)는 높은 전원 전압(VGH)을 입력받는 소스 단자, 제4 트랜 지스터(T4)의 드레인 단자와 연결되는 게이트 단자, 및 제1 트랜지스터(T1)의 게이트 단자와 연결되는 드레인 단자를 포함한다. 제6 트랜지스터(T6)의 드레인 단자와 제2 노드(N2) 사이에는 도 3에 도시된 바와 같이, 제9 트랜지스터(T9)가 더 구비될 수 있다. 도 3에는 제6 및 제9 트랜지스터(T6, T9)가 모두 구비되는 경우를 예로 들어 도시하였다. 제9 트랜지스터(T9)는 제6 트랜지스터(T6)의 드레인 단자와 연결되는 소스 단자, 제6 트랜지스터(T6)의 게이트 단자와 연결되는 게이트 단자, 및 제1 트랜지스터(T1)의 게이트 단자와 연결되는 드레인 단자를 포함한다.
제7 트랜지스터(T7)는 높은 전원 전압(VGH)을 입력받는 소스 단자, 제4 트랜지스터(T4)의 드레인 단자와 연결되는 게이트 단자, 및 제1 트랜지스터의 소스 단자와 연결되는 드레인 단자를 포함한다.
또한, 주사 신호 발생부(320_n)는 제3 커패시터(C3)를 더 포함한다. 제3 커패시터(C3)는 높은 전원 전압(VGH)과 제5 트랜지스터(T5)의 소스 단자 사이에 연결된다.
부스트 출력단(350_n)은 제8 트랜지스터(T8)를 더 포함한다. 제8 트랜지스터(T8)의 높은 전원 전압(VGH)을 입력받는 소스 단자, 제4 트랜지스터(T4)의 드레인 단자와 연결되는 게이트 단자, 및 제2 트랜지스터(T2)의 소스 단자와 연결되는 드레인 단자를 포함한다.
주사 신호 발생부(320_n)와 동일한 구조를 가지는 주사 신호 발생부(320_n-1)는 별도의 주사 신호(Scan[n-1])를 생성한다. 주사 신호 발생부(320_n-1)는 인접한 주사 신호 발생부(320_n)로부터 출력되는 주사 신호(Scan[n])를 입력 받는다. 주사 신호 발생부(320_n-1)에 있어서, 주사 신호(Scan[n])는 도 3의 프레임 시작 신호(FLM)에 대응하는 신호로써, 주사 신호 발생부(320_n-1)에서의 주사 신호(Scan[n-1]) 생성 동작을 개시시키는 신호가 된다.
구체적으로, 주사 신호 발생부(320_n)에 인접하여 배치되는 주사 신호 발생부(320_n-1)는, 프레임 시작 신호(FLM) 대신에 주사 신호 발생부(320_n)에서 출력되는 주사 신호(Scan[n])를 제13 트랜지스터(T13)의 소스 단자 및 제14 트랜지스터(T14)의 게이트 단자로 입력받는다. 또한, 주사 신호 발생부(320_n-1)에 있어서, 제15 트랜지스터(T15)의 게이트 단자로는 제2 초기화 신호(INT2)가 입력된다.
그리고, 주사 신호 발생부(320_n-1)의 제13 트랜지스터(T13)의 게이트 단자, 제15 트랜지스터(T15)의 게이트 단자, 및 제11 트랜지스터(T11)의 일단인 드레인 단자에는 각각 제1 클럭 신호(CLK1), 제2 초기화 신호(INT2), 및 제2 클럭 신호(CLK2)가 입력된다.
부스트 출력단(350_n)과 동일한 구조를 가지는 부스트 출력단(350_n-1)의 제12 트랜지스터(T12)는 일단으로는 제2 부스트 클럭 신호(VBCLK2)를 입력받는다.
이하에서는 도 4 및 도 5를 참조하여, 도 3의 주사 구동 장치(200)의 주사 신호(Scan[n]) 및 부스트 신호(VB[n])의 생성 동작에 대하여 설명하도록 한다.
도 5는 도 4에 입력되는 신호들의 타이밍 다이어그램이다.
이하에서는, 제1 주사 구동 블록(예를 들어, 320_n)에 입출력 되는 신호들을 먼저 설명한다.
t1 시점에서 프레임 시작 신호(FLM)는 로우 레벨의 펄스가 된다. 프레임 시 작 신호(FLM)의 로우 레벨 펄스는 제1 기간(P1)을 갖는다.
t2 시점에서 제1 초기화 신호(INT1)가 논리 하이(high)에서 논리 로우(low)로 천이(transition)된다. 그에 따라서, t2 시점에서, 제1 노드(N1)에 낮은 전원 전압(VGL)이 걸린다. 또한, t2 시점에서, 제3 커패시터(C3)에는 높은 전원 전압(VGH)과 낮은 전원 전압(VGL)의 차에 해당하는 전압이 저장된다.
그리고, t1 시점에서 제2 클럭 신호(CLK2)가 논리 하이(high)에서 논리 로우(low)로 천이(transition)된다.
P형 모스 트랜지스터들로 이루어지는 주사 신호 발생부(320_n)로 입력되는 신호들(프레임 시작 신호(FLM), 제1 및 제2 클럭 신호(CLK1, CLK2), 및 제1 초기화 신호(INT1), 제1 부스트 클럭 신호(VBCLK1))은 활성화 레벨로 논리 로우 레벨을 갖는다.
t1 시점에서 제2 클럭 신호(CLK2)가 활성화 레벨로 입력되며, t1 시점부터 제2 기간(P2) 동안 제3 트랜지스터(T3)가 턴 온 된다. 따라서, 제2 기간(P2) 동안 논리 로우 레벨의 프레임 시작 신호(FLM)가 제2 노드(N2)로 전송된다.
t1 시점에서 제4 트랜지스터(T4)의 게이트 단자로 논리 로우 레벨의 프레임 시작 신호(FLM)가 입력된다. 따라서, t1 시점부터 제1 기간(P1)동안 제4 트랜지스터(T4)가 턴 온 된다. 제4 트랜지스터(T4)가 턴 온 되면, 높은 전원 전압(VGH)이 제1 노드(N1)에 걸리게 되고, 제6 및 제9 트랜지스터(T6, T9)의 게이트 단자로 높은 전원 전압(VGH)이 입력된다. 그에 따라서, 제6 및 제9 트랜지스터(T6, T9)는 턴 오프 된다. 또한, 제7 트랜지스터(T7)의 게이트 단자로 높은 전원 전압(VGH)이 입 력되므로, 제7 트랜지스터(T7)가 턴 오프 된다. 또한, 제8 트랜지스터(T8)의 게이트 단자는 제7 트랜지스터(T7)의 게이트 단자와 연결되어 있으므로, 제8 트랜지스터(T8) 또한 턴 오프 된다.
제2 기간(P2) 동안 제2 클럭 신호(CLK2)가 논리 로우 레벨로 입력됨으로써, t1 시점부터 제2 기간(P2) 동안, 논리 로우 레벨의 프레임 시작 신호(FLM)가 제2 노드(N2)로 전송되고, 제1 트랜지스터(T1)의 게이트 단자로 논리 로우 레벨의 프레임 시작 신호(FLM)가 입력된다.
여기서, 제2 클럭 신호(CLK2)가 논리 하이 레벨로 되어 제3 트랜지스터(T3)가 턴 오프 되어도, 제2 노드(N2)의 전압은 논리 로우 레벨로 유지된다. t2 시점에 제1 초기화 신호(INT1)에 의해 제5 트랜지스터(T5)가 턴 온 되면, 제1 노드(N1)에 논리 로우 레벨의 전압이 입력되어 제7 및 제8 트랜지스터(T7, T8)가 턴 온 된다. 그러면, 주사 신호(Scan[n]) 및 부스트 신호(VB1[n])는 t2 시점 이후에도 하이 레벨로 유지된다.
제2 노드(N2)의 전압은 t3 시점에서 제3 트랜지스터(T3)를 통해 전달되는 프레임 시작 신호(FLM)의 논리 레벨과 동일하게 논리 하이 레벨이 된다. 그러면 제1 및 제2 트랜지스터(T1, T2)가 턴 오프 된다. 따라서, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)는 t1 시점에서 턴 온 되며, t3 시점까지 턴 온 상태를 유지한다. 또한, 논리 하이 레벨의 프레임 시작 신호(FLM)는 제4 트랜지스터(T4)의 게이트 단자로 입력되므로, 제4 트랜지스터(T4)가 턴 오프된다.
t1 시점부터 제1 트랜지스터(T1)가 턴 온 되면, 제1 트랜지스터(T1)의 드레 인 단자로 입력되는 제1 클럭 신호(CLK1)가, 제1 트랜지스터(T1)의 소스 단자에서 주사 신호(Scan[n])로써 출력된다. 또한, 제2 트랜지스터(T2)가 턴 온 되면, 제2 트랜지스터(T2)의 드레인 단자로 입력되는 제1 부스트 클럭 신호(VBCLK1)가, 제2 트랜지스터(T2)의 소스 단자에서 부스트 신호(VB[n])로써 출력된다.
제1 부스트 클럭 신호(VBCLK1)는 제1 클럭 신호(CLK1)가 제3 기간(P3)만큼 지연된 신호이다. 제3 기간(P3)은 사용자에 의하여 설정될 수 있다.
t1 시점까지, 제1 노드(N1)에는 낮은 전원 전압(VGL)이 유지된다. 따라서, t1 시점 이전에는 제 6, 7, 및 8 트랜지스터들(T6, T7, T8)의 게이트 단자로 논리 로우 레벨의 신호가 입력된다. 그에 따라서, 제 6, 7, 및 8 트랜지스터들(T6, T7, T8)는 모두 턴 온 되어, 제2 노드(N2)에 높은 전원 전압(VGH)이 걸리게 된다. 또한, 주사 신호(Scan[n]) 및 부스트 신호(VB[n])로 각각 논리 하이 레벨의 신호가 출력된다.
또한, n 번째 배열된 주사 신호 발생부(320_n)에서 출력되는 주사 신호(Scan[n])는 도 3에 도시된 바와 같이 n-1 번째 배열된 주사 신호 발생부(320_n-1)로 입력된다.
제1 클럭 신호(CLK1)와 제2 클럭 신호(CLK2)는 동일 주기(P6)를 가지며, 제1 클럭 신호(CLK1)와 제2 클럭 신호(CLK2)는 반 주기(P7)만큼의 위상차를 가진다. 제1 초기화 신호(INT1)와 제2 초기화 신호(INT2)는 동일 주기(P4)를 가지며,제2 초기화 신호(INT2)와 제1 초기화 신호(INT1)는 반 주기(P5)만큼의 위상차를 가진다.
제1 부스트 클럭 신호(VBCLK1)와 제2 부스트 클럭 신호(VBCLK2)는 동일 주 기(P8)를 가가진며, 제1 부스트 클럭 신호(VBCLK1)와 제2 부스트 클럭 신호(VBCLK2)는 반 주기(P9)만큼의 위상차를 가진다.
또한, 주기 P6, P4, 및 P8 은 모두 동일하다.
계속하여, 제2 주사 구동 블록(예를 들어, 320_n-1)에 입출력되는 신호들을 설명한다.
제13 트랜지스터(T13)는 소스 단자로 주사신호(Scan [n])을 입력받고 게이트 단자로 제1 클럭 신호(CLK1)을 입력받는다. 제5 시점(t5)에서, 주사신호(Scan [n]) 및 제1 클럭 신호(CLK1) 각각은 논리 로우 레벨의 신호이므로, 제5 시점(t5)에서 제11 트랜지스터(T11)의 게이트 단자에 논리 로우 레벨의 주사 신호(Scan [n])가 전송된다. 그에 따라서, 제5 시점부터 제11 트랜지스터(T11)은 드레인 단자로 입력되는 제2 클럭 신호(CLK2)를 주사 신호(Scan[n-1])로 출력한다. 주사 신호(Scan[n-1])는 제11 트랜지스터(T11)의 소스 단자를 통하여 출력된다. 따라서, 제5 시점(t5) 이후에 주사 신호(Scan[n-1])는 제2 클럭 신호(CLK2)와 동일한 논리 레벨을 갖는다. 즉, 주사 신호(Scan[n-1])는 제2 클럭 신호(CLK2) 동일하게 제7 시점(t7)에서 논리 하이 레벨에서 논리 로우 레벨로 천이된다.
그리고, 제5 시점(t5)에서 제12 트랜지스터(T12)의 게이트 단자에 논리 로우 레벨의 주사 신호(Scan [n])가 전송된다. 그에 따라서, 제5 시점부터 제12 트랜지스터(T12)는 드레인 단자로 입력되는 제2 부스트 클럭 신호(VBCLK2)를 부스트 신호(VB[n-1])로 출력한다. 부스트 신호(VB[n-1])는 제12 트랜지스터(T12)의 소스 단자를 통하여 출력된다. 따라서, 제5 시점(t5) 이후에 부스트 신호(VB[n-1])는 제2 부스트 클럭 신호(VBCLK2)와 동일한 논리 레벨을 갖는다.
제2 주사 구동 블록(예를 들어, 320_n-1)에 입출력되는 다른 신호들은 전술한 제1 주사 구동 블록(예를 들어, 320_n)에 입출력되는 신호들과 동일하므로, 상세 설명은 생략한다.
본 발명의 일 실시예에 따른 주사 구동 장치 내에 구비되는 복수의 주사 구동 블록 각각은 주사 신호 발생부(예를 들어, 320_n)를 포함하며, 주사 신호 발생부(320_n)의 출력단에 연결되며 2개의 트랜지스터(T2, T8)로 이루어진 부스트 출력단(예를 들어, 350_n)을 포함함으로써, 주사 신호(예를 들어, Scan[n])와 부스트 신호(예를 들어, VB[n])를 모두 생성할 수 있다. 그에 따라서, 별도로 구비되던 부스트 구동부를 제거할 수 있으며, 구동부 회로 구성을 간소화 시키고 구동부 면적을 감소시킬 수 있다.
도 6은 본 발명의 다른 실시예에 따른 주사 구동 장치를 나타내는 도면이다.
본 발명의 다른 실시예에 따른 주사 구동 장치(500)는 주사 신호 발생부(510) 및 부스트 신호 발생부(515)를 포함한다. 부스트 신호 발생부(515)는 제1 내지 제 n 부스트 출력단(520_1 ~ 520_n)을 포함한다. 도 6은 3개의 부스트 출력단(520_1, 520_2, 520_n) 만을 도시하고, 나머지 부스트 출력단의 도시는 생략한다. 제1 내지 제 n 부스트 출력단(520_1 ~ 520_n)은 도 6에 도시된 바와 같이 캐스케이드(cascade)로 연결되어 있다.
본 발명의 다른 실시예에 따른 주사 구동 장치(500)는 도 4의 주사 구동 블록(310_n)에 비하여 복수의 부스트 출력단들(520_2, 520_n)을 더 포함한다. 도 6의 주사 신호 발생부(510) 및 제1 부스트 출력단(520_1)은 도 4의 주사 신호 발생부(320_n) 및 부스트 출력단(350_n)과 구성 요소 및 그 구성 요소 간 연결관계가 동일하다.
또한, 복수의 부스트 출력단들(520_1, 520_2, 520_n)은 구성 요소 및 회로 동작이 동일하다.
제2 내지 제 n 부스트 출력단들(520_1 ~ 520_n) 각각은 제2 트랜지스터(T2(i))를 포함한다. 또한, 제8 트랜지스터(T8(i))를 더 포함한다.
제1 내지 제 n 부스트 출력단들(520_1 ~ 520_n) 각각은 제1 내지 제 n 부스트 클럭 신호들(VBCLK1(1) ~ VBCLK1(n))을 입력받는다. 그리고, 제1 내지 제 n 부스트 출력단들(520_1 ~ 520_n) 각각은 제1 내지 제 n 부스트 신호들(VB1[n] ~ VBN[n])을 출력한다. 제1 내지 제 n 부스트 출력단들(520_1 ~ 520_n) 각각의 제2 트랜지스터(T2(i))의 게이트 단자는 제1 트랜지스터(T1)의 게이트 단자와 연결된다.
제1 내지 제 n 부스트 출력단들(520_1 ~ 520_n) 각각의 동작은 도 4의 부스트 출력단(350_n)과 동일하므로, 상세 설명은 생략한다.
도 7은 도 6에 입력되는 신호들의 타이밍 다이어그램이다.
제1 부스트 출력단(520_1)으로 입력되는 제1 부스트 클럭 신호(VBCLK1(1)), 제2 부스트 출력단(520_2)으로 입력되는 제2 부스트 클럭 신호(VBCLK1(2)), 및 제n 부스트 출력단(520_n)으로 입력되는 제n 부스트 클럭 신호(VBCLK1(n)) 각각은 t11, t12, 및 t13에서 논리 로우 레벨로 입력된다. 여기서, 제 i부스트 클럭 신호(예를 들어, VBCLK1(1))는 제 i-1 부스트 클럭 신호(예를 들어, VBCLK1(2))에 비하여, t12-t11 시간만큼 빨리 입력되도록 설정된다. 또한, 시간 간격 t12-t11의 구체적인 값은 사용자에 의하여 설정된다.
또한, 도 5에서 도시된 제1 부스트 클럭 신호(VBCLK1)와 부스트 신호(VB[n])가 동일 펄스 파형을 가지며 출력되는 것과 유사하게, 제1 부스트 신호(VB1[n]), 제2 부스트 신호(VB2[n]), 및 제 n 부스트 신호(VBN[n])는 각각 제1 부스트 클럭 신호(VBCLK1(1)), 제2 부스트 클럭 신호(VBCLK1(2)), 및 제n 부스트 클럭 신호(VBCLK1(n))와 동일한 펄스 파형을 갖으며 출력된다. 나머지 신호들은 도 5에서와 동일하므로, 상세 설명은 생략한다.
본 발명의 다른 실시예에 따른 주사 구동 장치(500)는 복수의 부스트 출력단들을 캐스케이드 연결하여 구비시킴으로써, 하나의 주사 구동 장치에서 주사 신호와 복수의 부스트 신호들을 생성할 수 있다.
도 1은 본 발명의 일 실시예에 따른 주사 구동 장치가 적용되는 표시 장치를 나타내는 블록도이다.
도 2는 도 1에서 도시된 표시 장치 내에 구비되는 화소 회로를 나타내는 도면이다.
도 3은 본 발명의 일 실시예에 따른 주사 구동 장치를 나타내는 도면이다.
도 4는 도 3의 주사 구동 장치를 보다 상세하게 나타내는 도면이다.
도 5는 도 4에 입력되는 신호들의 타이밍 다이어그램이다.
도 6은 본 발명의 다른 실시예에 따른 주사 구동 장치를 나타내는 도면이다.
도 7은 도 6에 입력되는 신호들의 타이밍 다이어그램이다.

Claims (19)

  1. 복수의 주사 신호 및 복수의 부스트 신호를 각각 생성하는 주사 구동 장치에 있어서,
    제1 클럭 신호, 제2 클럭 신호, 및 제1 부스트 클럭 신호를 입력 받고, 상기 제2 클럭 신호에 의해 입력되는 시작 신호에 따라 소정의 제1 기간 단위로 상기 제1 클럭 신호를 순차적으로 복수의 제1 주사 신호로 출력하고, 상기 제1 기간 단위로 상기 제1 부스트 클럭 신호를 순차적으로 복수의 제1 부스트 신호로 출력하는 복수의 제1 주사 구동 블록 및
    상기 제1 클럭 신호, 상기 제2 클럭 신호 및 제2 부스트 클럭 신호를 입력 받고, 상기 제1 클럭 신호에 의해 입력되는 상기 복수의 제1 주사 신호 중 대응하는 제1 주사 신호에 따라 상기 제1 기간 단위로 상기 제2 클럭 신호를 순차적으로 복수의 제2 주사 신호로 출력하고, 상기 제1 기간 단위로 상기 제2 부스트 클럭 신호를 순차적으로 복수의 제2 부스트 신호로 출력하는 복수의 제2 주사 구동 블록를 포함하며,
    상기 시작 신호는 상기 복수의 제2 주사 신호 중 대응하는 제2 주사 신호인 주사 구동 장치.
  2. 제1항에 있어서, 상기 복수의 제1 주사 구동 블록 각각은
    제1 클럭 신호, 및 제2 클럭 신호를 입력 받고, 상기 제2 클럭 신호에 의해 입력되는 상기 시작 신호에 따라 상기 제1 클럭 신호를 상기 제1 주사 신호로 출력하는 주사 신호 발생부 및
    상기 제1 부스트 클럭 신호를 입력받고, 상기 제2 클럭 신호에 의해 입력되는 상기 시작 신호에 따라 상기 제1 부스트 클럭 신호를 상기 제1 부스트 신호로 출력하는 부스트 출력단을 포함하는 주사 구동 장치.
  3. 제2항에 있어서,
    상기 제1 주사 구동 블록의 주사 신호 발생부는
    상기 제1 클럭 신호를 입력받는 일단, 상기 시작 신호를 전송받는 게이트 단자, 및 상기 제1 주사 신호를 출력하는 다른 일단을 포함하는 제1 트랜지스터;
    상기 제1 트랜지스터의 게이트 단자와 다른 일단 사이에 연결되는 제1 커패시터; 및
    상기 제1 트랜지스터의 게이트 단자와 연결되는 일단, 상기 제2 클럭 신호를 입력받는 게이트 단자, 및 상기 시작 신호를 입력받는 다른 일단을 포함하는 제2 트랜지스터를 포함하며,
    상기 제1 주사 구동 블록의 부스트 출력단은
    상기 제1 부스트 클럭 신호를 입력받는 일단, 및 상기 시작 신호를 전송받는 게이트 단자, 및 상기 제1 부스트 클럭 신호를 출력하는 다른 일단을 포함하는 제3 트랜지스터 및
    상기 제3 트랜지스터의 게이트 단자 및 다른 일단 사이에 연결되는 제2 커패 시터를 포함하는 주사 구동 장치.
  4. 제3항에 있어서,
    상기 제1 주사 구동 블록의 주사 신호 발생부는
    상기 높은 전원 전압과 연결되는 일단, 및 상기 제1 트랜지스터의 다른 일단과 연결되는 다른 일단을 포함하는 제4 트랜지스터 및
    상기 제4 트랜지스터의 다른 일단과 연결되는 일단, 제1 초기화 신호를 입력받는 게이트 단자, 및 낮은 전원 전압과 연결되는 다른 일단을 포함하는 제5 트랜지스터를 더 포함하며,
    상기 제1 주사 구동 블록의 부스트 출력단은
    상기 높은 전원 전압과 연결되는 일단, 상기 제5 트랜지스터의 일단과 연결되는 게이트 단자, 및 상기 제2 트랜지스터의 다른 일단과 연결되는 다른 일단을 포함하는 제6 트랜지스터를 더 포함하는 하는 주사 구동 장치.
  5. 제4항에 있어서, 제1 초기화 신호는
    상기 시작 신호가 활성화 레벨의 펄스가 되는 시점 이전에, 활성화 레벨의 펄스가 되는 주사 구동 장치.
  6. 제4항에 있어서, 상기 제1 주사 구동 블록의 주사 신호 발생부는
    높은 전원 전압과 연결되는 일단, 상기 시작 신호를 입력받는 게이트 단자, 및 상기 제5 트랜지스터의 일단과 연결되는 다른 일단을 포함하는 제7 트랜지스터;
    상기 높은 전원 전압과 연결되는 일단, 및 상기 제7 트랜지스터의 다른 일단과 연결되는 게이트 단자를 포함하는 제8 트랜지스터; 및
    상기 제8 트랜지스터의 다른 일단과 연결되는 일단, 상기 제8 트랜지스터의 게이트 단자와 연결되는 게이트 단자, 및 상기 제1 트랜지스터의 게이트 단자와 연결되는 다른 일단을 포함하는 제9 트랜지스터를 더 포함하는 주사 구동 장치.
  7. 제1항에 있어서, 상기 복수의 제2 주사 구동 블록 각각은
    상기 제1 클럭 신호, 및 상기 제2 클럭 신호를 입력 받고, 상기 제1 클럭 신호에 의해 입력되는 상기 대응하는 제1 주사 신호에 따라 상기 제2 클럭 신호를 상기 제2 주사 신호로 출력하는 주사 신호 발생부 및
    상기 제2 부스트 클럭 신호를 입력받고, 상기 제1 클럭 신호에 의해 입력되는 상기 대응하는 제1 주사 신호에 따라 상기 제2 부스트 클럭 신호를 상기 제2 부스트 신호로 출력하는 부스트 출력단을 포함하는 주사 구동 장치.
  8. 제7항에 있어서,
    상기 제2 주사 구동 블록의 주사 신호 발생부는
    상기 제2 클럭 신호를 입력받는 일단, 상기 제1 클럭 신호에 의해 입력되는 상기 대응하는 상기 제1 주사 신호를 전송받는 게이트 단자, 및 상기 제2 주사 신 호를 출력하는 다른 일단을 포함하는 제10 트랜지스터
    상기 제10 트랜지스터의 게이트 단자와 다른 일단 사이에 연결되는 제4 커패시터 및
    상기 제10 트랜지스터의 게이트 단자와 연결되는 일단, 상기 제1 클럭 신호를 입력받는 게이트 단자, 및 상기 대응하는 제1 주사 신호를 입력받는 다른 일단을 포함하는 제11 트랜지스터를 포함하며,
    상기 제2 주사 구동 블록의 부스트 출력단은,
    상기 제2 부스트 클럭 신호를 입력받는 일단, 및 상기 대응하는 제1 주사 신호를 전송받는 게이트 단자, 및 상기 제2 부스트 클럭 신호를 출력하는 다른 일단을 포함하는 제12 트랜지스터; 및
    상기 제12 트랜지스터의 게이트 단자 및 다른 일단 사이에 연결되는 제4 커패시터를 포함하는 주사 구동 장치.
  9. 제8항에 있어서,
    상기 제2 주사 구동 블록의 주사 신호 발생부는,
    상기 높은 전원 전압과 연결되는 일단, 및 상기 제10 트랜지스터의 다른 일단과 연결되는 다른 일단을 포함하는 제13 트랜지스터 및
    상기 제13 트랜지스터의 게이트 단자와 연결되는 일단, 제2 초기화 신호를 입력받는 게이트 단자, 및 낮은 전원 전압과 연결되는 다른 일단을 포함하는 제14 트랜지스터를 더 포함하며,
    상기 제2 주사 구동 블록의 부스트 출력단은
    상기 높은 전원 전압과 연결되는 일단, 상기 제14 트랜지스터의 일단과 연결되는 게이트 단자, 및 상기 제12 트랜지스터의 다른 일단과 연결되는 다른 일단을 포함하는 제15 트랜지스터를 더 포함하는 하는 주사 구동 장치.
  10. 제9항에 있어서, 제2 초기화 신호는
    상기 대응하는 제1 주사 신호가 활성화 레벨의 펄스가 되는 시점 이전에, 활성화 레벨의 펄스가 되는 주사 구동 장치.
  11. 제9항에 있어서, 상기 제2 주사 구동 블록의 주사 신호 발생부는,
    높은 전원 전압과 연결되는 일단, 상기 대응하는 제1 주사 신호를 입력받는 게이트 단자, 및 상기 제14 트랜지스터의 일단과 연결되는 다른 일단을 포함하는 제16 트랜지스터;
    상기 높은 전원 전압과 연결되는 일단, 및 상기 제16 트랜지스터의 다른 일단과 연결되는 게이트 단자를 포함하는 제17 트랜지스터; 및
    상기 제17 트랜지스터의 일단과 연결되는 일단, 상기 제17 트랜지스터의 게이트 단자와 연결되는 게이트 단자, 및 상기 제10 트랜지스터의 게이트 단자와 연결되는 다른 일단을 포함하는 제18 트랜지스터를 더 포함하는 주사 구동 장치.
  12. 제1항에 있어서,
    상기 제1 주사 신호를 첫 번째로 발생시키는 상기 제1 주사 구동 블록에 있어서,
    상기 주사 신호는 프레임 시작 신호이며,
    상기 프레임 시작 신호는 한 프레임의 영상을 표시하기 위한 첫 번째 주사 신호를 발생시키기 위하여 입력되는 신호인 주사 구동 장치.
  13. 제1항에 있어서, 상기 제1 부스트 클럭 신호는 상기 제1 클럭 신호를 제2 기간만큼 지연시킨 신호인 주사 구동 장치.
  14. 주사 신호 및 복수의 부스트 신호를 각각 생성하는 주사 구동 장치에 있어서,
    제1 클럭 신호, 및 제2 클럭 신호를 입력 받고, 상기 제2 클럭 신호에 의해 입력되는 시작 신호에 따라 상기 제1 클럭 신호를 제1 주사 신호로 출력는 주사 신호 발생부 및
    제1 내지 제n 부스트 클럭 신호를 각각 입력받고, 상기 제2 클럭 신호에 의해 입력되는 상기 시작 신호에 따라 상기 제1 내지 제n 부스트 클럭 신호 각각을 제1 내지 제n 부스트 신호로 출력하는 복수의 부스트 출력단을 포함하며,
    복수의 제1 내지 제n 부스트 클럭 신호 각각은 소정의 위상차를 가지는 주사 구동 장치.
  15. 제14항에 있어서,
    상기 주사 신호 발생부는
    상기 제1 클럭 신호를 입력받는 일단, 상기 시작 신호를 전송받는 게이트 단자, 및 상기 제1 주사 신호를 출력하는 다른 일단을 포함하는 제1 트랜지스터;
    상기 제1 트랜지스터의 게이트 단자와 다른 일단 사이에 연결되는 제1 커패시터; 및
    상기 제1 트랜지스터의 게이트 단자와 연결되는 일단, 상기 제2 클럭 신호를 입력받는 게이트 단자, 및 상기 시작 신호를 입력받는 다른 일단을 포함하는 제2 트랜지스터를 포함하며,
    상기 복수의 부스트 출력단 중 적어도 하나의 부스트 출력단은
    제1 내지 제n 부스트 클럭 신호 중 대응하는 부스트 클럭 신호를 입력받는 일단, 및 상기 시작 신호를 전송받는 게이트 단자, 및 상기 제1 내지 제n 부스트 신호 중 대응하는 부스트 신호를 출력하는 다른 일단을 포함하는 제3 트랜지스터; 및
    상기 제3 트랜지스터의 게이트 단자 및 다른 일단 사이에 연결되는 제2 커패시터를 포함하는 주사 구동 장치.
  16. 제15항에 있어서,
    상기 주사 신호 발생부는
    상기 높은 전원 전압과 연결되는 일단, 및 상기 제1 트랜지스터의 다른 일단 과 연결되는 다른 일단을 포함하는 제4 트랜지스터 및
    상기 제4 트랜지스터의 다른 일단과 연결되는 일단, 제1 초기화 신호를 입력받는 게이트 단자, 및 낮은 전원 전압과 연결되는 다른 일단을 포함하는 제5 트랜지스터를 더 포함하며,
    상기 복수의 부스트 출력단 중 적어도 하나의 부스트 출력단은
    상기 높은 전원 전압과 연결되는 일단, 상기 제5 트랜지스터의 일단과 연결되는 게이트 단자, 및 상기 제3 트랜지스터의 다른 일단과 연결되는 다른 일단을 포함하는 제6 트랜지스터를 더 포함하는 주사 구동 장치.
  17. 제16항에 있어서, 제1 초기화 신호는
    상기 시작 신호가 활성화 레벨의 펄스가 되는 시점 이전에, 활성화 레벨의 펄스가 되는 주사 구동 장치.
  18. 제16항에 있어서, 상기 주사 신호 발생부는
    상기 높은 전원 전압과 연결되는 일단, 상기 시작 신호를 입력받는 게이트 단자, 및 상기 제5 트랜지스터의 일단과 연결되는 다른 일단을 포함하는 제7 트랜지스터;
    상기 높은 전원 전압과 연결되는 일단, 및 상기 제7 트랜지스터의 다른 일단과 연결되는 게이트 단자를 포함하는 제8 트랜지스터; 및
    상기 제8 트랜지스터의 일단과 연결되는 일단, 상기 제8 트랜지스터의 게이 트 단자와 연결되는 게이트 단자, 및 상기 제1 트랜지스터의 게이트 단자와 연결되는 다른 일단을 포함하는 제9 트랜지스터를 더 포함하는 주사 구동 장치.
  19. 제14항에 있어서, 상기 제1 부스트 클럭 신호는
    상기 제1 클럭 신호를 제1 기간만큼 지연시킨 신호이며,
    상기 제1 기간은 사용자에 의하여 설정되는 주사 구동 장치.
KR1020090107224A 2009-11-06 2009-11-06 주사 구동 장치 KR101581401B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090107224A KR101581401B1 (ko) 2009-11-06 2009-11-06 주사 구동 장치
US12/939,814 US9053669B2 (en) 2009-11-06 2010-11-04 Apparatus for scan driving including scan driving units

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090107224A KR101581401B1 (ko) 2009-11-06 2009-11-06 주사 구동 장치

Publications (2)

Publication Number Publication Date
KR20110050303A true KR20110050303A (ko) 2011-05-13
KR101581401B1 KR101581401B1 (ko) 2015-12-31

Family

ID=43973825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090107224A KR101581401B1 (ko) 2009-11-06 2009-11-06 주사 구동 장치

Country Status (2)

Country Link
US (1) US9053669B2 (ko)
KR (1) KR101581401B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324269B2 (en) 2011-11-14 2016-04-26 Samsung Display Co., Ltd. Scan driving device and method of driving the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101760102B1 (ko) * 2010-07-19 2017-07-21 삼성디스플레이 주식회사 표시 장치, 표시 장치를 위한 주사 구동 장치 및 그 구동 방법
KR101903567B1 (ko) * 2011-11-10 2018-11-23 삼성디스플레이 주식회사 주사 구동 장치 및 그 구동 방법
KR20130143318A (ko) * 2012-06-21 2013-12-31 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
TWI491032B (zh) * 2013-02-05 2015-07-01 Innolux Corp 主動矩陣式影像感測面板及裝置
KR102081910B1 (ko) 2013-06-12 2020-02-27 삼성디스플레이 주식회사 커패시터, 커패시터를 포함하는 구동 회로, 및 구동 회로를 포함하는 표시 장치
TWI485684B (zh) 2013-06-13 2015-05-21 Au Optronics Corp 像素驅動器
CN108269534B (zh) * 2017-01-03 2020-06-23 昆山国显光电有限公司 Amoled显示装置及其驱动方法
CN115294915B (zh) * 2022-08-29 2023-07-18 惠科股份有限公司 栅极驱动电路和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100658269B1 (ko) * 2005-09-20 2006-12-14 삼성에스디아이 주식회사 주사 구동회로와 이를 이용한 유기 전계발광 장치
KR100911982B1 (ko) * 2008-03-04 2009-08-13 삼성모바일디스플레이주식회사 이미션 구동부 및 이를 이용한 유기전계발광 표시장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100658616B1 (ko) * 2004-05-31 2006-12-15 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
JP2007094008A (ja) * 2005-09-29 2007-04-12 Hitachi Displays Ltd 表示装置
KR101319356B1 (ko) 2006-06-09 2013-10-16 엘지디스플레이 주식회사 액정표시장치의 쉬프트 레지스터 및 이의 구동방법
KR100748360B1 (ko) 2006-08-08 2007-08-09 삼성에스디아이 주식회사 논리 게이트 및 이를 이용한 주사 구동부와 유기전계발광표시장치
KR100916903B1 (ko) * 2008-04-03 2009-09-09 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100658269B1 (ko) * 2005-09-20 2006-12-14 삼성에스디아이 주식회사 주사 구동회로와 이를 이용한 유기 전계발광 장치
KR100911982B1 (ko) * 2008-03-04 2009-08-13 삼성모바일디스플레이주식회사 이미션 구동부 및 이를 이용한 유기전계발광 표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324269B2 (en) 2011-11-14 2016-04-26 Samsung Display Co., Ltd. Scan driving device and method of driving the same

Also Published As

Publication number Publication date
US9053669B2 (en) 2015-06-09
KR101581401B1 (ko) 2015-12-31
US20110109599A1 (en) 2011-05-12

Similar Documents

Publication Publication Date Title
USRE48358E1 (en) Emission control driver and organic light emitting display device having the same
US9886891B2 (en) Sensing driving circuit and display device including the same
KR102061256B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
US9443464B2 (en) Stage circuit and organic light emitting display device using the same
US8599117B2 (en) Emission control driver and organic light emitting display device using the same
KR101463031B1 (ko) 쉬프트 레지스터
US9368069B2 (en) Stage circuit and organic light emitting display device using the same
US8629889B2 (en) Display device and driving method thereof
KR101581401B1 (ko) 주사 구동 장치
US9786384B2 (en) Display device
US9183781B2 (en) Stage circuit and bidirectional emission control driver using the same
US9019191B2 (en) Stage circuit and emission control driver using the same
KR101761794B1 (ko) 표시 장치 및 그의 구동 방법
US8803562B2 (en) Stage circuit and scan driver using the same
US8542225B2 (en) Emission control line drivers, organic light emitting display devices using the same and methods of controlling a width of an emission control signal
US20140355733A1 (en) Stage circuit and scan driver using the same
KR101813215B1 (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR102148480B1 (ko) 게이트 구동회로 및 이를 이용한 유기 발광 다이오드 표시장치
US20240013725A1 (en) Gate Driver and Organic Light Emitting Display Device Including the Same
US20130127809A1 (en) Scan driver, display device comprising the same, and driving method of scan driver
KR102199490B1 (ko) 발광제어 구동부 및 이를 포함하는 유기전계발광 표시장치
KR102138664B1 (ko) 표시장치
KR102462529B1 (ko) 유기발광표시장치
KR102550292B1 (ko) 표시패널 및 이를 포함한 유기발광 표시장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 4