JP2013190748A - 制御装置、表示装置、電子機器および制御方法 - Google Patents
制御装置、表示装置、電子機器および制御方法 Download PDFInfo
- Publication number
- JP2013190748A JP2013190748A JP2012058555A JP2012058555A JP2013190748A JP 2013190748 A JP2013190748 A JP 2013190748A JP 2012058555 A JP2012058555 A JP 2012058555A JP 2012058555 A JP2012058555 A JP 2012058555A JP 2013190748 A JP2013190748 A JP 2013190748A
- Authority
- JP
- Japan
- Prior art keywords
- gradation value
- gradation
- value
- pixel
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
【課題】アンチエイリアス処理が施された画像に対してディザマトリクスを用いた減色処理を施した場合のエッジの滑らかさの低下を抑制すること。
【解決手段】第1抽出手段203は、複数の画素からエッジの候補となる画素を抽出する。第1変換手段204は、第1抽出手段203によって抽出された画素の階調値を、a階調の最大値である第1階調値とa階調の最小値である第2階調値との間の値である第3階調値と比較し、第1階調値から第3階調値までの範囲内に階調値が含まれる画素の階調値を第1階調値に変換し、当該範囲内に階調値が含まれない画素の階調値を第2階調値に変換する。第2変換手段205は、第1変換手段204によって階調値が変換された第1画像データを前記ディザマトリクスを用いた減色処理によって2階調の第2画像データに変換する。
【選択図】図5
【解決手段】第1抽出手段203は、複数の画素からエッジの候補となる画素を抽出する。第1変換手段204は、第1抽出手段203によって抽出された画素の階調値を、a階調の最大値である第1階調値とa階調の最小値である第2階調値との間の値である第3階調値と比較し、第1階調値から第3階調値までの範囲内に階調値が含まれる画素の階調値を第1階調値に変換し、当該範囲内に階調値が含まれない画素の階調値を第2階調値に変換する。第2変換手段205は、第1変換手段204によって階調値が変換された第1画像データを前記ディザマトリクスを用いた減色処理によって2階調の第2画像データに変換する。
【選択図】図5
Description
本発明は、画像を示すa階調のデータをb階調(b<a)のデータに変換する減色処理に関する。
記憶性表示装置において、高画質化の一つの手法として、ハーフトーン処理を用いる技術が知られている。例えば特許文献1には、記憶性表示装置の一種であるEPD(電気泳動ディスプレイ)において、ハーフトーン処理された画像を表示する技術が記載されている。
ビットマップ画像に対してアンチエイリアス処理を施すと、文字等のエッジの部分の階調が中間階調に置き換えられることにより、エッジが滑らかに見えるようになる。ところが、アンチエイリアス処理が施された画像に対してディザマトリクスを用いた減色処理を施すと、中間階調の画素が異なる階調に変換されるので、減色処理前と比べてエッジの滑らかさが低下してしまう。
これに対して本発明は、アンチエイリアス処理が施された画像に対してディザマトリクスを用いた減色処理を施した場合のエッジの滑らかさの低下を抑制する技術を提供する。
これに対して本発明は、アンチエイリアス処理が施された画像に対してディザマトリクスを用いた減色処理を施した場合のエッジの滑らかさの低下を抑制する技術を提供する。
本発明は、a階調のデータをb階調(b<a)のデータに変換する減色処理に用いられるディザ値が2次元配置されたディザマトリクスを記憶する第1記憶手段と、2次元配置された複数の画素の各々に対応付けてa階調の第1画像データを記憶する第2記憶手段と、前記複数の画素からエッジの候補となる画素を抽出する第1抽出手段と、前記第1抽出手段によって抽出された画素のうち、画像の背景に対応する第1階調値と予め定められた第2階調値とを両端とする範囲内に階調値が含まれる画素を抽出する第2抽出手段と、前記第2抽出手段によって抽出された画素の階調値を前記第1階調値と前記第2階調値との間の値である第3階調値と比較し、前記第1階調値と前記第3階調値とを両端とする範囲内に階調値が含まれる画素の階調値を前記第1階調値に変換し、当該範囲内に階調値が含まれない画素の階調値を前記第2階調値に変換する第1変換手段と、前記第1変換手段によって階調値が変換された前記第1画像データを前記ディザマトリクスを用いた減色処理によってb階調の第2画像データに変換する第2変換手段とを有することを特徴とする制御装置を提供する。
この構成によれば、エッジの候補となる画素のうち、中間階調の画素の階調値が第1階調値から第3階調値までの範囲に含まれる場合には、当該階調値が背景に対応する第1階調値に変換され、当該階調値が当該範囲に含まれない場合には、当該階調値が第2階調値に変換されるから、アンチエイリアス処理が施された画像に対してディザマトリクスを用いた減色処理を施した場合のエッジの滑らかさの低下を抑制することができる。
この構成によれば、エッジの候補となる画素のうち、中間階調の画素の階調値が第1階調値から第3階調値までの範囲に含まれる場合には、当該階調値が背景に対応する第1階調値に変換され、当該階調値が当該範囲に含まれない場合には、当該階調値が第2階調値に変換されるから、アンチエイリアス処理が施された画像に対してディザマトリクスを用いた減色処理を施した場合のエッジの滑らかさの低下を抑制することができる。
上記の制御装置において、前記第2抽出手段は、a階調の全範囲のうち前記第1階調値からの幅がa/(b−1)以下である範囲の前記第1階調値と反対側の端点に対応する階調値を前記第2階調値として定めるようにしてもよい。
この構成によれば、前記範囲を、a階調の全範囲のうち前記第1階調値からの幅がa/(b−1)よりも広い範囲とした場合と比べて、第1階調値に変換される画素の割合が減るので、文字や線画などが細くなり過ぎたり、かすれたりする不具合を抑制することができる。
この構成によれば、前記範囲を、a階調の全範囲のうち前記第1階調値からの幅がa/(b−1)よりも広い範囲とした場合と比べて、第1階調値に変換される画素の割合が減るので、文字や線画などが細くなり過ぎたり、かすれたりする不具合を抑制することができる。
上記の制御装置において、前記第1階調値、前記第2階調値、前記第3階調値の少なくとも1つに関連するパラメーターを入力させる入力手段と、前記入力手段によって入力されたパラメーターに基づいて前記第1階調値、前記第2階調値、前記第3階調値の少なくとも1つを決定する決定手段とを有するようにしてもよい。
この構成によれば、パラメーターを入力するだけで第1階調値、第2階調値、第3階調値の少なくとも1つが決定されるので、文字や線画の太さを容易に調整することができる。
この構成によれば、パラメーターを入力するだけで第1階調値、第2階調値、第3階調値の少なくとも1つが決定されるので、文字や線画の太さを容易に調整することができる。
また、本発明は、a階調(2<a)のデータを2階調のデータに変換する減色処理に用いられるディザ値が2次元配置されたディザマトリクスを記憶する第1記憶手段と、2次元配置された複数の画素の各々に対応付けてa階調の第1画像データを記憶する第2記憶手段と、前記複数の画素からエッジの候補となる画素を抽出する第1抽出手段と、前記第1抽出手段によって抽出された画素の階調値を、a階調の最大値である第1階調値とa階調の最小値である第2階調値との間の値である第3階調値と比較し、前記第1階調値と前記第3階調値とを両端とする範囲内に階調値が含まれる画素の階調値を前記第1階調値に変換し、当該範囲内に階調値が含まれない画素の階調値を前記第2階調値に変換する第1変換手段と、前記第1変換手段によって階調値が変換された前記第1画像データを前記ディザマトリクスを用いた減色処理によって2階調の第2画像データに変換する第2変換手段とを有することを特徴とする制御装置を提供する。
この構成によれば、エッジの候補となる画素のうち、中間階調の画素の階調値が第1階調値から第3階調値までの範囲に含まれる場合には、当該階調値が背景に対応する第1階調値に変換され、当該階調値が当該範囲に含まれない場合には、当該階調値が第2階調値に変換されるから、アンチエイリアス処理が施された画像に対してディザマトリクスを用いた減色処理を施した場合のエッジの滑らかさの低下を抑制することができる。
この構成によれば、エッジの候補となる画素のうち、中間階調の画素の階調値が第1階調値から第3階調値までの範囲に含まれる場合には、当該階調値が背景に対応する第1階調値に変換され、当該階調値が当該範囲に含まれない場合には、当該階調値が第2階調値に変換されるから、アンチエイリアス処理が施された画像に対してディザマトリクスを用いた減色処理を施した場合のエッジの滑らかさの低下を抑制することができる。
上記の制御装置において、前記第1変換手段は、a/2よりも画像の背景に対応する階調値に近い階調値を前記第3階調値として定めるようにしてもよい。
この構成によれば、a/2よりも画像の背景に対応する階調値から離れた階調値を前記第3階調値として定める場合と比べて、第1階調値に変換される画素の割合が減るので、文字や線画などが細くなり過ぎたり、かすれたりする不具合を抑制することができる。
この構成によれば、a/2よりも画像の背景に対応する階調値から離れた階調値を前記第3階調値として定める場合と比べて、第1階調値に変換される画素の割合が減るので、文字や線画などが細くなり過ぎたり、かすれたりする不具合を抑制することができる。
上記の制御装置において、前記第3階調値に関連するパラメーターを入力させる入力手段と、前記入力手段によって入力されたパラメーターに基づいて前記第3階調値を決定する決定手段とを有するようにしてもよい。
この構成によれば、パラメーターを入力するだけで第3階調値が決定されるので、文字や線画の太さを容易に調整することができる。
この構成によれば、パラメーターを入力するだけで第3階調値が決定されるので、文字や線画の太さを容易に調整することができる。
また、本発明は、上記の制御装置と、前記第2変換手段から出力された第2画像データに基づく画像を表示する表示手段とを有することを特徴とする表示装置を提供する。
この構成によれば、エッジの候補となる画素のうち、中間階調の画素の階調値が第1階調値から第3階調値までの範囲に含まれる場合には、当該階調値が背景に対応する第1階調値に変換され、当該階調値が当該範囲に含まれない場合には、当該階調値が第2階調値に変換されるから、アンチエイリアス処理が施された画像に対してディザマトリクスを用いた減色処理を施した場合のエッジの滑らかさの低下を抑制することができる。
この構成によれば、エッジの候補となる画素のうち、中間階調の画素の階調値が第1階調値から第3階調値までの範囲に含まれる場合には、当該階調値が背景に対応する第1階調値に変換され、当該階調値が当該範囲に含まれない場合には、当該階調値が第2階調値に変換されるから、アンチエイリアス処理が施された画像に対してディザマトリクスを用いた減色処理を施した場合のエッジの滑らかさの低下を抑制することができる。
また、本発明は、上記の表示装置を有することを特徴とする電子機器を提供する。
この構成によれば、エッジの候補となる画素のうち、中間階調の画素の階調値が第1階調値から第3階調値までの範囲に含まれる場合には、当該階調値が背景に対応する第1階調値に変換され、当該階調値が当該範囲に含まれない場合には、当該階調値が第2階調値に変換されるから、アンチエイリアス処理が施された画像に対してディザマトリクスを用いた減色処理を施した場合のエッジの滑らかさの低下を抑制することができる。
この構成によれば、エッジの候補となる画素のうち、中間階調の画素の階調値が第1階調値から第3階調値までの範囲に含まれる場合には、当該階調値が背景に対応する第1階調値に変換され、当該階調値が当該範囲に含まれない場合には、当該階調値が第2階調値に変換されるから、アンチエイリアス処理が施された画像に対してディザマトリクスを用いた減色処理を施した場合のエッジの滑らかさの低下を抑制することができる。
また、本発明は、a階調のデータをb階調(b<a)のデータに変換する減色処理に用いられるディザ値が2次元配置されたディザマトリクスを記憶する第1記憶手段と、2次元配置された複数の画素の各々に対応付けてa階調の第1画像データを記憶する第2記憶手段とを有する表示装置の制御方法であって、前記複数の画素からエッジの候補となる画素を抽出する第1抽出ステップと、前記第1抽出ステップにおいて抽出された画素のうち、画像の背景に対応する第1階調値と予め定められた第2階調値とを両端とする範囲内に階調値が含まれる画素を抽出する第2抽出ステップと、前記第2抽出ステップにおいて抽出された画素の階調値を前記第1階調値と前記第2階調値との間の値である第3階調値と比較し、前記第1階調値と前記第3階調値とを両端とする範囲内に階調値が含まれる画素の階調値を前記第1階調値に変換し、当該範囲内に階調値が含まれない画素の階調値を前記第2階調値に変換する第1変換ステップと、前記第1変換ステップにおいて階調値が変換された前記第1画像データを前記ディザマトリクスを用いた減色処理によってb階調の第2画像データに変換する第2変換手段とを有することを特徴とする制御方法を提供する。
この構成によれば、エッジの候補となる画素のうち、中間階調の画素の階調値が第1階調値から第3階調値までの範囲に含まれる場合には、当該階調値が背景に対応する第1階調値に変換され、当該階調値が当該範囲に含まれない場合には、当該階調値が第2階調値に変換されるから、アンチエイリアス処理が施された画像に対してディザマトリクスを用いた減色処理を施した場合のエッジの滑らかさの低下を抑制することができる。
この構成によれば、エッジの候補となる画素のうち、中間階調の画素の階調値が第1階調値から第3階調値までの範囲に含まれる場合には、当該階調値が背景に対応する第1階調値に変換され、当該階調値が当該範囲に含まれない場合には、当該階調値が第2階調値に変換されるから、アンチエイリアス処理が施された画像に対してディザマトリクスを用いた減色処理を施した場合のエッジの滑らかさの低下を抑制することができる。
また、本発明は、a階調(2<a)のデータを2階調のデータに変換する減色処理に用いられるディザ値が2次元配置されたディザマトリクスを記憶する第1記憶手段と、2次元配置された複数の画素の各々に対応付けてa階調の第1画像データを記憶する第2記憶手段とを有する表示装置の制御方法であって、前記複数の画素からエッジの候補となる画素を抽出する第1抽出ステップと、前記第1抽出ステップにおいて抽出された画素の階調値を、a階調の最大値である第1階調値とa階調の最小値である第2階調値との間の値である第3階調値と比較し、前記第1階調値と前記第3階調値とを両端とする範囲内に階調値が含まれる画素の階調値を前記第1階調値に変換し、当該範囲内に階調値が含まれない画素の階調値を前記第2階調値に変換する第1変換ステップと、前記第1変換ステップにおいて階調値が変換された前記第1画像データを前記ディザマトリクスを用いた減色処理によって2階調の第2画像データに変換する第2変換ステップとを有することを特徴とする制御方法を提供する。
この構成によれば、エッジの候補となる画素のうち、中間階調の画素の階調値が第1階調値から第3階調値までの範囲に含まれる場合には、当該階調値が背景に対応する第1階調値に変換され、当該階調値が当該範囲に含まれない場合には、当該階調値が第2階調値に変換されるから、アンチエイリアス処理が施された画像に対してディザマトリクスを用いた減色処理を施した場合のエッジの滑らかさの低下を抑制することができる。
この構成によれば、エッジの候補となる画素のうち、中間階調の画素の階調値が第1階調値から第3階調値までの範囲に含まれる場合には、当該階調値が背景に対応する第1階調値に変換され、当該階調値が当該範囲に含まれない場合には、当該階調値が第2階調値に変換されるから、アンチエイリアス処理が施された画像に対してディザマトリクスを用いた減色処理を施した場合のエッジの滑らかさの低下を抑制することができる。
<第1実施形態の構成>
図1は、電子機器1のハードウェア構成を示すブロック図である。電子機器1は、画像を表示する表示装置である。この例で、電子機器1は、電子書籍(文書の一例)を閲覧するための装置、いわゆる電子ブックリーダーである。電子機器1は、表示部10と、コントローラー20と、CPU30と、VRAM40と、RAM50と、記憶部60と、入力部70とを有する。表示部10は、画像を表示する表示素子を含むディスプレイパネルを有する。この例で、表示素子は、電圧の印加等によりエネルギーを与えなくても表示を保持するメモリー性の表示素子として、電気泳動粒子を用いた表示素子を有する。この表示素子により、表示部10は、モノクロ複数階調(この例では白黒2階調)の像を表示する。コントローラー20は、表示部10を制御する制御装置である。CPU30は、電子機器1の各部を制御する装置である。CPU30は、RAM50をワークエリアとして、ROM(図示略)または記憶部60に記憶されているプログラムを実行する。VRAM40は、表示部10に表示させる画像を示す画像データを記憶するメモリーである。RAM50は、データを記憶する揮発性のメモリーである。記憶部60は、電子書籍のデータ(書籍データ)に加え、各種のデータおよびアプリケーションプログラムを記憶する記憶装置であり、HDDまたはフラッシュメモリーなど不揮発性のメモリーを有する。記憶部60は、複数の電子書籍のデータを記憶することができる。入力部70は、ユーザーの指示を入力するための入力装置であり、例えば、タッチスクリーン、キーパッド、またはボタンを含む。以上の要素は、バスにより接続されている。
図1は、電子機器1のハードウェア構成を示すブロック図である。電子機器1は、画像を表示する表示装置である。この例で、電子機器1は、電子書籍(文書の一例)を閲覧するための装置、いわゆる電子ブックリーダーである。電子機器1は、表示部10と、コントローラー20と、CPU30と、VRAM40と、RAM50と、記憶部60と、入力部70とを有する。表示部10は、画像を表示する表示素子を含むディスプレイパネルを有する。この例で、表示素子は、電圧の印加等によりエネルギーを与えなくても表示を保持するメモリー性の表示素子として、電気泳動粒子を用いた表示素子を有する。この表示素子により、表示部10は、モノクロ複数階調(この例では白黒2階調)の像を表示する。コントローラー20は、表示部10を制御する制御装置である。CPU30は、電子機器1の各部を制御する装置である。CPU30は、RAM50をワークエリアとして、ROM(図示略)または記憶部60に記憶されているプログラムを実行する。VRAM40は、表示部10に表示させる画像を示す画像データを記憶するメモリーである。RAM50は、データを記憶する揮発性のメモリーである。記憶部60は、電子書籍のデータ(書籍データ)に加え、各種のデータおよびアプリケーションプログラムを記憶する記憶装置であり、HDDまたはフラッシュメモリーなど不揮発性のメモリーを有する。記憶部60は、複数の電子書籍のデータを記憶することができる。入力部70は、ユーザーの指示を入力するための入力装置であり、例えば、タッチスクリーン、キーパッド、またはボタンを含む。以上の要素は、バスにより接続されている。
図2は、表示部10の断面構造を示す模式図である。表示部10は、第1基板11と、電気泳動層12と、第2基板13とを有する。第1基板11および第2基板13は、電気泳動層12を挟持するための基板である。
第1基板11は、基板111と、接着層112と、回路層113とを有する。基板111は、絶縁性及び可撓性を有する材料、例えばポリカーボネートで形成されている。基板111は、軽量性、可撓性、弾性及び絶縁性を有するものであれば、ポリカーボネート以外の樹脂材料により形成されてもよい。別の例で、基板111は、可撓性を有しないガラスにより形成されていてもよい。接着層112は、基板111と回路層113とを接着する層である。回路層113は、電気泳動層12を駆動するための回路を有する層である。回路層113は、画素電極114を有する。
電気泳動層12は、マイクロカプセル121と、バインダー122とを有する。マイクロカプセル121は、バインダー122によって固定されている。バインダー122としては、マイクロカプセル121との親和性が良好で電極との密着性が優れ、かつ絶縁性を有する材料が用いられる。マイクロカプセル121は、内部に分散媒および電気泳動粒子が格納されたカプセルである。マイクロカプセル121は、柔軟性を有する材料、例えばアラビアゴム・ゼラチン系の化合物またはウレタン系の化合物等が用いられる。なお、マイクロカプセル121と画素電極114との間には、接着剤により形成された接着層が設けられてもよい。
分散媒は、水、アルコール系溶媒(メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど)、エステル類(酢酸エチル、酢酸ブチルなど)、ケトン類(アセトン、メチルエチルケトン、メチルイソブチルケトンなど)、脂肪族炭化水素(ぺンタン、ヘキサン、オクタンなど)、脂環式炭化水素(シクロへキサン、メチルシクロへキサンなど)、芳香族炭化水素(ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類(キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど))、ハロゲン化炭化水素(塩化メチレン、クロロホルム、四塩化炭素、1,2−ジクロロエタンなど)、またはカルボン酸塩である。別の例で、分散媒は、その他の油類であってもよい。また、分散媒は、これらの物質が混合されたものでもよい。さらに別の例で、分散媒には、界面活性剤などが配合されてもよい。
電気泳動粒子は、分散媒中で電界によって移動する性質を有する粒子(高分子またはコロイド)である。本実施形態においては白の電気泳動粒子と黒の電気泳動粒子がマイクロカプセル121内に格納されている。黒の電気泳動粒子は、例えば、アニリンブラックやカーボンブラック等の黒色顔料を含む粒子であり、本実施形態では正に帯電されている。白の電気泳動粒子は、例えば、二酸化チタンや酸化アルミニウム等の白色顔料を含む粒子であり、本実施形態では負に帯電されている。
第2基板13は、共通電極131と、フィルム132とを有する。フィルム132は、電気泳動層12の封止および保護をするものである。フィルム132は、透明で絶縁性を有する材料、例えばポリエチレンテレフタレートにより形成される。共通電極131は、透明で導電性を有する材料、例えば酸化インジウムスズ(Indium Tin Oxide、ITO)により形成される。
図3は、表示部10の回路の構成を示す図である。表示部10は、m本の走査線115と、n本のデータ線116と、m×n個の画素14と、走査線駆動回路16と、データ線駆動回路17とを有する。走査線駆動回路16およびデータ線駆動回路17は、コントローラー20により制御される。走査線115は、行方向(x方向)に沿って配置されており、走査信号を伝達する。走査信号は、m本の走査線115の中から一の走査線115を順次排他的に選択する信号である。データ線116は、列方向(y方向)に沿って配置されており、データ信号を伝達する。データ信号は、各画素の階調を示す信号である。走査線115とデータ線116とは絶縁されている。画素14は、走査線115およびデータ線116の交差に対応して設けられており、データ信号に応じた階調を示す。なお、複数の走査線115のうち一の走査線115を他と区別する必要があるときは、第1行、第2行、・・・、第m行の走査線115という。データ線116についても同様である。m×
n個の画素14により、表示領域15が形成される。表示領域15のうち、第i行第j列の画素14を区別するときは、画素(j,i)という。階調値等、画素14と一対一に対応するパラメーターについても同様である。
n個の画素14により、表示領域15が形成される。表示領域15のうち、第i行第j列の画素14を区別するときは、画素(j,i)という。階調値等、画素14と一対一に対応するパラメーターについても同様である。
走査線駆動回路16は、m本の走査線115の中から、一の走査線115を順次排他的に選択するための走査信号Yを出力する。走査信号Yは、順次排他的にH(High)レベルとなる信号である。データ線駆動回路17は、データ信号Xを出力する。データ信号Xは、画素の階調値に応じたデータ電圧を示す信号である。データ線駆動回路17は、走査信号により選択されている行の画素に対応するデータ電圧を示すデータ信号を出力する。走査線駆動回路16およびデータ線駆動回路17は、コントローラー20により制御される。
図4は、画素14の等価回路を示す図である。画素14は、トランジスター141と、容量142と、画素電極114と、電気泳動層12と、共通電極131とを有する。トランジスター141は、画素電極114へのデータの書き込みを制御するスイッチング素子、例えばnチャネルのTFT(Thin Film Transistor)である。トランジスター141のゲート、ソース、およびドレインはそれぞれ、走査線115、データ線116、および画素電極114に接続されている。L(Low)レベルの走査信号(非選択信号)がゲートに入力されているとき、トランジスター141のソースとドレインは絶縁する。Hレベルの走査信号(選択信号)がゲートに入力されると、トランジスター141のソースとドレインは導通し、画素電極114にデータ電圧が書き込まれる。また、トランジスター141のドレインには容量142も接続されている。容量142の他端は、電位Vcomの容量配線117に接続されている。容量142は、データ電圧に応じた電荷を保持する。画素電極114は、画素14に一つずつ設けられており、共通電極131と対向している。共通電極131は、すべての画素14に共通であり、共通電極用配線118を介して電位EPcomが与えられる。電位EPcomは、電位Vcomと同電位としてもよい。画素電極114と共通電極131との間には電気泳動層12が挟まれている。画素電極114、電気泳動層12、および共通電極131により、電気泳動素子143が形成される。電気泳動層12には、画素電極114と共通電極131との電位差に相当する電圧が印加される。マイクロカプセル121において、電気泳動層12に印加されている電圧に応じて電気泳動粒子が移動し、階調表現をする。共通電極131の電位EPcomに対して画素電極114の電位が正(例えば+15V)である場合、負に帯電している白の電気泳動粒子が画素電極114側に移動し、正に帯電している黒の電気泳動粒子が共通電極131側に移動する。このとき第2基板13側から表示部10を見ると、画素が黒に見える。共通電極131の電位EPcomに対して画素電極114の電位が負(例えば−15V)である場合、正に帯電している黒の電気泳動粒子が画素電極114側に移動し、負に帯電している白の電気泳動粒子が共通電極131側に移動する。このとき、画素が白に見える。
なお、以下の説明においては、走査線駆動回路16が第1行の走査線を選択してから第m行の走査線の選択が終了するまでの期間を「フレーム期間」または単に「フレーム」という。各走査線115は、1フレームに一回ずつ選択され、各画素14には1フレームに一回ずつデータ信号が供給される。
図5は、コントローラー20の機能構成を示す図である。
第1記憶手段201は、a階調(2<a)のデータを2階調のデータに変換する減色処理に用いられるディザ値が2次元配置されたディザマトリクスを記憶する。aは、3以上の整数であればいくつでもよいが、本実施形態では、一例として、a=16とする。ディザマトリクスの具体例については、後述する。
第2記憶手段202は、2次元配置された複数の画素14の各々に対応付けてa階調の第1画像データを記憶する。本実施形態では、第1画像データの階調値は、0から15までの整数値のいずれかであり、0が黒画素、15が白画素すなわち背景色に対応する。
第1記憶手段201は、a階調(2<a)のデータを2階調のデータに変換する減色処理に用いられるディザ値が2次元配置されたディザマトリクスを記憶する。aは、3以上の整数であればいくつでもよいが、本実施形態では、一例として、a=16とする。ディザマトリクスの具体例については、後述する。
第2記憶手段202は、2次元配置された複数の画素14の各々に対応付けてa階調の第1画像データを記憶する。本実施形態では、第1画像データの階調値は、0から15までの整数値のいずれかであり、0が黒画素、15が白画素すなわち背景色に対応する。
第1抽出手段203は、前記複数の画素からエッジの候補となる画素を抽出する。ここで「エッジ」とは、背景に相当する階調値以外の階調値の表示を行っている画素のうち、当該画素に隣り合う画素の少なくとも一部(又は当該画素の近傍の画素の少なくとも一部)が、背景に相当する階調値の表示となっている画素をいう。また、「エッジの候補」とは、減色処理の結果、エッジとなる可能性を有している画素を言う。エッジの候補となる画素を抽出する方法は、いかなる方法でもよい。その一例として、本実施形態では、第1画像データにおいて、対象画素の周囲8近傍(対象画素の上、下、左、右、左上、左下、右上、右下で対象画素に隣接する画素)のいずれかの画素が背景に相当する階調値(白画素)である場合に、当該対象画素をエッジの候補となる画素として抽出する。
第1変換手段204は、第1抽出手段203によって抽出された画素の階調値を、a階調の最大値である第1階調値とa階調の最小値である第2階調値との間の値である第3階調値と比較し、第1階調値から第3階調値までの範囲内に階調値が含まれる画素の階調値を第1階調値に変換し、当該範囲内に階調値が含まれない画素の階調値を第2階調値に変換する。本実施形態では、第1階調値=15、第2階調値=0である。ここで、例えば第3階調値=8とすると、第1抽出手段203によって抽出された画素の階調値が8以上15以下であるならば、当該画素の階調値が15(白画素)に変換され、当該画素の階調値が0以上7以下であるならば、当該画素の階調値が0(黒画素)に変換される。
第2変換手段205は、第1変換手段204によって階調値が変換された第1画像データを前記ディザマトリクスを用いた減色処理によって2階調の第2画像データに変換する。
第2変換手段205は、第1変換手段204によって階調値が変換された第1画像データを前記ディザマトリクスを用いた減色処理によって2階調の第2画像データに変換する。
図6は、ディザマトリクスを用いた減色処理を説明する図である。減色処理とは、a階調のデータを、b階調のデータ(aおよびbは、a>bを満たす2以上の自然数)に変換する処理をいう。ここでは、16階調で表現された元画像のデータを、減色処理により2階調のデータに変換する例を説明する。図6(a)は、元データである画像データを例示する図である。この画像は、4行4列の画素を有する。各画素の階調は16階調(0〜15)で表現される。ここでは、すべての画素の階調値が「8」である画像が示されている。図6(b)は、ディザマトリクスを例示する図である。図6(b)は、いわゆるベイヤー(Bayer)型のディザマトリクスを示している。ディザマトリクスにおいて、基本的には、階調値に相当する数値(0〜15の16個の数値。以下「ディザ値」という)が、ある規則に従って配置されている。なお、図6(b)の例では、ディザ値「0」は使用されておらず、1〜15の15個の数値が用いられている。このため、中間階調に相当するディザ値「8」がディザマトリクスにおいて2回登場している。
ディザマトリクスを用いた2値化処理は以下のように行われる。まず、元データの階調値と、ディザマトリクスのディザ値とが加算される。加算は、対応する画素およびセルについて行われる。例えば、元データにおける第i行第j列の画素の階調値と、ディザマトリクスにおける第i行第j列のセルのディザ値とが加算される。図6(c)は、両者が加算された状態を示している。次に、この加算値に対し、しきい値を基準として2値化が行われる。しきい値としては、階調数に応じた数値、この例では「16」が用いられる。すなわち、加算値が16未満である画素の階調値は「0」に変換され、加算値が16以上である画素の階調値は「1」に変換される。図6(d)は、2値化後の状態を示している。図6(d)において、白塗りの画素(白画素)は階調値「1」に相当し、黒塗りの画素(黒画素)は階調値「0」に相当する。なお、ディザマトリクスにおいてディザ値「0」が用いられていない理由は、階調値「15」の画素については、加算値が必ずしきい値以上となるようにするためである。仮に、階調値「15」の画素にディザ値「0」が加算された場合を考えると、加算値は「15」でありしきい値以上とならず、最大階調値を有する画素の階調が「0」に変換される可能性が生じてしまう。このような事態を避けるため、ディザ値「0」は用いられていない。
図7は、画像のエッジの部分にディザ処理が施された例を示す図である。図7(a)は、ディザ処理前の元画像を示す図である。図7(b)は、元画像に対応する元画像データを示す図である。図7(c)は、元画像データに図6(b)のディザ値が加算された値を示す図である。図7(d)は、ディザ処理後の画像を示す図である。このように、白画素と黒画素のいずれかで表された画像は、ディザ処理を経てもエッジの形状が変わらない。
図8は、アンチエイリアス処理が施された画像にディザ処理が施された例を示す図である。図8(a)は、図7(a)と同じ元画像である。
図8(b)は、元画像にアンチエイリアス処理が施された場合の画像を示す図である。このように、アンチエイリアス処理によってエッジの部分の画素が中間階調に変換されるので、変換前と比べてエッジが滑らかに見えるようになる。なお、本実施形態では、アンチエイリアス処理の具体的な手法は問わない。
図8(c)は、図8(b)に示す画像に対応する画像データを示す図である。この例では、エッジに相当する階調値「0」または「15」の画素の階調値が「4」、「8」、「12」のいずれかに変換されている。
図8(b)は、元画像にアンチエイリアス処理が施された場合の画像を示す図である。このように、アンチエイリアス処理によってエッジの部分の画素が中間階調に変換されるので、変換前と比べてエッジが滑らかに見えるようになる。なお、本実施形態では、アンチエイリアス処理の具体的な手法は問わない。
図8(c)は、図8(b)に示す画像に対応する画像データを示す図である。この例では、エッジに相当する階調値「0」または「15」の画素の階調値が「4」、「8」、「12」のいずれかに変換されている。
図8(d)は、図8(c)に示す画像データにディザ値が加算された後の値を示す図である。図8(e)は、元画像にアンチエイリアス処理に続いてディザ処理が施された場合の画像、すなわち、図8(d)に示す画素のうち、値が16以上である画素を白画素に、値が16未満である画素を黒画素に変換したものである。同図では、元画像において白画素であった画素(2,3)と画素(3,3)が黒画素に変換されている。このように、アンチエイリアス処理後の画像にディザ処理を施すと、エッジの滑らかさが低下するとともに、アンチエイリアス処理前の元画像よりもエッジの形状が乱れてしまうことがあり得る。
<第1実施形態の動作>
図9は、本実施形態の動作を示す流れ図である。
ステップS101において、第1抽出手段203は、処理の対象となる対象画素を特定する。具体的には、第1抽出手段203が、第2記憶手段202に記憶されている第1画像データを読み出し、i=1からi=mまで、順に1行ずつ走査線を選択し、走査線毎に、j=1からj=nまで、順に1列ずつデータ線を選択することにより、画素(j,i)を選択する。画素(j,i)が選択されたならば、当該画素が白画素、すなわち当該画素の階調値が「15」であるか否かを判定し、当該画素が白画素でないと判定された場合に、当該画素を対象画素として特定し、ステップS102に進む。当該画素が白画素であると判定された場合には、次の画素を選択して白画素か否かの判定を行い、白画素でない画素が選択されるまで、この選択と判定を繰り返す。
図9は、本実施形態の動作を示す流れ図である。
ステップS101において、第1抽出手段203は、処理の対象となる対象画素を特定する。具体的には、第1抽出手段203が、第2記憶手段202に記憶されている第1画像データを読み出し、i=1からi=mまで、順に1行ずつ走査線を選択し、走査線毎に、j=1からj=nまで、順に1列ずつデータ線を選択することにより、画素(j,i)を選択する。画素(j,i)が選択されたならば、当該画素が白画素、すなわち当該画素の階調値が「15」であるか否かを判定し、当該画素が白画素でないと判定された場合に、当該画素を対象画素として特定し、ステップS102に進む。当該画素が白画素であると判定された場合には、次の画素を選択して白画素か否かの判定を行い、白画素でない画素が選択されるまで、この選択と判定を繰り返す。
ステップS102において、第1抽出手段203は、特定された対象画素がエッジの候補か否かを判定する。具体的には、第1抽出手段203が、対象画素の周囲8近傍のいずれかの画素が白画素である場合に、対象画素がエッジの候補であると判定する(S102:YES)。一方、対象画素がエッジの候補でないと判定された場合(S102:NO)には、ステップS106の処理に進む。
ステップS103において、第1変換手段204は、エッジの候補である対象画素の階調値に応じて処理内容を選択する。具体的には、第1変換手段204が、当該対象画素の階調値を第3階調値である8と比較し、階調値が8以上であるならば(ステップS103:YES)、ステップS105の処理に進む。一方、階調値が8未満であるならば(ステップS103:NO)、ステップS104の処理に進む。
ステップS104において、第1変換手段204は、対象画素の階調値を第2階調値である0(黒画素)に変換し、第1画像データにおける対象画素の階調値を上書きする。
ステップS105において、第1変換手段204は、対象画素の階調値を第1階調値である15(白画素)に変換し、第1画像データにおける対象画素の階調値を上書きする。
ステップS105において、第1変換手段204は、対象画素の階調値を第1階調値である15(白画素)に変換し、第1画像データにおける対象画素の階調値を上書きする。
ステップS106において、第2変換手段205は、第1画像データを、ディザマトリクスを用いた減色処理によって2階調の第2画像データに変換する。
ステップS107において、第1抽出手段203は、第1画像データに含まれる全画素に対して処理が完了したか否かを判定し、完了したならば(ステップS107:YES)、処理を終了し、一方、完了していないならば(ステップS107:NO)、ステップS101に戻り、次の対象画素を特定する。
ステップS107において、第1抽出手段203は、第1画像データに含まれる全画素に対して処理が完了したか否かを判定し、完了したならば(ステップS107:YES)、処理を終了し、一方、完了していないならば(ステップS107:NO)、ステップS101に戻り、次の対象画素を特定する。
図10は、本実施形態における処理の具体例を示す図である。なお、図9の流れ図では対象画素毎にステップS102乃至S106の処理が順次実行されるが、ここでは、理解を容易にするために、ステップ毎に全画素に対する処理結果を示す。
図10(a)は、図8(c)に示す画像データに対してステップS102の処理が施された結果を示す図である。すなわち、同図では、アンチエイリアス処理が施された第1画像データから、周囲8近傍が白画素である画素が対象画素として抽出されている(斜線を施した画素)。
図10(b)は、ステップS102で抽出された対象画素に対してステップS103乃至S105の処理が施された結果を示す図である。すなわち、同図では、ステップS102で抽出された画素のうち、階調値が8以上である画素の階調値が15に変換され、階調値が8未満である画素の階調値が0に変換されている。
図10(a)は、図8(c)に示す画像データに対してステップS102の処理が施された結果を示す図である。すなわち、同図では、アンチエイリアス処理が施された第1画像データから、周囲8近傍が白画素である画素が対象画素として抽出されている(斜線を施した画素)。
図10(b)は、ステップS102で抽出された対象画素に対してステップS103乃至S105の処理が施された結果を示す図である。すなわち、同図では、ステップS102で抽出された画素のうち、階調値が8以上である画素の階調値が15に変換され、階調値が8未満である画素の階調値が0に変換されている。
図10(c)は、図10(b)に示す画像データに対してステップS106においてディザ値が加算された値である加算値を示す図である。
図10(d)は、ステップS106におけるディザ処理後の画像を示す図である。すなわち、図10(c)に示す各画素の加算値がしきい値である16と比較され、加算値が16以上である画素の階調値が1(白画素)に変換され、加算値が16未満である画素の階調値が0(黒画素)に変換されている。この画像を図8(a)、8(b)、8(e)と比較すると、アンチエイリアス処理(図8(b))の効果が取り除かれた分だけエッジの滑らかさは低下するものの、元画像(図(a))からの変化は、画素(2,3)が白画素から黒画素に変換されるに留まっており、本実施形態を適用しない場合(図8(e))よりもエッジの乱れが抑制されていることがわかる。
このように、本実施形態によれば、アンチエイリアス処理が施された画像に対してディザマトリクスを用いた減色処理を施した場合のエッジの滑らかさの低下を抑制することができる。
図10(d)は、ステップS106におけるディザ処理後の画像を示す図である。すなわち、図10(c)に示す各画素の加算値がしきい値である16と比較され、加算値が16以上である画素の階調値が1(白画素)に変換され、加算値が16未満である画素の階調値が0(黒画素)に変換されている。この画像を図8(a)、8(b)、8(e)と比較すると、アンチエイリアス処理(図8(b))の効果が取り除かれた分だけエッジの滑らかさは低下するものの、元画像(図(a))からの変化は、画素(2,3)が白画素から黒画素に変換されるに留まっており、本実施形態を適用しない場合(図8(e))よりもエッジの乱れが抑制されていることがわかる。
このように、本実施形態によれば、アンチエイリアス処理が施された画像に対してディザマトリクスを用いた減色処理を施した場合のエッジの滑らかさの低下を抑制することができる。
<第2実施形態の構成>
第2実施形態のハードウェア構成は、第1実施形態と同様である。
図11は、本実施形態に係るコントローラー80の機能構成を示す図である。
第1記憶手段801は、a階調のデータをb階調(b<a)のデータに変換する減色処理に用いられるディザ値が2次元配置されたディザマトリクスを記憶する。bは、2以上の整数であればいくつでもよいが、本実施形態では、一例として、a=16、b=4とする。ディザ値は、第1実施形態と同様のものを用いる。
第2記憶手段802は、2次元配置された複数の画素14の各々に対応付けてa階調の第1画像データを記憶する。本実施形態では、第1実施形態と同様に、第1画像データの階調値は、0から15までの整数値のいずれかであり、0が黒画素、15が白画素すなわち背景色に対応する。
第2実施形態のハードウェア構成は、第1実施形態と同様である。
図11は、本実施形態に係るコントローラー80の機能構成を示す図である。
第1記憶手段801は、a階調のデータをb階調(b<a)のデータに変換する減色処理に用いられるディザ値が2次元配置されたディザマトリクスを記憶する。bは、2以上の整数であればいくつでもよいが、本実施形態では、一例として、a=16、b=4とする。ディザ値は、第1実施形態と同様のものを用いる。
第2記憶手段802は、2次元配置された複数の画素14の各々に対応付けてa階調の第1画像データを記憶する。本実施形態では、第1実施形態と同様に、第1画像データの階調値は、0から15までの整数値のいずれかであり、0が黒画素、15が白画素すなわち背景色に対応する。
第1抽出手段803は、前記複数の画素からエッジの候補となる画素を抽出する。エッジの候補となる画素を抽出する方法は、第1実施形態と同様である。
第2抽出手段806は、第1抽出手段803によって抽出された画素のうち、画像の背景に対応する第1階調値から予め定められた第2階調値までの範囲内に階調値が含まれる画素を抽出する。具体的には、第1階調値は15である。第2階調値は0から14までのいずれの値でもよいが、本実施形態では、a階調の全範囲のうち第1階調値からの幅がa/(b−1)以下である範囲の第1階調値と反対側の端点に対応する階調値を第2階調値として定める。すなわち、a=16、b=4の場合、「0」〜「15」の全範囲のうち「15」からの幅が16/3=5.3以下である範囲の「15」と反対側の端点に対応する「10」を第2階調値として定める。
第2抽出手段806は、第1抽出手段803によって抽出された画素のうち、画像の背景に対応する第1階調値から予め定められた第2階調値までの範囲内に階調値が含まれる画素を抽出する。具体的には、第1階調値は15である。第2階調値は0から14までのいずれの値でもよいが、本実施形態では、a階調の全範囲のうち第1階調値からの幅がa/(b−1)以下である範囲の第1階調値と反対側の端点に対応する階調値を第2階調値として定める。すなわち、a=16、b=4の場合、「0」〜「15」の全範囲のうち「15」からの幅が16/3=5.3以下である範囲の「15」と反対側の端点に対応する「10」を第2階調値として定める。
第1変換手段804は、第2抽出手段806によって抽出された画素の階調値を第1階調値と第2階調値との間の値である第3階調値と比較し、第1階調値から第3階調値までの範囲内に階調値が含まれる画素の階調値を第1階調値に変換し、当該範囲内に階調値が含まれない画素の階調値を第2階調値に変換する。本実施形態では、一例として、反射率80%に相当する12を第3階調値とする。この場合、第1抽出手段803によって抽出された画素の階調値が12以上であるならば、当該画素の階調値が15(白画素)に変換され、当該画素の階調値が12未満であるならば、当該画素の階調値が0(黒画素)に変換される。
第2変換手段805は、第1変換手段804によって階調値が変換された第1画像データをディザマトリクスを用いた減色処理によってb階調の第2画像データに変換する。
第2変換手段805は、第1変換手段804によって階調値が変換された第1画像データをディザマトリクスを用いた減色処理によってb階調の第2画像データに変換する。
<第2実施形態の動作>
図12は、本実施形態の動作を示す流れ図である。
ステップS201において、第1抽出手段803は、処理の対象となる対象画素を特定する。特定の具体的な手順は、第1実施形態と同様である。
ステップS202において、第1抽出手段803は、特定された対象画素がエッジの候補か否かを判定する。判定の具体的な手順は、第1実施形態と同様である。
図12は、本実施形態の動作を示す流れ図である。
ステップS201において、第1抽出手段803は、処理の対象となる対象画素を特定する。特定の具体的な手順は、第1実施形態と同様である。
ステップS202において、第1抽出手段803は、特定された対象画素がエッジの候補か否かを判定する。判定の具体的な手順は、第1実施形態と同様である。
ステップS203において、第2抽出手段806は、対象画素の絞り込みを行う。具体的には、第2抽出手段806が、当該対象画素の階調値を第2階調値と比較し、階調値が10以上であるならば(ステップS203:YES)、ステップS204の処理に進む。一方、階調値が10未満であるならば(ステップS203:NO)、ステップS207の処理に進む。
ステップS204において、第1変換手段804は、対象画素の階調値に応じて処理内容を選択する。具体的には、第1変換手段804が、当該対象画素の階調値を第3階調値である12と比較し、階調値が12以上であるならば(ステップS204:YES)、ステップS206の処理に進む。一方、階調値が12未満であるならば(ステップS204:NO)、ステップS205の処理に進む。
ステップS204において、第1変換手段804は、対象画素の階調値に応じて処理内容を選択する。具体的には、第1変換手段804が、当該対象画素の階調値を第3階調値である12と比較し、階調値が12以上であるならば(ステップS204:YES)、ステップS206の処理に進む。一方、階調値が12未満であるならば(ステップS204:NO)、ステップS205の処理に進む。
ステップS205において、第1変換手段804は、対象画素の階調値を第2階調値である0(黒画素)に変換し、第1画像データにおける対象画素の階調値を上書きする。
ステップS206において、第1変換手段804は、対象画素の階調値を第1階調値である15(白画素)に変換し、第1画像データにおける対象画素の階調値を上書きする。
ステップS206において、第1変換手段804は、対象画素の階調値を第1階調値である15(白画素)に変換し、第1画像データにおける対象画素の階調値を上書きする。
ステップS207において、第2変換手段805は、第1画像データを、ディザマトリクスを用いた減色処理によって4階調の第2画像データに変換する。
ステップS208において、第1抽出手段803は、第1画像データに含まれる全画素に対して処理が完了したか否かを判定し、完了したならば(ステップS208:YES)、処理を終了し、一方、完了していないならば(ステップS208:NO)、ステップS201に戻り、次の対象画素を特定する。
ステップS208において、第1抽出手段803は、第1画像データに含まれる全画素に対して処理が完了したか否かを判定し、完了したならば(ステップS208:YES)、処理を終了し、一方、完了していないならば(ステップS208:NO)、ステップS201に戻り、次の対象画素を特定する。
図13は、本実施形態における処理の具体例を示す図である。なお、図12の流れ図では対象画素毎にステップS202乃至S207の処理が順次実行されるが、ここでは、理解を容易にするために、ステップ毎に全画素に対する処理結果を示す。
図13(a)は、図8(c)に示す画像データに対してステップS202の処理が施された結果を示す図である。すなわち、同図では、アンチエイリアス処理が施された第1画像データから、周囲8近傍が白画素である画素が対象画素として抽出されている(斜線を施した画素)。
図13(a)は、図8(c)に示す画像データに対してステップS202の処理が施された結果を示す図である。すなわち、同図では、アンチエイリアス処理が施された第1画像データから、周囲8近傍が白画素である画素が対象画素として抽出されている(斜線を施した画素)。
図13(b)は、ステップS202で抽出された対象画素に対してステップS203の処理が施された結果を示す図である。すなわち、同図では、ステップS202で抽出された画素のうち、階調値が10以上である画素が抽出されている(斜線を施した画素)。
図13(c)は、ステップS203で抽出された画素に対してステップS204乃至206の処理が施された結果を示す図である。すなわち、ステップS203で抽出された画素の階調値が12であるため、同図では、当該画素の階調値が15に変換されている。
図13(c)は、ステップS203で抽出された画素に対してステップS204乃至206の処理が施された結果を示す図である。すなわち、ステップS203で抽出された画素の階調値が12であるため、同図では、当該画素の階調値が15に変換されている。
図13(d)は、図13(c)に示す画像データに対してステップS207においてディザ値が加算された値である加算値を示す図である。
図13(e)は、ステップS106におけるディザ処理後の画像を示す図である。本実施形態では、4階調に減色処理するので、一例として、しきい値を8、16、20とする。その結果、同図では、加算値が8未満の画素の階調値が0(黒画素)に変換され、加算値が8以上16未満の画素の階調値が1(ダークグレー画素)に変換され、加算値が16以上20未満の画素の階調値が2(ライトグレー画素)に変換され、加算値が20以上の画素の階調値が3(白画素)に変換されている。この画像を図8(a)、8(b)、8(e)と比較すると、元画像(図8(a))において黒画素であった画素(2,1)、(1,2)、(1,4)がダークグレー画素に変換されているが、黒画素とダークグレー画素が混在する領域は、視覚的には概ね黒に見えると考えられる。また、元画像において白画素であった画素(3,2)がダークグレー画素に、画素(3,3)、(2,4)がライトグレー画素に変換されているが、エッジ付近のダークグレー画素やライトグレー画素は、図8(b)の比較からもわかるとおり、アンチエイリアス処理を施したのと類似した効果をもたらすものと考えられる。また、図8(e)と比較すると、図13(e)は、エッジの滑らかさの点で上回ると考えられる。
このように、本実施形態によれば、アンチエイリアス処理が施された画像に対してディザマトリクスを用いた減色処理を施した場合のエッジの滑らかさの低下を抑制することができる。
図13(e)は、ステップS106におけるディザ処理後の画像を示す図である。本実施形態では、4階調に減色処理するので、一例として、しきい値を8、16、20とする。その結果、同図では、加算値が8未満の画素の階調値が0(黒画素)に変換され、加算値が8以上16未満の画素の階調値が1(ダークグレー画素)に変換され、加算値が16以上20未満の画素の階調値が2(ライトグレー画素)に変換され、加算値が20以上の画素の階調値が3(白画素)に変換されている。この画像を図8(a)、8(b)、8(e)と比較すると、元画像(図8(a))において黒画素であった画素(2,1)、(1,2)、(1,4)がダークグレー画素に変換されているが、黒画素とダークグレー画素が混在する領域は、視覚的には概ね黒に見えると考えられる。また、元画像において白画素であった画素(3,2)がダークグレー画素に、画素(3,3)、(2,4)がライトグレー画素に変換されているが、エッジ付近のダークグレー画素やライトグレー画素は、図8(b)の比較からもわかるとおり、アンチエイリアス処理を施したのと類似した効果をもたらすものと考えられる。また、図8(e)と比較すると、図13(e)は、エッジの滑らかさの点で上回ると考えられる。
このように、本実施形態によれば、アンチエイリアス処理が施された画像に対してディザマトリクスを用いた減色処理を施した場合のエッジの滑らかさの低下を抑制することができる。
<変形例>
上記の実施形態を次のように変形してもよい。また、実施形態と変形例とを組み合わせてもよい。また、複数の変形例を組み合わせてもよい。
上記の実施形態を次のように変形してもよい。また、実施形態と変形例とを組み合わせてもよい。また、複数の変形例を組み合わせてもよい。
<変形例1>
第1実施形態において、第3階調値を、第1階調値から第2階調値までの範囲の中央よりも第1階調値に近い値に設定するようにしてもよい。例えば、第1階調値が15、第2階調値が0の場合、第3階調値を10に設定する。この構成によれば、第3階調値を当該範囲の中央又は中央よりも第2階調値に近い値に設定した場合と比べて、第1階調値に変換される画素の割合が減るので、文字や線画などが細くなり過ぎたり、かすれたりする不具合を抑制することができる。
第1実施形態において、第3階調値を、第1階調値から第2階調値までの範囲の中央よりも第1階調値に近い値に設定するようにしてもよい。例えば、第1階調値が15、第2階調値が0の場合、第3階調値を10に設定する。この構成によれば、第3階調値を当該範囲の中央又は中央よりも第2階調値に近い値に設定した場合と比べて、第1階調値に変換される画素の割合が減るので、文字や線画などが細くなり過ぎたり、かすれたりする不具合を抑制することができる。
<変形例2>
第2実施形態において、ステップS203で階調値が第1階調値から第2階調値までの範囲に含まれないと判定された画素の階調を2階調のいずれかに変換するようにしてもよい。例えば、しきい値を5とし、階調値が5以上である画素の階調値を5に変換し、階調値が5未満である画素の階調値を0に変換するようにしてもよい。
なお、この処理を実行したとしても、4階調に減色するディザ処理により、結局、これらの画素の階調値は0、1、2のいずれかに変換されることになるので、第2実施形態との同様の効果となる。
第2実施形態において、ステップS203で階調値が第1階調値から第2階調値までの範囲に含まれないと判定された画素の階調を2階調のいずれかに変換するようにしてもよい。例えば、しきい値を5とし、階調値が5以上である画素の階調値を5に変換し、階調値が5未満である画素の階調値を0に変換するようにしてもよい。
なお、この処理を実行したとしても、4階調に減色するディザ処理により、結局、これらの画素の階調値は0、1、2のいずれかに変換されることになるので、第2実施形態との同様の効果となる。
<変形例3>
対象画素の特定においては、白画素の判定に幅を持たせてもよい。例えば、ソフトウェアによっては、256階調の画像データにおいて白画素を254といった値に設定するものもあるので、階調値の最大値が白画素であるとは限らないからである。
対象画素の特定においては、白画素の判定に幅を持たせてもよい。例えば、ソフトウェアによっては、256階調の画像データにおいて白画素を254といった値に設定するものもあるので、階調値の最大値が白画素であるとは限らないからである。
<変形例4>
実施形態は、背景が白であるという前提で説明されているが、背景が色以外、例えば黒であってもよい。この場合、第1階調値は黒に相当する。
実施形態は、背景が白であるという前提で説明されているが、背景が色以外、例えば黒であってもよい。この場合、第1階調値は黒に相当する。
<変形例5>
実施形態は、周囲8近傍に白画素が存在することをエッジ候補の判定の条件としたが、例えば、白画素であるか否かの判定の対象は、いかなる範囲でもよい。例えば、選択された画素の上下左右の4画素でもよいし、周囲24近傍でもよい。
実施形態は、周囲8近傍に白画素が存在することをエッジ候補の判定の条件としたが、例えば、白画素であるか否かの判定の対象は、いかなる範囲でもよい。例えば、選択された画素の上下左右の4画素でもよいし、周囲24近傍でもよい。
<変形例6>
本発明は、元画像において文字がグレー等の中間階調である場合に適用してもよい。この場合、ディザ処理によってエッジが黒に変換される一方で、エッジで囲まれた内部の領域に中間階調の画素が残ることがあり得るが、元画像よりも文字のエッジが強調されるため、実用上の不都合は生じないと考えられる。
本発明は、元画像において文字がグレー等の中間階調である場合に適用してもよい。この場合、ディザ処理によってエッジが黒に変換される一方で、エッジで囲まれた内部の領域に中間階調の画素が残ることがあり得るが、元画像よりも文字のエッジが強調されるため、実用上の不都合は生じないと考えられる。
<変形例7>
第1階調値、第2階調値、第3階調値の少なくとも1つに関連するパラメーターを入力させ、入力されたパラメーターに基づいて第1階調値、第2階調値、第3階調値の少なくとも1つをコントローラー20が決定するようにしてもよい。例えば、係数をユーザーが電子機器1に入力するための操作部を設け、入力された係数をコントローラー20が第1階調値、第2階調値、第3階調値の少なくとも1つの初期値に乗じるようにする。この構成によれば、パラメーターを入力するだけで第1階調値、第2階調値、第3階調値の少なくとも1つが決定されるので、ユーザが文字や線画の太さを容易に調整することができる。
第1階調値、第2階調値、第3階調値の少なくとも1つに関連するパラメーターを入力させ、入力されたパラメーターに基づいて第1階調値、第2階調値、第3階調値の少なくとも1つをコントローラー20が決定するようにしてもよい。例えば、係数をユーザーが電子機器1に入力するための操作部を設け、入力された係数をコントローラー20が第1階調値、第2階調値、第3階調値の少なくとも1つの初期値に乗じるようにする。この構成によれば、パラメーターを入力するだけで第1階調値、第2階調値、第3階調値の少なくとも1つが決定されるので、ユーザが文字や線画の太さを容易に調整することができる。
<変形例8>
処理とハードウェア要素の対応関係は実施形態で説明したものに限定されない。例えば、減色処理を行う主体はコントローラー20ではなく、CPU30であってもよい。
処理とハードウェア要素の対応関係は実施形態で説明したものに限定されない。例えば、減色処理を行う主体はコントローラー20ではなく、CPU30であってもよい。
<変形例9>
電子機器1は、電子ブックリーダーに限定されない。電子機器1は、パーソナルコンピューター、PDA(Personal Digital Assistant)、携帯電話、スマートフォン、タブレット端末、または携帯ゲーム機であってもよい。
画素14の等価回路は、実施形態で説明されたものに限定されない。画素電極114と共通電極131との間に制御された電圧を印加できる構成であれば、スイッチング素子および容量素子はどのように組み合わせられてもよい。また、この画素を駆動する方法は、単一のフレームにおいて、印加電圧の極性が異なる電気泳動素子143が存在する両極駆動、または、単一のフレームにおいてはすべての電気泳動素子143において同一の極性の電圧が印加される片極駆動のいずれであってもよい。
画素14の構造は、実施形態で説明したものに限定されない。例えば、荷電粒子の極性は実施形態で説明したものに限定されない。黒の電気泳動粒子が負に帯電し、白の電気泳動粒子が正に帯電していてもよい。この場合は、画素に印加する電圧の極性は実施形態で説明したものと逆になる。また、表示素子は、マイクロカプセルを用いた電気泳動方式の表示素子に限定されない。液晶素子または有機EL(Electro Luminescence)素子など、他の表示素子が用いられてもよい。
電子機器1は、電子ブックリーダーに限定されない。電子機器1は、パーソナルコンピューター、PDA(Personal Digital Assistant)、携帯電話、スマートフォン、タブレット端末、または携帯ゲーム機であってもよい。
画素14の等価回路は、実施形態で説明されたものに限定されない。画素電極114と共通電極131との間に制御された電圧を印加できる構成であれば、スイッチング素子および容量素子はどのように組み合わせられてもよい。また、この画素を駆動する方法は、単一のフレームにおいて、印加電圧の極性が異なる電気泳動素子143が存在する両極駆動、または、単一のフレームにおいてはすべての電気泳動素子143において同一の極性の電圧が印加される片極駆動のいずれであってもよい。
画素14の構造は、実施形態で説明したものに限定されない。例えば、荷電粒子の極性は実施形態で説明したものに限定されない。黒の電気泳動粒子が負に帯電し、白の電気泳動粒子が正に帯電していてもよい。この場合は、画素に印加する電圧の極性は実施形態で説明したものと逆になる。また、表示素子は、マイクロカプセルを用いた電気泳動方式の表示素子に限定されない。液晶素子または有機EL(Electro Luminescence)素子など、他の表示素子が用いられてもよい。
1…電子機器、10…表示部、11…第1基板、12…電気泳動層、13…第2基板、14…画素、16…走査線駆動回路、17…データ線駆動回路、20…コントローラー、30…CPU、40…VRAM、50…RAM、60…記憶部、70…入力部、111…基板、112…接着層、113…回路層、114…画素電極、115…走査線、116…データ線、121…マイクロカプセル、122…バインダー、131…共通電極、132…フィルム、141…トランジスター、201…第1記憶手段、202…第2記憶手段、203…第1抽出手段、204…第1変換手段、205…第2変換手段、801…第1記憶手段、802…第2記憶手段、803…第1抽出手段、804…第1変換手段、805…第2変換手段、806…第2抽出手段
Claims (10)
- a階調のデータをb階調(b<a)のデータに変換する減色処理に用いられるディザ値が2次元配置されたディザマトリクスを記憶する第1記憶手段と、
2次元配置された複数の画素の各々に対応付けてa階調の第1画像データを記憶する第2記憶手段と、
前記複数の画素からエッジの候補となる画素を抽出する第1抽出手段と、
前記第1抽出手段によって抽出された画素のうち、画像の背景に対応する第1階調値から予め定められた第2階調値までの範囲内に階調値が含まれる画素を抽出する第2抽出手段と、
前記第2抽出手段によって抽出された画素の階調値を前記第1階調値と前記第2階調値との間の値である第3階調値と比較し、前記第1階調値から前記第3階調値までの範囲内に階調値が含まれる画素の階調値を前記第1階調値に変換し、当該範囲内に階調値が含まれない画素の階調値を前記第2階調値に変換する第1変換手段と、
前記第1変換手段によって階調値が変換された前記第1画像データを前記ディザマトリクスを用いた減色処理によってb階調の第2画像データに変換する第2変換手段と
を有することを特徴とする制御装置。 - 前記第2抽出手段は、a階調の全範囲のうち前記第1階調値からの幅がa/(b−1)以下である範囲の前記第1階調値と反対側の端点に対応する階調値を前記第2階調値として定めることを特徴とする請求項1に記載の制御装置。
- 前記第1階調値、前記第2階調値、前記第3階調値の少なくとも1つに関連するパラメーターを入力させる入力手段と、
前記入力手段によって入力されたパラメーターに基づいて前記第1階調値、前記第2階調値、前記第3階調値の少なくとも1つを決定する決定手段と
を有することを特徴とする請求項1又は2に記載の制御装置。 - a階調(2<a)のデータを2階調のデータに変換する減色処理に用いられるディザ値が2次元配置されたディザマトリクスを記憶する第1記憶手段と、
2次元配置された複数の画素の各々に対応付けてa階調の第1画像データを記憶する第2記憶手段と、
前記複数の画素からエッジの候補となる画素を抽出する第1抽出手段と、
前記第1抽出手段によって抽出された画素の階調値を、a階調の最大値である第1階調値とa階調の最小値である第2階調値との間の値である第3階調値と比較し、前記第1階調値から前記第3階調値までの範囲内に階調値が含まれる画素の階調値を前記第1階調値に変換し、当該範囲内に階調値が含まれない画素の階調値を前記第2階調値に変換する第1変換手段と、
前記第1変換手段によって階調値が変換された前記第1画像データを前記ディザマトリクスを用いた減色処理によって2階調の第2画像データに変換する第2変換手段と
を有することを特徴とする制御装置。 - 前記第1変換手段は、a/2よりも画像の背景に対応する階調値に近い階調値を前記第3階調値として定めることを特徴とする請求項4に記載の制御装置。
- 前記第3階調値に関連するパラメーターを入力させる入力手段と、
前記入力手段によって入力されたパラメーターに基づいて前記第3階調値を決定する決定手段と
を有することを特徴とする請求項4又は5に記載の制御装置。 - 請求項1乃至6のいずれかに記載の制御装置と、
前記第2変換手段から出力された第2画像データに基づく画像を表示する表示手段と
を有することを特徴とする表示装置。 - 請求項7に記載の表示装置を有することを特徴とする電子機器。
- a階調のデータをb階調(b<a)のデータに変換する減色処理に用いられるディザ値が2次元配置されたディザマトリクスを記憶する第1記憶手段と、2次元配置された複数の画素の各々に対応付けてa階調の第1画像データを記憶する第2記憶手段とを有する表示装置の制御方法であって、
前記複数の画素からエッジの候補となる画素を抽出する第1抽出ステップと、
前記第1抽出ステップにおいて抽出された画素のうち、画像の背景に対応する第1階調値から予め定められた第2階調値までの範囲内に階調値が含まれる画素を抽出する第2抽出ステップと、
前記第2抽出ステップにおいて抽出された画素の階調値を前記第1階調値と前記第2階調値との間の値である第3階調値と比較し、前記第1階調値から前記第3階調値までの範囲内に階調値が含まれる画素の階調値を前記第1階調値に変換し、当該範囲内に階調値が含まれない画素の階調値を前記第2階調値に変換する第1変換ステップと、
前記第1変換ステップにおいて階調値が変換された前記第1画像データを前記ディザマトリクスを用いた減色処理によってb階調の第2画像データに変換する第2変換手段と
を有することを特徴とする制御方法。 - a階調(2<a)のデータを2階調のデータに変換する減色処理に用いられるディザ値が2次元配置されたディザマトリクスを記憶する第1記憶手段と、2次元配置された複数の画素の各々に対応付けてa階調の第1画像データを記憶する第2記憶手段とを有する表示装置の制御方法であって、
前記複数の画素からエッジの候補となる画素を抽出する第1抽出ステップと、
前記第1抽出ステップにおいて抽出された画素の階調値を、a階調の最大値である第1階調値とa階調の最小値である第2階調値との間の値である第3階調値と比較し、前記第1階調値から前記第3階調値までの範囲内に階調値が含まれる画素の階調値を前記第1階調値に変換し、当該範囲内に階調値が含まれない画素の階調値を前記第2階調値に変換する第1変換ステップと、
前記第1変換ステップにおいて階調値が変換された前記第1画像データを前記ディザマトリクスを用いた減色処理によって2階調の第2画像データに変換する第2変換ステップと
を有することを特徴とする制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012058555A JP2013190748A (ja) | 2012-03-15 | 2012-03-15 | 制御装置、表示装置、電子機器および制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012058555A JP2013190748A (ja) | 2012-03-15 | 2012-03-15 | 制御装置、表示装置、電子機器および制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013190748A true JP2013190748A (ja) | 2013-09-26 |
Family
ID=49391013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012058555A Pending JP2013190748A (ja) | 2012-03-15 | 2012-03-15 | 制御装置、表示装置、電子機器および制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013190748A (ja) |
-
2012
- 2012-03-15 JP JP2012058555A patent/JP2013190748A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5262211B2 (ja) | 電気泳動表示装置の駆動方法、電気泳動表示装置及び電子機器 | |
US9842548B2 (en) | Device for controlling display device, method of controlling display device, display device, and electronic apparatus | |
JP5994276B2 (ja) | 画像処理装置、表示装置および画像処理方法 | |
JP5948811B2 (ja) | 制御装置、電気光学装置、電子機器および制御方法 | |
JP5768592B2 (ja) | 電気光学装置の制御方法、電気光学装置の制御装置、電気光学装置、及び電子機器 | |
JP5691707B2 (ja) | 制御装置、表示装置、電子機器および駆動方法 | |
CN102385839B (zh) | 控制装置、显示装置及显示装置的控制方法 | |
US9601063B2 (en) | Device for controlling display apparatus, method for controlling display apparatus, display apparatus, and electronic equipment | |
US8786644B2 (en) | Control device, display apparatus, and electronic apparatus | |
JP2013190748A (ja) | 制御装置、表示装置、電子機器および制御方法 | |
JP2013200476A (ja) | 制御装置、表示装置、電子機器および制御方法 | |
JP2014186221A (ja) | 制御装置、電気光学装置、電子機器及び制御方法 | |
JP2013092619A (ja) | 制御装置、電気光学装置、電子機器および制御方法 | |
JP5803352B2 (ja) | 制御装置、表示装置、電子機器および制御方法 | |
JP5910259B2 (ja) | 制御装置、表示装置、電子機器および制御方法 | |
JP2012194344A (ja) | 電気光学装置の駆動方法、電気光学装置の制御装置、電気光学装置および電子機器 | |
JP2013231776A (ja) | 制御装置、表示装置、電子機器および制御方法 | |
CN102737587B (zh) | 电光学装置的控制装置、电光学装置以及电子设备 | |
JP2011013685A (ja) | 電気泳動表示装置、コントローラ、および電子機器 | |
JP6102373B2 (ja) | 制御装置、電気光学装置、電子機器及び制御方法 | |
JP6146055B2 (ja) | 制御装置、電気光学装置、電子機器及び制御方法 | |
JP5024461B2 (ja) | 電気泳動表示装置、電子機器、電気泳動表示装置の駆動方法、およびコントローラ | |
JP2012194345A (ja) | 電気光学装置の制御装置、電気光学装置の制御方法、電気光学装置および電子機器。 |