JP2013200476A - 制御装置、表示装置、電子機器および制御方法 - Google Patents

制御装置、表示装置、電子機器および制御方法 Download PDF

Info

Publication number
JP2013200476A
JP2013200476A JP2012069420A JP2012069420A JP2013200476A JP 2013200476 A JP2013200476 A JP 2013200476A JP 2012069420 A JP2012069420 A JP 2012069420A JP 2012069420 A JP2012069420 A JP 2012069420A JP 2013200476 A JP2013200476 A JP 2013200476A
Authority
JP
Japan
Prior art keywords
pixel
gradation value
gradation
pixels
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012069420A
Other languages
English (en)
Inventor
Yusuke Yamada
裕介 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012069420A priority Critical patent/JP2013200476A/ja
Publication of JP2013200476A publication Critical patent/JP2013200476A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Image Processing (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

【課題】アンチエイリアス処理が施された画像に対してディザマトリクスを用いた減色処理を施した場合のエッジの滑らかさの低下を抑制すること。
【解決手段】第3記憶手段203は、一の画素に対して定められた位置関係にある画素と、当該画素の階調値に関する階調情報と、当該一の画素をM分割(2≦M)した分割画素の各々と、当該分割画素の各々に割り当てられた2階調の分割画素階調値とが対応付けられたテーブルを記憶する。対象画素抽出手段207は、エッジ候補画素から、階調値が第b階調値乃至第c階調値(1<c<b<a)である対象画素を抽出する。取得手段208は、対象画素に対して定められた位置関係にある画素の階調値に基づいて、分割画素階調値をテーブルから取得する。
【選択図】図5

Description

本発明は、画像を示すa階調のデータをb階調(b<a)のデータに変換する減色処理に関する。
記憶性表示装置において、高画質化の一つの手法として、ハーフトーン処理を用いる技術が知られている。例えば特許文献1には、記憶性表示装置の一種であるEPD(電気泳動ディスプレイ)において、ハーフトーン処理された画像を表示する技術が記載されている。
特表2010−515926号公報
ビットマップ画像に対してアンチエイリアス処理を施すと、文字等のエッジの部分の階調が中間階調に置き換えられることにより、エッジが滑らかに見えるようになる。ところが、アンチエイリアス処理が施された画像に対してディザマトリクスを用いた減色処理を施すと、中間階調の画素が異なる階調に変換されるので、減色処理前と比べてエッジの滑らかさが低下してしまう。
これに対して本発明は、アンチエイリアス処理が施された画像に対してディザマトリクスを用いた減色処理を施した場合のエッジの滑らかさの低下を抑制する技術を提供する。
本発明は、a階調(2<a)のデータを2階調のデータに変換する減色処理に用いられるディザ値が2次元配置されたディザマトリクスを記憶する第1記憶手段と、2次元配置された複数の画素の各々に対応付けてa階調の第1画像データを記憶する第2記憶手段と、一の画素に対して定められた位置関係にある画素と、当該画素の階調値に関する階調情報と、当該一の画素をM分割(2≦M)した分割画素の各々と、当該分割画素の各々に割り当てられた2階調の分割画素階調値とが対応付けられたテーブルを記憶する第3記憶手段と、前記複数の画素からエッジの候補であるエッジ候補画素を抽出するエッジ候補画素抽出手段と、前記エッジ候補画素から、前記第1画像データにおける階調値が第b階調値乃至第c階調値(1<c<b<a)である対象画素を抽出する対象画素抽出手段と、前記対象画素に対して前記定められた位置関係にある画素の階調値に基づいて、当該対象画素をM分割した分割画素の各々に対応する分割画素階調値を前記テーブルから取得する取得手段と、前記対象画素の各々について、前記取得手段によって取得された分割画素階調値をa階調における第1階調値と第a階調値に変換し、変換された階調値と当該対象画素をM分割した分割画素の各々とを対応付け、前記エッジ候補画素のうち前記対象画素でない画素の各々について、第1階調値乃至第(c−1)階調値に対応する画素の階調値を第1階調値に変換し、第(b+1)階調値乃至第a階調値に対応する画素の階調値を第a階調値に変換し、変換された階調値と当該画素をM分割した分割画素とを対応付けて事前減色画像データを生成する事前減色変換手段と、前記事前減色画像データを前記ディザマトリクスを用いた減色処理によって2階調に変換して変換後画像データを生成するディザ変換手段とを有することを特徴とする制御装置を提供する。
この構成によれば、エッジ候補画素のうち中間階調の画素が分割されるとともに2階調に変換されるから、アンチエイリアス処理が施された画像に対してディザマトリクスを用いた減色処理を施した場合のエッジの滑らかさの低下を抑制することができる。
前記制御装置において、前記複数の画素から、画像の背景に対応しない非背景画素を抽出する非背景画素抽出手段と、a階調の各階調値を、第1階調値から第(c−1)階調値までの第1範囲と、第(b+1)階調値から第a階調値までの第N範囲(3≦N)とを含む互いに重ならないN個の範囲に分別し、前記第1画像データにおける階調値が第n範囲(n=1,2,・・・,N)に含まれる前記非背景画素の階調値をそれぞれN階調における第n階調値に変換してN階調の事前変換画像データを生成する事前変換手段を有し、前記対象画素抽出手段は、前記エッジ候補画素から、前記事前変換画像データにおける階調値が第2階調値乃至第(N−1)階調値である画素を前記対象画素として抽出し、前記取得手段は、前記対象画素に対して前記定められた位置関係にある画素の前記事前変換画像データにおける階調値に基づいて、前記分割画素階調値を前記テーブルから取得し、前記事前減色変換手段は、前記エッジ候補画素のうち前記対象画素でない画素の各々について、前記事前変換画像データにおける当該画素の階調値が第1階調値ならば当該階調値をa階調における第1階調値に変換し、前記事前変換画像データにおける当該画素の階調値が第N階調値ならば当該階調値をa階調における第a階調値に変換し、変換された階調値と当該画素をM分割した分割画素とを対応付けて前記事前減色画像データを生成するようにしてもよい。
この構成によれば、非背景画素が抽出され、非背景画素の階調値がN階調に変換されるから、処理の効率を向上させることができる。
前記制御装置において、前記第3記憶手段は、前記階調情報として当該画素の階調値が画像の背景に対応するか否かを判別するための情報が対応付けられた前記テーブルを記憶し、前記取得手段は、前記対象画素に対して前記定められた位置関係にある画素の階調値が画像の背景に対応するか否かを判別し、判別の結果に対応する前記分割画素階調値を前記テーブルから取得するようにしてもよい。
この構成によれば、対象画素に対して定められた位置関係にある画素の階調値が画像の背景に対応するか否かの判別の結果に対応する分割画素階調値が取得されるから、エッジを滑らかに形成することができる。
前記制御装置において、前記第3記憶手段は、前記一の画素の階調値が対応付けられた前記テーブルを記憶し、前記取得手段は、前記対象画素の階調値に対応する前記分割画素階調値を前記テーブルから取得するようにしてもよい。
この構成によれば、対象画素の階調値に対応する分割画素階調値が取得されるから、元画像の階調を反映させたエッジを形成することができる。
前記制御装置において、前記第3記憶手段は、前記定められた位置関係にある画素に含まれる特定の複数の画素の階調値の大小関係が対応付けられた前記テーブルを記憶し、前記取得手段は、前記対象画素に対して前記定められた位置関係にある画素に含まれる特定の複数の画素の階調値の大小関係に対応する前記分割画素階調値を前記テーブルから取得するようにしてもよい。
この構成によれば、対象画素に対して定められた位置関係にある画素に含まれる特定の複数の画素の階調値の大小関係に対応する分割画素階調値が取得されるから、元画像の階調を反映させたエッジを形成することができる。
前記制御装置において、前記第1画像データで表される文字の大きさを特定する特定手段を有し、前記特定手段によって特定された文字の大きさが閾値未満である場合に、前記事前減色変換手段による処理を実行しないようにしてもよい、。
この構成によれば、文字が小さいために良好な結果が得られない状況を回避することができる。
前記制御装置において、前記取得手段によって前記分割画素の各々に対応する分割画素階調値を取得することができなかった場合に、前記事前減色変換手段による処理を実行しないようにしてもよい。
この構成によれば、対象画素に対応する分割画素階調値がテーブルにない場合でも、処理を続行することができる。
また、本発明は、前記制御装置と、前記変換後画像データに基づく画像を表示する表示手段とを有することを特徴とする表示装置を提供する。
また、本発明は、前記表示装置を有することを特徴とする電子機器を提供する。
また、本発明は、a階調(2<a)のデータを2階調のデータに変換する減色処理に用いられるディザ値が2次元配置されたディザマトリクスを記憶する第1記憶手段と、2次元配置された複数の画素の各々に対応付けてa階調の第1画像データを記憶する第2記憶手段とを有する表示装置を制御する制御方法であって、前記複数の画素からエッジの候補であるエッジ候補画素を抽出するエッジ候補画素抽出ステップと、前記エッジ候補画素から、前記第1画像データにおける階調値が第b階調値乃至第c階調値(1<c<b<a)である対象画素を抽出する対象画素抽出ステップと、一の画素に対して定められた位置関係にある画素と、当該画素の階調値に関する階調情報と、当該一の画素をM分割(2≦M)した分割画素の各々と、当該分割画素の各々に割り当てられた2階調の分割画素階調値とが対応付けられたテーブルから、前記対象画素に対して前記定められた位置関係にある画素の階調値に基づいて、当該対象画素をM分割した分割画素の各々に対応する分割画素階調値を取得する取得ステップと、前記対象画素の各々について、前記取得ステップにおいて取得された分割画素階調値をa階調における第1階調値と第a階調値に変換し、変換された階調値と当該対象画素をM分割した分割画素の各々とを対応付け、前記エッジ候補画素のうち前記対象画素でない画素の各々について、第1階調値乃至第(c−1)階調値に対応する画素の階調値を第1階調値に変換し、第(b+1)階調値乃至第a階調値に対応する画素の階調値を第a階調値に変換し、変換された階調値と当該画素をM分割した分割画素とを対応付けて事前減色画像データを生成する事前減色変換ステップと、前記事前減色画像データを前記ディザマトリクスを用いた減色処理によって2階調に変換して変換後画像データを生成するディザ変換ステップとを有することを特徴とする制御方法を提供する。
前記表示装置、前記電子機器及び前記制御方法によれば、エッジ候補画素のうち中間階調の画素が分割されるとともに2階調に変換されるから、アンチエイリアス処理が施された画像に対してディザマトリクスを用いた減色処理を施した場合のエッジの滑らかさの低下を抑制することができる。
電子機器1のハードウェア構成を示すブロック図。 表示部10の断面構造を示す模式図。 表示部10の回路の構成を示す図。 画素14の等価回路を示す図。 コントローラー20の機能構成を示す図。 ディザマトリクスを用いた減色処理を説明する図。 画像のエッジの部分にディザ処理を施す過程を示す図。 アンチエイリアス処理が施された画像にディザ処理を施す過程を示す図。 テーブルの記憶内容を示す図。 実施形態の動作を示す流れ図。 第1画像データに対応する画像を示す図。 事前変換画像データに対応する画像を示す図。 事前減色画像データに対応する画像を示す図。 変換後画像データに対応する画像を示す図。 元画像にディザ処理を施した画像を示す図。 第1画像データに対応する画像を示す図。 事前変換画像データに対応する画像を示す図。 事前減色画像データに対応する画像を示す図。 変換後画像データに対応する画像を示す図。 元画像にディザ処理を施した画像を示す図。
<実施形態の構成>
図1は、電子機器1のハードウェア構成を示すブロック図である。電子機器1は、画像を表示する表示装置である。この例で、電子機器1は、電子書籍(文書の一例)を閲覧するための装置、いわゆる電子ブックリーダーである。電子機器1は、表示部10と、コントローラー20と、CPU30と、VRAM40と、RAM50と、記憶部60と、入力部70とを有する。表示部10は、画像を表示する表示素子を含むディスプレイパネルを有する。この例で、表示素子は、電圧の印加等によりエネルギーを与えなくても表示を保持するメモリー性の表示素子として、電気泳動粒子を用いた表示素子を有する。この表示素子により、表示部10は、モノクロ複数階調(この例では白黒2階調)の像を表示する。コントローラー20は、表示部10を制御する制御装置である。CPU30は、電子機器1の各部を制御する装置である。CPU30は、RAM50をワークエリアとして、ROM(図示略)または記憶部60に記憶されているプログラムを実行する。VRAM40は、表示部10に表示させる画像を示す画像データを記憶するメモリーである。RAM50は、データを記憶する揮発性のメモリーである。記憶部60は、電子書籍のデータ(書籍データ)に加え、各種のデータおよびアプリケーションプログラムを記憶する記憶装置であり、HDDまたはフラッシュメモリーなど不揮発性のメモリーを有する。記憶部60は、複数の電子書籍のデータを記憶することができる。入力部70は、ユーザーの指示を入力するための入力装置であり、例えば、タッチスクリーン、キーパッド、またはボタンを含む。以上の要素は、バスにより接続されている。
図2は、表示部10の断面構造を示す模式図である。表示部10は、第1基板11と、電気泳動層12と、第2基板13とを有する。第1基板11および第2基板13は、電気泳動層12を挟持するための基板である。
第1基板11は、基板111と、接着層112と、回路層113とを有する。基板111は、絶縁性及び可撓性を有する材料、例えばポリカーボネートで形成されている。基板111は、軽量性、可撓性、弾性及び絶縁性を有するものであれば、ポリカーボネート以外の樹脂材料により形成されてもよい。別の例で、基板111は、可撓性を有しないガラスにより形成されていてもよい。接着層112は、基板111と回路層113とを接着する層である。回路層113は、電気泳動層12を駆動するための回路を有する層である。回路層113は、画素電極114を有する。
電気泳動層12は、マイクロカプセル121と、バインダー122とを有する。マイクロカプセル121は、バインダー122によって固定されている。バインダー122としては、マイクロカプセル121との親和性が良好で電極との密着性が優れ、かつ絶縁性を有する材料が用いられる。マイクロカプセル121は、内部に分散媒および電気泳動粒子が格納されたカプセルである。マイクロカプセル121は、柔軟性を有する材料、例えばアラビアゴム・ゼラチン系の化合物またはウレタン系の化合物等が用いられる。なお、マイクロカプセル121と画素電極114との間には、接着剤により形成された接着層が設けられてもよい。
分散媒は、水、アルコール系溶媒(メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど)、エステル類(酢酸エチル、酢酸ブチルなど)、ケトン類(アセトン、メチルエチルケトン、メチルイソブチルケトンなど)、脂肪族炭化水素(ぺンタン、ヘキサン、オクタンなど)、脂環式炭化水素(シクロへキサン、メチルシクロへキサンなど)、芳香族炭化水素(ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類(キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど))、ハロゲン化炭化水素(塩化メチレン、クロロホルム、四塩化炭素、1,2−ジクロロエタンなど)、またはカルボン酸塩である。別の例で、分散媒は、その他の油類であってもよい。また、分散媒は、これらの物質が混合されたものでもよい。さらに別の例で、分散媒には、界面活性剤などが配合されてもよい。
電気泳動粒子は、分散媒中で電界によって移動する性質を有する粒子(高分子またはコロイド)である。本実施形態においては白の電気泳動粒子と黒の電気泳動粒子がマイクロカプセル121内に格納されている。黒の電気泳動粒子は、例えば、アニリンブラックやカーボンブラック等の黒色顔料を含む粒子であり、本実施形態では正に帯電されている。白の電気泳動粒子は、例えば、二酸化チタンや酸化アルミニウム等の白色顔料を含む粒子であり、本実施形態では負に帯電されている。
第2基板13は、共通電極131と、フィルム132とを有する。フィルム132は、電気泳動層12の封止および保護をするものである。フィルム132は、透明で絶縁性を有する材料、例えばポリエチレンテレフタレートにより形成される。共通電極131は、透明で導電性を有する材料、例えば酸化インジウムスズ(Indium Tin Oxide、ITO)により形成される。
図3は、表示部10の回路の構成を示す図である。表示部10は、m本の走査線115と、n本のデータ線116と、m×n個の画素14と、走査線駆動回路16と、データ線駆動回路17とを有する。走査線駆動回路16およびデータ線駆動回路17は、コントローラー20により制御される。走査線115は、行方向(x方向)に沿って配置されており、走査信号を伝達する。走査信号は、m本の走査線115の中から一の走査線115を順次排他的に選択する信号である。データ線116は、列方向(y方向)に沿って配置されており、データ信号を伝達する。データ信号は、各画素の階調を示す信号である。走査線115とデータ線116とは絶縁されている。画素14は、走査線115およびデータ線116の交差に対応して設けられており、データ信号に応じた階調を示す。なお、複数の走査線115のうち一の走査線115を他と区別する必要があるときは、第1行、第2行、・・・、第m行の走査線115という。データ線116についても同様である。m×
n個の画素14により、表示領域15が形成される。表示領域15のうち、第i行第j列の画素14を区別するときは、画素(j,i)という。階調値等、画素14と一対一に対応するパラメーターについても同様である。
走査線駆動回路16は、m本の走査線115の中から、一の走査線115を順次排他的に選択するための走査信号Yを出力する。走査信号Yは、順次排他的にH(High)レベルとなる信号である。データ線駆動回路17は、データ信号Xを出力する。データ信号Xは、画素の階調値に応じたデータ電圧を示す信号である。データ線駆動回路17は、走査信号により選択されている行の画素に対応するデータ電圧を示すデータ信号を出力する。走査線駆動回路16およびデータ線駆動回路17は、コントローラー20により制御される。
図4は、画素14の等価回路を示す図である。画素14は、トランジスター141と、容量142と、画素電極114と、電気泳動層12と、共通電極131とを有する。トランジスター141は、画素電極114へのデータの書き込みを制御するスイッチング素子、例えばnチャネルのTFT(Thin Film Transistor)である。トランジスター141のゲート、ソース、およびドレインはそれぞれ、走査線115、データ線116、および画素電極114に接続されている。L(Low)レベルの走査信号(非選択信号)がゲートに入力されているとき、トランジスター141のソースとドレインは絶縁する。Hレベルの走査信号(選択信号)がゲートに入力されると、トランジスター141のソースとドレインは導通し、画素電極114にデータ電圧が書き込まれる。また、トランジスター141のドレインには容量142も接続されている。容量142の他端は、電位Vcomの容量配線117に接続されている。容量142は、データ電圧に応じた電荷を保持する。画素電極114は、画素14に一つずつ設けられており、共通電極131と対向している。共通電極131は、すべての画素14に共通であり、共通電極用配線118を介して電位EPcomが与えられる。電位EPcomは、電位Vcomと同電位としてもよい。画素電極114と共通電極131との間には電気泳動層12が挟まれている。画素電極114、電気泳動層12、および共通電極131により、電気泳動素子143が形成される。電気泳動層12には、画素電極114と共通電極131との電位差に相当する電圧が印加される。マイクロカプセル121において、電気泳動層12に印加されている電圧に応じて電気泳動粒子が移動し、階調表現をする。共通電極131の電位EPcomに対して画素電極114の電位が正(例えば+15V)である場合、負に帯電している白の電気泳動粒子が画素電極114側に移動し、正に帯電している黒の電気泳動粒子が共通電極131側に移動する。このとき第2基板13側から表示部10を見ると、画素が黒に見える。共通電極131の電位EPcomに対して画素電極114の電位が負(例えば−15V)である場合、正に帯電している黒の電気泳動粒子が画素電極114側に移動し、負に帯電している白の電気泳動粒子が共通電極131側に移動する。このとき、画素が白に見える。
なお、以下の説明においては、走査線駆動回路16が第1行の走査線を選択してから第m行の走査線の選択が終了するまでの期間を「フレーム期間」または単に「フレーム」という。各走査線115は、1フレームに一回ずつ選択され、各画素14には1フレームに一回ずつデータ信号が供給される。
図5は、コントローラー20の機能構成を示す図である。
第1記憶手段201は、a階調(2<a)のデータを2階調のデータに変換する減色処理に用いられるディザ値が2次元配置されたディザマトリクスを記憶する。本実施形態では、a=16とする。ディザマトリクスの具体例については、後述する。
第2記憶手段202は、2次元配置された複数の画素の各々に対応付けてa階調の第1画像データを記憶する。本実施形態では、第1画像データの階調値は0から15までの整数値のいずれかであり、第1階調値を「15」、第16階調値を「0」とし、それぞれが白色の画素(以下、白画素という。)、黒色の画素(以下、黒画素という。)に対応する。画像の背景は、白画素で表される。
非背景画素抽出手段204は、前記複数の画素から、画像の背景に対応しない非背景画素を抽出する。本実施形態では、白画素以外の画素、すなわち、階調値が「14」乃至「0」の画素を非背景画素とする。
事前変換手段205は、a階調の各階調値を、第1階調値から第(c−1)階調値までの第1範囲と、第(b+1)階調値から第a階調値までの第N範囲(3≦N)とを含む互いに重ならないN個の範囲に分別し、第1画像データにおける階調値が第n範囲(n=1,2,・・・,N)に含まれる非背景画素の階調値をそれぞれN階調における第n階調値に変換してN階調の事前変換画像データを生成する。本実施形態では、N=4である。具体的には、階調値「15」乃至「13」が第1範囲に分別されて4階調における第1階調値「3」(白)に変換され、以下同様に、階調値「12」乃至「8」が第2範囲に分別されて第2階調値「2」(ライトグレー)に変換され、階調値「7」乃至「3」が第3範囲に分別されて第3階調値「1」(ダークグレー)に変換され、階調値「2」乃至「0」が第4範囲に分別されて第4階調値「0」(黒)に変換され、変換後の階調値を有する事前変換画像データが生成される。
エッジ候補画素抽出手段206は、前記複数の画素からエッジの候補であるエッジ候補画素を抽出する。ここで「エッジ」とは、背景に相当する階調値以外の階調値の表示を行っている画素のうち、当該画素に隣り合う画素の少なくとも一部(又は当該画素の近傍の画素の少なくとも一部)が、背景に相当する階調値の表示となっている画素をいう。また、「エッジの候補」とは、減色処理の結果、エッジとなる可能性を有している画素を言う。本実施形態では、画素の周囲8近傍(非背景画素の上、下、左、右、左上、左下、右上、右下で非背景画素に隣接する画素)のいずれかの画素が背景に相当する階調値(白画素)である場合に、当該画素がエッジ候補画素として抽出される。
対象画素抽出手段207は、前記エッジ候補画素から、第1画像データにおける階調値が第b階調値乃至第c階調値(1<c<b<a)である対象画素を抽出する。具体的には、対象画素抽出手段207は、エッジ候補画素から、事前変換画像データにおける階調値が第2階調値乃至第(N−1)階調値である画素を前記対象画素として抽出する。この例では、エッジ候補画素から、事前変換画像データにおける階調値が第2階調値(ライトグレー)である画素と、第3階調値(ダークグレー)である画素が対象画素として抽出される。
第3記憶手段203は、一の画素に対して定められた位置関係にある画素と、当該画素の階調値に関する階調情報と、当該一の画素をM分割(2≦M)した分割画素の各々と、当該分割画素の各々に割り当てられた2階調の分割画素階調値とが対応付けられたテーブルを記憶する。
取得手段208は、対象画素に対して前記定められた位置関係にある画素の階調値に基づいて、対象画素をM分割した分割画素の各々に対応する分割画素階調値をテーブルから取得する。
図9は、テーブルの記憶内容を示す図である。この例では、一の画素と、当該一の画素の周囲8近傍の画素(一の画素の上、下、左、右、左上、左下、右上、右下で一の画素に隣接する画素)が示されている。また、一の画素は縦方向と横方向にそれぞれ2分割されて合計4つの画素(以下、分割画素という。)に分割されており、各分割画素には、分割画素階調値として、画像の背景に対応する第1階調値「1」(白)又は画像の背景に対応しない第2階調値「0」(黒)が割り当てられている。周囲8近傍の画素のうち、斜線を施した画素は、白画素でない画素である。つまり、このテーブルには、周囲8近傍の画素が画像の背景に対応するか否かを判別するための階調情報が対応付けられている。取得手段208は、対象画素の周囲8近傍の画素の階調値が画像の背景に対応するか否かを事前変換画像データに基づいて判別し、判別の結果に対応する分割画素階調値をテーブルから取得する。
図9(a)、(b)は、いずれも、周囲8近傍の画素のうち、画素(1,1)、(2,1)、(3,1)、(3,2)、(3,3)が白画素でない場合を示している。図9(a)は、一の画素が4階調の第2階調値(ライトグレー)である場合に対応し、図9(b)は、一の画素が4階調の第3階調値(ダークグレー)である場合に対応する。つまり、このテーブルには、一の画素の階調値として4階調の第2階調値乃至第3階調値の各々が対応付けられている。取得手段208は、対象画素の事前変換画像データにおける階調値に対応する分割画素階調値をテーブルから取得する。この例では、対象画素の事前変換画像データにおける階調値が第2階調値ならば、図9(a)に示す分割画素階調値が取得され、対象画素の事前変換画像データにおける階調値が第3階調値ならば、図9(b)に示す分割画素階調値が取得される。このように、本実施形態では、対象画素の階調が黒に近いほど、黒を割り当てられる分割画素の数が多くなる。また、黒を割り当てる分割画素の数が3以下である場合には、白画素でない画素に隣接した分割画素を優先して黒が割り当てられる。
図9(c)乃至(f)は、いずれも、周囲8近傍の画素のうち、画素(1,1)、(2,1)、(3,1)、(1,3)、(2,3)、(3,3)が白画素でない場合を示しているが、周囲8近傍の画素のうち、一の画素の左上、左下、右上、右下で一の画素に隣接する画素の階調値の大小関係が互いに異なっている。具体的には、図9(c)は、画素(1,1)と(1,3)が4階調の第3階調値(ダークグレー)であり、画素(3,1)と(3,3)が4階調の第2階調値(ライトグレー)である場合に対応する。図9(d)は、画素(1,1)と(1,3)が4階調の第2階調値(ライトグレー)であり、画素(3,1)と(3,3)が4階調の第3階調値(ダークグレー)である場合に対応する。図9(e)は、画素(1,1)と(3,3)が4階調の第2階調値(ライトグレー)であり、画素(3,1)と(1,3)が4階調の第3階調値(ダークグレー)である場合に対応する。図9(f)は、画素(1,1)と(3,3)が4階調の第3階調値(ダークグレー)であり、画素(3,1)と(1,3)が4階調の第2階調値(ライトグレー)である場合に対応する。つまり、このテーブルは、周囲8近傍の画素のうち、一の画素の左上、左下、右上、右下で一の画素に隣接する画素の階調値の大小関係が対応付けられている。取得手段208は、対象画素の左上、左下、右上、右下で対象画素に隣接する画素の階調値の大小関係に対応する分割画素階調値をテーブルから取得する。例えば、対象画素の左上と左下の画素が右上と右下の画素よりも黒に近いならば、図9(c)に示す分割画素階調値が取得される。
なお、分割画素階調値を取得するためのテーブルは、定められたアルゴリズムに従って生成されたテーブルを用いてもよいし、人間の判断により試行錯誤的に作成されたテーブルを用いてもよい。また、例示したテーブルの内容は一例に過ぎず、実際には、一の画素の周囲8近傍の画素の各々が白画素か否かの違い(2の8乗とおり)と、一の画素がライトグレーかダークグレーかの違い(2とおり)と、一の画素の左上、左下、右上、右下で一の画素に隣接する画素の階調値の大小関係(少なくとも4の階乗)とのすべての組み合わせに対して分割画素階調値が定められている。
事前減色変換手段209は、対象画素の各々について、取得手段208によって取得された分割画素階調値をa階調における第1階調値と第a階調値に変換し、変換された階調値と当該対象画素をM分割した分割画素の各々とを対応付ける。この例では、分割画素階調値として取得された第1階調値「1」(白)と第2階調値「0」(黒)がそれぞれ16階調における第1階調値「15」(白)と第16階調値「0」(黒)に変換される。
また、事前減色変換手段209は、エッジ候補画素のうち対象画素でない画素の各々について、第1階調値乃至第(c−1)階調値に対応する画素の階調値を第1階調値に変換し、第(b+1)階調値乃至第a階調値に対応する画素の階調値を第a階調値に変換し、変換された階調値と当該画素をM分割した分割画素とを対応付けて事前減色画像データを生成する。具体的には、事前減色変換手段209は、エッジ候補画素のうち対象画素でない画素の各々について、事前変換画像データにおける当該画素の階調値が第1階調値ならば当該階調値をa階調における第1階調値に変換し、事前変換画像データにおける当該画素の階調値が第N階調値ならば当該階調値をa階調における第a階調値に変換し、変換された階調値と当該画素をM分割した分割画素とを対応付けて事前減色画像データを生成する。この例では、当該画素の事前変換画像データにおける階調値が第1階調値「3」(白)ならば、当該階調値が16階調における第1階調値「15」(白)に変換され、当該画素の事前変換画像データにおける階調値が第4階調値「0」(黒)ならば、当該階調値が16階調における第16階調値「0」(黒)に変換される。
また、事前減色変換手段209は、第2記憶手段202において第1画像データが対応付けられている全画素のうち、エッジ候補画素として抽出されなかった画素の各々について、当該画素の第1画像データにおける階調値と、当該画素をM分割した分割画素とを対応付けて事前減色画像データを生成する。
以上のようにして、事前減色画像データが生成される。
ディザ変換手段210は、事前減色画像データをディザマトリクスを用いた減色処理によって2階調に変換して変換後画像データを生成する。
図6は、ディザマトリクスを用いた減色処理を説明する図である。減色処理とは、a階調のデータを、b階調のデータ(aおよびbは、a>bを満たす2以上の自然数)に変換する処理をいう。ここでは、16階調で表現された元画像のデータを、減色処理により2階調のデータに変換する例を説明する。図6(a)は、元データである画像データを例示する図である。この画像は、4行4列の画素を有する。各画素の階調は16階調(0〜15)で表現される。ここでは、すべての画素の階調値が「8」である画像が示されている。図6(b)は、ディザマトリクスを例示する図である。図6(b)は、いわゆるベイヤー(Bayer)型のディザマトリクスを示している。ディザマトリクスにおいて、基本的には、階調値に相当する数値(0〜15の16個の数値。以下「ディザ値」という)が、ある規則に従って配置されている。なお、図6(b)の例では、ディザ値「0」は使用されておらず、1〜15の15個の数値が用いられている。このため、中間階調に相当するディザ値「8」がディザマトリクスにおいて2回登場している。
ディザマトリクスを用いた2値化処理は以下のように行われる。まず、元データの階調値と、ディザマトリクスのディザ値とが加算される。加算は、対応する画素およびセルについて行われる。例えば、元データにおける第i行第j列の画素の階調値と、ディザマトリクスにおける第i行第j列のセルのディザ値とが加算される。図6(c)は、両者が加算された状態を示している。次に、この加算値に対し、しきい値を基準として2値化が行われる。しきい値としては、階調数に応じた数値、この例では「16」が用いられる。すなわち、加算値が16未満である画素の階調値は「0」に変換され、加算値が16以上である画素の階調値は「1」に変換される。図6(d)は、2値化後の状態を示している。図6(d)において、白塗りの画素(白画素)は階調値「1」に相当し、黒塗りの画素(黒画素)は階調値「0」に相当する。なお、ディザマトリクスにおいてディザ値「0」が用いられていない理由は、階調値「15」の画素については、加算値が必ずしきい値以上となるようにするためである。仮に、階調値「15」の画素にディザ値「0」が加算された場合を考えると、加算値は「15」でありしきい値以上とならず、最大階調値を有する画素の階調が「0」に変換される可能性が生じてしまう。このような事態を避けるため、ディザ値「0」は用いられていない。
図7は、画像のエッジの部分にディザ処理を施す過程を示す図である。図7(a)は、ディザ処理前の元画像を示す図である。図7(b)は、元画像に対応する元画像データを示す図である。図7(c)は、元画像データに図6(b)のディザ値が加算された値を示す図である。図7(d)は、ディザ処理後の画像を示す図である。このように、白画素と黒画素のいずれかで表された画像は、ディザ処理を経てもエッジの形状が変わらない。
図8は、アンチエイリアス処理が施された画像にディザ処理を施す過程を示す図である。図8(a)は、図7(a)と同じ元画像である。
図8(b)は、元画像にアンチエイリアス処理が施された場合の画像を示す図である。このように、アンチエイリアス処理によってエッジの部分の画素が中間階調に変換されるので、変換前と比べてエッジが滑らかに見えるようになる。なお、本実施形態では、アンチエイリアス処理の具体的な手法は問わない。
図8(c)は、図8(b)に示す画像に対応する画像データを示す図である。この例では、エッジに相当する階調値「0」または「15」の画素の階調値が「4」、「8」、「12」のいずれかに変換されている。
図8(d)は、図8(c)に示す画像データにディザ値が加算された後の値を示す図である。図8(e)は、元画像にアンチエイリアス処理に続いてディザ処理が施された場合の画像、すなわち、図8(d)に示す画素のうち、値が16以上である画素を白画素に、値が16未満である画素を黒画素に変換したものである。同図では、元画像において白画素であった画素(2,3)と画素(3,3)が黒画素に変換されている。このように、アンチエイリアス処理後の画像にディザ処理を施すと、エッジの滑らかさが低下するとともに、アンチエイリアス処理前の元画像よりもエッジの形状が乱れてしまうことがあり得る。
<実施形態の動作>
図10は、本実施形態の動作を示す流れ図である。
ステップS101において、非背景画素抽出手段204は、第2記憶手段202に記憶されている第1画像データを読み出し、非背景画素を抽出する。第1画像データの階調値は0から15までの整数値のいずれかであり、第1階調値を「15」、第16階調値を「0」とし、それぞれが白画素、黒画素に対応する。画像の背景は、白画素で表される。従って、非背景画素抽出手段204は、階調値が「14」乃至「0」である画素を非背景画素として抽出する。
図11は、第1画像データに対応する画像(元画像)を示す図である。この図は、ひらがなの「あ」に対してアンチエイリアス処理を施した例を示している。白で表示されている画素が背景画素であり、斜線を施した画素が非背景画素である。非背景画素の中の数字は、階調値である。ここでは、図示の便宜上、階調値の表示によって画素の階調を示しているが、実際は、階調値が大きくなるにつれて黒から白に近づくグレースケールである。背景に対応する第1階調値「15」は、表示が省略されている。第1画像データは16階調であるが、この例では、階調値「14」乃至「3」によってひらがなの「あ」が構成されており、階調値「2」乃至「0」は使用されていない。
ステップS102において、事前変換手段205は、非背景画素の階調値を4階調に変換した事前変換画像データを生成する。具体的には、16階調における階調値「14」乃至「13」が第1範囲に分別されて4階調における第1階調値「3」(白)に変換され、以下同様に、階調値「12」乃至「8」が第2範囲に分別されて第2階調値「2」(ライトグレー)に変換され、階調値「7」乃至「3」が第3範囲に分別されて第3階調値「1」(ダークグレー)に変換され、階調値「2」乃至「0」が第4範囲に分別されて第4階調値「0」(黒)に変換され、変換後の階調値を有する事前変換画像データが生成される。
図12は、事前変換画像データに対応する画像を示す図である。この例では、第1画像データにおいて階調値「2」乃至「0」が使用されていないので、4階調の第4階調値「0」(黒)は存在しない。なお、第1画像データにおいて背景に対応する第1階調値「15」は事前変換手段205の処理の対象とされないので、事前変換画像データにおいても「15」のままであるが、図示は省略されている。
ステップS103において、エッジ候補画素抽出手段206は、非背景画素から画素を選択する。具体的には、エッジ候補画素抽出手段206が、i=1からi=mまで、順に1行ずつ走査線を選択し、走査線毎に、j=1からj=nまで、順に1列ずつデータ線を選択することにより、画素(j,i)を選択する。
ステップS104において、エッジ候補画素抽出手段206は、エッジ候補画素を抽出する。具体的には、エッジ候補画素抽出手段206が、ステップS103で選択された画素が非背景画素であるか否かを事前変換画像データに基づいて判定し、当該画素が非背景画素であるならば、当該画素の周囲8近傍に白画素が存在するか否かを事前変換画像データに基づいて判定し、周囲8近傍に白画素が存在するならば、当該画素がエッジ候補画素であると判定し(ステップS104:YES)、ステップS105に進む。当該画素がエッジ候補画素でない場合(ステップS104:NO)には、ステップS108に進む。図12の例では、画素(6,9)を除くすべての非背景画素がエッジ候補画素であると判定される。
ステップS105において、対象画素抽出手段207は、対象画素を抽出する。具体的には、対象画素抽出手段207は、エッジ候補画素の事前変換画像データにおける階調値が第2階調値(ライトグレー)又は第3階調値(ダークグレー)であるならば、当該画素が対象画素であると判定し(ステップS105:YES)、ステップS106に進む。当該画素が対象画素でない場合(ステップS105:NO)には、ステップS107に進む。図12の例では、エッジ候補画素のうち階調値が「2」又は「1」の画素が対象画素であると判定される。
ステップS106において、取得手段208は、分割画素階調値を取得する。具体的には、取得手段208は、対象画素の周囲8近傍の画素の各々について白画素か否かを判別し、周囲8近傍の画素のうち対象画素の左上、左下、右上、右下の画素の階調値の大きさの順番を特定し、対象画素が第2階調値(ライトグレー)と第3階調値(ダークグレー)のいずれであるかを特定し、これらの判別及び特定の結果に対応する分割画素階調値を第3記憶手段に記憶されているテーブルから取得する。そして、事前減色変換手段209が、分割画素階調値に含まれる第1階調値(白)と第2階調値(黒)をそれぞれ16階調における第1階調値(白)と第16階調値(白)に変換し、変換された階調値と、対象画素を4分割した分割画素とを対応付ける。
ステップS107において、事前減色変換手段209は、ステップS105で対象画素と判定されなかったエッジ候補画素の事前変換画像データにおける階調値が第1階調値(白)ならば、当該階調値を16階調における第1階調値(白)に変換し、当該階調値が第4階調値(黒)ならば、当該階調値を16階調における第16階調値(黒)に変換し、変換された階調値と、当該画素を4分割した分割画素とを対応付ける。
ステップS108において、事前減色変換手段209は、ステップS104でエッジ対象画素と判定されなかった画素の第1画像データにおける階調値と、当該画素を4分割した分割画素とを対応付ける。
以上のようにして事前減色画像データが生成される。
図13は、事前減色画像データに対応する画像を示す図である。同図において、太線は、図11、図12における画素の境界線に対応し、細線は、分割画素の境界線を示す。事前減色画像データは16階調のデータであり、白画素が第1階調値「15」に対応し、黒画素が第16階調値「0」に対応する。対象画素(図12においてエッジ候補画素のうち階調値が「2」又は「1」の画素)を4分割した分割画素に対して、分割画素階調値(第1階調値「15」又は第2階調値「0」)が対応付けられている。対象画素と判定されなかったエッジ候補画素(図12においてエッジ候補画素のうち階調値が「3」の画素)を4分割した分割画素に対して、第1階調値「15」が対応付けられている。エッジ候補画素と判定されなかった画素(6,9)には、第1画像データにおける階調値「3」が対応付けられている。また、背景に対応する画素もエッジ候補画素ではないので、第1画像データにおける階調値「15」が対応付けられている。
ステップS109において、エッジ候補画素抽出手段206は、事前変換画像データに含まれる全画素に対してステップS103乃至108の処理が完了したか否かを判定し、完了したならば(ステップS109:YES)、ステップS110に進み、完了していないならば(ステップS109:NO)、ステップS103に戻り、次の画素を選択する。
ステップS110において、ディザ変換手段210は、事前減色画像データに対してディザ処理を施して変換後画像データを生成する。
図14は、変換後画像データに対応する画像を示す図である。図15は、元画像に対応する第1画像データ(図11参照)に対してディザ処理を施した画像を示す図である。図15では、黒画素と白画素が市松模様状に現れて画素の連続性が低下するため、文字の骨格が不明瞭になっており、エッジの判別が困難である。これに対して、図14では、図15と比べて文字の骨格もエッジも明瞭である。本実施形態は、ディザ処理後の画像は2値で表されるため、エッジの形状が階段状になることは避けられないものの、元画像にディザ処理を施した場合と比べて、文字の骨格が明瞭に再現されるため、エッジの滑らかさにおいても優れている。
次に、別の文字の例として、漢字の「漢」に本実施形態の処理を施した例を示す。
図16は、アンチエイリアス処理を施した元画像(第1画像データに対応する画像)を示す図である。図17は、非背景画素の階調値を4階調に変換した画像(事前変換画像データに対応する画像)を示す図である。図18は、対象画素に分割画像階調値を対応付けた画像(事前減色画像データに対応する画像)を示す図である。図19は、事前減色画像データにディザ処理を施した画像(変換後画像データに対応する画像)を示す図である。図20は、元画像にディザ処理を施した画像を示す図である。この例では、非背景画素のうち文字の中央部に位置するいくつかの画素がエッジ候補画素ではないため、図18に示すように、これらの画素に第1画像データが対応付けられる。従って、図19に示すように、文字の中央部で黒画素と白画素が交互に現れる。しかし、エッジ候補画素は画素の連続性が保たれるので、元画像にディザ処理を施した場合と比べて、文字の骨格が明瞭に再現され、エッジの滑らかさも優れている。
このように、本実施形態によれば、アンチエイリアス処理が施された画像に対してディザマトリクスを用いた減色処理を施した場合のエッジの滑らかさの低下を抑制することができる。
<変形例>
上記の実施形態を次のように変形してもよい。また、実施形態と変形例とを組み合わせてもよい。また、複数の変形例を組み合わせてもよい。
<変形例1>
第1画像データで表される文字の大きさが閾値未満である場合に、当該文字を構成する画素の各々については事前減色変換手段209による処理を行わないようにしてもよい。例えば、コントローラー20が、第1画像データで表される各画素の階調値を行方向又は列方向に累積したヒストグラムを生成し、ヒストグラムに周期性が現れたならば、第1画像データが文字画像であると判定する。次に、コントローラー20は、第1画像データで表される画像の外接矩形を生成し、外接矩形の大きさが閾値未満であるならば、事前減色変換手段209による処理を行わずに、ディザ変換手段210によりディザ処理を施す。一方、外接矩形の大きさが閾値以上であるならば、コントローラー20は、事前減色変換手段209によって事前減色画像データを生成し、事前減色画像データに対してディザ変換手段210によりディザ処理を施す。
<変形例2>
テーブルから分割画素階調値を取得することができなかった場合には、事前減色変換手段209による処理を行わないようにしてもよい。例えば、対象画素の周囲8近傍の画素の階調値に対応する分割画素階調値がテーブルに書き込まれていない場合がある。このような場合に、コントローラー20は、事前減色変換手段209による処理を行わずに、ディザ変換手段210によりディザ処理を施す。
<変形例3>
非背景画素の抽出においては、白画素の判定に幅を持たせてもよい。例えば、ソフトウェアによっては、256階調の画像データにおいて白画素を254といった値に設定するものもあるので、階調値の最大値が白画素であるとは限らないからである。
<変形例4>
実施形態は、背景が白であるという前提で説明されているが、背景が色以外、例えば黒であってもよい。この場合、第1階調値は黒に対応する。
<変形例5>
実施形態では、周囲8近傍に白画素が存在することをエッジ候補画素の条件としたが、例えば、白画素であるか否かの判定の対象は、いかなる範囲でもよい。例えば、選択された画素の上下左右の4画素でもよいし、周囲24近傍でもよい。
実施形態では、テーブルが一の画素の周囲8近傍の画素の階調情報を有する例を示したが、テーブルが階調情報を有する画素の範囲はいかなる範囲でもよい。例えば、一の画素の上下左右の4画素の階調情報を有していてもよいし、一の画素の周囲24近傍の画素の階調情報を有していてもよい。
<変形例6>
実施形態を非背景画素抽出手段204と事前変換手段205を備えない構成に変形してもよい。この場合、取得手段208は、対象画素に対して定められた位置関係にある画素の第1画像データにおける階調値に基づいて、分割画素階調値をテーブルから取得する。
<変形例7>
処理とハードウェア要素の対応関係は実施形態で説明したものに限定されない。例えば、減色処理を行う主体はコントローラー20ではなく、CPU30であってもよい。
<変形例8>
電子機器1は、電子ブックリーダーに限定されない。電子機器1は、パーソナルコンピューター、PDA(Personal Digital Assistant)、携帯電話、スマートフォン、タブレット端末、または携帯ゲーム機であってもよい。
画素14の等価回路は、実施形態で説明されたものに限定されない。画素電極114と共通電極131との間に制御された電圧を印加できる構成であれば、スイッチング素子および容量素子はどのように組み合わせられてもよい。また、この画素を駆動する方法は、単一のフレームにおいて、印加電圧の極性が異なる電気泳動素子143が存在する両極駆動、または、単一のフレームにおいてはすべての電気泳動素子143において同一の極性の電圧が印加される片極駆動のいずれであってもよい。
画素14の構造は、実施形態で説明したものに限定されない。例えば、荷電粒子の極性は実施形態で説明したものに限定されない。黒の電気泳動粒子が負に帯電し、白の電気泳動粒子が正に帯電していてもよい。この場合は、画素に印加する電圧の極性は実施形態で説明したものと逆になる。また、表示素子は、マイクロカプセルを用いた電気泳動方式の表示素子に限定されない。液晶素子または有機EL(Electro Luminescence)素子など、他の表示素子が用いられてもよい。
1…電子機器、10…表示部、11…第1基板、12…電気泳動層、13…第2基板、14…画素、16…走査線駆動回路、17…データ線駆動回路、20…コントローラー、30…CPU、40…VRAM、50…RAM、60…記憶部、70…入力部、111…基板、112…接着層、113…回路層、114…画素電極、115…走査線、116…データ線、121…マイクロカプセル、122…バインダー、131…共通電極、132…フィルム、141…トランジスター、201…第1記憶手段、202…第2記憶手段、203…第3記憶手段、204…非背景画素抽出手段、205…事前変換手段、206…エッジ候補画素抽出手段、207…対象画素抽出手段、208…取得手段、209…事前減色変換手段、210…ディザ変換手段

Claims (10)

  1. a階調(2<a)のデータを2階調のデータに変換する減色処理に用いられるディザ値が2次元配置されたディザマトリクスを記憶する第1記憶手段と、
    2次元配置された複数の画素の各々に対応付けてa階調の第1画像データを記憶する第2記憶手段と、
    一の画素に対して定められた位置関係にある画素と、当該画素の階調値に関する階調情報と、当該一の画素をM分割(2≦M)した分割画素の各々と、当該分割画素の各々に割り当てられた2階調の分割画素階調値とが対応付けられたテーブルを記憶する第3記憶手段と、
    前記複数の画素からエッジの候補であるエッジ候補画素を抽出するエッジ候補画素抽出手段と、
    前記エッジ候補画素から、前記第1画像データにおける階調値が第b階調値乃至第c階調値(1<c<b<a)である対象画素を抽出する対象画素抽出手段と、
    前記対象画素に対して前記定められた位置関係にある画素の階調値に基づいて、当該対象画素をM分割した分割画素の各々に対応する分割画素階調値を前記テーブルから取得する取得手段と、
    前記対象画素の各々について、前記取得手段によって取得された分割画素階調値をa階調における第1階調値と第a階調値に変換し、変換された階調値と当該対象画素をM分割した分割画素の各々とを対応付け、前記エッジ候補画素のうち前記対象画素でない画素の各々について、第1階調値乃至第(c−1)階調値に対応する画素の階調値を第1階調値に変換し、第(b+1)階調値乃至第a階調値に対応する画素の階調値を第a階調値に変換し、変換された階調値と当該画素をM分割した分割画素とを対応付けて事前減色画像データを生成する事前減色変換手段と、
    前記事前減色画像データを前記ディザマトリクスを用いた減色処理によって2階調に変換して変換後画像データを生成するディザ変換手段と
    を有することを特徴とする制御装置。
  2. 前記複数の画素から、画像の背景に対応しない非背景画素を抽出する非背景画素抽出手段と、
    a階調の各階調値を、第1階調値から第(c−1)階調値までの第1範囲と、第(b+1)階調値から第a階調値までの第N範囲(3≦N)とを含む互いに重ならないN個の範囲に分別し、前記第1画像データにおける階調値が第n範囲(n=1,2,・・・,N)に含まれる前記非背景画素の階調値をそれぞれN階調における第n階調値に変換してN階調の事前変換画像データを生成する事前変換手段を有し、
    前記対象画素抽出手段は、前記エッジ候補画素から、前記事前変換画像データにおける階調値が第2階調値乃至第(N−1)階調値である画素を前記対象画素として抽出し、
    前記取得手段は、前記対象画素に対して前記定められた位置関係にある画素の前記事前変換画像データにおける階調値に基づいて、前記分割画素階調値を前記テーブルから取得し、
    前記事前減色変換手段は、前記エッジ候補画素のうち前記対象画素でない画素の各々について、前記事前変換画像データにおける当該画素の階調値が第1階調値ならば当該階調値をa階調における第1階調値に変換し、前記事前変換画像データにおける当該画素の階調値が第N階調値ならば当該階調値をa階調における第a階調値に変換し、変換された階調値と当該画素をM分割した分割画素とを対応付けて前記事前減色画像データを生成する
    ことを特徴とする請求項1に記載の制御装置。
  3. 前記第3記憶手段は、前記階調情報として当該画素の階調値が画像の背景に対応するか否かを判別するための情報が対応付けられた前記テーブルを記憶し、
    前記取得手段は、前記対象画素に対して前記定められた位置関係にある画素の階調値が画像の背景に対応するか否かを判別し、判別の結果に対応する前記分割画素階調値を前記テーブルから取得する
    ことを特徴とする請求項1又は2に記載の制御装置。
  4. 前記第3記憶手段は、前記一の画素の階調値が対応付けられた前記テーブルを記憶し、
    前記取得手段は、前記対象画素の階調値に対応する前記分割画素階調値を前記テーブルから取得する
    ことを特徴とする請求項3に記載の制御装置。
  5. 前記第3記憶手段は、前記定められた位置関係にある画素に含まれる特定の複数の画素の階調値の大小関係が対応付けられた前記テーブルを記憶し、
    前記取得手段は、前記対象画素に対して前記定められた位置関係にある画素に含まれる特定の複数の画素の階調値の大小関係に対応する前記分割画素階調値を前記テーブルから取得する
    ことを特徴とする請求項3又は4に記載の制御装置。
  6. 前記第1画像データで表される文字の大きさを特定する特定手段を有し、
    前記特定手段によって特定された文字の大きさが閾値未満である場合に、前記事前減色変換手段による処理を実行しない
    ことを特徴とする請求項1乃至5のいずれかに記載の制御装置。
  7. 前記取得手段によって前記分割画素の各々に対応する分割画素階調値を取得することができなかった場合に、前記事前減色変換手段による処理を実行しない
    ことを特徴とする請求項1乃至5のいずれかに記載の制御装置。
  8. 請求項1乃至7のいずれかに記載の制御装置と、
    前記変換後画像データに基づく画像を表示する表示手段と
    を有することを特徴とする表示装置。
  9. 請求項8に記載の表示装置を有することを特徴とする電子機器。
  10. a階調(2<a)のデータを2階調のデータに変換する減色処理に用いられるディザ値が2次元配置されたディザマトリクスを記憶する第1記憶手段と、
    2次元配置された複数の画素の各々に対応付けてa階調の第1画像データを記憶する第2記憶手段とを有する表示装置を制御する制御方法であって、
    前記複数の画素からエッジの候補であるエッジ候補画素を抽出するエッジ候補画素抽出ステップと、
    前記エッジ候補画素から、前記第1画像データにおける階調値が第b階調値乃至第c階調値(1<c<b<a)である対象画素を抽出する対象画素抽出ステップと、
    一の画素に対して定められた位置関係にある画素と、当該画素の階調値に関する階調情報と、当該一の画素をM分割(2≦M)した分割画素の各々と、当該分割画素の各々に割り当てられた2階調の分割画素階調値とが対応付けられたテーブルから、前記対象画素に対して前記定められた位置関係にある画素の階調値に基づいて、当該対象画素をM分割した分割画素の各々に対応する分割画素階調値を取得する取得ステップと、
    前記対象画素の各々について、前記取得ステップにおいて取得された分割画素階調値をa階調における第1階調値と第a階調値に変換し、変換された階調値と当該対象画素をM分割した分割画素の各々とを対応付け、前記エッジ候補画素のうち前記対象画素でない画素の各々について、第1階調値乃至第(c−1)階調値に対応する画素の階調値を第1階調値に変換し、第(b+1)階調値乃至第a階調値に対応する画素の階調値を第a階調値に変換し、変換された階調値と当該画素をM分割した分割画素とを対応付けて事前減色画像データを生成する事前減色変換ステップと、
    前記事前減色画像データを前記ディザマトリクスを用いた減色処理によって2階調に変換して変換後画像データを生成するディザ変換ステップと
    を有することを特徴とする制御方法。
JP2012069420A 2012-03-26 2012-03-26 制御装置、表示装置、電子機器および制御方法 Pending JP2013200476A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012069420A JP2013200476A (ja) 2012-03-26 2012-03-26 制御装置、表示装置、電子機器および制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012069420A JP2013200476A (ja) 2012-03-26 2012-03-26 制御装置、表示装置、電子機器および制御方法

Publications (1)

Publication Number Publication Date
JP2013200476A true JP2013200476A (ja) 2013-10-03

Family

ID=49520755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012069420A Pending JP2013200476A (ja) 2012-03-26 2012-03-26 制御装置、表示装置、電子機器および制御方法

Country Status (1)

Country Link
JP (1) JP2013200476A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200011476A (ko) * 2017-05-24 2020-02-03 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드 밝기 조절 시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200011476A (ko) * 2017-05-24 2020-02-03 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드 밝기 조절 시스템
KR102265776B1 (ko) * 2017-05-24 2021-06-16 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드 밝기 조절 시스템

Similar Documents

Publication Publication Date Title
JP5262211B2 (ja) 電気泳動表示装置の駆動方法、電気泳動表示装置及び電子機器
US8350802B2 (en) Electrophoretic device with capacitive storage and applied fluctuating signal, method of driving the same, and electronic apparatus
JP5019177B2 (ja) 電気泳動表示装置、電子機器、および電気泳動表示装置の駆動方法
JP2007206267A (ja) 電気泳動表示装置および電子機器
US8890907B2 (en) Method of controlling electro-optical device, control device for electro-optical device, electro-optical device, and electronic apparatus
JP5994276B2 (ja) 画像処理装置、表示装置および画像処理方法
JP2013200359A (ja) 表示装置の制御装置、表示装置の制御方法、表示装置及び電子機器
JP5691707B2 (ja) 制御装置、表示装置、電子機器および駆動方法
JP5845614B2 (ja) 電気光学装置の制御方法、電気光学装置の制御装置、電気光学装置、及び電子機器
JP2013200476A (ja) 制御装置、表示装置、電子機器および制御方法
JP2007310265A (ja) 電気泳動表示装置
CN104205200B (zh) 显示装置的控制装置、显示装置的控制方法、显示装置及电子设备
US20150269891A1 (en) Electrophoretic device and electronic apparatus
US8786644B2 (en) Control device, display apparatus, and electronic apparatus
JP2009294593A (ja) 電気泳動表示装置及び電子機器、並びに電気泳動表示装置の駆動方法
JP5115830B2 (ja) 電気泳動表示装置、コントローラ、および電子機器
JP2009098300A (ja) 電気泳動表示装置、電子機器、および電気泳動表示装置の駆動方法
JP2013190748A (ja) 制御装置、表示装置、電子機器および制御方法
JP2013092619A (ja) 制御装置、電気光学装置、電子機器および制御方法
JP2014186221A (ja) 制御装置、電気光学装置、電子機器及び制御方法
JP2012194344A (ja) 電気光学装置の駆動方法、電気光学装置の制御装置、電気光学装置および電子機器
JP5803352B2 (ja) 制御装置、表示装置、電子機器および制御方法
JP2013231776A (ja) 制御装置、表示装置、電子機器および制御方法
JP2008225100A (ja) 電気泳動表示装置、電気泳動表示装置の駆動方法、電子機器
CN103366689B (zh) 控制装置、显示装置、电子设备及控制方法