CN114664949A - 场效应晶体管 - Google Patents

场效应晶体管 Download PDF

Info

Publication number
CN114664949A
CN114664949A CN202210287681.9A CN202210287681A CN114664949A CN 114664949 A CN114664949 A CN 114664949A CN 202210287681 A CN202210287681 A CN 202210287681A CN 114664949 A CN114664949 A CN 114664949A
Authority
CN
China
Prior art keywords
region
transistor
metal oxide
atoms
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210287681.9A
Other languages
English (en)
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN114664949A publication Critical patent/CN114664949A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提供一种新颖的场效应晶体管。在具有金属氧化物的场效应晶体管中，晶体管的沟道形成区域包含至少具有两个不同的能带宽的材料。该材料具有各为0.5nm以上且10nm以下的纳米尺寸的粒子。纳米尺寸的粒子以马赛克状分散或分布。

Description

场效应晶体管
本发明申请是国际申请号为PCT/IB2017/053100，国际申请日为2017年5月26日，进入中国国家阶段的申请号为201780033970.3，名称为“金属氧化物及场效应晶体管”的发明专利申请的分案申请。
技术领域
本发明涉及一种物体、方法或制造方法。本发明涉及一种工序、机器、产品或组合物。尤其是，本发明的一个实施方式涉及一种金属氧化物或者该金属氧化物的制造方法。尤其是，本发明的一个实施方式涉及一种半导体装置、显示装置、液晶显示装置、发光装置、蓄电装置、存储装置、它们的驱动方法或它们的制造方法。
在本说明书等中，半导体装置一般地是指能够通过利用半导体特性而工作的装置。晶体管等半导体元件、半导体电路、运算装置及存储装置各是半导体装置的一个实施方式。摄像装置、显示装置、液晶显示装置、发光装置、电光装置、发电装置(包括薄膜太阳能电池和有机薄膜太阳能电池等)及电子设备有时各包括半导体装置。
背景技术
例如，公开了使用In-Ga-Zn类金属氧化物制造晶体管的技术(例如，参照专利文献1)。
在非专利文献1中探讨了晶体管的活性层包含In-Zn氧化物和In-Ga-Zn氧化物的两层的金属氧化物的结构。
[参考文献]
[专利文献]
[专利文献1]日本专利申请公开第2007-96055号公报
[非专利文献]
[非专利文献1]John F.Wager，“Oxide TFTs：A Progress Report”，InformationDisplay 1/16，SID 2016，Jan/Feb 2016，Vol.32，No.1，p.16-21
发明内容
在非专利文献1中，沟道保护型的底栅晶体管实现高场效应迁移率(μ＝62cm2V-1s-1)。该晶体管的活性层是铟锌氧化物和IGZO的两层叠层，并且形成沟道的铟锌氧化物的厚度为10nm。然而，晶体管特性之一的S值(Subthreshold Swing(SS))较大，为0.41V/decade。另外，晶体管特性之一的阈值电压(Vth)为-2.9V，这示出晶体管具有常开启特性。
鉴于上述问题，本发明的一个实施方式的目的之一是提供一种新颖的金属氧化物。本发明的一个实施方式的另一目的是使半导体装置具有良好的电特性。本发明的一个实施方式的另一目的是提供一种可靠性高的半导体装置。本发明的一个实施方式的另一目的是提供一种具有新颖结构的半导体装置。本发明的一个实施方式的另一目的是提供一种具有新颖结构的显示装置。
注意，这些目的的记载不妨碍其他目的的存在。在本发明的一个实施方式中，并不需要实现所有上述目的。说明书、附图以及权利要求书等的记载中显然存在上述目的以外的目的，可以从说明书、附图以及权利要求书等的记载中获得上述目的以外的目的。
本发明的一个实施方式是一种包括金属氧化物的场效应晶体管。晶体管的沟道形成区域包含至少具有两个不同的能带宽的材料。该材料包括各为0.5nm以上且10nm以下的纳米尺寸的粒子。纳米尺寸的粒子以马赛克状分散或分布。
本发明的其他方式是一种包括金属氧化物的场效应晶体管。晶体管的沟道形成区域包含至少具有两个不同的能带宽的材料。该材料包括各为0.5nm以上且10nm以下的纳米尺寸的粒子。纳米尺寸的粒子以马赛克状分散或分布。沟道形成区域包括载流子从源极向漏极容易流过的路径。
在上述实施方式中，具有两个不同的能带宽的材料优选包含具有第一能带宽的第一材料及具有第二能带宽的第二材料。第一材料优选包含In或Zn。第二材料优选包含选自In、Zn、Al、Ga、Si、B、Y、Ti、Fe、Ni、Ge、Zr、Mo、La、Ce、Nd、Hf、Ta、W、Mg、V、Be和Cu中的一种或多种。第二能带宽优选比第一能带宽大。
在上述实施方式中，第一材料优选包含In及Zn，并且第二材料优选包含In、Ga及Zn。
在上述实施方式中，第一能带宽优选为2.4eV或其附近的数值，并且第二能带宽优选为3.0eV以上且4.0eV以下。
在上述实施方式中，第二材料的Ga、Al或Si的含量优选比第一材料多。
在上述实施方式中，第二材料的Ga的含量优选比第一材料多。
本发明的其他方式是一种包括金属氧化物的场效应晶体管。晶体管的沟道形成区域包含至少具有两个不同的能带宽的材料。该材料包括各为0.5nm以上且10nm以下的纳米尺寸的粒子。纳米尺寸的粒子以马赛克状分散或分布。在晶体管的正向方向上施加栅电压时，至少具有两个不同的能带宽的材料具有各载流子从源极向漏极流过的第一功能。在晶体管的反向方向上施加栅电压时，至少具有两个不同的能带宽的材料具有抑制各载流子从源极向漏极流过的第二功能。
在上述实施方式中，第一功能优选使至少具有两个不同的能带宽的材料具有其能带宽都窄于栅电压保持为0V时的能带宽，并且第二功能优选使至少具有两个不同的能带宽的材料具有其能带宽都宽于栅电压保持为0V时的能带宽。
在上述实施方式中，纳米尺寸的粒子优选包括周围部如云模糊地扩展且彼此重叠的区域。
通过本发明的一个实施方式能够提供一种新颖的金属氧化物。通过本发明的一个实施方式，能够提供一种具有良好的电特性的半导体装置。能够提供一种可靠性高的半导体装置。能够提供一种具有新颖结构的半导体装置。能够提供一种具有新颖结构的显示装置。
注意，这些效果的记载不妨碍其他效果的存在。本发明的一个实施方式并不需要实现所有上述效果。说明书、附图以及权利要求书等的记载中显然存在上述效果以外的效果，可以从说明书、附图以及权利要求书等的记载中获得上述效果以外的效果。
附图说明
图1是金属氧化物的构成的概念图。
图2A是晶体管的示意图，图2B及图2C是说明该晶体管的能级分布的示意图。
图3A至图3C是各说明晶体管的示意能带图的模型的图。
图4A至图4C是各说明晶体管的示意能带图的模型的图。
图5A至图5C是各说明晶体管的示意能带图的模型的图。
图6A至图6C是说明半导体装置的俯视图及截面图。
图7A至图7C是半导体装置的俯视图及截面图。
图8A及图8B是说明半导体装置的截面图。
图9A至图9D是说明半导体装置的制造方法的截面图。
图10A至图10C是说明半导体装置的制造方法的截面图。
图11A至图11C是说明半导体装置的制造方法的截面图。
图12A至图12C是说明半导体装置的俯视图及截面图。
图13A至图13C是说明半导体装置的俯视图及截面图。
图14A至图14C是说明半导体装置的俯视图及截面图。
图15A至图15C是说明半导体装置的俯视图及截面图。
图16A至图16C是各说明本发明的金属氧化物的原子个数比的范围的图。
图17是说明显示面板的结构实例的图。
图18是说明显示面板的结构实例的图。
图19A及图19B是说明一个实施方式的金属氧化物的模型及状态密度的图。
图20A至图20D是说明一个实施方式的追加杂质的金属氧化物的模型的局部结构及状态密度的图。
图21A至图21D是说明一个实施方式的追加杂质的金属氧化物的模型的局部结构及状态密度的图。
图22A至图22D是说明一个实施方式的追加杂质的金属氧化物的模型的局部结构及状态密度的图。
图23是说明实施例的样品的被测定的XRD谱的图。
图24A至图24F是说明实施例的样品的截面TEM图像及电子衍射图案的图。
图25A至图25L是说明实施例的样品的平面TEM图像、截面TEM图像及电子衍射图案的图。
图26是说明实施例的样品的平面TEM图像及其分析图像的图。
图27A至图27D是说明导出六角形的旋转角的方法的图。
图28A至图28E是说明沃罗诺伊图的形成方法的图。
图29是说明实施例的沃罗诺伊区域的形状的个数及比率的图。
图30A至图30H是说明实施例的样品的平面TEM图像、截面TEM图像及EDX面分析图像的图。
图31A至图31F是说明实施例的样品的EDX面分析图像的图。
图31-2A至图31-9H是说明实施例的样品的平面TEM图像、截面TEM图像及EDX面分析图像的图。
图32是实施例的样品的Id-Vg特性的图表。
图33是实施例的样品的+GBT应力后的Id-Vg特性的图表。
图34A及图34B是说明晶体管的Id-Vg特性及Id-Vd特性的图。
图35是说明从GCA算出的Id-Vg特性及线性和饱和的迁移率曲线的图。
图36A至图36F是说明实施例的样品的截面TEM图像及其电子衍射图案的图。
图37A至图37F是说明实施例的样品的平面TEM图像及其电子衍射图案的图。
图38A至图38C是说明实施例的沃罗诺伊区域的形状的个数及比率的图。
图39A至图39H是说明实施例的样品的平面TEM图像、截面TEM图像及EDX面分析图像的图。
图40A至图40C是说明实施例的样品EDX面分析图像的图。
图41A至图41H是说明实施例的样品的平面TEM图像、截面TEM图像及EDX面分析图像的图。
图42是说明实施例的样品的Id-Vg特性的图表。
图43A至图43D说明实施例的样品的截面TEM图像、EDX面分析图像及示出原子个数比的图。
图44A至图44D说明实施例的样品的平面TEM图像、EDX面分析图像及示出原子个数比的图。
图45是说明Id-Vg特性的图。
图46是说明Id-Vg特性的图。
图47是说明界面态密度的计算结果的图。
图48A及图48B是说明Id-Vg特性的图。
图49是说明缺陷态密度的计算结果的图。
图50是说明缺陷态密度的计算结果的图。
图51是说明晶体管的Id-Vg特性的图。
具体实施方式
下面，参照附图对实施方式进行说明。但是，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
在附图中，为了方便起见，有时夸大表示大小、层的厚度或区域。因此，大小、层的厚度或区域并不一定限定于附图中的尺寸。注意，在附图中，示意性地示出理想的例子，本发明的实施方式不局限于附图所示的形状或数值等。
注意，本说明书所使用的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加的，而不是在数目方面上进行限定的。
在本说明书中，为了方便起见，使用“上”、“上方”、“下”及“下方”等表示配置的词句以参照附图说明构成要素的位置关系。另外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于本说明书中所使用的词句，根据情况可以适当地更换。
在本说明书等中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏区域或漏电极)与源极(源极端子、源区域或源电极)之间具有沟道区域，并且电流能够通过沟道区域流过漏极和源极之间。注意，在本说明书等中，沟道区域是指电流主要流过的区域。
另外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下，源极及漏极的功能有时互相调换。因此，在本说明书等中，“源极”和“漏极”的词句可以互相调换。
注意，在本说明书等中，“电连接”的词句包括构成要素通过“具有某种电作用的对象物”连接的情况。“具有某种电作用的对象物”只要可以进行通过对象物连接的构成要素间的电信号的授受，就对其没有特别的限制。例如，“具有某种电作用的对象物”不仅包括电极和布线，而且还包括晶体管等的开关元件、电阻器、电感器、电容器、其他具有各种功能的元件等。
在本说明书等中，“氧氮化硅膜”是指在其组成中含氧量多于含氮量的膜，而“氮氧化硅膜”是指在其组成中含氮量多于含氧量的膜。
在本说明书等中，当利用附图说明本发明的结构时有时在不同的附图中共同使用相同的构成要素。
在本说明书等中，“平行”的词句是指两条直线形成的-10°以上且10°以下的角度，因此也包括该角度为-5°以上且5°以下的状态。“大致平行”的词句是指两条直线形成的-30°以上且30°以下的角度。另外，“垂直”的词句是指两条直线形成的80°以上且100°以下的角度，因此也包括该角度为85°以上且95°以下的状态。此外，“大致垂直”的词句是指两条直线形成的60°以上且120°以下的角度。
在本说明书等中，根据情况，可以互相调换“膜”和“层”的词句。例如，有时可以将“导电层”的词句换称为“导电膜”。此外，有时可以将“绝缘膜”的词句换称为“绝缘层”的词句。
注意，例如当导电性充分低时，有时“半导体”具有“绝缘体”的特性。此外，“半导体”和“绝缘体”的边境不太清楚，因此有时不能精确地区别。由此，有时可以将本说明书所记载的“半导体”换称为“绝缘体”。同样地，有时可以将本说明书所记载的“绝缘体”换称为“半导体”。
注意，在本说明书等中，“In：Ga：Zn＝4：2：3或In：Ga：Zn＝4：2：3附近”是指在原子数的总和中In为4时，Ga为1以上且3以下(1≤Ga≤3)，Zn为2以上且4以下(2≤Zn≤4)。“In：Ga：Zn＝5：1：6或In：Ga：Zn＝5：1：6附近”是指在原子数的总和中In为5时，Ga大于0.1且2以下(0.1<Ga≤2)，Zn为5以上且7以下(5≤Zn≤7)。“In：Ga：Zn＝1：1：1或In：Ga：Zn＝1：1：1附近”是指在原子数的总和中In为1时，Ga大于0.1且2以下(0.1<Ga≤2)，Zn大于0.1且2以下(0.1<Zn≤2)。
(实施方式1)
在本实施方式中，对本发明的一个实施方式的金属氧化物进行说明。
本发明的一个实施方式的金属氧化物优选至少包含铟。尤其优选包含铟及锌。除此之外，也可以还包含元素M(元素M选自铝、镓、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)。
本发明的一个实施方式的金属氧化物优选包含氮。具体而言，在本发明的一个实施方式的金属氧化物中，通过二次离子质谱分析(SIMS)测定的氮浓度可以为1×1016atoms/cm3以上，优选为1×1017atoms/cm3以上且2×1022atoms/cm3以下。注意，添加有氮的金属氧化物有带隙变窄而导电性得到提高的倾向。因此，在本说明书等中，本发明的一个实施方式的金属氧化物包括添加有氮等的金属氧化物。此外，也可以将包含氮的金属氧化物称为金属氧氮化物。
在此，考虑金属氧化物包含铟、元素M及锌的情况。将金属氧化物所包含的铟、元素M及锌的原子个数比的各项分别称为[In]、[M]及[Zn]。
<金属氧化物的构成>
图1示出具有本发明的Cloud-Aligned Complementary(CAC)构成的金属氧化物的示意图。在本说明书中，将具有半导体的功能的本发明的一个实施方式的金属氧化物定义为Cloud-Aligned Complementary Oxide Semiconductor(CAC-OS)。
有时将CAC-OS或CAC-metal oxide称为基质复合材料或金属基质复合材料。因此，可以将CAC-OS称为Cloud-Aligned Complementary OS。
例如，如图1所示，在CAC-OS中包含在金属氧化物中的元素不均匀地分布，而形成主要包含一个元素的区域001及主要包含另一个元素的区域002。区域001及区域002混合以形成马赛克状。换言之，CAC-OS具有包含在金属氧化物中的元素不均匀地分布的构成。包含不均匀地分布的元素的材料的尺寸各为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或附近的尺寸。注意，在下面的金属氧化物的说明中，将一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克状或补丁状。该区域的尺寸各为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或附近的尺寸。
例如，具有CAC构成的In-M-Zn氧化物具有材料分成铟氧化物(InOX1，X1是大于0的实数)或铟锌氧化物(InX2ZnY2OZ2，X2、Y2及Z2是大于0的实数)以及包含元素M的氧化物等而形成马赛克状。并且，形成马赛克状的InOX1或InX2ZnY2OZ2分布在膜中。以下，这构成也称为云状的构成。
换言之，本发明的一个实施方式的金属氧化物包含选自In氧化物、In-M氧化物、M氧化物、M-Zn氧化物、In-Zn氧化物和In-M-Zn氧化物中的至少两种氧化物或材料。
典型的是，本发明的一个实施方式的金属氧化物包含选自In氧化物、In-Zn氧化物、In-Al-Zn氧化物、In-Ga-Zn氧化物、In-Y-Zn氧化物、In-Cu-Zn氧化物、In-V-Zn氧化物、In-Be-Zn氧化物、In-B-Zn氧化物、In-Si-Zn氧化物、In-Ti-Zn氧化物、In-Fe-Zn氧化物、In-Ni-Zn氧化物、In-Ge-Zn氧化物、In-Zr-Zn氧化物、In-Mo-Zn氧化物、In-La-Zn氧化物、In-Ce-Zn氧化物、In-Nd-Zn氧化物、In-Hf-Zn氧化物、In-Ta-Zn氧化物、In-W-Zn氧化物和In-Mg-Zn氧化物中的至少两个氧化物。换言之，也可以将本发明的一个实施方式的金属氧化物称为包含多个材料或多个成分的复合金属氧化物。
在此，假设图1示出具有CAC构成的In-M-Zn氧化物的概念。此时，可以说：区域001为以包含元素M的氧化物为主要成分的区域，区域002为以InX2ZnY2OZ2或InOX1为主要成分的区域。以包含元素M的氧化物为主要成分的区域、以InX2ZnY2OZ2或InOX1为主要成分的区域及至少包含Zn的区域的边缘部不清楚(模糊)，因此有时观察不到明确的边界。
换言之，具有CAC构成的In-M-Zn氧化物为其中以包含元素M的氧化物为主要成分的区域和以InX2ZnY2OZ2或InOX1为主要成分的区域混在一起的金属氧化物。因此，有时将金属氧化物记为复合金属氧化物。注意，在本说明书中，例如，当区域002的In与元素M的原子个数比大于区域001的In与元素M的原子个数比时，区域002的In浓度高于区域001。
注意，具有CAC构成的金属氧化物不包含组成不同的两种以上的膜的叠层结构。例如，不包含以In为主要成分的膜与以Ga为主要成分的膜的两层结构。
具体而言，对CAC-OS中的具有CAC构成的In-Ga-Zn氧化物(可以将这样的In-Ga-Zn氧化物特别称为CAC-IGZO)进行说明。在包含CAC-OS的In-Ga-Zn氧化物中，材料分成InOX1或InX2ZnY2OZ2以及包含镓的氧化物等而形成马赛克状。形成马赛克状的InOX1或InX2ZnY2OZ2是云状金属氧化物。
换言之，包含CAC-OS的In-Ga-Zn氧化物为具有以包含镓的氧化物为主要成分的区域以及以InX2ZnY2OZ2或InOX1为主要成分的区域混在一起的构成的复合金属氧化物。以包含镓的氧化物为主要成分的区域、以InX2ZnY2OZ2或InOX1为主要成分的区域的边缘部不清楚(模糊)，因此有时观察不到明确的边界。
例如，在图1所示的概念图中，区域001相当于以包含镓的氧化物为主要成分的区域，区域002相当于以InX2ZnY2OZ2或InOX1为主要成分的区域。可以将以包含镓的氧化物为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域各称为纳米粒子。该纳米粒子的粒径为0.5nm以上且10nm以下，典型地为1nm以上且2nm以下。上述纳米粒子的边缘部不清楚(模糊)，因此有时观察不到明确的边界。
区域001及区域002的尺寸可以利用通过能量分散型X射线分析法(EDX：EnergyDispersive X-ray spectroscopy)取得的EDX面分析图像测定。例如，区域001的直径有时在截面照片的EDX面分析图像中被观察为0.5nm以上且10nm以下或者1nm以上且2nm以下。主要成分的元素的密度从区域的中心部向边缘部逐渐降低。例如，当在EDX面分析图像中可数的元素的原子个数(存在量)从中心部向边缘部逐渐变化时，在截面照片的EDX面分析中，区域的边缘部不清楚(模糊)。例如，在以InOx1为主要成分的区域中，In原子的个数从中心部向边缘部逐渐减少，而Zn原子的个数逐渐增加，因此分阶段地变为以InX2ZnY2OZ2为主要成分的区域。因此，在EDX面分析图像中，以InOx1为主要成分的区域的边缘部不清楚(模糊)。
对具有CAC构成的In-Ga-Zn氧化物的结晶结构没有特别的限制。区域001及区域002可以具有彼此不同的结晶结构。
在此，有时将In-Ga-Zn-O类金属氧化物表示为IGZO，包含In、Ga、Zn及O的化合物也作为IGZO已知的。作为In-Ga-Zn-O类金属氧化物的一个例子，可以举出结晶性化合物。结晶性化合物具有单晶结构、多晶结构或c-axis aligned crystalline(CAAC)结构。注意，CAAC结构是多个IGZO纳米晶具有c轴取向性且在a-b面上以不取向的方式连接的层状结晶结构。
另一方面，在包含CAC-OS的In-Ga-Zn氧化物中，结晶结构是次要因素。在本说明书中，可以将CAC-IGZO定义为在以Ga为主要成分的多个区域以及以In为主要成分的多个区域都以马赛克状无规律地分散的状态下包含In、Ga、Zn及O的金属氧化物。
例如，在图1所示的概念图中，区域001相当于以Ga为主要成分的区域，区域002相当于以In为主要成分的区域。可以将以Ga为主要成分的区域及以In为主要成分的区域各称为纳米粒子。该纳米粒子的粒径为0.5nm以上且10nm以下，典型地为1nm以上且2nm以下。上述纳米粒子的边缘部不清楚(模糊)，因此有时观察不到明确的边界。
可以利用电子束衍射对具有CAC-OS的In-Ga-Zn氧化物的结晶性进行评价。例如，在电子束衍射图案中，观察到环状的亮度高的区域。此外，有时观察到环状的区域内的多个斑点。
如上所述，包含CAC-OS的In-Ga-Zn氧化物的结构与金属元素均匀地分布的IGZO化合物不同，具有与IGZO化合物不同的性质。换言之，在包含CAC-OS的In-Ga-Zn氧化物中，以包含镓的氧化物等为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域互相分离以形成马赛克状。
以InX2ZnY2OZ2或InOX1为主要成分的区域的导电性比以包含镓的氧化物等为主要成分的区域高。换言之，当载流子流过以InX2ZnY2OZ2或InOX1为主要成分的区域时，呈现氧化物半导体的导电性。因此，当以InX2ZnY2OZ2或InOX1为主要成分的区域在氧化物半导体中以云状分布时，可以实现高场效应迁移率(μ)。可以说以InX2ZnY2OZ2或InOX1为主要成分的区域是具有近于导电体的性质的半导体区域。
另一方面，以包含镓的氧化物等为主要成分的区域的绝缘性比以InX2ZnY2OZ2或InOX1为主要成分的区域高。换言之，当以包含镓的氧化物等为主要成分的区域在氧化物半导体中分布时，可以抑制泄漏电流而实现良好的开关工作。可以说以InaGabZncOd等为主要成分的区域是具有近于绝缘体的性质的半导体区域。
因此，当将包含CAC-OS的In-Ga-Zn氧化物用于半导体元件时，来源于包含镓的氧化物等的绝缘性及来源于InX2ZnY2OZ2或InOX1的导电性的互补作用可以实现高通态电流(Ion)、高场效应迁移率(μ)及低关态电流(Ioff)。
使用具有CAC-OS的In-Ga-Zn氧化物的半导体元件的可靠性高。因此，具有CAC-OS的In-Ga-Zn氧化物适用于以显示器为代表的各种半导体装置。
<包含金属氧化物的晶体管>
接着，对使用上述金属氧化物作为晶体管的半导体的情况进行说明。
通过使用上述金属氧化物作为晶体管的半导体，晶体管可以具有高场效应迁移率和高开关特性。另外，晶体管可以具有高可靠性。
图2A是在沟道区域中包含上述金属氧化物的晶体管的示意图。图2A所示的晶体管包括源极、漏极、第一栅极、第二栅极、第一栅极绝缘部、第二栅极绝缘部及沟道部。晶体管的沟道部的电阻可以由施加到栅极的电位控制。换言之，可以由施加到第一栅极或第二栅极的电位控制源极与漏极之间的导通(晶体管处于导通状态)或非导通(晶体管处于关闭状态)。
沟道部包含其中具有第一带隙的区域001及具有第二带隙的区域002以云状分布的CAC-OS。第一带隙宽于第二带隙。
例如，对作为沟道部的CAC-OS使用具有CAC构成的In-Ga-Zn氧化物的情况进行说明。具有CAC构成的In-Ga-Zn氧化物具有材料分成其Ga的浓度比区域002高的以InaGabZncOd为主要成分的区域001以及其In的浓度比区域001高的以InX2ZnY2OZ2或InOX1为主要成分的区域002而形成马赛克状。并且，InOX1或InX2ZnY2OZ2分布在膜中。这构成也称为云状的构成。以InaGabZncOd为主要成分的区域001的带隙宽于以InX2ZnY2OZ2或InOX1为主要成分的区域002。
对图2A所示的在沟道部中包含CAC-OS的晶体管的传导模型进行说明。图2B是说明图2A所示的晶体管的源极与漏极之间的能级分布的示意图。图2C是图2A所示的晶体管的以实线X-X’上的导带图。注意，在各导带图中，实线表示导带底的能量。点划线Ef表示电子的准费米能级的能量。在此，作为第一栅电压对栅极与源极之间施加负电压，对源极与漏极之间施加漏电压(Vd>0)。
当对图2A所示的晶体管施加负值的栅电压时，如图2B所示，在源极与漏极之间形成起因于区域001的导带底能量CB001及起因于区域002的导带底能量CB002。第一带隙宽于第二带隙，因此导带底能量CB001的势垒大于导带底能量CB002的势垒。换言之，沟道部的势垒的最大值依赖于区域001。因此，通过将CAC-OS用于晶体管中的沟道部，可以抑制泄漏电流，而可以实现高开关特性。
如图2C所示，具有第一带隙的区域001的带隙相对宽于具有第二带隙的区域002的带隙，因此具有第一带隙的区域001的Ec端有可能相对高于具有第二带隙的区域002的Ec端。
例如，假设如下情况：具有第一带隙的区域001的成分来源于In-Ga-Zn氧化物(In:Ga:Zn＝1:1:1[原子个数比])，具有第二带隙的区域002的成分来源于In-Zn氧化物(In:Zn＝2:3[原子个数比])。此时，第一带隙为3.3eV或其附近值，第二带隙为2.4eV或其附近值。作为带隙的值，使用对各材料的单膜利用椭偏仪进行测定而获得的值。
在上述假设下，第一带隙与第二带隙之差为0.9eV。在本发明的一个实施方式中，第一带隙与第二带隙之差至少为0.1eV以上。注意，起因于具有第一带隙的区域001的价带顶能量的位置与起因于具有第二带隙的区域002的价带顶能量的位置有时不同，因此第一带隙与第二带隙之差优选为0.3eV以上，更优选为0.4eV以上。
在上述假设下，当载流子流过CAC-OS时，载流子流动起因于具有第二带隙，即窄带的In-Zn氧化物。此时，载流子从第二带隙溢出到具有第一带隙，即宽带的In-Ga-Zn氧化物一侧。换言之，具有窄带的In-Zn氧化物更容易生成载流子，该载流子移动到具有宽带的In-Ga-Zn氧化物。
在形成沟道部的金属氧化物中，区域001及区域002形成马赛克状而不均匀地分布。因此，以实线X-X’上的导带图只是一个例子。
基本上如图3A所示那样形成区域002夹在区域001之间的能带即可。或者，形成区域001夹在区域002之间的能带。
在CAC-OS中的具有第一带隙的区域001与具有第二带隙的区域002的接合部中，产生区域的聚集状态及组成的不稳定。因此，如图3B和图3C所示，能带有时不是不连续地变化，而是连续地变化。换言之，当载流子流过CAC-OS时，第一带隙与第二带隙联动。
图4A至图4C各示出沿着图2A所示的X-X’的方向上的晶体管的示意能带图的模型，这对应于图2B所示的示意图。在对第一栅电极施加电压的同时，也对第二栅电极施加相同的电压。图4A示出作为第一栅电压Vg对栅极的每一个与源极之间施加正电压的状态(Vg>0)(ON State)。图4B示出不施加第一栅电压Vg的状态(Vg＝0)。图4C示出作为第一栅电压Vg对栅极的每一个与源极之间施加负电压的状态(Vg<0)(OFF State)。注意，在沟道部中，虚线表示不施加电压时的导带底的能量，实线表示施加电压时的导带底的能量。点划线Ef表示电子的准费米能级的能量。
在其沟道部包含CAC-OS的晶体管中具有第一带隙的区域001及具有第二带隙的区域002在电性上发生相互作用。换言之，具有第一带隙的区域001及具有第二带隙的区域002互补发挥作用。
也就是说，如图4A所示，在施加正向电压时，与区域002的导带相比，区域001的导带进一步下降。因此，不仅在区域002的导带载流子流过，也在区域001的导带中载流子流过，由此可以得到较大的高通态电流。另一方面，如图4B及图4C所示，在施加反向电压时，区域001及区域002的导带上升，有可能使源极与漏极间流过的电流极小。
图5A至图5C示出沿着图2A所示的X-X’的方向上的晶体管的示意能带图的模型，这对应于图2C所示的示意图。在对第一栅电极施加电压的同时，也对第二栅电极施加相同的电压。图5A示出作为第一栅电压Vg对栅极的每一个与源极之间施加正电压的状态(Vg>0)(ONState)。图5B示出不施加第一栅电压Vg的状态(Vg＝0)。图5C示出作为第一栅电压Vg对栅极的每一个与源极之间施加负电压的状态(Vg<0)(OFF State)。注意，在沟道部中，实线表示导带底的能量。点划线Ef表示电子的准费米能级的能量。这里，将区域001的导带底的能量与区域002的导带底的能量之差表示为ΔEc。“ΔEc(Vg＝0)”是指不施加电压(Vg＝0)时的ΔEc，“ΔEc(Vg>0)”是指施加使晶体管成为导通状态的电压(Vg>0)时的ΔEc，“ΔEc(Vg<0)”是指施加负电压(Vg<0)时的ΔEc。
如图5A所示，当将使晶体管成为导通状态的电位(Vg>0)施加到第一栅电极时，满足ΔEc(Vg>0)<ΔEc(Vg＝0)。因此，Ec端低的具有第二带隙的区域002被用作主要传导路径，电子流过区域002。电子同时还流过具有第一带隙的区域001。因此，可以实现导通状态下的晶体管的高电流驱动力，即高通态电流及高场效应迁移率。
另一方面，如图5B及图5C所示，当对第一栅电极施加低于阈值电压的电压(Vg≤0)时，具有第一带隙的区域001起电介质(绝缘体)的作用，因此区域001中的传导路径被阻挡。具有第二带隙的区域002与具有第一带隙的区域001接触。因此，具有第一带隙的区域001除了区域001本身之外与具有第二带隙的区域002在电性上发生相互作用，还阻挡具有第二带隙的区域002中的传导路径。于是，沟道部整体成为非导通状态，而使晶体管成为关闭状态。因此，满足ΔEc(Vg＝0)<ΔEc(Vg<0)。
如此，通过将CAC-OS用于晶体管，当晶体管进行工作时，例如，当在栅极与源极或漏极之间产生电位差时，可以降低或防止栅极与源极或漏极之间的泄漏电流。
优选将载流子密度低的金属氧化物用于晶体管。因为高纯度本征或实质上高纯度本征的金属氧化物具有较少的载流子发生源，所以可以具有低载流子密度。因为高纯度本征或实质上高纯度本征的金属氧化物具有较低的缺陷态密度，所以有时具有较低的陷阱态密度。
被金属氧化物的陷阱能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的金属氧化物中形成有沟道区域的晶体管的电特性不稳定。
为了使晶体管的电特性稳定，降低金属氧化物中的杂质浓度是有效的。此外，为了降低金属氧化物中的杂质浓度，优选降低与金属氧化物相邻的膜中的杂质浓度。杂质的例子包括氢、碱金属、碱土金属、铁、镍、硅等。
在此，说明金属氧化物中的各杂质的影响。
在金属氧化物包含第十四族元素之一的硅或碳时，金属氧化物中形成缺陷能级。因此，将金属氧化物中或金属氧化物的界面附近的硅或碳的浓度(通过二次离子质谱分析法(SIMS)测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
当金属氧化物包含碱金属或碱土金属时，有时形成缺陷能级而产生载流子。因此，包括包含碱金属或碱土金属的金属氧化物的晶体管容易具有常开启特性。由此，优选降低金属氧化物中的碱金属或碱土金属的浓度。具体而言，将利用SIMS测得的金属氧化物中的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
包含在金属氧化物中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位(Vo)。当氢进入该氧空位(Vo)时，有时产生作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含氢的金属氧化物的晶体管容易具有常开启特性。由此，优选尽可能减少金属氧化物中的氢。具体而言，将利用SIMS测得的金属氧化物中的氢浓度设定为低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。
通过将氧引入金属氧化物，可以降低金属氧化物中的氧空位(Vo)。换言之，当用氧填补金属氧化物中的氧空位(Vo)时，氧空位(Vo)消失。因此，通过将氧扩散到金属氧化物，可以减少晶体管的氧空位(Vo)，而可以提高晶体管的可靠性。
作为将氧引入金属氧化物的方法，例如有以与金属氧化物接触的方式设置包含超过化学计量组成的氧的氧化物的方法。就是说，在该氧化物中，优选形成有包含超过化学计量组成的氧的区域(以下，也称为氧过剩区域)。尤其是，当将金属氧化物用于晶体管时，在晶体管附近的基底膜或层间膜等中设置具有氧过剩区域的氧化物，降低晶体管的氧空位，而可以提高晶体管的可靠性。
当将杂质被充分降低的金属氧化物用于晶体管的沟道形成区域时，可以使晶体管具有稳定的电特性。
<金属氧化物的成膜方法>
下面，对金属氧化物的成膜方法的例子进行说明。
优选以室温以上且低于140℃的温度沉积金属氧化物。注意，室温不仅包括不进行温度调节的情况，也包括使衬底冷却的情况等进行温度调节的情况。
作为溅射气体，适当地使用稀有气体(典型的是氩)、氧、稀有气体和氧的混合气体。当采用混合气体时，在沉积气体整体中氧气体所占的比率为0％以上且30％以下，优选为5％以上且20％以下。
在溅射气体包含氧的情况下，可以在沉积金属氧化物的同时对金属氧化物下的膜添加氧，设置过剩氧区域。另外，需要进行溅射气体的高纯度化。例如，用于溅射气体的氧气体或氩气体被高纯度化以具有-40℃以下，优选为-80℃以下，更优选为-100℃以下，进一步优选为-120℃以下的露点，由此可以尽可能地防止水分等混入金属氧化物。
在通过溅射法沉积金属氧化物的情况下，优选使用低温泵等吸附式真空抽气泵对溅射装置的处理室进行高真空抽气(抽空到5×10-7Pa至1×10-4Pa左右)以尽可能地去除对金属氧化物来说是杂质的水等。或者，优选组合涡轮分子泵和冷阱来防止气体(尤其是包含碳或氢的气体)从抽气系统倒流到处理室内。
作为靶材，可以使用In-Ga-Zn金属氧化物靶材。例如，优选使用原子个数比为[In]:[Ga]:[Zn]＝4:2:4.1、原子个数比为[In]:[Ga]:[Zn]＝5:1:7或其附近值的金属氧化物靶材。
在溅射装置中，可以使靶材旋转或移动。通过例如在进行沉积时使磁铁单元在垂直及/或水平方向上摆动，可以形成本发明的复合金属氧化物。例如，靶材以0.1Hz以上且1kHz以下的拍子(也可以说节奏、脉冲、频率、周期或循环等)旋转或摆动即可。或者，以0.1Hz以上且1kHz以下的拍子摆动磁铁单元即可。
例如，可以以如下方式形成本发明的金属氧化物：使用氧和氧气体比为10％左右的稀有气体的混合气体，衬底温度为130℃，在进行沉积的同时使具有[In]：[Ga]：[Zn]＝4：2：4.1的原子个数比的In-Ga-Zn金属氧化物靶材摆动。
本实施方式所示的结构可以与其他实施方式或其他实施例所示的任何结构适当地组合而使用。
(实施方式2)
在本实施方式中，参照图6A至图6C、图7A至图7C、图8A和图8B、图9A至图9D、图10A至图10C、图11A至图11C、图12A至图12C、图13A至图13C、图14A至图14C以及图15A至图15C对本发明的一个实施方式的半导体装置及半导体装置的制造方法进行说明。
<2-1.晶体管的结构实例1>
图6A是作为本发明的一个实施方式的半导体装置的晶体管100的俯视图。图6B是沿着图6A所示的点划线X1-X2的截面图。图6C是沿着图6A所示的点划线Y1-Y2的截面图。注意，在图6A中，为了避免复杂，不示出晶体管100的构成要素的一部分(用作栅极绝缘膜的绝缘膜等)。有时将点划线X1-X2方向称为沟道长度方向，将点划线Y1-Y2方向称为沟道宽度方向。有时在后面的晶体管的俯视图中与图6A同样地不示出构成要素的一部分。
图6A至图6C所示的晶体管100是所谓顶栅晶体管。
晶体管100包括衬底102上的绝缘膜104、绝缘膜104上的金属氧化物108、金属氧化物108上的绝缘膜110、绝缘膜110上的导电膜112、绝缘膜104、金属氧化物108及导电膜112上的绝缘膜116。
在重叠于导电膜112的区域中，金属氧化物108设置在绝缘膜104上。例如，金属氧化物108优选包含In、M(M为Al、Ga、Y或Sn)及Zn。
金属氧化物108包括不与导电膜112重叠且与绝缘膜116接触的区域108n。区域108n是如上所说明的金属氧化物108中的n型化区域。绝缘膜116包含氮或氢。通过向区域108n添加绝缘膜116中的氮或氮，区域108n的载流子密度变高而使区域108n成为n型。
金属氧化物108优选包括In的原子个数比大于M的原子个数比的区域。作为一个例子，金属氧化物108的In、M及Zn的原子个数比优选为In：M：Zn＝4：2：3或其附近。
注意，金属氧化物108的组成不局限于上述组成。例如，金属氧化物108的In、M及Zn的原子个数比优选为In：M：Zn＝5：1：6或其附近。“附近”的词句包括如下情况：在In为5时，M为0.5以上且1.5以下，且Zn为5以上且7以下的情况。
当使金属氧化物108具有In的原子个数比大于M的原子个数比的区域，晶体管100可以具有高场效应迁移率。具体而言，晶体管100的场效应迁移率可以超过10cm2/Vs，优选超过30cm2/Vs。
例如，通过将上述场效应迁移率高的晶体管用于生成栅极信号的栅极驱动器，可以使显示装置具有宽度窄的边框。通过将上述场效应迁移率高的晶体管用于显示装置所包括的供应来自信号线的信号的源极驱动器(尤其是，与源极驱动器所包括的移位寄存器的输出端子连接的解复用器)，可以减少与显示装置连接的布线数。
即使金属氧化物108包括In的原子个数比大于M的原子个数比的区域，也若金属氧化物108的结晶性较高，则有时场效应迁移率降低。
注意，金属氧化物108的结晶性例如可以通过X射线衍射(XRD)或透射电子显微镜(TEM)进行分析来确定。
首先，说明形成在金属氧化物108中的氧空位。
形成在金属氧化物108中的氧空位对晶体管特性造成负面影响而引起问题。例如，当在金属氧化物108中形成有氧空位时，该氧空位俘获氢，而成为载流子供应源。当在金属氧化物108中产生载流子供应源时，包括金属氧化物108的晶体管100的电特性发生变动，典型为阈值电压的漂移。因此，在金属氧化物108中，氧空位越少越好。
在本发明的一个实施方式中，金属氧化物108附近的绝缘膜包含过剩氧。具体而言，形成在金属氧化物108上的绝缘膜110和形成在金属氧化物108下的绝缘膜104中的一个或两个包含过剩氧。通过氧或过剩氧从绝缘膜104和/或绝缘膜110移动到金属氧化物108，可以减少金属氧化物中的氧空位。
混入金属氧化物108的氢和水分等杂质对晶体管特性造成负面影响而引起问题。因此，在金属氧化物108中，氢和水分等杂质越少越好。
注意，作为金属氧化物108优选使用杂质浓度低且缺陷态密度低的金属氧化物，此时晶体管可以具有更优良的电特性。这里，将杂质浓度低且缺陷态密度低(氧空位少)的状态称为“高纯度本征”或“实质上高纯度本征”。因为高纯度本征或实质上高纯度本征的金属氧化物具有较少的载流子发生源，所以可以具有低载流子密度。因此，在该金属氧化物中形成有沟道区域的晶体管很少具有负阈值电压(也称为常开启)。因为高纯度本征或实质上高纯度本征的金属氧化物具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。另外，高纯度本征或实质上高纯度本征的金属氧化物的关态电流显著低，即便元件具有1×106μm的沟道宽度、10μm的沟道长度，当源电极与漏电极间的电压(漏电压)在1V至10V时，关态电流也可以为半导体参数分析仪的测定极限以下，即1×10-13A以下。
如图6A至图6C所示，晶体管100也可以还包括绝缘膜116上的绝缘膜118、通过形成在绝缘膜116、118中的开口141a与区域108n电连接的导电膜120a、通过形成在绝缘膜116、118中的开口141b与区域108n电连接的导电膜120b。
注意，在本说明书等中，有时将绝缘膜104称为第一绝缘膜，将绝缘膜110称为第二绝缘膜，将绝缘膜116称为第三绝缘膜，将绝缘膜118称为第四绝缘膜。导电膜112、导电膜120a和导电膜120b分别具有栅电极、源电极和漏电极的功能。
绝缘膜110具有栅极绝缘膜的功能。绝缘膜110包括过剩氧区域。因为绝缘膜110包括过剩氧区域，在金属氧化物108中能够供应过剩氧。其结果，能够由过剩氧填补会形成在金属氧化物108中的氧空位，半导体装置可以具有高可靠性。
为了对金属氧化物108供应过剩氧，也可以对形成在金属氧化物108下的绝缘膜104供应过剩氧。此时，包含在绝缘膜104中的过剩氧有可能也供应到区域108n，区域108n的电阻有可能变高，所以不是优选的。另一方面，通过使形成在金属氧化物108上的绝缘膜110包含过剩氧，可以只对与导电膜112重叠的区域选择性地供应过剩氧。
<2-2.半导体装置的构成要素>
接着，对本实施方式的半导体装置所包括的构成要素进行详细说明。
[衬底]
只要具有至少充分承受后续的加热处理的耐热性，则对衬底102的材料等没有特别的限制。例如，作为衬底102，可以使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等。另外，作为衬底102，还可以使用硅或碳化硅的单晶半导体衬底或多晶半导体衬底、硅锗的化合物半导体衬底、SOI衬底等，或者也可以使用设置有半导体元件的这些任何衬底。当作为衬底102使用玻璃衬底时，可以使用具有如下任何尺寸的玻璃衬底：第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)。因此，可以制造大型显示装置。
或者，作为衬底102，也可以使用柔性衬底，并且在柔性衬底上直接设置晶体管100。或者，也可以在衬底102与晶体管100之间设置剥离层。剥离层可以在如下情况下使用，即在剥离层上形成半导体装置的一部分或全部，然后将其从衬底102分离并转置到其他衬底上的情况。此时，也可以将晶体管100转置到耐热性低的衬底或柔性衬底上。
[第一绝缘膜]
绝缘膜104可以通过适当地利用溅射法、CVD法、蒸镀法、脉冲激光沉积(PLD)法、印刷法、涂敷法等形成。绝缘膜104例如可以以具有包括氧化物绝缘膜及/或氮化物绝缘膜的单层结构或叠层结构的方式形成。为了提高绝缘膜104与金属氧化物108的界面特性，绝缘膜104中的至少与金属氧化物108接触的区域优选使用氧化物绝缘膜形成。当使用因加热而释放氧的氧化物绝缘膜形成绝缘膜104时，可以利用加热处理使绝缘膜104所包含的氧移动到金属氧化物108中。
绝缘膜104的厚度可以为50nm以上、100nm以上且3000nm以下或200nm以上且1000nm以下。通过增加绝缘膜104的厚度，可以使绝缘膜104的氧释放量增加。此外，能够减少绝缘膜104与金属氧化物108之间的界面能级以及包含在金属氧化物108中的氧空位。
绝缘膜104例如可以以具有包含氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧化铪、氧化镓或者Ga-Zn氧化物等的单层结构或叠层结构的方式形成。在本实施方式中，绝缘膜104具有包括氮化硅膜和氧氮化硅膜的叠层结构。通过使用具有作为下侧的层包含氮化硅膜并作为上侧的层包含氧氮化硅膜的叠层结构的绝缘膜104，可以对金属氧化物108高效地供应氧。
[导电膜]
用作栅电极的导电膜112、用作源电极及漏电极的导电膜120a及导电膜120b的每一个可以使用选自铬(Cr)、铜(Cu)、铝(Al)、金(Au)、银(Ag)、锌(Zn)、钼(Mo)、钽(Ta)、钛(Ti)、钨(W)、锰(Mn)、镍(Ni)、铁(Fe)、钴(Co)中的金属元素、以这些任何金属元素为成分的合金或者组合这些任何金属元素的合金等形成。
另外，导电膜112、120a、120b也可以使用包含铟和锡的氧化物(In-Sn氧化物)、包含铟和钨的氧化物(In-W氧化物)、包含铟、钨及锌的氧化物(In-W-Zn氧化物)、包含铟和钛的氧化物(In-Ti氧化物)、包含铟、钛及锡的氧化物(In-Ti-Sn氧化物)、包含铟和锌的氧化物(In-Zn氧化物)、包含铟、锡及硅的氧化物(In-Sn-Si氧化物)、包含铟、镓及锌的氧化物(In-Ga-Zn氧化物)等氧化物导电体或金属氧化物形成。
在此，说明氧化物导电体。在本说明书等中，也可以将氧化物导电体称为OC。例如，在金属氧化物中形成氧空位，然后对该氧空位添加氢，由此在导带附近形成施主能级。其结果，金属氧化物的导电性增高，由此金属氧化物成为导电体。可以将导电体化了的金属氧化物称为氧化物导电体。一般而言，由于金属氧化物的能隙大，因此对可见光具有透光性。氧化物导电体是在导带附近具有施主能级的金属氧化物，因此在氧化物导电体中，起因于施主能级的吸收的影响小，而对可见光具有与金属氧化物大致相同的透光性。
尤其是，优选作为导电膜112使用上述氧化物导电体，此时可以对绝缘膜110添加过剩氧。
作为导电膜112、120a、120b，也可以应用Cu-X合金膜(X为Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。通过使用Cu-X合金膜，可以通过湿蚀刻工序对该膜进行加工，其结果可以抑制制造成本。
在上述金属元素中，导电膜112、120a、120b优选包含选自钛、钨、钽和钼中的任一个或多个元素。作为导电膜112、120a、120b的每一个，氮化钽膜是尤其优选的。氮化钽膜具有导电性，并对铜或氢具有高阻挡性。因为从氮化钽膜本身释放的氢少，所以可以作为与金属氧化物108接触的导电膜或金属氧化物108附近的导电膜适合地使用氮化钽膜。
可以通过无电镀法形成导电膜112、120a、120b。作为通过无电镀法可沉积的材料，例如可以使用选自Cu、Ni、Al、Au、Sn、Co、Ag和Pd中的一个或多个元素。尤其优选使用Cu或Ag，因为可以降低导电膜的电阻。
[第二绝缘膜]
作为用作晶体管100的栅极绝缘膜的绝缘膜110，可以通过等离子体增强化学气相沉积(PECVD法、溅射法等形成包括氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧化铪膜、氧化钇膜、氧化锆膜、氧化镓膜、氧化钽膜、氧化镁膜、氧化镧膜、氧化铈膜和氧化钕膜中的至少一种的绝缘层。注意，绝缘膜110也可以具有两层结构或包括三层以上的叠层结构。
接触于用作晶体管100的沟道区域的金属氧化物108的绝缘膜110优选为氧化物绝缘膜，优选包括包含超过化学计量组成的氧的区域(过剩氧区域)。换言之，绝缘膜110是能够释放氧的绝缘膜。为了在绝缘膜110中设置过剩氧区域，例如在氧气氛下形成绝缘膜110或者在氧气氛下对沉积后的绝缘膜110进行热处理。
当作为绝缘膜110使用氧化铪时发挥如下效果。氧化铪的相对介电常数比氧化硅或氧氮化硅高。因此，可以使绝缘膜110的厚度比使用氧化硅的情况大，由此，可以减少隧道电流引起的泄漏电流。也就是说，可以提供关态电流低的晶体管。再者，与具有非晶结构的氧化铪相比，具有结晶结构的氧化铪的相对介电常数较高。因此，为了得到关态电流低的晶体管，优选使用具有结晶结构的氧化铪。结晶结构的例子包括单斜晶系和立方晶系等。注意，本发明的一个实施方式不局限于上述例子。
绝缘膜110的缺陷优选少，典型的是通过电子自旋共振(ESR)法观察的信号优选少。上述信号的例子包括由于在g值为2.001时观察的E’中心的信号。注意，E’中心起因于硅的悬空键。作为绝缘膜110使用起因于E’中心的自旋密度为3×1017spins/cm3以下、优选为5×1016spins/cm3以下的氧化硅膜或氧氮化硅膜即可。
[金属氧化物]
作为金属氧化物108可以使用上述金属氧化物。
<原子个数比>
参照图16A至图16C对根据本发明的金属氧化物所包含的铟、元素M及锌的原子个数比的优选的范围进行说明。注意，图16A至图16C不示出氧的原子个数比。将金属氧化物所包含的铟、元素M及锌的原子个数比的各项分别称为[In]、[M]及[Zn]。
在图16A至图16C中，虚线表示示出[In]:[M]:[Zn]＝(1+α):(1-α):1的原子个数比(α是-1以上且1以下的实数)的线、示出[In]:[M]:[Zn]＝(1+α):(1-α):2的原子个数比的线、示出[In]:[M]:[Zn]＝(1+α):(1-α):3的原子个数比的线、示出[In]:[M]:[Zn]＝(1+α):(1-α):4的原子个数比的线及示出[In]:[M]:[Zn]＝(1+α):(1-α):5的原子个数比的线。
点划线对应于示出[In]:[M]:[Zn]＝5:1:β的原子个数比(β是0以上的实数)的线、示出[In]:[M]:[Zn]＝2:1:β的原子个数比的线、示出[In]:[M]:[Zn]＝1:1:β的原子个数比的线、示出[In]:[M]:[Zn]＝1:2:β的原子个数比的线、示出[In]:[M]:[Zn]＝1:3:β的原子个数比的线及示出[In]:[M]:[Zn]＝1:4:β的原子个数比的线。
图16A至图16C所示的具有[In]:[M]:[Zn]＝0:2:1的原子个数比或其附近值的金属氧化物容易具有尖晶石型结晶结构。
有时在金属氧化物中，多个相共存(例如，二相或三相共存等)。例如，当原子个数比[In]:[M]:[Zn]接近0:2:1时，尖晶石型结晶结构和层状结晶结构的二相容易共存。此外，当原子个数比[In]:[M]:[Zn]接近1:0:0时，方铁锰矿型结晶结构和层状结晶结构的二相容易共存。当在金属氧化物中多个相共存时，可能在不同的结晶结构之间形成晶界。
图16A所示的区域A示出金属氧化物所包含的铟、元素M及锌的原子个数比的优选的范围的一个例子。
另外，通过增高金属氧化物的铟含量，可以提高载流子迁移率(电子迁移率)。由此，铟含量高的金属氧化物的载流子迁移率比铟含量低的金属氧化物高。
另一方面，当金属氧化物的铟含量及锌含量变低时，载流子迁移率变低。因此，当原子个数比为[In]:[M]:[Zn]＝0:1:0及其附近时(例如，图16C中的区域C)，绝缘性变高。
因此，本发明的一个实施方式的金属氧化物优选具有图16A的以区域A表示的原子个数比。通过具有该原子个数比，得到高载流子迁移率。
具有区域A所示的原子个数比的金属氧化物，尤其是具有图16B的区域B所示的原子个数比的金属氧化物具有高载流子迁移率、高可靠性且是优良的。
注意，区域B包括[In]:[M]:[Zn]＝4:2:3至4:2:4.1的原子个数比及其附近值。附近值包括[In]:[M]:[Zn]＝5:3:4的原子个数比。注意，区域B包括[In]:[M]:[Zn]＝5:1:6的原子个数比及其附近值以及[In]:[M]:[Zn]＝5:1:7的原子个数比及其附近值。
注意，金属氧化物所具有的性质不是仅由原子个数比决定的。即使在原子个数比相同的情况下，也根据形成条件，有时金属氧化物的性质不同。例如，当使用溅射装置沉积金属氧化物时，具有与靶材的原子个数比偏离的原子个数比的膜被形成。尤其是，根据沉积时的衬底温度，有时膜的[Zn]小于靶材的[Zn]。因此，图示的区域是各表示金属氧化物有具有特定特性的倾向时的原子个数比的区域，区域A至区域C的边界不严格。
当金属氧化物108由In-M-Zn氧化物形成时，作为溅射靶材优选使用包含多晶的In-M-Zn氧化物的靶材。注意，所形成的金属氧化物108的原子个数比从上述溅射靶材的金属元素的原子个数比在±40％的范围内变动。例如，当用于金属氧化物108的溅射靶材具有In:Ga:Zn＝4:2:4.1的原子个数比时，金属氧化物108的原子个数比有时为4:2:3或其附近。当用于金属氧化物108的溅射靶材具有In:Ga:Zn＝5:1:7的原子个数比时，金属氧化物108的原子个数比有时为5:1:6或其附近。
金属氧化物108的能隙为2eV以上，优选为2.5eV以上。通过使用具有这样的较宽能隙的金属氧化物，可以降低晶体管100的关态电流。
另外，金属氧化物108优选具有非单晶结构。非单晶结构的例子包括下述C AxisAligned Crystalline Oxide Semiconductor(CAAC-OS)、多晶结构、微晶结构及非晶结构。在非单晶结构中，非晶结构的缺陷态密度最高。
[第三绝缘膜]
绝缘膜116包含氮或氢。作为绝缘膜116，例如可以使用氮化物绝缘膜。该氮化物绝缘膜可以使用氮化硅、氮氧化硅、氧氮化硅等形成。绝缘膜116中的氢浓度优选为1×1022atoms/cm3以上。绝缘膜116与金属氧化物108中的区域108n接触。因此，与绝缘膜116接触的区域108n中的杂质(例如，氢)浓度变高，而可以增高区域108n的载流子密度。
[第四绝缘膜]
作为绝缘膜118，可以使用氧化物绝缘膜。另外，也可以使用氧化物绝缘膜及氮化物绝缘膜的叠层膜。绝缘膜118例如可以使用氧化硅、氧氮化硅、氮氧化硅、氧化铝、氧化铪、氧化镓或Ga-Zn氧化物等形成。
此外，绝缘膜118优选具有阻挡来自外部的氢、水等的阻挡膜的功能。
绝缘膜118的厚度可以为30nm以上且500nm以下或者100nm以上且400nm以下。
<2-3.晶体管的结构实例2>
接着，将参照图7A至图7C对与图6A至图6C所示的晶体管不同的结构进行说明。
图7A是晶体管150的俯视图。图7B是沿着图7A的点划线X1-X2的截面图。图7C是沿着图7A的点划线Y1-Y2的截面图。
图7A至图7C所示的晶体管150包括：衬底102上的导电膜106；导电膜106上的绝缘膜104；绝缘膜104上的金属氧化物108；金属氧化物108上的绝缘膜110；绝缘膜110上的导电膜112；以及绝缘膜104、金属氧化物108及导电膜112上的绝缘膜116。
注意，金属氧化物108具有与图6A至图6C所示的晶体管100相同的结构。图7A至图7C所示的晶体管150除了上述晶体管100的构成要素以外还包括导电膜106、开口143。
开口143设置在绝缘膜104、110中。导电膜106通过开口143与导电膜112电连接。因此，对导电膜106及导电膜112施加同一电位。注意，也可以不设置开口143，而对导电膜106、导电膜112施加不同电位。或者，也可以不设置开口143，且将导电膜106用作遮光膜。例如，在使用遮光性材料形成导电膜106时，可以抑制光从下方照射到第二区域。
当采用晶体管150的结构时，导电膜106具有第一栅电极(也称为底栅电极)的功能，导电膜112具有第二栅电极(也称为顶栅电极)的功能，绝缘膜104具有第一栅极绝缘膜的功能，且绝缘膜110具有第二栅极绝缘膜的功能。
导电膜106可以使用与上述导电膜112、120a、120b同样的材料形成。尤其优选作为导电膜106使用包含铜的材料，因为可以降低电阻。例如，优选的是导电膜106、120a、120b的每一个具有在氮化钛膜、氮化钽膜或钨膜上设置铜膜的叠层结构。此时，通过将晶体管150用作显示装置的像素晶体管和/或驱动晶体管，可以降低产生在导电膜106与导电膜120a之间的寄生电容以及产生在导电膜106与导电膜120b之间的寄生电容。因此，不仅将导电膜106、导电膜120a及导电膜120b用作晶体管150的第一栅电极、源电极及漏电极，而且也可以用作显示装置的电源供应布线、信号供应布线或连接布线等。
如此，与上述晶体管100不同地，图7A至图7C所示的晶体管150具有在金属氧化物108的上下设置被用作栅电极的导电膜的结构。如晶体管150所示，本发明的一个实施方式的半导体装置也可以具有多个栅电极。
如图7B及图7C所示，金属氧化物108与被用作第一栅电极的导电膜106及被用作第二栅电极的导电膜112相对，夹在两个被用作栅电极的导电膜之间。
另外，在沟道宽度方向上，导电膜112的长度比金属氧化物108的长度大。在沟道宽度方向上，金属氧化物108整体夹着绝缘膜110被导电膜112覆盖。导电膜112和导电膜106通过设置于绝缘膜104及绝缘膜110中的开口143连接，因此在沟道宽度方向上，金属氧化物108的一个侧面夹着绝缘膜110与导电膜112相对。
换言之，导电膜106与导电膜112通过设置于绝缘膜104、110中的开口143连接，并各具有位于金属氧化物108的侧端部的外侧的区域。
通过采用上述结构，可以利用被用作第一栅电极的导电膜106及被用作第二栅电极的导电膜112的电场电围绕晶体管150所包括的金属氧化物108。如晶体管150那样，可以将第一栅电极及第二栅电极的电场电围绕形成有沟道区域的金属氧化物108的晶体管的装置结构称为Surrounded channel(S-channel)结构。
因为晶体管150具有S-channel结构，所以可以使用导电膜106或导电膜112对金属氧化物108有效地施加用来引起沟道的电场，由此，晶体管150的电流驱动能力得到提高，从而可以得到高的通态电流特性。作为高通态电流的结果，可以使晶体管150微型化。另外，由于晶体管150具有金属氧化物108被导电膜106及导电膜112围绕的结构，所以可以提高晶体管150的机械强度。
在从晶体管150的沟道宽度方向看时，可以在金属氧化物108的没有形成开口143的一侧形成与开口143不同的开口。
如晶体管150那样，在晶体管包括其间位于半导体膜的一对栅电极的情况下，也可以对一个栅电极供应信号A，并且对另一个栅电极供应固定电位Vb。另外，也可以对一个栅电极供应信号A，并且对另一个栅电极供应信号B。另外，也可以对一个栅电极供应固定电位Va，并且对另一个栅电极供应固定电位Vb。
信号A例如为用来控制导通状态/非导通状态的信号。信号A也可以为具有电位V1以及电位V2(V1>V2)的两种电位的数字信号。例如，电位V1可以为高电源电位且电位V2可以为低电源电位。信号A也可以为模拟信号。
固定电位Vb例如为用来控制晶体管的阈值电压VthA的电位。固定电位Vb可以为电位V1或者电位V2。此时，不需要用来产生固定电位Vb的电位产生电路，这是优选的。固定电位Vb也可以为与电位V1或者电位V2不同的电位。当固定电位Vb低时，有时可以提高阈值电压VthA。其结果，有时可以降低栅极与源极之间的电压Vgs为0V时的漏极电流，而可以降低包括晶体管的电路的泄漏电流。例如，可以使固定电位Vb低于低电源电位。另一方面，通过提高固定电位Vb，有时可以降低阈值电压VthA。其结果，有时可以提高栅极与源极之间的电压Vgs为高电源电位时的漏极电流以及包括晶体管的电路的工作速度。例如，可以使固定电位Vb高于低电源电位。
信号B例如为用来控制导通状态/非导通状态的信号。信号B也可以为具有电位V3以及电位V4(V3>V4)的两种电位的数字信号。例如，电位V3可以为高电源电位且电位V4可以为低电源电位。信号B也可以为模拟信号。
在信号A与信号B都是数字信号的情况下，信号B也可以为具有与信号A相同的数字值的信号。此时，有时可以增加晶体管的通态电流以及包括晶体管的电路的工作速度。此时，信号A的电位V1及电位V2也可以与信号B的电位V3及电位V4不同。例如，若对应于被输入信号B的栅极的栅极绝缘膜的厚度大于对应于被输入信号A的栅极的栅极绝缘膜，则可以使信号B的电位振幅(V3-V4)大于信号A的电位振幅(V1-V2)。如此，有时可以使信号A及信号B给晶体管的导通状态/非导通状态带来的影响大致相同。
在信号A与信号B都是数字信号的情况下，信号B也可以为具有与信号A不同的数字值的信号。此时，信号A及信号B可以分别控制晶体管，而可以实现更高的功能。例如，在如下情况下，作为n沟道晶体管的晶体管本身有时可以具有NAND电路或NOR电路等的功能：仅在信号A具有电位V1且信号B具有电位V3时该晶体管处于导通状态的情况或者仅在信号A具有电位V2且信号B具有电位V4时该晶体管处于非导通状态的情况。信号B也可以为用来控制阈值电压VthA的信号。例如，在包括晶体管的电路工作的期间的信号B的电位也可以与该电路不工作的期间的信号B的电位不同。信号B的电位也可以根据电路的工作模式不同。此时，信号B的电位有可能没有信号A那么频繁地切换电位。
在信号A与信号B都是模拟信号的情况下，信号B也可以是具有与信号A相同的电位的模拟信号、其电位为信号A的电位的常数倍的模拟信号、或者其电位比信号A的电位高出或低出常数的模拟信号等。此时，有时可以增加晶体管的通态电流以及包括晶体管的电路的工作速度。信号B也可以为与信号A不同的模拟信号。此时，信号A及信号B可以分别控制晶体管，而可以实现更高的功能。
信号A也可以为数字信号，信号B也可以为模拟信号。或者，信号A也可以为模拟信号，信号B也可以为数字信号。
当对晶体管的两个栅电极供应固定电位时，有时可以将晶体管用作相当于电阻器的元件。例如，在晶体管为n沟道晶体管的情况下，当固定电位Va或固定电位Vb高(低)时，有时可以使晶体管的实效电阻低(高)。当固定电位Va和固定电位Vb都高(低)时，有时可以使实效电阻比只具有一个栅极的晶体管低(高)。
晶体管150的其他构成要素与上述晶体管100相同，并具有相同的效果。
在晶体管150上还可以形成绝缘膜。图7A至图7C所示的晶体管150在导电膜120a、120b及绝缘膜118上包括绝缘膜122。
绝缘膜122具有覆盖起因于晶体管等的凹凸等的功能。绝缘膜122具有绝缘性，使用无机材料或有机材料形成。该无机材料的例子包括氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氮化铝膜等。该有机材料的例子包括丙烯酸树脂和聚酰亚胺树脂等感光性树脂材料。
<2-4.晶体管的结构实例3>
接着，参照图8A及图8B对与图7A至图7C所示的晶体管150不同的晶体管的结构进行说明。
图8A及图8B是晶体管160的截面图。不示出晶体管160的俯视图，因为与图7A所示的晶体管150同样。
图8A及图8B所示的晶体管160与晶体管150的不同之处在于导电膜112的叠层结构、导电膜112的形状及绝缘膜110的形状。
晶体管160的导电膜112包括绝缘膜110上的导电膜112_1、导电膜112_1上的导电膜112_2。例如，通过作为导电膜112_1使用氧化物导电膜，可以对绝缘膜110添加过剩氧。上述氧化物导电膜可以利用溅射法在含氧气的气氛下形成。作为上述氧化物导电膜例如可以使用包含铟和锡的氧化物、包含钨和铟的氧化物、包含钨和铟和锌的氧化物、包含钛和铟的氧化物、包含钛和铟和锡的氧化物、包含铟和锌的氧化物、包含硅和铟和锡的氧化物、包含铟和镓和锌的氧化物等。
如图8B所示，导电膜112_2通过开口143与导电膜106连接。在形成将成为导电膜112_1的导电膜之后，形成开口143，由此可以得到图8B所示的形状。当作为导电膜112_1使用氧化物导电膜时，通过采用导电膜112_2与导电膜106连接的结构，可以降低导电膜112与导电膜106的接触电阻。
晶体管160的导电膜112及绝缘膜110具有锥形形状。更具体而言，导电膜112的下端部位于导电膜112的上端部的外侧。绝缘膜110的下端部位于绝缘膜110的上端部的外侧。另外，导电膜112的下端部形成在与绝缘膜110的上端部大致相同的位置上。
与导电膜112及绝缘膜110具有矩形形状的晶体管160相比，导电膜112及绝缘膜110具有锥形形状的晶体管160可以提高绝缘膜116的覆盖性，所以是优选的。
晶体管160的其他构成要素与上述晶体管150相同，并具有相同的效果。
<2-5.半导体装置的制造方法>
下面，参照图9A至图9D、图10A至图10C以及图11A至图11C说明图7A至图7C所示的晶体管150的制造方法。注意，图9A至图9D、图10A至图10C以及图11A至图11C是说明晶体管150的制造方法的沟道长度方向及沟道宽度方向的截面图。
首先，在衬底102上形成导电膜106。接着，在衬底102及导电膜106上形成绝缘膜104，在绝缘膜104上形成金属氧化物膜。然后，通过将金属氧化物膜加工为岛状，形成金属氧化物108a(参照图9A)。
导电膜106可以使用选自上述材料中的材料形成。在本实施方式中，作为导电膜106，使用溅射装置形成包括50nm厚的钨膜和400nm厚的铜膜的叠层。
为了对成为导电膜106的导电膜进行加工，可以利用湿蚀刻法和/或干蚀刻法。在本实施方式中，当将导电膜加工为导电膜106时，利用湿蚀刻法对铜膜进行蚀刻，然后利用干蚀刻法对钨膜进行蚀刻。
通过适当地利用溅射法、CVD法、蒸镀法、脉冲激光沉积(PLD)法、印刷法或涂敷法等，可以形成绝缘膜104。在本实施方式中，作为绝缘膜104利用PECVD装置形成厚度为400nm的氮化硅膜及厚度为50nm的氧氮化硅膜。
在形成绝缘膜104之后，也可以对绝缘膜104添加氧。作为对绝缘膜104添加的氧，可以使用氧自由基、氧原子、氧原子离子、氧分子离子等。可以通过离子掺杂法、离子注入法、等离子体处理等添加氧。另外，也可以在绝缘膜104上形成抑制氧脱离的膜之后，经过该膜对绝缘膜104添加氧。
上述抑制氧脱离的膜可以使用具有铟、锌、镓、锡、铝、铬、钽、钛、钼、镍、铁、钴和钨中的一种以上的导电膜或半导体膜形成。
当利用等离子体处理添加氧时，通过利用微波使氧激发而产生高密度的氧等离子体，可以增加对绝缘膜104添加的氧量。
当形成金属氧化物108a时，可以对氧气体混合惰性气体(例如，氦气体、氩气体、氙气体等)。注意，当形成金属氧化物108a时，沉积气体整体中氧气体所占的比率(以下，也称为氧流量比)为0％以上且30％以下，优选为5％以上且20％以下。
以室温以上且180℃以下，优选为室温以上且140℃以下的衬底温度形成金属氧化物108a。形成金属氧化物108a时的衬底温度例如优选为室温以上且低于140℃，因为生产率得到提高。
金属氧化物108a的厚度为3nm以上且200nm以下，优选为3nm以上且100nm以下，更优选为3nm以上且60nm以下。
在作为衬底102使用大型玻璃衬底(例如，第六代至第十代)且以200℃以上且300℃以下的衬底温度形成金属氧化物108a的情况下，衬底102有可能变形(应变或翘曲)。因此，在使用大型玻璃衬底的情况下，通过以室温以上且低于200℃的衬底温度形成金属氧化物108a，可以抑制玻璃衬底的变形。
另外，需要进行溅射气体的高纯度化。例如，当作为用作溅射气体的氧气体或氩气体使用露点为-40℃以下，优选为-80℃以下，更优选为-100℃以下，进一步优选为-120℃以下的高纯度气体时，可以尽可能地防止水分等混入金属氧化物。
在通过溅射法沉积金属氧化物的情况下，优选使用低温泵等吸附式真空抽气泵对溅射装置的处理室进行高真空抽气(抽空到5×10-7Pa至1×10-4Pa左右)以尽可能地去除对金属氧化物来说是杂质的水等。尤其是，在溅射装置的待机模式时处理室内的相当于H2O的气体分子(相当于m/z＝18的气体分子)的分压优选为1×10-4Pa以下，更优选为5×10-5Pa以下。
在本实施方式中，金属氧化物108a的形成条件是如下条件。
金属氧化物108a利用溅射法使用In-Ga-Zn金属氧化物靶材形成。可以适当地设定金属氧化物108a的形成时的衬底温度及氧流量比。处理室内的压力为0.6Pa，对设置在溅射装置中的金属氧化物靶材供应2500W的AC功率。
为了将该金属氧化物加工为金属氧化物108a，使用湿蚀刻法和/或干蚀刻法即可。
在形成金属氧化物108a之后，也可以进行加热处理来对金属氧化物108a脱氢化或脱水化。加热处理的温度典型地为150℃以上且低于衬底的应变点、250℃以上且450℃以下或者300℃以上且450℃以下。
可以在包含氦、氖、氩、氙、氪等稀有气体或氮的惰性气氛中进行加热处理。或者，也可以首先在惰性气氛中进行加热处理，然后在氧气氛中进行加热处理。上述惰性气体气氛及氧气氛优选不包含氢、水等。处理时间可以是3分钟以上且24小时以下。
该加热处理可以使用电炉、RTA装置等。通过使用RTA装置，若加热时间短，则可以在衬底的应变点以上的温度下进行加热处理。由此，可以缩短加热处理时间。
边对金属氧化物进行加热边沉积该金属氧化物，或者在沉积金属氧化物之后进行加热处理，由此，利用SIMS测得的金属氧化物中的氢浓度可以为5×1019atoms/cm3以下、1×1019atoms/cm3以下、5×1018atoms/cm3以下、1×1018atoms/cm3以下、5×1017atoms/cm3以下或者1×1016atoms/cm3以下。
接着，在绝缘膜104及金属氧化物108a上形成绝缘膜110_0(参照图9B)。
作为绝缘膜110_0，可以通过使用等离子体增强化学气相沉积装置(也称为PECVD装置或者简称为等离子体CVD装置)形成氧化硅膜或氧氮化硅膜。此时，作为源气体，优选使用包含硅的沉积气体及氧化性气体。包含硅的沉积气体的典型例子包括硅烷、乙硅烷、丙硅烷、氟化硅烷等。氧化性气体的例子包括氧、臭氧、一氧化二氮、二氧化氮等。
作为绝缘膜110_0，可以在如下条件下利用PECVD装置形成缺陷量少的氧氮化硅膜：相对于沉积气体流量的氧化性气体流量大于20倍且小于100倍，或者为40倍以上且80倍以下；并且处理室内的压力低于100Pa，或为50Pa以下。
作为绝缘膜110_0，可以在如下条件下形成致密的氧化硅膜或致密的氧氮化硅膜：将位于PECVD装置的抽成真空的处理室内的衬底保持在280℃以上且400℃以下的温度，将源气体引入处理室内而将处理室内的压力设定为20Pa以上且250Pa以下，更优选为100Pa以上且250Pa以下，并对设置在处理室内的电极供应高频功率。
可以通过使用微波的PECVD法形成绝缘膜110_0。微波是指300MHz至300GHz的频率范围的波。在使用微波的情况下，电子温度低，并且电子能量小。此外，在被供应的电力中，用于加速电子的比例少，因此能够用于分子的离解及电离的电力更大。由此，能够使密度高的等离子体(高密度等离子体)激发。等离子体对沉积面或沉积物造成的损伤少，由此能够形成缺陷少的绝缘膜110_0。
另外，也可以通过使用有机硅烷气体的CVD法形成绝缘膜110_0。作为有机硅烷气体，可以使用正硅酸乙酯(TEOS)(化学式：Si(OC2H5)4)、四甲基硅烷(TMS)(化学式：Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2H5)3)、三二甲氨基硅烷(SiH(N(CH3)2)3)等含有硅的化合物。通过利用使用有机硅烷气体的CVD法，能够形成覆盖性高的绝缘膜110_0。
在本实施方式中，作为绝缘膜110_0，使用PECVD装置形成厚度为100nm的氧氮化硅膜。
接着，在利用光刻工序在绝缘膜110_0的所希望的位置上形成掩模之后，对绝缘膜110_0及绝缘膜104进行部分蚀刻，由此形成到达导电膜106的开口143(参照图9C)。
为了形成开口143，可以使用湿蚀刻法和/或干蚀刻法。在本实施方式中，利用干蚀刻法形成开口143。
接着，以覆盖开口143的方式在导电膜106及绝缘膜110_0上形成导电膜112_0。例如在作为导电膜112_0使用金属氧化膜的情况下，在形成导电膜112_0时有时氧被添加到绝缘膜110_0中(参照图9D)。
在图9D中，以箭头示意性地示出被添加到绝缘膜110_0的氧。此外，以覆盖开口143的方式形成的导电膜112_0电连接于导电膜106。
当作为导电膜112_0使用金属氧化膜时，优选在包含氧气体的气氛下利用溅射法形成导电膜112_0。通过在包含氧气体的气氛下形成导电膜112_0，可以将氧适当地添加到绝缘膜110_0中。注意，作为导电膜112_0的形成方法，不局限于溅射法，也可以利用ALD法等其他方法。
在本实施方式中，作为导电膜112_0，利用溅射法形成100nm厚的包含In-Ga-Zn氧化物的IGZO膜(In:Ga:Zn＝4:2:4.1(原子个数比))。可以在形成导电膜112_0之前或之后对绝缘膜110_0进行氧添加处理。该氧添加处理可以与能够在形成绝缘膜104之后进行的氧添加处理同样地进行。
接着，在导电膜112_0的所希望的位置上通过光刻工序形成掩模140(参照图10A)。
接着，通过从掩模140的上方进行蚀刻，对导电膜112_0及绝缘膜110_0进行加工。在对导电膜112_0及绝缘膜110_0进行加工之后，去除掩模140。通过对导电膜112_0及绝缘膜110_0进行加工，形成岛状的导电膜112及岛状的绝缘膜110(参照图10B)。
在本实施方式中，使用干蚀刻法对导电膜112_0及绝缘膜110_0进行加工。
当对导电膜112_0及绝缘膜110_0进行加工时，有时金属氧化物108a的不与导电膜112重叠的区域的厚度变小。另外，当对导电膜112_0及绝缘膜110_0进行加工时，绝缘膜104的不与金属氧化物108a重叠的区域的厚度变小。当对导电膜112_0及绝缘膜110_0进行加工时，有时蚀刻剂或蚀刻气体(例如，氯等)被添加到金属氧化物108a中或者导电膜112_0或绝缘膜110_0的构成元素被添加到金属氧化物108中。
接着，在绝缘膜104、金属氧化物108及导电膜112上形成绝缘膜116。通过形成绝缘膜116，与绝缘膜116接触的金属氧化物108a的一部分成为区域108n。这里，与导电膜112重叠的金属氧化物108a为金属氧化物108(参照图10C)。
绝缘膜116可以使用选自上述材料中的材料形成。在本实施方式中，作为绝缘膜116，使用PECVD装置形成100nm厚的氮氧化硅膜。当形成该氮氧化硅膜时，以220℃的温度进行等离子体处理及成膜处理这两个步骤。该等离子体处理的条件为如下：在进行沉积之前将流量为100sccm的氩气体及流量为1000sccm的氮气体引入处理室内；将处理室内的压力设定为40Pa；以RF电源(27.12MHz)供应1000W的功率。该沉积处理的条件为如下：将流量为50sccm的硅烷气体、流量为5000sccm的氮气体以及流量为100sccm的氨气体引入处理室内；将处理室内的压力设定为100Pa；以RF电源(27.12MHz)供应1000W的功率。
在使用氮氧化硅膜作为绝缘膜116时，可以对与绝缘膜116接触的区域108n供应氮氧化硅膜中的氮或氢。另外，在绝缘膜116的形成温度是上述温度时，可以抑制绝缘膜110所包含的过剩氧释放到外部。
接着，在绝缘膜116上形成绝缘膜118(参照图11A)。
绝缘膜118可以使用选自上述材料中的材料形成。在本实施方式中，作为绝缘膜118，使用PECVD装置形成300nm厚的氧氮化硅膜。
接着，在利用光刻工序在绝缘膜118的所希望的位置上形成掩模之后，对绝缘膜118及绝缘膜116进行部分蚀刻，由此形成到达区域108n的开口141a、141b(参照图11B)。
为了对绝缘膜118及绝缘膜116进行蚀刻，可以利用湿蚀刻法和/或干蚀刻法。在本实施方式中，利用干蚀刻法对绝缘膜118及绝缘膜116进行加工。
接着，以覆盖开口141a及141b的方式在区域108n及绝缘膜118上形成导电膜，且将该导电膜加工为所希望的形状，来形成导电膜120a及120b(参照图11C)。
导电膜120a及120b可以使用选自上述材料中的材料形成。在本实施方式中，作为导电膜120a及120b，使用溅射装置形成包括50nm厚的钨膜和400nm厚的铜膜的叠层。
为了对成为导电膜120a及120b的导电膜进行加工，可以利用湿蚀刻法和/或干蚀刻法。在本实施方式中，当将导电膜加工为导电膜120a及120b时，利用湿蚀刻法对铜膜进行蚀刻，然后利用干蚀刻法对钨膜进行蚀刻。
接着，以覆盖导电膜120a、120b及绝缘膜118的方式形成绝缘膜122。
通过上述工序可以制造图7A至图7C所示的晶体管150。
注意，包括在晶体管150中的膜(绝缘膜、金属氧化物膜、导电膜等)除了上述方法以外可以通过溅射法、化学气相沉积(CVD)法、真空蒸镀法、脉冲激光沉积(PLD)法、ALD法形成。或者，可以使用涂敷法或印刷法。溅射法、PECVD法是沉积方法的典型例子，但也可以使用热CVD法。作为热CVD法的例子，可以举出有机金属化学气相沉积(MOCVD)法。
通过热CVD法进行的沉积可以以如下方式来执行：通过将处理室内的压力设定为大气压或减压，将源气体及氧化剂同时供应到处理室内，并使其在衬底附近或衬底上相互反应。如此，由于在沉积时不产生等离子体，因此热CVD法具有不产生起因于等离子体损伤的缺陷的优点。
通过利用MOCVD法等热CVD法可以形成上述导电膜、绝缘膜、金属氧化物膜等的膜。
例如，在使用利用ALD法的沉积装置形成氧化铪膜时，使用如下两种气体：被用作氧化剂的臭氧(O3)；以及通过使包含溶剂和铪前体的液体(铪醇盐、四(二甲基酰胺)铪(TDMAH、Hf[N(CH3)2]4)或四(乙基甲基酰胺)铪等铪酰胺)气化而得到的源气体。
在使用利用ALD法的沉积装置形成氧化铝膜时，使用如下两种气体：被用作氧化剂的H2O；以及通过使包含溶剂和铝前体的液体(三甲基铝(TMA、Al(CH3)3)等)气化而得到的源气体。其它材料的例子包括三(二甲基酰胺)铝、三异丁基铝、铝三(2,2,6,6-四甲基-3,5-庚二酮)等。
在使用利用ALD法的沉积装置形成氧化硅膜时，使六氯乙硅烷附着在被成膜面上，供应氧化性气体(O2、一氧化二氮)的自由基使其与附着物起反应。
在使用利用ALD法的沉积装置形成钨膜时，依次引入WF6气体和B2H6气体形成初始钨膜，然后使用WF6气体和H2气体形成钨膜。注意，也可以使用SiH4气体代替B2H6气体。
在使用利用ALD法的沉积装置形成金属氧化物如In-Ga-Zn-O膜时，使用In(CH3)3气体和O3气体形成In-O层，然后使用Ga(CH3)3气体和O3气体形成Ga-O层，之后使用Zn(CH3)2气体和O3气体形成Zn-O层。注意，这些层的顺序不局限于上述例子。可以使用这些气体来形成混合化合物层如In-Ga-O层、In-Zn-O层、Ga-Zn-O层等。注意，虽然也可以使用利用Ar等惰性气体进行鼓泡而得到的H2O气体代替O3气体，但是优选使用不包含H的O3气体。
<2-6.晶体管的结构实例4>
图12A是晶体管300A的俯视图。图12B是沿着图12A所示的点划线X1-X2的截面图。图12C是沿着图12A所示的点划线Y1-Y2的截面图。注意，在图12A中，为了避免复杂，不示出晶体管300A的构成要素的一部分(用作栅极绝缘膜的绝缘膜等)。有时将点划线X1-X2方向称为沟道长度方向，将点划线Y1-Y2方向称为沟道宽度方向。有时在后面的晶体管的俯视图中也与图12A同样地不示出构成要素的一部分。
图12A至图12C所示的晶体管300A包括衬底302上的导电膜304、衬底302及导电膜304上的绝缘膜306、绝缘膜306上的绝缘膜307、绝缘膜307上的金属氧化物308、金属氧化物308上的导电膜312a、金属氧化物308上的导电膜312b。在晶体管300A上，具体而言，在导电膜312a、312b及金属氧化物308上设置有绝缘膜314、316及绝缘膜318。
在晶体管300A中，绝缘膜306、307具有晶体管300A的栅极绝缘膜的功能，绝缘膜314、316、318具有晶体管300A的保护绝缘膜的功能。此外，在晶体管300A中，导电膜304具有栅电极的功能，导电膜312a具有源电极的功能，导电膜312b具有漏电极的功能。
在本说明书等中，有时将绝缘膜306、307称为第一绝缘膜，将绝缘膜314、316称为第二绝缘膜，将绝缘膜318称为第三绝缘膜。
图12A至图12C所示的晶体管300A是沟道蚀刻型晶体管。本发明的一个实施方式的金属氧化物能够应用于沟道蚀刻型晶体管。
<2-7.晶体管的结构实例5>
图13A是晶体管300B的俯视图。图13B是沿着图13A所示的点划线X1-X2的截面图。图13C是沿着图13A所示的点划线Y1-Y2的截面图。
图13A至图13C所示的晶体管300B包括衬底302上的导电膜304、衬底302及导电膜304上的绝缘膜306、绝缘膜306上的绝缘膜307、绝缘膜307上的金属氧化物308、金属氧化物308上的绝缘膜314、绝缘膜314上的绝缘膜316、通过设置在绝缘膜314及绝缘膜316中的开口341a与金属氧化物308电连接的导电膜312a、通过设置在绝缘膜314及绝缘膜316中的开口341b与金属氧化物308电连接的导电膜312b。在晶体管300B上，详细而言，在导电膜312a、312b及绝缘膜316上设置有绝缘膜318。
在晶体管300B中，绝缘膜306、307各具有晶体管300B的栅极绝缘膜的功能，绝缘膜314、316各具有金属氧化物308的保护绝缘膜的功能，绝缘膜318具有晶体管300B的保护绝缘膜的功能。此外，在晶体管300B中，导电膜304具有栅电极的功能，导电膜312a具有源电极的功能，导电膜312b具有漏电极的功能。
图12A至图12C所示的晶体管300A具有沟道蚀刻型结构，而图13A至图13C所示的晶体管300B具有沟道保护型结构。本发明的一个实施方式的金属氧化物也能够应用于沟道保护型晶体管。
<2-8.晶体管的结构实例6>
图14A是晶体管300C的俯视图。图14B是沿着图14A所示的点划线X1-X2的截面图。图14C是沿着图14A所示的点划线Y1-Y2的截面图。
图14A至图14C所示的晶体管300C与图13A至图13C所示的晶体管300B的不同之处在于绝缘膜314、316的形状。具体而言，晶体管300C的绝缘膜314、316具有岛状并设置在金属氧化物308的沟道区域上。其他构成要素与晶体管300B相同。
<2-9.晶体管的结构实例7>
图15A是晶体管300D的俯视图。图15B是沿着图15A所示的点划线X1-X2的截面图。图15C是沿着图15A所示的点划线Y1-Y2的截面图。
图15A至图15C所示的晶体管300D包括衬底302上的导电膜304、衬底302及导电膜304上的绝缘膜306、绝缘膜306上的绝缘膜307、绝缘膜307上的金属氧化物308、金属氧化物308上的导电膜312a、金属氧化物308上的导电膜312b、金属氧化物308及导电膜312a、312b上的绝缘膜314、绝缘膜314上的绝缘膜316、绝缘膜316上的绝缘膜318、绝缘膜318上的导电膜320a、320b。
在晶体管300D中，绝缘膜306、307具有晶体管300D的第一栅极绝缘膜的功能，绝缘膜314、316、318具有晶体管300D的第二栅极绝缘膜的功能。此外，在晶体管300D中，导电膜304具有第一栅电极的功能，导电膜320a具有第二栅电极的功能，导电膜320b具有用于显示装置的像素电极的功能。导电膜312a具有源电极的功能，导电膜312b具有漏电极的功能。
如图15C所示，导电膜320b在设置在绝缘膜306、307、314、316、318中的开口342b、342c与导电膜304连接。因此，对导电膜320b和导电膜304施加相同的电位。
晶体管300D的结构不局限于以导电膜320b与导电膜304连接的方式设置开口342b、342c的上述结构。例如，也可以采用设置开口342b和开口342c中的只有一个而使导电膜320b与导电膜304连接的结构，或者，不设置开口342b和开口342c而不使导电膜320b与导电膜304连接的结构。注意，当不使导电膜320b与导电膜304连接时，可以对导电膜320b和导电膜304施加不同的电位。
导电膜320b通过设置在绝缘膜314、316、318中的开口342a与导电膜312b连接。
注意，晶体管300D具有上述S-channel结构。
本实施方式的至少一部分可以与本说明书所记载的其他任何实施方式适当地组合而实施。
(实施方式3)
在本实施方式中，参照图17和图18说明可以用于包括本发明的一个实施方式的半导体装置的显示装置中的显示部等的显示面板的例子。下面例示的显示面板包括反射型液晶元件及发光元件的两种元件且能够以透过模式和反射模式的两种模式显示图像。注意，本发明的一个实施方式的金属氧化物及包括该金属氧化物的晶体管可以适用于显示装置的像素中的晶体管、用来驱动显示装置的驱动器或者对显示装置供应数据的LSI等。
<显示面板的结构实例>
图17是说明本发明的一个实施方式的显示面板600的透视示意图。在显示面板600中，衬底651与衬底661贴合在一起。在图17中，以虚线表示衬底661。
显示面板600包括显示部662、电路659及布线666等。衬底651设置有电路659、布线666及被用作像素电极的导电膜663等。在图17中，在衬底651上安装有IC673及FPC672。由此，图17所示的结构可以说是包括显示面板600、FPC672及IC673的显示模块。
作为电路659，例如可以使用用作扫描线驱动电路的电路。
布线666具有对显示部662或电路659供应信号或电力的功能。该信号或电力从外部经由FPC672或者从IC673输入到布线666。
图17示出利用玻璃覆晶封装(COG)方式等对衬底651设置IC673的例子。作为IC673，可以适用用作扫描线驱动电路或信号线驱动电路的IC。注意，当显示面板600具备用作扫描线驱动电路及信号线驱动电路的电路时，以及当将用作扫描线驱动电路及信号线驱动电路的电路设置在外部且通过FPC672输入用来驱动显示面板600的信号时，也可以不设置IC673。另外，也可以将IC673利用薄膜覆晶封装(COF)方式等安装于FPC672。
图17还示出显示部662的一部分的放大图。在显示部662中以矩阵状配置有多个显示元件所包括的导电膜663。导电膜663具有反射可见光的功能且被用作下述液晶元件640的反射电极。
如图17所示，导电膜663包括开口。发光元件660位于比导电膜663靠近于衬底651一侧。来自发光元件660的光透过导电膜663的开口发射到衬底661一侧。
<截面结构实例>
图18示出图17所例示的显示面板中的包括FPC672的区域的一部分、包括电路659的区域的一部分及包括显示部662的区域的一部分的截面的例子。
显示面板在衬底651与衬底661之间包括绝缘膜620。该显示面板在衬底651与绝缘膜620之间还包括发光元件660、晶体管601、晶体管605、晶体管606及着色层634等。另外，该显示面板在绝缘膜620与衬底661之间包括液晶元件640、着色层631等。衬底661隔着粘合层641与绝缘膜620粘合。衬底651隔着粘合层642与绝缘膜620粘合。
晶体管606与液晶元件640电连接，而晶体管605与发光元件660电连接。因为晶体管605和晶体管606形成在绝缘膜620的衬底651一侧的面上，所以晶体管605和晶体管606可以通过同一工序形成。
衬底661设置有着色层631、遮光膜632、绝缘膜621、被用作液晶元件640的公共电极的导电膜613、取向膜633b及绝缘膜617等。绝缘膜617被用作用来保持液晶元件640的单元间隙的间隔物。
在绝缘膜620的衬底651一侧设置有绝缘膜681、绝缘膜682、绝缘膜683、绝缘膜684、绝缘膜685等绝缘层。绝缘膜681的一部分被用作各晶体管的栅极绝缘层。绝缘膜682、绝缘膜683及绝缘膜684以覆盖各晶体管的方式设置。绝缘膜685以覆盖绝缘膜684的方式设置。绝缘膜684及绝缘膜685各具有平坦化层的功能。注意，这里示出以覆盖晶体管等的方式设置绝缘膜682、绝缘膜683及绝缘膜684的三层绝缘层的例子，但是本发明的一个实施方式不局限于这例子，也可以设置四层以上的绝缘层、单层绝缘层或两层绝缘层。用作平坦化层的绝缘膜684在不需要时可以不设置。
晶体管601、晶体管605及晶体管606各包括其一部分用作栅极的导电膜654、其一部分用作源极或漏极的导电层652、半导体膜653。在此，对经过同一导电膜的加工而得到的多个层附有相同的阴影线。
液晶元件640是反射型液晶元件。液晶元件640包括层叠有导电膜635、液晶层612及导电膜613的叠层结构。另外，设置有与导电膜635的相对于衬底651一侧接触的反射可见光的导电膜663。导电膜663包括开口655。导电膜635及导电膜613包含使可见光透过的材料。此外，在液晶层612和导电膜635之间设置有取向膜633a，并且在液晶层612和导电膜613之间设置有取向膜633b。在衬底661的外侧的面上设置有偏振片656。
在液晶元件640中，导电膜663具有反射可见光的功能，导电膜613具有透过可见光的功能。从衬底661一侧入射的光被偏振片656偏振，透过导电膜613、液晶层612，且被导电膜663反射。而且，光再次透过液晶层612及导电膜613而到达偏振片656。此时，由施加到导电膜613和导电膜663及导电膜635之间的电压控制液晶的取向，从而可以控制光的光学调制。也就是说，可以控制经过偏振片656发射的光的强度。由于特定的波长区域之外的光被着色层631吸收，因此被提取的光例如为红色光。
发光元件660是底部发射型发光元件。发光元件660具有从绝缘膜620一侧依次层叠有导电层643、EL层644及导电层645b的结构。另外，设置导电层645a覆盖导电层645b。导电层645b包含反射可见光的材料，导电层643及导电层645a包含使可见光透过的材料。发光元件660所发射的光经过着色层634、绝缘膜620、开口655及导电膜613等射出到衬底661一侧。
在此，如图18所示，开口655优选设置有透过可见光的导电膜635。由此，液晶在与开口655重叠的区域中也与其他区域同样地取向，此时可以抑制在这些区域的边境部产生液晶的取向不良和非意图的漏光。
作为设置在衬底661的外侧的面的偏振片656，可以使用直线偏振片或圆偏振片。圆偏振片的例子是包括直线偏振片和四分之一波相位差板的叠层。这种结构可以抑制外光反射。通过根据偏振片的种类调整用作液晶元件640的液晶元件的单元间隙、取向、驱动电压等来得到所希望的对比度。
另外，在覆盖导电层643的端部的绝缘膜646上设置有绝缘膜647。绝缘膜647具有抑制绝缘膜620与衬底651之间的距离过近的间隙物的功能。当使用遮蔽掩模(金属掩模)形成EL层644或导电层645a时，绝缘膜647可以具有抑制该遮蔽掩模接触于形成有EL层644或导电层645a的表面的功能。注意，绝缘膜647在不需要时可以不设置。
晶体管605的源极和漏极中的一个通过导电层648与发光元件660的导电层643电连接。
晶体管606的源极和漏极中的一个通过连接部607与导电膜663电连接。导电膜663与导电膜635彼此接触且电连接。在此，在连接部607中，设置在绝缘膜620的双面上的导电层通过绝缘膜620中的开口彼此连接。
在衬底651与衬底661彼此不重叠的区域中设置有连接部604。连接部604通过连接层649与FPC672电连接。连接部604具有与连接部607相同的结构。在连接部604的顶面上露出对与导电膜635同一的导电膜进行加工来获得的导电层。因此，通过连接层649可以使连接部604与FPC672电连接。
在设置有粘合层641的区域的一部分中设置有连接部687。在连接部687中，通过连接体686使对与导电膜635同一的导电膜进行加工来获得的导电层和导电膜613的一部分电连接。由此，可以将从连接于衬底651一侧的FPC672输入的信号或电位通过连接部687供应到形成在衬底661一侧的导电膜613。
例如，作为连接体686可以使用导电粒子。作为导电粒子，可以采用覆盖有金属材料的有机树脂或二氧化硅等的粒子。作为金属材料，优选使用镍或金，因为其可以降低接触电阻。另外，优选使用由两种以上的金属材料的层覆盖的粒子诸如由镍以及金覆盖的粒子。作为连接体686优选采用能够弹性变形或塑性变形的材料。如图18所示那样，有时导电粒子的连接体686具有在纵向上被压扁的形状。通过具有被压扁的形状，可以增大连接体686与电连接于该连接体686的导电层的接触面积，从而可以降低接触电阻并抑制接触不良等问题发生。
连接体686优选以由粘合层641覆盖的方式配置。例如，将连接体686分散在使粘合层641固化之前的粘合层641。
图18示出设置有晶体管601的电路659的例子。
在图18中，作为晶体管601及晶体管605的例子，应用两个栅极之间设置有沟道的半导体膜653的结构。一个栅极使用导电膜654形成，而另一个栅极使用隔着绝缘膜682与半导体膜653重叠的导电膜623形成。通过采用这种结构，可以控制晶体管的阈值电压。此时，也可以通过使两个栅极彼此连接并对该两个栅极供应同一信号来驱动晶体管。与其他晶体管相比，这种晶体管能够提高场效应迁移率，而可以增大通态电流。其结果是，可以得到能够进行高速驱动的电路。再者，能够缩小电路部的占有面积。通过使用通态电流高的晶体管，即使因使显示面板大型化或高清晰化而布线数增多，也可以降低各布线的信号延迟，并且可以抑制显示的不均匀。
注意，电路659所包括的晶体管与显示部662所包括的晶体管也可以具有相同的结构。电路659所包括的多个晶体管可以具有相同的结构或不同的结构。显示部662所包括的多个晶体管可以具有相同的结构或不同的结构。
作为覆盖各晶体管的绝缘膜682和绝缘膜683中的至少一个优选使用水和氢等杂质不容易扩散的材料。即，可以将绝缘膜682或绝缘膜683用作阻挡膜。通过采用这种结构，可以有效地抑制杂质从外部扩散到晶体管中，从而能够提供可靠性高的显示面板。
在衬底661一侧设置有绝缘层621，以覆盖着色层631、遮光膜632。绝缘层621可以具有平坦化层的功能。通过使用绝缘层621可以使导电膜613具有大致平坦的表面，其结果使液晶层612的取向状态成为均匀。
对制造显示面板600的方法的例子进行说明。例如，在设置有剥离层的支撑衬底上依次形成导电膜635、导电膜663及绝缘膜620，形成晶体管605、晶体管606及发光元件660等。然后，使用粘合层642贴合衬底651和支撑衬底。之后，通过在绝缘膜620及导电膜635的每一个和剥离层之间的界面进行剥离，去除支撑衬底及剥离层。此外，衬底661上预先形成有着色层631、遮光膜632、导电膜613等。而且，对衬底651或衬底661滴下液晶，并由粘合层641贴合衬底651和衬底661，从而可以制造显示面板600。
作为剥离层，可以以在与绝缘膜620及导电膜635之间的界面产生剥离的方式选择材料。特别是，作为剥离层，使用包含钨等高熔点金属材料的层和包含该金属材料的氧化物的层的叠层，并且优选作为剥离层上的绝缘膜620使用多个氮化硅、氧氮化硅、氮氧化硅等的层的叠层。当将高熔点金属材料用于剥离层时，可以提高在后面工序中形成的层的形成温度，从而可以降低杂质浓度并实现可靠性高的显示面板。
作为导电膜635，优选使用金属氧化物或金属氮化物等氧化物或氮化物。在使用金属氧化物时，将氢浓度、硼浓度、磷浓度、氮浓度及其他杂质的浓度以及氧空位量中的至少一个比晶体管的半导体层高的材料用于导电膜635。
<各构成要素>
下面，说明上述各构成要素。注意，省略具有与上述实施方式所示的功能相同的功能的结构的说明。
[粘合层]
作为粘合层，可以使用反应固化粘合剂、热固化粘合剂、厌氧粘合剂等各种固化粘合剂以及紫外线固化粘合剂等光固化粘合剂。这些粘合剂的例子包括环氧树脂、丙烯酸树脂、硅酮树脂、酚醛树脂、聚酰亚胺树脂、酰亚胺树脂、聚氯乙烯(PVC)树脂、聚乙烯醇缩丁醛(PVB)树脂、乙烯-醋酸乙烯酯(EVA)树脂等。尤其优选使用环氧树脂等透湿性低的材料。另外，也可以使用两液混合型树脂。此外，也可以使用粘合薄片等。
另外，上述树脂也可以包含干燥剂。例如，可以使用碱土金属的氧化物(氧化钙或氧化钡等)那样的通过化学吸附吸附水分的物质。或者，也可以使用沸石或硅胶等通过物理吸附来吸附水分的物质。因为能够抑制水分等杂质进入元件，从而显示面板的可靠性得到提高，所以优选包含干燥剂。
此外，优选在上述树脂中混合折射率高的填料或光散射构件，此时可以提高光提取效率。例如，可以使用氧化钛、氧化钡、沸石、锆等。
[连接层]
作为连接层，可以使用各向异性导电膜(ACF)、各向异性导电膏(ACP)等。
[着色层]
能够用于着色层的材料的例子包括金属材料、树脂材料、包含颜料或染料的树脂材料等。
[遮光层]
能够用于遮光层的材料的例子包括碳黑、钛黑、金属、金属氧化物和包含多个金属氧化物的固溶体的复合氧化物等。遮光层也可以为包含树脂材料的膜或金属等无机材料的薄膜。作为遮光层，也可以使用包含着色层的材料的叠层膜。例如，可以采用包含使某个颜色的光透过的着色层的材料的膜与包含使其他颜色的光透过的着色层的材料的膜的叠层结构。优选使用相同材料形成着色层与遮光层，因为可以使用相同的装置并可以简化工序。
以上是关于各构成要素的说明。
<制造方法实例>
对使用柔性衬底的显示面板的制造方法的例子进行说明。
在此，将包括显示元件、电路、布线、电极、着色层及遮光层等光学构件以及绝缘层等的层总称为元件层。例如，元件层包括显示元件，除此以外还可以包括与显示元件电连接的布线、用于像素或电路的晶体管等元件。
另外，在此，将在显示元件完成(制造工序结束)的阶段中支撑元件层的柔性构件称为衬底。例如，衬底包括其厚度为10nm以上且300μm以下的极薄的薄膜等。
作为在具备绝缘表面的柔性衬底上形成元件层的方法，典型地有如下两种方法。其中一个方法是在衬底上直接形成元件层的方法。另一个方法是在与衬底不同的支撑衬底上形成元件层之后分离元件层与支撑衬底而将元件层转置于衬底的方法。在此没有详细的说明，但是除了上述两个方法以外，还有如下方法：在不具有柔性的衬底上形成元件层，通过抛光等使该衬底变薄而使该衬底具有柔性的方法。
当构成衬底的材料能够承受元件层的形成工序中的加热温度时，优选在衬底上直接形成元件层，此时可使制造工序简化。此时，在将衬底固定于支撑衬底的状态下形成元件层，此时可使装置内及装置之间的传送变得容易。
当采用在将元件层形成在支撑衬底上后将其转置于衬底的方法时，首先在支撑衬底上层叠剥离层和绝缘层，然后在该绝缘层上形成元件层。接着，将元件层从支撑衬底剥离并将元件层转置于衬底。此时，选择在支撑衬底与剥离层的界面、剥离层与绝缘层的界面或剥离层中发生剥离的材料。在上述方法中，优选将高耐热性材料用于支撑衬底或剥离层，此时可以提高形成元件层时所施加的温度的上限，从而可以形成包括更高可靠性的元件的元件层。
例如，优选的是，作为剥离层使用包含钨等高熔点金属材料的层与包含该金属材料的氧化物的层的叠层，作为剥离层上的绝缘层使用多个氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层等的层的叠层。
作为从元件层剥离支撑衬底的方法，例如可以举出如下方法：施加机械力量的方法；对剥离层进行蚀刻的方法；使液体渗透到剥离界面的方法；等。另外，可以通过利用热膨胀的差异，对形成剥离界面的两层进行加热或冷却而进行剥离。
当能够在支撑衬底与绝缘层的界面进行剥离时，不需要设置剥离层。
例如，也可以作为支撑衬底及绝缘层分别使用玻璃及聚酰亚胺等有机树脂。此时，也可以通过使用激光等对有机树脂的一部分局部性地进行加热，或者通过使用锐利的构件物理性地切断有机树脂的一部分或打穿有机树脂等来形成剥离的起点，由此在玻璃与有机树脂的界面进行剥离。作为上述有机树脂优选使用感光材料，因为容易形成开口等。上述激光例如优选为可见光线至紫外线的波长区域的光。例如，可以使用波长为200nm以上且400nm以下，优选为250nm以上且350nm以下的光。尤其是，优选使用波长为308nm的准分子激光，因为生产率得到提高。另外，也可以使用作为Nd：YAG激光的第三谐波的波长为355nm的UV激光等固体UV激光(也称为半导体UV激光)。
另外，也可以在支撑衬底与由有机树脂构成的绝缘层之间设置发热层，通过对该发热层进行加热，由此在该发热层与绝缘层的界面进行剥离。作为发热层，可以使用通过供电发热的材料、通过吸收光发热的材料、通过施加磁场发热的材料等各种任何材料。例如，作为发热层，可以使用选自半导体、金属及绝缘体中的材料。
在上述方法中，可以在进行剥离之后将由有机树脂构成的绝缘层用作衬底。
以上是对柔性显示面板的制造方法的说明。
本实施方式的至少一部分可以与本说明书所记载的其他任何实施方式适当地组合而实施。
(实施方式4)
在本实施方式中，对本发明的一个实施方式的金属氧化物进行说明。
本发明的一个实施方式的金属氧化物包含铟(In)、M(M表示Al、Ga、Y或Sn)及锌(Zn)。具体而言，M优选为镓(Ga)。在以下的说明中，作为M使用Ga。
这里，对在In-Ga-Zn氧化物中作为杂质存在有硅(Si)、硼(B)或碳(C)的情况进行说明。
<计算模型及计算方法>
首先，使用不包含杂质的非晶状态下的In-Ga-Zn氧化物的基准模型、对基准模型追加一个Si原子的模型、对基准模型追加一个B原子的模型以及对基准模型追加一个C原子的模型进行计算。
具体而言，作为基准的结晶模型使用图19A所示的[In]：[Ga]：[Zn]：[O]＝1：1：1：4的模型700。注意，模型700包括112个原子。
严格地说，具有CAC构成的In-M-Zn氧化物不是非晶状态。另一方面，具有CAC构成的In-M-Zn氧化物的结晶性比具有CAAC结构的In-M-Zn氧化物的结晶性低。因此，为了降低结晶结构的影响且确认键合状态，为方便起见使用非晶状态的模型。
在模型700中，假设作为杂质存在有Si原子、B原子或C原子，一个Si原子、一个B原子或一个C原子位于模型700的晶格间位点。注意，对包括112个原子的模型700追加一个杂质。因此，模型中的杂质浓度大约为7×1020/cm3。
图20A示出在作为杂质存在有一个Si原子的情况下从该Si原子与四个O原子键合的模型抽取该Si原子附近的局部结构702，图20C示出从该Si原子与三个O原子及一个Ga原子键合的模型抽取该Si原子附近的局部结构704。
在作为杂质存在有一个B原子的情况下，图21A示出从该B原子与三个O原子键合的模型抽取该B原子附近的局部结构706，图21C示出从模型抽取该B原子附近的局部结构708。
在作为杂质存在有一个C原子的情况下，图22A示出从该C原子与两个O原子及一个Ga原子键合的模型抽取该C原子附近的局部结构710，图22C示出从该C原子与一个O原子及一个Ga原子键合的模型抽取该C原子附近的局部结构712。
以下示出具体的计算内容。在原子缓和计算中，使用第一原理电子状态计算程序Vienna Ab initio Simulation Package(VASP)。下面，表1示出计算条件。
[表1]
Figure BDA0003560516740000651
<状态密度>
图19B示出图19A中的状态密度。在图19B中，将费米能级(电子的最高占有能级的能量)调整为横轴上的0eV。从图19B可确认到电子到达价带顶，没有存在隙能级。
图20B及图20D示出作为杂质追加一个Si原子的情况的状态密度。注意，图20B示出具有图20A所示的局部结构702的情况的状态密度。图20D示出具有图20C所示的局部结构704的情况的状态密度。
从图20B及图20D可知在Si原子存在时费米能级位于导带内。因此可知因Si原子而在In-Ga-Zn氧化物中产生载流子(In-Ga-Zn氧化物成为n型)。
图21B及图21D示出作为杂质追加一个B原子的情况的状态密度。注意，图21B示出具有图21A所示的局部结构706的情况的状态密度。图21D示出具有图21C所示的局部结构708的情况的状态密度。
从图21B及图21D可知在B原子存在时费米能级位于导带内。因此，可知因B原子而在In-Ga-Zn氧化物中产生载流子(In-Ga-Zn氧化物成为n型)。
图22B及图22D示出作为杂质追加一个C原子的情况的状态密度。注意，图22B示出具有图22A所示的局部结构710的情况的状态密度。图22D示出具有图22C所示的局部结构712的情况的状态密度。
从图22B及图22D可知在C原子存在时费米能级位于导带内。由此可知，因C原子而在In-Ga-Zn氧化物中产生载流子(In-Ga-Zn氧化物成为n型)。
因为Si及B的电负性比O更靠近In、Ga及Zn的电负性，所以Si原子及B原子在In-Ga-Zn氧化物中作为阳离子存在的可能性高。由此，可估计产生载流子。
由于C的电负性位于O的电负性与In、Ga、Zn的电负性的中间，所以C与金属及O键合，但是被认为基本上作为阳离子容易存在C。
此外，Si原子、B原子及C原子与O原子的键合比In原子、Ga原子及Zn原子与O原子的键合强。因此，通过混入Si原子、B原子及C原子，与In原子、Ga原子及Zn原子键合的O原子被Si原子、B原子及C原子夺取，这有可能形成相当于氧空位的深能级。
本实施方式所示的结构、方法可以与其他实施方式所示的任何结构、方法适当地组合而实施。
[实施例1]
在本实施例中，说明衬底上的本发明的一个实施方式的金属氧化物的测定结果。作为该测定使用各种方法。注意，在本实施例中，制造样品1A、样品1B、样品1C、样品1D、样品1E、样品1F、样品1G、样品1H及样品1J。
《样品的结构及制造方法》
以下，对有关本发明的一个实施方式的样品1A至样品1H及样品1J进行说明。样品1A至样品1H及样品1J各包括衬底、衬底上的金属氧化物。
样品1A至样品1H及样品1J以在形成金属氧化物时的温度及氧流量比上不同的方式制造。下面，表2示出样品1A至样品1H及样品1J的金属氧化物的形成时的温度及氧流量比。
[表2]
Figure BDA0003560516740000671
Figure BDA0003560516740000681
接着，对各样品的制造方法进行说明。
作为衬底使用玻璃衬底。使用溅射装置在衬底上作为金属氧化物形成厚度为100nm的In-Ga-Zn氧化物。形成条件为如下：处理室内的压力为0.6Pa；作为靶材使用金属氧化物靶材(原子个数比为In：Ga：Zn＝4：2：4.1)。对设置在溅射装置内的金属氧化物靶材供应2500W的AC功率。
通过作为形成金属氧化物时的条件采用上述表所示的形成温度及氧流量比，制造样品1A至样品1H及样品1J。
通过上述工序，制造本实施例的样品1A至样品1H及样品1J。
<X射线衍射分析>
在本节中，说明对玻璃衬底上的金属氧化物进行X射线衍射(XRD)测定的结果。作为XRD装置，使用Bruker AXS公司制造的D8 ADVANCE。条件为如下：利用out-of-plane法进行θ/2θ扫描，扫描范围为15deg.至50deg.，步进宽度为0.02deg.，扫描速度为3.0deg./分。
图23示出利用out-of-plane法测定各样品的XRD谱的结果。
在图23所示的XRD谱中，形成时的衬底温度越高或形成时的氧气体流量比越高，2θ＝31°附近的峰值强度则越大。注意，已知2θ＝31°附近的峰值来源于在大致垂直于结晶性IGZO化合物的形成面或顶面的方向上具有c轴取向性的结晶性IGZO化合物(这种化合物也称为c轴取向结晶(CAAC)IGZO)。
如图23的XRD谱所示，形成时的衬底温度越低或氧气体流量比越低，峰值则越不明显。因此，可知在形成时的衬底温度低或氧气体流量比低的样品的测定区域中，没有a-b面方向及c轴方向的取向。
<TEM图像及电子衍射>
本节说明对样品1A、样品1D及样品1J利用高角度环形暗场-扫描透射电子显微镜(HAADF-STEM)进行观察及分析的结果。也将利用HAADF-STEM取得的图像称为TEM图像。
本节说明通过对样品1A、样品1D及样品1J照射束径为1nm的电子束(也称为纳米束)取得的电子衍射图案。
利用球面像差校正功能观察平面TEM图像。在取得HAADF-STEM图像时，使用日本电子株式会社制造的原子分辨率分析电子显微镜JEM-ARM200F，加速电压为200kV，照射束径大致为0.1nm的电子束。
注意，在以恒定速度移动电子束35秒的方式进行电子束照射的同时，观察电子衍射图案。
图24A示出样品1A的截面TEM图像，图24B示出样品1A的电子衍射图案。图24C示出样品1D的截面TEM图像，图24D示出样品1D的电子衍射图案。图24E示出样品1J的截面TEM图像，图24F示出样品1J的电子衍射图案。
这里可知，例如，当对包含InGaZnO4结晶的CAAC-OS在平行于样品面的方向上入射束径为300nm的电子束时，获得了包含起因于InGaZnO4结晶的(009)面的斑点的衍射图案。换言之，CAAC-OS具有c轴取向性，并且c轴朝向大致垂直于CAAC-OS的形成面或顶面的方向。另一方面，当对相同的样品在垂直于样品面的方向上入射束径为300nm的电子束时，确认到环状衍射图案。换言之，可知CAAC-OS不具有a轴取向性及b轴取向性。
此外，当使用大束径(例如，50nm以上)的电子束对具有微晶的金属氧化物(尤其是，在这种金属氧化物具有与半导体相同的功能时，称为nano crystalline oxidesemiconductor(nc-OS))进行电子衍射时，观察到类似光晕图案的衍射图案。另一方面，在使用小束径(例如，小于50nm)的电子束得到的具有微晶的金属氧化物的纳米束电子衍射图案中，观察到亮点。另外，在具有微晶的金属氧化物的纳米束电子衍射图案中，有时观察到如圆圈那样的(环状的)图案的亮度高的区域。而且，在具有微晶的金属氧化物的纳米束电子衍射图案中，有时在环状区域内观察到多个亮点。
如图24A所示，从截面TEM观察结果在样品1A中观察到微晶(以下，也称为nc)。如图24B所示，样品1A的所观察的电子衍射图案具有如圆圈那样的(环状的)图案的亮度高的区域。此外，在环状的区域中观察到多个斑点。
如图24C所示，从截面TEM观察结果可知样品1D具有CAAC结构及微晶。如图24D所示，样品1D的所观察的电子衍射图案具有如圆圈那样的(环状的)图案的亮度高的区域。此外，在环状的区域中观察到多个斑点。在衍射图案中，稍微观察到起因于(009)面的斑点。
如图24E所示，样品1J从截面TEM观察结果明确地确认到具有CAAC结构的层状的排列。此外，如图24F所示，从样品1J的电子衍射图案的结果明确地观察到起因于(009)面的斑点。
如上那样的截面TEM图像及平面TEM图像中被观察的特征是片面地观察金属氧化物的结构的。
接着，图25A至图25L示出通过对样品1A照射束径为1nm的电子束(也称为纳米束)来取得的电子衍射图案。
观察图25A所示的样品1A的平面TEM图像中的黑点a1、黑点a2、黑点a3、黑点a4及黑点a5所示的地点的电子衍射图案。注意，在以恒定速度移动电子束35秒钟的方式进行电子束照射的同时，观察电子衍射图案。图25C、图25D、图25E、图25F及图25G分别示出黑点a1、黑点a2、黑点a3、黑点a4及黑点a5所示的地点的结果。
在图25C、图25D、图25E、图25F及图25G中，观察到具有环状的图案的亮度高的区域。另外，在环状区域内观察到多个斑点。
观察图25B所示的样品1A的截面TEM图像中的黑点b1、黑点b2、黑点b3、黑点b4及黑点b5所示的地点的电子衍射图案。图25H、图25I、图25J、图25K及图25L分别示出黑点b1、黑点b2、黑点b3、黑点b4及黑点b5所示的地点的结果。
在图25H、图25I、图25J、图25K及图25L中，观察到具有环状的图案的亮度高的区域。另外，在环状区域内观察到多个斑点。
也就是说，可知样品1A具有nc结构，其性质与具有非晶结构的金属氧化物及具有单晶结构的金属氧化物明显不同。
如上所述，样品1A及样品1D的电子衍射图案各具有环状的图案的亮度高的区域且在该环状区域内出现多个亮点。因此，样品1A表现包含微晶的金属氧化物的电子衍射图案，在平面方向及截面方向上不示出取向性。可知样品1D为nc结构及CAAC结构的混合材料。
样品1J的电子衍射图案具有起因于InGaZnO4结晶的(009)面的斑点。因此，样品1J具有c轴取向性，并且c轴朝向大致垂直于样品1J的形成面或顶面的方向。
<TEM图像的分析>
本节说明对样品1A、样品1C、样品1D、样品1F、样品1G利用HAADF-STEM进行观察及分析的结果。
说明对平面TEM图像进行图像分析的结果。利用球面像差校正功能得到平面TEM图像。在取得平面TEM图像时，使用日本电子株式会社制造的原子分辨率分析电子显微镜JEM-ARM200F，加速电压为200kV，照射束径大致为0.1nm的电子束。
图26示出样品1A、样品1C、样品1D、样品1F、样品1G及样品1J的平面TEM图像及对平面TEM图像进行图像处理而得到的图像。注意，在图26中，左图示出平面TEM图像，右图示出对左图的平面TEM图像进行图像处理而得到的图像。
说明图像处理及图像分析的方法。图像处理以如下所述那样进行。通过对图26所示的平面TEM图像进行快速傅里叶变换(FFT)，获取FFT图像。接着，除了所获取的FFT图像中的2.8nm-1至5.0nm-1的范围以外进行掩模处理。接着，对经过掩模处理的FFT图像进行快速傅立叶逆变换(IFFT)而获取FFT滤波图像。
为了进行图像分析，通过如下步骤从FFT滤波图像抽出晶格点。首先，去除FFT滤波图像的噪音。通过根据公式1使半径为0.05nm的范围内的区域的亮度平滑化而去除噪音。
[公式1]
Figure BDA0003560516740000731
注意，S_Int(x，y)表示坐标(x，y)上的被平滑化的亮度，r表示坐标(x，y)与坐标(x’，y’)之间的距离，Int(x’，y’)表示坐标(x’，y’)上的亮度。在计算中，当r为0时，r被认为1。
接着，进行晶格点的探索。其亮度比半径为0.22nm内的候补晶格点中的亮度最高的坐标。在此，抽出候补晶格点。在半径为0.22nm内，可以减少噪音导致的晶格点的无检测的频率。注意，由于在TEM图像中在相邻的晶格点间有固定距离，所以在半径为0.22nm内观察到两个以上的晶格点的可能性低。
接着，以被抽出的候补晶格点为中心抽出半径为0.22nm内的亮度最高的坐标，而更新候补晶格点。直到不出现新候补晶格点为止如此反复抽出候补晶格点，在此的坐标被认定晶格点。与此同样，在从被认定的晶格点离开0.22nm以上的位置上认定其他晶格点，如此在所有区域中认定晶格点。将所认定的多个晶格点总称为晶格点群。
在此，参照图27A至图27C所示的示意图以及图27D所示的流程图说明从所抽出的晶格点群导出六角形晶格的角度的方法。首先，决定基准晶格点，连结最邻近的六个晶格点与基准晶格点，而形成六角形晶格(参照图27A、图27D的步骤S101)。然后，算出在该六角形晶格的中心点的基准晶格点与顶点的各晶格点之间的距离的平均距离R。并且，以所算出的距离R为在上述基准晶格点与各顶点之间的距离，形成以基准晶格点为中心点的正六角形(参照图27D的步骤S102)。将正六角形的各顶点与最邻近于该各顶点的晶格点之间的距离称为距离d1、距离d2、距离d3、距离d4、距离d5及距离d6(参照图27B、图27D的步骤S103)。接着，以中心点为基准将正六角形按每个0.1°旋转到60°，而算出六角形晶格与旋转的正六角形的平均偏差[D＝(d1+d2+d3+d4+d5+d6)/6](参照图27D的步骤S104)。并且，算出平均偏差D最小时的正六角形的旋转角度θ，并使其成为六角形晶格的角度(参照图27C、图27D的步骤S105)。
接着，以六角形晶格的角度为30°的比例最高的方式调整平面TEM图像的观察范围。在这种条件下，在半径为1nm的范围内，算出六角形晶格的平均角度。以对应于区域所包括的六角形晶格的角度的颜色或深浅的变化表示经过图像处理得到的平面TEM图像。图26所示的对平面TEM图像进行图像处理而得到的图像是通过上述方法对图26所示的平面TEM图像进行图像分析并表示对应于六角形晶格的角度的颜色而得到的图像。也就是说，对平面TEM图像进行图像处理而得到的图像是在平面TEM图像的FFT滤波图像中对特定频率区域进行颜色区分以抽出各特定频率区域的晶格点的方向的图像。
从图26可知，在观察到nc的样品1A、样品1D中六角形的方向没有规律，以马赛克状分布。在截面TEM图像中观察到层状结构的样品1J中六角形的方向相同的区域存在几十nm的宽范围内。可知样品1D包括无规律的马赛克状的nc区域、在样品1J中六角形的方向相同的宽区域。
从图26可知，形成时的衬底温度越低或形成时的氧气体流量比越小，容易出现六角形的方向越没有规律且以马赛克状分布的区域。
通过对CAAC-OS的平面TEM图像进行分析，可以对六角形晶格的角度变化的边界部进行评价。
接着，使用样品1A的晶格点群形成沃罗诺伊图。沃罗诺伊图是由包括晶格点群的区域分割的图像。每个晶格点比离其他任何晶格点更靠近围绕该晶格点的区域。下面，使用图28A至图28D所示的示意图以及图28E所示的流程图说明沃罗诺伊图的形成方法的详细内容。
首先，通过使用图27A至图27D所说明的方法等抽出晶格点群(参照图28A及图28E的步骤S111)。接着，由线段连结邻近的晶格点(参照图28B及图28E的步骤S112)。接着，划各线段的垂直等分线(参照图28C及图28E的步骤S113)。接着，抽出三个垂直等分线交叉的点(参照图28E的步骤S114)。该点被称为沃罗诺伊点。接着，由线段连结邻近的沃罗诺伊点(参照图28D及图28E的步骤S115)。此时，将由线段围绕的多角形区域称为沃罗诺伊区域。在上述方法中，形成沃罗诺伊图。
图29示出样品1A、样品1C、样品1D、样品1F、样品1G及样品1J中的沃罗诺伊区域的形状(四角形、五角形、六角形、七角形、八角形和九角形)的比率。条形图示出各样品的沃罗诺伊区域的形状(四角形、五角形、六角形、七角形、八角形和九角形)的个数。此外，图表示出各样品的沃罗诺伊区域的形状(四角形、五角形、六角形、七角形、八角形和九角形)的比率。
从图29可确认到在晶化的程度高的样品1J中示出六角形的比率高，在晶化的程度低的样品1A中六角形的比率低的倾向。样品1D中的六角形的比率是样品1J与样品1A之间的值。因此，从图29可确认到在不同的形成条件下金属氧化物的结晶状态大不相同。
从图29可确认到，形成时的衬底温度越低或形成时的氧气体流量比越小，晶化的程度越低，六角形的比率越小。
<元素分析>
本节说明样品1A所包括的元素的分析结果。作为该分析，使用能量分散型X射线分析法(EDX)取得EDX面分析图像。在EDX测定中，作为元素分析装置使用日本电子株式会社制造的能量分散型X射线分析装置JED-2300T。为了检测从样品发射的X射线，使用硅漂移探测器。
在EDX测定中，对样品的分析对象区域的各点照射电子束，并测定由该照射发生的样品的特性X射线的能量及发生次数，由此获得各点的EDX谱。在本实施例中，各点的EDX谱的峰值归属于In原子中的向L壳层的电子跃迁、Ga原子中的向K壳层的电子跃迁、Zn原子中的向K壳层的电子跃迁及O原子中的向K壳层的电子跃迁，并算出各点的各原子的比率。通过在样品的分析对象区域中进行上述步骤，可以获得示出各原子的比率分布的EDX面分析图像。
图30A至图30H示出样品1A的截面TEM图像、平面TEM图像以及EDX面分析图像。在EDX面分析图像中，由灰度表示元素的比率：存在于区域内的测定原子越多该区域越亮，存在于区域内的测定原子越少该区域就越暗。图30B至图30D以及图30F至图30H所示的EDX面分析图像的倍率为720万倍。
图30A是截面TEM图像，图30E是平面TEM图像。图30B是In原子的截面EDX面分析图像，图30F是In原子的平面EDX面分析图像。在图30B所示的EDX面分析图像中，所有的原子中In原子所占的比率为9.28atomic％至33.74atomic％。在图30F所示的EDX面分析图像中，所有的原子中In原子所占的比率为12.97atomic％至38.01atomic％。
图30C是Ga原子的截面EDX面分析图像，图30G是Ga原子的平面EDX面分析图像。在图30C所示的EDX面分析图像中，所有的原子中Ga原子所占的比率为1.18atomic％至18.64atomic％。在图30G所示的EDX面分析图像中，所有的原子中Ga原子所占的比率为1.72atomic％至19.82atomic％。
图30D是Zn原子的截面EDX面分析图像，图30H是Zn原子的平面EDX面分析图像。在图30D所示的EDX面分析图像中，所有的原子中Zn原子所占的比率为6.69atomic％至24.99atomic％。在图30H所示的EDX面分析图像中，所有的原子中Zn原子所占的比率为9.29atomic％至28.32atomic％。
注意，图30A至图30D示出样品1A的截面中的相同区域。图30E至图30H示出样品1A的平面中的相同区域。
图31A至图31F示出使样品1A的截面EDX面分析图像放大的图和使样品1A的平面EDX面分析图像放大的图。图31A是使图30B的一部分放大的图。图31B是使图30C的一部分放大的图。图31C是使图30D的一部分放大的图。图31D是使图30F的一部分放大的图。图31E是使图30G的一部分放大的图。图31F是使图30H的一部分放大的图。
图31A至图31C所示的EDX面分析图像示出较亮的区域和较暗的区域的相对分布，这表示在样品1A中各原子具有分布。对图31A至图31C所示的由实线围绕的区域及由虚线围绕的区域进行检查。
如图31A所示，在由实线围绕的区域内相对较亮的区域较多，在由虚线围绕的区域内相对较暗的区域较多。如图31B所示，在由实线围绕的区域内相对较暗的区域较多，在由虚线围绕的区域内相对较亮的区域较多。
换言之，可确认到由实线围绕的区域为In原子相对较多的区域，由虚线围绕的区域为In原子相对较少的区域。图31C示出，在由实线围绕的区域内，下方的区域是相对较亮的区域，上方的区域是相对较暗的区域。因此，可知由实线围绕的区域为以InX2ZnY2OZ2或InOX1等为主要成分的区域。
可确认到由实线围绕的区域为Ga原子相对较少的区域，由虚线围绕的区域为Ga原子相对较多的区域。图31C示出，在由虚线围绕的区域内，左方的区域为相对较暗的区域，右方的区域为相对较亮的区域。因此，可知由虚线围绕的区域为以GaOX3或GaX4ZnY4OZ4等为主要成分的区域。
同样地，对图31D至图31F所示的EDX面分析图像中的由实线围绕的区域及由虚线围绕的区域进行检查。
如图31D所示，在由实线围绕的区域内相对较亮的区域较多，在由虚线围绕的区域内相对较暗的区域较多。如图31E所示，在由实线围绕的区域内相对较暗的区域较多，在由虚线围绕的区域内相对较亮的区域较多。
换言之，可确认到由实线围绕的区域为In原子相对较多且Ga原子相对较少的区域。图31F示出，在由实线围绕的区域内，下方的区域是相对较暗的区域，上方的区域是相对较亮的区域。因此，可知由实线围绕的区域为以InX2ZnY2OZ2或InOX1等为主要成分的区域。
可确认到由虚线围绕的区域为In原子相对较少且Ga原子相对较多的区域。图31F示出，在由虚线围绕的区域内，右方的区域为相对较暗的区域，左方的区域为相对较亮的区域。因此，可知由虚线围绕的区域为以GaOX3或GaX4ZnY4OZ4等为主要成分的区域。
此外，如图31A至图31F所示，In原子的分布与Ga原子的分布相比更均匀，以InOX1为主要成分的区域看起来像是通过以InX2ZnY2OZ2为主要成分的区域互相连接的。如此，可以推测以InX2ZnY2OZ2或InOX1为主要成分的区域以云状展开。
可以将具有以GaOX3为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域不均匀地分布而混合的构成的In-Ga-Zn氧化物称为CAC-IGZO。
如图31A至图31F所示，以GaOX3为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域的每一个的尺寸为0.5nm以上且10nm以下或者1nm以上且3nm以下。
如上所述，可知CAC-IGZO的结构与金属元素均匀地分布的IGZO化合物不同，具有与IGZO化合物不同的结构。换言之，可确认到在CAC-IGZO中以GaOX3等为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域互相分离以形成马赛克状。
因此，可以期待当将CAC-IGZO用于半导体元件时，起因于GaOX3等的性质及起因于InX2ZnY2OZ2或InOX1的性质的互补作用可以实现大通态电流(Ion)、高场效应迁移率(μ)及低关态电流(Ioff)。包含CAC-IGZO的半导体元件具有高可靠性。因此，CAC-IGZO适于以显示器为典型的各种半导体装置。
[样品1B至样品1J]
图31-2A至图31-2H示出样品1B的截面TEM图像、平面TEM图像以及EDX面分析图像。在EDX面分析图像中，由灰度表示元素的比率：存在于区域内的测定原子越多该区域越亮，存在于区域内的测定原子越少该区域就越暗。图31-2B至图31-2D以及图31-2F至图31-2H所示的EDX面分析图像的倍率为720万倍。
图31-2A是截面TEM图像，图31-2E是平面TEM图像。图31-2B是In原子的截面EDX面分析图像，图31-2F是In原子的平面EDX面分析图像。在图31-2B所示的EDX面分析图像中，所有的原子中In原子所占的比率为12.60atomic％至40.60atomic％。在图31-2F所示的EDX面分析图像中，所有的原子中In原子所占的比率为11.94atomic％至39.97atomic％。
图31-2C是Ga原子的截面EDX面分析图像，图31-2G是Ga原子的平面EDX面分析图像。在图31-2C所示的EDX面分析图像中，所有的原子中Ga原子所占的比率为2.30atomic％至23.73atomic％。在图31-2G所示的EDX面分析图像中，所有的原子中Ga原子所占的比率为0.00atomic％至20.45atomic％。
图31-2D是Zn原子的截面EDX面分析图像，图31-2H是Zn原子的平面EDX面分析图像。在图31-2D所示的EDX面分析图像中，所有的原子中Zn原子所占的比率为9.85atomic％至33.11atomic％。在图31-2H所示的EDX面分析图像中，所有的原子中Zn原子所占的比率为7.49atomic％至27.69atomic％。
注意，图31-2A至图31-2D示出样品1B的截面中的相同区域。图31-2E至图31-2H示出样品1B的平面中的相同区域。
图31-3A至图31-3H示出样品1C的截面TEM图像、平面TEM图像以及EDX面分析图像。在EDX面分析图像中，由灰度表示元素的比率：存在于区域内的测定原子越多该区域越亮，存在于区域内的测定原子越少该区域就越暗。图31-3B至图31-3D以及图31-3F至图31-3H所示的EDX面分析图像的倍率为720万倍。
图31-3A是截面TEM图像，图31-3E是平面TEM图像。图31-3B是In原子的截面EDX面分析图像，图31-3F是In原子的平面EDX面分析图像。在图31-3B所示的EDX面分析图像中，所有的原子中In原子所占的比率为14.79atomic％至39.71atomic％。在图31-3F所示的EDX面分析图像中，所有的原子中In原子所占的比率为14.08atomic％至50.62atomic％。
图31-3C是Ga原子的截面EDX面分析图像，图31-3G是Ga原子的平面EDX面分析图像。在图31-3C所示的EDX面分析图像中，所有的原子中Ga原子所占的比率为2.83atomic％至21.61atomic％。在图31-3G所示的EDX面分析图像中，所有的原子中Ga原子所占的比率为0.00atomic％至21.13atomic％。
图31-3D是Zn原子的截面EDX面分析图像，图31-3H是Zn原子的平面EDX面分析图像。在图31-3D所示的EDX面分析图像中，所有的原子中Zn原子所占的比率为10.27atomic％至28.84atomic％。在图31-3H所示的EDX面分析图像中，所有的原子中Zn原子所占的比率为3.64atomic％至32.84atomic％。
注意，图31-3A至图31-3D示出样品1C的截面中的相同区域。图31-3E至图31-3H示出样品1C的平面中的相同区域。
图31-4A至图31-4H示出样品1D的截面TEM图像、平面TEM图像以及EDX面分析图像。在EDX面分析图像中，由灰度表示元素的比率：存在于区域内的测定原子越多该区域越亮，存在于区域内的测定原子越少该区域就越暗。图31-4B至图31-4D以及图31-4F至图31-4H所示的EDX面分析图像的倍率为720万倍。
图31-4A是截面TEM图像，图31-4E是平面TEM图像。图31-4B是In原子的截面EDX面分析图像，图31-4F是In原子的平面EDX面分析图像。在图31-4B所示的EDX面分析图像中，所有的原子中In原子所占的比率为9.61atomic％至40.10atomic％。在图31-4F所示的EDX面分析图像中，所有的原子中In原子所占的比率为13.83atomic％至45.10atomic％。
图31-4C是Ga原子的截面EDX面分析图像，图31-4G是Ga原子的平面EDX面分析图像。在图31-4C所示的EDX面分析图像中，所有的原子中Ga原子所占的比率为0.00atomic％至21.14atomic％。在图31-4G所示的EDX面分析图像中，所有的原子中Ga原子所占的比率为1.28atomic％至23.63atomic％。
图31-4D是Zn原子的截面EDX面分析图像，图31-4H是Zn原子的平面EDX面分析图像。在图31-4D所示的EDX面分析图像中，所有的原子中Zn原子所占的比率为6.13atomic％至28.45atomic％。在图31-4H所示的EDX面分析图像中，所有的原子中Zn原子所占的比率为7.50atomic％至31.90atomic％。
注意，图31-4A至图31-4D示出样品1D的截面中的相同区域。图31-4E至图31-4H示出样品1D的平面中的相同区域。
图31-5A至图31-5H示出样品1E的截面TEM图像、平面TEM图像以及EDX面分析图像。在EDX面分析图像中，由灰度表示元素的比率：存在于区域内的测定原子越多该区域越亮，存在于区域内的测定原子越少该区域就越暗。图31-5B至图31-5D以及图31-5F至图31-5H所示的EDX面分析图像的倍率为720万倍。
图31-5A是截面TEM图像，图31-5E是平面TEM图像。图31-5B是In原子的截面EDX面分析图像，图31-5F是In原子的平面EDX面分析图像。在图31-5B所示的EDX面分析图像中，所有的原子中In原子所占的比率为10.35atomic％至40.04atomic％。在图31-5F所示的EDX面分析图像中，所有的原子中In原子所占的比率为6.90atomic％至42.28atomic％。
图31-5C是Ga原子的截面EDX面分析图像，图31-5G是Ga原子的平面EDX面分析图像。在图31-5C所示的EDX面分析图像中，所有的原子中Ga原子所占的比率为0.00atomic％至23.03atomic％。在图31-5G所示的EDX面分析图像中，所有的原子中Ga原子所占的比率为0.00atomic％至22.85atomic％。
图31-5D是Zn原子的截面EDX面分析图像，图31-5H是Zn原子的平面EDX面分析图像。在图31-5D所示的EDX面分析图像中，所有的原子中Zn原子所占的比率为5.10atomic％至30.74atomic％。在图31-5H所示的EDX面分析图像中，所有的原子中Zn原子所占的比率为0.63atomic％至31.76atomic％。
注意，图31-5A至图31-5D示出样品1E的截面中的相同区域。图31-5E至图31-5H示出样品1E的平面中的相同区域。
图31-6A至图31-6H示出样品1F的截面TEM图像、平面TEM图像以及EDX面分析图像。在EDX面分析图像中，由灰度表示元素的比率：存在于区域内的测定原子越多该区域越亮，存在于区域内的测定原子越少该区域就越暗。图31-6B至图31-6D以及图31-6F至图31-6H所示的EDX面分析图像的倍率为720万倍。
图31-6A是截面TEM图像，图31-6E是平面TEM图像。图31-6B是In原子的截面EDX面分析图像，图31-6F是In原子的平面EDX面分析图像。在图31-6B所示的EDX面分析图像中，所有的原子中In原子所占的比率为13.37atomic％至42.99atomic％。在图31-6F所示的EDX面分析图像中，所有的原子中In原子所占的比率为8.73atomic％至46.45atomic％。
图31-6C是Ga原子的截面EDX面分析图像，图31-6G是Ga原子的平面EDX面分析图像。在图31-6C所示的EDX面分析图像中，所有的原子中Ga原子所占的比率为2.56atomic％至26.02atomic％。在图31-6G所示的EDX面分析图像中，所有的原子中Ga原子所占的比率为0.00atomic％至22.51atomic％。
图31-6D是Zn原子的截面EDX面分析图像，图31-6H是Zn原子的平面EDX面分析图像。在图31-6D所示的EDX面分析图像中，所有的原子中Zn原子所占的比率为8.66atomic％至32.64atomic％。在图31-6H所示的EDX面分析图像中，所有的原子中Zn原子所占的比率为1.41atomic％至29.64atomic％。
注意，图31-6A至图31-6D示出样品1F的截面中的相同区域。图31-6E至图31-6H示出样品1F的平面中的相同区域。
图31-7A至图31-7H示出样品1G的截面TEM图像、平面TEM图像以及EDX面分析图像。在EDX面分析图像中，由灰度表示元素的比率：存在于区域内的测定原子越多该区域越亮，存在于区域内的测定原子越少该区域就越暗。图31-7B至图31-7D以及图31-7F至图31-7H所示的EDX面分析图像的倍率为720万倍。
图31-7A是截面TEM图像，图31-7E是平面TEM图像。图31-7B是In原子的截面EDX面分析图像，图31-7F是In原子的平面EDX面分析图像。在图31-7B所示的EDX面分析图像中，所有的原子中In原子所占的比率为10.76atomic％至43.40atomic％。在图31-7F所示的EDX面分析图像中，所有的原子中In原子所占的比率为6.93atomic％至43.39atomic％。
图31-7C是Ga原子的截面EDX面分析图像，图31-7G是Ga原子的平面EDX面分析图像。在图31-7C所示的EDX面分析图像中，所有的原子中Ga原子所占的比率为1.40atomic％至23.07atomic％。在图31-7G所示的EDX面分析图像中，所有的原子中Ga原子所占的比率为0.00atomic％至21.30atomic％。
图31-7D是Zn原子的截面EDX面分析图像，图31-7H是Zn原子的平面EDX面分析图像。在图31-7D所示的EDX面分析图像中，所有的原子中Zn原子所占的比率为4.67atomic％至28.72atomic％。在图31-7H所示的EDX面分析图像中，所有的原子中Zn原子所占的比率为4.16atomic％至30.54atomic％。
注意，图31-7A至图31-7D示出样品1G的截面中的相同区域。图31-7E至图31-7H示出样品1G的平面中的相同区域。
图31-8A至图31-8H示出样品1H的截面TEM图像、平面TEM图像以及EDX面分析图像。在EDX面分析图像中，由灰度表示元素的比率：存在于区域内的测定原子越多该区域越亮，存在于区域内的测定原子越少该区域就越暗。图31-8B至图31-8D以及图31-8F至图31-8H所示的EDX面分析图像的倍率为720万倍。
图31-8A是截面TEM图像，图31-8E是平面TEM图像。图31-8B是In原子的截面EDX面分析图像，图31-8F是In原子的平面EDX面分析图像。在图31-8B所示的EDX面分析图像中，所有的原子中In原子所占的比率为12.67atomic％至43.09atomic％。在图31-8F所示的EDX面分析图像中，所有的原子中In原子所占的比率为13.99atomic％至41.90atomic％。
图31-8C是Ga原子的截面EDX面分析图像，图31-8G是Ga原子的平面EDX面分析图像。在图31-8C所示的EDX面分析图像中，所有的原子中Ga原子所占的比率为0.60atomic％至27.37atomic％。在图31-8G所示的EDX面分析图像中，所有的原子中Ga原子所占的比率为1.67atomic％至21.53atomic％。
图31-8D是Zn原子的截面EDX面分析图像，图31-8H是Zn原子的平面EDX面分析图像。在图31-8D所示的EDX面分析图像中，所有的原子中Zn原子所占的比率为7.85atomic％至33.61atomic％。在图31-8H所示的EDX面分析图像中，所有的原子中Zn原子所占的比率为5.10atomic％至30.22atomic％。
注意，图31-8A至图31-8D示出样品1H的截面中的相同区域。图31-8E至图31-8H示出样品1H的平面中的相同区域。
图31-9A至图31-9H示出样品1J的截面TEM图像、平面TEM图像以及EDX面分析图像。在EDX面分析图像中，由灰度表示元素的比率：存在于区域内的测定原子越多该区域越亮，存在于区域内的测定原子越少该区域就越暗。图31-9B至图31-9D以及图31-9F至图31-9H所示的EDX面分析图像的倍率为720万倍。
图31-9A是截面TEM图像，图31-9E是平面TEM图像。图31-9B是In原子的截面EDX面分析图像，图31-9F是In原子的平面EDX面分析图像。在图31-9B所示的EDX面分析图像中，所有的原子中In原子所占的比率为15.80atomic％至40.53atomic％。在图31-9F所示的EDX面分析图像中，所有的原子中In原子所占的比率为16.09atomic％至40.33atomic％。
图31-9C是Ga原子的截面EDX面分析图像，图31-9G是Ga原子的平面EDX面分析图像。在图31-9C所示的EDX面分析图像中，所有的原子中Ga原子所占的比率为4.13atomic％至22.21atomic％。在图31-9G所示的EDX面分析图像中，所有的原子中Ga原子所占的比率为2.42atomic％至21.37atomic％。
图31-9D是Zn原子的截面EDX面分析图像，图31-9H是Zn原子的平面EDX面分析图像。在图31-9D所示的EDX面分析图像中，所有的原子中Zn原子所占的比率为7.75atomic％至26.35atomic％。在图31-9H所示的EDX面分析图像中，所有的原子中Zn原子所占的比率为7.88atomic％至28.36atomic％。
注意，图31-9A至图31-9D示出样品1J的截面中的相同区域。图31-9E至图31-9H示出样品1J的平面中的相同区域。
本实施例的至少一部分可以与本说明书所记载的其他任何实施方式及其他任何实施例适当地组合而实施。
[实施例2]
在本实施例中，制造本发明的一个实施方式的包括金属氧化物108的晶体管150，对晶体管150进行电特性及可靠性的测试。在本实施例中，作为包括金属氧化物108的晶体管150，制造样品2A、样品2B、样品2C、样品2D、样品2E、样品2F、样品2G、样品2H及样品2J的9种晶体管。
<样品的结构及制造方法>
以下，对有关本发明的一个实施方式的样品2A至样品2H及样品2J进行说明。作为样品2A至样品2H及样品2J，通过在实施方式2中参照图9A至图9D、图10A至图10C以及图11A至图11C说明的制造方法制造具有图6A至图6C所示的结构的晶体管150。
样品2A至样品2H及样品2J以在形成金属氧化物108时的温度及氧流量比上不同的方式制造。下面，表3示出样品2A至样品2H及样品2J的金属氧化物的形成时的温度及氧流量比。
[表3]
Figure BDA0003560516740000881
各样品通过在实施方式2中说明的制造方法制造。金属氧化物108使用金属氧化物靶材(In：Ga：Zn＝4：2：4.1[原子个数比])形成。
晶体管150的沟道长度为2μm，沟道宽度为3μm(以下，也称为L/W＝2/3μm),或沟道长度为2μm，沟道宽度为50μm(以下，也称为L/W＝2/50μm)。
<晶体管的电特性>
接着，测定样品2A至样品2H及样品2J的晶体管(L/W＝2/3μm)的Id-Vg特性。作为各晶体管的Id-Vg特性的测定条件，施加到被用作第一栅电极的导电膜112的电压(以下，也称为栅电压(Vg))以及施加到被用作第二栅电极的导电膜106的电压(以下，也称为背栅电压(Vbg))从-10V每隔0.25V变化到+10V。对被用作源电极的导电膜120a施加的电压(该电压也称为源电压(Vs))为0V(comm)，对被用作漏电极的导电膜120b施加的电压(该电压也称为漏电压(Vd))为0.1V和20V。
[晶体管的Id-Vg特性]
说明晶体管的漏极电流-栅电压特性(Id-Vg特性)。图34A是说明晶体管的Id-Vg特性的一个例子的图。在图34A中，为了明确起见，假设晶体管的活性层使用多晶硅的情况。在图34A中，纵轴和横轴分别表示Id和Vg。
如图34A所示，Id-Vg特性大致分为三个区域。第一个区域、第二个区域及第三个区域分别称为截止区域(OFF region)、亚阈值区域及导通区域(ON region)。亚阈值区域与导通区域的边界的栅电压称为阈值电压(Vth)。
为了得到晶体管的良好特性，优选的是，截止区域的漏极电流(也称为关态电流或Ioff)低，导通区域的漏极电流(也称为通态电流或Ion)高。在很多情况下，作为晶体管的通态电流的指标使用场效应迁移率。后面说明场效应迁移率的详细内容。
为了以低电压驱动晶体管，优选的是，亚阈值区域中的Id-Vg特性的倾斜度陡峭。亚阈值区域的Id-Vg特性的变化的大小的指标称为subthreshold swing(SS)或S值等。S值以如下公式(2)表示。
[公式2]
Figure BDA0003560516740000901
S值是在亚阈值区域中漏极电流变化一位数时所需要的栅电压的变化量的最小值。S值越小，可以越急剧地进行开启状态和关闭状态的开关工作。
[晶体管的Id-Vd特性]
接着，说明晶体管的漏极电流-漏电压特性(Id-Vd特性)。图34B是说明晶体管的Id-Vd特性的一个例子的图。在图34B中，纵轴和横轴分别表示Id和Vd。
如图34B所示，导通区域还分类为两个区域。将第一个区域及第二个区域分别称为线性区域及饱和区域。在线性区域中，漏极电流随着漏电压的上升抛物线状地变大。另一方面，在饱和区域中，即使漏电压变化，漏极电流也变化不大。有时按照真空管，将线性区域及饱和区域分别称为三极管区域及五极管区域。
有时线性区域是指Vg比Vd大(Vd<Vg)的状态。有时饱和区域是指Vd比Vg大(Vg<Vd)的状态。但是，实际上需要考虑晶体管的阈值电压。因此，有时将从栅电压减去晶体管的阈值电压而得到的值比漏电压大(Vd<Vg-Vth)的状态称为线性区域。同样地，有时将从栅电压减去晶体管的阈值电压而得到的值比漏电压小(Vg-Vth<Vd)的状态称为饱和区域。
在晶体管的Id-Vd特性中，有时饱和区域的电流恒定的晶体管的特性表现为“良好饱和性”。晶体管的良好饱和性尤其在对有机EL显示器的应用上很重要。例如，通过将具有良好饱和性的晶体管用作有机EL显示器的像素的晶体管，即使漏电压变化，也可以抑制像素的亮度的变化。
[漏极电流的分析模型]
接着，说明漏极电流的分析模型。作为漏极电流的分析模型，已知基于缓变沟道近似(GCA)的漏极电流的分析式。根据GCA，晶体管的漏极电流以如下公式(3)表示。
[公式3]
Figure BDA0003560516740000911
在公式(3)中，上方公式是线性区域中的漏极电流的公式，下方公式是饱和区域中的漏极电流的公式。在公式(3)中，Id表示漏极电流，μ表示活性层的迁移率，L表示晶体管的沟道长度，W表示晶体管的沟道宽度，Cox表示栅极电容，Vg表示栅电压，Vd表示漏电压，Vth表示晶体管的阈值电压。
[场效应迁移率]
接着，说明场效应迁移率。作为晶体管的电流驱动力的指标，使用场效应迁移率。如上所述，晶体管的导通区域分类为线性区域及饱和区域。可以从各个区域的特性，根据基于GCA的漏极电流的分析式算出晶体管的场效应迁移率。当它们需要彼此区分时，线性区域的场效应迁移率及饱和区域的场效应迁移率分别称为线性迁移率及饱和迁移率。线性迁移率以如下公式(4)表示，饱和迁移率以如下公式(5)表示。
[公式4]
Figure BDA0003560516740000921
[公式5]
Figure BDA0003560516740000922
在本说明书等中，将从公式(4)及公式(5)算出的曲线称为迁移率曲线。图35示出从基于GCA的漏极电流的分析式算出的迁移率曲线。在图35中，假设GCA有效时的Vd＝10V的Id-Vg特性及线性迁移率及饱和迁移率的迁移率曲线重叠而示出。
在图35中，从基于GCA的漏极电流的分析式算出Id-Vg特性。迁移率曲线的形状可以有助于了解晶体管的内部的样子。
图32示出样品2A至样品2H及样品2J的Id-Vg特性结果及场效应迁移率。实线及点划线分别表示Vd＝20V时的Id及Vd＝0.1V时的Id。虚线表示场效应迁移率。在图32中，第一纵轴表示Id[A]，第二纵轴表示场效应迁移率(μFE)[cm2/Vs]，横轴表示Vg[V]。场效应迁移率从将Vd＝20V而测定的值算出。
如图32所示，可知在样品2A至样品2H及样品2J中，通态电流(Ion)、场效应迁移率不同，尤其是饱和区域中的场效应迁移率不同。尤其是，最大饱和迁移率及0V附近的场效应迁移率的上升特性大不相同。
从图32可知，形成时的衬底温度越低或形成时的氧流量比越小，通态电流(Ion)越大，并且场效应迁移率的0V附近的上升越急剧。尤其是，在样品2A中最大场效应迁移率近于70cm2/Vs。
<栅极偏压-热应力测试(GBT测试)>
下面，对样品2A至样品2H及样品2J的晶体管(L/W＝2/50μm)的可靠性进行评价。作为可靠性评价利用GBT测试。
本实施例的GBT测试条件是如下。施加到用作第一栅电极的导电膜112及用作第二栅电极的导电膜106的电压(以下，称为栅电压(Vg))为±30V，施加到用作源电极的导电膜120a及用作漏电极的导电膜120b的导电膜的电压(以下，分别称为漏电压(Vd)、源电压(Vs))为0V(COMMON)。施压温度为60℃，施压时间为1小时，并且采用黑暗环境及光环境(从白色LED照射10000lx左右的光)的两种测定环境。
换言之，用作晶体管150的源电极的导电膜120a及用作漏电极的导电膜120b的电位相同，对用作第一栅电极的导电膜112及用作第二栅电极的导电膜106施加与用作源电极的导电膜120a及用作漏电极的导电膜120b不同的电位一定时间(这里一小时)。
对用作第一栅电极的导电膜112及用作第二栅电极的导电膜106施加的电位比用作源电极的导电膜120a及用作漏电极的导电膜120b的电位高的情况称为正应力，对用作第一栅电极的导电膜112及用作第二栅电极的导电膜106施加的电位比用作源电极导电膜120a及用作漏电极的导电膜120b的电位低的情况称为负应力。因此，在正GBT(黑暗)、负GBT(黑暗)、正GBT(光照射)以及负GBT(光照射)的四种条件下进行可靠性评价。
注意，可以将正GBT(黑暗)表示为Positive Bias Temperature Stress(PBTS)，将负GBT(黑暗)表示为Negative Bias Temperature Stress(NBTS)，将正GBT(光照射)表示为Positive Bias Illumination Temperature Stress(PBITS)，将负GBT(光照射)表示为Negative Bias Illumination Temperature Stress(NBITS)。
图33示出样品2A至样品2H及样品2J的GBT测试结果。在图33中，纵轴表示晶体管的阈值电压的漂移量(ΔVth)。
从图33所示的结果可知，在GBT测试中，样品2A至样品2H及样品2J所包括的各晶体管的阈值电压的漂移量(ΔVth)为±3V以内。因此，可知样品2A至样品2H及样品2J所包括的晶体管各具有高可靠性。
因此，被认为即使具有低结晶性的IGZO膜也与结晶性高的IGZO膜同样地具有低缺陷态密度。
本实施例的至少一部分可以与本说明书所记载的其他任何实施方式及其他任何实施例适当地组合而实施。
[实施例3]
在本实施例中，说明形成在衬底上的本发明的一个实施方式的金属氧化物的测定结果。作为该测定使用各种方法。注意，在本实施例中，制造样品3A、样品3D、样品3J。
《样品的结构及制造方法》
以下，对有关本发明的一个实施方式的样品3A、样品3D、样品3J进行说明。样品3A、样品3D及样品3J各包括衬底、衬底上的金属氧化物。
样品3A、样品3D、样品3J以在形成金属氧化物时的温度及氧流量比上不同的方式制造。下面，表4示出样品3A、样品3D、样品3J的金属氧化物的形成时的温度及氧流量比。
[表4]
Figure BDA0003560516740000951
接着，对各样品的制造方法进行说明。
作为衬底使用玻璃衬底。使用溅射装置在衬底上作为金属氧化物形成厚度为100nm的In-Ga-Zn金属氧化物。形成条件为如下：处理室内的压力为0.6Pa；作为靶材使用金属氧化物靶材(原子个数比为In：Ga：Zn＝1：1：1.2)。对设置在溅射装置内的金属氧化物靶材供应2500W的AC功率。
通过作为形成金属氧化物时的条件采用上述表所示的形成温度及氧流量比，制造样品3A、样品3D、样品3J。
通过上述工序，制造本实施例的样品3A、样品3D、样品3J。
<TEM图像及电子衍射>
本节说明对样品3A、样品3D、样品3J利用TEM进行观察及分析的结果。
本节说明通过对样品3A、样品3D、样品3J照射束径为1nm的电子束(也称为纳米束)取得的电子衍射图案。
利用球面像差校正功能观察平面TEM图像。在取得HAADF-STEM图像时，使用日本电子株式会社制造的原子分辨率分析电子显微镜JEM-ARM200F，加速电压为200kV，照射束径大致为0.1nm的电子束。
注意，在以恒定速度移动电子束35秒的方式进行电子束照射的同时，观察电子衍射图案。
图36A示出样品3A的截面TEM图像，图36B示出样品3A的电子衍射图案。图36C示出样品3D的截面TEM图像，图36D示出样品3D的电子衍射图案。图36E示出样品3J的截面TEM图像，图36F示出样品3J的电子衍射图案。
如图36A所示，从截面TEM观察结果可知在样品3A中观察到微晶。如图36B所示，样品3A的所观察的电子衍射图案具有如圆圈那样的(环状的)图案的亮度高的区域。此外，在环状的区域中观察到多个斑点。
如图36C所示，从截面TEM观察结果可知样品3D具有CAAC结构及微晶。如图36D所示，样品3D的所观察的电子衍射图案具有如圆圈那样的(环状的)图案的亮度高的区域。此外，在环状的区域中观察到多个斑点。在衍射图案中，稍微观察到起因于(009)面的斑点。
如图36E所示，样品3J从截面TEM观察结果明确地确认到具有CAAC结构的层状的排列。此外，如图36F所示，样品3J的电子衍射图案包括起因于(009)面的斑点。
如上那样的截面TEM图像及平面TEM图像中被观察的特征是片面地观察金属氧化物的结构的。
如上所述，样品3A及样品3D的电子衍射图案各具有环状的图案的亮度高的区域且在该环状区域内出现多个亮点。因此，样品3A及样品3D各表现包含微晶的金属氧化物的电子衍射图案，在平面方向及截面方向上不示出取向性。可知样品3D为nc结构及CAAC结构的混合材料。
样品3J的电子衍射图案具有起因于InGaZnO4结晶的(009)面的斑点。因此，样品3J具有c轴取向性，并且c轴朝向大致垂直于样品3J的形成面或顶面的方向。
<TEM图像的分析>
本节说明对样品3A、样品3D、样品3J利用HAADF-STEM进行观察及分析的结果。
说明对平面TEM图像进行图像分析的结果。利用球面像差校正功能得到平面TEM图像。在取得平面TEM图像时，使用日本电子株式会社制造的原子分辨率分析电子显微镜JEM-ARM200F，加速电压为200kV，照射束径大致为0.1nm的电子束。
图37A示出样品3A的平面TEM图像，图37B示出对样品3A的平面TEM图像进行图像处理而得到的图像。图37C示出样品3D的平面TEM图像，图37D示出对样品3D的平面TEM图像进行图像处理而得到的图像。图37E示出样品3J的平面TEM图像，图37F示出对样品3J的平面TEM图像进行图像处理而得到的图像。
图37B、图37D、图37F所示的对平面TEM图像进行图像处理而得到的图像是通过实施例1所示的方法对图37A、图37C及图37E所示的平面TEM图像进行图像分析并表示对应于六角形晶格的角度的颜色而得到的图像。也就是说，对平面TEM图像进行图像处理而得到的图像各是在平面TEM图像的FFT滤波图像中，对特定频率区域进行颜色区分以抽出各特定频率区域的晶格点的方向的图像。
从图37A至图37F可知，在观察到nc的样品3A、样品3D中六角形的方向没有规律，以马赛克状分散。在截面TEM图像中观察到层状结构的样品3J中六角形的方向相同的区域存在几十nm的宽范围内。可知样品3D包括无规律的马赛克状的nc区域、在样品3J中六角形的方向相同的宽区域。
从图37A至图37F可知，形成时的衬底温度越低或氧气体流量比越小，容易出现六角形的方向越没有规律且以马赛克状分布的区域。
通过对CAAC-OS的平面TEM图像进行分析，可以对六角形晶格的角度变化的边界部进行评价。
接着，使用样品3A的晶格点群形成沃罗诺伊图。沃罗诺伊图是通过在实施例1中说明的方法取得的。
图38A至图38C分别示出样品3A、样品3D、样品3J中的沃罗诺伊区域的形状(四角形、五角形、六角形、七角形、八角形和九角形)的比率。条形图示出各样品的沃罗诺伊区域的形状(四角形、五角形、六角形、七角形、八角形和九角形)的个数。此外，图表示出各样品的沃罗诺伊区域的形状(四角形、五角形、六角形、七角形、八角形和九角形)的比率。
从图38A至图38C可确认到在晶化的程度高的样品3J中示出六角形的比率高，在晶化的程度低的样品3A中六角形的比率低的倾向。样品3D的六角形的比率是样品3J与样品3A之间的值。因此，从图38A至图38C可确认到在不同的形成条件下，金属氧化物的结晶状态大不相同。
从图38A至图38C可确认到，形成时的衬底温度越低或形成时的氧气体流量比越小，晶化的程度越低，六角形的比率越小。
<元素分析>
本节说明样品3A所包括的元素的分析结果。作为该分析，使用能量分散型X射线分析法(EDX)取得EDX面分析图像。在EDX测定中，作为元素分析装置使用日本电子株式会社制造的能量分散型X射线分析装置JED-2300T。为了检测从样品发射的X射线，使用硅漂移探测器。
在EDX测定中，对样品的分析对象区域的各点照射电子束，并测定由该照射发生的样品的特性X射线的能量及发生次数，由此获得各点的EDX谱。在本实施例中，各点的EDX谱的峰值归属于In原子中的向L壳层的电子跃迁、Ga原子中的向K壳层的电子跃迁、Zn原子中的向K壳层的电子跃迁及O原子中的向K壳层的电子跃迁，并算出各点的各原子的比率。通过在样品的分析对象区域中进行上述步骤，可以获得示出各原子的比率分布的EDX面分析图像。
图39A至图39H示出样品3A的截面TEM图像、平面TEM图像以及EDX面分析图像。在EDX面分析图像中，由灰度表示元素的比率：存在于区域内的测定原子越多该区域越亮，存在于区域内的测定原子越少该区域就越暗。图39B至图39D以及图39F至图39H所示的EDX面分析图像的倍率为720万倍。
图39A是截面TEM图像，图39E是平面TEM图像。图39B是In原子的截面EDX面分析图像，图39F是In原子的平面EDX面分析图像。在图39B所示的EDX面分析图像中，所有的原子中In原子所占的比率为8.64atomic％至34.91atomic％。在图39F所示的EDX面分析图像中，所有的原子中In原子所占的比率为5.76atomic％至34.69atomic％。
图39C是Ga原子的截面EDX面分析图像，图39G是Ga原子的平面EDX面分析图像。在图39C所示的EDX面分析图像中，所有的原子中Ga原子所占的比率为2.45atomic％至25.22atomic％。在图39G所示的EDX面分析图像中，所有的原子中Ga原子所占的比率为1.29atomic％至27.64atomic％。
图39D是Zn原子的截面EDX面分析图像，图39H是Zn原子的平面EDX面分析图像。在图39D所示的EDX面分析图像中，所有的原子中Zn原子所占的比率为5.05atomic％至23.47atomic％。在图39H所示的EDX面分析图像中，所有的原子中Zn原子所占的比率为3.69atomic％至27.86atomic％。
注意，图39A图39D示出样品3A的截面中的相同区域。图39E至图39H示出样品3A的平面中的相同区域。
图40A至图40C示出使样品3A的截面的EDX面分析图像放大的图。图40A是使图39B的一部分放大的图。图40B是使图39C的一部分放大的图。图40C是使图39D的一部分放大的图。
图40A至图40C所示的EDX面分析图像示出明暗的相对分布，这表示在样品3A中各原子具有分布。对图40A至图40C所示的由实线围绕的区域及由虚线围绕的区域进行检查。
如图40A所示，在由实线围绕的区域内相对较暗的区域较多，在由虚线围绕的区域内相对较亮的区域较多。如图40B所示，在由实线围绕的区域内相对较亮的区域较多，在由虚线围绕的区域内相对较暗的区域较多。
换言之，可确认到由实线围绕的区域为In原子相对较多的区域，由虚线围绕的区域为In原子相对较少的区域。图40C示出，在由实线围绕的区域内，上部的区域是相对较亮的区域，下部的区域是相对较暗的区域。因此，可知由实线围绕的区域为以InX2ZnY2OZ2或InOX1等为主要成分的区域。
可确认到由实线围绕的区域为Ga原子相对较少的区域，由虚线围绕的区域为Ga原子相对较多的区域。如图40C所示，在由上方的虚线围绕的区域内，在右侧的区域中相对较亮的区域较多，在左侧的区域中相对较暗的区域较多。如图40C所示，在由下方的虚线围绕的区域内，在左上侧的区域中相对较亮的区域较多，在右下侧的区域中相对较暗的区域较多。因此，可知由虚线围绕的区域为以GaOX3或GaX4ZnY4OZ4等为主要成分的区域。
此外，如图40A至图40C所示，In原子的分布与Ga原子的分布相比更均匀，以InOX1为主要成分的区域看起来像是通过以InX2ZnY2OZ2为主要成分的区域互相连接的。如此，可以推测以InX2ZnY2OZ2或InOX1为主要成分的区域以云状展开。
可以将具有以GaOX3为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域不均匀地分布而混合的构成的In-Ga-Zn氧化物称为CAC-IGZO。
如图40A至图40C所示，以GaOX3为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域的每一个的尺寸为0.5nm以上且10nm以下或者1nm以上且3nm以下。
图41A至图41H示出样品3J的截面TEM图像、平面TEM图像以及EDX面分析图像。在EDX面分析图像中，由灰度表示元素的比率：存在于区域内的测定原子越多该区域越亮，存在于区域内的测定原子越少该区域就越暗。图41B至图41D以及图41F至图41H所示的EDX面分析图像的倍率为720万倍。
图41A是截面TEM图像，图41E是平面TEM图像。图41B是In原子的截面EDX面分析图像，图41F是In原子的平面EDX面分析图像。在图41B所示的EDX面分析图像中，所有的原子中In原子所占的比率为9.70atomic％至40.47atomic％。在图41F所示的EDX面分析图像中，所有的原子中In原子所占的比率为9.16atomic％至35.76atomic％。
图41C是Ga原子的截面EDX面分析图像，图41G是Ga原子的平面EDX面分析图像。在图41C所示的EDX面分析图像中，所有的原子中Ga原子所占的比率为8.23atomic％至31.95atomic％。在图41G所示的EDX面分析图像中，所有的原子中Ga原子所占的比率为8.21atomic％至28.86atomic％。
图41D是Zn原子的截面EDX面分析图像，图41H是Zn原子的平面EDX面分析图像。在图41D所示的EDX面分析图像中，所有的原子中Zn原子所占的比率为5.37atomic％至25.92atomic％。在图41H所示的EDX面分析图像中，所有的原子中Zn原子所占的比率为7.86atomic％至24.36atomic％。
注意，图41A至图41D示出样品3J的截面中的相同区域。图41E至图41H示出样品3J的平面中的相同区域。
在图41A中，明确地观察到横向生长的结晶群，在图41E中，观察到具有六角形结构的角度为120°的结晶。
图41B及图41D所示的In原子及Zn原子的EDX面分析图像示出如白线所示那样排列的亮点。在图41F及图41H中，这些线所形成的角度大约为120°，这是六角形结构的特征，在图41B及图41D中可观察到与图41A相同的层状排列。如图41C及图41G所示，在Ga原子中观察不到这些倾向。
EDX的分辨率一般受到原子排列的规律性的影响。当如单晶那样原子排列有规律性时，由于原子对光束的入射方向在直线上排列，所以入射电子沿着原子列产生沟道效应而传播。因此，可以使原子柱分离。另一方面，当原子排列的规律性低时，由于原子列的取向不稳定，所以入射电子不产生沟道效应而扩散。也就是说，有时空间分辨率恶化，所得到的图像模糊。
可以得到如下考虑。由于CAAC的结晶性不比单晶高，因光束的扩散而EDX面分析的分辨率不如HAADF-STEM，所以CAAC观察到模糊状态。从图39A至图39H可确认到由于CAC是光束扩散的模糊状态，所以每个原子是边缘模糊的纳米粒子。
如上所述，可知CAC-IGZO的结构与金属元素均匀地分布的IGZO化合物不同，具有与IGZO化合物不同的结构。换言之，可确认到在CAC-IGZO中以GaOX3等为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域互相分离以形成马赛克状。
因此，可以期待当将CAC-IGZO用于半导体元件时，起因于GaOX3等的性质及起因于InX2ZnY2OZ2或InOX1的性质的互补作用可以实现大通态电流(Ion)、高场效应迁移率(μ)及低关态电流(Ioff)。包含CAC-IGZO的半导体元件具有高可靠性。因此，CAC-IGZO适于以显示器为典型的各种半导体装置。
本实施例的至少一部分可以与本说明书所记载的其他任何实施方式及其他任何实施例适当地组合而实施。
[实施例4]
在本实施例中，制造本发明的一个实施方式的包括金属氧化物108的晶体管150，进行电特性及可靠性的测试。在本实施例中，作为包括金属氧化物108的晶体管150，制造样品4A、样品4B、样品4C、样品4D、样品4E、样品4F、样品4G、样品4H及样品4J的9种晶体管。
<样品的结构及制造方法>
以下，对有关本发明的一个实施方式的样品4A至样品4H及样品4J进行说明。作为样品4A至样品4H及样品4J，通过在实施方式2中参照图9A至图9D、图10A至图10C以及图11A至图11C说明的制造方法制造具有图6A至图6C所示的结构的晶体管150。
样品4A至样品4H及样品4J以在形成金属氧化物108时的温度及氧流量比上不同的方式制造。下面，表5示出样品4A至样品4H及样品4J的金属氧化物的形成时的温度及氧流量比。
[表5]
Figure BDA0003560516740001051
各样品通过在实施方式2中说明的制造方法制造。金属氧化物108使用金属氧化物靶材(In：Ga：Zn＝1：1：1.2[原子个数比])形成。
晶体管150的沟道长度为2μm，沟道宽度为3μm(以下，也称为L/W＝2/3μm)。
<晶体管的Id-Vg特性>
接着，测定样品4A至样品4J的晶体管(L/W＝2/3μm)的Id-Vg特性。作为各晶体管的Id-Vg特性的测定条件，施加到被用作第一栅电极的导电膜112的电压(以下，该电压也称为栅电压(Vg))以及施加到被用作第二栅电极的导电膜106的电压(以下，该电压也称为背栅电压(Vbg))从-10V每隔0.25V变化到+10V。对被用作源电极的导电膜120a施加的电压(该电压也称为源电压(Vs))为0V(comm)，对被用作漏电极的导电膜120b施加的电压(该电压也称为漏电压(Vd))为0.1V和20V。
图42示出样品4A至样品4H及样品4J的Id-Vg特性结果及场效应迁移率。实线及点划线分别表示Vd＝20V时的Id及Vd＝0.1V时的Id。虚线及点线分别表示从将Vd＝20V而测定的值算出的场效应迁移率及从将Vd＝0.1V而测定的值算出的场效应迁移率。在图42中，第一纵轴表示Id[A]，第二纵轴表示场效应迁移率(μFE)[cm2/Vs]，横轴表示Vg[V]。
如图42所示，样品4A至样品4H及样品4J的晶体管150具有常关闭特性。如图42所示，可知在样品4A至样品4H及样品4J中，通态电流(Ion)、场效应迁移率不同，尤其是饱和区域中的场效应迁移率不同。尤其是，最大饱和迁移率及0V附近的场效应迁移率的上升特性大不相同。
从图42可知，形成时的衬底温度越低或形成时的氧流量比越小，低Vg的场效应迁移率越显著提高。尤其是，在样品4A中最大场效应迁移率近于40cm2/Vs。低Vg的迁移率高的情况意味着适合于低电压的高速驱动，因此可以被期待应用于以显示器为代表的各种半导体装置。
从图42可确认到在场效应迁移率中，Vd＝20V(以虚线表示)的行为与Vd＝0.1V(以点线表示)的行为不同。随着Vg增高，在Vd＝20V下测定的场效应迁移率(以虚线表示)变高。这被认为受到晶体管的发热的影响。另一方面，在Vd＝0.1V下测定的场效应迁移率(以点线表示)在Vg较高的范围内与从上述公式(5)算出的理想的饱和迁移率曲线几乎重叠。
本实施例的至少一部分可以与本说明书所记载的其他任何实施方式及其他任何实施例适当地组合而实施。
[实施例5]
在本实施例中，说明样品所包括的元素的分析结果。作为该分析，进行能量分散型X射线分析法(EDX)以取得形成在衬底上的本发明的一个实施方式的金属氧化物的EDX面分析图像。在EDX测定中，作为元素分析装置使用日本电子株式会社制造的能量分散型X射线分析装置JED-2300T。为了检测从样品发射的X射线，使用硅漂移探测器。
《样品的结构及制造方法》
在本实施例中，制造样品5A。样品5A包括衬底、衬底上的金属氧化物。
接着，对各样品的制造方法进行说明。
作为衬底使用玻璃衬底。使用溅射装置在衬底上作为金属氧化物形成厚度为100nm的In-Ga-Zn氧化物。形成条件为如下：处理室内的压力为0.6Pa；采用作为靶材气体使用流量为270sccm的Ar气体及流量为30sccm的O2气体的气氛；作为靶材使用金属氧化物靶材(原子个数比为In：Ga：Zn＝4：2：4.1)。对设置在溅射装置内的金属氧化物靶材供应2500W的AC功率。
通过上述工序，制造本实施例的样品5A。
<测定结果>
在EDX测定中，对样品的分析对象区域的各点照射电子束，并测定由该照射发生的样品的特性X射线的能量及发生次数，由此获得各点的EDX谱。在本实施例中，各点的EDX谱的峰值归属于In原子中的向L壳层的电子跃迁、Ga原子中的向K壳层的电子跃迁、Zn原子中的向K壳层的电子跃迁及O原子中的向K壳层的电子跃迁，并算出各点的各原子的比率。通过在样品的分析对象区域中进行上述步骤，可以获得示出各原子的比率分布的EDX面分析图像。
图43A至图43D示出样品5A的截面的测定结果。图43A示出截面TEM图像，图43B及图43C示出截面EDX面分析图像。在EDX面分析图像中，由灰度表示元素的比率：存在于区域内的测定原子越多该区域越亮，存在于区域内的测定原子越少该区域就越暗。图43B及图43C所示的EDX面分析图像的倍率为720万倍。注意，图43A至图43C示出样品5A的截面中的相同区域。
图43B是In原子的截面EDX面分析图像。在图43B所示的EDX面分析图像中，所有的原子中In原子所占的比率为12.11atomic％至40.30atomic％。图43C是Ga原子的截面EDX面分析图像。在图43C所示的EDX面分析图像中，所有的原子中Ga原子所占的比率为0.00atomic％至13.18atomic％。
图43B及图43C所示的EDX面分析图像示出较亮的区域和较暗的区域的相对分布，在样品5A中确认到In原子及Ga原子具有分布。这里，在图43B的其亮度为最大亮度的75％以上的范围内，抽出由黑线围绕的5个区域(区域901、区域902、区域903、区域904及区域905)。在图43C的其亮度为最大亮度的75％以上的范围内，抽出由虚线围绕的5个区域(区域906、区域907、区域908、区域909及区域910)。在图43B的其亮度为最大亮度的75％以上的范围内，抽出由白线围绕的5个区域(区域911、区域912、区域913、区域914及区域915)。
也就是说，区域901至区域905是包含较多的In原子的区域。区域906至区域910是包含较多的Ga原子的区域。区域911至区域915是平均地包含In原子及Ga原子的区域。
在图43C中Ga原子相对多的区域，也就是说由虚线围绕的5个区域(区域906至区域910)在图43B中较暗。也就是说，被推测在Ga原子较多的区域中In原子较少。
图43D示出图43B所示的区域901至区域915中的各元素的比率。由此可知，由黑线围绕的区域(区域901至区域905)是In原子相对多且Ga原子相对少的区域。由虚线围绕的区域(区域906至区域910)是In原子较少且Ga原子多的区域。
图44A至图44D示出样品5A的平面的测定结果。图44A示出平面TEM图像，图44B及图44C示出平面EDX面分析图像。注意，图44A至图44C示出样品5A的平面中的相同区域。
图44B是In原子的平面EDX面分析图像。在图44B所示的EDX面分析图像中，所有的原子中In原子所占的比率为12.11atomic％至43.80atomic％。图44C是Ga原子的平面EDX面分析图像。在图44C所示的EDX面分析图像中，所有的原子中Ga原子所占的比率为0.00atomic％至14.83atomic％。
图44B及图44C所示的EDX面分析图像示出较亮的区域和较暗的区域的相对分布，在样品5A中In原子及Ga原子具有分布。这里，在图44B的其亮度为最大亮度的75％以上的范围内，抽出由黑线围绕的5个区域(区域921、区域922、区域923、区域924及区域925)。在图44C的其亮度为最大亮度的75％以上的范围内，抽出由虚线围绕的5个区域(区域926、区域927、区域928、区域929及区域930)。在图44B的其亮度为最大亮度的25％以上且75％以下的范围内，抽出由白线围绕的5个区域(区域931、区域932、区域933、区域934及区域935)。
在图44C中Ga原子相对多的区域，也就是说由虚线围绕的5个区域(区域926至区域930)在图44B中较暗。也就是说，被推测在Ga原子较多的区域中In原子较少。
图44D示出图44B所示的区域921至区域935中的各元素的比率。由此可知，由黑线围绕的区域(区域921至区域925)是In原子相对多且Ga原子相对少的区域。由虚线围绕的区域(区域926至区域930)是In原子较少且Ga原子多的区域。
从图43D及图44D可知，In原子在25atomic％以上且60atomic％以下的范围内具有分布。此外，可知Ga原子在3atomic％以上且40atomic％以下的范围内具有分布。
可以推测In原子较多的区域的导电性相对高。另一方面，可推测Ga原子较多的区域的绝缘性相对高。因此被认为，在In原子较多的区域中载流子流过，由此呈现导电性并实现较高的场效应迁移率(μ)。另一方面，被认为通过Ga原子较多的区域在金属氧化物中分布，可以实现低泄漏电流及良好的开关工作。
也就是说，当将具有CAC构成的金属氧化物用于半导体元件时，通过起因于Ga原子等的绝缘性与起因于In原子的导电性的互补作用，可以实现高通态电流(Ion)及高场效应迁移率(μ)。
本实施例的至少一部分可以与本说明书所记载的其他任何实施方式及其他任何实施例适当地组合而实施。
[实施例6]
在本实施例中，制造本发明的一个实施方式的包括金属氧化物108的晶体管150，对晶体管150进行缺陷态密度的测定。在本实施例中，作为包括金属氧化物108的晶体管150，制造样品6A、样品6B、样品6C、样品6D、样品6E、样品6F、样品6G、样品6H及样品6J的9种晶体管。
<样品的结构及制造方法>
以下，对有关本发明的一个实施方式的样品6A至样品6H及样品6J进行说明。作为样品6A至样品6H及样品6J，通过在实施方式2中参照图9A至图9D、图10A至图10C以及图11A至图11C说明的制造方法制造具有图6A至图6C所示的结构的晶体管150。
样品6A至样品6H及样品6J以在形成金属氧化物108时的温度及氧流量比上不同的方式制造。金属氧化物108使用金属氧化物靶材(In：Ga：Zn＝1：1：1.2[原子个数比])形成。下面，表6示出样品6A至样品6H及样品6J的金属氧化物的形成时的温度及氧流量比。
[表6]
Figure BDA0003560516740001111
Figure BDA0003560516740001121
各样品通过在实施方式2中说明的制造方法制造。
晶体管150的沟道长度为2μm，沟道宽度为3μm(以下，也称为L/W＝2/3μm),或沟道长度为2μm，沟道宽度为50μm(以下，也称为L/W＝2/50μm)。
<使用晶体管特性的浅缺陷能级的评价>
[浅缺陷态密度的评价方法]
可以根据将金属氧化物用作半导体的晶体管的电特性估计出金属氧化物的浅缺陷能级(以下，也记载为sDOS)。在以下的说明中，评价晶体管的界面态密度。并且，说明在考虑该界面态密度和被界面能级俘获的电子数Ntrap的情况下预测出亚阈值泄漏电流的方法。
通过比较晶体管的漏极电流-栅电压(Id-Vg)特性的实测值与漏极电流-栅电压(Id-Vg)特性的计算值，可以评价被界面能级俘获的电子数Ntrap。
图45示出源电压Vs是0V，漏电压Vd是0.1V时的通过计算得到的理想Id-Vg特性、以及晶体管的实测的Id-Vg特性。注意，在晶体管的测定结果中，只标绘出容易测定出漏极电流Id的1×10-13A以上的值。
与通过计算得到的理想的Id-Vg特性相比，实际测定的Id-Vg特性的相对于栅电压Vg的漏极电流Id的变化缓慢。这是因为电子被位于导带底的能量(记载为Ec)附近的浅界面能级俘获。在本测定中，通过使用费米分布函数考虑被浅界面能级俘获的(每单位面积和每单位能量的)电子数Ntrap，可以更严格地估计出界面态密度Nit。
首先，对使用图46所示的示意性的Id-Vg特性评价被界面陷阱能级俘获的电子数Ntrap的方法进行说明。虚线示出通过计算得到的没有陷阱能级的理想的Id-Vg特性。将虚线上的漏极电流从Idl变为Id2时的栅电压Vg的变化称为ΔVid。实线示出实测的Id-Vg特性。将实线上的漏极电流从Idl变为Id2时的栅电压Vg的变化称为ΔVex。将在漏极电流为Id1时要观察的界面的电位、将在漏极电流为Id2时要观察的界面的电位及其变化量分别称为φit1、φit2及Δφit。
在图46中，实测值的倾斜度比计算值小，由此可知ΔVex常比ΔVid大。此时，ΔVex与ΔVid之间的差异对应于在浅界面能级中俘获电子时需要的电位差。因此，可以以下述公式(6)表示被俘获的电子所引起的电荷的变化量ΔQtrap。
[公式6]
ΔQtrap＝-Ctg(ΔVex-ΔVid)…(6)
Ctg表示每面积的绝缘体和半导体的合成电容。此外，可以使用被俘获的(每单位面积和每单位能量的)电子数Ntrap以公式(7)表示ΔQtrap。注意，q表示元电荷。
[公式7]
ΔQtrap＝-qNtrapΔφit…(7)
通过联立公式(6)与公式(7)，可以得到公式(8)。
[公式8]
-Ctg(ΔVex-ΔVid)＝-qNtrapΔφit…(8)
接着，通过取公式(8)的极限Δφit→0，可以得到公式(9)。
[公式9]
Figure BDA0003560516740001141
就是说，可以通过使用理想的Id-Vg特性、实测的Id-Vg特性及公式(9)，估计出被界面俘获的电子数Ntrap。此外，可以通过使用上述计算，求得漏极电流与界面处的电位的关系。
可以以公式(10)表示每单位面积和单位能量的电子数Ntrap与界面态密度Nit之间的关系。
[公式10]
Figure BDA0003560516740001142
在此，f(E)表示费米分布函数。通过由公式(10)拟合从公式(9)得到的Ntrap，决定Nit。通过使用设定该Nit的器件仿真器得到包括Id＜0.1pA的传输特性。
将图45所示的实测的Id-Vg特性适用于公式(9)，在图47中，以白色圆圈标绘出抽取Ntrap的结果。图47中的纵轴表示离半导体导带底Ec的费米能级Ef。极大值位于Ec的正下位置。当作为公式(10)中的Nit假设公式(11)中的尾端分布时，可以以如图47的虚线那样高的准确度拟合Ntrap。其结果，作为拟合参考值得到导带端的陷阱密度Nta＝1.67×1013cm-2/eV、以及特性衰减能量Wta＝0.105eV。
[公式11]
Figure BDA0003560516740001151
图48A和图48B示出通过将所得到的界面能级的拟合曲线反馈到使用器件仿真器的计算来倒算Id-Vg特性的结果。图48A示出通过在漏电压Vd为0.1V及1.8V时的计算得到的Id-Vg特性、以及在漏电压Vd为0.1V及1.8V时的实测Id-Vg特性。图48B是以图48A的漏极电流Id为对数的图表。
通过计算得到的曲线与实测值的图标大致一致，由此可知计算值和实测值具有高再现值。由此，作为计算出浅缺陷态密度的方法，上述方法是充分妥当的。
[浅缺陷态密度的评价结果]
接着，通过根据上述方法比较测定出的电特性与理想的计算值，测定出样品6A、样品6B、样品6C、样品6D、样品6E、样品6F、样品6G、样品6H及样品6J的浅缺陷态密度。
图49示出计算出样品6A至样品6H及样品6J的浅缺陷态密度的平均值的结果。
如图49所示，形成金属氧化物108时的氧流量比越小或形成金属氧化物108时的温度越低，浅缺陷态密度的峰值越小。
由此可知，样品6A至样品6H及样品6J是包括缺陷态密度低的金属氧化物膜的晶体管。这有可能是因为：由于在低温且低氧流量比的条件下形成金属氧化物膜，所以氧透过性得到提高，而晶体管的制造工序中扩散的氧量增大，因此金属氧化物膜中、金属氧化物膜与绝缘膜的界面的氧空位等缺陷得到减少。
本实施例的至少一部分可以与本说明书所记载的其他任何实施方式及其他任何实施例适当地组合而实施。
[实施例7]
在本实施例中，制造本发明的一个实施方式的包括金属氧化物108的晶体管150，对晶体管150进行缺陷态密度的测定。在本实施例中，作为包括金属氧化物108的晶体管150，制造样品7A、样品7B、样品7C、样品7D、样品7E、样品7F、样品7G、样品7H及样品7J的9种晶体管。
<样品的结构及制造方法>
以下，说明有关本发明的一个实施方式的样品7A至样品7H及样品7J。作为样品7A至7H及样品7J，通过在实施方式2中参照图9A至图9D、图10A至图10C以及图11A至图11C说明的制造方法制造具有图6A至图6C的结构的晶体管150。
样品7A至样品7J以在形成金属氧化物108时的温度及氧流量比上不同的方式制造。金属氧化物108使用金属氧化物靶材(In∶Ga∶Zn＝4∶2∶4.1[原子个数比])形成。下面，表7示出样品7A至样品7H及样品7J的金属氧化物的形成时的温度及氧流量比。
[表7]
Figure BDA0003560516740001161
Figure BDA0003560516740001171
各样品通过在实施方式2中说明的制造方法制造。
晶体管150的沟道长度为2μm，沟道宽度为3μm(以下，也称为L/W＝2/3μm),或沟道长度为2μm，沟道宽度为50μm(以下，也称为L/W＝2/50μm)。
<使用晶体管特性的浅缺陷能级的评价>
[浅缺陷态密度的评价方法]
使用将金属氧化物用作半导体的晶体管的电特性估计出金属氧化物108的浅缺陷能级。算出方法与上述实施例所说明的方法相同。评价晶体管的界面态密度。并且，在考虑该界面态密度和被界面能级俘获的电子数Ntrap的情况下预测出亚阈值泄漏电流。
[浅缺陷态密度的评价结果]
接着，通过根据上述方法比较测定出的电特性与理想的计算值，测定出样品7A、样品7B、样品7C、样品7D、样品7E、样品7F、样品7G、样品7H及样品7J的浅缺陷态密度。
图50示出计算出样品7A至样品7H及样品7J的浅缺陷态密度的平均值的结果。
如图50所示，形成金属氧化物108时的氧流量比越小或形成金属氧化物108时的温度越低，浅缺陷态密度的峰值越小。
由此可知，样品7A至样品7H及样品7J是包括缺陷态密度低的金属氧化物膜的晶体管。这有可能是因为：由于在低温且低氧流量比的条件下形成金属氧化物膜，所以氧透过性得到提高，而晶体管的制造工序中扩散的氧量增大，因此金属氧化物膜中、金属氧化物膜与绝缘膜的界面的氧空位等缺陷得到减少。
本实施例的至少一部分可以与本说明书所记载的其他任何实施方式及其他任何实施例适当地组合而实施。
[实施例8]
在本实施例中，制造本发明的一个实施方式的包括金属氧化物108的晶体管150，对晶体管150进行电特性及可靠性的测试。在本实施例中，作为包括金属氧化物108的晶体管150，制造样品8A的晶体管。
<样品的结构及制造方法>
以下，说明有关本发明的一个实施方式的样品8A。作为样品8A，通过在实施方式2中参照图9A至图9D、图10A至图10C以及图11A至图11C说明的制造方法制造具有图6A至图6C的结构的晶体管150。
下面，表8示出样品8A的金属氧化物108的形成时的温度及氧流量比。
[表8]
Figure BDA0003560516740001191
样品8A通过在实施方式2中说明的制造方法制造。金属氧化物108使用金属氧化物靶材(In∶Ga∶Zn＝5∶1∶7[原子个数比])形成。
晶体管150的沟道长度为3μm，沟道宽度为50μm(以下，也称为L/W＝3/50μm)。
<晶体管的Id-Vg特性>
接着，测定样品8A的晶体管(L/W＝3/50μm)的Id-Vg特性。作为晶体管的Id-Vg特性的测定条件，施加到被用作第一栅电极的导电膜112的电压(以下，该电压也称为栅电压(Vg))以及施加到被用作第二栅电极的导电膜106的电压(以下，该电压也称为背栅电压(Vbg))从-10V每隔0.25V变化到+10V。被用作源电极的导电膜120a施加的电压(该电压也称为源电压(Vs))为0V(comm)，对被用作漏电极的导电膜120b施加的电压(该电压也称为漏电压(Vd))为0.1V和20V。
图51示出样品8A的Id-Vg特性结果及场效应迁移率。实线及点划线分别表示Vd＝20V时的Id及Vd＝0.1V时的Id。虚线表示场效应迁移率。在图51中，第一纵轴表示Id[A]，第二纵轴表示场效应迁移率(μFE)[cm2/Vs]，横轴表示Vg[V]。场效应迁移率从Vd＝20V时测定的值算出。
注意，在图51中，将测定时的Id的上限值设定为1mA而得到结果。在图51中的Vd为20V的条件下，在Vg＝7.5V处Id超过该上限值。其结果，在图51中，作为从该Id-Vg特性估计出的场效应迁移率，示出Vg＝7.5V以下的范围内的场效应迁移率。
如图51所示，本实施例的晶体管具有良好的电特性。这里，表9示出图51所示的晶体管的特性。
[表9]
Figure BDA0003560516740001201
如此，本实施例的晶体管的场效应迁移率超过100cm2/Vs。这个数值是相当于包含低温多晶硅的晶体管的数值，并意味着对使用金属氧化物108的晶体管来说是非常良好的特性。
如表9所示，样品8A包括晶体管的栅电压大于0V且10V以下的范围下的场效应迁移率的最大值为60cm2/Vs以上且小于150cm2/Vs的第一区域、阈值电压为-1V以上且1V以下的第二区域、S值小于0.3V/decade的第三区域、关态电流小于1×10-12A/cm2的第四区域，在μFE(max)表示晶体管的场效应迁移率的最大值且μFE(Vg＝2V)表示晶体管的栅电压为2V的场效应迁移率的值时，μFE(max)/μFE(Vg＝2V)为1以上且小于2。
上述晶体管特性可以通过使用上述说明的金属氧化物108得到。在其半导体层中包含金属氧化物108的晶体管可以同时具有高载流子迁移率及良好的开关特性。
本实施例的至少一部分可以与本说明书所记载的其他任何实施方式及其他任何实施例适当地组合而实施。
符号说明
001：区域，002：区域，100：晶体管，102：衬底，104：绝缘膜，106：导电膜，108：金属氧化物，108a：金属氧化物，108n：区域，110：绝缘膜，110_0：绝缘膜，112：导电膜，112_0：导电膜，112_1：导电膜，112_2：导电膜，116：绝缘膜，118：绝缘膜，120a：导电膜，120b：导电膜，122：绝缘膜，140：掩模，141a：开口，141b：开口，143：开口，150：晶体管，160：晶体管，300A：晶体管，300B：晶体管，300C：晶体管，300D：晶体管，302：衬底，304：导电膜，306：绝缘膜，307：绝缘膜，308：金属氧化物，312a：导电膜，312b：导电膜，314：绝缘膜，316：绝缘膜，318：绝缘膜，320a：导电膜，320b：导电膜，341a：开口，341b：开口，342a：开口，342b：开口，342c：开口，600：显示面板，601：晶体管，604：连接部，605：晶体管，606：晶体管，607：连接部，612：液晶层，613：导电膜，617：绝缘膜，620：绝缘膜，621：绝缘膜，623：导电膜，631：着色层，632：遮光膜，633a：取向膜，633b：取向膜，634：着色层，635：导电膜，640：液晶元件，641：粘合层，642：粘合层，643：导电膜，644：EL层，645a：导电膜，645b：导电膜，646：绝缘膜，647：绝缘膜，648：导电膜，649：连接层，651：衬底，652：导电膜，653：半导体膜，654：导电膜，655：开口，656：偏振片，659：电路，660：发光元件，661：衬底，662：显示部，663：导电膜，666：布线，672：FPC，673：IC，681：绝缘膜，682：绝缘膜，683：绝缘膜，684：绝缘膜，685：绝缘膜，686：连接体，687：连接部，700：模型，702：局部结构，704：局部结构，706：局部结构，708：局部结构，710：局部结构，712：局部结构，901：区域，902：区域，903：区域，904：区域，905：区域，906：区域，907：区域，908：区域，909：区域，910：区域，911：区域，912：区域，913：区域，914：区域，915：区域，920：区域，921：区域，922：区域，923：区域，924：区域，925：区域，926：区域，927：区域，928：区域，929：区域，930：区域，931：区域，932：区域，933：区域，934：区域，935：区域。
本申请基于2016年6月3日提交到日本专利局的日本专利申请No.2016-111984、2016年6月24日提交到日本专利局的日本专利申请No.2016-125756、2016年6月25日提交到日本专利局的日本专利申请No.2016-126116、2016年7月7日提交到日本专利局的日本专利申请No.2016-135510、2016年8月2日提交到日本专利局的日本专利申请No.2016-151723、2016年8月8日提交到日本专利局的日本专利申请No.2016-155888、2016年9月22日提交到日本专利局的日本专利申请No.2016-184961以及2016年9月28日提交到日本专利局的日本专利申请No.2016-189426，通过引用将其完整内容并入在此。

Claims (9)

1.一种场效应晶体管，包括：
包含金属氧化物的沟道形成区域，所述金属氧化物包括第一区域和第二区域，
其中，所述第一区域包含铟、镓和锌，
所述第二区域包含铟、镓和锌，
所述第一区域中的镓原子数大于所述第二区域中的镓原子数，
并且，能量分散型X射线分析法(EDX)面分析图像中的所述第一区域的尺寸和所述第二区域的尺寸中的每一个都为0.5nm以上且3nm以下。
2.一种场效应晶体管，包括：
包含金属氧化物的沟道形成区域，所述金属氧化物包括第一区域和第二区域，
其中，所述第一区域包含铟、镓和锌，
所述第二区域包含铟、镓和锌，
所述第一区域中的镓原子数大于所述第二区域中的镓原子数，
所述第一区域中的铟原子数小于所述第二区域中的铟原子数，
并且，能量分散型X射线分析法(EDX)面分析图像中的所述第一区域的尺寸和所述第二区域的尺寸中的每一个都为0.5nm以上且3nm以下。
3.一种包括金属氧化物的场效应晶体管，
其中，所述晶体管的沟道形成区域包含至少具有两个不同的能带宽的材料，
所述材料包括各为0.5nm以上且10nm以下的纳米尺寸的粒子，
所述纳米尺寸的粒子中的第一纳米尺寸的粒子包含铟，
所述纳米尺寸的粒子中的第二纳米尺寸的粒子包含镓，
并且，所述纳米尺寸的粒子以马赛克状分散或分布。
4.一种包括金属氧化物的场效应晶体管，
其中，所述晶体管的沟道形成区域包含至少具有两个不同的能带宽的材料，
所述材料包括各为0.5nm以上且10nm以下的纳米尺寸的粒子，
所述纳米尺寸的粒子中的第一纳米尺寸的粒子包含铟，
所述纳米尺寸的粒子中的第二纳米尺寸的粒子包含镓，
所述纳米尺寸的粒子以马赛克状分散或分布，
并且，所述沟道形成区域包括载流子从所述晶体管的源极向所述晶体管的漏极容易流过的路径。
5.一种包括金属氧化物的场效应晶体管，
其中，所述晶体管的沟道形成区域包含至少具有两个不同的能带宽的材料，
所述材料包括各为0.5nm以上且10nm以下的纳米尺寸的粒子，
所述纳米尺寸的粒子中的第一纳米尺寸的粒子包含铟，
所述纳米尺寸的粒子中的第二纳米尺寸的粒子包含镓，
所述纳米尺寸的粒子以马赛克状分散或分布，
在所述晶体管的正向方向上施加栅电压时，所述至少具有两个不同的能带宽的材料都具有使载流子从所述晶体管的源极向所述晶体管的漏极流过的第一功能，
并且，在所述晶体管的反向方向上施加栅电压时，所述至少具有两个不同的能带宽的材料都具有抑制载流子从所述源极向所述漏极流过的第二功能。
6.根据权利要求5所述的场效应晶体管，其中所述纳米尺寸的粒子包括周围部模糊且彼此重叠的区域。
7.根据权利要求5所述的场效应晶体管，
其中所述第一功能使所述至少具有两个不同的能带宽的材料具有其能带宽都窄于所述栅电压保持为0V时的能带宽，
并且所述第二功能使所述至少具有两个不同的能带宽的材料具有其能带宽都宽于所述栅电压保持为0V时的能带宽。
8.一种显示装置，包括：
衬底；
栅极驱动器，包括所述衬底上的第一晶体管；
像素部，包括所述衬底上的第二晶体管；
触摸传感器；以及
FPC，
其中，所述第一晶体管和所述第二晶体管都为底栅型晶体管，
所述第一晶体管包括包含金属氧化物的沟道形成区域，
所述金属氧化物包括纳米尺寸的粒子，
所述FPC的一部分与所述衬底重叠，
并且，所述FPC与所述第一晶体管电连接。
9.一种场效应晶体管的制造方法，包括：
利用溅射靶材在衬底上形成金属氧化物膜，
其中，所述溅射靶材包括In-Ga-Zn金属氧化物，
金属氧化物靶材的原子个数比为[In]:[Ga]:[Zn]＝4:2:4.1或其附近，
并且，形成所述金属氧化物膜时的所述衬底的温度低于140℃。
CN202210287681.9A 2016-06-03 2017-05-26 场效应晶体管 Pending CN114664949A (zh)

Applications Claiming Priority (18)

Application Number Priority Date Filing Date Title
JP2016111984 2016-06-03
JP2016-111984 2016-06-03
JP2016-125756 2016-06-24
JP2016125756 2016-06-24
JP2016126116 2016-06-25
JP2016-126116 2016-06-25
JP2016-135510 2016-07-07
JP2016135510 2016-07-07
JP2016151723 2016-08-02
JP2016-151723 2016-08-02
JP2016-155888 2016-08-08
JP2016155888 2016-08-08
JP2016-184961 2016-09-22
JP2016184961 2016-09-22
JP2016189426 2016-09-28
JP2016-189426 2016-09-28
PCT/IB2017/053100 WO2017208119A1 (en) 2016-06-03 2017-05-26 Metal oxide and field-effect transistor
CN201780033970.3A CN109196656B (zh) 2016-06-03 2017-05-26 金属氧化物及场效应晶体管

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201780033970.3A Division CN109196656B (zh) 2016-06-03 2017-05-26 金属氧化物及场效应晶体管

Publications (1)

Publication Number Publication Date
CN114664949A true CN114664949A (zh) 2022-06-24

Family

ID=60478090

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201780033970.3A Active CN109196656B (zh) 2016-06-03 2017-05-26 金属氧化物及场效应晶体管
CN202210287681.9A Pending CN114664949A (zh) 2016-06-03 2017-05-26 场效应晶体管

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201780033970.3A Active CN109196656B (zh) 2016-06-03 2017-05-26 金属氧化物及场效应晶体管

Country Status (6)

Country Link
US (4) US10665611B2 (zh)
JP (4) JP2018061004A (zh)
KR (1) KR102296809B1 (zh)
CN (2) CN109196656B (zh)
TW (1) TWI743128B (zh)
WO (1) WO2017208119A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111063307A (zh) * 2018-10-17 2020-04-24 三星显示有限公司 有机发光显示装置和驱动该有机发光显示装置的方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9837547B2 (en) * 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
CN109121438B (zh) * 2016-02-12 2022-02-18 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
TW202129966A (zh) 2016-10-21 2021-08-01 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
JP6696046B2 (ja) 2017-03-13 2020-05-20 株式会社半導体エネルギー研究所 複合酸化物およびトランジスタ
KR102196005B1 (ko) * 2017-10-18 2020-12-30 한양대학교 산학협력단 막 및 멀티레벨 소자
DE112020000892T5 (de) * 2019-02-22 2021-11-25 Semiconductor Energy Laboratory Co., Ltd. Brillenartiges elektronisches Gerät
KR20240071082A (ko) * 2022-11-15 2024-05-22 호서대학교 산학협력단 성능이 향상된 산화물 박막 트랜지스터 및 그 제조 방법

Family Cites Families (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH03232988A (ja) * 1990-02-06 1991-10-16 Toyo Tanso Kk 炭素電極ならびにそれを用いるｈｆ含有溶融塩の電解方法及び装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
CN1937250A (zh) * 1998-11-17 2007-03-28 株式会社半导体能源研究所 制造半导体器件的方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6560077B2 (en) * 2000-01-10 2003-05-06 The University Of Alabama CPP spin-valve device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4240403B2 (ja) * 2003-12-11 2009-03-18 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US7410352B2 (en) 2005-04-13 2008-08-12 The Boeing Company Multi-ring system for fuselage barrel formation
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8148259B2 (en) 2006-08-30 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5434000B2 (ja) * 2008-07-17 2014-03-05 株式会社リコー 電界効果型トランジスタ及びその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US8912537B2 (en) * 2010-04-23 2014-12-16 Hitachi, Ltd. Semiconductor device, RFID tag using the same and display device
JP5626978B2 (ja) * 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102108121B1 (ko) * 2013-06-10 2020-05-08 삼성디스플레이 주식회사 박막 트랜지스터 기판
CN103762244A (zh) * 2013-11-29 2014-04-30 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、薄膜晶体管阵列基板及液晶面板
TWI535034B (zh) * 2014-01-29 2016-05-21 友達光電股份有限公司 畫素結構及其製作方法
US9929279B2 (en) 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN104867981B (zh) 2014-02-21 2020-04-21 株式会社半导体能源研究所 半导体膜、晶体管、半导体装置、显示装置以及电子设备
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6166207B2 (ja) * 2014-03-28 2017-07-19 出光興産株式会社 酸化物焼結体及びスパッタリングターゲット
JP6486712B2 (ja) 2014-04-30 2019-03-20 株式会社半導体エネルギー研究所 酸化物半導体膜
US10043913B2 (en) * 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
US20150318171A1 (en) * 2014-05-02 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide
KR20150126272A (ko) 2014-05-02 2015-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물의 제작 방법
EP2942804B1 (en) * 2014-05-08 2017-07-12 Flosfia Inc. Crystalline multilayer structure and semiconductor device
US10032888B2 (en) 2014-08-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device
JP6676316B2 (ja) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6587497B2 (ja) 2014-10-31 2019-10-09 株式会社半導体エネルギー研究所 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111063307A (zh) * 2018-10-17 2020-04-24 三星显示有限公司 有机发光显示装置和驱动该有机发光显示装置的方法

Also Published As

Publication number Publication date
JP7485811B2 (ja) 2024-05-16
JP2021122060A (ja) 2021-08-26
TWI743128B (zh) 2021-10-21
US11069717B2 (en) 2021-07-20
CN109196656A (zh) 2019-01-11
US10665611B2 (en) 2020-05-26
KR102296809B1 (ko) 2021-08-31
KR20190013833A (ko) 2019-02-11
WO2017208119A1 (en) 2017-12-07
JP2024100791A (ja) 2024-07-26
US20200235137A1 (en) 2020-07-23
JP7238014B2 (ja) 2023-03-13
CN109196656B (zh) 2022-04-19
US20230282648A1 (en) 2023-09-07
JP2018061004A (ja) 2018-04-12
US11574933B2 (en) 2023-02-07
US20170352690A1 (en) 2017-12-07
US20210408073A1 (en) 2021-12-30
TW201810629A (zh) 2018-03-16
JP2023067924A (ja) 2023-05-16

Similar Documents

Publication Publication Date Title
CN109196656B (zh) 金属氧化物及场效应晶体管
JP7282236B2 (ja) 表示装置
JP2023015255A (ja) 複合酸化物
JP6188977B1 (ja) 複合酸化物、トランジスタ、表示装置、及び半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination