TW201810629A - 金屬氧化物及場效應電晶體 - Google Patents

金屬氧化物及場效應電晶體 Download PDF

Info

Publication number
TW201810629A
TW201810629A TW106117926A TW106117926A TW201810629A TW 201810629 A TW201810629 A TW 201810629A TW 106117926 A TW106117926 A TW 106117926A TW 106117926 A TW106117926 A TW 106117926A TW 201810629 A TW201810629 A TW 201810629A
Authority
TW
Taiwan
Prior art keywords
transistor
region
atoms
metal oxide
addition
Prior art date
Application number
TW106117926A
Other languages
English (en)
Other versions
TWI743128B (zh
Inventor
山崎舜平
Original Assignee
半導體能源硏究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源硏究所股份有限公司 filed Critical 半導體能源硏究所股份有限公司
Publication of TW201810629A publication Critical patent/TW201810629A/zh
Application granted granted Critical
Publication of TWI743128B publication Critical patent/TWI743128B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本發明提供一種新穎的材料。本發明是一種具有金屬氧化物的場效應電晶體，電晶體的通道形成區域包含至少具有兩個不同的能頻寬的材料，材料具有各為0.5nm以上且10nm以下的奈米尺寸的粒子，奈米尺寸的粒子以馬賽克狀分散或分佈。

Description

金屬氧化物及場效應電晶體
本發明係關於一種物體、方法或製造方法。另外，本發明的一個實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或組合物(composition of matter)。本發明的一個實施方式尤其係關於一種金屬氧化物或者該金屬氧化物的製造方法。另外，本發明的一個實施方式係關於一種半導體裝置、顯示裝置、液晶顯示裝置、發光裝置、蓄電裝置、記憶體裝置、它們的驅動方法或它們的製造方法。
注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。電晶體等半導體元件、半導體電路、運算裝置及記憶體裝置是半導體裝置的一個實施方式。攝像裝置、顯示裝置、液晶顯示裝置、發光裝置、電光裝置、發電裝置(包括薄膜太陽能電池或有機薄膜太陽能電池等)及電子裝置有時包括半導體裝置。
此外，公開了使用In-Ga-Zn類金屬氧化物製造電晶體的技術(例如，參照專利文獻1)。
另外，在非專利文獻1中探討了作為電晶體的活性層包含In-Zn氧化物和In-Ga-Zn氧化物的兩層疊層的金屬氧化物的結構。
[專利文獻1]日本專利申請公開第2007-96055號公報
[非專利文獻1]John F. Wager，“Oxide TFTs：A Progress Report”，Information Display 1/16，SID 2016，Jan/Feb 2016，Vol.32，No.1，p.16-21
在非專利文獻1中，作為通道保護型的底閘極電晶體的活性層使用銦鋅氧化物和IGZO的兩層疊層，並且將形成通道的銦鋅氧化物的厚度設定為10nm，由此實現高場效移動率(μ=62cm2V-1s-1)。另一方面，電晶體特性之一的S值(Subthreshold Swing，SS)較大，為0.41V/decade。另外，電晶體特性之一的臨界電壓(Vth)為-2.9V，示出所謂的常開啟的電晶體特性。
鑒於上述問題，本發明的一個實施方式的目的之一是提供一種新穎的金屬氧化物。另外，本發明的一個實施方式的目的之一是使半導體裝置具有良好的電特性。另外，本發明的一個實施方式的目的之一是提供一種可靠性高的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種具有新穎結構的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種具有新穎結構的顯示裝置。
注意，這些目的的記載不妨礙其他目的的存在。本發明的一個實施方式並不需要實現所有上述目的。另外，說明書、圖式以及申請專利範圍等的記載中顯然存在上述目的以外的目的，可以從說明書、圖式以及申請專利範圍等的記載中衍生上述目的以外的目的。
本發明的一個實施方式是一種包括金屬氧化物的場效應電晶體，其中，電晶體的通道形成區域包含至少具有兩個不同的能頻寬的材料，材料包括各為0.5nm以上且10nm以下的奈米尺寸的粒子，並且，奈米尺寸的粒子以馬賽克狀分散或分佈。
本發明的其他實施方式是一種包括金屬氧化物的場效應電晶體，其中，電晶體的通道形成區域包含至少具有兩個不同的能頻寬的材料，材料包括 各為0.5nm以上且10nm以下的奈米尺寸的粒子，奈米尺寸的粒子以馬賽克狀分散或分佈，並且，通道形成區域包括載子從源極向汲極容易流過的路徑。
在上述方式中，較佳的是，具有兩個不同的能頻寬的材料包含具有第一能頻寬的第一材料及具有第二能頻寬的第二材料，第一材料包含In或Zn，第二材料包含選自In、Zn、Al、Ga、Si、B、Y、Ti、Fe、Ni、Ge、Zr、Mo、La、Ce、Nd、Hf、Ta、W、Mg、V、Be和Cu中的一種或多種，並且第二能頻寬比第一能頻寬大。
在上述方式中，較佳的是，第一材料包含In及zn，並且第二材料包含In、Ga及Zn。
在上述方式中，較佳的是，第一能頻寬為2.4eV或其附近的數值，並且第二能頻寬為3.0eV以上且4.0eV以下。
在上述方式中，較佳的是，第二材料的Ga、Al或Si的含量比第一材料多。
在上述方式中，較佳的是，第二材料的Ga的含量比第一材料多。
本發明的其他實施方式是一種包括金屬氧化物的場效應電晶體，其中，電晶體的通道形成區域包含至少具有兩個不同的能頻寬的材料，材料包括各為0.5nm以上且10nm以下的奈米尺寸的粒子，奈米尺寸的粒子以馬賽克狀分散或分佈，在電晶體的正向方向上施加閘極電壓時，至少包含具有兩個不同的能頻寬的材料都具有載子從源極向汲極流過的第一功能，並且，在電晶體的反向方向上施加閘極電壓時，至少具有兩個不同的能頻寬的材料都具有抑制載子從源極向汲極流過的第二功能。
在上述方式中，較佳的是，第一功能使至少具有兩個不同的能頻寬的材料具有其能頻寬都窄於閘極電壓保持為0V時的能頻寬，並且第二功能使至少具有兩個不同的能頻寬的材料具有其能頻寬都寬於閘極電壓保持為0V時的能頻寬。
在上述方式中，較佳的是，奈米尺寸的粒子包括周圍部如雲模糊地擴展且彼此重疊的區域。
藉由本發明的一個實施方式能夠提供一種新穎的金屬氧化物。另外，能夠使半導體裝置具有良好的電特性。另外，能夠提供一種可靠性高的半導體裝置。另外，能夠提供一種具有新穎結構的半導體裝置。另外，能夠提供一種具有新穎結構的顯示裝置。
注意，這些效果的記載不妨礙其他效果的存在。本發明的一個實施方式並不需要具有所有上述效果。另外，說明書、圖式以及申請專利範圍等的記載中顯然存在上述效果以外的效果，可以從說明書、圖式以及申請專利範圍等的記載中衍生上述效果以外的效果。
001‧‧‧區域
002‧‧‧區域
100‧‧‧電晶體
102‧‧‧基板
104‧‧‧絕緣膜
106‧‧‧導電膜
108‧‧‧金屬氧化物
108a‧‧‧金屬氧化物
108n‧‧‧區域
110‧‧‧絕緣膜
110_0‧‧‧絕緣膜
112‧‧‧導電膜
112_0‧‧‧導電膜
112_1‧‧‧導電膜
112_2‧‧‧導電膜
116‧‧‧絕緣膜
118‧‧‧絕緣膜
120a‧‧‧導電膜
120b‧‧‧導電膜
122‧‧‧絕緣膜
140‧‧‧遮罩
141a‧‧‧開口部
141b‧‧‧開口部
143‧‧‧開口部
150‧‧‧電晶體
160‧‧‧電晶體
300A‧‧‧電晶體
300B‧‧‧電晶體
300C‧‧‧電晶體
300D‧‧‧電晶體
302‧‧‧基板
304‧‧‧導電膜
306‧‧‧絕緣膜
307‧‧‧絕緣膜
308‧‧‧金屬氧化物
312a‧‧‧導電膜
312b‧‧‧導電膜
314‧‧‧絕緣膜
316‧‧‧絕緣膜
318‧‧‧絕緣膜
320a‧‧‧導電膜
320b‧‧‧導電膜
341a‧‧‧開口部
341b‧‧‧開口部
342a‧‧‧開口部
342b‧‧‧開口部
342c‧‧‧開口部
600‧‧‧顯示面板
601‧‧‧電晶體
604‧‧‧連接部
605‧‧‧電晶體
606‧‧‧電晶體
607‧‧‧連接部
612‧‧‧液晶層
613‧‧‧導電膜
617‧‧‧絕緣膜
620‧‧‧絕緣膜
621‧‧‧絕緣膜
623‧‧‧導電膜
631‧‧‧彩色層
632‧‧‧遮光膜
633a‧‧‧配向膜
633b‧‧‧配向膜
634‧‧‧彩色層
635‧‧‧導電膜
640‧‧‧液晶元件
641‧‧‧黏合層
642‧‧‧黏合層
643‧‧‧導電膜
644‧‧‧EL層
645a‧‧‧導電膜
645b‧‧‧導電膜
646‧‧‧絕緣膜
647‧‧‧絕緣膜
648‧‧‧導電膜
649‧‧‧連接層
651‧‧‧基板
652‧‧‧導電膜
653‧‧‧半導體膜
654‧‧‧導電膜
655‧‧‧開口
656‧‧‧偏光板
659‧‧‧電路
660‧‧‧發光元件
661‧‧‧基板
662‧‧‧顯示部
663‧‧‧導電膜
666‧‧‧佈線
672‧‧‧FPC
673‧‧‧IC
681‧‧‧絕緣膜
682‧‧‧絕緣膜
683‧‧‧絕緣膜
684‧‧‧絕緣膜
685‧‧‧絕緣膜
686‧‧‧連接器
687‧‧‧連接部
700‧‧‧模型
702‧‧‧局部結構
704‧‧‧局部結構
706‧‧‧局部結構
708‧‧‧局部結構
710‧‧‧局部結構
712‧‧‧局部結構
901‧‧‧區域
902‧‧‧區域
903‧‧‧區域
904‧‧‧區域
905‧‧‧區域
906‧‧‧區域
907‧‧‧區域
908‧‧‧區域
909‧‧‧區域
910‧‧‧區域
911‧‧‧區域
912‧‧‧區域
913‧‧‧區域
914‧‧‧區域
915‧‧‧區域
920‧‧‧區域
921‧‧‧區域
922‧‧‧區域
923‧‧‧區域
924‧‧‧區域
925‧‧‧區域
926‧‧‧區域
927‧‧‧區域
928‧‧‧區域
929‧‧‧區域
930‧‧‧區域
931‧‧‧區域
932‧‧‧區域
933‧‧‧區域
934‧‧‧區域
935‧‧‧區域
在圖式中：圖1是金屬氧化物的構成的概念圖；圖2A至圖2C是說明電晶體及該電晶體的能階分佈的示意圖；圖3A至圖3C是說明電晶體的示意能帶圖的模型的圖；圖4A至圖4C是說明電晶體的示意能帶圖的模型的圖；圖5A至圖5C是說明電晶體的示意能帶圖的模型的圖；圖6A至圖6C是說明半導體裝置的俯視圖及剖面圖；圖7A至圖7C是說明半導體裝置的俯視圖及剖面圖；圖8A及圖8B是說明半導體裝置的剖面圖；圖9A至圖9D是說明半導體裝置的製造方法的剖面圖；圖10A至圖10C是說明半導體裝置的製造方法的剖面圖；圖11A至圖11C是說明半導體裝置的製造方法的剖面圖；圖12A至圖12C是說明半導體裝置的俯視圖及剖面圖；圖13A至圖13C是說明半導體裝置的俯視圖及剖面圖；圖14A至圖14C是說明半導體裝置的俯視圖及剖面圖；圖15A至圖15C是說明半導體裝置的俯視圖及剖面圖；圖16A至圖16C是說明本發明的金屬氧化物的原子個數比的範圍的 圖；圖17是說明顯示面板的結構實例的圖；圖18是說明顯示面板的結構實例的圖；圖19A及圖19B是說明實施方式的金屬氧化物的模型及狀態密度的圖；圖20A至圖20D是說明實施方式的追加雜質的金屬氧化物的模型的局部結構及狀態密度的圖；圖21A至圖21D是說明實施方式的追加雜質的金屬氧化物的模型的局部結構及狀態密度的圖；圖22A至圖22D是說明實施方式的追加雜質的金屬氧化物的模型的局部結構及狀態密度的圖；圖23是說明實施例的樣本的XRD譜的測定結果的圖；圖24A至圖24F是說明實施例的樣本的剖面TEM影像及電子繞射圖案的圖；圖25A至圖25L是說明實施例的樣本的平面TEM影像、剖面TEM影像及電子繞射圖案的圖；圖26是說明實施例的樣本的平面TEM影像及其分析影像的圖；圖27A至圖27D是說明導出六角形的旋轉角的方法的圖；圖28A至圖28E是說明沃羅諾伊圖的形成方法的圖；圖29是說明實施例的沃羅諾伊區域的形狀的個數及比率的圖；圖30A至圖30H是說明實施例的樣本的平面TEM影像、剖面TEM影像及EDX面分析影像的圖；圖31A至圖31F是說明實施例的樣本的EDX面分析影像的圖；圖31-2A至圖31-9H是說明實施例的樣本的平面TEM影像、剖面TEM影像及EDX面分析影像的圖；圖32是實施例的樣本的Id-Vg特性的圖表；圖33是實施例的樣本的+GBT應力前後的Id-Vg特性的圖表；圖34A及圖34B是說明電晶體的Id-Vg特性及Id-Vd特性的圖；圖35是說明從GCA算出的Id-Vg特性及移動率曲線(線性‧飽和)的圖；圖36A至圖36F是說明實施例的樣本的剖面TEM影像及電子繞射圖案的圖；圖37A至圖37F是說明實施例的樣本的平面TEM影像及其分析影像的 圖；圖38A至圖38C是說明實施例的沃羅諾伊區域的形狀的個數及比率的圖；圖39A至圖39H是說明實施例的樣本的平面TEM影像、剖面TEM影像及EDX面分析影像的圖；圖40A至圖40C是說明實施例的樣本EDX面分析影像的圖；圖41A至圖41H是說明實施例的樣本的平面TEM影像、剖面TEM影像及EDX面分析影像的圖；圖42是說明實施例的樣本的Id-Vg特性的圖表；圖43A至圖43D是說明實施例的樣本的剖面TEM影像、EDX面分析影像及原子個數比的圖；圖44A至圖44D是說明實施例的樣本的平面TEM影像、EDX面分析影像及原子個數比的圖；圖45是說明Id-Vg特性的圖；圖46是說明Id-Vg特性的圖；圖47是說明介面態密度的計算結果的圖；圖48A及圖48B是說明Id-Vg特性的圖；圖49是說明缺陷態密度的計算結果的圖；圖50是說明缺陷態密度的計算結果的圖；圖51是說明電晶體的Id-Vg特性的圖。
下面，參照圖式對實施方式進行說明。注意，所屬技術領域的通常知識者可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
在圖式中，為了方便起見，有時誇大表示大小、層的厚度或區域。因此，本發明並不一定限定於圖式中的尺寸。此外，在圖式中，示意性地示出理想的例子，因此本發明不侷限於圖式所示的形狀或數值等。
本說明書所使用的“第一”、“第二”、“第三”等序數詞是為了避免組件的混淆而附加的，而不是為了在數目方面上進行限定的。
在本說明書中，為了方便起見，使用“上”、“下”等表示配置的詞句以參照圖式說明組件的位置關係。另外，組件的位置關係根據描述各組件的方向適當地改變。因此，不侷限於本說明書中所說明的詞句，根據情況可以適當地更換。
在本說明書等中，電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。電晶體在汲極(汲極端子、汲極區域或汲極電極)與源極(源極端子、源極區域或源極電極)之間具有通道區域，並且電流能夠藉由通道區域流過汲極和源極之間。注意，在本說明書等中，通道區域是指電流主要流過的區域。
另外，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，源極及汲極的功能有時互相調換。因此，在本說明書等中，源極和汲極可以互相調換。
在本說明書等中，“電連接”包括藉由“具有某種電作用的元件”連接的情況。在此，“具有某種電作用的元件”只要可以進行連接目標間的電信號的授受，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、電感器、電容器、其他具有各種功能的元件等。
在本說明書等中，“氧氮化矽膜”是指在其組成中含氧量多於含氮量的膜，而“氮氧化矽膜”是指在其組成中含氮量多於含氧量的膜。
注意，在本說明書等中，當利用圖式說明發明的結構時有時在不同的圖式中共同使用表示相同的部分的符號。
在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。“大致平行”是 指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”是指兩條直線形成的角度為80°以上且100°以下的狀態。因此也包括85°以上且95°以下的角度的狀態。“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
另外，在本說明書等中，根據情況，可以互相調換“膜”和“層”。例如，有時可以將“導電層”換稱為“導電膜”。此外，有時可以將“絕緣膜”換稱為“絕緣層”。
注意，例如當導電性充分低時，有時即使表示為“半導體”也具有“絕緣體”的特性。此外，“半導體”和“絕緣體”的邊境不太清楚，因此有時不能精確地區別。由此，有時可以將本說明書所記載的“半導體”換稱為“絕緣體”。同樣地，有時可以將本說明書所記載的“絕緣體”換稱為“半導體”。
在本說明書等中，In：Ga：Zn=4：2：3或其附近是指在原子數的總和中In為4時，Ga為1以上且3以下(1Ga3)，Zn為2以上且4以下(2Zn4)。此外，In：Ga：Zn=5：1：6或其附近是指在原子數的總和中In為5時，Ga大於0.1且2以下(0.1<Ga2)，Zn為5以上且7以下(5Zn7)。此外，In：Ga：Zn=1：1：1或其附近是指在原子數的總和中In為1時，Ga大於0.1且2以下(0.1<Ga2)，Zn大於0.1且2以下(0.1<Zn2)。
實施方式1
在本實施方式中，對本發明的一個實施方式的金屬氧化物進行說明。
本發明的一個實施方式的金屬氧化物較佳為至少包含銦。尤其較佳為包含銦及鋅。除此之外，也可以還包含元素M(元素M選自鋁、鎵、釔、銅、釩、鈹、硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種)。
本發明的一個實施方式的金屬氧化物較佳為包含氮。明確而言，在本發明的一個實施方式的金屬氧化物中，藉由SIMS得到的氮濃度為1×1016atoms/cm3以上，較佳為1×1017atoms/cm3以上且2×1022atoms/cm3以下。 此外，當對金屬氧化物添加氮時，有能帶間隙變窄而導電性得到提高的傾向。因此，在本說明書等中，本發明的一個實施方式的金屬氧化物也包括添加有氮等的金屬氧化物。此外，也可以將包含氮的金屬氧化物稱為金屬氧氮化物(Metal Oxynitride)。
在此，考慮金屬氧化物包含銦、元素M及鋅的情況。注意，將金屬氧化物所包含的銦、元素M及鋅的原子個數比的各項分別稱為[In]、[M]及[Zn]。
〈金屬氧化物的構成〉
圖1示出具有本發明的CAC(Cloud-Aligned Complementary)構成的金屬氧化物的示意圖。此外，在本說明書中，在本發明的一個實施方式的金屬氧化物具有半導體的功能時，定義為CAC-OS(Oxide Semiconductor)。
有時將CAC-OS或CAC-metal oxide稱為基質複合材料(matrix composite)或金屬基質複合材料(metal matrix composite)。因此，可以將CAC-OS稱為Cloud-Aligned Complementary-OS。
例如，如圖1所示，在CAC-OS中包含在金屬氧化物中的元素不均勻地分佈，以各元素為主要成分的區域001及區域002混合而成為馬賽克(mosaic)狀。換言之，CAC-OS是包含在金屬氧化物中的元素不均勻地分佈的構成，其中包含不均勻地分佈的元素的材料的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或附近的尺寸。注意，在下面也將在金屬氧化物中一個或多個金屬元素不均勻地分佈且包含該金屬元素的區域混合的狀態稱為馬賽克狀或補丁(patch)狀，該區域的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或附近的尺寸。
例如，具有CAC構成的In-M-Zn氧化物是材料分成銦氧化物(以下，稱為InOX1(X1是大於0的實數))或銦鋅氧化物(以下，稱為InX2ZnY2OZ2(X2、Y2及Z2都是大於0的實數))以及包含元素M的氧化物等而成為馬賽克狀，且馬賽克狀的InOX1或InX2ZnY2OZ2分佈在膜中的構成(以下，也稱為雲狀的構成)。
換言之，本發明的一個實施方式的金屬氧化物包含選自In氧化物、In-M氧化物、M氧化物、M-Zn氧化物、In-Zn氧化物和In-M-Zn氧化物中的至少兩種氧化物或材料。
典型的是，本發明的一個實施方式的金屬氧化物包含選自In氧化物、In-Zn氧化物、In-Al-Zn氧化物、In-Ga-Zn氧化物、In-Y-Zn氧化物、In-Cu-Zn氧化物、In-V-Zn氧化物、In-Be-Zn氧化物、In-B-Zn氧化物、In-Si-Zn氧化物、In-Ti-Zn氧化物、In-Fe-Zn氧化物、In-Ni-Zn氧化物、In-Ge-Zn氧化物、In-Zr-Zn氧化物、In-Mo-Zn氧化物、In-La-Zn氧化物、In-Ce-Zn氧化物、In-Nd-Zn氧化物、In-Hf-Zn氧化物、In-Ta-Zn氧化物、In-W-Zn氧化物和In-Mg-Zn氧化物中的至少兩個。換言之，也可以將本發明的一個實施方式的金屬氧化物稱為包含多個材料或多個成分的複合金屬氧化物。
在此，假設圖1示出具有CAC構成的In-M-Zn氧化物的概念。此時，可以說：區域001為以包含元素M的氧化物為主要成分的區域，區域002為以InX2ZnY2OZ2或InOX1為主要成分的區域。此時，以包含元素M的氧化物為主要成分的區域、以InX2ZnY2OZ2或InOX1為主要成分的區域及至少包含Zn的區域的邊緣部不清楚(模糊)，因此有時觀察不到明確的邊界。
換言之，具有CAC構成的In-M-Zn氧化物為其中以包含元素M的氧化物為主要成分的區域和以InX2ZnY2OZ2或InOX1為主要成分的區域混在一起的金屬氧化物。因此，有時將金屬氧化物記為複合金屬氧化物。在本說明書中，例如，當區域002的In與元素M的原子個數比大於區域001的In與元素M的原子個數比時，區域002的In濃度高於區域001。
具有CAC構成的金屬氧化物不包含組成不同的兩種以上的膜的疊層結構。例如，不包含由以In為主要成分的膜與Ga為主要成分的膜的兩層構成的結構。
明確而言，對In-Ga-Zn氧化物中的CAC-OS(在CAC-OS中，可以將In-Ga-Zn氧化物特別稱為CAC-IGZO)進行說明。In-Ga-Zn氧化物中的CAC-OS是材料分成InOX1或InX2ZnY2OZ2以及包含鎵的氧化物等而成為馬賽克狀的金屬氧化物。並且，馬賽克狀的InOX1或InX2ZnY2OZ2是雲狀金屬 氧化物。
換言之，In-Ga-Zn氧化物中的CAC-OS為具有以包含鎵的氧化物為主要成分的區域以及以InX2ZnY2OZ2或InOX1為主要成分的區域混在一起的構成的複合金屬氧化物。此外，以包含鎵的氧化物為主要成分的區域、以InX2ZnY2OZ2或InOX1為主要成分的區域的邊緣部不清楚(模糊)，因此有時觀察不到明確的邊界。
例如，在圖1所示的概念圖中，區域001相當於以包含鎵的氧化物為主要成分的區域，區域002相當於以InX2ZnY2OZ2或InOX1為主要成分的區域。可以將以包含鎵的氧化物為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域稱為奈米粒子。該奈米粒子的粒徑為0.5nm以上且10nm以下，典型地為1nm以上且2nm以下。上述奈米粒子的邊緣部不清楚(模糊)，因此有時觀察不到明確的邊界。
區域001及區域002的尺寸可以利用藉由能量色散型X射線分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析影像測定。例如，區域001的直徑在剖面照片的EDX面分析影像中被觀察為0.5nm以上且10nm以下或者1nm以上且2nm以下。另外，主要成分的元素的密度從區域的中心部向邊緣部逐漸降低。例如，當在EDX面分析影像中可數的元素的個數(以下，也稱為存在量)從中心部向邊緣部逐漸變化時，在剖面照片的EDX面分析影像中，區域的邊緣部不清楚(模糊)。例如，在以InOx1為主要成分的區域中，In原子從中心部向邊緣部逐漸減少，而Zn原子逐漸增加，因此分階段地變為以InX2ZnY2OZ2為主要成分的區域。因此，在EDX面分析影像中，以InOx1為主要成分的區域的邊緣部不清楚(模糊)。
對具有CAC構成的In-Ga-Zn氧化物的結晶結構沒有特別的限制。區域001及區域002可以具有彼此不同的結晶結構。
在此，雖然有時將In-Ga-Zn-O類金屬氧化物表示為IGZO，但是IGZO是通稱，有時是指包含In、Ga、Zn及O的化合物。作為In-Ga-Zn-O類金屬氧化物的一個例子，可以舉出結晶性化合物。結晶性化合物具有單晶結構、多晶結構或CAAC(c-axis aligned crystalline)結構。CAAC結構是多 個IGZO奈米晶具有c軸配向性且在a-b面上以不配向的方式連接的層狀結晶結構。
另一方面，在In-Ga-Zn氧化物的CAC-OS中，結晶結構是次要因素。在本說明書中，可以將CAC-IGZO定義為：在包含In、Ga、Zn及O的金屬氧化物中，以Ga為主要成分的多個區域以及以In為主要成分的多個區域都以馬賽克狀無規律地分散的狀態下的金屬氧化物。
例如，在圖1所示的概念圖中，區域001相當於以Ga為主要成分的區域，區域002相當於以In為主要成分的區域。可以將以Ga為主要成分的區域及以In為主要成分的區域稱為奈米粒子。該奈米粒子的粒徑為0.5nm以上且10nm以下，典型地為1nm以上且2nm以下。上述奈米粒子的邊緣部不清楚(模糊)，因此有時觀察不到明確的邊界。
可以利用電子束繞射對具有CAC-OS的In-Ga-Zn氧化物的結晶性進行評價。例如，在電子束繞射圖案中，有時觀察到環狀的亮度高的區域。此外，有時觀察到環狀的區域內的多個斑點。
如上所述，In-Ga-Zn氧化物中的CAC-OS的結構與金屬元素均勻地分佈的IGZO化合物不同，具有與IGZO化合物不同的性質。換言之，In-Ga-Zn氧化物中的CAC-OS具有以包含鎵的氧化物等為主要成分的區域及以InX2ZnY2OZ2或InoX1為主要成分的區域互相分離且以各元素為主要成分的區域為馬賽克狀的結構。
在此，以InX2ZnY2OZ2或InOX1為主要成分的區域的導電性比以包含鎵的氧化物等為主要成分的區域高。換言之，當載子流過以InX2ZnY2OZ2或InOX1為主要成分的區域時，呈現氧化物半導體的導電性。因此，當以InX2ZnY2OZ2或InOX1為主要成分的區域在氧化物半導體中以雲狀分佈時，可以實現高場效移動率(μ)。可以說以InX2ZnY2OZ2或InOX1為主要成分的區域是具有近於導電體的性質的半導體區域。
另一方面，以包含鎵的氧化物等為主要成分的區域的絕緣性比以InX2ZnY2OZ2或InOX1為主要成分的區域高。換言之，當以包含鎵的氧化物等 為主要成分的區域在氧化物半導體中分佈時，可以抑制洩漏電流而實現良好的切換工作。可以說以InaGabZncOd等為主要成分的區域是具有近於絕緣體的性質的半導體區域。
因此，當將In-Ga-Zn氧化物中的CAC-OS用於半導體元件時，來源於包含鎵的氧化物等的絕緣性及來源於InX2ZnY2OZ2或InOX1的導電性的互補作用可以實現高通態電流(on-state current，Ion)、高場效移動率(μ)及低關態電流(Ioff)。
另外，使用具有CAC-OS的In-Ga-Zn氧化物的半導體元件的可靠性高。因此，具有CAC-OS的In-Ga-Zn氧化物適用於以顯示器為代表的各種半導體裝置。
〈包含金屬氧化物的電晶體〉
接著，對使用上述金屬氧化物作為電晶體的半導體的情況進行說明。
藉由使用上述金屬氧化物作為電晶體的半導體，可以實現場效移動率高且開關特性良好的電晶體。另外，可以實現可靠性高的電晶體。
圖2A是使用上述金屬氧化物作為通道區域的電晶體的示意圖。圖2A所示的電晶體包括源極、汲極、第一閘極、第二閘極、第一閘極絕緣部、第二閘極絕緣部及通道部。電晶體可以由施加到閘極的電位控制通道部的電阻。換言之，可以由施加到第一閘極或第二閘極的電位控制源極與汲極之間的導通(電晶體處於導通狀態)/非導通(電晶體處於關閉狀態)。
通道部包含其中具有第一能帶間隙的區域001及具有第二能帶間隙的區域002以雲狀分佈的CAC-OS。第一能帶間隙寬於第二能帶間隙。
例如，對作為通道部的CAC-OS使用具有CAC構成的In-Ga-Zn氧化物的情況進行說明。具有CAC構成的In-Ga-Zn氧化物為材料分成其Ga的濃度比區域002高的以InaGabZncOd為主要成分的區域001以及其In的濃度比區域001高的以InX2ZnY2OZ2或InOX1為主要成分的區域002而成為馬賽克狀，且InOX1或InX2ZnY2OZ2分佈在膜中的構成(雲狀)。注意，以InaGabZncOd 為主要成分的區域001的能帶間隙寬於以InX2ZnY2OZ2或InOX1為主要成分的區域002。
在此，對在通道部中包含CAC-OS的圖2A所示的電晶體的傳導模型進行說明。圖2B是說明圖2A所示的電晶體的源極與汲極之間的能階分佈的示意圖。圖2C是圖2A所示的電晶體的以X-X’表示的實線上的能帶圖。在各能帶圖中，實線表示導帶底的能量。點劃線表示電子的准費米能階的能量Ef。在此，作為第一閘極電壓對閘極與源極之間施加負電壓，對源極與汲極之間施加汲極電壓(Vd>0)。
當對圖2A所示的電晶體施加負值的閘極電壓時，如圖2B所示，在源極與汲極之間形成起因於區域001的導帶底能量CB001及起因於區域002的導帶底能量CB002。在此，第一能帶間隙寬於第二能帶間隙，因此導帶底能量CB001的能障大於導帶底能量CB002的能障。換言之，通道部的能障的最大值依賴於區域001的能障。因此，藉由將CAC-OS用於通道部，可以抑制洩漏電流，而可以實現開關特性良好的電晶體。
另外，如圖2C所示，具有第一能帶間隙的區域001的能帶間隙寬於具有第二能帶間隙的區域002，因此具有第一能帶間隙的區域001的Ec端有可能高於具有第二能帶間隙的區域002的Ec端。
例如，假設如下情況：具有第一能帶間隙的區域001的成分為In-Ga-Zn氧化物(In：Ga：Zn=1：1：1[原子個數比])，具有第二能帶間隙的區域002的成分為In-Zn氧化物(In：Zn=2：3[原子個數比])。此時，第一能帶間隙為3.3eV或其附近值，第二能帶間隙為2.4eV或其附近值。作為能帶間隙的值，使用對各材料的單膜利用橢圓偏光計進行測定而獲得的值。
在上述限設下，第一能帶間隙與第二能帶間隙之差為0.9eV。在本發明的一個實施方式中，第一能帶間隙與第二能帶間隙之差可以為0.1eV以上。注意，起因於具有第一能帶間隙的區域001的價帶頂能量的位置與起因於具有第二能帶間隙的區域002的價帶頂能量的位置有時不同，因此第一能帶間隙與第二能帶間隙之差較佳為0.3eV以上，更佳為0.4eV以上。
在上述假設下，當載子流過CAC-OS時，載子流動起因於具有第二能帶間隙，亦即窄帶的In-Zn氧化物。此時，載子從第二能帶間隙溢出到具有第一能帶間隙，亦即寬頻的In-Ga-Zn氧化物。換言之，具有窄帶的In-Zn氧化物更容易生成載子，該載子移動到具有寬頻的In-Ga-Zn氧化物。
在形成通道部的金屬氧化物中，區域001及區域002不均勻地分佈而成為馬賽克狀。因此，以X-X’表示的實線上的能帶圖是一個例子。
基本上形成圖3A所示的區域002夾在區域001之間的能帶或者區域001夾在區域002之間的能帶即可。
在實際上的CAC-OS中，可以認為具有第一能帶間隙的區域001與具有第二能帶間隙的區域002的接合部產生區域的聚集方式或組成的不穩定。因此，如圖3B和圖3C所示，能帶有時連續地變化，而不是不連續地變化。換言之，當載子流過CAC-OS時，第一能帶間隙與第二能帶間隙聯動。
圖4A至圖4C示出圖2A所示的電晶體的以X-X’表示的方向上的對應於圖2B所示的示意圖的示意能帶圖的模型。注意，在對第一閘極電極施加電壓的同時，也對第二閘極電極施加相同的電壓。圖4A示出作為第一閘極電壓Vg對閘極與源極之間施加正電壓的狀態(Vg>0)(ON State)。圖4B示出不施加第一閘極電壓Vg的狀態(Vg=0)。圖4C示出作為第一閘極電壓Vg對閘極與源極之間施加負電壓的狀態(Vg<0)(OFF State)。在通道部中，虛線表示不施加電壓時的導帶底的能量，實線表示施加電壓時的導帶底的能量。點劃線表示電子的准費米能階的能量Ef。
在其通道部包含CAC-OS的電晶體中具有第一能帶間隙的區域001及具有第二能帶間隙的區域002在電性上發生相互作用。換言之，具有第一能帶間隙的區域001及具有第二能帶間隙的區域002互補發揮作用。
也就是說，如圖4A所示，在施加正向電壓時，與區域002的導帶相比，區域001的導帶進一步下降。因此，可認為不僅在區域002的導帶載子流過，也在區域001的導帶中載子流過，由此可以得到較大的高通態電流。另一方面，如圖4B及圖4C所示，可認為在施加反向電壓時，區域001及 區域002的導帶上升，源極汲極間流過的電流極小。
圖5A至圖5C示出圖2A所示的電晶體的以X-X’表示的實線上的對應於圖2C所示的示意圖的示意能帶圖的模型。注意，在對第一閘極電極施加電壓的同時，也對第二閘極電極施加相同的電壓。圖5A示出作為第一閘極電壓Vg對閘極與源極之間施加正電壓的狀態(Vg>0)(ON State)。圖5B示出不施加第一閘極電壓Vg的狀態(Vg=0)。圖5C示出作為第一閘極電壓Vg對閘極與源極之間施加負電壓的狀態(Vg<0)(OFF State)。在通道部中，實線表示導帶底的能量。點劃線表示電子的准費米能階的能量Ef。這裡，區域001的導帶的能量與區域002的導帶的能量之差為△Ec。再者，△Ec(Vg=0)是指不施加電壓(Vg=0)的狀態的△Ec，△Ec(Vg>0)是指施加使電晶體導通狀態的方向的電壓(Vg>0)的狀態的△Ec，△Ec(Vg<0)是指施加負電壓(Vg<0)的狀態的△Ec。
如圖5A所示，當將使電晶體成為導通狀態的電位(Vg>0)施加到第一閘極電極時，成為△Ec(Vg>0)<△Ec(Vg=0)。因此，Ec端低的具有第二能帶間隙的區域002為主要傳導路徑，電子流過區域002，同時還流過具有第一能帶間隙的區域001。因此，可以實現導通狀態下的電晶體的高電流驅動力，亦即高通態電流及高場效移動率。
另外，如圖5B及圖5C所示，當對第一閘極電極施加低於臨界電壓的電壓(Vg 0)時，具有第一能帶間隙的區域001起電介質(絕緣體)的作用，因此區域001中的傳導路徑被阻擋。另外，由於具有第二能帶間隙的區域002與具有第一能帶間隙的區域001接觸，因此具有第一能帶間隙的區域001與具有第二能帶間隙的區域002在電性上發生相互作用，還阻擋具有第二能帶間隙的區域002中的傳導路徑。於是，通道部整體成為非導通狀態，而使電晶體成為關閉狀態。因此，成為△Ec(Vg=0)<△Ec(Vg<0)。
如此，藉由將CAC-OS用於電晶體，當電晶體進行工作時，例如，當在閘極與源極或汲極之間產生電位差時，可以降低或防止閘極與源極或汲極之間的洩漏電流。
另外，較佳為將載子密度低的金屬氧化物用於電晶體。因為高純度本質 或實質上高純度本質的金屬氧化物的載子發生源較少，所以有可能降低載子密度。另外，因為高純度本質或實質上高純度本質的金屬氧化物具有較低的缺陷態密度，所以有時具有較低的陷阱態密度。
此外，被金屬氧化物的陷阱能階俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時在陷阱態密度高的金屬氧化物中形成有通道區域的電晶體的電特性不穩定。
因此，為了使電晶體的電特性穩定，降低金屬氧化物中的雜質濃度是有效的。為了降低金屬氧化物中的雜質濃度，較佳為還降低附近膜中的雜質濃度。作為雜質有氫、鹼金屬、鹼土金屬、鐵、鎳、矽等。
在此，說明金屬氧化物中的各雜質的影響。
在金屬氧化物包含第十四族元素之一的矽或碳時，金屬氧化物中形成缺陷能階。因此，將金屬氧化物中或金屬氧化物的介面附近的矽或碳的濃度(藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測得的濃度)設定為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，當金屬氧化物包含鹼金屬或鹼土金屬時，有時形成缺陷能階而形成載子。因此，使用包含鹼金屬或鹼土金屬的金屬氧化物的電晶體容易具有常開啟特性。由此，較佳為降低金屬氧化物中的鹼金屬或鹼土金屬的濃度。明確而言，將利用SIMS分析測得的金屬氧化物中的鹼金屬或鹼土金屬的濃度設定為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。
包含在金屬氧化物中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧缺陷(Vo)。當氫進入該氧缺陷(Vo)時，有時產生作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的金屬氧化物的電晶體容易具有常開啟特性。由此，較佳為儘可能減少金屬氧化物中的氫。明確而言，將利用SIMS分析測得的金屬氧化物中的氫濃度設定為低於1×1020atoms/cm3，較佳為低於1×1019atoms/cm3，更佳為低於5×1018atoms/cm3，進一步較佳為低於1×1018atoms/cm3。
注意，藉由將氧引入金屬氧化物，可以降低金屬氧化物中的氧缺陷(Vo)。換言之，當用氧填補金屬氧化物中的氧缺陷(Vo)時，氧缺陷(Vo)消失。因此，藉由將氧擴散到金屬氧化物，可以減少電晶體的氧缺陷(Vo)，而可以提高可靠性。
作為將氧引入金屬氧化物的方法，例如有以與金屬氧化物接觸的方式設置包含超過化學計量組成的氧的氧化物的方法。就是說，在該氧化物中，較佳為形成有包含超過化學計量組成的氧的區域(以下，也稱為氧過量區域)。尤其是，當將金屬氧化物用於電晶體時，在電晶體附近的基底膜或層間膜等中設置具有氧過量區域的氧化物，可以降低電晶體的氧缺陷，而可以提高電晶體的可靠性。
藉由將雜質被充分降低的金屬氧化物用於電晶體的通道形成區域，可以使電晶體具有穩定的電特性。
〈金屬氧化物的成膜方法〉
下面，對金屬氧化物的成膜方法的例子進行說明。
較佳為將形成金屬氧化物時的溫度設定為室溫以上且低於140℃。此外，室溫不僅包括不進行溫度調節的情況，也包括使基板冷卻等進行溫度調節的情況。
作為濺射氣體，適當地使用稀有氣體(典型的是氬)、氧、稀有氣體和氧的混合氣體。當採用混合氣體時，較佳為將在沉積氣體整體中氧氣體所佔的比率設定為0%以上且30%以下，較佳為5%以上且20%以下。
在濺射氣體包含氧的情況下，可以在形成金屬氧化物的同時對金屬氧化物下的膜添加氧，設置過量氧區域。另外，需要進行濺射氣體的高度純化。例如，作為用作濺射氣體的氧氣體或氬氣體，使用露點為-40℃以下，較佳為-80℃以下，更佳為-100℃以下，進一步較佳為-120℃以下的高純度氣體，由此可以儘可能地防止水分等混入金屬氧化物。
另外，在藉由濺射法形成金屬氧化物的情況下，較佳為使用低溫泵等吸附式真空抽氣泵對濺射裝置的處理室進行高真空抽氣(抽空到5×10-7Pa至1×10-4Pa左右)以儘可能地去除對金屬氧化物來說是雜質的水等。或者，較佳為組合渦輪分子泵和冷阱來防止氣體(尤其是包含碳或氫的氣體)從抽氣系統倒流到處理室內。
作為靶材，可以使用In-Ga-Zn金屬氧化物靶材。例如，較佳為使用原子個數比為[In]：[Ga]：[Zn]=4：2：4.1、原子個數比為[In]：[Ga]：[Zn]=5：1：7或其附近值的金屬氧化物靶材。
另外，在濺射裝置中，可以使靶材旋轉或移動。藉由成膜條件例如在進行成膜時使磁鐵單元在上下及/或左右方向上擺動，可以形成本發明的複合金屬氧化物。例如，靶材以0.1Hz以上且1kHz以下的拍子(也可以說節奏、脈衝、頻率、週期或循環等)旋轉或擺動即可。或者，以0.1Hz以上且1kHz以下的拍子擺動磁鐵單元即可。
例如，作為濺射氣體使用氧氣體比為10%左右的稀有氣體和氧的混合氣體，將基板溫度設定為130℃，在使[In]：[Ga]：[Zn]=4：2：4.1[原子個數比]的In-Ga-Zn金屬氧化物靶材擺動的同時進行成膜，由此可以形成本發明的金屬氧化物。
本實施方式所示的結構可以與其他實施方式或其他實施例所示的結構適當地組合而實施。
實施方式2
在本實施方式中，參照圖6A至圖15C對本發明的一個實施方式的半導體裝置及半導體裝置的製造方法進行說明。
〈2-1.電晶體的結構實例1〉
圖6A是作為本發明的一個實施方式的半導體裝置的電晶體100的俯視圖，圖6B相當於沿著圖6A所示的點劃線X1-X2的切斷面的剖面圖，圖6C相當於沿著圖6A所示的點劃線Y1-Y2的切斷面的剖面圖。注意，在圖 6A中，為了方便起見，省略電晶體100的組件的一部分(用作閘極絕緣膜的絕緣膜等)而進行圖示。此外，有時將點劃線X1-X2方向稱為通道長度方向，將點劃線Y1-Y2方向稱為通道寬度方向。注意，有時在後面的電晶體的俯視圖中也與圖6A同樣地省略組件的一部分。
圖6A至圖6C所示的電晶體100是所謂頂閘極結構的電晶體。
電晶體100包括基板102上的絕緣膜104、絕緣膜104上的金屬氧化物108、金屬氧化物108上的絕緣膜110、絕緣膜110上的導電膜112、絕緣膜104、金屬氧化物108及導電膜112上的絕緣膜116。
此外，在重疊於導電膜112的區域中包括絕緣膜104上的金屬氧化物108。例如，金屬氧化物108較佳為包含In、M(M為Al、Ga、Y或Sn)、Zn。
金屬氧化物108在不與導電膜112重疊且與絕緣膜116接觸的區域中包括區域108n。區域108n是如上所說明的金屬氧化物108被n型化的區域。此外，區域108n與絕緣膜116接觸，絕緣膜116包含氮或氫。因此，藉由向區域108n添加絕緣膜116中的氮或氮，區域108n的載子密度變高而區域108n成為n型。
此外，金屬氧化物108較佳為包括In的原子個數比大於M的原子個數比的區域。作為一個例子，金屬氧化物108的In、M及Zn的原子個數比較佳為In：M：Zn=4：2：3附近。
此外，金屬氧化物108不侷限於上述組成。例如，金屬氧化物108的In、M及Zn的原子數的比例也可以為In：M：Zn=5：1：6附近。這裡，“附近”包括如下情況：在In為5時，M為0.5以上且1.5以下，且Zn為5以上且7以下的情況。
藉由使金屬氧化物108具有In的原子個數比大於M的原子個數比的區域，可以提高電晶體100的場效移動率。明確而言，電晶體100的場效移動率可以超過10cm2/Vs，較佳的是，電晶體100的場效移動率可以超過 30cm2/Vs。
例如，藉由將上述場效移動率高的電晶體用於生成閘極信號的閘極驅動器，可以提供一種邊框寬度窄(也稱為窄邊框)的顯示裝置。此外，藉由將上述場效移動率高的電晶體用於顯示裝置所包括的供應來自信號線的信號的源極驅動器(尤其是，與源極驅動器所包括的移位暫存器的輸出端子連接的解多工器)，可以提供一種與顯示裝置連接的佈線數較少的顯示裝置。
另一方面，即使金屬氧化物108包括In的原子個數比大於M的原子個數比的區域，也在金屬氧化物108的結晶性較高時，有時場效移動率降低。
金屬氧化物108的結晶性例如可以藉由X射線繞射(XRD：X-Ray Diffraction)或穿透式電子顯微鏡(TEM：Transmission Electron Microscope)進行分析。
首先，說明形成在金屬氧化物108中的氧缺陷。
形成在金屬氧化物108中的氧缺陷對電晶體特性造成影響而引起問題。例如，當在金屬氧化物108中形成有氧缺陷時，該氧缺陷與氫鍵合，而成為載子供應源。當在金屬氧化物108中產生載子供應源時，包括金屬氧化物108的電晶體100的電特性發生變動，典型為臨界電壓的漂移。因此，在金屬氧化物108中，氧缺陷越少越好。
於是，在本發明的一個實施方式中，金屬氧化物108附近的絕緣膜，明確而言，形成在金屬氧化物108上的絕緣膜110和形成在金屬氧化物108下的絕緣膜104中的一個或兩個包含過量氧。藉由氧或過量氧從絕緣膜104和絕緣膜110中的一個或兩個移動到金屬氧化物108，可以減少金屬氧化物中的氧缺陷。
混入金屬氧化物108的氫或水分等雜質對電晶體特性造成影響而引起問題。因此，在金屬氧化物108中，氫或水分等雜質越少越好。
藉由作為金屬氧化物108使用雜質濃度低且缺陷態密度低的金屬氧化物，可以製造具有更優良的電特性的電晶體，所以是較佳的。這裡，將雜質濃度低且缺陷態密度低(氧缺損少)的狀態稱為“高純度本質”或“實質上高純度本質”。因為高純度本質或實質上高純度本質的金屬氧化物的載子發生源較少，所以可以降低載子密度。因此，在該金屬氧化物中形成有通道區域的電晶體很少具有負臨界電壓的電特性(也稱為常開啟特性)。因為高純度本質或實質上高純度本質的金屬氧化物具有較低的缺陷態密度，所以有可能具有較低的陷阱態密度。高純度本質或實質上高純度本質的金屬氧化物的關態電流顯著低，即便是通道寬度為1×106μm、通道長度為10μm的元件，當源極電極與汲極電極間的電壓(汲極電壓)在1V至10V的範圍時，關態電流也可以為半導體參數分析儀的測定極限以下，亦即1×10-13A以下。
如圖6A至圖6C所示，電晶體100也可以包括絕緣膜116上的絕緣膜118、藉由設置在絕緣膜116、118中的開口部141a與區域108n電連接的導電膜120a、藉由設置在絕緣膜116、118中的開口部141b與區域108n電連接的導電膜120b。
在本說明書等中，有時將絕緣膜104、絕緣膜110、絕緣膜116、絕緣膜118分別稱為第一絕緣膜、第二絕緣膜、第三絕緣膜、第四絕緣膜。此外，導電膜112具有閘極電極的功能，導電膜120a具有源極電極的功能，導電膜120b具有汲極電極的功能。
絕緣膜110具有閘極絕緣膜的功能。此外，絕緣膜110包括過量氧區域。藉由絕緣膜110包括過量氧區域，在金屬氧化物108中能夠供應過量氧。因此，由於能夠由過量氧填補會形成在金屬氧化物108中的氧缺陷，所以可以提供可靠性高的半導體裝置。
另外，為了對金屬氧化物108供應過量氧，也可以對形成在金屬氧化物108下的絕緣膜104供應過量氧。此時，包含在絕緣膜104中的過量氧有可能也供應到區域108n。當過量氧供應到區域108n時，區域108n的電阻變高，所以不是較佳的。另一方面，藉由使形成在金屬氧化物108上的絕緣膜110包含過量氧，可以只對與導電膜112重疊的區域選擇性地供應 過量氧。
〈2-2.半導體裝置的組件〉
接著，對本實施方式的半導體裝置所包括的組件進行詳細說明。
[基板]
雖然對基板102的材料等沒有特別的限制，但是至少需要能夠承受後續的加熱處理的耐熱性。例如，作為基板102，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外，還可以使用以矽或碳化矽為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI(Silicon On Insulator：絕緣層上覆矽)基板等，並且也可以將在這些基板上設置有半導體元件的基板用作基板102。當作為基板102使用玻璃基板時，藉由使用第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)等的大面積基板，可以製造大型顯示裝置。
作為基板102，也可以使用撓性基板，並且在撓性基板上直接形成電晶體100。或者，也可以在基板102與電晶體100之間設置剝離層。剝離層可以在如下情況下使用，亦即在剝離層上製造半導體裝置的一部分或全部，然後將其從基板102分離並轉置到其他基板上的情況。此時，也可以將電晶體100轉置到耐熱性低的基板或撓性基板上。
[第一絕緣膜]
絕緣膜104可以藉由適當地利用濺射法、CVD法、蒸鍍法、脈衝雷射沉積(PLD)法、印刷法、塗佈法等形成。絕緣膜104例如可以是氧化物絕緣膜及/或氮化物絕緣膜的單層或疊層。注意，為了提高絕緣膜104與金屬氧化物108的介面特性，絕緣膜104中的至少與金屬氧化物108接觸的區域較佳為使用氧化物絕緣膜形成。另外，藉由作為絕緣膜104使用因加熱而釋放氧的氧化物絕緣膜，可以利用加熱處理使絕緣膜104所包含的氧移動到金屬氧化物108中。
絕緣膜104的厚度可以為50nm以上、100nm以上且3000nm以下或200nm以上且1000nm以下。藉由增加絕緣膜104的厚度，可以使絕緣膜 104的氧釋放量增加，而能夠減少絕緣膜104與金屬氧化物108之間的介面能階，並且減少包含在金屬氧化物108中的氧缺陷。
絕緣膜104例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鉿、氧化鎵或者Ga-Zn氧化物等，並且以疊層或單層設置。在本實施方式中，作為絕緣膜104，使用氮化矽膜和氧氮化矽膜的疊層結構。如此，在絕緣膜104具有疊層結構時，作為下側的層使用氮化矽膜，作為上側的層使用氧氮化矽膜，由此可以對金屬氧化物108高效地供應氧。
[導電膜]
用作閘極電極的導電膜112、用作源極電極的導電膜120a、用作汲極電極的導電膜120b的每一個可以使用選自鉻(Cr)、銅(Cu)、鋁(Al)、金(Au)、銀(Ag)、鋅(Zn)、鉬(Mo)、鉭(Ta)、鈦(Ti)、鎢(W)、錳(Mn)、鎳(Ni)、鐵(Fe)、鈷(Co)中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等形成。
另外，作為導電膜112、120a、120b，也可以使用包含銦和錫的氧化物(In-Sn氧化物)、包含銦和鎢的氧化物(In-W氧化物)、包含銦、鎢及鋅的氧化物(In-W-Zn氧化物)、包含銦和鈦的氧化物(In-Ti氧化物)、包含銦、鈦及錫的氧化物(In-Ti-Sn氧化物)、包含銦和鋅的氧化物(In-Zn氧化物)、包含銦、錫及矽的氧化物(In-Sn-Si氧化物)、包含銦、鎵及鋅的氧化物(In-Ga-Zn氧化物)等氧化物導電體或金屬氧化物。
在此，說明氧化物導電體。在本說明書等中，也可以將氧化物導電體稱為OC(Oxide Conductor)。例如，氧化物導電體是藉由如下步驟而得到的：在金屬氧化物中形成氧缺陷，對該氧缺陷添加氫而在導帶附近形成施體能階。其結果，金屬氧化物的導電性增高，而成為導電體。可以將成為導電體的金屬氧化物稱為氧化物導電體。一般而言，由於金屬氧化物的能隙大，因此對可見光具有透光性。另一方面，氧化物導電體是在導帶附近具有施體能階的金屬氧化物。因此，在氧化物導電體中，起因於施體能階的吸收的影響小，而對可見光具有與金屬氧化物大致相同的透光性。
尤其是，藉由作為導電膜112使用上述氧化物導電體，可以對絕緣膜 110添加過量氧，所以是較佳的。
另外，作為導電膜112、120a、120b，也可以應用Cu-X合金膜(X為Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。藉由使用Cu-X合金膜，可以藉由濕蝕刻製程進行加工，從而可以抑制製造成本。
此外，導電膜112、120a、120b尤其較佳為包含選自上述金屬元素中的鈦、鎢、鉭和鉬中的任一個或多個。尤其是，作為導電膜112、120a、120b，較佳為使用氮化鉭膜。該氮化鉭膜具有導電性，並對銅或氫具有高阻擋性。此外，因為從氮化鉭膜本身釋放的氫少，所以可以作為與金屬氧化物108接觸的導電膜或金屬氧化物108附近的導電膜適合地使用氮化鉭膜。
可以藉由無電鍍法形成導電膜112、120a、120b。作為藉由該無電鍍法可形成的材料，例如可以使用選自Cu、Ni、Al、Au、Sn、Co、Ag和Pd中的一個或多個。尤其是，由於在使用Cu或Ag時，可以降低導電膜的電阻，所以是較佳的。
[第二絕緣膜]
作為用作電晶體100的閘極絕緣膜的絕緣膜110，可以藉由電漿增強化學氣相沉積(PECVD：Plasma Enhanced Chemical Vapor Deposition)法、濺射法等形成包括氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鎵膜、氧化鉭膜、氧化鎂膜、氧化鑭膜、氧化鈰膜和氧化釹膜中的一種以上的絕緣層。此外，絕緣膜110也可以具有兩層的疊層結構或三層以上的疊層結構。
作為接觸於用作電晶體100的通道區域的金屬氧化物108的絕緣膜110較佳為使用氧化物絕緣膜，更佳為包括包含超過化學計量組成的氧的區域(氧過量區域)。換言之，絕緣膜110是能夠釋放氧的絕緣膜。此外，為了在絕緣膜110中設置過量氧區域，例如可以在氧氛圍下形成絕緣膜110或者在氧氛圍下對形成後的絕緣膜110進行熱處理。
此外，當作為絕緣膜110使用氧化鉿時發揮如下效果。氧化鉿的相對介電常數比氧化矽或氧氮化矽高。因此，可以使絕緣膜110的厚度比使用 氧化矽的情況大，由此，可以減少穿隧電流引起的洩漏電流。也就是說，可以實現關態電流低的電晶體。再者，與具有非晶結構的氧化鉿相比，具有結晶結構的氧化鉿的相對介電常數較高。因此，為了形成關態電流低的電晶體，較佳為使用具有結晶結構的氧化鉿。作為結晶結構的例子，可以舉出單斜晶系或立方晶系等。注意，本發明的一個實施方式不侷限於此。
絕緣膜110的缺陷較佳為少，典型的是藉由電子自旋共振法(ESR：Electron Spin Resonance)觀察的信號較佳為少。例如，作為上述信號可舉出在g值為2.001時觀察的E’中心。此外，E’中心起因於矽的懸空鍵。作為絕緣膜110使用起因於E’中心的自旋密度為3×1017spins/cm3以下、較佳為5×1016spins/cm3以下的氧化矽膜或氧氮化矽膜即可。
[金屬氧化物]
作為金屬氧化物108可以使用上述金屬氧化物。
〈原子個數比〉
下面，參照圖16A、圖16B及圖16C對本發明的金屬氧化物所包含的銦、元素M及鋅的原子個數比的較佳的範圍進行說明。注意，圖16A至圖16C不示出氧的原子個數比。另外，將金屬氧化物所包含的銦、元素M及鋅的原子個數比的各項分別稱為[In]、[M]及[Zn]。
在圖16A、圖16B及圖16C中，虛線表示[In]：[M]：[Zn]=(1+α)：(1-α)：1的原子個數比(-1α1)的線、[In]：[M]：[Zn]=(1+α)：(1-α)：2的原子個數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：3的原子個數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：4的原子個數比的線及[In]：[M]：[Zn]=(1+α)：(1-α)：5的原子個數比的線。
點劃線表示[In]：[M]：[Zn]=5：1：β的原子個數比(β0)的線、[In]：[M]：[Zn]=2：1：β的原子個數比的線、[In]：[M]：[Zn]=1：1：β的原子個數比的線、[In]：[M]：[Zn]=1：2：β的原子個數比的線、[In]：[M]：[Zn]=1：3：β的原子個數比的線及[In]：[M]：[Zn]=1：4：β的原子個數比的線。
另外，圖16A至圖16C所示的[In]：[M]：[Zn]=0：2：1的原子個數比及其附 近值的金屬氧化物容易具有尖晶石型結晶結構。
有時在氧化物半導體中，多個相共存(例如，二相共存、三相共存等)。例如，當原子個數比接近[In]：[M]：[Zn]=0：2：1時，尖晶石型結晶結構和層狀結晶結構的二相容易共存。當原子個數比接近[In]：[M]：[Zn]=1：0：0時，方鐵錳礦型結晶結構和層狀結晶結構的二相容易共存。當在金屬氧化物中多個相共存時，可能在不同的結晶結構之間形成晶界。
圖16A所示的區域A示出金屬氧化物所包含的銦、元素M及鋅的原子個數比的較佳的範圍的一個例子。
藉由增高銦含量，可以提高金屬氧化物的載子移動率(電子移動率)。由此，銦含量高的金屬氧化物的載子移動率比銦含量低的金屬氧化物高。
另一方面，金屬氧化物的銦含量及鋅含量變低時，載子移動率變低。因此，當原子個數比為[In]：[M]：[Zn]=0：1：0或接近[In]：[M]：[Zn]=0：1：0時(例如，圖16C中的區域C)，絕緣性變高。
因此，本發明的一個實施方式的金屬氧化物較佳為具有載子移動率高的圖16A的以區域A表示的原子個數比。
具有區域A所示的原子個數比的金屬氧化物，尤其是具有圖16B的區域B所示的原子個數比的金屬氧化物具有高載子移動率、高可靠性且是優良的。
區域B包括[In]：[M]：[Zn]=4：2：3至4：2：4.1的原子個數比及其附近值。附近值例如包括[In]：[M]：[Zn]=5：3：4的原子個數比。另外，區域B包括[In]：[M]：[Zn]=5：1：6的原子個數比及其附近值以及[In]：[M]：[Zn]=5：1：7的原子個數比及其附近值。
注意，金屬氧化物所具有的性質不是僅由原子個數比決定的。即使在原子個數比相同的情況下，也根據形成條件，有時金屬氧化物的性質不同。例如，當使用濺射裝置形成金屬氧化物時，所形成的膜的原子個數比與靶 材的原子個數比偏離。另外，根據成膜時的基板溫度，有時膜的[Zn]小於靶材的[Zn]。因此，圖示的區域是表示金屬氧化物有具有特定特性的傾向時的原子個數比的區域，區域A至區域C的邊界不嚴格。
另外，當金屬氧化物108為In-M-Zn氧化物時，作為濺射靶材較佳為使用包含多晶的In-M-Zn氧化物的靶材。注意，所形成的金屬氧化物108的原子個數比包括上述濺射靶材中的金屬元素的原子個數比的±40%的變動。例如，當用於金屬氧化物108的濺射靶材的組成為In：Ga：Zn=4：2：4.1[原子個數比]時，所形成的金屬氧化物108的組成有時接近於In：Ga：Zn=4：2：3[原子個數比]。此外，當用於金屬氧化物108的濺射靶材的組成為In：Ga：Zn=5：1：7[原子個數比]時，所形成的金屬氧化物108的組成有時接近於In：Ga：Zn=5：1：6[原子個數比]。
金屬氧化物108的能隙為2eV以上，較佳為2.5eV以上。如此，藉由使用能隙較寬的金屬氧化物，可以降低電晶體100的關態電流。
另外，金屬氧化物108較佳為具有非單晶結構。非單晶結構例如包括下述CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor)、多晶結構、微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷態密度最高。
[第三絕緣膜]
絕緣膜116包含氮或氫。作為絕緣膜116，例如可以舉出氮化物絕緣膜。該氮化物絕緣膜可以使用氮化矽、氮氧化矽、氧氮化矽等形成。絕緣膜116中的氫濃度較佳為1×1022atoms/cm3以上。絕緣膜116與金屬氧化物108中的區域108n接觸。因此，與絕緣膜116接觸的區域108n中的雜質(例如，氫)濃度變高，而可以增高區域108n的載子密度。
[第四絕緣膜]
作為絕緣膜118，可以使用氧化物絕緣膜。另外，也可以使用氧化物絕緣膜及氮化物絕緣膜的疊層膜。絕緣膜118例如可以使用氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鎵或Ga-Zn氧化物等。
絕緣膜118較佳為具有阻擋來自外部的氫、水等的障壁膜的功能。
絕緣膜118的厚度可以為30nm以上且500nm以下或者100nm以上且400nm以下。
〈2-3.電晶體的結構實例2〉
接著，將參照圖7A至圖7C對與圖6A至圖6C所示的電晶體不同的結構進行說明。
圖7A是電晶體150的俯視圖，圖7B是圖7A的點劃線X1-X2間的剖面圖，圖7C是圖7A的點劃線Y1-Y2間的剖面圖。
圖7A至圖7C所示的電晶體150包括：基板102上的導電膜106；導電膜106上的絕緣膜104；絕緣膜104上的金屬氧化物108；金屬氧化物108上的絕緣膜110；絕緣膜110上的導電膜112；以及絕緣膜104、金屬氧化物108及導電膜112上的絕緣膜116。
此外，金屬氧化物108具有與圖6A至圖6C所示的電晶體100相同的結構。圖7A至圖7C所示的電晶體150除了上述電晶體100的結構以外還包括導電膜106、開口部143。
開口部143設置在絕緣膜104、110中。此外，導電膜106藉由開口部143與導電膜112電連接。因此，對導電膜106及導電膜112施加同一電位。此外，也可以不設置開口部143，而對導電膜106、導電膜112施加不同電位。或者，也可以不設置開口部143，且將導電膜106用作遮光膜。例如，藉由使用遮光性材料形成導電膜106，可以抑制光從下方照射到第二區域。
當採用電晶體150的結構時，導電膜106具有第一閘極電極(也稱為底閘極電極)的功能，且導電膜112具有第二閘極電極(也稱為頂閘極電極)的功能。此外，絕緣膜104具有第一閘極絕緣膜的功能，且絕緣膜110具有第二閘極絕緣膜的功能。
導電膜106可以使用與上述導電膜112、120a、120b同樣的材料。尤其是，藉由導電膜106使用包含銅的材料形成，可以降低電阻，所以是較 佳的。例如，較佳的是導電膜106採用在氮化鈦膜、氮化鉭膜或鎢膜上設置銅膜的疊層結構，且導電膜120a、120b採用在氮化鈦膜、氮化鉭膜或鎢膜上設置銅膜的疊層結構。此時，藉由將電晶體150用於顯示裝置的像素電晶體和驅動電晶體中的一個或兩個，可以降低產生在導電膜106與導電膜120a之間的寄生電容以及產生在導電膜106與導電膜120b之間的寄生電容。因此，不僅將導電膜106、導電膜120a及導電膜120b用於電晶體150的第一閘極電極、源極電極及汲極電極，而且也可以用於顯示裝置的電源供應佈線、信號供應佈線或連接佈線等。
如此，與上述電晶體100不同地，圖7A至圖7C所示的電晶體150具有在金屬氧化物108的上下包括被用作閘極電極的導電膜的結構。如電晶體150所示，在本發明的一個實施方式的半導體裝置中，也可以設置多個閘極電極。
如圖7B及圖7C所示，金屬氧化物108位於與被用作第一閘極電極的導電膜106及被用作第二閘極電極的導電膜112的每一個相對的位置，夾在兩個被用作閘極電極的導電膜之間。
在通道寬度方向上，導電膜112的長度比金屬氧化物108大，並且金屬氧化物108整體夾著絕緣膜110被導電膜112覆蓋。導電膜112和導電膜106在形成於絕緣膜104及絕緣膜110中的開口部143連接，因此在通道寬度方向上，金屬氧化物108的一個側面夾著絕緣膜110與導電膜112相對。
換言之，導電膜106與導電膜112在形成於絕緣膜104、110中的開口部143中連接，並具有位於金屬氧化物108的側端部的外側的區域。
藉由採用上述結構，可以利用被用作第一閘極電極的導電膜106及被用作第二閘極電極的導電膜112的電場電圍繞電晶體150所包括的金屬氧化物108。如電晶體150那樣，可以將利用第一閘極電極及第二閘極電極的電場電圍繞形成有通道區域的金屬氧化物108的電晶體的裝置結構稱為Surrounded channel(S-channel：圍繞通道)結構。
因為電晶體150具有S-channel結構，所以可以使用導電膜106或導電 膜112對金屬氧化物108有效地施加用來引起通道的電場。由此，電晶體150的電流驅動能力得到提高，從而可以得到高的通態電流特性。此外，由於可以增加通態電流，所以可以使電晶體150微型化。另外，由於電晶體150具有金屬氧化物108被導電膜106及導電膜112圍繞的結構，所以可以提高電晶體150的機械強度。
在電晶體150的通道寬度方向上，可以在金屬氧化物108的沒有形成開口部143的一側形成與開口部143不同的開口部。
此外，如電晶體150那樣，在電晶體包括其間設置有半導體膜的一對閘極電極的情況下，也可以對一個閘極電極供應信號A，並且對另一個閘極電極供應固定電位Vb。另外，也可以對一個閘極電極供應信號A，並且對另一個閘極電極供應信號B。另外，也可以對一個閘極電極供應固定電位Va，並且對另一個閘極電極供應固定電位Vb。
信號A例如為用來控制導通狀態/非導通狀態的信號。信號A也可以為具有電位V1或者電位V2(V1>V2)的兩種電位的數位信號。例如，可以將電位V1設定為高電源電位且將電位V2設定為低電源電位。信號A也可以為類比信號。
固定電位Vb例如為用來控制電晶體的臨界電壓VthA的電位。固定電位Vb可以為電位V1或者電位V2。此時，不需要另外設置用來產生固定電位Vb的電位產生電路，所以是較佳的。固定電位Vb也可以為與電位V1或者電位V2不同的電位。藉由降低固定電位Vb，有時可以提高臨界電壓VthA。其結果，有時可以降低閘極與源極之間的電壓Vgs為0V時的汲極電流，而可以降低包括電晶體的電路的洩漏電流。例如，可以使固定電位Vb低於低電源電位。另一方面，藉由提高固定電位Vb，有時可以降低臨界電壓VthA。其結果，有時可以提高閘極與源極之間的電壓Vgs為高電源電位時的汲極電流，而可以提高包括電晶體的電路的工作速度。例如，可以使固定電位Vb高於低電源電位。
信號B例如為用來控制電晶體的導通狀態/非導通狀態的信號。信號B也可以為具有電位V3或者電位V4(V3>V4)的兩種電位的數位信號。例 如，可以將電位V3設定為高電源電位且將電位V4設定為低電源電位。信號B也可以為類比信號。
在信號A與信號B都是數位信號的情況下，信號B也可以為具有與信號A相同的數位值的信號。此時，有時可以增加電晶體的通態電流，而可以提高包括電晶體的電路的工作速度。此時，信號A的電位V1及電位V2也可以與信號B的電位V3及電位V4不同。例如，當對應於被輸入信號B的閘極的閘極絕緣膜的厚度大於對應於被輸入信號A的閘極的閘極絕緣膜時，可以使信號B的電位振幅(V3-V4)大於信號A的電位振幅(V1-V2)。由此，有時可以使信號A及信號B給電晶體的導通狀態或非導通狀態帶來的影響大致相同。
在信號A與信號B都是數位信號的情況下，信號B也可以為具有與信號A不同的數位值的信號。此時，有時可以分別利用信號A及信號B控制電晶體，而可以實現更高的功能。例如，當電晶體為n通道電晶體時，在僅在信號A為電位V1且信號B為電位V3時該電晶體處於導通狀態的情況下或者在僅在信號A為電位V2且信號B為電位V4時該電晶體處於非導通狀態的情況下，有時可以由一個電晶體實現NAND電路或NOR電路等的功能。另外，信號B也可以為用來控制臨界電壓VthA的信號。例如，信號B也可以在包括電晶體的電路工作的期間與該電路不工作的期間具有不同電位。信號B也可以根據電路的工作模式具有不同電位。此時，信號B有可能沒有信號A那麼頻繁地切換電位。
在信號A與信號B都是類比信號的情況下，信號B也可以具有與信號A相同的電位的類比信號、用常數乘以信號A的電位而得的類比信號、或者將常數加到信號A的電位或從信號A的電位減去常數而得的類比信號等。此時，有時可以增加電晶體的通態電流，而提高包括電晶體的電路的工作速度。信號B也可以為與信號A不同的類比信號。此時，有時可以分別利用信號A及信號B控制電晶體，而可以實現更高的功能。
信號A也可以為數位信號，信號B也可以為類比信號。或者，信號A也可以為類比信號，信號B也可以為數位信號。
當對電晶體的兩個閘極電極供應固定電位時，有時可以將電晶體用作相當於電阻元件的元件。例如，當電晶體為n通道電晶體時，藉由提高(降低)固定電位Va或固定電位Vb，有時可以降低(提高)電晶體的有效電阻。藉由提高(降低)固定電位Va和固定電位Vb，有時可以獲得比只具有一個閘極的電晶體低(高)的有效電阻。
電晶體150的其他組件與上述電晶體100相同，並發揮相同的效果。
在電晶體150上還可以形成絕緣膜。圖7A至圖7C所示的電晶體150在導電膜120a、120b及絕緣膜118上包括絕緣膜122。
絕緣膜122具有使起因於電晶體等的凹凸等平坦的功能。絕緣膜122只要具有絕緣性即可，使用無機材料或有機材料形成。作為該無機材料，可以舉出氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氮化鋁膜等。作為該有機材料，例如可以舉出丙烯酸樹脂或聚醯亞胺樹脂等感光性樹脂材料。
〈2-4.電晶體的結構實例3〉
接著，參照圖8A及圖8B對與圖7A至圖7C所示的電晶體150不同的結構進行說明。
圖8A及圖8B是電晶體160的剖面圖。此外，電晶體160的俯視圖與圖7A所示的電晶體150同樣，所以在此省略說明。
圖8A及圖8B所示的電晶體160與電晶體150的不同之處在於導電膜112的疊層結構、導電膜112的形狀及絕緣膜110的形狀。
電晶體160的導電膜112包括絕緣膜110上的導電膜112_1、導電膜112_1上的導電膜112_2。例如，藉由作為導電膜112_1使用氧化物導電膜，可以對絕緣膜110添加過量氧。上述氧化物導電膜可以利用濺射法在含氧氣的氛圍下形成。此外，作為上述氧化物導電膜例如可以舉出包含銦和錫的氧化物、包含鎢和銦的氧化物、包含鎢和銦和鋅的氧化物、包含鈦和銦的氧化物、包含鈦和銦和錫的氧化物、包含銦和鋅的氧化物、包含矽和銦 和錫的氧化物、包含銦和鎵和鋅的氧化物等。
如圖8B所示，在開口部143中，導電膜112_2與導電膜106連接。當形成開口部143時，在形成將成為導電膜112_1的導電膜之後，形成開口部143，由此可以實現圖8B所示的形狀。當對導電膜112_1使用氧化物導電膜時，藉由採用導電膜112_2與導電膜106連接的結構，可以降低導電膜112與導電膜106的連接電阻。
電晶體160的導電膜112及絕緣膜110為錐形形狀。更明確而言，導電膜112的下端部形成在導電膜112的上端部的外側。此外，絕緣膜110的下端部形成在絕緣膜110的上端部的外側。另外，導電膜112的下端部形成在與絕緣膜110的上端部大致相同的位置上。
藉由電晶體160的導電膜112及絕緣膜110形成為錐形形狀，與電晶體160的導電膜112及絕緣膜110形成為矩形形狀的情況相比，可以提高絕緣膜116的覆蓋性，所以是較佳的。
電晶體160的其他組件與上述電晶體150相同，並發揮相同的效果。
〈2-5.半導體裝置的製造方法〉
下面，參照圖9A至圖11C說明圖7A至圖7C所示的電晶體150的製造方法的一個例子。圖9A至圖11C是說明電晶體150的製造方法的通道長度方向及通道寬度方向的剖面圖。
首先，在基板102上形成導電膜106。接著，在基板102及導電膜106上形成絕緣膜104，在絕緣膜104上形成金屬氧化物膜。然後，藉由將金屬氧化物膜加工為島狀，形成金屬氧化物108a(參照圖9A)。
導電膜106可以選擇上述材料形成。在本實施方式中，作為導電膜106，使用濺射裝置形成50nm厚的鎢膜和400nm厚的銅膜的疊層膜。
作為成為導電膜106的導電膜的加工方法，可以利用濕蝕刻法和/或乾蝕刻法。在本實施方式中，利用濕蝕刻法對銅膜進行蝕刻，然後利用乾蝕 刻法對鎢膜進行蝕刻，對導電膜進行加工而形成導電膜106。
藉由適當地利用濺射法、CVD法、蒸鍍法、脈衝雷射沉積(PLD)法、印刷法及塗佈法等，可以形成絕緣膜104。在本實施方式中，作為絕緣膜104利用PECVD設備形成厚度為400nm的氮化矽膜及厚度為50nm的氧氮化矽膜。
此外，也可以在形成絕緣膜104之後，對絕緣膜104添加氧。作為對絕緣膜104添加的氧，有氧自由基、氧原子、氧原子離子、氧分子離子等。作為添加方法，有離子摻雜法、離子植入法、電漿處理等。另外，也可以在絕緣膜104上形成抑制氧脫離的膜之後，經過該膜對絕緣膜104添加氧。
上述抑制氧脫離的膜可以使用具有銦、鋅、鎵、錫、鋁、鉻、鉭、鈦、鉬、鎳、鐵、鈷和鎢中的一種以上的導電膜或半導體膜形成。
當利用電漿處理添加氧時，藉由利用微波使氧激發而產生高密度的氧電漿，可以增加對絕緣膜104添加的氧量。
另外，當形成金屬氧化物108a時，可以對氧氣體混合惰性氣體(例如，氦氣體、氬氣體、氙氣體等)。在金屬氧化物108a的沉積氣體整體中氧氣體所佔的比率(以下，也稱為氧流量比)為0%以上且30%以下，較佳為5%以上且20%以下。
另外，將金屬氧化物108a的基板溫度設定為室溫以上且180℃以下，較佳為室溫以上且140℃以下即可。在將形成金屬氧化物108a時的基板溫度例如設定為室溫以上且低於140℃時，生產率得到提高，所以是較佳的。
金屬氧化物108a的厚度為3nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且60nm以下。
當作為基板102使用大型玻璃基板(例如，第六代至第十代)時，在形成金屬氧化物108a時的基板溫度為200℃以上且300℃以下的情況下，基板102有可能變形(應變或翹曲)。因此，在使用大型玻璃基板的情況下， 藉由將金屬氧化物108a的基板溫度設定為室溫以上且低於200℃，可以抑制玻璃基板的變形。
另外，需要進行濺射氣體的高度純化。例如，作為用作濺射氣體的氧氣體或氬氣體，使用露點為-40℃以下，較佳為-80℃以下，更佳為-100℃以下，進一步較佳為-120℃以下的高純度氣體，由此可以儘可能地防止水分等混入金屬氧化物。
另外，在藉由濺射法形成金屬氧化物的情況下，較佳為使用低溫泵等吸附式真空抽氣泵對濺射裝置的處理室進行高真空抽氣(抽空到5×10-7Pa至1×10-4Pa左右)以儘可能地去除對金屬氧化物來說是雜質的水等。尤其是，在濺射裝置的待機時處理室內的相當於H2O的氣體分子(相當於m/z=18的氣體分子)的分壓為1×10-4Pa以下，較佳為5×10-5Pa以下。
在本實施方式中，金屬氧化物108a的形成條件是如下條件。
金屬氧化物108a利用濺射法使用In-Ga-Zn金屬氧化物靶材形成。此外，可以適當地設定金屬氧化物108a的形成時的基板溫度及氧流量比。另外，將處理室內的壓力設定為0.6Pa，對設置在濺射裝置中的金屬氧化物靶材供應2500W的AC功率，形成氧化物。
當將所形成的金屬氧化物加工為金屬氧化物108a時，使用濕蝕刻法和/或乾蝕刻法即可。
另外，也可以在形成金屬氧化物108a之後進行加熱處理來實現金屬氧化物108a的脫氫化或脫水化。作為加熱處理的溫度，典型地為150℃以上且低於基板的應變點、250℃以上且450℃以下或者300℃以上且450℃以下。
可以在包含氦、氖、氬、氙、氪等稀有氣體或包含氮的惰性氛圍中進行加熱處理。或者，也可以在惰性氛圍中進行加熱之後在氧氛圍中進行加熱。另外，上述惰性氣體氛圍及氧氛圍較佳為不包含氫、水等。處理時間可以是3分鐘以上且24小時以下。
該加熱處理可以使用電爐、RTA裝置等。藉由使用RTA裝置，可以限定於短時間內在基板的應變點以上的溫度下進行加熱處理。由此，可以縮短加熱處理時間。
邊對金屬氧化物進行加熱邊形成該金屬氧化物，或者在形成金屬氧化物之後進行加熱處理，由此，利用SIMS測得的金屬氧化物中的氫濃度可以為5×1019atoms/cm3以下、1×1019atoms/cm3以下、5×1018atoms/cm3以下、1×1018atoms/cm3以下、5×1017atoms/cm3以下或者1×1016atoms/cm3以下。
接著，在絕緣膜104及金屬氧化物108a上形成絕緣膜110_0(參照圖9B)。
作為絕緣膜110_0，可以藉由使用電漿增強化學氣相沉積裝置(也稱為PECVD設備或者電漿CVD設備)形成氧化矽膜或氧氮化矽膜。此時，作為源氣體，較佳為使用包含矽的沉積氣體及氧化性氣體。作為包含矽的沉積氣體的典型例子，有矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化性氣體，有氧、臭氧、一氧化二氮、二氧化氮等。
另外，作為絕緣膜110_0，可以在如下條件下利用PECVD設備形成缺陷量少的氧氮化矽膜：相對於沉積氣體流量的氧化性氣體流量大於20倍且小於100倍，或者為40倍以上且80倍以下；並且處理室內的壓力低於100Pa，或為50Pa以下。
此外，作為絕緣膜110_0，可以在如下條件下形成緻密的氧化矽膜或氧氮化矽膜：將設置在PECVD設備的抽成真空的處理室內的基板保持在280℃以上且400℃以下的溫度，將源氣體引入處理室內而將處理室內的壓力設定為20Pa以上且250Pa以下，更佳為100Pa以上且250Pa以下，並對設置在處理室內的電極供應高頻功率。
另外，可以藉由使用微波的PECVD法形成絕緣膜110_0。微波是指300MHz至300GHz的頻率範圍。微波的電子溫度低，並且其電子能量小。此外，在被供應的電力中，用於加速電子的比例少，能夠用於更多分子的 離解及電離，並且能夠使密度高的電漿(高密度電漿)激發。因此，電漿對被形成面及沉積物造成的損傷少，由此能夠形成缺陷少的絕緣膜110_0。
另外，可以藉由使用有機矽烷氣體的CVD法形成絕緣膜110_0。作為有機矽烷氣體，可以使用正矽酸乙酯(TEOS：化學式為Si(OC2H5)4)、四甲基矽烷(TMS：化學式為Si(CH3)4)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(SiH(OC2H5)3)、三(二甲胺基)矽烷(SiH(N(CH3)2)3)等含有矽的化合物。藉由利用使用有機矽烷氣體的CVD法，能夠形成覆蓋性高的絕緣膜110_0。
在本實施方式中，作為絕緣膜110_0，使用PECVD設備形成厚度為100nm的氧氮化矽膜。
接著，在利用光微影製程在絕緣膜110_0的所希望的位置上形成遮罩之後，對絕緣膜110_0的一部分及絕緣膜104的一部分進行蝕刻，由此形成到達導電膜106的開口部143(參照圖9C)。
作為開口部143的形成方法，可以使用濕蝕刻法和/或乾蝕刻法。在本實施方式中，利用乾蝕刻法形成開口部143。
接著，以覆蓋開口部143的方式在導電膜106及絕緣膜110_0上形成導電膜112_0。另外，例如在作為導電膜112_0使用金屬氧化膜的情況下，在形成導電膜112_0時有時氧被添加到絕緣膜110_0中(參照圖9D)。
在圖9D中，以箭頭示意性地示出被添加到絕緣膜110_0的氧。藉由以覆蓋開口部143的方式形成導電膜112_0，使導電膜106與導電膜112_0電連接。
當作為導電膜112_0使用金屬氧化膜時，較佳為在包含氧氣體的氛圍下利用濺射法形成導電膜112_0。藉由在包含氧氣體的氛圍下形成導電膜112_0，可以將氧適當地添加到絕緣膜110_0中。另外，作為導電膜112_0的形成方法，不侷限於濺射法，也可以利用其他方法，例如ALD法。
在本實施方式中，作為導電膜112_0，利用濺射法形成100nm厚的In-Ga-Zn氧化物的IGZO膜(In：Ga：Zn=4：2：4.1(原子數比))。另外，可以在形成導電膜112_0之前或之後對絕緣膜110_0進行氧添加處理。該氧添加處理可以與能夠在形成絕緣膜104之後進行的氧添加處理同樣地進行。
接著，在導電膜112_0的所希望的位置上藉由光微影製程形成遮罩140(參照圖10A)。
接著，藉由從遮罩140的上方進行蝕刻，對導電膜112_0及絕緣膜110_0進行加工。另外，在對導電膜112_0及絕緣膜110_0進行加工之後，去除遮罩140。藉由對導電膜112_0及絕緣膜110_0進行加工，形成島狀的導電膜112及島狀的絕緣膜110(參照圖10B)。
在本實施方式中，使用乾蝕刻法對導電膜112_0及絕緣膜110_0進行加工。
另外，當對導電膜112_0及絕緣膜110_0進行加工時，有時金屬氧化物108a的不與導電膜112重疊的區域的厚度變小。另外，當對導電膜112_0及絕緣膜110_0進行加工時，有時絕緣膜104的不與金屬氧化物108a重疊的區域的厚度變小。另外，當對導電膜112_0及絕緣膜110_0進行加工時，有時蝕刻劑或蝕刻氣體(例如，氯等)被添加到金屬氧化物108a中或者導電膜112_0及絕緣膜110_0的構成元素被添加到金屬氧化物108中。
接著，在絕緣膜104、金屬氧化物108及導電膜112上形成絕緣膜116。藉由形成絕緣膜116，與絕緣膜116接觸的金屬氧化物108a的一部分成為區域108n。這裡，與導電膜112重疊的金屬氧化物108a為金屬氧化物108(參照圖10C)。
絕緣膜116可以選擇上述材料形成。在本實施方式中，作為絕緣膜116，使用PECVD設備形成100nm厚的氮氧化矽膜。另外，當形成該氮氧化矽膜時，以220℃進行電漿處理及成膜處理這兩個步驟。該電漿處理的條件為如下：在進行成膜之前將流量為100sccm的氬氣體及流量為1000sccm的氮 氣體引入處理室內；將處理室內的壓力設定為40Pa；以RF電源(27.12MHz)供應1000W的功率。另外，該成膜處理的條件為如下：將流量為50sccm的矽烷氣體、流量為5000sccm的氮氣體以及流量為100sccm的氨氣體引入處理室內；將處理室內的壓力設定為100Pa；以RF電源(27.12MHz)供應1000W的功率。
藉由使用氮氧化矽膜作為絕緣膜116，可以對與絕緣膜116接觸的區域108n供應氮氧化矽膜中的氮或氫。另外，藉由以上述溫度形成絕緣膜116，可以抑制絕緣膜110所包含的過量氧釋放到外部。
接著，在絕緣膜116上形成絕緣膜118(參照圖11A)。
絕緣膜118可以選擇上述材料形成。在本實施方式中，作為絕緣膜118，使用PECVD設備形成300nm厚的氧氮化矽膜。
接著，在利用光微影製程在絕緣膜118的所希望的位置上形成遮罩之後，對絕緣膜118的一部分及絕緣膜116的一部分進行蝕刻，由此形成到達區域108n的開口部141a、141b(參照圖11B)。
作為絕緣膜118及絕緣膜116的蝕刻方法，可以利用濕蝕刻法和/或乾蝕刻法。在本實施方式中，利用乾蝕刻法對絕緣膜118及絕緣膜116進行加工。
接著，以覆蓋開口部141a及141b的方式在區域108n及絕緣膜118上形成導電膜，且將該導電膜加工為所希望的形狀，來形成導電膜120a及120b(參照圖11C)。
導電膜120a及120b可以選擇上述材料形成。在本實施方式中，作為導電膜120a及120b，使用濺射裝置形成50nm厚的鎢膜和400nm厚的銅膜的疊層膜。
作為成為導電膜120a及120b的導電膜的加工方法，可以利用濕蝕刻法和/或乾蝕刻法。在本實施方式中，利用濕蝕刻法對銅膜進行蝕刻，然後 利用乾蝕刻法對鎢膜進行蝕刻，對導電膜進行加工而形成導電膜120a及120b。
接著，以覆蓋導電膜120a、120b及絕緣膜118的方式形成絕緣膜122。
藉由上述製程可以製造圖7A至圖7C所示的電晶體150。
作為構成電晶體150的膜(絕緣膜、金屬氧化物膜、導電膜等)的方法，除了上述方法以外，可以藉由濺射法、化學氣相沉積(CVD)法、真空蒸鍍法、脈衝雷射沉積(PLD)法、ALD法形成。或者，可以藉由塗佈法或印刷法形成。作為成膜方法，典型的有濺射法、電漿增強化學氣相沉積(PECVD)法，但也可以使用熱CVD法。作為熱CVD法的例子，可以舉出有機金屬化學氣相沉積(MOCVD)法。
藉由熱CVD法進行的成膜可以以如下方式來執行：藉由將處理室內的壓力設定為大氣壓或減壓，將源氣體及氧化劑同時供應到處理室內，並使其在基板附近或基板上相互反應而沉積在基板上。如此，由於熱CVD法不產生電漿來形成膜，因此具有不產生起因於電漿損傷的缺陷的優點。
藉由利用MOCVD法等熱CVD法可以形成上述導電膜、絕緣膜、金屬氧化物膜等的膜。
例如，在使用利用ALD法的成膜裝置形成氧化鉿膜時，使用如下兩種氣體：藉由使包含溶劑和鉿前體的液體(鉿醇鹽、四二甲基醯胺鉿(TDMAH、Hf[N(CH3)2]4)或四(乙基甲基醯胺)鉿等鉿醯胺)氣化而得到的源氣體；以及被用作氧化劑的臭氧(O3)。
另外，在使用利用ALD法的成膜裝置形成氧化鋁膜時，使用如下兩種氣體：藉由使包含溶劑和鋁前體的液體(三甲基鋁(TMA、Al(CH3)3)等)氣化而得到的源氣體；以及被用作氧化劑的H2O。作為其它材料有三(二甲基醯胺)鋁、三異丁基鋁、鋁三(2,2,6,6-四甲基-3,5-庚二酮)等。
另外，在使用利用ALD法的成膜裝置形成氧化矽膜時，使六氯乙矽烷 附著在被成膜面上，供應氧化性氣體(O2、一氧化二氮)的自由基使其與附著物起反應。
另外，在使用利用ALD法的成膜裝置形成鎢膜時，依次引入WF6氣體和B2H6氣體形成初始鎢膜，然後使用WF6氣體和H2氣體形成鎢膜。注意，也可以使用SiH4氣體代替B2H6氣體。
另外，在使用利用ALD法的成膜裝置形成金屬氧化物如In-Ga-Zn-O膜時，使用In(CH3)3氣體和O3氣體形成In-O層，然後使用Ga(CH3)3氣體和O3氣體形成Ga-O層，之後使用Zn(CH3)2氣體和O3氣體形成Zn-O層。注意，這些層的順序不侷限於上述例子。此外，也可以使用這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。注意，雖然也可以使用利用Ar等惰性氣體進行起泡而得到的H2O氣體代替O3氣體，但是較佳為使用不包含H的O3氣體。
〈2-6.電晶體的結構實例4〉
圖12A是電晶體300A的俯視圖，圖12B相當於沿著圖12A所示的點劃線X1-X2的切斷面的剖面圖，圖12C相當於沿著圖12A所示的點劃線Y1-Y2的切斷面的剖面圖。此外，在圖12A中，為了方便起見，省略電晶體300A的組件的一部分(用作閘極絕緣膜的絕緣膜等)而進行圖示。此外，有時將點劃線X1-X2方向稱為通道長度方向，將點劃線Y1-Y2方向稱為通道寬度方向。注意，有時在後面的電晶體的俯視圖中也與圖12A同樣地省略組件的一部分。
圖12A至圖12C所示的電晶體300A包括基板302上的導電膜304、基板302及導電膜304上的絕緣膜306、絕緣膜306上的絕緣膜307、絕緣膜307上的金屬氧化物308、金屬氧化物308上的導電膜312a、金屬氧化物308上的導電膜312b。此外，在電晶體300A上，更明確而言，在導電膜312a、312b及金屬氧化物308上設置有絕緣膜314、316及絕緣膜318。
在電晶體300A中，絕緣膜306、307具有電晶體300A的閘極絕緣膜的功能，絕緣膜314、316、318具有電晶體300A的保護絕緣膜的功能。此外，在電晶體300A中，導電膜304具有閘極電極的功能，導電膜312a具 有源極電極的功能，導電膜312b具有汲極電極的功能。
注意，在本說明書等中，有時分別將絕緣膜306、307稱為第一絕緣膜，將絕緣膜314、316稱為第二絕緣膜，將絕緣膜318稱為第三絕緣膜。
圖12A至圖12C所示的電晶體300A採用通道蝕刻型電晶體結構。本發明的一個實施方式的金屬氧化物能夠應用於通道蝕刻型電晶體。
〈2-7.電晶體的結構實例5〉
圖13A是電晶體300B的俯視圖，圖13B相當於沿著圖13A所示的點劃線X1-X2的切斷面的剖面圖，圖13C相當於沿著圖13A所示的點劃線Y1-Y2的切斷面的剖面圖。
圖13A至圖13C所示的電晶體300B包括基板302上的導電膜304、基板302及導電膜304上的絕緣膜306、絕緣膜306上的絕緣膜307、絕緣膜307上的金屬氧化物308、金屬氧化物308上的絕緣膜314、絕緣膜314上的絕緣膜316、藉由設置在絕緣膜314及絕緣膜316中的開口部341a與金屬氧化物308電連接的導電膜312a、藉由設置在絕緣膜314及絕緣膜316中的開口部341b與金屬氧化物308電連接的導電膜312b。此外，在電晶體300B上，更詳細而言，在導電膜312a、312b及絕緣膜316上設置有絕緣膜318。
在電晶體300B中，絕緣膜306、307具有電晶體300B的閘極絕緣膜的功能，絕緣膜314、316具有金屬氧化物308的保護絕緣膜的功能，絕緣膜318具有電晶體300B的保護絕緣膜的功能。此外，在電晶體300B中，導電膜304具有閘極電極的功能，導電膜312a具有源極電極的功能，導電膜312b具有汲極電極的功能。
圖12A至圖12C所示的電晶體300A採用通道蝕刻型結構，而圖13A至圖13C所示的電晶體300B採用通道保護型結構。本發明的一個實施方式的金屬氧化物也能夠應用於通道保護型電晶體。
〈2-8.電晶體的結構實例6〉
圖14A是電晶體300C的俯視圖，圖14B相當於沿著圖14A所示的點劃線X1-X2的切斷面的剖面圖，圖14C相當於沿著圖14A所示的點劃線Y1-Y2的切斷面的剖面圖。
圖14A至圖14C所示的電晶體300C與圖13A至圖13C所示的電晶體300B的不同之處在於絕緣膜314、316的形狀。明確而言，電晶體300C的絕緣膜314、316以島狀設置在金屬氧化物308的通道區域上。其他組件與電晶體300B相同。
〈2-9.電晶體的結構實例7〉
圖15A是電晶體300D的俯視圖，圖15B相當於沿著圖15A所示的點劃線X1-X2的切斷面的剖面圖，圖15C相當於沿著圖15A所示的點劃線Y1-Y2的切斷面的剖面圖。
圖15A至圖15C所示的電晶體300D包括基板302上的導電膜304、基板302及導電膜304上的絕緣膜306、絕緣膜306上的絕緣膜307、絕緣膜307上的金屬氧化物308、金屬氧化物308上的導電膜312a、金屬氧化物308上的導電膜312b、金屬氧化物308及導電膜312a、312b上的絕緣膜314、絕緣膜314上的絕緣膜316、絕緣膜316上的絕緣膜318、絕緣膜318上的導電膜320a、320b。
在電晶體300D中，絕緣膜306、307具有電晶體300D的第一閘極絕緣膜的功能，絕緣膜314、316、318具有電晶體300D的第二閘極絕緣膜的功能。此外，在電晶體300D中，導電膜304具有第一閘極電極的功能，導電膜320a具有第二閘極電極的功能，導電膜320b具有用於顯示裝置的像素電極的功能。此外，導電膜312a具有源極電極的功能，導電膜312b具有汲極電極的功能。
如圖15C所示，導電膜320b在設置在絕緣膜306、307、314、316、318中的開口部342b、342c與導電膜304連接。因此，對導電膜320b和導電膜304施加相同的電位。
在電晶體300D中示出設置開口部342b、342c，且導電膜320b與導電膜304連接的結構，但不侷限於此。例如，也可以採用僅形成開口部342b和開口部342c中的任一個而使導電膜320b與導電膜304連接的結構，或者，不設置開口部342b和開口部342c而不使導電膜320b與導電膜304連接的結構。當採用不使導電膜320b與導電膜304連接的結構時，可以對導電膜320b和導電膜304施加不同的電位。
導電膜320b藉由設置在絕緣膜314、316、318中的開口部342a與導電膜312b連接。
電晶體300D具有上述S-channel結構。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式3
下面，參照圖17和圖18說明可以用於使用本發明的一個實施方式的半導體裝置的顯示裝置的顯示部等的顯示面板的例子。下面例示的顯示面板是包括反射型液晶元件及發光元件的兩種元件且能夠以透過模式和反射模式的兩種模式進行顯示的顯示面板。本發明的一個實施方式的金屬氧化物及包括該金屬氧化物的電晶體適用於顯示裝置的像素的電晶體、用來驅動顯示裝置的驅動器或者對顯示裝置供應資料的LSI等。
〈顯示面板的結構實例〉
圖17是本發明的一個實施方式的顯示面板600的透視示意圖。顯示面板600包括將基板651與基板661貼合在一起的結構。在圖17中，以虛線表示基板661。
顯示面板600包括顯示部662、電路659及佈線666等。基板651例如設置有電路659、佈線666及被用作像素電極的導電膜663等。另外，圖17示出在基板651上安裝有IC673及FPC672的例子。由此，圖17所示的結構可以說是包括顯示面板600、FPC672及IC673的顯示模組。
作為電路659，例如可以使用用作掃描線驅動電路的電路。
佈線666具有對顯示部662及電路659供應信號或電力的功能。該信號或電力從外部經由FPC672或者從IC673輸入到佈線666。
圖17示出利用COG(Chip On Glass：晶粒玻璃接合)方式等對基板651設置IC673的例子。例如，可以對IC673適用用作掃描線驅動電路或信號線驅動電路的IC。另外，當顯示面板600具備用作掃描線驅動電路或信號線驅動電路的電路，或者將用作掃描線驅動電路或信號線驅動電路的電路設置在外部且藉由FPC672輸入用來驅動顯示面板600的信號時，也可以不設置IC673。另外，也可以將IC673利用COF(Chip On Film：薄膜覆晶封裝)方式等安裝於FPC672。
圖17示出顯示部662的一部分的放大圖。在顯示部662中以矩陣狀配置有多個顯示元件所包括的導電膜663。在此，導電膜663具有反射可見光的功能且被用作下述液晶元件640的反射電極。
此外，如圖17所示，導電膜663包括開口。再者，在導電膜663的基板651一側包括發光元件660。來自發光元件660的光透過導電膜663的開口發射到基板661一側。
〈剖面結構實例〉
圖18示出圖17所例示的顯示面板中的包括FPC672的區域的一部分、包括電路659的區域的一部分及包括顯示部662的區域的一部分的剖面的例子。
顯示面板在基板651與基板661之間包括絕緣膜620。另外，在基板651與絕緣膜620之間包括發光元件660、電晶體601、電晶體605、電晶體606及彩色層634等。另外，在絕緣膜620與基板661之間包括液晶元件640、彩色層631等。另外，基板661隔著黏合層641與絕緣膜620黏合，基板651隔著黏合層642與絕緣膜620黏合。
電晶體606與液晶元件640電連接，而電晶體605與發光元件660電連接。因為電晶體605和電晶體606都形成在絕緣膜620的基板651一側的面上，所以它們可以藉由同一製程製造。
基板661設置有彩色層631、遮光膜632、絕緣層621及被用作液晶元件640的共用電極的導電膜613、配向膜633b、絕緣層617等。絕緣層617被用作用來保持液晶元件640的單元間隙的間隔物。
在絕緣膜620的基板651一側設置有絕緣膜681、絕緣膜682、絕緣膜683、絕緣膜684、絕緣膜685等絕緣層。絕緣膜681的一部分被用作各電晶體的閘極絕緣層。絕緣膜682、絕緣膜683及絕緣膜684以覆蓋各電晶體等的方式設置。此外，絕緣膜685以覆蓋絕緣膜684的方式設置。絕緣膜684及絕緣膜685具有平坦化層的功能。此外，這裡示出作為覆蓋電晶體等的絕緣層包括絕緣膜682、絕緣膜683及絕緣膜684的三層的情況，但是絕緣層不侷限於此，也可以為四層以上、單層或兩層。如果不需要，則可以不設置用作平坦化層的絕緣膜684。
另外，電晶體601、電晶體605及電晶體606包括其一部分用作閘極的導電膜654、其一部分用作源極或汲極的導電層652、半導體膜653。在此，對經過同一導電膜的加工而得到的多個層附有相同的陰影線。
液晶元件640是反射型液晶元件。液晶元件640包括層疊有導電膜635、液晶層612及導電膜613的疊層結構。另外，設置有與導電膜635的基板651一側接觸的反射可見光的導電膜663。導電膜663包括開口655。另外，導電膜635及導電膜613包含使可見光透過的材料。此外，在液晶層612和導電膜635之間設置有配向膜633a，並且在液晶層612和導電膜613之間設置有配向膜633b。此外，在基板661的外側的面上設置有偏光板656。
在液晶元件640中，導電膜663具有反射可見光的功能，導電膜613具有透過可見光的功能。從基板661一側入射的光被偏光板656偏振，透過導電膜613、液晶層612，且被導電膜663反射。而且，再次透過液晶層612及導電膜613而到達偏光板656。此時，由施加到導電膜663及導電膜635和導電膜613之間的電壓控制液晶的配向，從而可以控制光的光學調變。 也就是說，可以控制經過偏光板656發射的光的強度。此外，由於特定的波長區域之外的光被彩色層631吸收，因此被提取的光例如呈現紅色。
發光元件660是底部發射型發光元件。發光元件660具有從絕緣膜620一側依次層疊有導電層643、EL層644及導電層645b的結構。另外，設置有覆蓋導電層645b的導電層645a。導電層645b包含反射可見光的材料，導電層643及導電層645a包含使可見光透過的材料。發光元件660所發射的光經過彩色層634、絕緣膜620、開口655及導電膜613等射出到基板661一側。
在此，如圖18所示，開口655較佳為設置有透過可見光的導電膜635。由此，液晶在與開口655重疊的區域中也與其他區域同樣地配向，從而可以抑制因在該區域的邊境部產生液晶的配向不良而產生非意圖的漏光。
在此，作為設置在基板661的外側的面的偏光板656，可以使用直線偏光板，也可以使用圓偏光板。作為圓偏光板，例如可以使用將直線偏光板和四分之一波相位差板層疊而成的偏光板。由此，可以抑制外光反射。此外，藉由根據偏光板的種類調整用於液晶元件640的液晶元件的單元間隙、配向、驅動電壓等來實現所希望的對比度，即可。
在覆蓋導電層643的端部的絕緣膜646上設置有絕緣膜647。絕緣膜647具有抑制絕緣膜620與基板651之間的距離過近的間隙物的功能。另外，當使用陰影遮罩(金屬遮罩)形成EL層644及導電層645a時，絕緣膜647可以具有抑制該陰影遮罩接觸於被形成面的功能。另外，如果不需要則可以不設置絕緣膜647。
電晶體605的源極和汲極中的一個藉由導電層648與發光元件660的導電層643電連接。
電晶體606的源極和汲極中的一個藉由連接部607與導電膜663電連接。導電膜635與導電膜663接觸，它們彼此電連接。在此，連接部607是使設置在絕緣膜620的雙面上的導電層藉由形成在絕緣膜620中的開口彼此電連接的部分。
在基板651與基板661不重疊的區域中設置有連接部604。連接部604藉由連接層649與FPC672電連接。連接部604具有與連接部607相同的結構。在連接部604的頂面上露出對與導電膜635同一的導電膜進行加工來獲得的導電層。因此，藉由連接層649可以使連接部604與FPC672電連接。
在設置有黏合層641的一部分的區域中設置有連接部687。在連接部687中，藉由連接器686使對與導電膜635同一的導電膜進行加工來獲得的導電層和導電膜613的一部分電連接。由此，可以將從連接於基板651一側的FPC672輸入的信號或電位藉由連接部687供應到形成在基板661一側的導電膜613。
例如，連接器686可以使用導電粒子。作為導電粒子，可以採用表面覆蓋有金屬材料的有機樹脂或二氧化矽等的粒子。作為金屬材料，較佳為使用鎳或金，因為其可以降低接觸電阻。另外，較佳為使用由兩種以上的金屬材料以層狀覆蓋的粒子諸如由鎳以及金覆蓋的粒子。另外，連接器686較佳為採用能夠彈性變形或塑性變形的材料。此時，有時導電粒子的連接器686成為圖18所示那樣的在縱向上被壓扁的形狀。藉由具有該形狀，可以增大連接器686與電連接於該連接器的導電層的接觸面積，從而可以降低接觸電阻並抑制接觸不良等問題發生。
連接器686較佳為以由黏合層641覆蓋的方式配置。例如，可以將連接器686分散在固化之前的黏合層641。
在圖18中，作為電路659的例子，示出設置有電晶體601的例子。
在圖18中，作為電晶體601及電晶體605的例子，應用由兩個閘極夾著形成有通道的半導體膜653的結構。一個閘極由導電膜654構成，而另一個閘極由隔著絕緣膜682與半導體膜653重疊的導電膜623構成。藉由採用這種結構，可以控制電晶體的臨界電壓。此時，也可以藉由連接兩個閘極並對該兩個閘極供應同一信號來驅動電晶體。與其他電晶體相比，這種電晶體能夠提高場效移動率，而可以增大通態電流。其結果是，可以製造能夠進行高速驅動的電路。再者，能夠縮小電路部的佔有面積。藉由使 用通態電流高的電晶體，即使在使顯示面板大型化或高清晰化時佈線數增多，也可以降低各佈線的信號延遲，並且可以抑制顯示的不均勻。
電路659所包括的電晶體與顯示部662所包括的電晶體也可以具有相同的結構。此外，電路659所包括的多個電晶體可以都具有相同的結構或不同的結構。另外，顯示部662所包括的多個電晶體可以都具有相同的結構或不同的結構。
覆蓋各電晶體的絕緣膜682和絕緣膜683中的至少一個較佳為使用水或氫等雜質不容易擴散的材料。亦即，可以將絕緣膜682或絕緣膜683用作障壁膜。藉由採用這種結構，可以有效地抑制雜質從外部擴散到電晶體中，從而能夠實現可靠性高的顯示面板。
在基板661一側設置有覆蓋彩色層631、遮光膜632的絕緣層621。絕緣層621可以具有平坦化層的功能。藉由使用絕緣層621可以使導電膜613的表面大致平坦，可以使液晶層612的配向狀態成為均勻。
對製造顯示面板600的方法的例子進行說明。例如，在包括剝離層的支撐基板上依次形成導電膜635、導電膜663及絕緣膜620，形成電晶體605、電晶體606及發光元件660等，然後使用黏合層642貼合基板651和支撐基板。之後，藉由在剝離層和絕緣膜620之間的介面及剝離層和導電膜635之間的介面進行剝離，去除支撐基板及剝離層。此外，另外準備預先形成有彩色層631、遮光膜632、導電膜613等的基板661。而且，對基板651或基板661滴下液晶，並由黏合層641貼合基板651和基板661，從而可以製造顯示面板600。
作為剝離層，可以適當地選擇在與絕緣膜620及導電膜635之間的介面產生剝離的材料。特別是，作為剝離層，使用包含鎢等高熔點金屬材料的層和包含該金屬材料的氧化物的層的疊層，並且較佳為作為剝離層上的絕緣膜620使用層疊有多個氮化矽、氧氮化矽、氮氧化矽等的層。當將高熔點金屬材料用於剝離層時，可以提高在形成剝離層之後形成的層的形成溫度，從而可以降低雜質濃度並實現可靠性高的顯示面板。
作為導電膜635，較佳為使用金屬氧化物或金屬氮化物等氧化物或氮化物。在使用金屬氧化物時，將氫濃度、硼濃度、磷濃度、氮濃度及其他雜質的濃度以及氧缺陷量中的至少一個比用於電晶體的半導體層高的材料用於導電膜635，即可。
〈各組件〉
下面，說明上述各組件。此外，省略具有與上述實施方式所示的功能相同的功能的結構的說明。
[黏合層]
作為各黏合層，可以使用紫外線硬化型黏合劑等光硬化型黏合劑、反應硬化型黏合劑、熱固性黏合劑、厭氧黏合劑等各種硬化型黏合劑。作為這些黏合劑，可以舉出環氧樹脂、丙烯酸樹脂、矽酮樹脂、酚醛樹脂、聚醯亞胺樹脂、醯亞胺樹脂、PVC(聚氯乙烯)樹脂、PVB(聚乙烯醇縮丁醛)樹脂、EVA(乙烯-醋酸乙烯酯)樹脂等。尤其較佳為使用環氧樹脂等透濕性低的材料。另外，也可以使用兩液混合型樹脂。此外，也可以使用黏合薄片等。
另外，在上述樹脂中也可以包含乾燥劑。例如，可以使用鹼土金屬的氧化物(氧化鈣或氧化鋇等)那樣的藉由化學吸附吸附水分的物質。或者，也可以使用沸石或矽膠等藉由物理吸附來吸附水分的物質。當在樹脂中包含乾燥劑時，能夠抑制水分等雜質進入元件，從而顯示面板的可靠性得到提高，所以是較佳的。
此外，藉由在上述樹脂中混合折射率高的填料或光散射構件，可以提高光提取效率。例如，可以使用氧化鈦、氧化鋇、沸石、鋯等。
[連接層]
作為連接層，可以使用異方性導電膜(ACF：Anisotropic Conductive Film)、異方性導電膏(ACP：Anisotropic Conductive Paste)等。
[彩色層]
作為能夠用於彩色層的材料，可以舉出金屬材料、樹脂材料、包含顏 料或染料的樹脂材料等。
[遮光層]
作為能夠用於遮光層的材料，可以舉出碳黑、鈦黑、金屬、金屬氧化物或包含多個金屬氧化物的固溶體的複合氧化物等。遮光層也可以為包含樹脂材料的膜或包含金屬等無機材料的薄膜。另外，也可以對遮光層使用包含彩色層的材料的膜的疊層膜。例如，可以採用包含用於使某個顏色的光透過的彩色層的材料的膜與包含用於使其他顏色的光透過的彩色層的材料的膜的疊層結構。藉由使彩色層與遮光層的材料相同，除了可以使用相同的裝置以外，還可以簡化製程，因此是較佳的。
以上是關於各組件的說明。
〈製造方法實例〉
在此，對使用具有撓性的基板的顯示面板的製造方法的例子進行說明。
在此，將包括顯示元件、電路、佈線、電極、彩色層及遮光層等光學構件以及絕緣層等的層總稱為元件層。例如，元件層包括顯示元件，除此以外還可以包括與顯示元件電連接的佈線、用於像素或電路的電晶體等元件。
另外，在此，將在顯示元件完成(製程結束)的階段中支撐元件層且具有撓性的構件稱為基板。例如，基板在其範圍中也包括其厚度為10nm以上且300μm以下的極薄的薄膜等。
作為在具有撓性且具備絕緣表面的基板上形成元件層的方法，典型地有如下兩種方法。一個方法是在基板上直接形成元件層的方法。另一個方法是在與基板不同的支撐基板上形成元件層之後分離元件層與支撐基板而將元件層轉置於基板的方法。另外，在此沒有詳細的說明，但是除了上述兩個方法以外，還有如下方法：在沒有撓性的基板上形成元件層，藉由拋光等使該基板變薄而使該基板具有撓性的方法。
當構成基板的材料對元件層的形成製程中的加熱具有耐熱性時，若在基板上直接形成元件層，則可使製程簡化，所以是較佳的。此時，若在將基板固定於支撐基板的狀態下形成元件層，則可使裝置內及裝置之間的傳送變得容易，所以是較佳的。
另外，當採用在將元件層形成在支撐基板上後將其轉置於基板的方法時，首先在支撐基板上層疊剝離層和絕緣層，在該絕緣層上形成元件層。接著，將元件層與支撐基板之間進行剝離並將元件層轉置於基板。此時，選擇在支撐基板材料與剝離層的介面、剝離層與絕緣層的介面或剝離層中發生剝離的材料即可。在上述方法中，藉由將高耐熱性材料用於支撐基板及剝離層，可以提高形成元件層時所施加的溫度的上限，從而可以形成包括更高可靠性的元件的元件層，所以是較佳的。
例如，較佳的是，作為剝離層使用包含鎢等高熔點金屬材料的層與包含該金屬材料的氧化物的層的疊層，作為剝離層上的絕緣層使用層疊多個氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層等的層。
作為元件層與支撐基板之間進行剝離的方法，例如可以舉出如下方法：施加機械力量的方法；對剝離層進行蝕刻的方法；使液體滲透到剝離介面的方法；等。另外，可以藉由利用形成剝離介面的兩層的熱膨脹的差異，對支撐基板進行加熱或冷卻而進行剝離。
另外，當能夠在支撐基板與絕緣層的介面進行剝離時，可以不設置剝離層。
例如，也可以作為支撐基板使用玻璃，作為絕緣層使用聚醯亞胺等有機樹脂。此時，也可以藉由使用雷射等對有機樹脂的一部分局部性地進行加熱，或者藉由使用銳利的構件物理性地切斷或打穿有機樹脂的一部分等來形成剝離的起點，由此在玻璃與有機樹脂的介面進行剝離。當作為上述有機樹脂使用感光材料時，容易形成開口部等的形狀，所以是較佳的。上述雷射例如較佳為可見光線至紫外線的波長區域的光。例如，可以使用波長為200nm以上且400nm以下，較佳為250nm以上且350nm以下的光。尤其是，當使用波長為308nm的準分子雷射，生產率得到提高，所以是較 佳的。另外，也可以使用作為Nd：YAG雷射的第三諧波的波長為355nm的UV雷射等固體UV雷射(也稱為半導體UV雷射)。
另外，也可以在支撐基板與由有機樹脂構成的絕緣層之間設置發熱層，藉由對該發熱層進行加熱，由此在該發熱層與絕緣層的介面進行剝離。作為發熱層，可以使用藉由電流流過發熱的材料、藉由吸收光發熱的材料、藉由施加磁場發熱的材料等各種材料。例如，作為發熱層的材料，可以使用選自半導體、金屬及絕緣體中的材料。
在上述方法中，可以在進行剝離之後將由有機樹脂構成的絕緣層用作基板。
以上是對撓性顯示面板的製造方法的說明。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式4
在本實施方式中，對本發明的一個實施方式的金屬氧化物進行說明。
本發明的一個實施方式的金屬氧化物包含In(銦)及M(M表示Al、Ga、Y或Sn)、Zn(鋅)。M尤其較佳為Ga(鎵)。以下，以M為Ga進行說明。
這裡，對在In-Ga-Zn氧化物中作為雜質存在有矽(Si)、硼(B)或碳(C)的情況進行說明。
〈計算模型及計算方法〉
首先，使用基準的不包含雜質的In-Ga-Zn氧化物的非晶狀態模型、對基準的模型追加一個Si原子的模型、對基準的模型追加一個B原子的模型以及對基準的模型追加一個C原子的模型進行計算。
明確而言，作為基準的結晶模型使用圖19A所示的[In]：[Ga]：[Zn]：[O]=1：1：1：4的模型700。此外，模型700由112個原子構成。
此外，具有CAC構成的In-M-Zn氧化物嚴格地說不是非晶狀態。另一方面，具有CAC構成的In-M-Zn氧化物的結晶性比具有CAAC結構的In-M-Zn氧化物的結晶性低。因此，為了降低結晶結構的影響且確認鍵合狀態，為方便起見使用非晶狀態的模型。
在模型700中，作為雜質存在有Si原子、B原子或C原子，在模型700的晶格間位點(site)配置一個Si原子、一個B原子或一個C原子。此外，對由112個原子構成的模型700追加一個雜質。因此，模型中的雜質濃度大約相當於7×1020[個/cm3]。
圖20A示出在作為雜質存在有Si原子的情況下從一個Si原子與四個O原子鍵合的模型抽取Si原子附近的局部結構702。此外，圖20C示出從一個Si原子與三個O原子及一個Ga原子鍵合的模型抽取Si原子附近的局部結構704。
在作為雜質存在有B原子的情況下，圖21A示出從一個B原子與三個O原子鍵合的模型抽取B原子附近的局部結構706，圖21C示出從模型抽取B原子附近的局部結構708。
在作為雜質存在有C原子的情況下，圖22A示出從一個C原子與兩個O原子及一個Ga原子鍵合的模型抽取C原子附近的局部結構710，圖22C示出從一個C原子與一個O原子及一個Ga原子鍵合的模型抽取C原子附近的局部結構712。
以下示出具體的計算內容。此外，在原子緩和計算中，使用第一原理電子狀態計算程式VASP(Vienna ab initio simulation package)。下表示出計算條件。
〈狀態密度〉
圖19B示出圖19A中的狀態密度圖。此外，在圖19B中，以費米能階(電子佔有的能階中最高能階的能量)為橫軸上的0eV的方式進行調整。從圖19B可確認到電子佔有價帶頂，沒有存在隙能階。
圖20B及圖20D示出作為雜質追加一個Si原子的情況的狀態密度圖。此外，圖20B示出具有圖20A所示的局部結構702的情況的狀態密度圖。圖20D示出具有圖20C所示的局部結構704的情況的狀態密度圖。
從圖20B及圖20D可知在混入Si原子時費米能階位於導帶內。因此可知因Si原子而在In-Ga-Zn氧化物中產生載子(也可以說是n化)。
再者，圖21B及圖21D示出作為雜質追加一個B原子的情況的狀態密度圖。此外，圖21B示出具有圖21A所示的局部結構706的情況的狀態密度圖。圖21D示出具有圖21C所示的局部結構708的情況的狀態密度圖。
從圖21B及圖21D可知在混入B原子時費米能階位於導帶內。因此，可知因B原子而在In-Ga-Zn氧化物中產生載子(也可以說是n化)。
圖22B及圖22D示出作為雜質追加1個C原子的情況的狀態密度圖。此外，圖22B示出具有圖22A所示的局部結構710的情況的狀態密度圖。圖22D示出具有圖22C所示的局部結構712的情況的狀態密度圖。
從圖22B及圖22D可知在混入C原子時費米能階位於導帶內。由此可知，因C原子而在In-Ga-Zn氧化物中產生載子(也可以說是n化)。
這是因為Si及B的電負性比O更靠近In、Ga及Zn，所以Si原子及B原子在In-Ga-Zn氧化物中作為陽離子存在的可能性高。由此，可估計產生載子。
此外，可估計由於C的電負性位於In、Ga、Zn與O的中間，所以與金屬及O鍵合，但是基本上作為陽離子容易存在。
此外，Si原子、B原子及C原子與O原子的鍵合比In原子、Ga原子及Zn原子與O原子的鍵合強。因此，當混入Si原子、B原子及C原子時，與In原子、Ga原子及Zn原子鍵合的O原子被Si原子、B原子及C原子奪取。因此，可估計相當於氧缺陷的深能階。
本實施方式所示的結構、方法可以與其他實施方式所示的結構、方法適當地組合而實施。
實施例1
在本實施例中，說明使用各種測定方法對形成在基板上的本發明的一個實施方式的金屬氧化物進行測定的結果。此外，在本實施例中，製造樣本1A、樣本1B、樣本1C、樣本1D、樣本1E、樣本1F、樣本1G、樣本1H及樣本1J。
〈樣本的結構及製造方法〉
以下，對本發明的一個實施方式的樣本1A、樣本1B、樣本1C、樣本1D、樣本1E、樣本1F、樣本1G、樣本1H及樣本1J進行說明。樣本1A至樣本1J包括基板、基板上的金屬氧化物。
樣本1A至樣本1J在形成金屬氧化物時的溫度及氧流量比上不同。下表示出樣本1A至樣本1J的金屬氧化物的形成時的溫度及氧流量比。
[表2]
接著，對各樣本的製造方法進行說明。
首先，作為基板使用玻璃基板。接著，使用濺射裝置在基板上作為金屬氧化物形成厚度為100nm的In-Ga-Zn氧化物。成膜條件為如下：將處理室內的壓力設定為0.6Pa；作為靶材使用金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])。另外，藉由對設置在濺射裝置內的金屬氧化物靶材供應2500W的AC功率，形成金屬氧化物。
藉由作為形成金屬氧化物時的條件採用上述表所示的成膜溫度及氧流量比，製造樣本1A至樣本1J。
藉由上述製程，製造本實施例的樣本1A至樣本1J。
〈X射線繞射分析〉
在本節中，說明對玻璃基板上的金屬氧化物進行X射線繞射(XRD：X-ray diffraction)測定的結果。作為XRD裝置，使用Bruker公司製造的D8 ADVANCE。條件為如下：利用Out-of-plane法進行θ/2θ掃描，掃描範圍為15deg.至50deg.，步進寬度為0.02deg.，掃描速度為3.0deg./分。
圖23示出利用Out-of-plane法測定XRD譜的結果。
圖23所示的XRD譜示出成膜時的基板溫度越高或成膜時的氧氣體流量比越高，2θ=31°附近的峰值強度則越大。另外，已知2θ=31°附近的峰值來源於在大致垂直於被形成面或頂面的方向上具有c軸配向性的結晶性IGZO化合物(也稱為CAAC-IGZO)。
另外，如圖23的XRD譜所示，成膜時的基板溫度越低或氧氣體流量比越低，峰值則越不明顯。因此，可知在成膜時的基板溫度低或氧氣體流量比低的樣本中，觀察不到測定區域的a-b面方向及c軸方向的配向。
〈TEM影像及電子繞射〉
在本節中，說明對樣本1A、樣本1D及樣本1J利用HAADF-STEM(High-Angle Annular Dark Field Scanning Transmission Electron Microscope：高角度環形暗場-掃描穿透式電子顯微鏡)進行觀察及分析的結果(以下，也將利用HAADF-STEM取得的影像稱為TEM影像)。
此外，在本節中，說明對藉由樣本1A、樣本1D及樣本1J照射束徑為1nm的電子束(也稱為奈米束)取得電子繞射圖案的結果。
此外，利用球面像差校正功能得到平面TEM影像。在取得HAADF-STEM影像時，使用日本電子株式會社製造的原子解析度分析電子顯微鏡JEM-ARM200F，將加速電壓設定為200kV，照射束徑大致為0.1nmΦ的電子束。
藉由以恆定速度進行35秒的電子射線照射，觀察電子繞射圖案。
圖24A示出樣本1A的剖面TEM影像，圖24B示出取得樣本1A的電子繞射圖案的結果。圖24C示出樣本1D的剖面TEM影像，圖24D示出取得樣本1D的電子繞射圖案的結果。圖24E示出樣本1J的剖面TEM影像，圖24F示出取得樣本1J的電子繞射圖案的結果。
這裡可知，例如，當對包含InGaZnO4結晶的CAAC-OS在平行於樣本面的方向上入射束徑為300nm的電子束時，獲得了包含起因於InGaZnO4結晶的(009)面的斑點的繞射圖案。換言之，CAAC-OS具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，當對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子束時，確認到環狀繞射圖案。換言之，CAAC-OS不具有a軸配向性及b軸配向性。
當使用大束徑(例如，50nm以上)的電子束對具有微晶的金屬氧化物(尤其是，在具有與半導體相同的功能時，稱為nano crystalline oxide semiconductor。以下稱為nc-OS)進行電子繞射時，觀察到類似光暈圖案的繞射圖案。另外，當使用小束徑(例如，小於50nm)的電子束對具有微晶的金屬氧化物進行奈米束電子繞射時，觀察到亮點(斑點)。另外，在具有微晶的金屬氧化物的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，有時在環狀區域內觀察到多個亮點。
如圖24A所示，從剖面TEM觀察結果在樣本1A中觀察到微晶(nano crystal。以下，也稱為nc)。此外，如圖24B所示，可以從樣本1A的電子繞射圖案的結果觀察到如圓圈那樣的(環狀的)亮度高的區域。此外，可以在環狀的區域中觀察到多個斑點。
如圖24C所示，從剖面TEM觀察結果在樣本1D中觀察到CAAC結構及微晶。此外，如圖24D所示，可以從樣本1D的電子繞射圖案的結果觀察到如圓圈那樣的(環狀的)亮度高的區域。此外，可以在環狀的區域中觀察到多個斑點。另外，稍微觀察到包括起因於(009)面的斑點的繞射圖案。
另一方面，如圖24E所示，從樣本1J的剖面TEM觀察結果明確地確認到示出CAAC結構的層狀的排列。此外，如圖24F所示，從樣本1J的電子繞射圖案的結果明確地觀察到起因於(009)面的斑點。
如上那樣的剖面TEM影像及平面TEM影像中被觀察的特徵是片面地觀察金屬氧化物的結構的。
接著，圖25A至圖25L示出藉由對樣本1A照射束徑為1nm的電子束(也稱為奈米束)，來取得電子繞射圖案的結果。
觀察圖25A所示的樣本1A的平面TEM影像中的黑點a1、黑點a2、黑點a3、黑點a4及黑點a5的電子繞射圖案。電子繞射圖案的觀察以恆定速度照射電子束35秒鐘的方式進行。圖25C示出黑點a1的結果，圖25D示出黑點a2的結果，圖25E示出黑點a3的結果，圖25F示出黑點a4的結果，圖25G示出黑點a5的結果。
在圖25C、圖25D、圖25E、圖25F及圖25G中，觀察到環狀的亮度高的區域。另外，在環狀區域內觀察到多個斑點。
觀察圖25B所示的樣本1A的剖面TEM影像中的黑點b1、黑點b2、黑點b3、黑點b4及黑點b5的電子繞射圖案。圖25H示出黑點b1的結果，圖25I示出黑點b2的結果，圖25J示出黑點b3的結果，圖25K示出黑點b4的結果，圖25L示出黑點b5的結果。
在圖25H、圖25I、圖25J、圖25K及圖25L中，觀察到環狀的亮度高的區域。另外，在環狀區域內觀察到多個斑點。
也就是說，可知樣本1A具有nc結構，其性質與非晶結構的金屬氧化物及單晶結構的金屬氧化物都明顯不同。
如上所述，樣本1A及樣本1D的電子繞射圖案具有環狀的亮度高的區域且在該環狀區域內出現多個亮點。因此，可知樣本1A為其電子繞射圖案示出微晶的金屬氧化物，在平面方向及剖面方向上不具有配向性。此外，可知樣本1D為nc結構及CAAC結構的混合材料。
另一方面，樣本1J的電子繞射圖案具有起因於InGaZnO4結晶的(009)面的斑點。因此，可知樣本1J具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。
〈TEM影像的影像分析〉
在本節中，說明對樣本1A、樣本1C、樣本1D、樣本1F、樣本1G利用HAADF-STEM進行觀察及分析的結果。
以下，說明對平面TEM影像進行影像分析的結果。此外，利用球面像差校正功能得到平面TEM影像。在取得平面TEM影像時，使用日本電子株式會社製造的原子解析度分析電子顯微鏡JEM-ARM200F，將加速電壓設定為200kV，照射束徑大致為0.1nmΦ的電子束。
圖26示出樣本1A、樣本1C、樣本1D、樣本1F、樣本1G及樣本1J的平面TEM影像及對平面TEM影像進行影像處理的影像。此外，在圖26中，左圖示出平面TEM影像，右圖示出對左圖的平面TEM影像進行影像處理的影像。
以下，說明影像處理及影像分析的方法。首先，作為影像處理，藉由對圖26所示的平面TEM影像進行快速傳立葉變換(FFT：Fast Fourier Transform)處理，獲取FFT影像。接著，以保留所獲取的FFT影像中的2.8nm-1至5.0nm-1的範圍的方式進行遮罩處理。接著，對經過遮罩處理的FFT影像進行快速傅立葉逆變換(IFFT：Inverse Fast Fourier Transform)處理而獲取FFT濾波影像。
在影像分析中，首先，從FFT濾波影像抽出晶格點。晶格點的抽出藉由如下步驟進行。首先，進行去除FFT濾波影像的雜訊的處理。藉由根據下式使半徑為0.05nm的範圍內的亮度平滑化而進行去除雜訊的處理。
在此，S_Int(x，y)表示座標(x，y)上的被平滑化的亮度，r表示座標(x，y)與座標(x’，y’)之間的距離，Int(x’，y’)表示座標(x’，y’)上的亮度。在計算中，當r為0時，r被認為1。
接著，探索晶格點。晶格點的條件是其亮度比半徑為0.22nm內的所有 的晶格點候補的亮度高的座標。在此，抽出晶格點候補。如果晶格點的半徑為0.22nm內，則可以減少雜訊導致的晶格點的無檢測的頻率。此外，由於在TEM影像中在晶格點間有固定距離，所以在半徑為0.22nm內包括兩個以上的晶格點的可能性低。
接著，以被抽出的晶格點候補為中心抽出半徑為0.22nm內的亮度最高的座標，而更新晶格點候補。反復抽出晶格點候補，不出現新晶格點候補時的座標被認定晶格點。與此同樣，在從被認定的晶格點離開大於0.22nm的位置上認定新晶格點。如此，在所有範圍中認定晶格點。將所得到的多個晶格點總稱為晶格點群。
接著，參照圖27A、圖27B及圖27C所示的示意圖以及圖27D所示的流程圖說明從所抽出的晶格點群導出六角形晶格的角度的方法。首先，決定基準晶格點，連結最鄰近的六個鄰近晶格點，而形成六角形晶格。然後，導出在該六角形晶格的中心點的基準晶格點與頂點的各晶格點之間的距離的平均值R(參照圖27A、圖27D的步驟S101)。以所算出的R為在上述基準晶格點與各頂點之間的距離，形成以基準晶格點為中心點的正六角形(參照圖27B、圖27D的步驟S102)。此時，將正六角形的各頂點與最鄰近於該各頂點的鄰近晶格點之間的距離稱為距離d1、距離d2、距離d3、距離d4、距離d5及距離d6(參照圖27C、圖27D的步驟S103)。接著，以中心點為基準將正六角形按每個0.1°從0°旋轉到60°，而算出旋轉的正六角形與六角形晶格的平均偏差[D=(d1+d2+d3+d4+d5+d6)/6](參照圖27D的步驟S104)。並且，算出平均偏差D最小時的正六角形的旋轉角度θ，並使其成為六角形晶格的角度(圖27D的步驟S105)。
接著，在平面TEM影像的觀察範圍內，以六角形晶格的角度為30°的比例最高的方式調整。這裡，在半徑為1nm的範圍內，算出六角形晶格的角度的平均值。接著，以對應於區域所包括的六角形晶格的角度的顏色或深淺表示經過影像處理得到的平面TEM影像。圖26所示的對平面TEM影像進行影像處理的影像是藉由上述方法對圖26所示的平面TEM影像進行影像分析以表示對應於六角形晶格的角度的深淺的影像。也就是說，對平面TEM影像進行影像處理的影像是在平面TEM影像的FFT濾波影像中，用顏色使特定頻率區域區分，抽出各特定頻率區域的晶格點的方向的影 像。
從圖26可知，在觀察到nc的樣本1A、樣本1D中六角形的方向沒有規律，以馬賽克狀分佈。此外，可知在剖面TEM影像中觀察到層狀結構的樣本1J中六角形的方向向相同的方向的區域存在幾十nm的寬範圍內。此外，可知樣本1D包括無規律的馬賽克狀的nc、以寬區域觀察到與樣本1J相同的方向的區域。
此外，從圖26可知，成膜時的基板溫度越低或氧氣體流量比越小，六角形的方向越沒有規律，容易出現以馬賽克狀分佈的區域。
如此，藉由對平面TEM影像進行影像分析，可以對CAAC-OS的六角形晶格的角度變化的邊界部進行評價。
接著，使用樣本1A的晶格點群形成沃羅諾伊圖。沃羅諾伊圖是由包括晶格點群的區域分割的圖。每個晶格點離圍繞晶格點的區域最近。下面，參照圖28A至圖28D所示的示意圖以及圖28E所示的流程圖說明沃羅諾伊圖的製造方法的詳細內容。
首先，藉由圖27A至圖27D所示的方法等抽出晶格點群(參照圖28A及圖28E的步驟S111)。接著，由線段連結鄰近的晶格點間(參照圖28B及圖28E的步驟S112)。接著，劃各線段的垂直等分線(參照圖28C及圖28E的步驟S113)。接著，抽出三個垂直等分線交叉的點(參照圖28E的步驟S114)。該點被稱為沃羅諾伊點。接著，由線段連結鄰近的沃羅諾伊點間(參照圖28D及圖28E的步驟S115)。此時，將由線段圍繞的多角形區域稱為沃羅諾伊區域。根據上述方法，可以形成沃羅諾伊圖。
圖29示出樣本1A、樣本1C、樣本1D、樣本1F、樣本1G及樣本1J中的沃羅諾伊區域的形狀為四角形至九角形中的任一個的比率。橫條圖示出各樣本的沃羅諾伊區域的形狀為四角形至九角形中的任一個的個數。此外，圖表示出各樣本的沃羅諾伊區域的形狀為四角形至九角形中的任一個的比率。
從圖29可確認到在晶化高的樣本1J中示出六角形的比率高，在晶化低的樣本1A中六角形的比率低的傾向。樣本1D中的六角形的比率是樣本1J與樣本1A之間的值。因此，從圖29可確認到根據成膜條件的不同，金屬氧化物的結晶狀態大不相同。
因此，從圖29可確認到，成膜時的基板溫度越低或氧氣體流量比越小，晶化越低，六角形的比率越小的傾向。
〈元素分析〉
在本節中，說明使用能量色散型X射線分析法(EDX：Energy Dispersive X-ray spectroscopy)取得EDX面分析影像且進行評價，由此進行樣本1A至樣本1J的元素分析的結果。在EDX測定中，作為元素分析裝置使用日本電子株式會社製造的能量色散型X射線分析裝置JED-2300T。在檢測從樣本發射的X射線時，使用矽漂移探測器。
在EDX測定中，對樣本的分析目標區域的各點照射電子束，並測定此時發生的樣本的特性X射線的能量及發生次數，獲得對應於各點的EDX譜。在本實施例中，各點的EDX譜的峰值歸屬於In原子中的向L殼層的電子躍遷、Ga原子中的向K殼層的電子躍遷、Zn原子中的向K殼層的電子躍遷及O原子中的向K殼層的電子躍遷，並算出各點的各原子的比率。藉由在樣本的分析目標區域中進行上述步驟，可以獲得示出各原子的比率分佈的EDX面分析影像。
[樣本1A]
圖30A至圖30H示出樣本1A的剖面及平面的TEM影像以及EDX面分析影像。在EDX面分析影像中，由明暗表示元素的比率：該區域內的測定元素越多該區域越亮，測定元素越少該區域就越暗。圖30B至圖30D以及圖30F至圖30H所示的EDX面分析影像的倍率為720萬倍。
圖30A是剖面TEM影像，圖30E是平面TEM影像。圖30B及圖30F分別是剖面及平面的In原子的EDX面分析影像。此外，圖30B所示的EDX面分析影像的所有的原子中In原子所佔的比率為9.28至33.74[atomic%]。圖30F所示的EDX面分析影像的所有的原子中In原子所佔的比率為12.97 至38.01[atomic%]。
圖30C及圖30G分別是剖面及平面的Ga原子的EDX面分析影像。此外，圖30C所示的EDX面分析影像的所有的原子中Ga原子所佔的比率為1.18至18.64[atomic%]。圖30G所示的EDX面分析影像的所有的原子中Ga原子所佔的比率為1.72至19.82[atomic%]。
圖30D及圖30H分別是剖面及平面的Zn原子的EDX面分析影像。此外，圖30D所示的EDX面分析影像的所有的原子中Zn原子所佔的比率為6.69至24.99[atomic%]。圖30H所示的EDX面分析影像的所有的原子中Zn原子所佔的比率為9.29至28.32[atomic%]。
圖30A、圖30B、圖30C及圖30D示出樣本1A的剖面中的相同範圍的區域。圖30E、圖30F、圖30G及圖30H示出樣本1A的平面中的相同範圍的區域。
圖31A至圖31F示出使樣本1A的剖面及平面的EDX面分析影像放大的圖。圖31A是使圖30B的一部分放大的圖。圖31B是使圖30C的一部分放大的圖。圖31C是使圖30D的一部分放大的圖。圖31D是使圖30F的一部分放大的圖。圖31E是使圖30G的一部分放大的圖。圖31F是使圖30H的一部分放大的圖。
在圖31A、圖31B及圖31C所示的EDX面分析影像中，確認到明暗的相對分佈，在樣本1A中確認到各原子具有分佈。在此，著眼於圖31A、圖31B及圖31C所示的由實線圍繞的區域及由虛線圍繞的區域。
在圖31A中，可確認到在由實線圍繞的區域內相對較亮的區域較多，在由虛線圍繞的區域內相對較暗的區域較多。另外，在圖31B中，可確認到在由實線圍繞的區域內相對較暗的區域較多，在由虛線圍繞的區域內相對較亮的區域較多。
換言之，可確認到由實線圍繞的區域為In原子相對較多的區域，由虛線圍繞的區域為In原子相對較少的區域。從圖31C可確認到，在由實線圍 繞的區域內，下方的區域是相對較亮的區域，上方的區域是相對較暗的區域。因此，可知由實線圍繞的區域為以InX2ZnY2OZ2或InOX1等為主要成分的區域。
另外，可確認到由實線圍繞的區域為Ga原子相對較少的區域，由虛線圍繞的區域為Ga原子相對較多的區域。從圖31C可確認到，在由虛線圍繞的區域內，左方的區域為相對較暗的區域，右方的區域為相對較亮的區域。因此，可知由虛線圍繞的區域為以GaOX3或GaX4ZnY4OZ4等為主要成分的區域。
同樣地，在圖31D、圖31E及圖31F所示的EDX面分析影像中也著眼於由實線圍繞的區域及由虛線圍繞的區域。
在圖31D中，可確認到在由實線圍繞的區域內相對較亮的區域較多，在由虛線圍繞的區域內相對較暗的區域較多。另外，在圖31E中，可確認到在由實線圍繞的區域內相對較暗的區域較多，在由虛線圍繞的區域內相對較亮的區域較多。
換言之，可確認到由實線圍繞的區域為In原子相對較多且Ga原子相對較少的區域。在圖31F中，在由實線圍繞的區域內，下方的區域是相對較暗的區域，上方的區域是相對較亮的區域。因此，可知由實線圍繞的區域為以InX2ZnY2OZ2或InOX1等為主要成分的區域。
另外，可確認到由虛線圍繞的區域為In原子相對較少且Ga原子相對較多的區域。從圖31F可確認到，在由虛線圍繞的區域內，右方的區域為相對較暗的區域，左方的區域為相對較亮的區域。因此，可知由虛線圍繞的區域為以GaOX3或GaX4ZnY4OZ4等為主要成分的區域。
如圖31A至圖31F所示，In原子的分佈與Ga原子的分佈相比更均勻，以InOX1為主要成分的區域看起來像是藉由以InX2ZnY2OZ2為主要成分的區域互相連接的。如此，可以推測以InX2ZnY2OZ2或InOX1為主要成分的區域以雲狀展開形成。
如此，可以將具有以GaOX3為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域不均勻地分佈而混合的構成的In-Ga-Zn氧化物稱為CAC-IGZO。
另外，在圖31A至圖31F中，以GaOX3為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域的尺寸為0.5nm以上且10nm以下或者1nm以上且3nm以下。
如上所述，可知CAC-IGZO的結構與金屬元素均勻地分佈的IGZO化合物不同，具有與IGZO化合物不同的性質。換言之，可確認到CAC-IGZO具有以GaOX3等為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域互相分離且以各元素為主要成分的區域為馬賽克狀的結構。
因此，可以期待當將CAC-IGZO用於半導體元件時，起因於GaOX3等的性質及起因於InX2ZnY2OZ2或InOX1的性質的互補作用可以實現大通態電流(Ion)、高場效移動率(μ)及低關態電流(Ioff)。另外，使用CAC-IGZO的半導體元件具有高可靠性。因此，CAC-IGZO適於顯示器等各種半導體裝置。
[樣本1B至樣本1J]
圖31-2A至圖31-2H示出樣本1B的剖面及平面的TEM影像以及EDX面分析影像。在EDX面分析影像中，由明暗表示元素的比率：該區域內的測定元素越多該區域越亮，測定元素越少該區域就越暗。圖31-2B至圖31-2D以及圖31-2F至圖31-2H所示的EDX面分析影像的倍率為720萬倍。
圖31-2A是剖面TEM影像，圖31-2E是平面TEM影像。圖31-2B及圖31-2F分別是剖面及平面的In原子的EDX面分析影像。此外，圖31-2B所示的EDX面分析影像的所有的原子中In原子所佔的比率為12.60至40.60[atomic%]。圖31-2F所示的EDX面分析影像的所有的原子中In原子所佔的比率為11.94至39.97[atomic%]。
圖31-2C及圖31-2G分別是剖面及平面的Ga原子的EDX面分析影像。此外，圖31-2C所示的EDX面分析影像的所有的原子中Ga原子所佔的比 率為2.30至23.73[atomic%]。圖31-2G所示的EDX面分析影像的所有的原子中Ga原子所佔的比率為0.00至20.45[atomic%]。
圖31-2D及圖31-2H分別是剖面及平面的Zn原子的EDX面分析影像。此外，圖31-2D所示的EDX面分析影像的所有的原子中Zn原子所佔的比率為9.85至33.11[atomic%]。圖31-2H所示的EDX面分析影像的所有的原子中Zn原子所佔的比率為7.49至27.69[atomic%]。
圖31-2A、圖31-2B、圖31-2C及圖31-2D示出樣本1B的剖面中的相同範圍的區域。圖31-2E、圖31-2F、圖31-2G及圖31-2H示出樣本1B的平面中的相同範圍的區域。
圖31-3A至圖31-3H示出樣本1C的剖面及平面的TEM影像以及EDX面分析影像。在EDX面分析影像中，由明暗表示元素的比率：該區域內的測定元素越多該區域越亮，測定元素越少該區域就越暗。圖31-3B至圖31-3D以及圖31-3F至圖31-3H所示的EDX面分析影像的倍率為720萬倍。
圖31-3A是剖面TEM影像，圖31-3E是平面TEM影像。圖31-3B及圖31-3F分別是剖面及平面的In原子的EDX面分析影像。此外，圖31-3B所示的EDX面分析影像的所有的原子中In原子所佔的比率為14.79至39.71[atomic%]。圖31-3F所示的EDX面分析影像的所有的原子中In原子所佔的比率為14.08至50.62[atomic%]。
圖31-3C及圖31-3G分別是剖面及平面的Ga原子的EDX面分析影像。此外，圖31-3C所示的EDX面分析影像的所有的原子中Ga原子所佔的比率為2.83至21.61[atomic%]。圖31-3G所示的EDX面分析影像的所有的原子中Ga原子所佔的比率為0.00至21.13[atomic%]。
圖31-3D及圖31-3H分別是剖面及平面的Zn原子的EDX面分析影像。此外，圖31-3D所示的EDX面分析影像的所有的原子中Zn原子所佔的比率為10.27至28.84[atomic%]。圖31-3H所示的EDX面分析影像的所有的原子中Zn原子所佔的比率為3.64至32.84[atomic%]。
圖31-3A、圖31-3B、圖31-3C及圖31-3D示出樣本1C的剖面中的相同範圍的區域。圖31-3E、圖31-3F、圖31-3G及圖31-3H示出樣本1C的平面中的相同範圍的區域。
圖31-4A至圖31-4H示出樣本1D的剖面及平面的TEM影像以及EDX面分析影像。在EDX面分析影像中，由明暗表示元素的比率：該區域內的測定元素越多該區域越亮，測定元素越少該區域就越暗。圖31-4B至圖31-4D以及圖31-4F至圖31-4H所示的EDX面分析影像的倍率為720萬倍。
圖31-4A是剖面TEM影像，圖31-4E是平面TEM影像。圖31-4B及圖31-4F分別是剖面及平面的In原子的EDX面分析影像。此外，圖31-4B所示的EDX面分析影像的所有的原子中In原子所佔的比率為9.61至40.10[atomic%]。圖31-4F所示的EDX面分析影像的所有的原子中In原子所佔的比率為13.83至45.10[atomic%]。
圖31-4C及圖31-4G分別是剖面及平面的Ga原子的EDX面分析影像。此外，圖31-4C所示的EDX面分析影像的所有的原子中Ga原子所佔的比率為0.00至21.14[atomic%]。圖31-4G所示的EDX面分析影像的所有的原子中Ga原子所佔的比率為1.28至23.63[atomic%]。
圖31-4D及圖31-4H分別是剖面及平面的Zn原子的EDX面分析影像。此外，圖31-4D所示的EDX面分析影像的所有的原子中Zn原子所佔的比率為6.13至28.45[atomic%]。圖31-4H所示的EDX面分析影像的所有的原子中Zn原子所佔的比率為7.50至31.90[atomic%]。
圖31-4A、圖31-4B、圖31-4C及圖31-4D示出樣本1D的剖面中的相同範圍的區域。圖31-4E、圖31-4F、圖31-4G及圖31-4H示出樣本1D的平面中的相同範圍的區域。
圖31-5A至圖31-5H示出樣本1E的剖面及平面的TEM影像以及EDX面分析影像。在EDX面分析影像中，由明暗表示元素的比率：該區域內的測定元素越多該區域越亮，測定元素越少該區域就越暗。圖31-5B至圖31-5D以及圖31-5F至圖31-5H所示的EDX面分析影像的倍率為720萬倍。
圖31-5A是剖面TEM影像，圖31-5E是平面TEM影像。圖31-5B及圖31-5F分別是剖面及平面的In原子的EDX面分析影像。此外，圖31-5B所示的EDX面分析影像的所有的原子中In原子所佔的比率為10.35至40.04[atomic%]。圖31-5F所示的EDX面分析影像的所有的原子中In原子所佔的比率為6.90至42.28[atomic%]。
圖31-5C及圖31-5G分別是剖面及平面的Ga原子的EDX面分析影像。此外，圖31-5C所示的EDX面分析影像的所有的原子中Ga原子所佔的比率為0.00至23.03[atomic%]。圖31-5G所示的EDX面分析影像的所有的原子中Ga原子所佔的比率為0.00至22.85[atomic%]。
圖31-5D及圖31-5H分別是剖面及平面的Zn原子的EDX面分析影像。此外，圖31-5D所示的EDX面分析影像的所有的原子中Zn原子所佔的比率為5.10至30.74[atomic%]。圖31-5H所示的EDX面分析影像的所有的原子中Zn原子所佔的比率為0.63至31.76[atomic%]。
圖31-5A、圖31-5B、圖31-5C及圖31-5D示出樣本1E的剖面中的相同範圍的區域。圖31-5E、圖31-5F、圖31-5G及圖31-5H示出樣本1E的平面中的相同範圍的區域。
圖31-6A至圖31-6H示出樣本1F的剖面及平面的TEM影像以及EDX面分析影像。在EDX面分析影像中，由明暗表示元素的比率：該區域內的測定元素越多該區域越亮，測定元素越少該區域就越暗。圖31-6B至圖31-6D以及圖31-6F至圖31-6H所示的EDX面分析影像的倍率為720萬倍。
圖31-6A是剖面TEM影像，圖31-6E是平面TEM影像。圖31-6B及圖31-6F分別是剖面及平面的In原子的EDX面分析影像。此外，圖31-6B所示的EDX面分析影像的所有的原子中In原子所佔的比率為13.37至42.99[atomic%]。圖31-6F所示的EDX面分析影像的所有的原子中In原子所佔的比率為8.73至46.45[atomic%]。
圖31-6C及圖31-6G分別是剖面及平面的Ga原子的EDX面分析影像。 此外，圖31-6C所示的EDX面分析影像的所有的原子中Ga原子所佔的比率為2.56至26.02[atomic%]。圖31-6G所示的EDX面分析影像的所有的原子中Ga原子所佔的比率為0.00至22.51[atomic%]。
圖31-6D及圖31-6H分別是剖面及平面的Zn原子的EDX面分析影像。此外，圖31-6D所示的EDX面分析影像的所有的原子中Zn原子所佔的比率為8.66至32.64[atomic%]。圖31-6H所示的EDX面分析影像的所有的原子中Zn原子所佔的比率為1.41至29.64[atomic%]。
圖31-6A、圖31-6B、圖31-6C及圖31-6D示出樣本1F的剖面中的相同範圍的區域。圖31-6E、圖31-6F、圖31-6G及圖31-6H示出樣本1F的平面中的相同範圍的區域。
圖31-7A至圖31-7H示出樣本1G的剖面及平面的TEM影像以及EDX面分析影像。在EDX面分析影像中，由明暗表示元素的比率：該區域內的測定元素越多該區域越亮，測定元素越少該區域就越暗。圖31-7B至圖31-7D以及圖31-7F至圖31-7H所示的EDX面分析影像的倍率為720萬倍。
圖31-7A是剖面TEM影像，圖31-7E是平面TEM影像。圖31-7B及圖31-7F分別是剖面及平面的In原子的EDX面分析影像。此外，圖31-7B所示的EDX面分析影像的所有的原子中In原子所佔的比率為10.76至43.40[atomic%]。圖31-7F所示的EDX面分析影像的所有的原子中In原子所佔的比率為6.93至43.39[atomic%]。
圖31-7C及圖31-7G分別是剖面及平面的Ga原子的EDX面分析影像。此外，圖31-7C所示的EDX面分析影像的所有的原子中Ga原子所佔的比率為1.40至23.07[atomic%]。圖31-7G所示的EDX面分析影像的所有的原子中Ga原子所佔的比率為0.00至21.30[atomic%]。
圖31-7D及圖31-7H分別是剖面及平面的Zn原子的EDX面分析影像。此外，圖31-7D所示的EDX面分析影像的所有的原子中Zn原子所佔的比率為4.67至28.72[atomic%]。圖31-7H所示的EDX面分析影像的所有的原子中Zn原子所佔的比率為4.16至30.54[atomic%]。
圖31-7A、圖31-7B、圖31-7C及圖31-7D示出樣本1G的剖面中的相同範圍的區域。圖31-7E、圖31-7F、圖31-7G及圖31-7H示出樣本1G的平面中的相同範圍的區域。
圖31-8A至圖31-8H示出樣本1H的剖面及平面的TEM影像以及EDX面分析影像。在EDX面分析影像中，由明暗表示元素的比率：該區域內的測定元素越多該區域越亮，測定元素越少該區域就越暗。圖31-8B至圖31-8D以及圖31-8F至圖31-8H所示的EDX面分析影像的倍率為720萬倍。
圖31-8A是剖面TEM影像，圖31-8E是平面TEM影像。圖31-8B及圖31-8F分別是剖面及平面的In原子的EDX面分析影像。此外，圖31-8B所示的EDX面分析影像的所有的原子中In原子所佔的比率為12.67至43.09[atomic%]。圖31-8F所示的EDX面分析影像的所有的原子中In原子所佔的比率為13.99至41.90[atomic%]。
圖31-8C及圖31-8G分別是剖面及平面的Ga原子的EDX面分析影像。此外，圖31-8C所示的EDX面分析影像的所有的原子中Ga原子所佔的比率為0.60至27.37[atomic%]。圖31-8G所示的EDX面分析影像的所有的原子中Ga原子所佔的比率為1.67至21.53[atomic%]。
圖31-8D及圖31-8H分別是剖面及平面的Zn原子的EDX面分析影像。此外，圖31-8D所示的EDX面分析影像的所有的原子中Zn原子所佔的比率為7.85至33.61[atomic%]。圖31-8H所示的EDX面分析影像的所有的原子中Zn原子所佔的比率為5.10至30.22[atomic%]。
圖31-8A、圖31-8B、圖31-8C及圖31-8D示出樣本1H的剖面中的相同範圍的區域。圖31-8E、圖31-8F、圖31-8G及圖31-8H示出樣本1H的平面中的相同範圍的區域。
圖31-9A至圖31-9H示出樣本1J的剖面及平面的TEM影像以及EDX面分析影像。在EDX面分析影像中，由明暗表示元素的比率：該區域內的測定元素越多該區域越亮，測定元素越少該區域就越暗。圖31-9B至圖 31-9D以及圖31-9F至圖31-9H所示的EDX面分析影像的倍率為720萬倍。
圖31-9A是剖面TEM影像，圖31-9E是平面TEM影像。圖31-9B及圖31-9F分別是剖面及平面的In原子的EDX面分析影像。此外，圖31-9B所示的EDX面分析影像的所有的原子中In原子所佔的比率為15.80至40.53[atomic%]。圖31-9F所示的EDX面分析影像的所有的原子中In原子所佔的比率為16.09至40.33[atomic%]。
圖31-9C及圖31-9G分別是剖面及平面的Ga原子的EDX面分析影像。此外，圖31-9C所示的EDX面分析影像的所有的原子中Ga原子所佔的比率為4.13至22.21[atomic%]。圖31-9G所示的EDX面分析影像的所有的原子中Ga原子所佔的比率為2.42至21.37[atomic%]。
圖31-9D及圖31-9H分別是剖面及平面的Zn原子的EDX面分析影像。此外，圖31-9D所示的EDX面分析影像的所有的原子中Zn原子所佔的比率為7.75至26.35[atomic%]。圖31-9H所示的EDX面分析影像的所有的原子中Zn原子所佔的比率為7.88至28.36[atomic%]。
圖31-9A、圖31-9B、圖31-9C及圖31-9D示出樣本1J的剖面中的相同範圍的區域。圖31-9E、圖31-9F、圖31-9G及圖31-9H示出樣本1J的平面中的相同範圍的區域。
本實施例的至少一部分可以與本說明書所記載的其他實施方式或其他實施例適當地組合而實施。
實施例2
在本實施例中，製造本發明的一個實施方式的包括金屬氧化物108的電晶體150，對電晶體150進行電特性及可靠性的測試。此外，在本實施例中，作為包括金屬氧化物108的電晶體150，製造樣本2A、樣本2B、樣本2C、樣本2D、樣本2E、樣本2F、樣本2G、樣本2H及樣本2J的9種電晶體。
〈樣本的結構及製造方法〉
以下，對本發明的一個實施方式的樣本2A、樣本2B、樣本2C、樣本2D、樣本2E、樣本2F、樣本2G、樣本2H及樣本2J進行說明。作為樣本2A至樣本2J，藉由在實施方式2及圖9A至圖11C中說明的形成方法製造具有圖6A至圖6C的結構的電晶體150。
此外，樣本2A至樣本2J在形成金屬氧化物108時的溫度及氧流量比上不同。下表示出樣本2A至樣本2J的金屬氧化物的形成時的溫度及氧流量比。
此外，各樣本藉由在實施方式2中說明的製造方法製造。此外，在金屬氧化物108的成膜製程中，作為靶材使用金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])。
電晶體150的通道長度為2μm，通道寬度為3μm(以下，也稱為L/W=2/3μm)，或通道長度為2μm，通道寬度為50μm(以下，也稱為 L/W=2/50μm)。
〈電晶體的電特性〉
接著，測定上面製造的樣本2A至樣本2J的電晶體(L/W=2/3μm)的Id-Vg特性。作為電晶體的Id-Vg特性的測定條件，施加到被用作第一閘極電極的導電膜112的電壓(以下，也稱為閘極電壓(Vg))以及施加到被用作第二閘極電極的導電膜106的電壓(以下，也稱為背閘極電壓(Vbg))從-10V每隔0.25V變化到+10V。另外，將對被用作源極電極的導電膜120a施加的電壓(以下，也稱為源極電壓(Vs))設定為0V(comm)，將對被用作汲極電極的導電膜120b施加的電壓(以下，也稱為汲極電壓(Vd))設定為0.1V和20V。
[電晶體的Id-Vg特性]
這裡，說明電晶體的汲極電流-閘極電壓特性(Id-Vg特性)。圖34A是說明電晶體的Id-Vg特性的一個例子的圖。此外，在圖34A中，為了明確起見，假設電晶體的活性層使用多晶矽的情況。此外，在圖34A中，縱軸表示Id，橫軸表示Vg。
如圖34A所示，Id-Vg特性大致分為三個區域。第一個區域稱為截止區域(OFF region)，第二個區域稱為次臨界值區域(subthreshold region)，第三個區域稱為導通區域(ON region)。此外，次臨界值區域與導通區域的邊界的閘極電壓稱為臨界電壓(Vth)。
作為電晶體的特性，較佳的是，截止區域的汲極電流(也稱為關態電流或Ioff)低，導通區域的汲極電流(也稱為通態電流或Ion)高。此外，在很多情況下，電晶體的通態電流以場效移動率為指標。後面說明場效移動率的詳細內容。
此外，為了以低電壓驅動電晶體，較佳的是，次臨界值區域中的Id-Vg特性的傾斜度陡峭。表示次臨界值區域的Id-Vg特性的變化的大小的指標稱為SS(subthreshold swing)或S值等。此外，S值以如下公式(2)表示。
S值是在次臨界值區域中汲極電流變化一位數時所需要的閘極電壓的變化量的最小值。S值越小，可以越急劇地進行開啟和關閉的切換工作。
[電晶體的Id-Vd特性]
接著，說明電晶體的汲極電流-汲極電壓特性(Id-Vd特性)。圖34B是說明電晶體的Id-Vd特性的一個例子的圖。此外，在圖34B中，縱軸表示Id，橫軸表示Vd。
如圖34B所示，導通區域還分類為兩個區域。將第一個區域稱為線性區域(Linear region)，將第二個區域稱為飽和區域(Saturation region)。在線性區域中，汲極電流隨著汲極電壓的上升抛物線狀地變大。另一方面，在飽和區域中，即使汲極電壓變化，汲極電流也變化不大。此外，有時按照真空管，將線性區域稱為三極管區域，將飽和區域稱為五極管區域。
此外，有時線性區域是指Vg比Vd大(Vd<Vg)的狀態。此外，有時飽和區域是指Vd比Vg大(Vg<Vd)的狀態。注意，實際上需要考慮電晶體的臨界電壓。因此，有時將從Vg減去電晶體的臨界電壓的值比Vd大(Vd<Vg-Vth)的狀態稱為線性區域。同樣地，有時將從Vg減去電晶體的臨界電壓的值比Vd小(Vg-Vth<Vd)的狀態稱為飽和區域。
在電晶體的Id-Vd特性中，有時飽和區域的電流恆定的特性稱為“飽和性良好”。電晶體的飽和性良好尤其在對有機EL顯示器的應用上很重要。例如，藉由將飽和性良好的電晶體用作有機EL顯示器的像素的電晶體，即使汲極電壓變化，也可以抑制像素的亮度的變化。
[汲極電流的分析模型]
接著，說明汲極電流的分析模型。作為汲極電流的分析模型，已知基於緩變通道近似(Gradual channel approximation：GCA)的汲極電流的分析式。根據GCA，電晶體的汲極電流以如下公式(3)表示。
在公式(3)中，上方是線性區域中的汲極電流的公式，下方是飽和區域中的汲極電流的公式。在公式(3)中，Id表示汲極電流，μ表示活性層的移動率，L表示電晶體的通道長度，W表示電晶體的通道寬度，Cox表示閘極電容，Vg表示閘極電壓，Vd表示汲極電壓，Vth表示電晶體的臨界電壓。
[場效移動率]
接著，說明場效移動率。作為電晶體的電流驅動力的指標，使用場效移動率。如上所述，電晶體的導通區域分類為線性區域及飽和區域。可以從各個區域的特性，根據GCA的汲極電流的分析式算出電晶體的場效移動率。若需要區分，分別稱為線性移動率(Linear mobility)及飽和移動率(Saturation mobility)。線性移動率以如下公式(4)表示，飽和移動率以如下公式(5)表示。
在本說明書等中，將從公式(4)及公式(5)算出的曲線稱為移動率曲線。圖35示出從GCA的汲極電流的分析時算出的移動率曲線。此外，在圖35中，GCA有效時的Vd=10V的Id-Vg特性及線性移動率及飽和移動率的移動率曲線重疊而示出。
在圖35中，從GCA的汲極電流的分析式算出Id-Vg特性。移動率曲線的形狀有助於瞭解電晶體的內部的樣子。
圖32示出樣本2A至樣本2J的Id-Vg特性結果及場效移動率。實線表示Vd為20V時的Id，點劃線表示Vd為0.1V時的Id。此外，虛線表示場效移動率。此外，在圖32中，第一縱軸表示Id[A]，第二縱軸表示場效移動率(μFE[cm2/Vs])，橫軸表示Vg[V]。另外，場效移動率從將Vd設定為20V而測定的值算出。
如圖32所示，可知在樣本2A至樣本2J的特性中，通態電流(Ion)、場效移動率不同，尤其是飽和區域中的場效移動率不同。尤其是，關於場效移動率的形狀，可知最大飽和移動率的值及0V附近的上升特性的場效移動率的形狀大不相同。
從圖32可知，成膜時的基板溫度越低或成膜時的氧流量比越小，通態電流(Ion)越大。同樣地，可以確認到0V附近的上升非常急劇。尤其是，確認到在樣本2A中場效移動率的最大值近於70cm2/Vs。
〈閘極偏壓-熱應力測試(GBT測試)〉
下面，對上述製造的樣本2A至樣本2J的電晶體(L/W=2/50μm)進行可靠性評價。作為可靠性評價利用GBT測試。
作為本實施例的GBT測試條件，將施加到用作第一閘極電極的導電膜112及用作第二閘極電極的導電膜106的電壓(以下，稱為閘極電壓(Vg))設定為±30V，將施加到用作源極電極的導電膜120a及用作汲極電極的導電膜120b的導電膜的電壓(以下，分別稱為汲極電壓(Vd)、源極電壓(Vs))設定為0V(COMMON)。此外，施壓溫度為60℃，施壓時間為1小時，並且在黑暗環境及光照射環境(使用白色LED照射10000lx左右的光)的兩種環境下進行GBT測試。
換言之，將用作電晶體150的源極電極的導電膜120a及用作汲極電極的導電膜120b的電位相同，對將用作第一閘極電極的導電膜112及用作第二閘極電極的導電膜106施加與用作源極電極的導電膜120a及用作汲極電 極的導電膜120b不同的電位一定時間(這裡一小時)。
此外，對用作第一閘極電極的導電膜112及用作第二閘極電極的導電膜106施加的電位比用作源極電極的導電膜120a及用作汲極電極的導電膜120b的電位高的情況稱為正應力。此外，對用作第一閘極電極的導電膜112及用作第二閘極電極的導電膜106施加的電位比用作源極電極導電膜120a及用作汲極電極的導電膜120b的電位低的情況稱為負應力。因此，根據應力的情況及測定環境，在正GBT(黑暗)、負GBT(黑暗)、正GBT(光照射)以及負GBT(光照射)的四種條件下進行可靠性評價。
另外，下面將正GBT(黑暗)表示為PBTS(Positive Bias Temperature Stress)。將負GBT(黑暗)表示為NBTS(Negative Bias Temperature Stress)。將正GBT(光照射)表示為PBITS(Positive Bias Illumination Temperature Stress)。將負GBT(光照射)表示為NBITS(Negative Bias Illumination Temperature Stress)。
圖33示出樣本2A至樣本2J的GBT測試結果。此外，在圖33中，縱軸表示電晶體的臨界電壓的變化量(△Vth)。
從圖33所示的結果可知，在樣本2A至樣本2J所包括的電晶體中，GBT測試時的臨界電壓的變化量(△Vth)為±3V以內。因此，可知樣本2A至樣本2J所包括的電晶體具有高可靠性。
因此，可以認為即使採用結晶性低的IGZO膜，也與結晶性高的IGZO膜同樣地形成缺陷態密度低的膜。
本實施例的至少一部分可以與本說明書所記載的其他實施方式或其他實施例適當地組合而實施。
實施例3
在本實施例中，說明使用各種測定方法對形成在基板上的本發明的一個實施方式的金屬氧化物進行測定的結果。此外，在本實施例中，製造樣 本3A、樣本3D、樣本3J。
〈樣本的結構及製造方法〉
以下，對本發明的一個實施方式的樣本3A、樣本3D、樣本3J進行說明。樣本3A、樣本3D及樣本3J包括基板、基板上的金屬氧化物。
樣本3A、樣本3D、樣本3J在形成金屬氧化物時的溫度及氧流量比上不同。下表示出樣本3A、樣本3D、樣本3J的金屬氧化物的形成時的溫度及氧流量比。
接著，對各樣本的製造方法進行說明。
首先，作為基板使用玻璃基板。接著，使用濺射裝置在基板上作為金屬氧化物形成厚度為100nm的In-Ga-Zn金屬氧化物。成膜條件為如下：將處理室內的壓力設定為0.6Pa；作為靶材使用金屬氧化物靶材(In：Ga：Zn=1：1：1.2[原子個數比])。另外，藉由對設置在濺射裝置內的金屬氧化物靶材供應2500W的AC功率，形成金屬氧化物。
藉由作為形成金屬氧化物時的條件採用上述表所示的成膜溫度及氧流量比，製造樣本3A、樣本3D、樣本3J。
藉由上述製程，製造本實施例的樣本3A、樣本3D、樣本3J。
〈TEM影像及電子繞射〉
在本節中，說明對樣本3A、樣本3D、樣本3J利用TEM進行觀察及分析的結果。
此外，在本節中，說明對藉由樣本3A、樣本3D、樣本3J照射束徑為1nm的電子束(也稱為奈米束)取得電子繞射圖案的結果。
此外，利用球面像差校正功能得到平面TEM影像。在取得HAADF-STEM影像時，使用日本電子株式會社製造的原子解析度分析電子顯微鏡JEM-ARM200F，將加速電壓設定為200kV，照射束徑大致為0.1nmΦ的電子束。
藉由以恆定速度進行35秒的電子射線照射，觀察電子繞射圖案。
圖36A示出樣本3A的剖面TEM影像，圖36B示出取得樣本3A的電子繞射圖案的結果。圖36C示出樣本3D的剖面TEM影像，圖36D示出取得樣本3D的電子繞射圖案的結果。圖36E示出樣本3J的剖面TEM影像，圖36F示出取得樣本3J的電子繞射圖案的結果。
如圖36A所示，從剖面TEM觀察結果在樣本3A中觀察到微晶。此外，如圖36B所示，可以從樣本3A的電子繞射圖案的結果觀察到如圓圈那樣的(環狀的)亮度高的區域。此外，可以在環狀的區域中觀察到多個斑點。
如圖36C所示，從剖面TEM觀察結果在樣本3D中觀察到CAAC結構及微晶。此外，如圖36D所示，可以從樣本3D的電子繞射圖案的結果觀察到如圓圈那樣的(環狀的)亮度高的區域。此外，可以在環狀的區域中觀察到多個斑點。另外，稍微觀察到包括起因於(009)面的斑點的繞射圖案。
另一方面，如圖36E所示，從樣本3J的剖面TEM觀察結果明確地確認到示出CAAC結構的層狀的排列。此外，如圖36F所示，從樣本3J的電子繞射圖案的結果觀察到包括起因於(009)面的斑點的繞射圖案。
如上那樣的剖面TEM影像及平面TEM影像中被觀察的特徵是片面地 觀察金屬氧化物的結構的。
如上所述，樣本3A及樣本3D的電子繞射圖案具有環狀的亮度高的區域且在該環狀區域內出現多個亮點。因此，可知樣本3A及樣本3D為其電子繞射圖案示出微晶的金屬氧化物，在平面方向及剖面方向上不具有配向性。此外，可知樣本3D為nc結構及CAAC結構的混合材料。
另一方面，樣本3J的電子繞射圖案具有起因於InGaZnO4結晶的(009)面的斑點。因此，可知樣本3J具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。
〈TEM影像的影像分析〉
在本節中，說明對樣本3A、樣本3D、樣本3J利用HAADF-STEM進行觀察及分析的結果。
以下，說明對平面TEM影像進行影像分析的結果。此外，利用球面像差校正功能得到平面TEM影像。在取得平面TEM影像時，使用日本電子株式會社製造的原子解析度分析電子顯微鏡JEM-ARM200F，將加速電壓設定為200kV，照射束徑大致為0.1nmΦ的電子束。
圖37A示出樣本3A的平面TEM影像，圖37B示出對樣本3A的平面TEM影像進行影像處理的影像。圖37C示出樣本3D的平面TEM影像，圖37D示出對樣本3D的平面TEM影像進行影像處理的影像。圖37E示出樣本3J的平面TEM影像，圖37F示出對樣本3J的平面TEM影像進行影像處理的影像。
圖37B、圖37D、圖37F所示的對平面TEM影像進行影像處理的影像是藉由實施例1所示的方法對圖37A、圖37C及圖37E所示的平面TEM影像進行影像分析以表示對應於六角形晶格的角度的深淺的影像。也就是說，對平面TEM影像進行影像處理的影像是在平面TEM影像的FFT濾波影像中，將特定頻率區域分割而使該區域的顏色有深有淺，抽出各特定頻率區域的晶格點的方向的影像。
從圖37A至圖37F可知，在觀察到nc的樣本3A、樣本3D中六角形的方向沒有規律，以馬賽克狀分散。此外，可知在剖面TEM影像中觀察到層狀結構的樣本3J中六角形的方向向相同的方向的區域存在幾十nm的寬範圍內。此外，可知樣本3D包括無規律的馬賽克狀的nc、以寬區域觀察到與樣本3J相同的方向的區域。
此外，從圖37A至圖37F可知，成膜時的基板溫度越低或氧氣體流量比越小，六角形的方向越沒有規律，容易出現以馬賽克狀分佈的區域。
如此，藉由對平面TEM影像進行影像分析，可以對CAAC-OS的六角形晶格的角度變化的邊界部進行評價。
接著，使用樣本3A的晶格點群形成沃羅諾伊圖。此外，沃羅諾伊圖是藉由在實施例1中說明的方法取得的。
圖38A、圖38B、圖38C分別示出樣本3A、樣本3D、樣本3J中的沃羅諾伊區域的形狀為四角形至九角形中的任一個的比率。橫條圖示出各樣本的沃羅諾伊區域的形狀為四角形至九角形中的任一個的個數。此外，圖表示出各樣本的沃羅諾伊區域的形狀為四角形至九角形中的任一個的比率。
從圖38A至圖38C可確認到在晶化高的樣本3J中示出六角形的比率高，在晶化低的樣本3A中六角形的比率低的傾向。樣本3D的六角形的比率是樣本3J與樣本3A之間的值。因此，從圖38A至圖38C可確認到根據成膜條件的不同，金屬氧化物的結晶狀態大不相同。
因此，從圖38A至圖38C可確認到，成膜時的基板溫度越低或氧氣體流量比越小，晶化越低，六角形的比率越小的傾向。
〈元素分析〉
在本節中，說明使用能量色散型X射線分析法(EDX：Energy Dispersive X-ray spectroscopy)取得EDX面分析影像且進行評價，由此進行樣本3A的元素分析的結果。在EDX測定中，作為元素分析裝置使用日本電子株式 會社製造的能量色散型X射線分析裝置JED-2300T。在檢測從樣本發射的X射線時，使用矽漂移探測器。
在EDX測定中，對樣本的分析目標區域的各點照射電子束，並測定此時發生的樣本的特性X射線的能量及發生次數，獲得對應於各點的EDX譜。在本實施例中，各點的EDX譜的峰值歸屬於In原子中的向L殼層的電子躍遷、Ga原子中的向K殼層的電子躍遷、Zn原子中的向K殼層的電子躍遷及O原子中的向K殼層的電子躍遷，並算出各點的各原子的比率。藉由在樣本的分析目標區域中進行上述步驟，可以獲得示出各原子的比率分佈的EDX面分析影像。
圖39A至圖39H示出樣本3A的剖面及平面的TEM影像以及EDX面分析影像。在EDX面分析影像中，由明暗表示元素的比率：該區域內的測定元素越多該區域越亮，測定元素越少該區域就越暗。圖39B至圖39D以及圖39F至圖39H所示的EDX面分析影像的倍率為720萬倍。
圖39A是剖面TEM影像，圖39E是平面TEM影像。圖39B及圖39F分別是剖面及平面的In原子的EDX面分析影像。此外，圖39B所示的EDX面分析影像的所有的原子中In原子所佔的比率為8.64至34.91[atomic%]。圖39F所示的EDX面分析影像的所有的原子中In原子所佔的比率為5.76至34.69[atomic%]。
圖39C及圖39G分別是剖面及平面的Ga原子的EDX面分析影像。此外，圖39C所示的EDX面分析影像的所有的原子中Ga原子所佔的比率為2.45至25.22[atomic%]。圖39G所示的EDX面分析影像的所有的原子中Ga原子所佔的比率為1.29至27.64[atomic%]。
圖39D及圖39H分別是剖面及平面的Zn原子的EDX面分析影像。此外，圖39D所示的EDX面分析影像的所有的原子中Zn原子所佔的比率為5.05至23.47[atomic%]。圖39H所示的EDX面分析影像的所有的原子中Zn原子所佔的比率為3.69至27.86[atomic%]。
圖39A、圖39B、圖39C及圖39D示出樣本3A的剖面中的相同範圍 的區域。圖39E、圖39F、圖39G及圖39H示出樣本3A的平面中的相同範圍的區域。
圖40A至圖40C示出使樣本3A的剖面的EDX面分析影像放大的圖。圖40A是使圖39B的一部分放大的圖。圖40B是使圖39C的一部分放大的圖。圖40C是使圖39D的一部分放大的圖。
在圖40A、圖40B及圖40C所示的EDX面分析影像中，確認到明暗的相對分佈，在樣本3A中確認到各原子具有分佈。在此，著眼於圖40A、圖40B及圖40C所示的由實線圍繞的區域及由虛線圍繞的區域。
在圖40A中，可確認到在由實線圍繞的區域內相對較暗的區域較多，在由虛線圍繞的區域內相對較亮的區域較多。另外，在圖40B中，可確認到在由實線圍繞的區域內相對較亮的區域較多，在由虛線圍繞的區域內相對較暗的區域較多。
換言之，可確認到由實線圍繞的區域為In原子相對較多的區域，由虛線圍繞的區域為In原子相對較少的區域。從圖40C可確認到，在由實線圍繞的區域內，上部的區域是相對較亮的區域，下部的區域是相對較暗的區域。因此，可知由實線圍繞的區域為以InX2ZnY2OZ2或InOX1等為主要成分的區域。
另外，可確認到由實線圍繞的區域為Ga原子相對較少的區域，由虛線圍繞的區域為Ga原子相對較多的區域。在圖40C的上方的由虛線圍繞的區域內可確認到，右側的區域為相對較亮的區域，左側的區域為相對較暗的區域。此外，在圖40C的下方的由虛線圍繞的區域內可確認到，左上側的區域為相對較亮的區域，右下側的區域為相對較暗的區域。因此，可知由虛線圍繞的區域為以GaOX3或GaX4ZnY4OZ4等為主要成分的區域。
如圖40A、圖40B及圖40C所示，In原子的分佈與Ga原子的分佈相比更均勻，以InOX1為主要成分的區域看起來像是藉由以InX2ZnY2OZ2為主要成分的區域互相連接的。如此，可以推測以InX2ZnY2OZ2或InOX1為主要成分的區域以雲狀展開形成。
如此，可以將具有以GaOX3為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域不均勻地分佈而混合的構成的In-Ga-Zn氧化物稱為CAC-IGZO。
另外，在圖40A、圖40B及圖40C中，以GaOX3為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域的尺寸為0.5nm以上且10nm以下或者1nm以上且3nm以下。
另一方面，圖41A至圖41H示出樣本3J的剖面及平面的TEM影像以及EDX面分析影像。在EDX面分析影像中，由明暗表示元素的比率：該區域內的測定元素越多該區域越亮，測定元素越少該區域就越暗。圖41B至圖41D以及圖41F至圖41H所示的EDX面分析影像的倍率為720萬倍。
圖41A是剖面TEM影像，圖41E是平面TEM影像。圖41B及圖41F分別是剖面及平面的In原子的EDX面分析影像。此外，圖41B所示的EDX面分析影像的所有的原子中In原子所佔的比率為9.70至40.47[atomic%]。圖41F所示的EDX面分析影像的所有的原子中In原子所佔的比率為9.16至35.76[atomic%]。
圖41C及圖41G分別是剖面及平面的Ga原子的EDX面分析影像。此外，圖41C所示的EDX面分析影像的所有的原子中Ga原子所佔的比率為8.23至31.95[atomic%]。圖41G所示的EDX面分析影像的所有的原子中Ga原子所佔的比率為8.21至28.86[atomic%]。
圖41D及圖41H分別是剖面及平面的Zn原子的EDX面分析影像。此外，圖41D所示的EDX面分析影像的所有的原子中Zn原子所佔的比率為5.37至25.92[atomic%]。圖41H所示的EDX面分析影像的所有的原子中Zn原子所佔的比率為7.86至24.36[atomic%]。
圖41A、圖41B、圖41C及圖41D示出樣本3J的剖面中的相同範圍的區域。圖41E、圖41F、圖41G及圖41H示出樣本3J的平面中的相同範圍的區域。
在圖41A中，明確地觀察到橫向生長的結晶群，在圖41E中，觀察到六角形結構的120°的角度的結晶。
從圖41B及圖41D所示的In原子及Zn原子的EDX面分析影像，如白線所示，觀察到亮度高的亮點排列的樣子。此外，在圖41F及圖41H中，這些線所形成的角度大約為120°並具有六角形結構的特徵，在圖41B及圖41D中可觀察到與圖41A相同的層狀排列。此外，如圖41C及圖41G所示，在Ga原子中觀察不到這些傾向。
EDX的解析度一般受到原子排列的規律性的有無的影響。當如單晶那樣原子排列有規律性時，由於原子對光束的入射方向在直線上排列，所以入射電子產生通道效應而傳播。因此，可以使原子列分離。另一方面，當原子排列的規律性低時，由於原子列對光束的入射方向不穩定，所以入射電子不產生通道效應而擴散。也就是說，有時空間解析度惡化，觀察到所得到的影像模糊。
也就是說，由於CAAC的結晶性不比單晶高，所以因光束的擴散而在EDX面分析影像中不如HAADF-STEM的解析度，觀察到模糊狀態。此外，從圖39A至圖39H可確認到由於在CAC中觀察到光束擴散的狀態，所以每個原子是邊緣擴展的奈米粒子。
如上所述，可知CAC-IGZO的結構與金屬元素均勻地分佈的IGZO化合物不同，具有與IGZO化合物不同的性質。換言之，可確認到CAC-IGZO具有以GaOX3等為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域互相分離且以各元素為主要成分的區域為馬賽克狀的構成。
因此，可以期待當將CAC-IGZO用於半導體元件時，起因於GaOX3等的性質及起因於InX2ZnY2OZ2或InOX1的性質的互補作用可以實現大通態電流(Ion)、高場效移動率(μ)及低關態電流(Ioff)。另外，使用CAC-IGZO的半導體元件具有高可靠性。因此，CAC-IGZO適於顯示器等各種半導體裝置。
本實施例的至少一部分可以與本說明書所記載的其他實施方式或其他實施例適當地組合而實施。
實施例4
在本實施例中，製造本發明的一個實施方式的包括金屬氧化物108的電晶體150，進行電特性及可靠性的測試。此外，在本實施例中，作為包括金屬氧化物108的電晶體150，製造樣本4A、樣本4B、樣本4C、樣本4D、樣本4E、樣本4F、樣本4G、樣本4H及樣本4J的9種電晶體。
〈樣本的結構及製造方法〉
以下，對本發明的一個實施方式的樣本4A、樣本4B、樣本4C、樣本4D、樣本4E、樣本4F、樣本4G、樣本4H及樣本4J進行說明。作為樣本4A至樣本4J，藉由在實施方式2及圖9A至圖11C中說明的形成方法製造具有圖6A至圖6C的結構的電晶體150。
此外，樣本4A至樣本4J在形成金屬氧化物108時的溫度及氧流量比上不同。下表示出樣本4A至樣本4J的金屬氧化物的形成時的溫度及氧流量比。
此外，各樣本藉由在實施方式2中說明的製造方法製造。此外，在金屬氧化物108的成膜製程中，作為靶材使用金屬氧化物靶材(In：Ga：Zn=1：1：1.2[原子個數比])。
電晶體150的通道長度為2μm，通道寬度為3μm(以下，也稱為L/W=2/3μm)。
〈電晶體的Id-Vg特性〉
接著，測定上面製造的樣本4A至樣本4J的電晶體(L/W=2/3μm)的Id-Vg特性。作為電晶體的Id-Vg特性的測定條件，施加到被用作第一閘極電極的導電膜112的電壓(以下，也稱為閘極電壓(Vg))以及施加到被用作第二閘極電極的導電膜106的電壓(以下，也稱為背閘極電壓(Vbg))從-10V每隔0.25V變化到+10V。另外，將對被用作源極電極的導電膜120a施加的電壓(以下，也稱為源極電壓(Vs))設定為0V(comm)，將對被用作汲極電極的導電膜120b施加的電壓(以下，也稱為汲極電壓(Vd))設定為0.1V和20V。
圖42示出樣本4A至樣本4J的Id-Vg特性結果及場效移動率。實線表示Vd為20V時的Id，點劃線表示Vd為0.1V時的Id。此外，虛線表示從將Vd設定為20V而測定的值算出的場效移動率，點線表示從將Vd設定為0.1V而測定的值算出的場效移動率。此外，在圖42中，第一縱軸表示Id[A]，第二縱軸表示場效移動率(μFE[cm2/Vs])，橫軸表示Vg[V]。
從圖42在樣本4A至樣本4J的電晶體150中得到常關閉特性。如圖42所示，可知在樣本4A至樣本4J的特性中，通態電流(Ion)、場效移動率不同，尤其是飽和區域中的場效移動率不同。尤其是，關於場效移動率的形狀，可知最大飽和移動率的值及0V附近的上升特性的場效移動率的形狀大不相同。
從圖42可知，成膜時的基板溫度越低或成膜時的氧流量比越小，低Vg的場效移動率越顯著提高。尤其是，確認到在樣本4A中場效移動率的最大值近於40cm2/Vs。因此可知，低Vg的移動率高的情況意味著適合於低電壓的高速驅動，被期待應用於以顯示器為代表的各種半導體裝置。
此外，從圖42可確認到在場效移動率中，將Vd設定為20V而測定的值(虛線)的行為與將Vd設定為0.1V而測定的值(點線)的行為不同。將Vd設定為20V而測定的值(虛線)隨著Vg變高，場效移動率上升。這可認為受到電晶體的發熱的影響。另一方面，在將Vd設定為0.1V而測定的值(點線)中，在Vg較高的範圍內，示出與從上述公式(5)算出的理想的飽和移動率曲線幾乎重疊的值。
本實施例的至少一部分可以與本說明書所記載的其他實施方式或其他實施例適當地組合而實施。
實施例5
在本實施例中，說明關於形成在基板上的本發明的一個實施方式的金屬氧化物，利用能量色散型X射線分析法(EDX)取得EDX面分析影像，對該影像進行評價來進行樣本的元素分析的結果。在EDX測定中，作為元素分析裝置使用日本電子株式會社製造的能量色散型X射線分析裝置JED-2300T。在檢測從樣本發射的X射線時，使用矽漂移探測器。
〈樣本的結構及製造方法〉
在本實施例中，製造樣本5A。樣本5A包括基板、基板上的金屬氧化物。
接著，對各樣本的製造方法進行說明。
首先，作為基板使用玻璃基板。接著，使用濺射裝置在基板上作為金屬氧化物形成厚度為100nm的In-Ga-Zn氧化物。成膜條件為如下：將處理室內的壓力設定為0.6Pa；作為靶材氣體使用流量為270sccm的Ar及流量 為30sccm的O2氛圍；作為靶材使用金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])。另外，藉由對設置在濺射裝置內的金屬氧化物靶材供應2500W的AC功率，形成金屬氧化物。
藉由上述製程，製造本實施例的樣本5A。
〈測定結果〉
在EDX測定中，對樣本的分析目標區域的各點照射電子束，並測定此時發生的樣本的特性X射線的能量及發生次數，獲得對應於各點的EDX譜。在本實施例中，各點的EDX譜的峰值歸屬於In原子中的向L殼層的電子躍遷、Ga原子中的向K殼層的電子躍遷、Zn原子中的向K殼層的電子躍遷及O原子中的向K殼層的電子躍遷，並算出各點的各原子的比率。藉由在樣本的分析目標區域中進行上述步驟，可以獲得示出各原子的比率分佈的EDX面分析影像。
圖43A至圖43D示出樣本5A的剖面的測定結果。圖43A示出剖面中的TEM影像，圖43B及圖43C示出剖面中的EDX面分析影像。在EDX面分析影像中，由明暗表示元素的比率：該區域內的測定元素越多該區域越亮，測定元素越少該區域就越暗。圖43B及圖43C所示的EDX面分析影像的倍率為720萬倍。此外，圖43A、圖43B及圖43C示出樣本5A的剖面中的相同範圍的區域。
圖43B是剖面中的In原子的EDX面分析影像。此外，圖43B所示的EDX面分析影像的所有的原子中In原子所佔的比率為12.11至40.30[atomic%]。圖43C是剖面中的Ga原子的EDX面分析影像。此外，圖43C所示的EDX面分析影像的所有的原子中Ga原子所佔的比率為0.00至13.18[atomic%]。
在圖43B及圖43C所示的EDX面分析影像中，確認到明暗的相對分佈，在樣本5A中確認到In原子及Ga原子具有分佈。這裡，在圖43B的高亮度中前25%的範圍內，抽出由黑線圍繞的5個區域(區域901、區域902、區域903、區域904及區域905)。在圖43C的高亮度中前25%的範圍內，抽出由虛線圍繞的5個區域(區域906、區域907、區域908、區域909及區 域910)。在圖43B的高亮度中前75%以上且前25%以下的範圍，抽出由白線圍繞的5個區域(區域911、區域912、區域913、區域914及區域915)。
也就是說，區域901至區域905是包含較多的In原子的區域。此外，區域906至區域910是包含較多的Ga原子的區域。另外，區域911至區域915是平均地包含In原子及Ga原子的區域。
在圖43C中Ga原子相對多的區域，也就是說由虛線圍繞的5個區域(區域906、區域907、區域908、區域909及區域910)在圖43B中觀察到較暗的區域。也就是說，可推測在Ga原子較多的區域中In原子較少。
圖43D示出圖43B所示的區域901至區域915中的各元素的比率。由此可知，由黑線圍繞的區域(區域901、區域902、區域903、區域904及區域905)是In原子相對多且Ga原子相對少的區域。此外，由虛線圍繞的區域(區域906、區域907、區域908、區域909及區域910)是In原子較少且Ga原子多的區域。
接著，圖44A至圖44D示出樣本5A的平面的測定結果。圖44A示出平面中的TEM影像，圖44B及圖44C示出平面中的EDX面分析影像。此外，圖44A、圖44B及圖44C示出樣本5A的平面中的相同範圍的區域。
圖44B是平面中的In原子的EDX面分析影像。此外，圖44B所示的EDX面分析影像的所有的原子中In原子所佔的比率為12.11至43.80[atomic%]。圖44C是平面中的Ga原子的EDX面分析影像。此外，圖44C所示的EDX面分析影像的所有的原子中Ga原子所佔的比率為0.00至14.83[atomic%]。
在圖44B及圖44C所示的EDX面分析影像中，確認到明暗的相對分佈，在樣本5A中確認到In原子及Ga原子具有分佈。這裡，在圖44B的高亮度中前25%以上的範圍內，抽出由黑線圍繞的5個區域(區域921、區域922、區域923、區域924及區域925)。在圖44C的高亮度中前25%以上的範圍內，抽出由虛線圍繞的5個區域(區域926、區域927、區域928、區域929及區域930)。在圖44B的高亮度中前75%以上且前25%以下的範圍，抽出 由白線圍繞的5個區域(區域931、區域932、區域933、區域934及區域935)。
在圖44C中Ga原子相對多的區域，也就是說由虛線圍繞的5個區域(區域926、區域927、區域928、區域929及區域930)在圖44B中觀察到較暗的區域。也就是說，可推測在Ga原子較多的區域中In原子較少。
圖44D示出圖44B所示的區域921至區域935中的各元素的比率。由此可知，由黑線圍繞的區域(區域921、區域922、區域923、區域924及區域925)是In原子相對多且Ga原子相對少的區域。此外，由虛線圍繞的區域(區域926、區域927、區域928、區域929及區域930)是In原子較少且Ga原子多的區域。
從圖43D及圖44D可知，In原子在25atomic%以上且60atomic%以下的範圍內具有分佈。此外，可知Ga原子在3atomic%以上且40atomic%以下的範圍內具有分佈。
由此可以推測In原子較多的區域的導電性相對高。另一方面，可推測Ga原子較多的區域的絕緣性相對高。因此可認為，在In原子較多的區域中載子流過，呈現導電性，可以實現較高的場效移動率(μ)。另一方面，可認為藉由Ga原子較多的區域在金屬氧化物中具有分佈，可以抑制洩漏電流，可以實現良好的切換工作。
也就是說，當將具有CAC構成的金屬氧化物用於半導體元件時，藉由起因於Ga原子等的絕緣性與起因於In原子的導電性的互補作用，可以實現高通態電流(Ion)及高場效移動率(μ)。
本實施例的至少一部分可以與本說明書所記載的其他實施方式或其他實施例適當地組合而實施。
實施例6
在本實施例中，製造本發明的一個實施方式的包括金屬氧化物108的 電晶體150，對電晶體150進行缺陷態密度的測定。此外，在本實施例中，作為包括金屬氧化物108的電晶體150，製造樣本6A、樣本6B、樣本6C、樣本6D、樣本6E、樣本6F、樣本6G、樣本6H及樣本6J的9種電晶體。
〈樣本的結構及製造方法〉
以下，對本發明的一個實施方式的樣本6A至樣本6J進行說明。作為樣本6A至樣本6J，藉由在實施方式2及圖9A至圖11C中說明的形成方法製造具有圖6A至圖6C的結構的電晶體150。
此外，樣本6A至樣本6J在形成金屬氧化物108時的溫度及氧流量比上不同。此外，在形成金屬氧化物108的製程中，作為靶材使用金屬氧化物靶材(In：Ga：Zn=1：1：1.2[原子個數比])。下表示出樣本6A至樣本6J的金屬氧化物的形成時的溫度及氧流量比。
此外，各樣本藉由在實施方式2中說明的製造方法製造。
電晶體150的通道長度為2μm，通道寬度為3μm(以下，也稱為L/W=2/3μm)，或通道長度為2μm，通道寬度為50μm(以下，也稱為 L/W=2/50μm)。
〈使用電晶體特性的淺缺陷能階的評價〉
[淺缺陷態密度的評價方法]
還可以根據將金屬氧化物用作半導體的電晶體的電特性估計出金屬氧化物的淺缺陷能階(以下，也記載為sDOS)。以下，說明：評價電晶體的介面態密度，且在考慮該介面態密度和被介面能階俘獲的電子數Ntrap的情況下預測出次臨限汲極電流的方法。
例如，藉由比較電晶體的汲極電流-閘極電壓(Id-Vg)特性的實測值與汲極電流-閘極電壓(Id-Vg)特性的計算值，可以評價被介面能階俘獲的電子數Ntrap。
圖45示出源極電壓Vs=0V，汲極電壓Vd=0.1V時的藉由計算得到的理想Id-Vg特性、以及電晶體的實測的Id-Vg特性。在電晶體的測定結果中，只標繪出容易測定出汲極電流Id的1×10-13A以上的值。
與藉由計算得到的理想的Id-Vg特性相比，實際測定的Id-Vg特性的相對於閘極電壓Vg的汲極電流Id的變化緩慢。這是因為電子被位於導帶底的能量(記載為Ec)附近的淺缺陷能階俘獲。在此，藉由使用費米分佈函數考慮被淺介面能階俘獲的(每單位面積或每單位能量的)電子數Ntrap，可以更嚴格地估計出介面態密度Nit。
首先，對使用圖46所示的示意性的Id-Vg特性評價被介面陷阱能階俘獲的電子數Ntrap的方法進行說明。虛線示出藉由計算得到的沒有陷阱能階的理想的Id-Vg特性。將虛線中的汲極電流從Id1變為Id2時的閘極電壓Vg的變化稱為△Vid。另外，實線示出實測的Id-Vg特性。將實線中的汲極電流從Id1變為Id2時的閘極電壓Vg的變化稱為△Vex。將在汲極電流為Idl及Id2時要觀察的介面的電位分別稱為Φit1、Φit2，將該變化量稱為△Φit。
在圖46中，實測值的傾斜度比計算值小，由此可知△Vex常比△Vid大。此時，△Vex與△Vid之間的差異表示在淺介面能階中俘獲電子時需要的電位差。因此，可以以下述公式(6)表示被俘獲的電子所引起的電荷的變化量 △Qtrap。
△Q trap =-C tg (△V ex -△V id )…(6)
Ctg表示每面積的絕緣體和半導體的合成電容。可以使用被俘獲的(每單位面積或每單位能量的)電子數Ntrap以公式(7)表示△Qtrap。此外，q表示基本電荷。
藉由聯立公式(6)與公式(7)，可以得到公式(8)。
接著，藉由取公式(8)的極限△Φit→0，可以得到公式(9)。
就是說，可以藉由使用理想的Id-Vg特性、實測的Id-Vg特性及公式(9)，可以估計出在介面被俘獲的電子數Ntrap。此外，可以藉由使用上述計算，求得汲極電流與介面處的電位的關係。
可以以公式(10)表示每單位面積和單位能量的電子數Ntrap與介面態密度Nit之間的關係。
在此，f(E)表示費米分佈函數。藉由由公式(10)擬合從公式(9)得到的Ntrap，決定Nit。藉由使用設定該Nit的元件模擬器計算得到包括 Id<0.1pA的傳輸特性。
接著，在圖45中，以白色圓圈示出將公式(9)適用於圖47所示的實測的Id-Vg特性，抽取Ntrap的結果。在此，圖47中的縱軸表示離半導體導帶底Ec的費米能階Ef。從虛線可知，Ec的正下位置為極大值。當作為公式(10)中的Nit假設公式(11)中的尾端分佈時，如圖47的虛線那樣，可以以非常高的準確度擬合Ntrap，作為擬合參考值得到導帶端的陷阱密度Nta=1.67×1013cm-2/eV、以及特性衰減能量Wta=0.105eV。
接著，圖48A和圖48B示出藉由將所得到的介面能階的擬合曲線回饋到使用元件模擬器的計算來倒算Id-Vg特性的結果。圖48A示出藉由在汲極電壓Vd為0.1V及1.8V時的計算得到的Id-Vg特性、以及在汲極電壓Vd為0.1V及1.8V時的電晶體的實測Id-Vg特性。圖48B是以圖48A的汲極電流Id為對數的圖表。
藉由計算得到的曲線與實測值的圖示大致一致，由此可知計算值和測定值具有高再現值。由此可知，作為計算出淺缺陷態密度的方法，上述方法是充分妥當的。
[淺缺陷態密度的評價結果]
接著，根據上述方法比較測定出的電特性與理想的計算值，測定出樣本6A、樣本6B、樣本6C、樣本6D、樣本6E、樣本6F、樣本6G、樣本6H及樣本6J的淺缺陷態密度。
圖49示出計算出樣本6A、樣本6B、樣本6C、樣本6D、樣本6E、樣本6F、樣本6G、樣本6H及樣本6J的淺缺陷態密度的平均值的結果。
如圖49所示，可知金屬氧化物108的成膜時的氧流量比越小或成膜時的溫度越低，淺缺陷態密度的峰值越小。
由此可知，樣本6A至樣本6J是形成有缺陷態密度低的金屬氧化物膜的電晶體。這有可能是因為：藉由採用在低溫且低氧流量比的條件下形成的金屬氧化物膜，氧透過性得到提高，而電晶體的製程中擴散的氧量增大，因此金屬氧化物膜中、金屬氧化物膜與絕緣膜的介面的氧缺陷等缺陷得到降低。
本實施例的至少一部分可以與本說明書所記載的其他實施方式或其他實施例適當地組合而實施。
實施例7
在本實施例中，製造本發明的一個實施方式的包括金屬氧化物108的電晶體150，對電晶體150進行缺陷態密度的測定。此外，在本實施例中，作為包括金屬氧化物108的電晶體150，製造樣本7A、樣本7B、樣本7C、樣本7D、樣本7E、樣本7F、樣本7G、樣本7H及樣本7J的9種電晶體。
〈樣本的結構及製造方法〉
以下，說明本發明的一個實施方式的樣本7A至樣本7J。作為樣本7A至樣本7J，藉由在實施方式2及圖9A至圖11C中說明的形成方法製造具有圖6A至圖6C的結構的電晶體150。
此外，樣本7A至樣本7J在形成金屬氧化物108時的溫度及氧流量比上不同。此外，在形成金屬氧化物108的製程中，作為靶材使用金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])。下表示出樣本7A至樣本7J的金屬氧化物的形成時的溫度及氧流量比。
此外，各樣本藉由在實施方式2中說明的製造方法製造。
電晶體150的通道長度為2μm，通道寬度為3μm(以下，也稱為L/W=2/3μm)，或通道長度為2μm，通道寬度為50μm(以下，也稱為L/W=2/50μm)。
〈使用電晶體特性的淺缺陷能階的評價〉
[淺缺陷態密度的評價方法]
下面，使用將金屬氧化物用作半導體的電晶體的電特性估計出金屬氧化物108的淺缺陷能階。算出方法使用與上述實施例所說明的方法相同的方法。以下，評價電晶體的介面態密度，且在考慮該介面態密度和被介面能階俘獲的電子數Ntrap的情況下預測出次臨限汲極電流的方法。
[淺缺陷態密度的評價結果]
接著，根據上述方法比較測定出的電特性與理想的計算值，測定出樣本7A、樣本7B、樣本7C、樣本7D、樣本7E、樣本7F、樣本7G、樣本7H及樣本7J的淺缺陷態密度。
圖50示出計算出樣本7A、樣本7B、樣本7C、樣本7D、樣本7E、樣本7F、樣本7G、樣本7H及樣本7J的淺缺陷態密度的平均值的結果。
如圖50所示，可知金屬氧化物108的成膜時的氧流量比越小或成膜時的溫度越低，淺缺陷態密度的峰值越小。
由此可知，樣本7A至樣本7J是形成有缺陷態密度低的金屬氧化物膜的電晶體。這有可能是因為：藉由採用在低溫且低氧流量比的條件下形成的金屬氧化物膜，氧透過性得到提高，而電晶體的製程中擴散的氧量增大，因此金屬氧化物膜中、金屬氧化物膜與絕緣膜的介面的氧缺陷等缺陷得到降低。
本實施例的至少一部分可以與本說明書所記載的其他實施方式或其他實施例適當地組合而實施。
實施例8
在本實施例中，製造本發明的一個實施方式的包括金屬氧化物108的電晶體150，對電晶體150進行電特性及可靠性的測試。此外，在本實施例中，作為包括金屬氧化物108的電晶體150，製造樣本8A的電晶體。
〈樣本的結構及製造方法〉
以下，說明本發明的一個實施方式的樣本8A。作為樣本8A，藉由在實施方式2及圖9A至圖11C中說明的形成方法製造具有圖6A至圖6C的結構的電晶體150。
下表示出樣本8A的金屬氧化物108的形成時的溫度及氧流量比。
此外，樣本8A藉由在實施方式2中說明的製造方法製造。此外，在金屬氧化物108的成膜製程中，作為靶材使用金屬氧化物靶材(In：Ga：Zn=5：1：7[原子個數比])。
電晶體150的通道長度為3μm，通道寬度為50μm(以下，也稱為L/W=3/50μm)。
〈電晶體的Id-Vg特性〉
接著，測定上面製造的樣本8A的電晶體(L/W=3/50μm)的Id-Vg特性。作為電晶體的Id-Vg特性的測定條件，施加到被用作第一閘極電極的導電膜112的電壓(以下，也稱為閘極電壓(Vg))以及施加到被用作第二閘極電極的導電膜106的電壓(也稱為背閘極電壓(Vbg))從-10V每隔0.25V變化到+10V。另外，將對被用作源極電極的導電膜120a施加的電壓(以下，也稱為源極電壓(Vs))設定為0V(comm)，將對被用作汲極電極的導電膜120b施加的電壓(以下，也稱為汲極電壓(Vd))設定為0.1V和20V。
圖51示出樣本8A的Id-Vg特性結果及場效移動率。實線表示Vd為20V時的Id，點劃線表示Vd為0.1V時的Id。此外，虛線表示場效移動率。此外，在圖51中，第一縱軸表示Id[A]，第二縱軸表示場效移動率(μFE[cm2/Vs])，橫軸表示Vg[V]。另外，場效移動率從將Vd設定為20V而測定的值算出。
在圖51中，以測定時的Id的上限值為1mA而進行測定。在圖51中的Vd=20V的條件下，在Vg=7.5V處Id超過該上限值。因此，在圖51中，作為從該Id-Vg特性估計出的場效移動率，示出Vg=7.5V以下的範圍。
如圖51所示，在本實施例中製造的電晶體具有良好的電特性。這裡，表9示出圖51所示的電晶體的特性。
如此，在本實施例中製造的電晶體的場效移動率超過100cm2/Vs。這個數值是相當於使用低溫多晶矽的電晶體的很高的數值，因此對使用金屬氧化物108的電晶體來說是非常良好的特性。
如表9所示，樣本8A包括電晶體的閘極電壓大於0V且10V以下的範圍下的場效移動率的最大值為60cm2/Vs以上且小於150cm2/Vs的第一區域、臨界電壓為-1V以上且1V以下的第二區域、S值小於0.3V/decade的第三區域、關態電流小於1×10-12A/cm2的第四區域，電晶體的場效移動率的最大值以μFE(max)表示，電晶體的閘極電壓為2V的場效移動率的值以μFE(Vg=2V)表示時，μFE(max)/μFE(Vg=2V)為1以上小於2。
上述電晶體特性可以藉由使用上述說明的金屬氧化物108得到。藉由將金屬氧化物108用於電晶體的半導體層，可以同時實現載子移動率高的功能及良好的開關特性的功能。
本實施例的至少一部分可以與本說明書所記載的其他實施方式或其他實施例適當地組合而實施。
001、002‧‧‧區域

Claims (16)

  1. 一種包括金屬氧化物的場效應電晶體，其中，該電晶體的通道形成區域包含至少具有兩個不同的能頻寬的材料，該材料包括各為0.5nm以上且10nm以下的奈米尺寸的粒子，並且，該奈米尺寸的粒子以馬賽克狀分散或分佈。
  2. 根據申請專利範圍第1項之場效應電晶體，其中該具有兩個不同的能頻寬的材料包含具有第一能頻寬的第一材料及具有第二能頻寬的第二材料，該第一材料包含In或Zn，該第二材料包含選自In、Zn、Al、Ga、Si、B、Y、Ti、Fe、Ni、Ge、Zr、Mo、La、Ce、Nd、Hf、Ta、W、Mg、V、Be和Cu中的一種或多種，並且該第二能頻寬比該第一能頻寬大。
  3. 根據申請專利範圍第2項之場效應電晶體，其中該第一材料包含In及Zn，並且該第二材料包含In、Ga及Zn。
  4. 根據申請專利範圍第2項之場效應電晶體，其中該第一能頻寬為2.4eV或其附近的數值，並且該第二能頻寬為3.0eV以上且4.0eV以下。
  5. 根據申請專利範圍第2項之場效應電晶體，其中該第二材料的Ga、Al或Si的含量比該第一材料多。
  6. 根據申請專利範圍第2項之場效應電晶體，其中該第二材料的Ga的含量比該第一材料多。
  7. 一種包括金屬氧化物的場效應電晶體，其中，該電晶體的通道形成區域包含至少具有兩個不同的能頻寬的材料，該材料包括各為0.5nm以上且10nm以下的奈米尺寸的粒子，該奈米尺寸的粒子以馬賽克狀分散或分佈，並且，該通道形成區域包括載子從該電晶體的源極向該電晶體的汲極容易流過的路徑。
  8. 根據申請專利範圍第7項之場效應電晶體，其中該具有兩個不同的能頻寬的材料包含具有第一能頻寬的第一材料及具有第二能頻寬的第二材料，該第一材料包含In或Zn，該第二材料包含選自In、Zn、Al、Ga、Si、B、Y、Ti、Fe、Ni、Ge、Zr、Mo、La、Ce、Nd、Hf、Ta、W、Mg、V、Be和Cu中的一種或多種，並且該第二能頻寬比該第一能頻寬大。
  9. 根據申請專利範圍第8項之場效應電晶體，其中該第一材料包含In及Zn，並且該第二材料包含In、Ga及Zn。
  10. 根據申請專利範圍第8項之場效應電晶體，其中該第一能頻寬為2.4eV或其附近的數值， 並且該第二能頻寬為3.0eV以上且4.0eV以下。
  11. 根據申請專利範圍第8項之場效應電晶體，其中該第二材料的Ga、Al或Si的含量比該第一材料多。
  12. 根據申請專利範圍第8項之場效應電晶體，其中該第二材料的Ga的含量比該第一材料多。
  13. 一種包括金屬氧化物的場效應電晶體，其中，該電晶體的通道形成區域包含至少具有兩個不同的能頻寬的材料，該材料包括各為0.5nm以上且10nm以下的奈米尺寸的粒子，該奈米尺寸的粒子以馬賽克狀分散或分佈，在該電晶體的正向方向上施加閘極電壓時，該至少包含具有兩個不同的能頻寬的材料都具有載子從該電晶體的源極向該電晶體的汲極流過的第一功能，並且，在該電晶體的反向方向上施加閘極電壓時，該至少具有兩個不同的能頻寬的材料都具有抑制載子從該電晶體的源極向該電晶體的汲極流過的第二功能。
  14. 根據申請專利範圍第13項之場效應電晶體，其中該奈米尺寸的粒子包括周圍部如雲模糊地擴展且彼此重疊的區域。
  15. 根據申請專利範圍第13項之場效應電晶體，其中該第一功能使該至少具有兩個不同的能頻寬的材料具有其能頻寬都窄於該閘極電壓保持為0V時的能頻寬，並且該第二功能使該至少具有兩個不同的能頻寬的材料具有 其能頻寬都寬於該閘極電壓保持為0V時的能頻寬。
  16. 根據申請專利範圍第15項之場效應電晶體，其中該奈米尺寸的粒子包括周圍部如雲模糊地擴展且彼此重疊的區域。
TW106117926A 2016-06-03 2017-05-31 金屬氧化物及場效應電晶體 TWI743128B (zh)

Applications Claiming Priority (16)

Application Number Priority Date Filing Date Title
JP2016-111984 2016-06-03
JP2016111984 2016-06-03
JP2016-125756 2016-06-24
JP2016125756 2016-06-24
JP2016126116 2016-06-25
JP2016-126116 2016-06-25
JP2016-135510 2016-07-07
JP2016135510 2016-07-07
JP2016-151723 2016-08-02
JP2016151723 2016-08-02
JP2016-155888 2016-08-08
JP2016155888 2016-08-08
JP2016-184961 2016-09-22
JP2016184961 2016-09-22
JP2016-189426 2016-09-28
JP2016189426 2016-09-28

Publications (2)

Publication Number Publication Date
TW201810629A true TW201810629A (zh) 2018-03-16
TWI743128B TWI743128B (zh) 2021-10-21

Family

ID=60478090

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106117926A TWI743128B (zh) 2016-06-03 2017-05-31 金屬氧化物及場效應電晶體

Country Status (6)

Country Link
US (4) US10665611B2 (zh)
JP (3) JP2018061004A (zh)
KR (1) KR102296809B1 (zh)
CN (2) CN109196656B (zh)
TW (1) TWI743128B (zh)
WO (1) WO2017208119A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9837547B2 (en) * 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
CN109121438B (zh) * 2016-02-12 2022-02-18 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
TW202224189A (zh) 2016-10-21 2022-06-16 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
US11530134B2 (en) 2017-03-13 2022-12-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide comprising In and Zn, and transistor
EP3651203A1 (en) * 2017-10-18 2020-05-13 IUCF-HYU (Industry-University Cooperation Foundation Hanyang University) Layer, multilevel element, method for fabricating multilevel element, and method for driving multilevel element
KR102537314B1 (ko) * 2018-10-17 2023-05-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
WO2020170083A1 (en) * 2019-02-22 2020-08-27 Semiconductor Energy Laboratory Co., Ltd. Glasses-type electronic device
KR20240071082A (ko) * 2022-11-15 2024-05-22 호서대학교 산학협력단 성능이 향상된 산화물 박막 트랜지스터 및 그 제조 방법

Family Cites Families (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH03232988A (ja) * 1990-02-06 1991-10-16 Toyo Tanso Kk 炭素電極ならびにそれを用いるｈｆ含有溶融塩の電解方法及び装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
CN1937250A (zh) * 1998-11-17 2007-03-28 株式会社半导体能源研究所 制造半导体器件的方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6560077B2 (en) * 2000-01-10 2003-05-06 The University Of Alabama CPP spin-valve device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7648576B2 (en) * 2003-12-11 2010-01-19 Sumco Corporation Epitaxial wafer and method for producing same
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US7410352B2 (en) 2005-04-13 2008-08-12 The Boeing Company Multi-ring system for fuselage barrel formation
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101283444B (zh) 2005-11-15 2011-01-26 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8148259B2 (en) 2006-08-30 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5434000B2 (ja) * 2008-07-17 2014-03-05 株式会社リコー 電界効果型トランジスタ及びその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP5666567B2 (ja) * 2010-04-23 2015-02-12 株式会社日立製作所 半導体装置およびそれを用いたｒｆｉｄタグならびに表示装置
JP5626978B2 (ja) * 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102108121B1 (ko) * 2013-06-10 2020-05-08 삼성디스플레이 주식회사 박막 트랜지스터 기판
CN103762244A (zh) * 2013-11-29 2014-04-30 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、薄膜晶体管阵列基板及液晶面板
TWI535034B (zh) * 2014-01-29 2016-05-21 友達光電股份有限公司 畫素結構及其製作方法
US9929279B2 (en) * 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI675004B (zh) 2014-02-21 2019-10-21 日商半導體能源研究所股份有限公司 半導體膜、電晶體、半導體裝置、顯示裝置以及電子裝置
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6166207B2 (ja) * 2014-03-28 2017-07-19 出光興産株式会社 酸化物焼結体及びスパッタリングターゲット
US10043913B2 (en) * 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
JP6486712B2 (ja) 2014-04-30 2019-03-20 株式会社半導体エネルギー研究所 酸化物半導体膜
KR20150126272A (ko) 2014-05-02 2015-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물의 제작 방법
US20150318171A1 (en) * 2014-05-02 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide
US9590050B2 (en) 2014-05-08 2017-03-07 Flosfia, Inc. Crystalline multilayer structure and semiconductor device
US10032888B2 (en) 2014-08-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device
JP6676316B2 (ja) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6587497B2 (ja) 2014-10-31 2019-10-09 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US20210408073A1 (en) 2021-12-30
CN114664949A (zh) 2022-06-24
JP7485811B2 (ja) 2024-05-16
CN109196656B (zh) 2022-04-19
JP2023067924A (ja) 2023-05-16
WO2017208119A1 (en) 2017-12-07
KR102296809B1 (ko) 2021-08-31
US11069717B2 (en) 2021-07-20
US20170352690A1 (en) 2017-12-07
JP7238014B2 (ja) 2023-03-13
CN109196656A (zh) 2019-01-11
JP2021122060A (ja) 2021-08-26
KR20190013833A (ko) 2019-02-11
JP2018061004A (ja) 2018-04-12
US10665611B2 (en) 2020-05-26
US11574933B2 (en) 2023-02-07
US20230282648A1 (en) 2023-09-07
US20200235137A1 (en) 2020-07-23
TWI743128B (zh) 2021-10-21

Similar Documents

Publication Publication Date Title
TWI743128B (zh) 金屬氧化物及場效應電晶體
TWI715699B (zh) 複合氧化物及電晶體
US20240109785A1 (en) Composite oxide and transistor
JP6188977B1 (ja) 複合酸化物、トランジスタ、表示装置、及び半導体装置