CN203521429U - 一种阵列基板及显示装置 - Google Patents

Abstract

本实用新型公开了一种阵列基板及显示装置，该阵列基板包括：衬底基板，依次形成在衬底基板上的金属屏蔽层、半导体层、栅极绝缘层、栅金属层、层间介电层、源漏金属层及像素电极层，其中：所述层间介电层和栅极绝缘层内形成有至少一个贯通至金属屏蔽层的第一过孔；所述源漏金属层形成在所述第一过孔上及具备所述第一过孔的层间介电层上。在本方案中，通过设置直达金属屏蔽层的第一过孔，使得像素电极层与金属屏蔽层电相连，进而使得栅金属层中的公共电极线既能与源漏金属层形成存储电容又能与金属屏蔽层形成存储电容，起到了增大阵列基板的存储电容、提高阵列基板的像素电压保持率及降低显示装置闪烁等不良现象的效果。

Description

一种阵列基板及显示装置

技术领域

本实用新型涉及显示技术领域，尤其涉及一种阵列基板及显示装置。

背景技术

随着TFT（Thin Film Transistor，薄膜晶体管）液晶显示技术的不断发展，具备功耗低、分辨率高、反应速度快以及开口率高等特点的基于LTPS（LowTemperature Poly-silicon，低温多晶硅）技术的TFT显示装置逐渐成为主流，已被广泛应用于各种电子设备，如液晶电视、智能手机、平板电脑以及数码相机等数字电子设备中。

但是，在基于LTPS技术的TFT显示装置等高分辨率产品中，随着产品分辨率以及开口率的越来越高，会导致LTPS TFT显示装置的阵列基板的像素间距（pixel pitch）越来越小，进而导致阵列基板的存储电容越来越小。由于对于LTPS TFT阵列基板来说，在同样大小漏电流情况下，存储电容越小会导致像素电压的保持率越低，进而会导致闪烁（Flicker）等不良现象的产生，极大地降低了阵列基板或TFT显示装置等高分辨率产品的品质，因此，如何在不影响阵列基板开口率的同时提高其存储电容，已成为业界亟需解决的问题。

实用新型内容

本实用新型实施例提供了一种阵列基板及显示装置，用以解决现有技术中存在的阵列基板的存储电容较小所导致的阵列基板或显示装置品质较低的问题。

本实用新型实施例提供了一种阵列基板，包括衬底基板、依次形成在所述衬底基板上的金属屏蔽层、半导体层、栅极绝缘层、栅金属层、层间介电层、源漏金属层以及像素电极层；其中，所述层间介电层和栅极绝缘层内形成有至少一个贯通至所述金属屏蔽层的第一过孔；所述源漏金属层形成在所述第一过孔内以及具备所述第一过孔的层间介电层上。

进一步地，所述栅金属层包括栅极、栅线和公共电极线的图案。

进一步地，所述第一过孔至少包括圆形、方形、三角形以及梯形中的任意一种或多种。

进一步地，所述半导体层为多晶硅层，所述阵列基板还包括：形成在所述金属屏蔽层和所述半导体层之间的缓冲层，所述第一过孔形成在所述层间介电层、栅极绝缘层以及缓冲层内。

进一步地，所述源漏金属层包括源极、漏极和数据线的图案，所述层间介电层以及栅极绝缘层上还形成有分别用于将所述半导体层与源极和漏极电连接的源极过孔以及漏极过孔。

进一步地，所述阵列基板还包括：依次形成在所述源漏金属层与所述像素电极层之间的平坦层、公共电极层以及钝化层；

其中，所述平坦层以及钝化层内分别形成有相互对应的、贯通至所述源极金属层的第二过孔、第三过孔；

所述像素电极层形成在所述第三过孔内以及具备所述第三过孔的钝化层上。

本实用新型实施例还提供了一种显示装置，包括上述阵列基板。

在本实用新型实施例所述技术方案中，通过在所述层间介电层内设置直达金属屏蔽层的过孔，使得位于源漏金属层上的像素电极层可与所述金属屏蔽层电相连，进而使得栅金属层中的公共电极线既能与所述源漏金属层形成存储电容，又能与所述金属屏蔽层形成存储电容，从而起到了增加具备阵列基板的存储电容、提高阵列基板的像素电压保持率以及降低显示装置的闪烁等不良现象的效果，提高了阵列基板及显示装置的品质。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1所示为本实用新型实施例一中所述阵列基板的横截面结构示意图；

图2（a）所示为本实用新型实施例一中所述金属屏蔽层的平面结构示意图；

图2（b）所示为本实用新型实施例一中所述半导体层的平面结构示意图；

图2（c）所示为本实用新型实施例一中所述栅金属层的平面结构示意图；

图2（d）所示为本实用新型实施例一中所述第一过孔的平面结构示意图；

图2（e）所示为本实用新型实施例一中所述源漏金属层的平面结构示意图；

图2（f）所示为本实用新型实施例一中所述平坦层过孔的平面结构示意图；

图2（g）所示为本实用新型实施例一中所述公共电极层的平面结构示意图；

图2（h）所示为本实用新型实施例一中所述钝化层过孔的平面结构示意图；

图2（i）所示为本实用新型实施例一中所述像素电极层的平面结构示意图；

图3所示为本实用新型实施例二中所述阵列基板的横截面结构示意图二；

图4所示为本实用新型实施例二中所述阵列基板的横截面结构示意图三；

图5所示为本实用新型实施例二中所述阵列基板的横截面结构示意图四。

具体实施方式

为了使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型作进一步地详细描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。

实施例一：

如图1所示，其为本实用新型实施例一中所述阵列基板的横截面结构示意图，所述阵列基板包括：衬底基板11、依次形成在所述衬底基板11上的金属屏蔽层12、半导体层13、栅极绝缘层14、栅金属层（图1中未示出）、层间介电层15、源漏金属层16以及像素电极层17，其中：

所述层间介电层15以及栅极绝缘层14内形成有至少一个贯通至所述金属屏蔽层12的第一过孔151；所述源漏金属层16形成在所述第一过孔151内以及具备所述第一过孔151的层间介电层15上。

具体地，所述栅金属层通常可包括栅线、栅极和公共电极线的图案，所述源漏金属层16通常可包括源极、漏极和数据线的图案，本实用新型实施例对此不作赘述。

进一步地，所述半导体层13可为多晶硅层或非多晶硅层；具体地，在本实用新型所述实施例中，所述半导体层13通常可为多晶硅层。

进一步地，所述阵列基板还可以包括：形成在所述金属屏蔽层12和所述半导体层13之间的缓冲层18，其中，所述第一过孔151形成在所述层间介电层15、栅极绝缘层14以及缓冲层18内，即所述第一过孔151可依次贯穿层间介电层15、栅极绝缘层14以及缓冲层18三层，为方便描述，这三层中的该过孔统一称为第一过孔151。

进一步地，所述阵列基板通常还可以包括：依次形成在所述源漏金属层16与所述像素电极层17之间的平坦层19、公共电极层（图1中未示出）以及钝化层20。

其中，所述钝化层20以及平坦层19上分别形成有相互对应的、贯通至所述源漏金属层16的第三过孔201、第二过孔191；所述像素电极层17形成在所述第三过孔201内以及具备所述第三过孔201的钝化层20上。

需要说明的是，在本实用新型所述实施例中，所述第三过孔201与所述第二过孔191相互对应是指，所述第三过孔201形成在位于所述第二过孔191内的钝化层20上，即所述第三过孔201在所述衬底基板11上的水平投影区域与所述第二过孔191在所述衬底基板11上的水平投影区域存在重叠；相应地，所述第三过孔201通常比所述第二过孔191尺寸要小，具体可如图1所示。

也就是说，在本实用新型所述实施例中，所述像素电极层17通常可通过所述第三过孔201与所述源漏金属层16电相连，并且，由于第一过孔151的存在，所述源漏金属层16可与所述金属屏蔽层12电相连，因此，在本实用新型所述实施例中，所述像素电极层17可与所述金属屏蔽层12电相连，从而使得栅金属层中的公共电极线既能与所述源漏金属层16形成存储电容，又能与所述金属屏蔽层12形成存储电容，起到了增加阵列基板的存储电容、提高阵列基板的像素电压保持率以及降低显示装置的闪烁等不良现象的效果，提高了阵列基板及显示装置的品质。

具体地，下面结合图2（a）～图2（i）对适用于双栅LTPS TFT中的所述阵列基板的结构进行详细说明，需要说明的是，本实用新型实施例所述阵列基板还可适用于单栅LTPS TFT中，本实用新型实施例对此不作任何限定。另外需要说明的是，为了示意清楚，图2（a）～图2（i）各平面图中的各层结构均是透明或半透明的样式示意。

具体地，如图2（a）所示，其为本实用新型实施例中所述金属屏蔽层12的平面结构示意图，所述金属屏蔽层12形成在所述衬底基板11上，主要用于对TFT沟道进行遮挡，以减小背光源对TFT的影响；具体地，所述金属屏蔽层12可以为铝层、钨层、铬层或其他金属及金属化合物导电层等，本实用新型实施例对此不作任何限定。

进一步地，所述金属屏蔽层12上形成有缓冲层18，所述缓冲层18可用于防止衬底基板11内的物质在后续工艺中（如高温晶化过程中）扩散到衬底基板上的各层结构中而影响所制作的阵列基板或LTPS TFT的品质；当然，在有些结构中，如衬底基板为无碱玻璃或者其他经过特殊加工后的基板时，可以不设置缓冲层，此时，所述第一过孔仅需贯穿层间介电层15和栅极绝缘层14即可以贯通至金属屏蔽层12。

具体地，所述缓冲层13可以为氮化硅薄膜层和氧化硅薄膜层所组成的双层绝缘层结构，也可以为氮化硅薄膜层或氧化硅薄膜层等单层绝缘层结构，本实用新型实施例对此不作任何限定。再有，由于所述缓冲层13通常可以覆盖整个衬底基板11，因此，在本实用新型所述实施例中，未对所述缓冲层13的平面结构进行具体示意说明。

进一步地，如图2（b）所示，其为本实用新型实施例中所述半导体层13的平面结构示意图，所述半导体层13可形成在所述缓冲层18上，且所述半导体层13在所述衬底基板11的水平投影区域与所述金属屏蔽层12在所述衬底基板11的水平投影区域可存在多处重叠，例如，半导体层13中的TFT栅极在所述衬底基板11的水平投影区域可与所述金属屏蔽层12在所述衬底基板11的水平投影区域存在重叠。

进一步地，所述半导体层13上形成有栅极绝缘层14，所述栅极绝缘层14可为氧化硅层、氮化硅层或由氧化硅层和氮化硅层所组成的复合绝缘层等，本实用新型实施例对此不作任何限定。再有，由于所述栅极绝缘层14通常可以覆盖整个衬底基板11，只在有些区域如周边走线区形成有过孔，与现有技术类似，因此，在本实用新型所述实施例中，未对所述栅极绝缘层14的平面结构进行具体示意说明。

进一步地，如图2（c）所示，其为本实用新型实施例中所述栅金属层的平面结构示意图（图2（c）中以标号21标识所述栅金属层），所述栅金属层形成在所述栅极绝缘层14上，可由两部分组成，一部分为栅极和栅线（Gate，标号211），一部分为公共电极线（Gate Metal Vcom，标号212）；具体地，在图2（c）中，在所述衬底基板11上的水平投影区域与所述半导体层13在所述衬底基板11上的水平投影区域存在两处交叠区域的为栅极和栅线，交叠区域为栅极所在的位置；在所述衬底基板11上的水平投影区域与所述半导体层13在所述衬底基板11上的水平投影区域存在一处交叠区域的为公共电极线。

需要说明的是，在本实用新型所述实施例中，可通过一次构图工艺来同时形成所述栅金属层的栅极、栅线和公共电极线的图案，且所述栅金属层所采用的材料可以为铝、钨、铬或其他金属及金属化合物等，本实用新型实施例对此不作任何限定；另外需要说明的是，所述公共电极线可与所述半导体层13或像素电极层17形成存储电容，以达到增大阵列基板存储电容的目的。

进一步地，所述栅金属层上形成有层间介电层15，以起到保护栅金属层形成的图案、并隔离所述栅金属层21和后续形成的源漏金属层16的目的；具体地，由于所述层间介电层15通常可以覆盖整个衬底基板11，或者仅形成隔离所述栅金属层21和后续形成的源漏金属层16的图案，与现有技术类似，因此，在本实用新型所述实施例中，未对所述层间介电层15的平面结构进行具体示意说明。

进一步地，如图2（d）所示，所述层间介电层15、栅极绝缘层14以及缓冲层18内可形成至少一个贯通至所述金属屏蔽层12的第一过孔151，所述第一过孔151的形状可以为圆形、方形、三角形、梯形或其他多边形结构中的一种或多种，本实用新型实施例对此不作任何限定。再有，所述第一过孔151的大小可调，本实用新型实施例对此也不作任何限定，以便达到适应不同的工艺条件、提高工艺制备的灵活性和实用性的目的。

具体地，在图2（d）中，所述第一过孔151的形状为方形，且所述第一过孔151在所述衬底基板11上的水平投影区域与所述半导体层13、所述栅金属层21在所述衬底基板11上的水平投影区域均未重叠。

另外需要说明的是，与现有技术类似，所述层间介电层15以及栅极绝缘层14内还可形成有分别用于将所述半导体层13与TFT源极和漏极电连接的源极过孔以及漏极过孔（可用标号152来标识），本实用新型实施例对此不作赘述。

进一步地，如图2（e）所示，其为本实用新型实施例中所述源漏金属层16的平面结构示意图，所述源漏金属层16形成在所述层间介电层15上，具体可包括两部分，一为呈条形结构的金属层，通常可称为数据线（Data）；一为呈方形结构的金属层，通常可称为源漏平板（SD Pad），其中，所述源漏平板在所述衬底基板11上的水平投影区域与所述第一过孔151在所述衬底基板11上的水平投影区域重叠，即所述第一过孔151通常形成在位于所述源漏平板下的层间介电层15、栅极绝缘层14以及缓冲层18内。需要说明的是，本实用新型实施例的附图只是为了说明实施例，其形状、大小和位置关系并不是对本实用新型实施例的限定。

进一步地，所述源漏金属层16上形成有平坦层19，所述平坦层19可起到保护所述源漏金属层16以及对所述阵列基板的表面进行平坦化的目的；具体地，所述平坦层19可以是无机材料形成的绝缘层或有机材料形成的绝缘层，本实用新型实施例对此不作任何限定。

较佳地，所述平坦层19通常可由有机树脂材料制作而成，所述有机树脂可以是苯并环丁烯（BCB），也可以是其他有机感光材料，本实用新型实施例对此不作任何限定。由于有机树脂相比较无机材料硬度较小，因而更有利于对阵列基板表面起到平坦作用，有利于后续公共电极层和像素电极层17等的形成，以及彩膜基板和阵列基板之间的液晶分子的理想排列。

进一步地，所述平坦层19内可形成有贯穿至所述源漏金属层16的平坦层过孔191（第二过孔）；具体地，所形成的平坦层过孔191的平面结构可如图2（f）所示，其中，所述平坦层过孔191的形状可以为圆形、方形、三角形、梯形或其他多边形结构中的一种或多种，本实用新型实施例对此不作任何限定；具体地，在图2（f）中，所述平坦层过孔191为方形结构。

进一步地，所述平坦层19上形成有公共电极层，其中，所述公共电极层的平面结构示意图可如图2（g）所示（图2（g）中，以标号22标识所述公共电极层）；具体地，所述公共电极层可采用一次构图工艺形成，且所述公共电极层的材料通常可为ITO、AZO等透明导电薄膜材料，本实用新型实施例对此不作任何限定。

进一步地，所述公共电极层上可形成有钝化层20，且所述钝化层20内还形成有与所述平坦层过孔191相互对应的、贯通至所述源漏金属层17的钝化层过孔201（第三过孔）；具体地，所形成的钝化层过孔201的平面结构可如图2（h）所示。

需要说明的是，所述钝化层过孔201的大小通常小于所述平坦层过孔191；再有，所述钝化层过孔201的形状可以为圆形、方形、三角形、梯形或其他多边形结构中的一种或多种，本实用新型实施例对此不作任何限定；具体地，在图2（h）中，所述钝化层过孔201为方形结构。

再有需要说明的是，与所述平坦层19类似，所述钝化层20可以是无机材料形成的绝缘层或有机材料形成的绝缘层，本实用新型实施例对此不作任何限定。

进一步地，如图2（i）所示，其为本实用新型实施例中所述像素电极层17的平面结构示意图，所述像素电极层17具体可形成在所述第三过孔201内以及具备所述第三过孔201的钝化层20上，并可通过位于所述第一过孔151内的源漏金属层16与所述金属屏蔽层12电相连，使得栅金属层中的公共电极线可以夹在所述源漏金属层16以及所述金属屏蔽层12之间，达到既能与所述源漏金属层16形成存储电容，又能与所述金属屏蔽层12形成存储电容的效果，从而实现了增加阵列基板的存储电容、提高阵列基板的像素电压保持率以及降低显示装置的闪烁等不良现象的目的，提高了阵列基板以及显示装置的品质。

最后需要说明的是，图2（a）～图2（i）中各层的图案结构只是示意性的说明本实用新型的实施例，还可根据实际情况进行调整设定，本实用新型实施例对此不作任何限定。

进一步地，本实用新型实施例一还提供了一种显示装置，所述显示装置可以为液晶显示面板、电子纸、OLED（Organic Light-Emitting Diode，有机发光二极管）面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具备显示功能的产品或部件，本实用新型实施例对此不作任何限定；具体地，所述显示装置包括本实用新型实施例一中所述的阵列基板，本实用新型实施例对此不再赘述。

需要说明的是，本实用新型实施例中所述的显示装置可以为TN（TwistedNematic，扭曲向列）模式、VA（Vertical Alignment，垂直取向）模式、IPS（In-PlaneSwitching，平面转换技术）模式或ADS（Advanced Super Dimension Switch，高级超维场转换技术）模式，本实用新型实施例对此不作任何限定；较优地，本实用新型实施例中所述的显示装置尤其适用于IPS模式和ADS模式。

本实用新型实施例一提供了一种阵列基板及显示装置，通过在层间介电层以及栅极绝缘层内设置直达所述金属屏蔽层的过孔，使得位于源漏金属层上的像素电极层可与所述金属屏蔽层电相连，进而使得栅金属层中的公共电极线可以夹在所述源漏金属层以及所述金属屏蔽层之间，达到既能与所述源漏金属层形成存储电容，又能与所述金属屏蔽层形成存储电容的效果，从而实现了增加阵列基板的存储电容、提高阵列基板的像素电压保持率以及降低显示装置的闪烁等不良现象的目的，提高了阵列基板及显示装置的品质。

实施例二：

具体地，本实施例二通过对阵列基板的制作工艺进行简要描述来对本实用新型实施例一中所述阵列基板的结构进行进一步地说明，所述阵列基板的制作工艺可以包括以下步骤：

步骤101：在衬底基板11上形成金属屏蔽层12；具体地，所述金属屏蔽层12的图案可如图2（a）所示。

具体地，所述衬底基板11可以为玻璃基板或塑料基板等，本实用新型实施例对此不作任何限定。

进一步地，在所述衬底基板11上形成金属屏蔽层12之前，可对所述衬底基板11进行预清洗操作，之后，在所述衬底基板11上方形成金属屏蔽层12，所述金属屏蔽层12主要用于对TFT沟道进行遮挡，以减小背光源对TFT的影响，具体地，所述金属屏蔽层12可以为铝层、钨层、铬层或其他金属及金属化合物导电层等，本实用新型实施例对此不作任何限定。

具体地，在所述衬底基板11上方形成金属屏蔽层12可以包括：

采用沉积、溅射等方式在所述衬底基板11上形成一金属层，并通过包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺形成具备设定图案的金属屏蔽层12，本实用新型实施例对此不作赘述。

步骤102：在所述金属屏蔽层12上形成缓冲层18。

具体地，在本实用新型所述实施例中，可采用CVD（Chemical VaporDeposition，化学气相沉积）等方法在所述金属屏蔽层12上沉积缓冲层18；进一步地，所述缓冲层18可以为氮化硅薄膜层和氧化硅薄膜层所组成的双层绝缘层结构，也可以为氮化硅薄膜层或氧化硅薄膜层等单层绝缘层结构，本实用新型实施例对此不作任何限定。当然，在有些结构中，如衬底基板为无碱玻璃或者其他经过特殊加工后的基板时，可以不设置缓冲层，此时，则可以省略步骤102。

步骤103：在所述缓冲层18上形成半导体层13；具体地，所述半导体层13的图案可如图2（b）所示。

具体地，在本步骤103中，当所述半导体层13为多晶硅层时，可采用CVD等方法在所述缓冲层18上沉积非晶硅层，并采用准分子激光退火（ELA）或固相结晶（SPC）等方法将所述非晶硅晶化为多晶硅，之后，再通过包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺形成所需的多晶硅图案。

步骤104：在所述半导体层13上形成栅极绝缘层14。

具体地，可采用CVD等方法在所述半导体层13上沉积栅极绝缘层14；其中，所述栅极绝缘层14可为氧化硅层、氮化硅层或由氧化硅层和氮化硅层所组成的复合绝缘层等，本实用新型实施例对此不作任何限定。

步骤105：在所述栅极绝缘层14上形成栅金属层21；具体地，所述栅金属层21的图案可如图2（c）所示，包括栅极、栅线和公共电极线，其中，标号211对应栅极和栅线（Gate），标号212对应公共电极线（Gate Metal Vcom）。

具体地，在本步骤105中，可采用PVD（Physical Vapor Deposition，物理气相沉积）等方法在所述栅极绝缘层14上形成一金属层，并通过包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺同时形成栅极、栅线与公共电极线的图案。

进一步地，所述金属层可以为铝层、钨层、铬层或其他金属及金属化合物导电层等，本实用新型实施例对此不作任何限定。

步骤106：在所述栅金属层21上形成层间介电层15。

具体地，可采用CVD等方法在所述栅金属层21上沉积层间介电层15，以起到保护栅金属层21、并隔离所述栅金属层21和后续源漏金属层16的目的；其中，所述层间介电层15可由氧化硅、氮化硅等材料制备而成，本实用新型实施例对此不作任何限定。

步骤107：在所述层间介电层15、栅极绝缘层14以及缓冲层18内形成至少一个贯通至所述金属屏蔽层12的第一过孔151；具体地，所形成的第一过孔151的图案可如图2（d）所示。

需要说明的是，在形成所述第一过孔151的同时，还可在所述层间介电层15以及栅极绝缘层14内形成贯通至所述半导体层13的源极过孔以及漏极过孔（其中，所述源极过孔或漏极过孔的示意图可参见图2（d）所示，具体可以标号152来标识）。

具体地，在本步骤107中，可采用一次或多次构图工艺形成所述第一过孔151、源极过孔以及漏极过孔，本实用新型实施例对此不作任何限定；具体地，在通过一次构图工艺形成上述各过孔时，可通过刻蚀参数的控制来实现不同深度过孔的形成。

步骤108：在所述第一过孔151内以及具备所述第一过孔151的层间介电层15上形成源漏金属层16；具体地，所形成的源漏金属层16的图案可如图2（e）所示。

具体地，在本步骤108中，通常可在具备源极过孔、漏极过孔以及第一过孔151的层间介电层15表面沉积一导电材料，并通过包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺来形成具备设定图案的源漏金属层16；其中，所述导电材料可以为铝、钨、铬或其他金属及金属化合物等，本实用新型实施例对此不作任何限定。

进一步地，在本实用新型所述实施例中，所述源漏金属层16具体可包括两部分，一为呈条形结构的金属层，通常可称为数据线；一为呈方形结构的金属层，通常可称为源漏平板，其中，所述源漏平板在所述衬底基板11上的水平投影区域与所述第一过孔161在所述衬底基板11上的水平投影区域重叠，即所述第一过孔161通常形成在位于所述源漏平板下的层间介电层16、栅极绝缘层14以及缓冲层18内。

步骤109：在所述源漏金属层16上形成平坦层19。

具体地，可采用CVD等方法在所述源漏金属层16上沉积平坦层19；其中，所述平坦层19可以是无机材料形成的绝缘层或有机材料形成的绝缘层，本实用新型实施例对此不作任何限定。

步骤110：在所述平坦层19内形成直达所述源漏金属层16的平坦层过孔191（第二过孔）；具体地，所形成的平坦层过孔191的图案可如图2（f）所示。

具体地，在所述源漏金属层16上沉积平坦层19之后，可通过包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺形成具备设定形状的平坦层过孔191；具体地，所述平坦层过孔191的形状可以为圆形、方形、三角形、梯形或其他多边形结构中的一种或多种，本实用新型实施例对此不作任何限定；具体地，在图2（f）中，所述平坦层过孔191为方形结构。

步骤111：在所述平坦层19上形成公共电极层22；具体地，所形成的公共电极层22的图案可如图2（g）所示。

具体地，可采用CVD等方法在所述平坦层19上方沉积一透明导电薄膜层，并通过包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺形成具备设定图案的公共电极层22。

进一步地，所述公共电极层22通常可由透明导电薄膜材料制备而成，所述透明导电薄膜材料通常可为ITO、AZO等材料，本实用新型实施例对此不作任何限定。

步骤112：在所述公共电极层22上形成钝化层20，并在所述钝化层20之内形成与所述平坦层过孔191相互对应的贯通至所述源漏金属层16的钝化层过孔201（第三过孔）；具体地，所形成的钝化层过孔201的图案可如图2（h）所示。

具体地，可采用CVD等方法在所述公共电极层22之上沉积钝化层20，并通过包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺在所述钝化层20之内形成具备设定形状的钝化层过孔201。

需要说明的是，所述钝化层过孔201的大小通常小于所述平坦层过孔191；再有，所述钝化层过孔201的形状可以为圆形、方形、三角形、梯形或其他多边形结构中的一种或多种，本实用新型实施例对此不作任何限定；具体地，在图2（h）中，所述钝化层过孔201为方形结构。

进一步地，所述钝化层20可以是无机材料形成的绝缘层或有机材料形成的绝缘层，本实用新型实施例对此不作任何限定。

步骤113：在所述钝化层20上形成像素电极层17；具体地，所形成的像素电极层17的图案可如图2（i）所示。

具体地，可采用CVD等方法在具备钝化层过孔201的钝化层20之上沉积一透明导电材料层，并通过包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺来得到具备设定图案的像素电极层17。

需要说明的是，所得到的像素电极层17通常位于所述钝化层过孔201内以及所述钝化层20之上，并通过位于所述第一过孔151内的源极金属层16与所述金属屏蔽层12电连接。

也就是说，经过上述步骤101～步骤113之后，可得到本实用新型实施例一中所述的阵列基板，具体地，所得到的阵列基板的横截面结构示意图可如图1以及图3～图5所示，其中，图1对应图2（i）中的A-A’横截面，图3对应2（i）中的B-B’横截面，图4对应图2（i）中的C-C’横截面，图5对应2（i）中的D-D’横截面，本实用新型实施例对此不再赘述。

需要说明的是，本实用新型实施例以半导体层为多晶硅层的顶栅型TFT为例进行说明，对于半导体层为非晶硅层等的TFT，本实用新型实施例同样适用，且对于底栅型TFT或者其他结构变形的TFT，只要是需要通过增加正对面积而增大存储电容的方案，也都属于本实用新型实施例的保护范围。

显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。

Claims (7)

1.一种阵列基板，包括衬底基板、依次形成在所述衬底基板上的金属屏蔽层、半导体层、栅极绝缘层、栅金属层、层间介电层、源漏金属层以及像素电极层，其特征在于， 

所述层间介电层和栅极绝缘层内形成有至少一个贯通至所述金属屏蔽层的第一过孔； 

所述源漏金属层形成在所述第一过孔内以及具备所述第一过孔的层间介电层上。 

2.如权利要求1所述的阵列基板，其特征在于，所述栅金属层包括栅极、栅线和公共电极线的图案。 

3.如权利要求1所述的阵列基板，其特征在于， 

所述第一过孔至少包括圆形、方形、三角形以及梯形中的任意一种或多种。 

4.如权利要求1所述的阵列基板，其特征在于，所述半导体层为多晶硅层，所述阵列基板还包括： 

形成在所述金属屏蔽层和所述半导体层之间的缓冲层，所述第一过孔形成在所述层间介电层、栅极绝缘层以及缓冲层内。 

5.如权利要求1所述的阵列基板，其特征在于，所述源漏金属层包括源极、漏极和数据线的图案，所述层间介电层以及栅极绝缘层内还形成有分别用于将所述半导体层与源极和漏极电连接的源极过孔以及漏极过孔。 

6.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括： 

依次形成在所述源漏金属层与所述像素电极层之间的平坦层、公共电极层以及钝化层； 

其中，所述平坦层以及钝化层内分别形成有相互对应的、贯通至所述源漏金属层的第二过孔、第三过孔； 

所述像素电极层形成在所述第三过孔内以及具备所述第三过孔的钝化层上。 

7.一种显示装置，其特征在于，包括权利要求1～6任一所述的阵列基板。 

Images