KR20210086360A - 발광 표시 장치 - Google Patents

발광 표시 장치 Download PDF

Info

Publication number
KR20210086360A
KR20210086360A KR1020190180203A KR20190180203A KR20210086360A KR 20210086360 A KR20210086360 A KR 20210086360A KR 1020190180203 A KR1020190180203 A KR 1020190180203A KR 20190180203 A KR20190180203 A KR 20190180203A KR 20210086360 A KR20210086360 A KR 20210086360A
Authority
KR
South Korea
Prior art keywords
light emitting
bank
electrode pattern
layer
display device
Prior art date
Application number
KR1020190180203A
Other languages
English (en)
Inventor
윤성지
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190180203A priority Critical patent/KR20210086360A/ko
Priority to US17/129,481 priority patent/US11659736B2/en
Priority to CN202011537006.4A priority patent/CN113130580B/zh
Publication of KR20210086360A publication Critical patent/KR20210086360A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • H01L51/504—
    • H01L27/3246—
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H01L2251/558—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 측부 누설 전류를 차단할 수 있는 표시 장치에 관한 것으로, 인접한 서브 화소들 사이의 뱅크에, 수직 채널을 형성할 수 있는 뱅크 하측에 전극 패턴을 구비하고, 전극 패턴에 의해 덮여지는 뱅크가 게이트 절연막으로 기능하여 유전 분극을 형성하고, 정공 이동도가 높은 공통층에서 낮은 공통층으로 전하 이동이 발생하여 측부 누설 전류를 방지할 수 있다.

Description

발광 표시 장치 {Light Emitting Display Device}
본 발명은 표시 장치에 관한 것으로, 뱅크 하측에 추가 전극 구비에 의해 공통층에 의한 측부 누설 전류를 방지한 발광 표시 장치에 관한 것이다.
최근 본격적인 정보화 시대로 접어듦에 따라 전기적 정보신호를 시각적으로 표현하는 표시 장치(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 여러 가지 다양한 평판 표시장치(Flat Display Device)가 개발되어 기존의 브라운관(Cathode Ray Tube: CRT)을 빠르게 대체하고 있다.이 같은 평판 표시장치의 구체적인 예로는 액정 표시장치(Liquid Crystal Display device: LCD), 플라즈마 표시장치(Plasma Display Panel device: PDP), 전계방출 표시장치(Field Emission Display device: FED), 유기 발광 표시장치(Organic Light Emitting Device: OLED) 및 양자점 표시 장치(Quantum Dot Display Device) 등을 들 수 있다.
이 중, 별도의 광원을 요구하지 않으며 장치의 컴팩트화 및 선명한 컬러 표시를 위해 자발광이 가능한 발광 표시 장치가 경쟁력 있는 어플리케이션(application)으로 고려되고 있다.
한편, 발광 표시 장치에서는 복수개의 서브 화소를 구비하고, 별도의 광원없이 각 서브 화소에 발광 소자를 구비하여, 광을 출사하고 있다.
각 발광 소자는 발광층을 포함하며 발광층과 전극 사이에 공통층을 구비하는데, 공통층이 서브 화소들 사이에 연결되어 있어 이로 인한 측부 누설 전류가 문제되고 있다.
본 발명은 상술한 한계를 극복하기 위해 안출한 것으로, 특히 뱅크 하측에 추가 전극 구비에 의해 공통층에 의한 측부 누설 전류를 방지한 발광 표시 장치에 관한 것이다.
본 발명의 표시 장치는 인접한 서브 화소들 사이의 뱅크에, 수직 채널을 형성할 수 있는 뱅크 하측에 전극 패턴을 구비하고, 전극 패턴에 의해 덮여지는 뱅크가 게이트 절연막으로 기능하여 측부 누설 전류를 차단할 수 있다.
본 발명의 제 1 실시예에 따른 표시 장치는 서로 인접한 제 1 발광부 및 제 2 발광부를 오픈하는 뱅크와, 상기 제 1 발광부 및 제 2 발광부 각각에 구비되며, 서로 이격한 제 1 애노드 및 제 2 애노드와, 상기 뱅크에 덮여지며, 상기 제 1, 제 2 애노드와 각각 이격한 전극 패턴과, 상기 제 1, 제 2 애노드와 상기 뱅크 상에 형성되며, 각각 서로 다른 캐리어 이동도를 갖는 제 1, 제 2 공통층과, 상기 제 1 발광부 및 제 2 발광부에, 상기 제 2 공통층 상에 각각 구비된 제 1 발광층 및 제 2 발광층 및 상기 제 1, 제 2 발광층 상에 구비된 캐소드를 포함할 수 있다.
본 발명의 발광 표시 장치는 다음과 같은 효과가 있다.
뱅크 영역에 측부 누설 경로를 추가 전극 패턴 구비를 통해 수직 채널을 형성하여 측부로 누설되는 전류를 해결할 수 있다.
따라서, 혼색에 의한 화질 불량을 해결할 수 있다.
도 1은 본 발명의 발광 표시 장치를 나타낸 평면도
도 2는 도 1의 I~I' 선상의 단면도
도 3a 및 도 3b는 도 2의 A 영역의 전압 인가 전 및 전압 인가 후 전하 이동을 나타낸 도면
도 4는 도 2의 B 영역을 나타낸 단면도도 5는 도 4의 채널 형성시 전류 패스를 나타낸 도면
이하, 첨부된 도면들을 참조하여, 본 발명의 바람직한 실시예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 부품 명칭과 상이할 수 있다.
본 발명의 다양한 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도면에 도시된 사항에 한정되는 것은 아니다. 본 명세서 전체에 걸쳐 동일한 도면 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기판 사항이 없는 한 복수를 포함하는 경우를 포함한다.
본 발명의 다양한 실시예에 포함된 구성 요소를 해석함에 있어서, 별도의 명시적 기판이 없더라도 오차 범위를 포함하는 것으로 해석한다.
본 발명의 다양한 실시예를 설명함에 있어, 위치 관계에 대하여 설명하는 경우에, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
본 발명의 다양한 실시예를 설명함에 있어, 시간 관계에 대한 설명하는 경우에, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
본 발명의 다양한 실시예를 설명함에 있어, '제 1~', '제 2~' 등이 다양한 구성 요소를 서술하기 위해서 사용될 수 있지만, 이러한 용어들은 서로 동일 유사한 구성 요소 간에 구별을 하기 위하여 사용될 따름이다. 따라서, 본 명세서에서 '제 1~'로 수식되는 구성 요소는 별도의 언급이 없는 한, 본 발명의 기술적 사상 내에서 '제 2~' 로 수식되는 구성 요소와 동일할 수 있다.
본 발명의 여러 다양한 실시예의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 다양한 실시예가 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
도 1은 본 발명의 발광 표시 장치를 나타낸 평면도이며, 도 2는 도 1의 I~I' 선상의 단면도이다.
도 1 및 도 2와 같이, 본 발명의 표시 장치는 기판(1000) 상에, 서로 인접한 제 1 발광부(E1) 및 제 2 발광부(E2)를 오픈하는 뱅크(125)와, 상기 제 1 발광부(E1) 및 제 2 발광부(E2) 각각에 구비되며, 서로 이격한 제 1 애노드(130a) 및 제 2 애노드(130b)와, 상기 뱅크(125)에 덮여지며, 상기 제 1, 제 2 애노드(130a, 130b)와 각각 이격한 전극 패턴(140)과, 상기 제 1, 제 2 애노드와 상기 뱅크(125) 상에 형성되며, 각각 서로 다른 캐리어 이동도를 갖는 제 1, 제 2 공통층(145, 150)과, 상기 제 1 발광부(E1) 및 제 2 발광부(E2)에, 상기 제 2 공통층(150) 상에 각각 구비된 제 1 발광층(160a) 및 제 2 발광층(160b) 및 상기 제 1, 제 2 발광층 상에 구비된 캐소드(180)를 포함할 수 있다.
각 애노드 전극(130a, 130b)은 각각의 뱅크(125)의 가장 자리가 일부 중첩하며, 뱅크(125)에 의해 노출된 영역에 발광부(E1, E2, E3)이 정의된다.본 발명의 표시 장치는 뱅크(125)의 영역에 애노드(130a, 130b) 외에 전극 패턴(140)을 추가한 것에 그 일 특징이 있다.
발광 소자로 기능하는 애노드(130a 또는 130b), 발광층(160a 또는 160b) 및 캐소드(180) 외에 뱅크(125)의 영역에 전극 패턴(140)을 구비하여, 상기 전극 패턴(140)과 뱅크(125) 및 그 상부의 구성들 중 특히, 공통층(145, 150)이 이 채널로 기능하여 측부 전류 차단을 유도하는 것이다.
여기서, 전극 패턴(140)은 뱅크(125) 영역(A 영역 참조)에서 발생되는 유기 박막트랜지스터의 일종의 게이트 전극으로 기능하고, 뱅크(125)는 게이트 절연막으로 기능한다. 상기 유기 박막 트랜지스터의 채널 기능은 상기 전극 패턴(140)에 전압(V1)을 인가시 발생한다.
제 1 영역(E1)의 박막 트랜지스터(TFT)가 온 되고 제 2 영역(E2)의 박막 트랜지스터(TFT)가 오프 되었을 때, 제 1 공통층(145)의 정공 이동도가 높아 정공들이 제 1 공통층(145)을 따라 이동시, 상기 전극 패턴(140)에 전압(V1)이 인가되어 있으면, 전극 패턴(140) 상의 뱅크(125)에 유전 분극이 발생되며, 수직 방향의 채널이 제 1 공통층(145)에서 제 2 공통층(150) 사이에서 발생할 수 있다.
본 발명의 발광 표시 장치에서 전극 패턴(140)은 전압을 인가받기 위해 라인 상으로 길게 형성되며, 기판(1000)의 서브 화소들(SP)이 구비된 액티브 영역(AA)의 외곽으로 연장되어 전압을 인가받을 수 있다.
한편, 측부 누설 전류는 문턱 전압이 높은 제 1 발광부(E1)를 저계조로 구동시킬 때, 인접하여 있는 상대적으로 낮은 문턱 전압을 갖는 제 2 발광부(E2)에서 의도하지 않은 발광이 발생되는 것으로 관찰된다.
측부 누설 전류로 인한 문제가 주로 관찰되는 것은 제 1 발광부(E1)가 청색 발광부이고, 제 2 발광부(E2)가 타색 발광부일 때인데, 이에 한하지 않으며, 경우에 따라, 청색이 아닌 타색의 저계조 발광에서 비점등 상태의 인접 발광부가 발생되는 문제는 측부 누설 전류라고 볼 수 있다.
측부 누설 전류는 애노드(130a, 130b) 형성 후 유기층에서 가장 하측에 형성되는 제 1 공통층(145)이 각 서브 화소에서 공유되어 있으며, 이에 애노드로부터 유기층으로 계면 배리어를 낮추기 위해, 가장 정공 이동도가 높은 p형 도펀트가 도핑되어 있고, 이로 인해 측부 누설 전류가 발생되는 여겨진다.
본 발명에서는 뱅크(125) 하측에 구비된 전극 패턴(140)에 전압을 인가하여 정공 이동도가 높은 제 1 공통층(145)에서 제 2 공통층(150)으로 수직 방향의 정공 이동이 발생되도록 하는 채널을 형성함으로써, 제 1 발광부(E1) 구동시 인접 서브 화소로 향하는 측부 누설 전류를 수직 방향으로 전환시켜 인접 서브 화소의 제 2 발광부(E2)가 점등되는 것을 방지할 수 있다.
제 1 공통층(145)은 예를 들어, 정공 주입층일 수 있고, 제 2 공통층(150)은 정공 수송층일 수 있다. 상대적으로 제 1 공통층(145)은 p형 도펀트 사용으로 정공 이동도가 높지만, 제 2 공통층(150)은 애노드 전극(130a 또는 130b)과 발광층(160a 또는 160b) 사이의 정공의 수송에 관여하며 발광층(160a, 160b)의 광학적 거리 조정으로 발광 영역(emission zone)을 조절하기 위해 구비되는 층으로 정공 이동도가 상대적으로 제 1 공통층(145)보다 낮다.
상기 전극 패턴(140)은 상기 제 1 발광부(E1)를 둘러싸며 구비될 수 있다.
한편, 상기 전극 패턴(140)에 인가되는 전압(V1)은, 게이트 절연막으로 기능하는 뱅크(125)가 유전 분극이 발생할 수 있을 정도여야 하므로, 접지 전압이 인가되는 캐소드(180)보다 높은 전압이 인가되거나 혹은 차를 갖는 음의 전압이 인가될 수 있다.
상기 전극 패턴(140)은 애노드(130a, 130b)와 동일 공정에서 형성될 수 있지만 이에 한정되지 않고 별도의 공정으로 형성할 수도 있다. 혹은 전극 패턴(140) 상부의 뱅크(125)가 전극 패턴(140)에 전압 인가시 유전 분극될 수 있을 정도로 뱅크(125)의 두께가 상대적으로 타 영역보다 낮아야 하므로, 이를 위해 전극 패턴(140)의 두께를 높게 할 수도 있다. 이 경우, 전극 패턴(140)은 애노드(130a, 130b)와 일층 전극을 동일 공정에서 형성하고, 추가적으로 2층 전극을 전극 패턴(140) 상부에만 더 형성하여 그 높이 조정을 할 수도 있다.
전극 패턴(140)의 두께가 두꺼운 것이 전극 패턴(140)과 뱅크(125) 상부의 제 1, 제 2 공통층(145, 150)간 캐리어 이동의 필수 조건은 아니며, 보다 중요한 것은 게이트 절연막으로 기능하는 뱅크(125)의 두께이다. 대략 전극 패턴(140) 상에서 뱅크(125)의 두께(D1)는 1㎛ (1000nm)이하이며, 보다 바람직하게는 10nm 내지 1000nm 사이이다.
그리고, 전극 패턴(140)의 폭(D2)는 애노드 전극(130a, 130b)간 사이의 간격보다 작은 것으로, 이는 인접한 제 1, 제 2 애노드(130a, 130b)와 구분되어 전기적 동작을 하기 위함이다.
상기 뱅크(125)는 폴리이미드, 폴리메틸메타크릴레이트(poly methyl methacrylate), 산화막 및 질화막 중 적어도 어느 하나를 포함하여 이루어질 수 일 수 있다. 상기 뱅크(125)는 경우에 따라 종류가 다른 2종의 물질층을 적층시켜 형성할 수 있다. 경우에 따라, 전극 패턴(140)이 구비되는 영역과 전극 패턴(140)이 구비되지 않은 영역간 높이 차를 두어 형성할 수도 있다.
도 1에 도시된 예는 수직 방향으로 매 서브 화소들 사이의 뱅크(125) 하부에 전극 패턴(140)이 위치한 점을 나타냈고, 물론 도시된 예에서 각 서브 화소별 측부 누설 전류 제어가 가능할 수 있지만 이에 한정되지 않는다.
전극 패턴(140)은 인접 서브 화소로 측부 누설 전류를 일으키는 원인이 가장 큰 문턱 전압이 큰 제 1 발광부(E1)의 주변에만 형성할 수도 있다.
즉, 제 1 발광부(E1)의 양측에만 전극 패턴(140)을 구비하고, 이에 전압을 인가하는 방식으로 측부 누설 전류를 제어할 수도 있다.
한편, 도 1에 도시된 예는 발광부들의 배치가 각각 동일 색의 발광부가 열 상으로 배치되어 있는 것으로, 전극 패턴(140)을 라인 상으로 배치한 것이다.
만일 발광부들의 배치가 이와 다르게 다른 다각형의 형상이라면, 다각형의 발광부의 주변을 감싸는 형상으로 뱅크(125) 하측에 전극 패턴(140)을 형성할 수 있을 것이다. 이 경우, 전극 패턴(140)은 가로 방향과 세로 방향을 교차하며 매트릭스 상으로 배치될 수 있다. 혹은 양 대각선 방향으로 형성하여 액티브 영역에서 양 대각선 방향에서 각각 전압 신호를 인가받을 수도 있다.
한편, 상기 도 2의 구성에 대해서, 설명하지 않은 구성을 설명한다.
각 발광부(E1, E2, E3)는 각각 애노드 전극(130a 또는 130b), 제 1 공통층(145), 제 2 공통층(150), 발광층(160a 또는 160b), 제 3 공통층(170) 및 캐소드(180)가 형성되어 발광 소자를 이룬다.
제 3 공통층(170)은 전자 수송과 관련된 층으로 전자 수송층일 수 있고, 경우에 따라 발광층(160a 또는 160b)과 접한 정공 저지층 또는 캐소드(180)와 접한 전자 저지층을 포함할 수 있다.
본 발명의 발광 표시 장치는 발광층(160a 또는 160b)을 유기층으로 포함하는 유기 발광 소자를 적용할 수도 있고, 혹은 발광층(160a 또는 160b)을 양자점과 같은 무기층으로 적용하는 무기 발광 소자를 적용할 수도 있을 것이다.
각 애노드 전극(130a, 130b)은 각각의 뱅크(125)의 가장 자리가 일부 중첩하며, 뱅크(125)에 의해 노출된 영역에 발광부(E1, E2)이 정의된다.
상기 제 1 발광부(E1)는 청색 발광부일 수 있으나, 이에 한정되지 않으며, 앞서 설명한 바와 같이, 저계조에서 타색으로 측부 누설 전류의 영향을 가장 크게 줄 수 있는 색 발광부에 해당할 수 있다.
한편, 상기 기판(1000)은 베이스 기재와 박막 트랜지스터 어레이를 포함한 구성이다.
각 애노드 전극(130a, 130b)은 박막 트랜지스터(TFT)와 연결될 수 있다.
상기 박막 트랜지스터(TFT)는 일 예로, 베이스 기재 상의 버퍼층(101) 상에 형성된 반도체층(102), 상기 반도체층(102)과 일부 중첩하며 차례로 형성된 게이트 절연막(103) 및 게이트 전극(104)과, 상기 반도체층(102)과 양측에 접속된 소스 전극(106a) 및 드레인 전극(106b)을 포함할 수 있다.
상기 게이트 절연막(103) 및 게이트 전극(104)과 상기 소스/드레인 전극(106a/106b)의 층간에 층간 절연막(105)이 더 형성될 수 있으며, 경우에 따라, 층간 절연막(105)을 생략하여 게이트 전극(104), 소스 및 드레인 전극(106a, 106b)을 동일층에 형성하여, 박막 트랜지스터에 코플래너 구조를 적용할 수도 있다.
상기 반도체층(102)은 예를 들어, 산화물 반도체, 비정질 실리콘, 다결정 실리콘, 혹은 열거된 이들 중 2개 이상의 조합으로 이루어질 수도 있다.
그리고, 상기 구동 박막 트랜지스터(TFT)를 평탄화막(107)이 구비되며, 상기 평탄화막(107) 상에 애노드 전극(130a, 130b)이 구비될 수 있다.
각 애노드 전극(130a, 130b)은 각 서브 화소에서, 구동 박막 트랜지스터(TFT)의 드레인 전극(106b)과 접속될 수 있다.
이하, 본 발명의 발광 표시 장치에서, 상기 전극 패턴(140)에 전압 인가 전후 동작에 대해 설명한다.
도 3a 및 도 3b는 도 2의 A 영역의 전압 인가 전 및 전압 인가 후 전하 이동을 나타낸 도면이다.
도 3a와 같이, 전압 인가 전 상태에서는 제 1 공통층(145)의 높은 정공 이동도로 인접 서브 화소로 정공의 이동이 발생한다.
이 때, 상기 전극 패턴(140)에 전압 인가 전에는 인접한 제 1 영역(E1)과 제 2 영역(E2)의 애노드 전극(130a, 130b)은 소스 전극과 드레인 전극으로 기능하며, 제 1 공통층(145)을 통해 전류가 흐르고 있다.
도 3b와 같이, 전극 패턴(140)에 전압이 인가되면, 뱅크(125)에서 분극 현상이 발생되며, 뱅크(125) 내에서 전극이 인가된 전극 패턴(140) 측에 전자가, 그 반대측에 정공의 분극이 발생된다. 상기 전극 패턴(140)에 인가하는 전압은 양의 전압도 가능하고, 음의 전압도 가능하나, 접지 상태의 캐소드 전극(180)과는 상이한 전압을 인가하는 것이 수직 채널 형성에 보다 효과적일 것이다.
이는 전압 인가 전 정공이 측부로 이동하고 있던 제 1 공통층(145)에 영향을 수직 채널을 형성하여 제 2 공통층(150)으로 정공의 이동을 유발하고, 측부 방향으로 흐르던 전류 경로가 차단되는 것이다.
즉, 제 1, 제 2 공통층(145, 150)에서 측부 전류 경로를 차단할 수 있는 역 채널이 형성됨에 의해 측부 누설 전류를 방지할 수 있다.
이로써, 본 발명의 발광 표시 장치는 측부 누설 전류에 의한 혼색을 방지할 수 있으며 이로써 화질 불량을 개선할 수 있다.
도 4는 도 2의 B 영역을 나타낸 단면도이며, 도 5는 도 4의 채널 형성시 전류 패스를 나타낸 도면이다.
도 4 및 도 5와 같이, 본 발명의 발광 표시 장치에 있어서, 전극 패턴(140)은 라인 상으로 길게 형성되어 액티브 영역(AA) 외측에서 전압 신호 (V1)을 인가받는 것으로, 전체 액티브 영역에서 측부 누설 전류를 제어할 수 있다.
본 발명은 측부 누설 전류를 차단할 수 있는 표시 장치에 관한 것으로, 인접한 서브 화소들 사이의 뱅크에, 수직 채널을 형성할 수 있는 뱅크 하측에 전극 패턴을 구비하고, 전극 패턴에 의해 덮여지는 뱅크가 게이트 절연막으로 기능하여 유전 분극을 형성하고, 정공 이동도가 높은 공통층에서 낮은 공통층으로 전하 이동이 발생하여 측부 누설 전류를 방지할 수 있다.
본 발명의 실시예에 따른 표시 장치는 서로 인접한 제 1 발광부 및 제 2 발광부를 오픈하는 뱅크와, 상기 제 1 발광부 및 제 2 발광부 각각에 구비되며, 서로 이격한 제 1 애노드 및 제 2 애노드와, 상기 뱅크에 덮여지며, 상기 제 1, 제 2 애노드와 각각 이격한 전극 패턴과, 상기 제 1, 제 2 애노드와 상기 뱅크 상에 형성되며, 각각 서로 다른 캐리어 이동도를 갖는 제 1, 제 2 공통층과, 상기 제 1 발광부 및 제 2 발광부에, 상기 제 2 공통층 상에 각각 구비된 제 1 발광층 및 제 2 발광층 및 상기 제 1, 제 2 발광층 상에 구비된 캐소드를 포함할 수 있다.
상기 전극 패턴에 전압 인가시 상기 뱅크를 통해 상기 제 1 공통층에서, 상기 제 2 공통층 방향으로 향하는 수직 방향의 채널이 형성될 수 있다.
상기 제 1 공통층의 정공 이동도가 상기 제 2 공통층의 정공 이동도보다 높을 수 있다.
상기 전극 패턴은 상기 제 1 발광부를 둘러싸며 구비될 수 있다.
상기 전극 패턴은 상기 제 1 발광부와 상기 제 2 발광부 사이를 지나는 라인 상일 수 있다.
상기 전극 패턴은 상기 캐소드에 인가되는 전압과 다른 전압이 인가될 수 있다.
상기 전극 패턴을 덮는 상기 뱅크의 제 1 두께보다, 상기 전극 패턴과 중첩하지 않은 영역의 상기 뱅크의 제 2 두께는 두꺼울 수 있다.
상기 제 1 두께는 상기 10nm 내지 1000nm 일 수 있다.
상기 뱅크는 폴리이미드, 폴리메틸메타크릴레이트(poly methyl methacrylate), 산화막 및 질화막 중 적어도 어느 하나일 수 있다.
상기 전극 패턴은 상기 제 1 애노드 및 제 2 애노드의 두께보다 두꺼울 수 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
1000: 기판 E1: 제 1 발광부
E2: 제 2 발광부 E3: 제 3 발광부
125: 뱅크 130a, 130b: 애노드
140: 전극 패턴 145: 제 1 공통층
150: 제 2 공통층 160a, 160b: 발광층
170: 제 3 공통층 180: 캐소드

Claims (10)

  1. 서로 인접한 제 1 발광부 및 제 2 발광부를 오픈하는 뱅크;
    상기 제 1 발광부 및 제 2 발광부 각각에 구비되며, 서로 이격한 제 1 애노드 및 제 2 애노드;
    상기 뱅크에 덮여지며, 상기 제 1, 제 2 애노드와 각각 이격한 전극 패턴;
    상기 제 1, 제 2 애노드와 상기 뱅크 상에 형성되며, 각각 서로 다른 캐리어 이동도를 갖는 제 1, 제 2 공통층;
    상기 제 1 발광부 및 제 2 발광부에, 상기 제 2 공통층 상에 각각 구비된 제 1 발광층 및 제 2 발광층; 및
    상기 제 1, 제 2 발광층 상에 구비된 캐소드를 포함한 발광 표시 장치.
  2. 제 1항에 있어서,
    상기 전극 패턴에 전압 인가시 상기 뱅크를 통해 상기 제 1 공통층에서, 상기 제 2 공통층 방향으로 향하는 수직 방향의 채널이 형성되는 발광 표시 장치.
  3. 제 2항에 있어서,
    상기 제 1 공통층의 정공 이동도가 상기 제 2 공통층의 정공 이동도보다 높은 발광 표시 장치.
  4. 제 1항에 있어서
    상기 전극 패턴은 상기 제 1 발광부를 둘러싸며 구비된 발광 표시 장치.
  5. 제 1항에 있어서,
    상기 전극 패턴은 상기 제 1 발광부와 상기 제 2 발광부 사이를 지나는 라인 형상인 발광 표시 장치.
  6. 제 1항에 있어서,
    상기 전극 패턴은 상기 캐소드에 인가되는 전압과 다른 전압이 인가되는 발광 표시 장치.
  7. 제 1항에 있어서,
    상기 전극 패턴을 덮는 상기 뱅크의 제 1 두께보다, 상기 전극 패턴과 중첩하지 않은 영역의 상기 뱅크의 제 2 두께가 두꺼운 발광 표시 장치.
  8. 제 6항에 있어서,
    상기 제 1 두께는 상기 10nm 내지 1000nm 인 발광 표시 장치.
  9. 제 1항에 있어서,
    상기 뱅크는 폴리이미드, 폴리메틸메타크릴레이트(poly methyl methacrylate), 산화막 및 질화막 중 적어도 어느 하나를 포함한 발광 표시 장치.
  10. 제 1항에 있어서,
    상기 전극 패턴은 상기 제 1 애노드 및 제 2 애노드의 두께보다 두꺼운 발광 표시 장치.
KR1020190180203A 2019-12-31 2019-12-31 발광 표시 장치 KR20210086360A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190180203A KR20210086360A (ko) 2019-12-31 2019-12-31 발광 표시 장치
US17/129,481 US11659736B2 (en) 2019-12-31 2020-12-21 Light emitting display device
CN202011537006.4A CN113130580B (zh) 2019-12-31 2020-12-23 发光显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190180203A KR20210086360A (ko) 2019-12-31 2019-12-31 발광 표시 장치

Publications (1)

Publication Number Publication Date
KR20210086360A true KR20210086360A (ko) 2021-07-08

Family

ID=76547517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190180203A KR20210086360A (ko) 2019-12-31 2019-12-31 발광 표시 장치

Country Status (3)

Country Link
US (1) US11659736B2 (ko)
KR (1) KR20210086360A (ko)
CN (1) CN113130580B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019102589A (ja) * 2017-11-30 2019-06-24 株式会社ジャパンディスプレイ 表示装置と表示装置の製造方法
CN116600599A (zh) * 2023-05-26 2023-08-15 惠科股份有限公司 Oled显示面板以及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012155953A (ja) 2011-01-25 2012-08-16 Sony Corp 有機ｅｌ表示装置及び電子機器
KR101921965B1 (ko) 2012-08-07 2018-11-27 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기발광 표시장치
JP6546387B2 (ja) * 2014-10-28 2019-07-17 株式会社ジャパンディスプレイ 表示装置
KR102465826B1 (ko) * 2015-10-29 2022-11-09 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20180079057A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20180079037A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102413500B1 (ko) * 2017-05-17 2022-06-24 애플 인크. 측방향 누설이 감소된 유기 발광 다이오드 디스플레이
JP2019110271A (ja) * 2017-12-20 2019-07-04 株式会社ジャパンディスプレイ 表示装置
JP7203499B2 (ja) * 2018-03-07 2023-01-13 株式会社ジャパンディスプレイ 表示装置
CN108493228B (zh) * 2018-05-23 2021-01-22 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板

Also Published As

Publication number Publication date
US20210202632A1 (en) 2021-07-01
US11659736B2 (en) 2023-05-23
CN113130580A (zh) 2021-07-16
CN113130580B (zh) 2024-06-18

Similar Documents

Publication Publication Date Title
US11716877B2 (en) Organic light-emitting display device and method of manufacturing the same
WO2021018301A1 (zh) 显示基板以及显示装置
US11024684B2 (en) Display device
US9054059B2 (en) Flexible organic electroluminescent device
JP6514679B2 (ja) 有機発光ダイオード表示装置
US20130056784A1 (en) Organic Light-Emitting Display Device and Method of Fabricating the Same
KR20230141699A (ko) 유기 발광 표시 장치 및 이의 제조 방법
US20120153321A1 (en) Organic light emitting diode display
CN208157411U (zh) 发光器件和显示装置
KR102568516B1 (ko) 표시장치용 어레이기판 및 그 제조방법
US11335752B2 (en) Organic-EL display device with alternately lined source drain electrodes and manufacturing method thereof
US10693108B2 (en) Electroluminescent display device
KR20210086360A (ko) 발광 표시 장치
KR20210074716A (ko) 발광 표시 장치 및 이의 제조 방법
KR102370972B1 (ko) 유기발광다이오드 표시장치
KR102490629B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR20180076820A (ko) 전계 발광 표시 장치
CN113035905A (zh) 电致发光显示装置
KR20210149984A (ko) 표시 장치
KR20210080925A (ko) 전계발광 표시장치
KR20090021442A (ko) 유기전계발광표시장치 및 그 제조방법
US11296153B2 (en) OLED pixel structure and OLED display panel
KR20040018898A (ko) 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
KR20220149163A (ko) 표시 장치
WO2022052229A1 (zh) 像素电路、显示基板和显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal