JP2019102589A - 表示装置と表示装置の製造方法 - Google Patents
表示装置と表示装置の製造方法 Download PDFInfo
- Publication number
- JP2019102589A JP2019102589A JP2017230322A JP2017230322A JP2019102589A JP 2019102589 A JP2019102589 A JP 2019102589A JP 2017230322 A JP2017230322 A JP 2017230322A JP 2017230322 A JP2017230322 A JP 2017230322A JP 2019102589 A JP2019102589 A JP 2019102589A
- Authority
- JP
- Japan
- Prior art keywords
- hole injection
- region
- layer
- film
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000010410 layer Substances 0.000 claims abstract description 165
- 238000002347 injection Methods 0.000 claims abstract description 113
- 239000007924 injection Substances 0.000 claims abstract description 113
- 239000002019 doping agent Substances 0.000 claims abstract description 61
- 239000012044 organic layer Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000005525 hole transport Effects 0.000 claims description 35
- 230000002093 peripheral effect Effects 0.000 abstract description 4
- 239000000243 solution Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 165
- 239000010409 thin film Substances 0.000 description 18
- 229910052581 Si3N4 Inorganic materials 0.000 description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 16
- 238000000151 deposition Methods 0.000 description 12
- 230000008021 deposition Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004770 highest occupied molecular orbital Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000004768 lowest unoccupied molecular orbital Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- IXHWGNYCZPISET-UHFFFAOYSA-N 2-[4-(dicyanomethylidene)-2,3,5,6-tetrafluorocyclohexa-2,5-dien-1-ylidene]propanedinitrile Chemical compound FC1=C(F)C(=C(C#N)C#N)C(F)=C(F)C1=C(C#N)C#N IXHWGNYCZPISET-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- JKQOBWVOAYFWKG-UHFFFAOYSA-N molybdenum trioxide Chemical compound O=[Mo](=O)=O JKQOBWVOAYFWKG-UHFFFAOYSA-N 0.000 description 1
- DYIZHKNUQPHNJY-UHFFFAOYSA-N oxorhenium Chemical compound [Re]=O DYIZHKNUQPHNJY-UHFFFAOYSA-N 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910003449 rhenium oxide Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/17—Carrier injection layers
- H10K50/171—Electron injection layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/14—Carrier transporting layers
- H10K50/15—Hole transporting layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/14—Carrier transporting layers
- H10K50/16—Electron transporting layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/17—Carrier injection layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/18—Carrier blocking layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/81—Anodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/82—Cathodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/30—Doping active layers, e.g. electron transporting layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2101/00—Properties of the organic materials covered by group H10K85/00
- H10K2101/80—Composition varying spatially, e.g. having a spatial gradient
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】画素内の輝度のばらつきを抑制する。【解決手段】本開示に係る表示装置は、基板と、前記基板の上方に設けられた下部電極膜と、前記下部電極膜の上方に設けられ、開口部を有する絶縁膜と、前記開口部に少なくともその一部が配置され、前記下部電極膜と電気的に接続された有機層と、前記有機層の上方に電気的に接続された上部電極膜と、を含み、前記有機層は、正孔注入層を含み、前記開口部は、中央側に配置された第１の領域と、前記第１の領域の外周側に配置された第２の領域と、を含み、前記第１の領域における前記正孔注入層のｐ型ドーパント濃度が、前記第２の領域における前記正孔注入層のｐ型ドーパント濃度よりも高い。【選択図】図５
Description
本発明は、表示装置と表示装置の製造方法に関する。
有機エレクトロルミネッセンス表示装置などのフラットパネルディスプレイは、基板上に薄膜トランジスタや、画素ごとに設けられた有機発光ダイオードなどが形成された表示パネルを有する。
下記特許文献１に示す有機エレクトロルミネッセンス表示装置においては、アノードとカソードの間に配置された有機層が開示されている。この有機層は、正孔注入層、正孔輸送層、発光層などを含んでいる。
しかし、上記従来の構成においては、画素内において輝度のばらつきが発生することが問題となっていた。即ち、上記従来の構成においては、上記有機層に含まれる例えば正孔輸送層等は、一般的にバンクと呼ばれる絶縁膜に設けられた開口部内に設けられる。この開口部内に正孔輸送層を形成するに際しては、マスクを用いた蒸着工程により正孔輸送層を製膜する。その際、マスクの厚みに応じて、マスク開口の中央領域と、マスク開口の端部領域とで、正孔輸送層の厚み分布に差が生じる。即ち、マスクの内側面の存在によって正孔輸送層の蒸着が阻害されてしまうため、マスク開口の中央領域の正孔輸送層と比較して端部領域の正孔輸送層が薄く製膜されてしまうことがある。その結果として、正孔輸送層が薄く形成された端部領域において電流が流れやすくなってしまい、画素内において輝度のばらつきが発生してしまっていた。
本発明は、上記問題点に鑑みてなされたものであり、その目的は、画素内の輝度のばらつきを抑制することである。
（１）本開示に係る表示装置は、基板と、前記基板の上方に設けられた下部電極膜と、前記下部電極膜の上方に設けられ、開口部を有する絶縁膜と、前記開口部に少なくともその一部が配置され、前記下部電極膜と電気的に接続された有機層と、前記有機層の上方に電気的に接続された上部電極膜と、を含み、前記有機層は、正孔注入層を含み、前記開口部は、中央側に配置された第１の領域と、前記第１の領域の外周側に配置された第２の領域と、を含み、前記第１の領域における前記正孔注入層のｐ型ドーパント濃度が、前記第２の領域における前記正孔注入層のｐ型ドーパント濃度よりも高い構成である。
（２）上記（１）における表示装置において、前記有機層が第１の層を含み、前記第１の領域における前記第１の層の膜厚が、前記第２の領域における前記第１の層の膜厚よりも厚い構成としてもよい。
（３）上記（１）における表示装置において、前記有機層が正孔輸送層を含み、前記第１の領域における前記正孔輸送層の膜厚が、前記第２の領域における前記正孔輸送層の膜厚よりも厚い構成としてもよい。
（４）上記（１）における表示装置において、前記正孔注入層は、前記開口部から前記絶縁膜の上面にまで設けられた構成としてもよい。
（５）上記（１）における表示装置において、前記正孔注入層は、前記開口部における前記第１の領域に設けられた第１の正孔注入膜と、前記開口部における前記第２の領域に設けられた第２の正孔注入膜と、を含み、前記第１の正孔注入膜のｐ型ドーパント濃度が、前記第２の正孔注入膜のｐ型ドーパント濃度よりも高い構成としてもよい。
（６）本開示に係る表示装置の製造方法は、基板を準備する工程と、前記基板の上方に下部電極膜を形成する工程と、前記下部電極膜の上方に、開口部を有する絶縁膜を形成する工程と、前記開口部に少なくともその一部が配置され、前記下部電極膜と電気的に接続された有機層を形成する工程と、前記有機層の上方に電気的に接続された上部電極膜を形成する工程と、を含み、前記有機層を形成する工程には、正孔注入層を形成する工程を含み、前記開口部は、中央側に配置された第１の領域と、前記第１の領域の外周側に配置された第２の領域と、を含み、前記正孔注入層を形成する工程において、前記第１の領域における前記正孔注入層のｐ型ドーパント濃度が、前記第２の領域における前記正孔注入層のｐ型ドーパント濃度よりも高くなるよう前記正孔注入層を形成する製造方法である。
（７）上記（６）における表示装置の製造方法において、前記有機層が第１の層を含み、前記有機層を形成する工程において、前記第１の領域における前記第１の層の膜厚を、前記第２の領域における前記第１の層の膜厚よりも厚く形成する製造方法としてもよい。
（８）上記（６）における表示装置の製造方法において、前記有機層が正孔輸送層を含み、前記有機層を形成する工程において、前記第１の領域における前記正孔輸送層の膜厚を、前記第２の領域における前記正孔輸送層の膜厚よりも厚く形成する製造方法としてもよい。
（９）上記（６）における表示装置の製造方法は、前記正孔注入層を形成する工程において、前記正孔注入層を前記開口部から前記絶縁膜の上面にまで形成する製造方法としてもよい。
（１０）上記（６）における表示装置の製造方法において、前記正孔注入層を形成する工程は、前記開口部における前記第１の領域に第１の正孔注入膜を形成する工程と、前記開口部における前記第２の領域に第２の正孔注入膜を形成する工程と、を含み、前記第１の正孔注入膜を形成する工程において形成する前記第１の正孔注入膜のｐ型ドーパント濃度を、前記第２の正孔注入膜を形成する工程において形成する前記第２の正孔注入膜のｐ型ドーパント濃度よりも高くする製造方法としてもよい。
（１１）上記（６）における表示装置の製造方法において、前記正孔注入層を形成する工程は、前記正孔注入層を少なくとも前記開口部に形成する工程と、前記開口部における前記第１の領域に配置された前記正孔注入層に、ｐ型ドーパントを追加的にドープする工程と、を含む製造方法としてもよい。
（１２）上記（６）における表示装置の製造方法において、前記正孔注入層を形成する工程は、前記正孔注入層を少なくとも前記開口部に形成する工程と、前記開口部における前記正孔注入層に、ｐ型ドーパントを追加的にドープする工程と、を含み、前記ｐ型ドーパントを追加的にドープする工程において、前記開口部における前記第１の領域に配置された前記正孔注入層に対する前記ｐ型ドーパントのドープ量が、前記開口部における前記第２の領域に配置された前記正孔注入層に対する前記ｐ型ドーパントのドープ量よりも多い製造方法としてもよい。
［第１の実施形態］
以下、本発明の実施の形態について、図面に基づいて説明する。
以下、本発明の実施の形態について、図面に基づいて説明する。
なお、本開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。さらに特に断りのない限り、本発明の実施形態同士は互いに組み合わせることが可能である。
本実施形態に係る表示装置２は、例えば有機エレクトロルミネッセンス表示装置であり、テレビ、パソコン、携帯端末、携帯電話等に搭載される。図１は本実施形態に係る表示装置２の概略の構成を示す模式図である。表示装置２は、画像を表示する画素アレイ部４と、当該画素アレイ部４を駆動する駆動部とを備える。表示装置２は、ガラスなどからなる基材を有していてもよい。表示装置２は、可撓性を有するフレキシブルディスプレイであってもよく、その場合は可撓性を有した樹脂フィルムなどからなる基材を有していてもよい。表示装置２は、当該基材の内部又は上方に設けられた配線と、を含む配線層を有する。
画素アレイ部４には画素に対応して有機発光ダイオード６及び画素回路８がマトリクス状に配置される。画素回路８は、点灯薄膜トランジスタ１０、駆動薄膜トランジスタ１２、及びキャパシタ１４などを含む。
一方、駆動部は、走査線駆動回路２０、映像線駆動回路２２、駆動電源回路２４及び制御装置２６を含み、画素回路８を駆動し、有機発光ダイオード６の発光を制御する。
走査線駆動回路２０は画素の水平方向の並び（画素行）ごとに設けられた走査信号線２８に接続されている。走査線駆動回路２０は制御装置２６から入力されるタイミング信号に応じて走査信号線２８を順番に選択し、選択した走査信号線２８に、点灯薄膜トランジスタ１０をオンする電圧を印加する。
映像線駆動回路２２は画素の垂直方向の並び（画素列）ごとに設けられた映像信号線３０に接続されている。映像線駆動回路２２は、制御装置２６から映像信号を入力され、走査線駆動回路２０による走査信号線２８の選択に合わせて、選択された画素行の映像信号に応じた電圧を各映像信号線３０に出力する。当該電圧は、選択された画素行にて点灯薄膜トランジスタ１０を介してキャパシタ１４に書き込まれる。駆動薄膜トランジスタ１２は書き込まれた電圧に応じた電流を有機発光ダイオード６に供給し、これにより、選択された走査信号線２８に対応する画素の有機発光ダイオード６が発光する。
駆動電源回路２４は、画素列ごとに設けられた駆動電源線３２に接続され、駆動電源線３２及び選択された画素行の駆動薄膜トランジスタ１２を介して有機発光ダイオード６に電流を供給する。
ここで、有機発光ダイオード６の下部電極膜である下部電極膜は駆動薄膜トランジスタ１２に接続される。一方、各有機発光ダイオード６の上部電極膜である上部電極膜は、全画素の有機発光ダイオード６に共通の電極で構成される。下部電極膜を陽極（アノード）として構成する場合は、高電位が入力され、上部電極膜は陰極（カソード）となって低電位が入力される。下部電極膜を陰極（カソード）として構成する場合は、低電位が入力され、上部電極膜は陽極（アノード）となって高電位が入力される。
図２は、本実施形態における表示パネル４０の模式的な平面図である。表示パネル４０は、画素アレイ部４に設けられた有機発光ダイオード６が配置された表示領域４２と、その外周側に配置された額縁領域４４とを有する。ここで、表示領域４２の略全体において、有機発光ダイオード６の上部電極膜が形成されている。即ち、上部電極膜は、複数の画素に跨るよう配置されている。
図２に示すように、有機発光ダイオード６を含む有機発光ダイオード構造層３００には、フレキシブルプリント回路基板５２が接続され、このフレキシブルプリント回路基板５２上には、上述した駆動部を構成するドライバ集積回路４８が搭載されている。フレキシブルプリント回路基板５２は、上述した走査線駆動回路２０、映像線駆動回路２２、駆動電源回路２４及び制御装置２６等に接続される。
図３は、図２に示すIII−III線に沿った位置における表示パネル４０の模式的な垂直断面図である。図３に示すように、本実施形態の表示パネル４０は、アレイ基板５０を有する。本実施形態においては、アレイ基板５０を構成する材料としてポリイミドを用いている。なお、アレイ基板５０を構成する材料として、他の樹脂材料を用いてもよい。
アレイ基板５０の上方には、アンダーコート層として、第１シリコン酸化膜５４、第１シリコン窒化膜５６、第２シリコン酸化膜５８を含む三層積層構造を設けている。最下層の第１シリコン酸化膜５４は、アレイ基板５０との密着性向上のため、中層の第１シリコン窒化膜５６は、外部からの水分及び不純物のブロック膜として、最上層の第２シリコン酸化膜５８は、第１シリコン窒化膜５６中に含有される水素原子が半導体層側に拡散しないようにするブロック膜として、それぞれ設けられる。なお、アンダーコート層は、特にこの構造に限定されるものではなく、更なる積層を有する構造であってもよいし、単層構造あるいは二層構造としてもよい。
アンダーコート層の上方には、駆動薄膜トランジスタ１２が設けられる。駆動薄膜トランジスタ１２は、チャネル領域とソース・ドレイン領域との間に、低濃度不純物領域が設けられた構造を有する。本実施形態においては、ゲート絶縁膜６０としてシリコン酸化膜を用い、ゲート電極としてＴｉ、Ａｌの積層構造からなる第１配線６２を用いている。第１配線６２は、駆動薄膜トランジスタ１２のゲート電極としての機能に加え、保持容量線としても機能する。即ち、第１配線６２は、ポリシリコン膜６４との間で、保持容量の形成に用いられる。
駆動薄膜トランジスタ１２の上方においては、層間絶縁膜となる第２シリコン窒化膜６６、及び第３シリコン酸化膜６８をそれぞれ積層し、さらにソース・ドレイン電極及び引き回し配線となる第２配線７０を形成する。本実施形態においては、第２配線７０が、Ｔｉ、Ａｌ、Ｔｉの三層積層構造を有する構成とした。層間絶縁膜、第１配線６２と同層の導電層で形成される電極と、駆動薄膜トランジスタ１２のソース・ドレイン配線と同層の導電層で形成される電極とで、保持容量が形成される。引き回し配線は、アレイ基板５０周縁の端部にまで延在され、図２に示したフレキシブルプリント回路基板５２やドライバ集積回路４８を接続する端子を形成する。
駆動薄膜トランジスタ１２の上方においては、平坦化膜７２を形成する。平坦化膜７２としては感光性アクリル等の有機材料が多く用いられる。平坦化膜７２は、ＣＶＤ（chemical vapor deposition）法等により形成される無機絶縁材料に比べ、表面の平坦性に優れる。
平坦化膜７２は、駆動薄膜トランジスタ１２と有機発光ダイオード６に含まれる下部電極膜８０とが電気的に接続される画素コンタクト部、及び額縁領域４４の端部においては除去される。画素コンタクト部においては、平坦化膜７２の除去により露出された第２配線７０の上面は、ＩＴＯ(Indium Tin Oxide)からなる透明導電膜７４により被覆される。
続いて、透明導電膜７４と同層に、第３配線７６を設ける。本実施形態においては、この第３配線７６はＭｏ、Ａｌ、Ｍｏの三層積層構造で設けられ、周辺引き回し配線や、画素内で付加的に設けられる容量素子の形成に用いられる。先程、平坦化膜７２を除去した後に露出された第２配線７０の上面を透明導電膜７４で被覆するのは、第３配線７６のパターニング工程から第２配線７０の露出面を保護する意味もある。
透明導電膜７４、及び第３配線７６の上面は、一旦、第３シリコン窒化膜７８で被覆される。その後、表示領域４２における透明導電膜７４の画素コンタクト部付近において、第３シリコン窒化膜７８に開口部が設けられ、透明導電膜７４の上面の一部が露出される。更に、本実施形態においては、額縁領域４４においても、第３シリコン窒化膜７８に開口部を設けており、各開口部から、平坦化膜７２の上面が露出される。
その後、開口部から露出された透明導電膜７４の上面に接続されるよう、画素電極となる下部電極膜８０を形成する。本実施形態においては、下部電極膜８０は反射電極として形成され、ＩＺＯなどの材料からなる透明電極膜と、Ａｇなどの材料からなる反射メタル膜とを含む積層構造を有する。
図３に示すように、画素コンタクト部においては、透明導電膜７４、第３シリコン窒化膜７８、下部電極膜８０によって付加容量が形成される。ところで、下部電極膜８０のパターニング時、一部において透明導電膜７４がエッチング環境にさらされるが、透明導電膜７４の形成工程後から、下部電極膜８０の形成工程までの間に行われるアニール処理によって、透明導電膜７４は下部電極膜８０のエッチングに対し耐性を有する。
下部電極膜８０の形成工程後、バンク、又はリブと呼ばれる、画素領域の隔壁となる絶縁膜８２を形成する。絶縁膜８２としては平坦化膜７２と同じく感光性アクリル等が用いられる。絶縁膜８２は、下部電極膜８０の上面を発光領域として露出するように開口され、その開口端はなだらかなテーパー形状となるのが好ましい。開口端が急峻な形状になっていると、後で形成される有機エレクトロルミネッセンス層１００のカバレッジ不良を生ずる。
絶縁膜８２の形成後、有機エレクトロルミネッセンス層１００を構成する有機材料を積層形成する。図４は、本実施形態における絶縁膜８２に設けられた開口部における有機エレクトロルミネッセンス層１００の積層構造を示す模式的な垂直段面図である。図４に示すように、本実施形態においては、有機エレクトロルミネッセンス層１００を構成する積層構造として、下部電極膜８０側から順に、正孔注入層１０１、正孔輸送層１０２、電子ブロック層１０３、発光層１０４、正孔ブロック層１０５、電子輸送層１０６、電子注入層１０７を積層形成する。本実施形態において、正孔注入層１０１は複数のサブ画素に亘って形成するが、正孔輸送層１０２や発光層１０４はサブ画素毎に形成する。
ここで、サブ画素毎に形成される正孔輸送層１０２が、マスクを用いた蒸着工程により絶縁膜８２の開口部のみに形成される場合、マスクの厚みに応じて、マスク開口の中央領域と、マスク開口の端部領域とで、正孔輸送層１０２の厚み分布に差が生じる。即ち、マスクの内側面の存在によって正孔輸送層１０２の蒸着が阻害されてしまうため、マスク開口の中央領域の正孔輸送層１０２と比較して端部領域の正孔輸送層が薄く製膜されてしまうことがある。その結果として、正孔輸送層１０２が薄く形成された端部領域において電流が流れやすくなってしまう可能性がある。この課題を、本開示における正孔注入層１０１が有する構成により解消する方法について、以下、説明する。
図５は、絶縁膜８２に設けられた開口部付近における、正孔注入層１０１を形成する工程を説明するための模式的な垂直断面図である。絶縁膜８２に設けられた開口部は、中央側に配置された第１の領域１１１と、第１の領域１１１の外周側に配置された第２の領域１１２とを含む。図５に示す例においては、正孔注入層１０１を、絶縁膜８２に設けられた開口部から、絶縁膜８２の側面、及び上面にまで形成する。即ち、正孔注入層１０１は、開口部における第１の領域１１１、第２の領域１１２の双方に形成される。
正孔注入層１０１には、ｐ型ドーパントが添加されており、正孔注入層１０１を構成する分子とｐ型ドーパントとが、相互作用により互いに電荷分離し、ホール、電子を発生させる。ｐ型ドーパントとしては、正孔注入層１０１のＨＯＭＯ（Highest Occupied Molecular Orbital）と近い値を持つＬＵＭＯ（Lowest Unoccupied Molecular Orbital）を有する材料が望ましく、例えば、酸化モリブデン（ＭｏＯ３）、酸化レニウム（Ｒｅ２Ｏ７）Ｆ４−ＴＣＮＱなどを用いることができる。
その後、図５に示すように、ｐ型ドーパント１０８を、開口部の第１の領域１１１における、正孔注入層１０１の上面に、追加的にドープする。
ｐ型ドーパント１０８を追加的にドープする具体例としては、絶縁膜８２の開口部と同程度の開口を有するマスクを正孔注入層１０１の上方に配置し、そのマスクの上方からｐ型ドーパント１０８を正孔注入層１０１の上面に蒸着させる。その際、マスク開口の中央領域と、マスク開口の端部領域とで、ｐ型ドーパント１０８の蒸着量に差が生じる。即ち、マスクの内側面の存在によってｐ型ドーパント１０８の蒸着が阻害されてしまうため、マスク開口の中央領域のｐ型ドーパント１０８の蒸着量と比較して端部領域のｐ型ドーパント１０８の蒸着量が少なくなる。その結果として、正孔注入層１０１の上面における、第１の領域１１１のｐ型ドーパント１０８の蒸着量が、第２の領域１１２のｐ型ドーパント１０８の蒸着量よりも多くなる。なお、図５においては、正孔注入層１０１の上面における第１の領域１１１のみに、ｐ型ドーパント１０８が蒸着されたような構成を図示しているが、正孔注入層１０１の上面における第２の領域１１２においても、第１の領域１１１と比較して少量のｐ型ドーパント１０８が追加的に蒸着されても構わない。
なお、ｐ型ドーパント１０８を追加的にドープする他の具体例としては、絶縁膜８２の開口部よりも小さな開口を有するマスクを正孔注入層１０１の上方に配置し、そのマスクの上方からｐ型ドーパント１０８を正孔注入層１０１の上面に蒸着させてもよい。絶縁膜８２の開口部よりも小さな開口を有するマスクを用いることにより、例えば第１の領域１１１のみにｐ型ドーパント１０８を蒸着させる構成とすることも可能である。
このように、絶縁膜８２の開口部において、第１の領域１１１におけるｐ型ドーパント１０８の追加ドープ量を、第２の領域１１２におけるｐ型ドーパント１０８の追加ドープ量よりも多くする。このような製造方法を採用することにより、ｐ型ドーパント１０８が取り込まれた正孔注入層１０１において、第１の領域１１１におけるｐ型ドーパント濃度が、第２の領域１１２におけるｐ型ドーパント濃度よりも高い構成を実現することができる。
このような構成により、第２の領域１１２における正孔輸送層１０２の厚みと、第１の領域１１１における正孔輸送層１０２の厚みとの差異に起因して発生する、電流の流れやすさの差異を、この第１の領域１１１のｐ型ドーパント濃度と第２の領域１１２のｐ型ドーパント濃度との差異に起因して発生する、電流の流れやすさの差異で相殺することが可能となる。その結果として、画素内において輝度のばらつきが発生するのを抑制することができる。
なお、この絶縁膜８２の開口部のみに製膜する層の厚みが、第１の領域１１１と第２の領域１１２とで異なるという課題は、正孔輸送層１０２以外の層でも発生しうる。例えば、発光層１０４等の層が、絶縁膜８２の開口部のみに製膜される場合において、その製膜工程に用いるマスク開口の内側面付近である端部領域が製膜されにくく、薄く製膜される課題は同様に存在する。従って、上述した正孔輸送層１０２に関する、第１の領域１１１における厚みと、第２の領域１１２における厚みとの差異のみならず、有機エレクトロルミネッセンス層１００全体に関する、第１の領域１１１における厚みと、第２の領域１１２における厚みとの差異が発生しうる。この有機エレクトロルミネッセンス層１００全体に関する、第１の領域１１１における厚みと、第２の領域１１２における厚みとの差異に起因して発生する、画素内における輝度のばらつきを、正孔注入層１０１における、第１の領域１１１におけるｐ型ドーパント１０８のドープ量と、第２の領域１１２におけるｐ型ドーパント１０８のドープ量との差異により、制御することが可能である。
以下、図６を用いて、第１の領域１１１における正孔注入層１０１のｐ型ドーパント濃度を、第２の領域１１２における正孔注入層１０１のｐ型ドーパント濃度よりも高くする他の方法について説明する。
図６に示す例においては、正孔注入層１０１を形成する工程を、２つの製膜工程により行う。
具体的には、まず、図６に示すように、第２の領域１１２から絶縁膜８２の側面、上面にまで、第２の正孔注入膜１０１Ｂを形成する。第２の正孔注入膜１０１Ｂを形成する具体例としては、第１の領域１１１への蒸着を防ぐマスクを絶縁膜８２の上方に配置して蒸着を行うことにより、第２の領域１１２から絶縁膜８２の上面にまで、第２の正孔注入膜１０１Ｂを形成することができる。
次に、図６に示すように、第１の領域１１１に、第１の正孔注入膜１０１Ａを形成する。第１の正孔注入膜１０１Ａを形成する具体例としては、第２の領域１１２から絶縁膜８２の上面までの蒸着を防ぐマスクを絶縁膜８２の上方に配置して蒸着を行うことにより、第１の領域１１１に、第１の正孔注入膜１０１Ａを形成することができる。
ここで、第１の正孔注入膜１０１Ａのｐ型ドーパント濃度を、第２の正孔注入膜１０１Ｂのｐ型ドーパント濃度よりも高くしておく。このような製造方法とすることにより、第１の領域１１１における正孔注入層１０１のｐ型ドーパント濃度を、第２の領域１１２における正孔注入層１０１のｐ型ドーパント濃度よりも高くすることができる。
なお、図６を用いて上述した例においては、先に第２の正孔注入膜１０１Ｂを形成し、その後、第１の正孔注入膜１０１Ａを形成する例を示したため、第１の領域１１１と第２の領域１１２との境界領域において、第２の正孔注入膜１０１Ｂの端部が、第１の正孔注入膜１０１Ａの端部の下に潜り込む例を図示した。しかし、先に、第１の正孔注入膜１０１Ａを形成し、その後、第２の正孔注入膜１０１Ｂを形成する製造方法としてもよい。その場合、第１の領域１１１と第２の領域１１２との境界領域においては、第１の正孔注入膜１０１Ａの端部が、第２の正孔注入膜１０１Ｂの端部の下に潜り込む構成となる。
有機エレクトロルミネッセンス層１００の形成後、上部電極膜８４を形成する。本実施形態においては、トップエミッション構造としているため、上部電極膜８４は、透明導電材料、一例としてＩＺＯ（Indium Zinc Oxide）を用いて形成される。前述の有機エレクトロルミネッセンス層１００の形成順序に従うと、下部電極膜８０が陽極となり、上部電極膜８４が陰極となる。これら上部電極膜８４、有機エレクトロルミネッセンス層１００、及び下部電極膜８０により、有機発光ダイオード６を構成している。有機発光ダイオード６の下部電極膜８０は、駆動薄膜トランジスタ１２に接続されている。
上部電極膜８４の形成後、保護層９０を形成する。保護層９０は、先に形成した有機エレクトロルミネッセンス層１００に、外部からの水分が侵入することを防止することをその機能の一つとしており、保護層９０としてはガスバリア性の高いものが要求される。本実施形態においては、保護層９０の積層構造として、第４シリコン窒化膜９２、アクリル樹脂などからなる有機樹脂膜９４、第５シリコン窒化膜９６の積層構造を採用した。更に、有機樹脂膜９４と、第５シリコン窒化膜９６との間に、シリコン酸化膜を介在させる構成としてもよい。
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
２ 表示装置、４ 画素アレイ部、６ 有機発光ダイオード、８ 画素回路、１０ 点灯薄膜トランジスタ、１２ 駆動薄膜トランジスタ、１４ キャパシタ、２０ 走査線駆動回路、２２ 映像線駆動回路、２４ 駆動電源回路、２６ 制御装置、２８ 走査信号線、３０ 映像信号線、３２ 駆動電源線、４０ 表示パネル、４２ 表示領域、４４ 額縁領域、４８ ドライバ集積回路、５０ アレイ基板、５２ フレキシブルプリント回路基板、５４ 第１シリコン酸化膜、５６ 第１シリコン窒化膜、５８ 第２シリコン酸化膜、６０ ゲート絶縁膜、６２ 第１配線、６４ ポリシリコン膜、６６ 第２シリコン窒化膜、６８ 第３シリコン酸化膜、７０ 第２配線、７２ 平坦化膜、７４ 透明導電膜、７６ 第３配線、７８ 第３シリコン窒化膜、８０ 下部電極膜、８２ 絶縁膜、８４ 上部電極膜、９０ 保護層、９２ 第４シリコン窒化膜、９４ 有機樹脂膜、９６ 第５シリコン窒化膜、１００ 有機エレクトロルミネッセンス層、１０１ 正孔注入層、１０１Ａ 第１の正孔注入膜、１０１Ｂ 第２の正孔注入膜、１０２ 正孔輸送層、１０３ 電子ブロック層、１０４ 発光層、１０５ 正孔ブロック層、１０６ 電子輸送層、１０７ 電子注入層、１０８ ｐ型ドーパント、１１１ 第１の領域、１１２ 第２の領域、３００ 有機発光ダイオード構造層。
Claims (12)
- 基板と、
前記基板の上方に設けられた下部電極膜と、
前記下部電極膜の上方に設けられ、開口部を有する絶縁膜と、
前記開口部に少なくともその一部が配置され、前記下部電極膜と電気的に接続された有機層と、
前記有機層の上方に電気的に接続された上部電極膜と、を含み、
前記有機層は、正孔注入層を含み、
前記開口部は、中央側に配置された第１の領域と、前記第１の領域の外周側に配置された第２の領域と、を含み、
前記第１の領域における前記正孔注入層のｐ型ドーパント濃度が、前記第２の領域における前記正孔注入層のｐ型ドーパント濃度よりも高い、
表示装置。 - 前記有機層が第１の層を含み、
前記第１の領域における前記第１の層の膜厚が、前記第２の領域における前記第１の層の膜厚よりも厚い、
請求項１に記載の表示装置。 - 前記有機層が正孔輸送層を含み、
前記第１の領域における前記正孔輸送層の膜厚が、前記第２の領域における前記正孔輸送層の膜厚よりも厚い、
請求項１に記載の表示装置。 - 前記正孔注入層は、前記開口部から前記絶縁膜の上面にまで設けられた、
請求項１に記載の表示装置。 - 前記正孔注入層は、
前記開口部における前記第１の領域に設けられた第１の正孔注入膜と、
前記開口部における前記第２の領域に設けられた第２の正孔注入膜と、
を含み、
前記第１の正孔注入膜のｐ型ドーパント濃度が、前記第２の正孔注入膜のｐ型ドーパント濃度よりも高い、
請求項１に記載の表示装置。 - 基板を準備する工程と、
前記基板の上方に下部電極膜を形成する工程と、
前記下部電極膜の上方に、開口部を有する絶縁膜を形成する工程と、
前記開口部に少なくともその一部が配置され、前記下部電極膜と電気的に接続された有機層を形成する工程と、
前記有機層の上方に電気的に接続された上部電極膜を形成する工程と、を含み、
前記有機層を形成する工程には、正孔注入層を形成する工程を含み、
前記開口部は、中央側に配置された第１の領域と、前記第１の領域の外周側に配置された第２の領域と、を含み、
前記正孔注入層を形成する工程において、前記第１の領域における前記正孔注入層のｐ型ドーパント濃度が、前記第２の領域における前記正孔注入層のｐ型ドーパント濃度よりも高くなるよう前記正孔注入層を形成する、
表示装置の製造方法。 - 前記有機層が第１の層を含み、
前記有機層を形成する工程において、前記第１の領域における前記第１の層の膜厚を、前記第２の領域における前記第１の層の膜厚よりも厚く形成する、
請求項６に記載の表示装置の製造方法。 - 前記有機層が正孔輸送層を含み、
前記有機層を形成する工程において、前記第１の領域における前記正孔輸送層の膜厚を、前記第２の領域における前記正孔輸送層の膜厚よりも厚く形成する、
請求項６に記載の表示装置の製造方法。 - 前記正孔注入層を形成する工程において、前記正孔注入層を前記開口部から前記絶縁膜の上面にまで形成する、
請求項６に記載の表示装置の製造方法。 - 前記正孔注入層を形成する工程は、
前記開口部における前記第１の領域に第１の正孔注入膜を形成する工程と、
前記開口部における前記第２の領域に第２の正孔注入膜を形成する工程と、
を含み、
前記第１の正孔注入膜を形成する工程において形成する前記第１の正孔注入膜のｐ型ドーパント濃度を、前記第２の正孔注入膜を形成する工程において形成する前記第２の正孔注入膜のｐ型ドーパント濃度よりも高くする、
請求項６に記載の表示装置の製造方法。 - 前記正孔注入層を形成する工程は、
前記正孔注入層を少なくとも前記開口部に形成する工程と、
前記開口部における前記第１の領域に配置された前記正孔注入層に、ｐ型ドーパントを追加的にドープする工程と、
を含む、請求項６に記載の表示装置の製造方法。 - 前記正孔注入層を形成する工程は、
前記正孔注入層を少なくとも前記開口部に形成する工程と、
前記開口部における前記正孔注入層に、ｐ型ドーパントを追加的にドープする工程と、
を含み、
前記ｐ型ドーパントを追加的にドープする工程において、前記開口部における前記第１の領域に配置された前記正孔注入層に対する前記ｐ型ドーパントのドープ量が、前記開口部における前記第２の領域に配置された前記正孔注入層に対する前記ｐ型ドーパントのドープ量よりも多い、
請求項６に記載の表示装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017230322A JP2019102589A (ja) | 2017-11-30 | 2017-11-30 | 表示装置と表示装置の製造方法 |
| US16/203,711 US11289670B2 (en) | 2017-11-30 | 2018-11-29 | Display device and method of manufacturing display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017230322A JP2019102589A (ja) | 2017-11-30 | 2017-11-30 | 表示装置と表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019102589A true JP2019102589A (ja) | 2019-06-24 |
Family
ID=66633644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017230322A Pending JP2019102589A (ja) | 2017-11-30 | 2017-11-30 | 表示装置と表示装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11289670B2 (ja) |
| JP (1) | JP2019102589A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200093737A (ko) * | 2019-01-28 | 2020-08-06 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| US11626568B1 (en) * | 2020-03-24 | 2023-04-11 | Apple Inc. | Organic light-emitting diode display with a conductive layer having an additive |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000252074A (ja) * | 1998-12-29 | 2000-09-14 | Tdk Corp | 有機ｅｌ素子 |
| JP2004349138A (ja) * | 2003-05-23 | 2004-12-09 | Toyota Industries Corp | 有機電界発光素子及びその製造方法 |
| KR100527194B1 (ko) * | 2003-06-24 | 2005-11-08 | 삼성에스디아이 주식회사 | 도핑된 정공수송층 및/또는 정공주입층을 갖는유기전계발광소자 |
| GB0618698D0 (en) * | 2006-09-22 | 2006-11-01 | Cambridge Display Tech Ltd | Molecular electronic device fabrication methods and structures |
| KR101172794B1 (ko) * | 2007-12-10 | 2012-08-09 | 파나소닉 주식회사 | 유기 ｅｌ 디바이스 및 ｅｌ 디스플레이 패널, 및 그 제조 방법 |
| JP4655102B2 (ja) * | 2008-04-11 | 2011-03-23 | ソニー株式会社 | 表示素子およびその製造方法、ならびに表示装置 |
| KR100975867B1 (ko) * | 2008-06-19 | 2010-08-13 | 삼성모바일디스플레이주식회사 | 유기 발광 표시장치 |
| JP5833322B2 (ja) * | 2010-03-12 | 2015-12-16 | ユー・ディー・シー アイルランド リミテッド | 有機電界発光素子及びその製造方法 |
| KR101135541B1 (ko) * | 2010-04-01 | 2012-04-13 | 삼성모바일디스플레이주식회사 | 유기 발광 장치 |
| WO2012017492A1 (ja) * | 2010-08-06 | 2012-02-09 | パナソニック株式会社 | 発光素子とその製造方法、および発光装置 |
| TW201228066A (en) * | 2010-12-31 | 2012-07-01 | Au Optronics Corp | Organic electroluminescent device |
| JP5793570B2 (ja) * | 2011-07-15 | 2015-10-14 | 株式会社Ｊｏｌｅｄ | 有機発光素子の製造方法 |
| JP5793569B2 (ja) * | 2011-07-15 | 2015-10-14 | 株式会社Ｊｏｌｅｄ | 有機発光素子の製造方法 |
| JP2014063829A (ja) | 2012-09-20 | 2014-04-10 | Samsung Display Co Ltd | 有機ｅｌ表示装置 |
| DE102013114047B4 (de) * | 2012-12-28 | 2016-09-01 | Lg Display Co., Ltd. | Organische lichtemittierende Anzeigevorrichtungen |
| US20160248030A1 (en) * | 2014-09-04 | 2016-08-25 | Boe Technology Group Co., Ltd. | Organic electroluminescent display deivce, a fabricating method thereof and a display device |
| KR20160066234A (ko) * | 2014-12-02 | 2016-06-10 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
| US9966501B2 (en) * | 2015-09-07 | 2018-05-08 | Seoul Viosys Co., Ltd. | Light emitting device with high efficiency |
| KR20180062291A (ko) * | 2016-11-30 | 2018-06-08 | 엘지디스플레이 주식회사 | 유기 발광 표시 패널 |
| CN106960862B (zh) * | 2017-03-15 | 2019-10-25 | 合肥鑫晟光电科技有限公司 | 一种显示基板及显示装置 |
| WO2018179272A1 (ja) * | 2017-03-30 | 2018-10-04 | シャープ株式会社 | Ｅｌ表示装置及びｅｌ表示装置の製造方法 |
| EP3425692B1 (en) * | 2017-07-07 | 2023-04-05 | Novaled GmbH | Organic electroluminescent device comprising an electron injection layer with zero-valent metal |
| EP3470412B1 (en) * | 2017-10-13 | 2020-07-22 | Novaled GmbH | Organic electronic device comprising an organic semiconductor layer |
| CN107732021B (zh) * | 2017-11-23 | 2019-09-03 | 京东方科技集团股份有限公司 | 一种有机电致发光器件及其制备方法和显示装置 |
| US10804378B2 (en) * | 2017-11-29 | 2020-10-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for semiconductor device fabrication with improved epitaxial source/drain proximity control |
| EP3769588B1 (en) * | 2018-03-19 | 2023-12-13 | Ricoh Company, Ltd. | Inorganic el element, display element, image display device, and system |
| CN108493228B (zh) * | 2018-05-23 | 2021-01-22 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板 |
| KR20210086360A (ko) * | 2019-12-31 | 2021-07-08 | 엘지디스플레이 주식회사 | 발광 표시 장치 |
-
2017
- 2017-11-30 JP JP2017230322A patent/JP2019102589A/ja active Pending
-
2018
- 2018-11-29 US US16/203,711 patent/US11289670B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US11289670B2 (en) | 2022-03-29 |
| US20190165295A1 (en) | 2019-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10637008B2 (en) | Display device | |
| US20230247877A1 (en) | Display device | |
| US10720485B2 (en) | Display device having a reduced risk of disconnection of a wiring line included in a curved region | |
| CN107464819B (zh) | 发光面板 | |
| KR100740132B1 (ko) | 유기 전계 발광 표시 장치 | |
| JP7118618B2 (ja) | 表示装置 | |
| JP2014191027A (ja) | 表示装置及び電子機器 | |
| US10658625B2 (en) | Display device | |
| JP2018195418A (ja) | 表示装置 | |
| US11233108B2 (en) | Display device | |
| US9048458B2 (en) | Method of fabricating pixel structure for organic light-emitting display | |
| KR20230142390A (ko) | 표시 장치 | |
| US10431756B2 (en) | Display device | |
| US11289670B2 (en) | Display device and method of manufacturing display device | |
| US20220157920A1 (en) | Conductive line for display device, display device including the same, and method of manufacturing display device including the same | |
| JP2019095506A (ja) | 表示装置及びその製造方法 | |
| KR100778443B1 (ko) | 유기 발광 표시 장치 | |
| KR100708863B1 (ko) | 유기 발광 표시 장치 | |
| US11690251B2 (en) | Organic light-emitting display device having a gate insulating layer with controlled dielectric constants and method of manufacturing the same | |
| US11765951B2 (en) | TFT array substrate including a heat dissipation layer in a curved region | |
| US20240065051A1 (en) | Display device | |
| US20240188326A1 (en) | Display device and method of manufacturing the same | |
| CN117881226A (zh) | 显示设备 |