KR20220149163A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220149163A
KR20220149163A KR1020210056432A KR20210056432A KR20220149163A KR 20220149163 A KR20220149163 A KR 20220149163A KR 1020210056432 A KR1020210056432 A KR 1020210056432A KR 20210056432 A KR20210056432 A KR 20210056432A KR 20220149163 A KR20220149163 A KR 20220149163A
Authority
KR
South Korea
Prior art keywords
electrode
protrusion
region
bank
layer
Prior art date
Application number
KR1020210056432A
Other languages
English (en)
Inventor
이준석
김세준
박상필
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210056432A priority Critical patent/KR20220149163A/ko
Priority to CN202210427196.7A priority patent/CN115312565A/zh
Priority to US17/733,307 priority patent/US20220352263A1/en
Publication of KR20220149163A publication Critical patent/KR20220149163A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H01L27/3218
    • H01L27/3246
    • H01L27/326
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 복수의 서브 화소가 구비된 기판; 기판 상에 구비되며, 돌출부가 형성된 제1 영역 및 상기 돌출부 사이에 위치하는 제2 영역을 포함하는 평탄화층; 평탄화층 상에 구비된 제1 전극; 제1 전극 상에 구비된 발광층; 발광층 상에 구비된 제2 전극; 및 돌출부 상부에 구비된 제1 홈을 포함하며, 돌출부는 이웃한 두 서브 화소 사이에 구비되고, 제1 전극은 제2 영역의 전면 및 돌출부의 일부 영역을 덮는, 표시 장치를 제공한다.

Description

표시 장치{DISPLAY APPARATUS}
본 발명은 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD, Liquid Crystal Display), 플라즈마표시장치(PDP, Plasma Display Panel), 및 전계 발광 표시 장치 (ELD: Electroluminescence Display)와 같은 여러 표시 장치가 활용되고 있다. 그리고, 전계 발광 표시 장치는 유기 발광 표시 장치(OLED, Organic Light Emitting Display) 및 퀀텀닷 발광 표시 장치 (QLED. Quantum-dot Light Emitting Display)와 같은 표시장치를 포함할 수 있다.
표시장치들 중에서 전계 발광 표시 장치는 자체발광형으로서, 액정표시장치(LCD)에 비해 시야각, 대조비 등이 우수하며, 별도의 백라이트가 필요하지 않아 경량 박형이 가능하며, 소비전력이 유리한 장점이 있다. 또한, 전계 발광 표시장치는 직류저전압 구동이 가능하고, 응답속도가 빠르며, 특히 제조비용이 저렴한 장점이 있다.
한편, 전계 발광 표시 장치가 발광된 광이 상부 쪽으로 방출되는 소위 상부 발광(Top emission) 방식으로 이루어질 경우, 이론적으로는 기판의 모든 영역을 발광 영역으로 사용할 수 있다.
하지만, 각 발광 영역에 구비된 화소 전극들 간의 단락(short)을 방지하기 위하여, 이웃한 화소 전극들은 일정한 거리만큼 이격되어 형성될 수 있다. 이에 따라, 발광 영역의 면적이 감소하여 표시 장치의 개구율이 감소되는 문제가 있다.
본 발명은 이웃한 화소 전극들 사이의 간격을 최소화하여, 개구율이 증가된 전계 발광 표시 장치를 제공하는 것을 목적으로 한다.
목적을 달성하기 위해서, 본 발명은 복수의 서브 화소가 구비된 기판; 기판 상에 구비되며, 돌출부가 형성된 제1 영역 및 상기 돌출부 사이에 위치하는 제2 영역을 포함하는 평탄화층; 평탄화층 상에 구비된 제1 전극; 제1 전극 상에 구비된 발광층; 발광층 상에 구비된 제2 전극; 및 돌출부 상부에 구비된 제1 홈을 포함하며, 돌출부는 이웃한 두 서브 화소 사이에 구비되고, 제1 전극은 제2 영역의 전면 및 돌출부의 일부 영역을 덮는 표시 장치를 제공한다.
본 발명에 따르면, 평탄화층에 구비된 돌출부에 홈을 형성함으로써, 이웃한 화소 전극들 사이의 간격을 최소화시켜, 표시장치의 개구율을 향상시키는 효과가 있다.
도 1은 본 발명의 제1 실시 예에 따른 전계 발광 표시 장치에서 이웃한 두 서브 화소(P1, P2)의 일 예를 보여주는 개략적인 평면도이다.
도 2는 도 1의 A-A' 영역의 제1 실시 예를 보여주는 전계 발광 표시 장치의 개략적인 단면도이다.
도 3은 본 발명의 제1 실시 예에 따른 전계 발광 표시 장치에서 이웃한 두 서브 화소의 경계 영역의 단면도이다.
도 4는 본 발명의 제2 실시 예에 따른 전계 발광 표시 장치에서 이웃한 두 서브 화소의 경계 영역의 단면도이다.
도 5는 본 발명의 제3 실시 예에 따른 전계 발광 표시 장치에서 이웃한 두 서브 화소의 경계 영역의 단면도이다.
도 6은 도 1의 B-B' 영역의 제1 실시 예를 보여주는 전계 발광 표시 장치의 개략적인 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.
도 1은 본 발명에 따른 전계 발광 표시 장치에서 이웃한 두 서브 화소(P1, P2)의 제1 실시 예를 보여주는 개략적인 평면도이다.
도 1에서 알 수 있듯이, 본 발명의 제1 실시 예에 따른 전계 발광 표시 장치에서 하나의 서브 화소는 빛을 방출하는 개구부(OP) 및 개구부(OP)를 둘러싸는 뱅크부(BNK)를 포함하여 이루어진다. 두 서브 화소(P1, P2) 각각은 적색, 녹색, 청색 또는 백색 광 중 어느 하나를 방출하도록 구비될 수 있지만, 반드시 그에 한정되는 것은 아니다. 또한, 뱅크부(BNK)는 제1 뱅크(610) 및 제2 뱅크(620)를 포함할 수 있다. 또한, 뱅크부(BNK)는 평탄화층(400) 상에 구비되며, 평탄화층(400)은 제1 뱅크(610) 하부에 구비된 제1 영역(410) 및 제1 영역(410)에 인접하여 위치하는 제2 영역(420)을 포함하여 이루어질 수 있다. 제2 영역(420)은 제1 영역(410) 사이에 배치될 수 있다. 도 1을 참조하면, 제2 영역(420)은 제1 영역(410)은 제2 영역(420)을 둘러싸도록 배치될 수 있다. 제1 영역(410)에는 평탄화층(400)의 상면으로부터 수직 방향으로 돌출된 돌출부(415)가 구비되고, 제1 뱅크(610)는 돌출부(415)를 덮도록 형성될 수 있다. 따라서, 제1 뱅크(610)의 폭이 돌출부(415)를 포함하는 제1 영역(410)의 폭보다 클 수 있다.
제1 실시예
도 2는 도 1의 A-A' 영역의 제1 실시 예를 보여주는 전계 발광 표시 장치의 개략적인 단면도이며, 도 3은 본 발명의 제1 실시 예에 따른 전계 발광 표시 장치에서 이웃한 두 서브 화소(P1, P2)의 경계 영역의 단면도이다.
도 2 및 도 3에서 알 수 있듯이, 본 발명의 제1 실시예에 따른 전계 발광 표시 장치는 기판(100), 회로 소자층(200), 평탄화층(400), 발광소자(500), 제1 뱅크(610), 제2 뱅크(620) 및 봉지층(700)을 포함할 수 있다. 그리고, 발광 소자(500)는 제1 전극(510), 발광층(520), 및 제2 전극(530)을 포함할 수 있다.
기판(100)은 유리 또는 플라스틱으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 실리콘 웨이퍼와 같은 반도체 물질로 이루어질 수도 있다. 기판(100)에는 각각 다른 색깔의 빛을 방출하는 제1 및 제2 서브 화소(P1, P2)가 구비되어 있다.
본 발명의 제1 실시예에 따른 전계 발광 표시 장치는 발광된 광이 상부 쪽으로 방출되는 소위 상부 발광(Top emission) 방식으로 이루어지고, 따라서, 기판(100)의 재료로는 투명한 재료뿐만 아니라 불투명한 재료가 이용될 수 있다.
회로 소자층(200)은 기판(100) 상에 형성되어 있다.
회로 소자층(200)에는 각종 신호 배선들, 박막 트랜지스터, 및 커패시터 등을 포함하는 회로 소자가 서브 화소(P1, P2) 별로 구비되어 있다. 신호 배선들은 게이트 배선, 데이터 배선, 전원 배선, 및 기준 배선을 포함하여 이루어질 수 있다. 그리고, 박막 트랜지스터는 스위칭 박막 트랜지스터, 구동 박막 트랜지스터 및 센싱 박막 트랜지스터를 포함하여 이루어질 수 있다.
스위칭 박막 트랜지스터는 게이트 배선에 공급되는 게이트 신호에 따라 스위칭되어 데이터 배선으로부터 공급되는 데이터 전압을 구동 박막 트랜지스터에 공급하는 역할을 한다.
구동 박막 트랜지스터는 스위칭 박막 트랜지스터로부터 공급되는 데이터 전압에 따라 스위칭되어 전원 배선에서 공급되는 전원으로부터 데이터 전류를 생성하여 제1 전극(510)에 공급하는 역할을 한다.
센싱 박막 트랜지스터는 화질 저하의 원인이 되는 구동 박막 트랜지스터의 문턱 전압 편차를 센싱하는 역할을 할 수 있다. 그리고, 센싱 박막 트랜지스터는 게이트 배선 또는 별도의 센싱 배선에서 공급되는 센싱 제어 신호에 응답하여 구동 박막 트랜지스터의 전류를 기준 배선으로 공급한다.
커패시터는 구동 박막 트랜지스터에 공급되는 데이터 전압을 한 프레임 동안 유지시키는 역할을 할 수 있다. 그리고, 커패시터는 구동 박막 트랜지스터의 게이트 단자 및 소스 단자에 각각 연결된다.
평탄화층(400)은 회로 소자층(200) 상에 형성될 수 있다. 그리고, 평한화층(400)은 회로 소자층(200)에 구비된 각종 신호 배선들, 박막 트랜지스터, 및 커패시터 사이의 단차를 보상할 수 있다. 평탄화층(400)은 무기절연물질 또는 유기절연물질로 이루어질 수 있다. 또는, 유기절연물질로 이루어진 층과 무기절연물질로 이루어진 층이 적층되어 이루어질 수 있다.
도 2 및 도 3을 참조하면, 평탄화층(400)은 평탄화층(400)의 상면으로부터 수직 방향으로 돌출된 돌출부(415)가 형성된 제1 영역(410), 및 돌출부(415) 사이에 위치하는 제2 영역(420)을 포함할 수 있다. 제2 영역(420)에 대응하는 평탄화층(400)의 상면은 평평할 수 있다. 그리고, 표시 장치는 발광소자(500)의 제1 전극(510)과 발광층(520)이 직접 접촉하는 영역에 대응하는 개구부(OP)와, 제1 뱅크(610)가 배치되는 뱅크부(BNK)를 포함할 수 있다. 개구부(OP)는 발광 소자(500)의 발광 영역으로 정의될 수 있다.
도 2를 참조하면, 돌출부(415)는 이웃한 두 서브 화소(P1, P2)의 경계 영역에 형성될 수 있다. 또한, 돌출부(415)는 돌출부(415)의 상면의 폭이 돌출부(415)의 하면의 폭보다 작도록 형성될 수 있다. 따라서, 돌출부(415)의 측면이 돌출부(415)의 하면과 이루는 각도는 예각을 이룰 수 있다.
발광 소자(500)의 제1 전극(510)은 평탄화층(400) 상에 형성될 수 있다. 그리고, 제1 전극(510)은 평탄화층(400)의 제2 영역(420)의 전면 및 돌출부(415)의 일부 영역을 덮도록 형성될 수 있다. 또한, 제1 전극(510)은 전계 발광 표시 장치의 양극(Anode)으로 기능할 수 있으며, 회로 소자층(200)에 구비된 구동 박막 트랜지스터와 연결되어 있다.
돌출부(415)에는 제1 홈(H1)을 구비할 수 있으며, 평탄화층(400)의 전면을 덮도록 제1 전극(510)을 형성할 수 있다. 그리고, 이웃한 두 서브 화소(P1, P2) 사이의 단락(short)을 방지하기 위하여, 이웃한 두 서브 화소(P1, P2)의 경계 영역에 형성된 제1 전극(510)을 제거할 수 있다. 따라서, 도 2 및 도 3과 같이, 이웃한 두 서브 화소(P1, P2)의 경계 영역에서 제1 전극(510)이 서로 일정한 거리만큼 이격되도록 형성할 수 있다. 도 2 및 도 3을 참조하면, 제1 전극(510)은 돌출부(410) 상에서 서로 이격하여 형성될 수 있다. 제1 전극(510)을 식각하는 공정에서, 제1 전극(510)의 하부에 구비된 평탄화층(400)의 돌출부(415)를 함께 식각할 수 있다. 이에 따라, 돌출부(410)의 상부 영역이 일부 식각되어, 제1 홈(H1)이 구비될 수 있다. 또한, 제1 홈(H1)의 깊이는 돌출부(415)의 높이보다 작도록 형성될 수 있다. 또한, 제1 홈(H1)의 하면이 제2 영역(410)에 대응하는 평탄화층(400)의 상면보다 높은 위치에 배치될 수 있다.
도 2 및 3을 참조하면, 제2 영역(420)에 대응하는 영역에 위치하는 평탄화층(400)의 두께는 제1 영역(410)에 대응하는 영역에 위치하는 평탄화층(400)의 두께보다 작을 수 있다. 그리고, 제2 영역(420)에 대응하는 영역에 위치하는 평탄화층(400)의 두께는 제1 영역(410)의 돌출부(415)에 대응하는 영역에 위치하는 평탄화층(400)의 하면에서 돌출부(415)의 하면까지의 거리보다 작을 수 있다. 또한, 제1 홈(H1)의 내측면 및 하면에는 제1 전극(510)이 형성되지 않을 수 있다.
따라서, 본 발명의 제1 실시 예에 따른 표시장치는 평탄화층(400)의 돌출부(415) 및 돌출부(415)에 구비된 제1 홈(H1)을 통해, 이웃한 두 서브 화소(P1, P2) 각각에 구비된 제1 전극(510)이 서로 일정한 거리만큼 이격될 수 있다. 종래에는, 이웃한 두 서브 화소 각각에 구비된 제1 전극(510)이 단순히 평면 형태를 갖는 평탄화층 상에서 일정한 거리만큼 이격되는 구조를 개시하였다. 이와 비교하여, 본 발명의 제1 실시 예의 구조는 돌출부(415)에 구비된 제1 홈(H1)에 의해 이웃한 두 서브 화소(P1, P2) 사이에 여유 공간이 추가적으로 형성되므로, 이웃한 두 서브 화소(P1, P2) 각각에 구비된 제1 전극(510) 사이의 수평 거리는 감소시키면서도, 이웃한 두 서브 화소(P1, P2) 각각에 구비된 제1 전극(510) 사이의 실질적인 유효 거리는 증가시킬 수 있다. 이에 따라, 본 발명은 이웃한 두 서브 화소(P1, P2) 사이의 단락(short)을 방지하면서도, 이웃한 두 서브 화소(P1, P2) 사이의 거리를 감소시킬 수 있다. 따라서, 본 발명의 제1 실시 예에 따른 표시 장치의 개구율을 향상시키는 효과가 있다.
제1 뱅크(610)는 두 서브 화소(P1, P2) 각각의 발광 영역을 정의하며, 이웃한 두 서브 화소(P1, P2) 사이의 경계 영역에서, 돌출부(415)와 중첩되도록 형성될 수 있다. 구체적으로, 제1 뱅크(610)는 제1 홈(H1)의 내부 공간을 채우면서 돌출부(415)의 상면 및 외측면에 구비된 제1 전극(510)을 덮도록 형성될 수 있다. 또한, 제1 뱅크(610)는 돌출부(415)와 인접한 영역에 위치하는 제1 전극(510)의 일부 영역을 덮을 수 있다. 예를 들어, 제1 뱅크(610)는 돌출부(415)와 인접한 제2 영역 (420) 상에 위치하는 제1 전극(510)의 일부 영역을 덮을 수 있다.
제1 뱅크(610)는 제1 영역(410) 및 제2 영역(420)에 구비된 제1 전극(510) 상에 뱅크 물질을 도포한 뒤, 마스크 공정을 통해 제2 영역(420) 상에 도포된 뱅크 물질을 제거하여 형성될 수 있다. 이 때, 평탄화층(400)은 돌출부(415)에 의해 단차가 형성되기에, 돌출부(415)의 상면에 인접한 돌출부(415)의 외측면에 도포된 뱅크 물질의 두께가 제2 영역(420)에 인접한 돌출부(415)의 외측면에 도포된 뱅크 물질의 두께보다 클 수 있다. 따라서, 제2 영역(420) 상에 도포된 뱅크 물질을 제거할 때, 마스크가 설계 범위보다 외곽 영역에 배치될 경우에, 제2 영역(420)에 인접한 돌출부(415)의 측면에 도포된 뱅크 물질이 일부가 제거되어도, 상대적으로 두께가 두꺼운 돌출부(415)의 상면과 인접한 돌출부(415)의 외측면에 도포된 뱅크 물질은 제거되지 않으므로, 제1 뱅크(610)가 안정적으로 제1 영역(410) 상에 형성될 수 있다.
또한, 종래에는 마스크의 배치 오차를 고려하여, 이론적으로 식각이 필요한 영역의 크기보다 작은 영역을 식각할 수 있도록 마스크의 크기를 설계하였다. 하지만, 전술한 바와 같이, 본 발명의 제1 실시예의 경우, 마스크를 배치하는 위치에서 오차가 발생하더라도, 제1 뱅크(610)를 제1 영역(410)에 안정적으로 형성할 수 있으므로, 이론적인 값과 유사한 크기로 마스크를 설계하여, 불필요한 마스크의 마진 영역을 최소화할 수 있다.
그러므로, 제1 뱅크(610)가 제2 영역(420) 상에 위치하는 제1 전극(510)과 중첩되는 영역을 최소화하여, 발광 영역을 증가시킬 수 있다. 예를 들면, 제1 뱅크(610)와 제1 전극(510)이 중첩하는 영역을 최소화함에 따라, 제1 전극(510)과 발광층(520)이 직접 접촉하는 개구부(OP)의 면적이 증가될 수 있다. 따라서, 개구부(OP) 영역이 증가함에 따라, 발광 영역의 면적이 증가될 수 있다.
제1 뱅크(610)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다. 또는, 제1 뱅크(610)는 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 또는 티타늄 산화물 등의 무기막으로 형성될 수도 있다. 또는, 제1 뱅크(610)는 외부에서 입사되는 광을 흡수하기 위해, 블랙 물질을 포함하여 형성될 수도 있다.
발광층(520)은 제1 전극(510) 상에 형성된다. 발광층(520)은 제1 뱅크(610) 상에도 형성될 수 있다. 발광층(520)은 각각의 서브 화소(P1, P2) 및 그들 사이의 경계 영역에도 형성될 수 있다.
발광층(520)은 정공 수송층(hole transporting layer), 발광층(light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 이 경우, 제1 전극(510)과 제2 전극(530)에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 발광층으로 이동하게 되며, 발광층에서 서로 결합하여 발광하게 된다. 발광층은 정공 주입층 (hole injecting layer) 및 전자 주입층(electron injecting layer)을 더 포함할 수 있다.
발광층(520)은 백색(W) 광을 발광하도록 구비될 수 있다. 이를 위해서, 발광층(520)은 서로 상이한 색상의 광을 발광하는 복수의 스택(stack)을 포함하여 이루어질 수 있다. 구체적으로, 발광층(520)은 제1 스택, 제2 스택, 및 제1 스택과 제2 스택 사이에 구비된 전하 생성층을 포함하여 이루어질 수 있다. 제1 스택은 차례로 적층된 제1 정공 수송층, 황녹색(Yellow-Green) 또는 청색(Blue)의 제1 발광층 및 제1 전자 수송층을 포함하여 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 전하 생성층은 제1 스택에 전자를 제공하는 N형 전하 생성층 및 제2 스택에 정공을 제공하는 P형 전하 생성층을 포함하여 이루어질 수 있다. 제2 스택은 차례로 적층된 제2 정공 수송층, 청색 또는 황녹색의 제2 발광층, 및 제2 전자 수송층을 포함하여 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 또한, 발광층(520)은 서브 화소(P1, P2) 별로 동일한 물질로 이루어지거나, 동일한 두께로 형성될 수 있다.
제2 전극(530)은 발광층(520) 상에 형성된다. 제2 전극(530)은 전계 발광 표시 장치의 음극(Cathode)으로 기능할 수 있다. 제2 전극(530)은 발광층(520)과 마찬가지로 각각의 서브 화소(P1, P2) 및 그들 사이의 경계 영역에도 형성될 수 있다. 도 2 및 도 3을 참조하면, 제2 전극(530)은 제1 전극(510) 및 제1 뱅크(610)과 중첩하도록 형성될 수 있다. 도 2와 같이, 제2 전극(530)은 서브 화소(P1, P2) 및 그들 사이의 경계 영역에서 서로 이격하여 분리되지 않고 연결될 수 있다.
본 발명의 제1 실시 예에 따른 전계 발광 표시 장치는 상부 발광 방식으로 이루어질 수 있다. 표시 장치가 상부 발광 방식인 경우에, 제2 전극(530)은 발광층(520)에서 발광된 광을 상부 쪽으로 투과시키기 위해서, ITO 또는 IZO와 같은 투명한 금속물질로 이루어진다.
봉지층(700)은 제2 전극(530) 상에 형성되어 발광층(520)으로 외부의 수분이 침투하는 것을 방지하는 역할을 한다. 이와 같은 봉지층(700)은 무기절연물로 이루어질 수도 있고, 무기절연물과 유기절연물이 교대로 적층된 구조로 이루어질 수도 있다, 하지만, 반드시 그에 한정되는 것은 아니다.
도시하지는 않았지만, 봉지층(700) 상에는 각각의 서브 화소(P1, P2)에 대응하는 컬러 필터가 형성될 수 있으며, 컬러 필터 상에는 보호 필름이 추가로 구비될 수 있다.
제2 실시 예
도 4는 본 발명의 제2 실시 예를 보여주는 전계 발광 표시 장치에서 두 서브 화소(P1, P2)의 경계 영역의 개략적인 단면도이다. 도 4에 따른 표시 장치는 도 2 및 도 3에 따른 표시 장치에서 제1 뱅크(610)의 구조가 변경된 것이다. 이하에서는 상이한 구성에 대해서만 설명하기로 한다.
도 4는 제1 뱅크(610)가 평탄화층(400)의 돌출부(415) 상부에만 형성된 전계 발광 표시 장치를 개시하고 있다. 예를 들면, 제1 뱅크(610)는 제2 영역(420)의 상면 및 돌출부(415)의 외측면에는 형성되지 않는다. 그리고, 제1 뱅크(610)는 제1 홈(H1)의 내부 공간을 채우면서 돌출부(415)의 상면과 중첩되도록 형성될 수 있다. 또한, 제1 뱅크(610)는 돌출부(415)의 상면에 구비된 제1 전극(510)의 일부 영역을 덮도록 형성될 수 있다.
이에 따라, 돌출부(415)의 외측면에 배치된 제1 전극(510)이 제1 뱅크(610)에 의해 덮이지 않으므로, 돌출부(415)의 외측면에 배치된 제1 전극(510)의 영역 또한 발광 영역으로 사용될 수 있다. 따라서, 제1 실시 예의 구조에 비해 제2 실시 예의 구조에서, 제1 뱅크(610)에 덮이는 제1 전극(510)의 영역이 감소하고, 발광층(520) 직접 접촉하는 제1 전극(510)의 영역이 증가함으로써, 발광 영역이 증가하여 전계 발광 표시 장치의 개구율을 더욱 증가시킬 수 있다.
도 4를 참조하면, 제1 뱅크(610)를 제1 영역(410)의 돌출부(415) 상에만 형성함에 따라, 제1 뱅크(610)와 제1 전극(510)이 중첩하는 영역을 최소화할 수 있다. 따라서, 도 4와 같이, 제1 전극(510)과 발광층(520)이 직접 접촉하는 개구부(OP)의 면적이 증가될 수 있다. 그리고, 개구부(OP)의 면적이 증가함에 따라, 발광 영역의 면적이 증가될 수 있다.
제3 실시 예
도 5는 본 발명의 제3 실시 예를 보여주는 전계 발광 표시 장치에서 이웃한 두 서브 화소(P1, P2)의 경계 영역의 개략적인 단면도이다. 도 5에 따른 표시 장치는 도 4에 따른 표시 장치에서 제1 뱅크(610)의 구조가 변경된 것이다. 이하에서는 상이한 구성에 대해서만 설명하기로 한다.
도 5는 제2 홈(H2)이 구비된 제1 뱅크(610)를 개시하고 있다. 제2 실시 예에서 전술한 바와 같이, 제1 뱅크(610)는 제2 영역(420)의 상면 및 돌출부(415)의 측면에는 형성되지 않을 수 있다. 그리고, 제1 뱅크(610)는 제1 홈(H1)의 내부 공간을 채우면서 돌출부(415)의 상면의 일부와 중첩되도록 형성될 수 있다. 또한, 제1 뱅크(610)의 상부에는 제1 홈(H1)과 중첩되는 제2 홈(H2)이 구비될 수 있다. 제2 홈(H2)은 돌출부(415)의 상면에 형성된 제1 전극(510)이 외부에 노출되지 않도록 형성될 수 있다. 즉, 제2 홈(H2)의 깊이는 돌출부(415)의 상면에 구비된 제1 뱅크(610)의 높이보다 작도록 형성될 수 있다. 또한, 제2 홈(H2)과 중첩된 발광층(520) 및 제2 전극(530)의 일부 영역은 제2 홈(H2)의 형태를 따라 오목한 형태을 가질 수 있다.
돌출부(415)의 상부에 제2 홈(H2)을 형성함으로써, 이웃한 두 서브 화소(P1, P2) 각각에 구비된 제1 전극(510) 사이에 여유 공간이 추가적으로 형성될 수 있다. 이에 따라, 이웃한 두 서브 화소(P1, P2) 사이에서 누설전류가 흐르는 통로(Path)의 거리가 증가할 수 있다. 구체적으로, 제2 실시 예의 경우, 실질적인 누설전류 통로의 거리는 제1 뱅크(610)의 두 외측면의 길이와 제1 뱅크(610)의 상면의 폭을 합한 값으로 볼 수 있다. 제3 실시 예의 경우에는, 추가적으로 구비된 제2 홈(H2)의 두 내측면의 높이만큼 실질적으로 누설전류 통로의 거리가 증가되는 효과를 가질 수 있다. 이에 따라, 제2 실시 예에 비해 제3 실시 예에서 누설전류가 흐르는 통로(Path)의 실질적인 유효 거리가 증가하므로, 누설 전류가 한 화소에서 다른 화소로 흐르는 것을 줄일 수 있다.
도 6은 도 1의 B-B' 영역의 제1 실시 예를 보여주는 전계 발광 표시 장치의 개략적인 단면도이다. 도 6에 따른 표시 장치는 도 2에 따른 표시 장치의 기판(100), 회로 소자층(200), 평탄화층(400), 발광소자(500), 제1 뱅크(610), 제2 뱅크(620) 및 봉지층(700)과 동일한 구성을 포함할 수 있다.
도 6에서 알 수 있듯이, 회로 소자층(200)의 구동 박막 트랜지스터(TFT) 및 층간 절연층(300)을 상세히 도시하였다.
구동 박막 트랜지스터(TFT)는 액티브층(210), 게이트 절연층(220), 게이트 전극(230), 소스 전극(241), 및 드레인 전극(242)를 포함할 수 있다.
액티브층(210)은 기판(100) 상에 구비된다. 액티브층(210)은 In-Ga-Zn-O(IGZO)와 같은 산화물 반도체로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 실리콘계 반도체로 이루어질 수도 있다.
게이트 절연층(220)은 액티브층(210) 상에 구비되어, 게이트 전극(230)을 액티브층(210)으로부터 절연시킬 수 있다. 게이트 절연층(220)은 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질 또는 포토아크릴(Photo acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수 있지만, 이에 한정되는 것은 아니다.
게이트 전극(230)은 게이트 절연층(220) 상에 구비된다. 게이트 전극(230)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu) 등의 금속 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다.
층간 절연층(300)은 게이트 절연층(220) 및 게이트 전극(230) 상에 구비된다. 층간 절연층(300)은 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질 또는 포토아크릴(Photo acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수 있지만, 이에 한정되는 것은 아니다.
소스 전극(241) 및 드레인 전극(242)은 서로 마주하면서 층간 절연층(300) 상에 구비된다. 또한, 소스 전극(241) 및 드레인 전극(242) 각각은 층간 절연층(300)에 형성된 콘택홀을 통해 액티브층(210)과 연결될 수 있다. 소스 전극(241) 및 드레인 전극(242)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu) 등의 금속 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다.
본 발명의 제1 실시 예의 구동 박막 트랜지스터(TFT)는 게이트 전극(230)이 액티브층(210)의 위에 형성된 탑 게이트(Top Gate) 구조를 개시하고 있으나, 게이트 전극(230)이 액티브층(210)의 아래에 형성된 보텀 게이트(Bottom Gate) 구조를 개시할 수도 있다.
평탄화층(400)은 층간 절연층(300), 소스 전극(241) 및 드레인 전극(242) 상에 구비되며, 평탄화층(400) 상에는 제1 전극(510)이 구비된다. 제1 전극(510)은 콘택홀을 통해 소스 전극(241) 또는 드레인 전극(242)과 연결될 수 있으며, 도 6에서는 제1 전극(510)이 드레인 전극(242)과 연결된 구조를 개시하였다.
제2 뱅크(620)는 드레인 전극(242)과 연결된 제1 전극(510) 상에 형성될 수 있다. 그리고, 제1 전극(510)과 드레인 전극(242)이 연결되는 평탄화층(400)의 컨택홀 영역을 채우도록 형성될 수 있다. 컨택홀의 내측면에 형성된 제1 전극(510)의 두께는 제2 영역(420)에 위치하는 제1 전극(510)의 두께보다 작을 수 있다. 이에 따라, 컨택홀의 내측면에 형성된 제1 전극(510)의 저항의 크기가 제2 영역(420)에 위치하는 제1 전극(510)의 저항의 크기보다 커질 수 있다. 이에 따라, 컨택홀 영역에서 더 밝은 빛이 방출되어, 표시장치가 불균일하게 발광될 수 있으므로, 이를 방지하기 위하여 제2 뱅크(620)를 형성할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 제1 기판 200: 회로 소자층
210: 액티브층 220: 게이트 절연층
230: 게이트 전극 241: 소스 전극
242: 드레인 전극 300: 층간 절연층
400: 평탄화층 410: 제1 영역
415: 돌출부 420: 제2 영역
500: 발광 소자 510: 제1 전극
520: 발광층 530: 제2 전극
610: 제1 뱅크 620: 제2 뱅크
700: 봉지층 H: 홈
P: 서브 화소 OP: 개구부
BNK: 뱅크부

Claims (14)

  1. 복수의 서브 화소가 구비된 기판;
    상기 기판 상에 구비되며, 돌출부가 형성된 제1 영역 및 상기 돌출부 사이에 위치하는 제2 영역을 포함하는 평탄화층;
    상기 평탄화층 상에 구비된 제1 전극;
    상기 제1 전극 상에 구비된 발광층;
    상기 발광층 상에 구비된 제2 전극; 및
    상기 돌출부 상부에 구비된 제1 홈을 포함하며,
    상기 돌출부는 이웃한 두 서브 화소 사이에 구비되고,
    상기 제1 전극은 상기 돌출부의 일부 영역 및 상기 제2 영역을 덮는, 표시 장치.
  2. 제1 항에 있어서,
    상기 평탄화층의 제2 영역의 상면은 평평한, 표시 장치.
  3. 제1 항에 있어서,
    상기 돌출부의 외측면이 상기 돌출부의 하면과 이루는 각도는 예각을 이루는, 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 전극은 상기 제1 홈의 내측면 및 하면에 형성되지 않는, 표시 장치.
  5. 제1 항에 있어서,
    상기 제1 홈의 깊이는 상기 돌출부의 높이보다 작은, 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 홈의 하면은 상기 평탄화층의 제2 영역의 상면보다 높은 위치에 배치되는, 표시 장치.
  7. 제1 항에 있어서,
    상기 제1 전극 상에는 뱅크가 더 구비되며,
    상기 뱅크는 상기 제1 홈의 내부를 채우며, 상기 돌출부와 중첩되도록 형성되는, 표시 장치.
  8. 제7 항에 있어서,
    상기 뱅크는 상기 돌출부의 상면 및 외측면에 구비된 상기 제1 전극을 덮는, 표시 장치.
  9. 제8 항에 있어서,
    상기 뱅크는 상기 제1 돌출부와 인접한 영역에 위치하는 상기 제1 전극의 일부 영역을 덮는, 표시 장치.
  10. 제7 항에 있어서,
    상기 뱅크는 상기 돌출부의 상부에만 구비되는, 표시 장치.
  11. 제10 항에 있어서,
    상기 제2 영역의 상면 및 상기 돌출부의 외측면에는 구비되지 않는, 표시 장치.
  12. 제10 항에 있어서,
    상기 뱅크의 상부에는 제2 홈이 더 구비된, 표시 장치.
  13. 제12 항에 있어서,
    상기 제2 홈은 상기 제1 홈과 중첩되도록 형성된, 표시 장치.
  14. 제12 항에 있어서,
    상기 제2 홈의 깊이는 상기 돌출부의 상면에 구비된 상기 뱅크의 높이보다 작은, 표시 장치.
KR1020210056432A 2021-04-30 2021-04-30 표시 장치 KR20220149163A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210056432A KR20220149163A (ko) 2021-04-30 2021-04-30 표시 장치
CN202210427196.7A CN115312565A (zh) 2021-04-30 2022-04-22 显示设备
US17/733,307 US20220352263A1 (en) 2021-04-30 2022-04-29 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210056432A KR20220149163A (ko) 2021-04-30 2021-04-30 표시 장치

Publications (1)

Publication Number Publication Date
KR20220149163A true KR20220149163A (ko) 2022-11-08

Family

ID=83808710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210056432A KR20220149163A (ko) 2021-04-30 2021-04-30 표시 장치

Country Status (3)

Country Link
US (1) US20220352263A1 (ko)
KR (1) KR20220149163A (ko)
CN (1) CN115312565A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI757097B (zh) * 2021-02-17 2022-03-01 友達光電股份有限公司 顯示面板

Also Published As

Publication number Publication date
CN115312565A (zh) 2022-11-08
US20220352263A1 (en) 2022-11-03

Similar Documents

Publication Publication Date Title
KR102578544B1 (ko) 전계발광 표시장치
US8866706B2 (en) Organic electroluminescent display device and manufacturing method of the same
US20210376283A1 (en) Display device
US20100193778A1 (en) Organic light emitting diode display and method of manufacturing the same
JP2019046175A (ja) 表示装置
KR20150024575A (ko) 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR102572407B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기발광 표시장치
US20210351248A1 (en) Display Apparatus
US11903235B2 (en) Transparent display device
US20230380222A1 (en) Display device
KR101480005B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN111972043A (zh) 显示装置及其制造方法
US20220052135A1 (en) Display apparatus
KR20210000383A (ko) 전계 발광 표시 장치
KR20170015699A (ko) 유기발광다이오드 표시장치
KR20220149163A (ko) 표시 장치
CN109427858B (zh) 电致发光显示装置
KR102355605B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
US20220102449A1 (en) Organic light emitting display device
KR20200029885A (ko) 유기발광표시장치와 그의 제조방법
KR20140079080A (ko) 유기발광 디스플레이장치 및 그 제조방법
US10749134B2 (en) Organic EL display panel
GB2601025A (en) Flexible display device and method of manufacturing the same
US20230422550A1 (en) Display device
US20220320254A1 (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination