CN109427866B - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN109427866B
CN109427866B CN201810994463.2A CN201810994463A CN109427866B CN 109427866 B CN109427866 B CN 109427866B CN 201810994463 A CN201810994463 A CN 201810994463A CN 109427866 B CN109427866 B CN 109427866B
Authority
CN
China
Prior art keywords
line
power
display device
insulating layer
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810994463.2A
Other languages
English (en)
Other versions
CN109427866A (zh
Inventor
李元世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN109427866A publication Critical patent/CN109427866A/zh
Application granted granted Critical
Publication of CN109427866B publication Critical patent/CN109427866B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80524—Transparent cathodes, e.g. comprising thin metal layers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)

Abstract

本发明公开一种显示设备，该显示设备包括显示区域和非显示区域。第一线在非显示区域中的基板与第一绝缘层之间。第二线在非显示区域中的第一绝缘层上并且与第一线交替布置。第二绝缘层在第二线之上并且具有由第一线和第二线形成的表面不平坦。第三线在第二绝缘层之上并且与第一线和第二线相交。第一绝缘图案在第二绝缘层上并且用于使表面不平坦平坦化。在平面图中第一绝缘图案在至少相邻的第三线之间。

Description

显示设备
相关申请的交叉引用
于2017年8月29日提交并题为“显示设备”的韩国专利申请第10-2017-0109554号通过引用其整体被并入本文。
技术领域
本文所描述的一个或多个实施例涉及一种显示设备。
背景技术
有机发光显示设备从包括有机发光二极管的像素发射光。每个二极管在两个电极之间具有有机发射层。从一个电极注入的电子与从另一个电极注入的空穴在有机发射层中结合以形成激子。当激子改变状态时发射光。
发明内容
根据一个或多个实施例，一种显示设备包括：基板，具有用于显示图像的显示区域以及在显示区域的至少一侧的非显示区域；多个像素，在显示区域中；第一绝缘层，在基板上；第一线，提供在非显示区域中的基板与第一绝缘层之间，第一线沿着非显示区域延伸；第二线，在非显示区域中的第一绝缘层上，第二线与第一线交替布置；第二绝缘层，在第二线之上并且具有由第一线和第二线形成的表面不平坦；第三线，在第二绝缘层之上并且与第一线和第二线相交；以及第一绝缘图案，在第二绝缘层上以使表面不平坦平坦化，在平面图中第一绝缘图案在至少相邻的第三线之间。
第一绝缘图案的至少一部分可以在第一线与第三线之间以及在第二线与第三线之间。第一绝缘图案可以彼此连接以形成绝缘图案层。第三线可以在绝缘图案层上。显示设备可以包括：栅极驱动器和发射驱动器，在非显示区域中。第一线和第二线可以在栅极驱动器和发射驱动器与显示区域之间。第三线可以将栅极驱动器连接到发射驱动器。
根据一个或多个其他实施例，一种显示设备包括：基板，包括用于显示图像的显示区域以及在显示区域的至少一侧的非显示区域；多个像素，在显示区域中；数据连接线，在非显示区域的基板上并且沿着非显示区域延伸，数据连接线将数据信号施加到像素；第一绝缘层，在数据连接线之上并且具有由数据连接线形成的表面不平坦；扫描连接线，在第一绝缘层上并且与数据连接线相交；以及第一绝缘图案，在第一绝缘层上以使表面不平坦平坦化，在平面图中第一绝缘图案在至少相邻的扫描连接线之间。
第一绝缘图案的至少一部分可以在数据连接线与扫描连接线之间。数据连接线可以包括：第一数据连接线，在基板上；以及第二数据连接线，通过在基板与第一绝缘层之间的第二绝缘层而与第一数据连接线绝缘。显示设备可以包括：电源连接线，在非显示区域中的扫描连接线之间并且与数据连接线相交，其中电源连接线将电源供应给像素，并且其中电源连接线在相邻的扫描连接线之间，包括与扫描连接线相同的材料，并且在与扫描连接线相同的层上。
在平面图中，第一绝缘图案在扫描连接线和电源连接线之中的相邻线之间。显示设备可以包括：发射驱动器，在非显示区域中；以及发射控制连接线，将发射驱动器连接到像素，发射控制连接线在相邻的扫描连接线之间，包括与扫描连接线相同的材料，并且在与扫描连接线的层相同的层上。
在平面图中，第一绝缘图案在扫描连接线、电源连接线和发射控制连接线之中的相邻线之间。第一绝缘图案可以彼此连接以形成第一绝缘图案层。扫描连接线、电源连接线和发射控制连接线可以在第一绝缘图案层上。
显示设备可以包括：附加区域，在非显示区域的一侧；第一电源线，从附加区域延伸到非显示区域，并且连接到电源连接线以将第一电源供应给像素；以及第二电源线，从附加区域延伸到非显示区域，第二电源线将第二电源供应给像素，其中数据连接线延伸到附加区域以与第一电源线和第二电源线相交。
第一电源的电压可以不同于第二电源的电压。第一电源线和第二电源线可以在第一绝缘层上。显示设备可以包括：第二绝缘图案，在平面图中在第一电源线与第二电源线之间，第二绝缘图案使表面不平坦平坦化。第二绝缘图案的至少一部分在数据连接线与第一电源线之间以及在数据连接线与第二电源线之间。第二绝缘图案可以包括与第一绝缘图案的材料相同的材料。
根据一个或多个附加实施例，一种显示设备包括：基板，包括用于显示图像的显示区域、在显示区域的至少一侧的非显示区域、从非显示区域的一部分突出的附加区域、以及在附加区域中的弯曲区域；多个像素，在显示区域中；数据连接线，沿着非显示区域和附加区域延伸，数据连接线将数据信号施加到像素；第一绝缘层，在非显示区域和附加区域的基板上，第一绝缘层包括使弯曲区域的基板通过其而被暴露的开口，第一绝缘层具有由数据连接线形成的表面不平坦；弯曲绝缘层，填充在开口中并且包括有机材料；扫描连接线，在非显示区域中的第一绝缘层上并且与数据连接线相交；以及第一绝缘图案，在平面图中在第一绝缘层上并且在至少相邻的扫描连接线之间，第一绝缘图案使表面不平坦平坦化，其中第一绝缘图案包括与弯曲绝缘层相同的材料。
第一绝缘图案的至少一部分可以在数据连接线与扫描连接线之间。数据连接线可以包括：第一数据连接线，在基板上；以及第二数据连接线，通过在基板与第一绝缘层之间的第二绝缘层而与第一数据连接线绝缘。显示设备可以包括：非显示区域中的电源连接线和非显示区域中的发射控制连接线，其中发射控制连接线将发射控制信号施加到像素，并且其中电源连接线将电源施加到像素，并且其中发射控制连接线和电源连接线与数据连接线相交，包括与扫描连接线相同的材料，并且在与扫描连接线的层相同的层上。
在平面图中，第一绝缘图案可以在扫描连接线、电源连接线和发射控制连接线之中的相邻线之间。第一绝缘图案可以彼此连接以形成第一绝缘图案层。扫描连接线、电源连接线和发射控制连接线可以在第一绝缘图案层上。
附加区域布置在非显示区域的一侧。显示设备进一步可以包括：第一电源线，从附加区域延伸到非显示区域，并且连接到电源连接线以将第一电源供应给像素；以及第二电源线，从附加区域延伸到非显示区域，第二电源线将第二电源供应给像素，其中数据连接线延伸到附加区域并且与第一电源线和第二电源线相交。第一电源的电压可以不同于第二电源的电压。第一电源线和第二电源线可以在第一绝缘层上。
显示设备可以包括：第二绝缘图案，在平面图中在第一电源线与第二电源线之间，第二绝缘图案使表面不平坦平坦化。第二绝缘图案的至少一部分在数据连接线与第一电源线之间以及在数据连接线与第二电源线之间。第二绝缘图案可以包括与第一绝缘图案的材料相同的材料。
附图说明
通过参考附图详细描述示例性实施例，特征对于本领域技术人员而言将变得显而易见，其中：
图1示出显示设备的实施例；
图2示出显示设备的透视图；
图3示出沿着图1的线I-I'截取的剖视图；
图4示出像素的电路实施例；
图5示出像素的布局实施例；
图6示出沿着图5的线II-II'截取的剖视图；
图7示出沿着图5的线III-III'截取的另一剖视图；
图8示出图1的区域EA1的实施例；
图9示出图8的区域EA2的实施例；
图10示出沿着图9的线IV-IV'截取的剖视图；
图11示出沿着图9的线V-V'截取的剖视图；
图12示出沿着图9的线VI-VI'截取的剖视图；
图13示出沿着图9的线IV-IV'截取的另一剖视图；
图14示出沿着图9的线V-V'截取的另一剖视图；
图15示出沿着图9的线VI-VI'截取的另一剖视图；
图16示出图1的区域EA3的实施例；
图17示出图16的区域EA4的实施例；
图18示出沿着图17的线VII-VII'截取的剖视图；
图19示出沿着图17的线VIII-VIII'截取的剖视图；
图20示出沿着图17的线IX-IX'截取的剖视图；
图21示出沿着图17的线VII-VII'截取的另一剖视图；
图22示出沿着图17的线VIII-VIII'截取的另一剖视图；以及
图23示出沿着图17的线IX-IX'截取的另一剖视图。
具体实施方式
现在将参考附图在下文中更全面地描述示例实施例；然而，它们可以以不同的形式来体现，并且不应被解释为受限于本文所阐述的实施例。相反，提供这些实施例使得本公开将是彻底且完整的，并且将示例性实施方式充分地传达给本领域技术人员。
在附图中，为了说明的清楚起见，层和区域的尺寸可以被夸大。还将理解，当一个层或元件被称为在另一层或基板“上”时，其可以直接在其他层或基板上，或者还可以存在中间层。此外，将会理解，当一个层被称为在另一层“下面”时，其可以直接在下面，并且也可以存在一个或多个中间层。此外，还将理解，当一个层被称为在两层“之间”时，其可以是两层之间的唯一层，或者也可以存在一个或多个中间层。相同的附图标记自始至终指代相同的元件。
本公开可以应用各种变化及不同形状，因此仅以特定示例来详细说明。然而，示例不限于某些形状，而是适用于所有变更以及等效材料和替换。所包括的附图示出了一种方式，其中图形被扩展以便更好地理解。
相同的附图标记自始至终指代相同的元件。在附图中，为了清楚起见，某些线，层、部件、元件或特征的厚度可以被夸大。将会理解，尽管术语“第一”、“第二”等在本文中可被用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅被用于将一个元件与另一个元件区分开来。因此，在不脱离本公开的教导的情况下，下面所讨论的“第一”元件可以被称为“第二”元件。如本文中所使用的，单数形式旨在也包括复数形式，除非在上下文中明确指出。
还将理解，当在本说明书中使用时，术语“包括”和/或“包含”表明存在所陈述的特征、整体、步骤、操作、元件和/或部件，但不排除存在或添加一个或多个其他特征、整体、步骤、操作、元件、部件和/或它们的组合。此外，将诸如层、区域、基板或板的元件放置于另一元件“上”或“之上”的表述不仅指示将元件“直接”放置在其他元件“上”或者放置在其他元件的“正上方”的情况，而且还包括在元件与其他元件之间插入更多元件的情况。相反，将诸如层、区域、基板或板的元件放置于另一元件“下”或“之下”的表述不仅表示将元件“直接”放置在其他元件“下”或者放置在其他元件的“正下方”的情况，而且还包括在元件与其他元件之间插入更多元件的情况。
图1示出显示设备的实施例，并且图2示出根据实施例的图1的显示设备的透视图。
参考图1和图2，显示设备可以包括基板SUB、设置在基板SUB上的像素PXL、以及连接到像素PXL的线单元LP。基板SUB可以具有预定的形状，例如近似矩形的形状。例如，在实施例中，基板SUB可以包括在第一方向DR1上彼此平行的一对短边、以及在第二方向DR2上彼此平行的一对长边。
在另一实施例中，基板SUB的形状可以不同。例如，在一个实施例中，基板SUB可以具有包括直线边的闭合多边形形状。在一个实施例中，基板SUB可以具有带有曲线边的圆形或椭圆形形状、或者带有直线边和曲线边的半圆形或半椭圆形形状。当基板SUB具有直线边时，形状中的每个形状的至少一些角部可以例如以曲线来形成。例如，当基板SUB具有矩形形状时，相邻的直线边彼此会合的部分可以用具有预定曲率的曲线来代替。例如，矩形形状的顶点部分可以具有曲线边，该曲线边具有分别连接到两个相邻直线边的两个相邻端部，并且该曲线边可以具有预定的曲率。曲率可以根据例如位置而不同，例如，曲率可以根据曲线的起始位置、曲线的长度和/或其他特征而变化。
当基板SUB包括多个区域时，每个区域可以具有各种形状，诸如例如具有直线边的封闭多边形、具有曲线边的圆形或椭圆形、或者具有直线边和曲线边的半圆形或半椭圆形。
基板SUB可以包括显示区域DA、以及在显示区域DA的至少一侧的非显示区域NDA。显示区域DA可以包括发射用于显示图像的光的像素PXL。显示区域DA可以具有各种形状，例如，显示区域DA可以具有与基板SUB对应的形状。
在实施例中，显示区域DA可以包括第一显示区域DA1、以及两个第二显示区域DA2。第二显示区域DA2可以在第一显示区域DA1的彼此相对的不同侧。第二显示区域DA2可以具有例如具有在远离第一显示区域DA1的方向上变窄的宽度的形状。例如，第二显示区域DA2中的每个可以具有其宽度随着距第一显示区域DA1的距离增加而变窄的梯形形状。在一个实施例中，第二显示区域DA2可以具有梯形形状。在一个实施例中，第二显示区域DA2可以具有梯形形状的两个倾斜边用曲线来代替的形状。
像素PXL可以在基板SUB上的显示区域DA中。像素PXL中的每个可以被认为是发射用于显示图像的光的最小单位。在一个实施例中，每个像素PXL可以包括发射白色光和/或彩色光的有机发光器件。每个像素PXL可以发射例如红色、绿色或蓝色光，或者可以发射青色、品红色、黄色或白色光。
像素PXL可以沿着在第一方向DR1上延伸的多个行以及在第二方向DR2上延伸的多个列以矩阵形式来布置。在实施例中，像素PXL的布置不受特别限制，并且像素PXL可以以各种形式来布置。例如，像素PXL中的一些可以被布置为使得第一方向DR1成为行方向，而像素PXL中的其他像素可以被布置为使得行方向成为与第一方向DR1不同的方向，例如，倾斜于第一方向DR1的方向。
像素PXL中的每个可以以包含有机发射层的有机发光器件的形式包括显示元件。在另一实施例中，像素PXL中的每个可以包括诸如液晶元件、电泳元件或电润湿元件的其他类型的显示元件。
非显示区域NDA不包括像素PXL，并因此不发射用于显示图像的光。非显示区域NDA可以在显示区域DA的至少一侧。在实施例中，非显示区域NDA可以围绕或邻近于显示区域DA的周边。在实施例中，非显示区域NDA可以包括在其宽度方向上延伸的横向部分、以及在其长度方向上延伸的纵向部分。非显示区域NDA的纵向部分可以被设置为一对并且沿着显示区域DA的宽度方向彼此间隔开。
非显示区域NDA被设置有用于驱动像素PXL的驱动单元以及线单元LP的线，像素PXL与驱动单元通过该线彼此连接。非显示区域NDA与最终显示设备中的边框对应，并且可以根据非显示区域NDA的宽度来确定边框的宽度。
线单元LP可以连接到像素PXL。线单元LP允许将信号提供给像素PXL，并且例如可以包括连接到显示区域DA的扫描线的扫描连接线、连接到显示区域DA的数据线的数据连接线、用于将电源施加给每个像素PXL的电源线、和/或其他线。
线单元LP可以设置在整个的显示区域DA及非显示区域NDA中。线单元LP可以连接到驱动单元，该驱动单元通过线单元LP将信号提供给像素PXL。因此，可以对每个像素PXL的驱动进行控制。
驱动单元可以包括例如：用于沿着扫描线将扫描信号提供给每个像素PXL的扫描驱动器、用于沿着数据线将数据信号提供给像素PXL的数据驱动器、以及用于对扫描驱动器和数据驱动器进行控制的时序控制器。
在实施例中，扫描驱动器可以直接安装在基板SUB上。当扫描驱动器被直接安装在基板SUB上时，扫描驱动器可以在形成像素PXL的工序中与像素PXL一起形成。在另一实施例中，扫描驱动器的安装位置以及形成方法可以不同。例如，扫描驱动器可以形成在单独的芯片上，例如以基板SUB上的玻璃上芯片的形式来提供。在一个实施例中，扫描驱动器可以安装在印刷电路板上并且通过连接器被连接到基板SUB。
在一个实施例中，数据驱动器可以直接安装在基板SUB上。在一个实施例中，数据驱动器可以形成在单独的芯片上并且被连接到基板SUB。在实施例中，当数据驱动器在单独的芯片上并且被连接到基板SUB时，数据驱动器可以以玻璃上芯片或塑料上芯片的形式来提供。在一个实施例中，数据驱动器可以安装在印刷电路板上并且通过连接器被连接到基板SUB。在实施例中，数据驱动器可以例如以膜上芯片(COF)的形式来制造并且被连接到基板SUB。
在实施例中，非显示区域NDA可以包括从其的一部分突出的附加区域ADA。附加区域ADA可以从构成非显示区域NDA的一侧突出。在实施例中，作为示例而示出了附加区域ADA从与基板SUB的短边中的一个对应的一侧突出的情况。然而，在另一实施例中，附加区域ADA可以从基板SUB的长边中的一个突出或者可以被设置为从基板SUB的四个边之中的两个边突出的形状。在实施例中，数据驱动器可以被设置或连接到附加区域ADA。然而，在其他实施例中，各种部件可以设置在附加区域ADA中。
在实施例中，显示设备的至少一部分可以具有柔性，并且显示设备可以在具有柔性的部分处被折叠。例如，显示设备可以包括具有柔性并且在一个方向上被弯曲的弯曲区域BA、以及位于弯曲区域BA的一侧并且是平坦而没有被折叠的平坦区域。平坦区域可以具有或可以不具有柔性。
在实施例中，作为示例而示出了弯曲区域BA被设置在附加区域ADA中的情况。根据实施例，第一平坦区域FA1和第二平坦区域FA2可以以它们之间的弯曲区域BA而彼此间隔开，并且第一平坦区域FA1可以包括显示区域DA。因此，弯曲区域BA可以与显示区域DA间隔开。
在弯曲区域BA中，沿着其将显示设备折叠的线可以被称为折叠线。这种折叠线可以位于弯曲区域BA中。术语“折叠”并不意味着固定形状，而是意味着能够从原始形状变形为另一形状的形状，例如包括沿着一条或多条特定线(例如一条或多条折叠线)折叠、弯曲或如同卷轴卷绕的形状。在实施例中，显示设备可以被折叠，使得两个平坦区域FA1和FA2的表面彼此平行并且被折叠为彼此相面对。在实施例中，显示设备可以被折叠，使得两个平坦区域FA1和FA2的表面形成预定的角度(例如，锐角、直角或钝角)，在它们之间具有弯曲区域BA。在其他实施例中可以存在其他类型的折叠和折叠线。附加区域ADA可以在随后的工序中沿着折叠线被弯曲。在这种情况下，由于附加区域ADA被弯曲，因此边框的宽度可以被减小。
图3示出了根据一个实施例的沿着图1的线I-I'截取的剖视图。参考图1至图3，显示设备可以包括弯曲区域BA、以及彼此间隔开的第一平坦区域FA1与第二平坦区域FA2，在它们之间具有弯曲区域BA。第一平坦区域FA1可以包括显示区域DA、以及非显示区域NDA。因此，弯曲区域BA可以与显示区域DA间隔开。
多个像素PXL位于显示区域DA中。每个像素PXL可以包括连接到线单元LP中的对应的线的晶体管、连接到晶体管的有机发光器件、以及电容器Cst。晶体管可以包括用于对有机发光器件进行控制的驱动晶体管、以及用于对驱动晶体管进行开关的开关晶体管。
为了便于描述，图3示出了每个像素PXL包括一个晶体管和一个电容器的情况。在其他实施例中，可以在一个像素PXL中设置两个或更多个晶体管、以及一个或更多个电容器。在一个实施例中，可以在一个像素PXL中设置三个或更多个晶体管、以及两个或更多个电容器。
像素PXL可以位于基板SUB上。基板SUB可以包括透明绝缘材料以使光能够穿过其中而透射。基板SUB可以是刚性基板。例如，基板SUB可以是玻璃基板、石英基板、玻璃陶瓷基板和晶体玻璃基板中的一种。
在一个实施例中，基板SUB可以是柔性基板。在这种情况下，基板SUB可以例如是包括聚合物有机材料的薄膜基板和塑料基板中的一种。例如，基板SUB可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。然而，在其他实施例中，构成基板SUB的材料可以不同，例如可以包括纤维增强塑料(FRP)等。
缓冲层可以在基板SUB上以防止杂质扩散到开关晶体管和驱动晶体管中。缓冲层可以是由无机材料制成的无机绝缘层。例如，缓冲层可以由氮化硅、氧化硅、氮氧化硅等形成。在一个实施例中，可以根据材料和工艺条件而省略缓冲层。
有源图案ACT可以在缓冲层上并且包括半导体材料。有源图案ACT可以包括源极区域、漏极区域、以及源极区域与漏极区域之间的沟道区域。有源图案ACT可以是例如由多晶硅(p-Si)、非晶硅(a-Si)、氧化物半导体等制成的半导体图案。沟道区域是未掺杂有杂质的半导体图案，并且例如可以是本征半导体。源极区域和漏极区域是掺杂有杂质的半导体图案。杂质可以包括n型杂质、p型杂质、以及其他金属。
栅极绝缘层GI可以在有源图案ACT之上并且可以至少包括无机绝缘层。无机绝缘层可以包括例如聚硅氧烷、氮化硅、氧化硅、氮氧化硅及其等同物中的至少一种。
栅电极GE和电容器下电极LE可以在栅极绝缘层GI上，并且可以覆盖与有源图案ACT的沟道区对应的区域。
栅电极GE和电容器下电极LE可以包括金属材料。例如，栅电极GE可以包括诸如金(Au)、银(Ag)、铝(Al)、钼(Mo)、铬(Cr)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的金属中的至少一种或者其合金。栅电极GE可以具有单层结构或多层结构，其中堆叠有包括金属和合金中的至少一种的导电层。
在实施例中，包括扫描线的其他导线可以在与栅电极GE和电容器下电极LE相同的层中由相同的材料来形成。包括扫描线的其他线可以直接或间接地连接到每个像素PXL中的晶体管的一部分(例如，栅电极GE)。
第一层间绝缘层IL1可以在栅电极GE和电容器下电极LE之上。第一层间绝缘层IL1可以是包括无机材料的无机绝缘层。无机绝缘层可以包括例如聚硅氧烷、氮化硅和/或氮氧化硅。
电容器上电极UE可以在第一层间绝缘层IL1上并且可以包括金属材料。例如，电容器上电极UE可以包括诸如金(Au)、银(Ag)、铝(Al)、钼(Mo)、铬(Cr)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的金属中的至少一种或者其合金。电容器上电极UE可以具有单层结构或多层结构，其中堆叠有包括金属和合金中的至少一种的导电层。
电容器Cst可以包括在电容器下电极LE与电容器上电极UE之间的第一层间绝缘层IL1。在实施例中，电容器Cst被配置有电容器下电极LE和电容器上电极UE。在另一实施例中，电容器Cst可以以不同的方式来实现。
第二层间绝缘层IL2可以在电容器上电极UE之上，并且可以是包括无机材料的无机绝缘层。无机绝缘层可以包括例如聚硅氧烷、氮化硅、氧化硅和氮氧化硅。
桥接图案BRP可以在第二层间绝缘层IL2上，并且可以通过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2中的接触孔被连接到有源图案ACT的源极区域或漏极区域。桥接图案BRP可以包括金属材料，例如，诸如金(Au)、银(Ag)、铝(Al)、钼(Mo)、铬(Cr)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的金属中的至少一种或者其合金。桥接图案BRP可以具有单层结构或多层结构，其中堆叠有包括金属和合金中的至少一种的导电层。
在实施例中，数据线或电源线可以在与桥接图案BRP相同的层中由相同的材料来形成。数据线或电源线可以直接地或间接地连接到每个像素PXL中的晶体管的一部分(例如，源电极和/或漏电极)。
第三层间绝缘层IL3可以在桥接图案BRP之上并且可以包括有机绝缘材料。例如，第三层间绝缘层IL3可以包括光致抗蚀剂、聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
在一个实施例中，包括无机材料的无机绝缘层可以在桥接图案BRP与第三层间绝缘层IL3之间。无机绝缘层可以覆盖在其上设置有桥接图案BRP的第二层间绝缘层IL2。
有机发光器件OLED可以在第三层间绝缘层IL3上，并且可以包括第一电极AD、第二电极CD、以及第一电极AD与第二电极CD之间的发射层EML。第一电极AD可以在第三层间绝缘层IL3上并且可以通过穿过第三层间绝缘层IL3的接触孔被连接到桥接图案BRP。由于桥接图案BRP被连接到晶体管的源电极或漏电极，因此第一电极AD可以连接到源电极和漏电极中的一个。
像素限定层PDL针对每个像素PXL限定发光区域并且可以位于在其上形成有第一电极AD等的基板SUB上。像素限定层PDL可以通过其使第一电极AD的上表面被暴露并且沿着像素PXL的周边从基板SUB突出。
发射层EML可以在由像素限定层PDL围绕的发光区域中。第二电极CD可以在发射层EML上。封装层SL可以覆盖第二电极CD并且可以在第二电极CD之上。
第一电极AD和第二电极CD中的一个可以是阳极电极，并且第一电极AD和第二电极CD中的另一个可以是阴极电极。例如，第一电极AD可以是阳极电极，并且第二电极CD可以是阴极电极。
第一电极AD和第二电极CD中的至少一个可以是透射电极。例如，当有机发光器件OLED是底部发射型有机发光器件时，第一电极AD可以是透射电极，而第二电极CD是反射电极。当有机发光器件OLED是顶部发射型有机发光器件时，第一电极AD可以是反射电极，而第二电极CD可以是透射电极。当有机发光器件OLED是双发射型有机发光器件时，第一电极AD和第二电极CD这两者都可以是透射电极。在该实施例中，作为示例而描述了有机发光器件OLED是顶部发射型有机发光器件并且第一电极AD是阳极电极的情况。
第一电极AD可以包括用于对光进行反射的反射层、以及在反射层之上或之下的透明导电层。透明导电层和反射层中的至少一个可以连接到漏电极。反射层可以包括能够对光进行反射的材料，例如，铝(Al)、银(Ag)、铬(Cr)、钼(Mo)、铂(Pt)、镍(Ni)以及其合金中的至少一种。透明导电层可以包括透明导电氧化物。例如，透明导电层可以包括至少一种透明导电氧化物，例如，氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)、掺镓氧化锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)、和/或掺氟氧化锡(FTO)。
像素限定层PDL可以包括有机绝缘材料，例如，聚苯乙烯、聚甲基丙烯酸甲酯(PMMA)、聚丙烯腈(PAN)、聚酰胺(PA)、聚酰亚胺(PI)、聚芳醚(PAE)、杂环聚合物、聚对二甲苯、环氧树脂、苯并环丁烯(BCB)、硅氧烷基树脂、和硅烷基树脂中的至少一种。
发射层EML可以在第一电极AD的被暴露的表面上并且可以具有至少包括光产生层(LGL)的多层薄膜结构。例如，发射层EML可以包括：用于注入空穴的空穴注入层(HIL)；具有优异的空穴传输性质的空穴传输层(HTL)，HTL用于通过对未能在LGL中被结合的电子的运动进行抑制来增加空穴与电子被复合的机会；LGL用于通过所注入的电子与空穴的复合来发射光；用于对未能在LGL中被结合的空穴的运动进行抑制的空穴阻挡层(HBL)；平稳地将电子传输至LGL的电子传输层(ETL)；以及用于注入电子的电子注入层(EIL)。HIL、HTL、HBL、ETL和EIL可以是被连接在相邻发光区域中的公共层。
在LGL中产生的光的颜色可以是前面提到的光的颜色中的任何颜色，例如红色、绿色、蓝色、白色、品红色、青色和黄色。
第二电极CD可以是半透射反射层。例如，第二电极CD可以是具有一定厚度的薄金属层，使得通过发射层EML发射的光可以穿过该薄金属层而透射。第二电极CD可以允许从发射层EML发射的光的一部分穿过第二电极CD透射，并且可以允许从发射层EML发射的光的其余部分从第二电极CD被反射。
第二电极CD可以包括具有比第一电极AD的透明导电层的功函数更低的功函数的材料。例如，第二电极CD可以包括钼(Mo)、钨(W)、银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)及其合金中的至少一种。
从发射层EML发射的光的一部分可能没有穿过第二电极CD而透射。从第二电极CD被反射的光可以再次从反射层被反射。例如，从发射层EML发射的光可以在反射层与第二电极CD之间谐振。有机发光器件OLED的光提取效率可以通过光的谐振来改善。
反射层与第二电极CD之间的距离可以依据从发射层EML发射的光的颜色而改变。也就是说，可以根据从发射层EML发射的光的颜色来调整反射层与第二电极CD之间的距离以与谐振距离对应。
封装层SL防止氧气和水分渗透到有机发光器件OLED中。封装层SL可以包括多个无机层、以及多个有机层。例如，封装层SL可以包括多个单元封装层，该多个单元封装层包括无机层、以及在无机层上的有机层。无机层可以在封装层SL的最上部。无机层可以包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化锆和氧化锡中的至少一种。
接下来，将对非显示区域NDA进行描述。在下文中，针对非显示区域NDA，已经描述过的内容将被省略或简要描述以避免冗余。
在实施例中，线单元LP可以在非显示区域NDA中。基板SUB被折叠的弯曲区域BA可以在非显示区域NDA中。线单元LP可以包括通过其使驱动单元与像素PXL彼此连接的线。例如，线单元LP可以包括扫描线、数据线、电源线等。
线可以从像素PXL大致在第二方向DR2上延伸，以允许像素PXL和驱动单元通过该线被彼此连接。线可以在第二方向DR2上延伸至附加区域ADA的端部，并且接触电极可以在端部。像素PXL可以通过连接至线的接触电极被连接到以膜上芯片的形式设置的驱动单元等。
线可以包括第一线L1、第二线L2、以及第三线L3。非显示区域NDA中的线例如可以以下面的堆叠结构来实现。因此，这将参考图3来进行描述。为了便于描述，在图3中仅示意性地示出了第一线L1、第二线L2和第三线L3中的一部分。
缓冲层可以在基板SUB的非显示区域NDA上，并且栅极绝缘层GI可以在缓冲层上。
第一线L1和第三线L3可以在栅极绝缘层GI上。第一线L1可以在第一平坦区域FA1中。第三线L3可以在第二平坦区域FA2中。第一线L1和第三线L3可以例如通过与栅电极GE相同的工序并由相同的材料来形成。
第一层间绝缘层IL1可以在第一线L1和第三线L3之上。第二层间绝缘层IL2可以在第一层间绝缘层IL1上。
第一开口OPN1可以在绝缘层中，例如设置在弯曲区域BA中的缓冲层、栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2。弯曲区域BA是其中基板SUB被弯曲的区域。例如，缓冲层、栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2可以具有第一开口OPN1，其中它们的与弯曲区域BA对应的部分被去除。
第一开口OPN1与弯曲区域BA对应可以被理解为第一开口OPN1与弯曲区域BA重叠。例如，第一开口OPN1的面积可以宽于弯曲区域BA的面积。在实施例中，第一开口OPN1的宽度可以等于弯曲区域BA的宽度。在一个实施例中，第一开口OPN1的宽度可以宽于弯曲区域BA的宽度。
弯曲绝缘层BIL可以在第一开口OPN1中并且可以填充第一开口OPN1的至少一部分。在图3中示出了弯曲绝缘层BIL填充整个第一开口OPN1的情况的示例。在实施例中，弯曲绝缘层BIL可以在填充第一开口OPN1的同时，覆盖与第一开口OPN1相邻的区域(例如，与第一平坦区域FA1和/或第二平坦区域FA2对应的第二层间绝缘层IL2的上部)。
弯曲绝缘层BIL可以是包括有机材料的有机绝缘层。弯曲绝缘层BIL可以包括有机绝缘材料，例如，聚丙烯酸系化合物、聚酰亚胺系化合物、诸如特氟龙的氟系化合物、或苯并环丁烯系化合物。
第二线L2可以在第二层间绝缘层IL2和弯曲绝缘层BIL上。第二线L2可以例如通过与桥接图案BRP相同的工序并由相同的材料来形成。第二线L2经由弯曲区域BA从第一平坦区域FA1延伸到第二平坦区域FA2并且在弯曲绝缘层BIL上。第二线L2可以在第二层间绝缘层IL2上未设置有弯曲绝缘层BIL的部分处。
如上所述，图3中示出了显示设备未被弯曲的状态，但是在一个实施例中，显示设备可以在弯曲区域BA中被弯曲。在一个实施例中，显示设备可以在其为平坦的状态下制造，然后可以被弯曲。当显示设备在制造后被弯曲时，在使基板SUB弯曲的工序等中可能会将张应力施加到第二线L2。然而，如上所述，第二线L2在由具有弹性和柔性的有机材料制成的弯曲绝缘层BIL上。结果，第二线L2中发生故障的可能性可以被减小或最小化。例如，在实施例中，在弯曲区域BA中去除由具有低柔性和弹性的无机材料制成的无机绝缘层，从而可以保持基板SUB的柔性和弹性。此外，可以防止当由具有低柔性和弹性的无机材料制成的绝缘层被弯曲时可能会以其他方式发生的缺陷。
在实施例中，弯曲区域BA与无机绝缘层被去除的部分对应。在一个实施例中，弯曲区域BA可以不与无机绝缘层被去除的部分对应。例如，弯曲区域BA可以大体上与无机绝缘层被去除的部分对应，但是可以比无机绝缘层被去除的部分更宽或更窄。而且，在实施例中，弯曲区域BA仅位于非显示区域NDA中。在一个实施例中，弯曲区域BA可以设置在整个非显示区域NDA及显示区域DA中，或者可以设置在显示区域DA中。
第三层间绝缘层IL3、像素限定层PDL和封装层SL可以顺序地堆叠于在其上形成有第二线L2的基板SUB上。
图4示出像素PXL的等效电路图的实施例，其例如可以表示图1至图3的像素PXL。为了方便起见，像素PXL被示出为连接到第j数据线Dj和第i扫描线Si。
参考图4，像素PXL可以包括：有机发光器件OLED、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、以及存储电容器Cst。
有机发光器件OLED具有经由第六晶体管T6被连接到第一晶体管T1的阳极、以及连接到第二电源ELVSS的阴极。有机发光器件OLED可以产生具有与从第一晶体管T1供应的电流的量对应的预定亮度的光。
第一电源ELVDD可以被设置为比第二电源ELVSS的电压更高的电压，以允许电流在有机发光器件OLED中流动。
第七晶体管T7连接在初始化电源Vint与有机发光器件OLED的阳极之间。第七晶体管T7的栅电极可以连接到第i扫描线Si。当扫描信号被供应给第i扫描线Si时，第七晶体管T7可以导通，以将初始化电源Vint的电压供应给有机发光器件OLED的阳极。初始化电源Vint可以被设置为例如低于数据信号的电压。
第六晶体管T6可以连接在第一晶体管T1与有机发光器件OLED之间。第六晶体管T6的栅电极可以连接到第i发射控制线Ei。当发射控制信号被供应给第i发射控制线Ei时，第六晶体管T6可以截止，否则被导通。
第五晶体管T5可以连接在第一电源ELVDD与第一晶体管T1之间。第五晶体管T5的栅电极可以连接到第i发射控制线Ei。当发射控制信号被供应给第i发射控制线Ei时，第五晶体管T5可以截止，否则被导通。
第一晶体管(驱动晶体管)T1的第一电极可以经由第五晶体管T5被连接到第一电源ELVDD。第一晶体管T1的第二电极可以经由第六晶体管T6被连接到有机发光器件OLED的阳极。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以对应于第一节点N1的电压而对经由有机发光器件OLED从第一电源ELVDD流到第二电源ELVSS的电流的量进行控制。因此，第一电源ELVDD可以通过第一晶体管T1被电连接到有机发光器件OLED的阳极。
第三晶体管T3可以连接在第一晶体管T1的第二电极与第一节点N1之间。第三晶体管T3的栅电极可以连接到第i扫描线Si。当扫描信号被供应给第i扫描线Si时，第三晶体管T3可以导通，以允许第一晶体管T1的第二电极被电连接到第一节点N1。因此，当第三晶体管T3导通时，第一晶体管T1可以以二极管接法连接，并且第三晶体管T3可以补偿第一晶体管T1的阈值电压。因此，第三晶体管T3可以是对第一晶体管T1的阈值电压进行补偿的补偿晶体管。
第四晶体管T4可以连接在第一节点N1与初始化电源Vint之间。第四晶体管T4的栅电极可以连接到第(i-1)扫描线Si-1。当扫描信号被供应给第(i-1)扫描线Si-1时，第四晶体管T4可以导通，以将初始化电源Vint的电压供应给第一节点N1。
第二晶体管T2可以连接在第j数据线Dj与第一晶体管T1的第一电极之间。第二晶体管T2的栅电极可以连接到第i扫描线Si。当扫描信号被供应给第i扫描线Si时，第二晶体管T2可以导通，以允许第j数据线Dj被电连接到第一晶体管T1的第一电极。
存储电容器Cst可以连接在第一电源ELVDD与第一节点N1之间。存储电容器Cst可以存储与数据信号对应的电压、以及第一晶体管T1的阈值电压。
图5示出根据一个实施例的图1至图3的像素的平面图。图6示出根据一个实施例的沿着图5的线II-II'截取的剖视图。图7示出根据一个实施例的沿着图5的线III-III'截取的剖视图。
参考图1至图7，显示设备可以包括：基板SUB，包括显示区域DA和非显示区域NDA；像素PXL，在显示区域DA中；以及线单元LP，允许信号通过其被提供给像素PXL。基板SUB可以包括透明绝缘材料以使光能够穿过其中而透射。基板SUB可以是刚性基板或柔性基板。
线单元LP可以允许信号通过其被提供给像素PXL中的每个。线单元LP可以包括例如扫描线Si-1和Si、数据线Dj、发射控制线Ei、电源线PL、以及初始化电源线IPL。
扫描线Si-1和Si可以在第一方向DR1上延伸。例如，扫描线Si-1和Si可以具有从位于显示区域DA的不同侧的非显示区域NDA的纵向部分中的一方延伸到另一方的形状。扫描线Si-1和Si可以包括沿着第二方向DR2顺序地布置的第(i-1)扫描线Si-1和第i扫描线Si。扫描线Si-1和Si可以接收被施加于其上的扫描信号。例如，第(i-1)扫描线Si-1可以接收被施加于其上的第(i-1)扫描信号。连接到第i扫描线Si的像素PXL可以通过被施加到第(i-1)扫描线Si-1的第(i-1)扫描信号而被初始化。第i扫描线Si可以接收被施加于其上的第i扫描信号。第i扫描线Si可以分支出来以连接到不同的晶体管。
发射控制线Ei可以在第一方向DR1上延伸并且可以接收被施加于其上的发射控制信号。数据线Dj可以在第二方向DR2上延伸并且可以接收被施加于其上的数据信号。因此，数据线Dj可以与扫描线Si-1和Si以及发射控制线Ei相交。电源线PL可以沿着第二方向DR2延伸并且可以与扫描线Si-1和Si和发射控制线Ei相交。电源线PL可以与数据线Dj间隔开并且可以接收被施加于其上的第一电源ELVDD。初始化电源线IPL可以沿着第一方向DR1延伸并且可以接收被施加于其上的初始化电源Vint。
像素PXL中的每个可以包括第一晶体管T1至第七晶体管T7、存储电容器Cst、以及有机发光器件OLED。
第一晶体管T1可以包括第一栅电极GE1、第一有源图案ACT1、第一源电极SE1、第一漏电极DE1、以及连接线CNL。第一栅电极GE1可以连接到第三晶体管T3的第三漏电极DE3和第四晶体管T4的第四漏电极DE4。连接线CNL可以连接在第一栅电极GE1与第三漏电极DE3和第四漏电极DE4之间。连接线CNL可以具有通过第一接触孔CH1被连接到第一栅电极GE1的一端、以及通过第二接触孔CH2被连接到第三漏电极DE3和第四漏电极DE4的另一端。
在实施例中，第一有源图案ACT1、第一源电极SE1和第一漏电极DE1可以由未掺杂或掺杂有杂质的半导体层来形成。例如，第一源电极SE1和第一漏电极DE1可以由掺杂有杂质的半导体层来形成，并且第一有源图案ACT1可以由未掺杂有杂质的半导体层来形成。
第一源电极SE1可以连接到第一有源图案ACT1的一端。第一源电极SE1可以连接到第二晶体管T2的第二漏电极DE2和第五晶体管T5的第五漏电极DE5。第一漏电极DE1可以连接到第一有源图案ACT1的另一端。第一漏电极DE1可以连接到第三晶体管T3的第三源电极SE3和第六晶体管T6的第六源电极SE6。
第二晶体管T2可以包括第二栅电极GE2、第二有源图案ACT2、第二源电极SE2、以及第二漏电极DE2。第二栅电极GE2可以连接到第i扫描线Si。第二栅电极GE2可以是第i扫描线Si的一部分或者可以是从第i扫描线Si突出的形状。在实施例中，第二有源图案ACT2、第二源电极SE2和第二漏电极DE2可以由未掺杂或掺杂有杂质的半导体层来形成。例如，第二源电极SE2和第二漏电极DE2可以由掺杂有杂质的半导体层来形成，并且第二有源图案ACT2可以由未掺杂有杂质的半导体层来形成。第二有源图案ACT2对应于与第二栅电极GE2重叠的部分。
第二源电极SE2可以具有连接到第二有源图案ACT2的一端、以及通过第六接触孔CH6被连接到数据线Dj的另一端。第二漏电极DE2可以具有连接到第二有源图案ACT2的一端、以及连接到第一晶体管T1的第一源电极SE1和第五晶体管T5的第五漏电极DE5的另一端。
第三晶体管T3可以具有例如双栅极结构以防止漏电流。例如，第三晶体管T3可以包括第3a晶体管T3a、以及第3b晶体管T3b。第3a晶体管T3a可以包括第3a栅电极GE3a、第3a有源图案ACT3a、第3a源电极SE3a、以及第3a漏电极DE3a。第3b晶体管T3b可以包括第3b栅电极GE3b、第3b有源图案ACT3b、第3b源电极SE3b、以及第3b漏电极DE3b。第3a栅电极GE3a和第3b栅电极GE3b可以被称为第三栅电极GE3。第3a有源图案ACT3a和第3b有源图案ACT3b可以被称为第三有源图案ACT3。第3a源电极SE3a和第3b源电极SE3b可以被称为第三源电极SE3。第3a漏电极DE3a和第3b漏电极DE3b可以被称为第三漏电极DE3。
第三栅电极GE3可以连接到第i扫描线Si并且可以是第i扫描线Si的一部分或者可以被设置为从第i扫描线Si突出的形状。例如，第3a栅电极GE3a可以具有从第i扫描线Si突出的形状，并且第3b栅电极GE3b可以是第i扫描线Si的一部分。
第三有源图案ACT3、第三源电极SE3和第三漏电极DE3可以由未掺杂或掺杂有杂质的半导体层来形成。例如，第三源电极SE3和第三漏电极DE3可以由掺杂有杂质的半导体层来形成，并且第三有源图案ACT3可以由未掺杂有杂质的半导体层来形成。第三有源图案ACT3对应于与第三栅电极GE3重叠的部分。第三源电极SE3可以具有连接到第三有源图案ACT3的一端、以及连接到第一晶体管T1的第一漏电极DE1和第六晶体管T6的第六源电极SE6的另一端。第三漏电极DE3可以具有连接到第三有源图案ACT3的一端、以及连接到第四晶体管T4的第四漏电极DE4的另一端。而且，第三漏电极DE3可以通过连接线CNL、第二接触孔CH2和第一接触孔CH1被连接到第一晶体管T1的第一栅电极GE1。
第四晶体管T4可以具有例如双栅极结构以防止漏电流。例如，第四晶体管T4可以包括第4a晶体管T4a、以及第4b晶体管T4b。第4a晶体管T4a可以包括第4a栅电极GE4a、第4a有源图案ACT4a、第4a源电极SE4a、以及第4a漏电极DE4a，并且第4b晶体管T4b可以包括第4b栅电极GE4b、第4b有源图案ACT4b、第4b源电极SE4b、以及第4b漏电极DE4b。第4a栅电极GE4a和第4b栅电极GE4b可以被称为第四栅电极GE4。第4a有源图案ACT4a和第4b有源图案ACT4b可以被称为第四有源图案ACT4。第4a源电极SE4a和第4b源电极SE4b可以被称为第四源电极SE4。第4a漏电极DE4a和第4b漏电极DE4b可以被称为第四漏电极DE4。
第四栅电极GE4可以连接到第(i-1)扫描线Si-1。第四栅电极GE4可以是第(i-1)扫描线Si-1的一部分或者可以被设置为从第(i-1)扫描线Si-1突出的形状。例如，第4a栅电极GE4a可以是第(i-1)扫描线Si-1的一部分。第4b栅电极GE4b可以具有从第(i-1)扫描线Si-1突出的形状。
第四有源图案ACT4、第四源电极SE4和第四漏电极DE4可以由未掺杂或掺杂有杂质的半导体层来形成。例如，第四源电极SE4和第四漏电极DE4可以由掺杂有杂质的半导体层来形成，并且第四有源图案ACT4可以由未掺杂有杂质的半导体层来形成。第四有源图案ACT4对应于与第四栅电极GE4重叠的部分。
第四源电极SE4可以具有连接到第四有源图案ACT4的一端、以及连接到第(i-1)行上的像素PXL的初始化电源线IPL和第(i-1)行上的像素PXL的第七晶体管T7的第七漏电极DE7的另一端。
辅助连接线AUX可以在第四源电极SE4与初始化电源线IPL之间。辅助连接线AUX可以具有通过第九接触孔CH9被连接到第四源电极SE4的一端、以及通过在第(i-1)行上的像素PXL的第八接触孔CH8被连接到第(i-1)行上的初始化电源线IPL的另一端。第四漏电极DE4可以具有连接到第四有源图案ACT4的一端、以及连接到第三晶体管T3的第三漏电极DE3的另一端。而且，第四漏电极DE4可以通过第二接触孔CH2和第一接触孔CH1被连接到第一晶体管T1的第一栅电极GE1。
第五晶体管T5可以包括第五栅电极GE5、第五有源图案ACT5、第五源电极SE5、以及第五漏电极DE5。第五栅电极GE5可以连接到发射控制线Ei，并且可以是发射控制线Ei的一部分或者可以被设置为从发射控制线Ei突出的形状。第五有源图案ACT、第五源电极SE5和第五漏电极DE5可以由未掺杂或掺杂有杂质的半导体层来形成。例如，第五源电极SE5和第五漏电极DE5可以由掺杂有杂质的半导体层来形成，并且第五有源图案ACT5可以由未掺杂有杂质的半导体层来形成。第五有源图案ACT5对应于与第五栅电极GE5重叠的部分。第五源电极SE5可以具有连接到第五有源图案ACT5的一端、以及通过第五接触孔CH5被连接到电源线PL的另一端。第五漏电极DE5可以具有连接到第五有源图案ACT5的一端、以及连接到第一晶体管T1的第一源电极SE1和第二晶体管T2的第二漏电极DE2的另一端。
第六晶体管T6可以包括第六栅电极GE6、第六有源图案ACT6、第六源电极SE6、以及第六漏电极DE6。第六栅电极SE6可以连接到发射控制线Ei，并且可以是发射控制线Ei的一部分或者可以被设置为从发射控制线Ei突出的形状。第六有源图案ACT6、第六源电极SE6和第六漏电极DE6可以由未掺杂或掺杂有杂质的半导体层来形成。例如，第六源电极SE6和第六漏电极DE6可以由掺杂有杂质的半导体层来形成，第六有源图案ACT6可以由未掺杂有杂质的半导体层来形成。第六有源图案ACT6对应于与第六栅电极GE6重叠的部分。
第六源电极SE6可以具有连接到第六有源图案ACT6的一端、以及连接到第一晶体管T1的第一漏电极DE1和第三晶体管T3的第三源电极SE3的另一端。第六漏电极DE6可以具有连接到第六有源图案ACT6的一端、以及连接到第七晶体管T7的第七源电极SE7的另一端。
第七晶体管T7可以包括第七栅电极GE7、第七有源图案ACT7、第七源电极SE7、以及第七漏电极DE7。第七栅电极GE7可以连接到第i扫描线Si，并且可以是第i扫描线Si的一部分或者可以被设置为从第i扫描线Si突出的形状。第七有源图案ACT7、第七源电极SE7和第七漏电极DE7可以由未掺杂或掺杂有杂质的半导体层来形成。例如，第七源电极SE7和第七漏电极DE7可以由掺杂有杂质的半导体层来形成，并且第七有源图案ACT7可以由未掺杂有杂质的半导体层来形成。第七有源图案ACT7对应于与第七栅电极GE7重叠的部分。
第七源电极SE7可以具有连接到第七有源图案ACT7的一端、以及连接到第六晶体管T6的第六漏电极DE6的另一端。第七漏电极DE7可以具有连接到第七有源图案ACT7的一端、以及连接到初始化电源线IPL的另一端。而且，第七漏电极DE7可以连接到第(i+1)行上的像素PXL的第四晶体管T4的第四源电极SE4。第七漏电极DE7可以通过辅助连接线AUX、第八接触孔CH8和第九接触孔CH9被连接到第(i+1)行上的像素PXL的第四晶体管T4的第四源电极SE4。
存储电容器Cst可以包括下电极LE、以及上电极UE。下电极LE可以是第一晶体管T1的第一栅电极GE1。
当在平面图中观察时，上电极UE与第一栅电极GE1重叠并且可以覆盖下电极LE。随着上电极UE和下电极LE的重叠面积变宽，存储电容器Cst的电容可以被增大。上电极UE可以在第一方向DR1上延伸。在实施例中，具有与第一电源ELVDD的电平相同的电平的电压可以被施加到上电极UE。上电极UE可以在包括第一接触孔CH1的区域中具有第二开口OPN2，第一栅电极GE1和连接线CNL通过该第一接触孔CH1而彼此接触。
有机发光器件OLED可以包括第一电极AD、第二电极CD、以及设置在第一电极AD与第二电极CD之间的发射层EML。第一电极AD可以被设置在与每个像素PXL对应的发光区域中。第一电极AD可以通过第七接触孔CH7和第十接触孔CH10被连接到第七晶体管T7的第七源电极SE7和第六晶体管T6的第六漏电极DE6。
桥接图案BRP可以在第七接触孔CH7与第十接触孔CH10之间。桥接图案BRP可以将第六漏电极DE6和第七源电极SE7连接到第一电极AD。在图5中，作为示例而示出了第一电极AD具有矩形形状的情况。在另一实施例中，第一电极AD可以具有不同的形状，例如菱形或其他形状。
将参考图5至图7并沿着堆叠顺序来描述显示设备的结构的实施例。有源图案可以在基板SUB上并且可以包括第一有源图案ACT1至第七有源图案ACT7、第一源电极SE1至第七源电极SE7、以及第一漏电极DE1至第七漏电极DE7。第一有源图案ACT1至第七有源图案ACT7、第一源电极SE1至第七源电极SE7、以及第一漏电极DE1至第七漏电极DE7可以包括半导体材料。
第一有源图案ACT1至第七有源图案ACT7可以包括未掺杂有杂质的半导体材料。第一源电极SE1至第七源电极SE7和第一漏电极DE1至第七漏电极DE7可以包括掺杂有杂质的半导体材料。
栅极绝缘层GI可以在有源图案之上。第(i-1)扫描线Si-1、第i扫描线Si、发射控制线Ei、以及第一栅电极GEl至第七栅电极GE7可以在栅极绝缘层GI上。第一栅电极GE1可以是存储电容器Cst的下电极LE。第四栅电极GE4可以与第(i-1)扫描线Si-1一体地形成。第五栅电极GE5和第六栅电极GE6可以与发射控制线Ei一体地形成。第二栅电极GE2、第三栅电极GE3和第七栅电极GE7可以与下部的第i扫描线Si一体地形成。
第一层间绝缘层IL1可以位于在其上形成有第(i-1)扫描线Si-1等的基板SUB上。存储电容器Cst的上电极UE和初始化电源线IPL可以在第一层间绝缘层IL1上。上电极UE可以覆盖下电极LE并且与下电极LE一起可以对应于存储电容器Cst，它们之间具有第一层间绝缘层IL1。
第二层间绝缘层IL2可以位于在其上设置有上电极UE和初始化电源线IPL的基板SUB上。数据线Dj、电源线PL、连接线CNL、辅助连接线AUX以及桥接图案BRP可以在第二层间绝缘层IL2上。
数据线Dj可以通过穿过第一层间绝缘层IL1、第二层间绝缘层IL2和栅极绝缘层GI的第六接触孔CH6被连接到第二源电极SE2。
电源线PL可以通过穿过第二层间绝缘层IL2的第三接触孔CH3和第四接触孔CH4被连接到存储电容器Cst的上电极UE。电源线PL也可以通过穿过第一层间绝缘层IL1、第二层间绝缘层IL2和栅极绝缘层GI的第五接触孔CH5被连接到第五源电极SE5。
连接线CNL可以通过穿过第一层间绝缘层IL1和第二层间绝缘层IL2的第一接触孔CH1被连接到第一栅电极GE1。而且，连接线CNL可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第二接触孔CH2被连接到第三漏电极DE3和第四漏电极DE4。
辅助连接线AUX可以通过穿过第二层间绝缘层IL2的第八接触孔CH8被连接到初始化电源线IPL。而且，辅助连接线AUX可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第九接触孔CH9被连接到第(i-1)行上的像素PXL的第四源电极SE4和第七漏电极DE7。
桥接图案BRP可以是在第七源电极SE7与第一电极AD之间将第七源电极SE7连接到第一电极AD的介质。桥接图案BRP可以例如通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第七接触孔CH7被连接到第七源电极SE7和第六漏电极DE6。
第三层间绝缘层IL3可以位于在其上形成有数据线Dj等的基板SUB上。有机发光器件OLED可以在第三层间绝缘层IL3上，并且可以包括第一电极AD、第二电极CD、以及设置在第一电极AD与第二电极CD之间的发射层EML。
第一电极AD可以在第三层间绝缘层IL3上。由于第一电极AD通过穿过第三层间绝缘层IL3的第十接触孔CH10被连接到桥接图案BRP，因此第一电极AD可以电连接到第六漏电极DE6和第七源电极SE7。
封装层SL可以在有机发光器件OLED之上以防止氧气和水分渗透到有机发光器件OLED中。
图8示出根据实施例的图1的区域EA1的放大图。图9示出根据实施例的图8的区域EA2的放大图。图10和图13是根据实施例的沿着图9的线IV-IV'截取的剖视图。图11和图14是根据实施例的沿着图9的线V-V'截取的剖视图。图12和图15是根据实施例的沿着图9的线VI-VI'截取的剖视图。
参考图1至图3以及图8至图15，基板SUB可以被划分为显示区域DA和非显示区域NDA。像素PXL可以在显示区域DA中并且以矩阵形式来布置。例如，像素PXL可以构成显示区域DA中的多个像素行以及多个像素列。像素行可以包括在第一方向DR1上布置的多个像素PXL，并且可以具有在第一方向DR1上延伸的形状。像素行可以布置在第二方向DR2上。像素列可以包括在第二方向DR2上布置的多个像素PXL，并且可以具有在第二方向DR2上延伸的形状。像素列可以布置在第一方向DR1上。在实施例中，像素PXL可以如图所示以矩阵形式来布置。在另一实施例中，像素PXL可以以不同的形式来布置。
显示区域DA可以包括第一显示区域DA1、以及至少一个第二显示区域DA2。在实施例中，显示区域DA可以包括两个第二显示区域DA2。第二显示区域DA2可以在第一显示区域DA1的彼此相对的不同侧。在第二方向DR2上，第二显示区域DA2可以具有其宽度随着距第一显示区域DA1的距离增加而变窄的形状。例如，第二显示区域DA2中的每个可以具有宽度随着距第一显示区域DA1的距离增加而变窄的梯形形状。因此，在第二显示区域DA2中，每个像素行上的像素PXL的数量可以随着距第一显示区域DA1的距离的增加而减少。在实施例中，第二显示区域DA2具有如图所示的梯形形状。在一个实施例中，第二显示区域DA2可以具有不同的形状，例如梯形的两个倾斜边用曲线来代替的形状。
为了便于描述，在图8中仅示出了显示区域DA的一个侧部。显示区域DA的另一侧部分也可以以基本上相同的方式来形成，使得显示区域DA具有双侧对称的形状。在一个实施例中，第二显示区域DA2的每个像素行的长度可以随着距第一显示区域DA1的距离的增加而不以相同的速率变短(或者每个像素行上的像素PXL的数量可以随着距第一显示区域DA1的距离的增加而不以相同的速率减小)。而且，在不同的实施例中，第二显示区域DA2的每个像素行上的像素PXL的数量可以不同。
驱动单元可以在非显示区域NDA中。非显示区域NDA的线单元LP可以将像素PXL与驱动单元连接。
非显示区域NDA的线单元LP允许通过其将信号从驱动单元提供给每个像素PXL。线单元LP可以包括例如：连接到显示区域DA的扫描线的扫描连接线SNL、连接到显示区域DA的发射控制线的发射控制连接线ENL、连接到显示区域DA的数据线的数据连接线DNL、以及用于将第一电源ELVDD(参见图4)施加到像素PXL的电源线PL。根据实施例，用于施加第二电源ELVSS(例如，参见图4)的线可以在发射驱动器的外围。
数据连接线DNL可以将数据驱动器与像素列连接。数据连接线DNL通常可以沿着第二方向DR2延伸。然而，数据连接线DNL中的至少一些可以在具有弯曲形状的同时在相对于第二方向DR2而倾斜的方向上延伸。数据连接线DNL延伸以朝向数据驱动器聚集，并且可以构成具有朝向显示区域DA扩展的形状的数据扇出单元。
数据连接线DNL之中的相邻的数据连接线DNL可以设置在不同的层上。例如，相邻的数据连接线DNL中的一个(例如，第一数据连接线DNL1)可以在例如如图6至图7所示的栅极绝缘层GI与第一层间绝缘层IL1之间。因此，第一数据连接线DNL1可以通过与第一栅电极GE1至第七栅电极GE7相同的工序并由相同的材料来形成。另外，相邻的数据连接线DNL中的另一个(例如，第二数据连接线DNL2)可以在例如如图6至图7所示的第一层间绝缘层IL1与第二层间绝缘层IL2之间。因此，第二数据连接线DNL2可以通过与电容器Cst的上电极UE相同的工序并由相同的材料来形成。
在实施例中，为了减小非显示区域NDA的宽度，第一数据连接线DNL1与第二数据连接线DNL2之间的距离可以在第一数据连接线DNL1和第二数据连接线DNL2彼此互不重叠的范围内保持狭窄。因此，包括无机材料的第二层间绝缘层IL2的表面可能会具有不平坦的形状。
扫描连接线SNL可以允许扫描驱动器SDV和像素PXL通过其被彼此连接。扫描驱动器SDV可以与显示区域DA相邻。
在实施例中，扫描驱动器SDV可以包括多个扫描级SST。扫描级SST中的每个可以连接到扫描连接线SNL中的一条。扫描连接线SNL可以允许扫描级SST的输出端子和像素行的最外侧像素的扫描信号输入端子通过其被彼此连接。扫描级SST可以对应于时钟信号而被驱动，并且可以例如以基本上相同的电路来实现。
扫描驱动器SDV可以具有例如与第一显示区域DA1和第二显示区域DA2的形状对应的形状。例如，扫描驱动器SDV的与第二显示区域DA2对应的区域可以具有倾斜的形状。扫描驱动器SDV可以沿着显示区域DA的边缘延伸。因此，扫描级SST可以沿着显示区域DA的边缘来布置。
与第一显示区域DA1对应的非显示区域NDA中的扫描连接线SNL可以在第一方向DR1上平行。例如，扫描级SST的输出端子的位置和像素行的最外侧像素的扫描信号输入端子的位置可以在第二方向DR2上彼此相同。
与第二显示区域DA2对应的非显示区域NDA中的扫描连接线SNL可以相对于第一方向DR1而倾斜。由于非显示区域NDA被设置为围绕显示区域DA的形状，因此非显示区域NDA的与第二显示区域DA2对应的部分可以倾斜或者具有例如弯曲的形状。因此，与第二显示区域DA2对应的扫描级SST可以沿着非显示区域NDA的倾斜或具有弯曲形状的部分而布置。结果，与第二显示区域DA2对应的非显示区域NDA中的至少一些扫描线可以具有相对于第一方向DR1而倾斜的角度。这是因为扫描级SST的输出端子的位置和像素行的最外侧像素的扫描信号输入端子的位置在第二方向DR2上彼此不同。
在实施例中，示出了扫描级SST的输出端子的位置和与第二显示区域DA2对应的非显示区域NDA中的像素行的最外侧像素的扫描信号输入端子的位置在第二方向DR2上彼此不同的情况。在一个实施例中，扫描级SST的输出端子的位置和像素行的最外侧像素的扫描信号输入端子的位置可以在第二方向DR2上彼此相同。
在实施例中，扫描连接线SNL可以在图6至图7示出的第二层间绝缘层IL2与第三层间绝缘层IL3之间。因此，扫描连接线SNL可以通过与连接线CNL和桥接图案BRP相同的工序并由相同的材料来形成。尽管在图8至图15中没有示出扫描级SST的输出端子和最外侧像素PXL的扫描信号输入端子，但是在一个实施例中，扫描级SST的输出端子和最外侧像素PXL的扫描信号输入端子可以在与扫描连接线SNL的层不同的层中，或者可以在与扫描连接线SNL的层相同的层中。
发射控制连接线ENL可以允许驱动单元的发射驱动器EDV和像素PXL通过其被彼此连接。发射驱动器EDV可以与扫描驱动器SDV相邻。扫描驱动器SDV可以在发射驱动器EDV与显示区域DA之间。因此，发射驱动器EDV可以在比扫描驱动器SDV更靠外侧的位置处。
在实施例中，发射驱动器EDV可以包括多个发射级EST。发射控制连接线ENL可以允许发射级EST的输出端子和像素行的最外侧像素的发射信号输入端子通过其被彼此连接，并且驱动发射级EST可以对应于时钟信号而被驱动。发射级EST可以例如以基本上相同的电路来实现。
发射驱动器EDV可以具有与第一显示区域DA1和第二显示区域DA2的形状对应的形状。例如，发射驱动器EDV的与第二显示区域DA2对应的区域可以倾斜或具有弯曲形状。
发射级EST可以分别与显示区域DA中的像素行对应。发射级EST中的每个可以将发射控制信号供应给相应像素行上的像素PXL。
与第一显示区域DA1对应的非显示区域NDA中的发射控制连接线ENL可以在第一方向DR1上平行。例如，发射级EST的输出端子的位置和像素行的最外侧像素的发射信号输入端子的位置可以在第二方向DR2上彼此相同。
与第二显示区域DA2对应的非显示区域NDA中的发射控制连接线ENL可以相对于第一方向DR1而倾斜。非显示区域NDA中的发射控制线的一个端部可以分别连接到像素PXL，并且发射控制线的另一个端部可以分别连接到发射级EST。
由于发射驱动器EDV的与第二显示区域DA2对应的区域倾斜或具有弯曲形状，因此与第二显示区域DA2对应的发射级EST也可以沿着非显示区域NDA的倾斜或具有弯曲形状的部分而布置。结果，与第二显示区域DA2对应的非显示区域NDA中的发射控制连接线ENL中的至少一些可以具有相对于第一方向DR1而倾斜的角度。这是因为发射级EST的输出端子的位置和像素行的最外侧像素的发射信号输入端子的位置在第二方向DR2上彼此不同。
在实施例中，示出了发射级EST的输出端子的位置和与第二显示区域DA2对应的非显示区域NDA中的像素行的最外侧像素的发射信号输入端子的位置在第二方向DR2上彼此不同的情况。在一个实施例中，发射级EST的输出端子的位置和像素行的最外侧像素的发射信号输入端子的位置可以在第二方向DR2上彼此相同。
在实施例中，发射控制连接线ENL可以在例如如图6至图7所示的第二层间绝缘层IL2与第三层间绝缘层IL3之间。因此，发射控制连接线ENL可以例如通过与连接线CNL和桥接图案BRP相同的工序并由相同的材料来形成。尽管在图8至图15中没有示出发射级EST的输出端子和最外侧像素PXL的发射控制信号输入端子，但是发射级EST的输出端子和最外侧像素PXL的发射控制信号输入端子可以在与发射控制连接线ENL的层不同的层中，或者可以在与发射控制连接线ENL的层相同的层中。
电源线PL可以连接到像素PXL以便将第一电源ELVDD施加到像素PXL。在实施例中，电源线PL可以包括从非显示区域NDA延伸的第一电源线PL1、以及从第一电源线PL1分支出来以连接到像素PXL的电源连接线PL2。电源线PL之中至少电源连接线PL2可以在例如如图6至图7所示的第二层间绝缘层IL2与第三层间绝缘层IL3之间。因此，电源连接线PL2可以例如通过与连接线CNL和桥接图案BRP相同的工序并由相同的材料来形成。
在实施例中，第一电源线PL1可以在与电源连接线PL2的层相同的层上。例如，第一电源线PL1可以通过与电源连接线PL2相同的工序并由相同的材料来形成。在这种情况下，发射级EST的输出端子和最外侧像素PXL的发射控制信号输入端子可以在与发射控制连接线ENL的层不同的层上。在一个实施例中，第一电源线PL1可以在与电源连接线PL2的层相同的层上。在一个实施例中，第一电源线PL1可以在与电源连接线PL2的层不同的层上。
在实施例中，在非显示区域NDA中，扫描驱动器SDV与像素PXL之间的区域可以是设置有扫描连接线SNL、发射控制连接线ENL和电源连接线PL2的线连接区域。例如，数据连接线DNL、扫描连接线SNL、发射控制连接线ENL和电源连接线PL2可以在线连接区域中。而且，在线连接区域中，扫描连接线SNL可以允许扫描驱动器SDV和像素PXL通过其被彼此连接，发射控制连接线ENL可以允许发射驱动器EDV和像素PXL通过其被彼此连接，并且电源连接线PL2可以允许第一电源线PL1和像素PXL通过其被彼此连接。
在线连接区域中，扫描连接线SNL、发射控制连接线ENL和电源连接线PL2可以与数据连接线DNL相交。因此，扫描连接线SNL、发射控制连接线ENL和电源连接线PL2可以具有与第二层间绝缘层IL2的形状对应的不平坦形状。
另外，在扫描连接线SNL、发射控制连接线ENL以及电源连接线PL2之中，连接到一个像素行的扫描连接线SNL、发射控制连接线ENL和电源连接线PL2彼此平行。
参考图9至图12，第一绝缘图案BIP1可以在扫描连接线SNL、发射控制连接线ENL和电源连接线PL2之中的相邻线之间的第二层间绝缘层IL2上。第一绝缘图案BIP1的至少一部分可以在数据连接线DNL与扫描连接线SNL之间。例如，第一绝缘图案BIP1的至少一部分可以与数据连接线DNL和扫描连接线SNL重叠。
第一绝缘图案BIP1可以例如通过与弯曲绝缘层(例如，参见图3的BIL)相同的工序并由相同的材料来形成。例如，第一绝缘图案BIP1可以在形成第二层间绝缘层IL2的工序与形成扫描连接线SNL、发射控制连接线ENL和电源连接线PL2的工序之间的工序中形成。
另外，在图9和图13至图15中，在非显示区域NDA中，第一绝缘图案BIP1可以具有覆盖整个第二层间绝缘层IL2的形状。例如，第一绝缘图案BIP1可以彼此连接以构成绝缘图案层。而且，第一绝缘图案BIP1可以具有弯曲绝缘层BIL延伸的形状。因此，扫描连接线SNL、发射控制连接线ENL和电源连接线PL2可以在第一绝缘图案BIP1上。
由于第一绝缘图案BIP1包括有机材料，因此第二层间绝缘层IL2的不平坦图案可以被平坦化。例如，第一绝缘图案BIP1的表面可以具有平坦化的形状。因此，在形成扫描连接线SNL、发射控制连接线ENL和电源连接线PL2的工序中，第一绝缘图案BIP1可以防止导电材料残留在第二层间绝缘层IL2的不平坦图案的凹部。因此，可以防止在扫描连接线SNL、发射控制连接线ENL和电源连接线PL2之中的相邻线之间的短路。
当显示设备不包括第一绝缘图案BIP1时，扫描连接线SNL、发射控制连接线ENL和电源连接线PL2中的导电材料可能会在形成扫描连接线SNL、发射控制连接线ENL和电源连接线PL2的工序中残留在第二层间绝缘层IL2的凹部。当导电材料残留在第二层间绝缘层IL2的凹部时，可能会在扫描连接线SNL、发射控制连接线ENL和电源连接线PL2之中的相邻线之间引起短路。
图16示出根据实施例的图1的区域EA3的放大图。图17示出根据实施例的图16的区域EA4的放大图。图18和图21示出根据实施例的沿着图17的线VII-VII'截取的剖视图。图19和图22示出根据实施例的沿着图17的线VIII-VIII'截取的剖视图。图20和图23示出根据实施例的沿着图17的线IX-IX'截取的剖视图。
参照图1至图3以及图16至图23，基板SUB可以被划分为显示区域DA和非显示区域NDA。驱动单元可以在非显示区域NDA中。非显示区域NDA的线单元LP可以允许驱动单元和显示区域DA的像素PXL通过其被彼此连接。另外，非显示区域NDA还可以包括从其一部分突出的附加区域ADA。
基板SUB可以被划分为弯曲区域BA和平坦区域。弯曲区域BA具有具备柔性且在一个方向上被弯曲的至少一部分。平坦区域位于弯曲区域BA的至少一侧并且是平坦而未被折叠的。平坦区域可以包括彼此间隔开的第一平坦区域FA1和第二平坦区域FA2，在它们之间具有弯曲区域BA。第一平坦区域FA1可以是显示区域DA、非显示区域NDA和附加区域ADA的一部分。弯曲区域BA可以与显示区域DA间隔开，例如，弯曲区域BA可以在附加区域ADA中。
驱动单元可以包括数据驱动器、扫描驱动器、以及发射驱动器。非显示区域NDA的线单元LP允许通过其将信号从驱动单元提供给每个像素PXL，并且可以包括连接到显示区域DA的扫描线的扫描连接线、连接到显示区域DA的发射控制线的发射控制连接线、连接到显示区域DA的数据线的数据连接线DNL、用于将第一电源施加到像素PXL的电源线PL、以及用于将第二电源施加到像素PXL的第二电源线MPL。
数据连接线DNL可以允许数据驱动器和像素列通过其被彼此连接。数据连接线DNL中的至少一些可以在相对于第二方向DR2而倾斜的方向上延伸。例如，数据连接线DNL的一侧可以延伸以朝向数据驱动器聚集，并且可以构成具有朝向显示区域DA扩展的形状的数据扇出单元。例如，数据扇出单元可以在第一平坦区域FA1的与弯曲区域BA相邻的部分处。
在数据扇出单元中，数据连接线DNL之中的相邻数据连接线可以在不同的层上。例如，相邻数据连接线DNL中的一个(例如，第一数据连接线DNL1)可以在例如如图6至图7所示的栅极绝缘层GI与第一层间绝缘层IL1之间。因此，第一数据连接线DNL1可以例如通过与第一栅电极GE1至第七栅电极GE7相同的工序并由相同的材料来形成。相邻数据连接线DNL中的另一个(例如，第二数据连接线DNL2)可以在例如如图6至图7所示的第一层间绝缘层IL1与第二层间绝缘层IL2之间。因此，第二数据连接线DNL2可以例如通过与电容器Cst的上电极UE相同的工序并由相同的材料来形成。
第二数据连接线DNL2上方的第二层间绝缘层IL2的表面可以具有由第一数据连接线DNL1和第二数据连接线DNL2形成的不平坦形状。
第一电源线PL1可以将第一电源ELVDD施加到像素PXL。第二电源线MPL可以将第二电源ELVSS施加到像素PXL。
在数据扇出单元中，第一电源线PL1和第二电源线MPL可以在例如如图6至图7所示的第二层间绝缘层IL2与第二层间绝缘层IL3之间。因此，第一电源线PL1和第二电源线MPL可以例如通过与连接线CNL和桥接图案BRP相同的工序并由相同的材料来形成。
参考图17至图20，在数据扇出单元中，第二绝缘图案BIP2可以在第一电源线PL1和第二电源线MPL之间的第二层间绝缘层IL2上。第二绝缘图案BIP2的至少一部分可以在数据连接线DNL与第一电源线PL1之间以及在数据连接线DNL与第二电源线MPL之间。例如，第二绝缘图案BIP2的至少一部分可以与数据连接线DNL和第一电源线PL1重叠，并且可以与数据连接线DNL和第二电源线MPL重叠。
第二绝缘图案BIP2可以例如通过与弯曲绝缘层BIL相同的工序并由相同的材料来形成。在一个实施例中，第二绝缘图案BIP2可以通过形成第二层间绝缘层IL2的工序与形成第一电源线PL1和第二电源线MPL的工序之间的工序来形成。
参考图17以及图21至图23，在数据扇出单元中，第一电源线PL1和第二电源线MPL之间的第二层间绝缘层IL2上的第二绝缘图案BIP2可以具有在弯曲绝缘层BIL延伸的形状。而且，第二绝缘图案BIP2可以覆盖整个扇出单元。
由于第二绝缘图案BIP2包括有机材料，因此第二层间绝缘层IL2的不平坦图案可以被平坦化。例如，第二绝缘图案BIP2的表面可以具有平坦化的形状。因此，在形成第一电源线PL1和第二电源线MPL的工序中，第二绝缘图案BIP2可以防止导电材料残留在第二层间绝缘层IL2的不平坦图案的凹部。因此，可以防止在第一电源线PL1和第二电源线MPL之间发生短路。
本文描述的方法、处理和/或操作可以通过由计算机、处理器、控制器或其他信号处理设备执行的代码或指令来执行。计算机、处理器、控制器或其他信号处理设备可以是本文所描述的那些元件或者是除了本文所描述的元件之外的元件。因为详细描述了形成方法(或计算机、处理器、控制器或其他信号处理设备的操作)的基础的算法，所以用于实现方法实施例的操作的代码或指令可以将计算机、处理器、控制器或其他信号处理设备转换成用于执行本文方法的专用处理器。
本文所公开的实施例的驱动器以及其他信号生成、信号提供和信号处理特征可以以例如可以包括硬件、软件或两者的非暂时性逻辑来实现。当至少部分地以硬件来实现时，驱动器以及其他信号生成、信号提供和信号处理特征可以是例如各种集成电路中的任何一种，该各种集成电路包括但不限于专用集成电路、现场可编程门阵列、逻辑门的组合、芯片上系统、微处理器、或其他类型的处理或控制电路。
当至少部分地以软件来实现时，驱动器以及其他信号生成、信号提供和信号处理特征可以包括例如存储器或其他储存设备，该存储器或其他储存设备用于存储将要例如由计算机、处理器、微处理器、控制器或其他信号处理设备来执行的代码或指令。计算机、处理器、微处理器、控制器或其他信号处理设备可以是本文所描述的那些元件或者是除了本文所描述的元件之外的元件。因为详细描述了形成方法(或计算机、处理器、微处理器、控制器或其他信号处理设备的操作)的基础的算法，所以用于实现方法实施例的操作的代码或指令可以将计算机、处理器、控制器或其他信号处理设备转换成用于执行本文所描述的方法的专用处理器。
根据一个或多个实施例，可以在显示设备的制造工序中使诸如断开或短路的故障的发生被减少或最小化。因此，可以提供高质量的显示设备。
本文已经公开了示例实施例，并且尽管采用了特定术语，但是它们仅在通用性和描述性的意义上被使用并且被解释，而不是为了限制的目的。在一些情况下，对于本领域技术人员在提交本申请时显而易见的是，结合特定实施例所描述的特征、特性和/或元件可以单独使用或者与结合其他实施例而描述的特征、特性和/或元件组合使用，除非另有说明。因此，在不脱离权利要求中所阐述的实施例的精神和范围的情况下，可以进行形式和细节上的各种更改。

Claims (31)

1.一种显示设备，包括：
基板，包括用于显示图像的显示区域以及在所述显示区域的至少一侧的非显示区域；
多个像素，在所述显示区域中；
第一绝缘层，在所述基板上；
第一线，提供在所述非显示区域中的所述基板与所述第一绝缘层之间，所述第一线沿着所述非显示区域延伸；
第二线，在所述非显示区域中的所述第一绝缘层上，所述第二线与所述第一线交替布置；
第二绝缘层，在所述第二线之上并且具有由所述第一线和所述第二线形成的上表面不平坦；
第三线，在所述第二绝缘层之上并且与所述第一线和所述第二线相交；以及
第一绝缘图案，在所述第二绝缘层上，在平面图中所述第一绝缘图案在至少相邻的第三线之间。
2.根据权利要求1所述的显示设备，其中
所述第一绝缘图案的至少一部分在所述第一线与所述第三线之间以及在所述第二线与所述第三线之间。
3.根据权利要求2所述的显示设备，其中
所述第一绝缘图案彼此连接以形成绝缘图案层。
4.根据权利要求3所述的显示设备，其中
所述第三线在所述绝缘图案层上。
5.根据权利要求2所述的显示设备，进一步包括：
栅极驱动器和发射驱动器，在所述非显示区域中。
6.根据权利要求5所述的显示设备，其中
所述第一线和所述第二线在所述栅极驱动器和所述发射驱动器与所述显示区域之间。
7.根据权利要求5所述的显示设备，其中
所述第三线将所述栅极驱动器连接到所述发射驱动器。
8.一种显示设备，包括：
基板，包括用于显示图像的显示区域以及在所述显示区域的至少一侧的非显示区域；
多个像素，在所述显示区域中；
数据连接线，在所述非显示区域的所述基板上并且沿着所述非显示区域延伸，所述数据连接线将数据信号施加到所述多个像素；
第一绝缘层，在所述数据连接线之上并且具有由所述数据连接线形成的上表面不平坦；
扫描连接线，在所述第一绝缘层上并且与所述数据连接线相交；以及
第一绝缘图案，在所述第一绝缘层上，在平面图中所述第一绝缘图案在至少相邻的扫描连接线之间。
9.根据权利要求8所述的显示设备，其中
所述第一绝缘图案的至少一部分在所述数据连接线与所述扫描连接线之间。
10.根据权利要求9所述的显示设备，其中，
所述数据连接线包括：第一数据连接线，在所述基板上；以及第二数据连接线，通过在所述基板与所述第一绝缘层之间的第二绝缘层而与所述第一数据连接线绝缘，
所述显示设备进一步包括：电源连接线，在所述非显示区域中的所述扫描连接线之间并且与所述数据连接线相交，其中所述电源连接线将电源供应给所述多个像素，并且其中所述电源连接线在所述相邻的扫描连接线之间，包括与所述扫描连接线相同的材料，并且在与所述扫描连接线的层相同的层上。
11.根据权利要求10所述的显示设备，其中
在平面图中，所述第一绝缘图案在所述扫描连接线和所述电源连接线之中的相邻线之间。
12.根据权利要求11所述的显示设备，进一步包括：
发射驱动器，在所述非显示区域中；以及
发射控制连接线，将所述发射驱动器连接到所述多个像素，其中所述发射控制连接线在所述相邻的扫描连接线之间，包括与所述扫描连接线相同的材料，并且在与所述扫描连接线的层相同的层上。
13.根据权利要求12所述的显示设备，其中
在平面图中，所述第一绝缘图案在所述扫描连接线、所述电源连接线和所述发射控制连接线之中的相邻线之间。
14.根据权利要求12所述的显示设备，其中
所述第一绝缘图案彼此连接以形成第一绝缘图案层，
所述扫描连接线、所述电源连接线和所述发射控制连接线在所述第一绝缘图案层上。
15.根据权利要求10所述的显示设备，进一步包括：
附加区域，在所述非显示区域的一侧；
第一电源线，从所述附加区域延伸到所述非显示区域，并且连接到所述电源连接线以将第一电源供应给所述多个像素；以及
第二电源线，从所述附加区域延伸到所述非显示区域，所述第二电源线将第二电源供应给所述多个像素，其中所述数据连接线延伸到所述附加区域以与所述第一电源线和所述第二电源线相交。
16.根据权利要求15所述的显示设备，其中
所述第一电源的电压不同于所述第二电源的电压。
17.根据权利要求15所述的显示设备，其中
所述第一电源线和所述第二电源线在所述第一绝缘层上。
18.根据权利要求17所述的显示设备，进一步包括：
第二绝缘图案，在平面图中在所述第一电源线与所述第二电源线之间，所述第二绝缘图案使所述上表面不平坦平坦化。
19.根据权利要求18所述的显示设备，其中
所述第二绝缘图案的至少一部分在所述数据连接线与所述第一电源线之间以及在所述数据连接线与所述第二电源线之间。
20.根据权利要求19所述的显示设备，其中
所述第二绝缘图案包括与所述第一绝缘图案的材料相同的材料。
21.一种显示设备，包括：
基板，包括用于显示图像的显示区域、在所述显示区域的至少一侧的非显示区域、从所述非显示区域的一部分突出的附加区域、以及在所述附加区域中的弯曲区域；
多个像素，在所述显示区域中；
数据连接线，沿着所述非显示区域和所述附加区域延伸，所述数据连接线将数据信号施加到所述多个像素；
第一绝缘层，在所述非显示区域和所述附加区域的所述基板上，所述第一绝缘层包括开口，所述开口使所述弯曲区域的所述基板通过所述开口而被暴露，所述第一绝缘层具有由所述数据连接线形成的上表面不平坦；
弯曲绝缘层，填充在所述开口中并且包括有机材料；
扫描连接线，在所述非显示区域中的所述第一绝缘层上并且与所述数据连接线相交；以及
第一绝缘图案，在平面图中在所述第一绝缘层上并且在至少相邻的扫描连接线之间，其中所述第一绝缘图案包括与所述弯曲绝缘层相同的材料。
22.根据权利要求21所述的显示设备，其中
所述第一绝缘图案的至少一部分在所述数据连接线与所述扫描连接线之间。
23.根据权利要求22所述的显示设备，
其中所述数据连接线包括：第一数据连接线，在所述基板上；以及第二数据连接线，通过在所述基板与所述第一绝缘层之间的第二绝缘层而与所述第一数据连接线绝缘，
所述显示设备进一步包括：所述非显示区域中的电源连接线和所述非显示区域中的发射控制连接线，其中所述发射控制连接线将发射控制信号施加到所述多个像素，并且其中所述电源连接线将电源施加到所述多个像素，并且其中所述发射控制连接线和所述电源连接线与所述数据连接线相交，包括与所述扫描连接线相同的材料，并且在与所述扫描连接线的层相同的层上。
24.根据权利要求23所述的显示设备，其中
在平面图中，所述第一绝缘图案在所述扫描连接线、所述电源连接线和所述发射控制连接线之中的相邻线之间。
25.根据权利要求23所述的显示设备，其中
所述第一绝缘图案彼此连接以形成第一绝缘图案层。
26.根据权利要求25所述的显示设备，其中
所述扫描连接线、所述电源连接线和所述发射控制连接线在所述第一绝缘图案层上。
27.根据权利要求23所述的显示设备，其中
所述附加区域在所述非显示区域的一侧，并且其中
所述显示设备进一步包括：
第一电源线，从所述附加区域延伸到所述非显示区域，并且连接到所述电源连接线以将第一电源供应给所述多个像素；以及
第二电源线，从所述附加区域延伸到所述非显示区域，所述第二电源线将第二电源供应给所述多个像素，其中所述数据连接线延伸到所述附加区域并且与所述第一电源线和所述第二电源线相交。
28.根据权利要求27所述的显示设备，其中
所述第一电源线和所述第二电源线在所述第一绝缘层上。
29.根据权利要求28所述的显示设备，进一步包括：
第二绝缘图案，在平面图中在所述第一电源线与所述第二电源线之间，所述第二绝缘图案使所述上表面不平坦平坦化。
30.根据权利要求29所述的显示设备，其中
所述第二绝缘图案的至少一部分在所述数据连接线与所述第一电源线之间以及在所述数据连接线与所述第二电源线之间。
31.根据权利要求29所述的显示设备，其中
所述第二绝缘图案包括与所述第一绝缘图案的材料相同的材料。
CN201810994463.2A 2017-08-29 2018-08-29 显示设备 Active CN109427866B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0109554 2017-08-29
KR1020170109554A KR102341412B1 (ko) 2017-08-29 2017-08-29 표시 장치

Publications (2)

Publication Number Publication Date
CN109427866A CN109427866A (zh) 2019-03-05
CN109427866B true CN109427866B (zh) 2023-10-13

Family

ID=65437574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810994463.2A Active CN109427866B (zh) 2017-08-29 2018-08-29 显示设备

Country Status (3)

Country Link
US (3) US10790348B2 (zh)
KR (2) KR102341412B1 (zh)
CN (1) CN109427866B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102587229B1 (ko) 2016-04-22 2023-10-12 삼성디스플레이 주식회사 표시 장치
JP6917806B2 (ja) * 2017-06-30 2021-08-11 株式会社ジャパンディスプレイ 表示装置
KR102341412B1 (ko) * 2017-08-29 2021-12-22 삼성디스플레이 주식회사 표시 장치
CN208141792U (zh) 2018-05-28 2018-11-23 北京京东方技术开发有限公司 移位寄存器单元、电路结构、驱动电路及显示装置
CN109742128B (zh) * 2019-01-28 2021-01-01 昆山国显光电有限公司 显示器及其显示面板
KR20200113065A (ko) * 2019-03-20 2020-10-06 삼성디스플레이 주식회사 표시 장치
US12101974B2 (en) * 2019-03-28 2024-09-24 Sharp Kabushiki Kaisha Display device
KR102709147B1 (ko) * 2019-05-24 2024-09-26 삼성디스플레이 주식회사 표시 장치
KR20210000383A (ko) 2019-06-25 2021-01-05 엘지디스플레이 주식회사 전계 발광 표시 장치
KR20210013460A (ko) * 2019-07-25 2021-02-04 삼성디스플레이 주식회사 디스플레이 장치
KR20210109699A (ko) * 2020-02-27 2021-09-07 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210119001A (ko) * 2020-03-23 2021-10-05 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN111782080A (zh) * 2020-06-28 2020-10-16 合肥维信诺科技有限公司 显示面板和显示装置
US20230178564A1 (en) * 2021-12-08 2023-06-08 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel and display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034433A (zh) * 2010-12-03 2011-04-27 友达光电股份有限公司 有机发光二极管像素阵列

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3272848B2 (ja) 1994-01-05 2002-04-08 株式会社日立製作所 液晶表示素子
KR100831280B1 (ko) 2001-12-26 2008-05-22 엘지디스플레이 주식회사 액정표시장치
US20050184392A1 (en) 2004-02-23 2005-08-25 Kun-Hong Chen Method for fabricating interconnect and interconnect fabricated thereby
CN1822385B (zh) * 2005-01-31 2013-02-06 株式会社半导体能源研究所 显示装置及含有其的电子设备
JP4816297B2 (ja) 2006-07-21 2011-11-16 三菱電機株式会社 実装端子基板及びこれを用いた表示装置
US20080204618A1 (en) 2007-02-22 2008-08-28 Min-Kyung Jung Display substrate, method for manufacturing the same, and display apparatus having the same
KR20080003962U (ko) 2007-03-14 2008-09-19 이미지랩(주) 플렉서블 멀티 디스플레이 장치
KR100836472B1 (ko) * 2007-03-22 2008-06-09 삼성에스디아이 주식회사 반도체장치 및 그 제조방법
CN101295717B (zh) * 2007-04-25 2010-07-14 北京京东方光电科技有限公司 薄膜晶体管面板及其制造方法
TW201022779A (en) * 2008-12-12 2010-06-16 Au Optronics Corp Pixel array and manufacturing method thereof
KR101648806B1 (ko) 2009-07-20 2016-08-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
KR101368608B1 (ko) * 2009-12-01 2014-02-27 샤프 가부시키가이샤 액티브 매트릭스 기판 및 표시 장치
KR101881020B1 (ko) * 2010-12-02 2018-07-24 삼성디스플레이 주식회사 액정 표시 장치 및 그 형성 방법
JP5720222B2 (ja) * 2010-12-13 2015-05-20 ソニー株式会社 表示装置及び電子機器
KR101885806B1 (ko) * 2012-05-01 2018-08-06 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101921965B1 (ko) 2012-08-07 2018-11-27 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기발광 표시장치
KR102025835B1 (ko) * 2012-11-26 2019-11-27 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR102018284B1 (ko) * 2013-02-28 2019-09-05 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
KR102076666B1 (ko) 2013-04-11 2020-02-12 엘지디스플레이 주식회사 플렉서블 표시패널
KR102047729B1 (ko) 2013-04-30 2019-11-22 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR102066087B1 (ko) 2013-05-28 2020-01-15 엘지디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
KR102081287B1 (ko) 2013-06-07 2020-02-26 삼성디스플레이 주식회사 가요성 표시 장치 및 그 제조방법
US9472507B2 (en) 2013-06-17 2016-10-18 Samsung Display Co., Ltd. Array substrate and organic light-emitting display including the same
KR102085274B1 (ko) 2013-06-21 2020-03-06 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20160002018A (ko) 2014-06-30 2016-01-07 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102241248B1 (ko) * 2014-09-23 2021-04-16 삼성디스플레이 주식회사 곡면형 표시 장치
US9349758B2 (en) * 2014-09-30 2016-05-24 Lg Display Co., Ltd. Flexible display device with divided power lines and manufacturing method for the same
KR102199359B1 (ko) 2014-10-13 2021-01-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US9535522B2 (en) * 2014-12-22 2017-01-03 Lg Display Co., Ltd. Flexible organic light emitting diode display device
KR102239481B1 (ko) * 2014-12-31 2021-04-13 엘지디스플레이 주식회사 디스플레이 장치
KR102334553B1 (ko) 2015-08-13 2021-12-03 엘지디스플레이 주식회사 플렉서블 표시장치
US10516118B2 (en) * 2015-09-30 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Electronic device, display device, method for manufacturing the same, and system including a plurality of display devices
US10444877B2 (en) * 2015-12-27 2019-10-15 Lg Display Co., Ltd. Display device with touch sensor
KR102426742B1 (ko) * 2015-12-31 2022-07-27 엘지디스플레이 주식회사 어레이 기판 및 이를 포함하는 표시 장치
US10354578B2 (en) * 2016-04-15 2019-07-16 Samsung Display Co., Ltd. Display device
KR102587229B1 (ko) 2016-04-22 2023-10-12 삼성디스플레이 주식회사 표시 장치
KR102457244B1 (ko) * 2016-05-19 2022-10-21 삼성디스플레이 주식회사 표시 장치
JP6815159B2 (ja) * 2016-10-14 2021-01-20 株式会社ジャパンディスプレイ 表示装置
KR102615687B1 (ko) * 2016-11-15 2023-12-21 삼성디스플레이 주식회사 표시 장치
KR102619425B1 (ko) * 2016-11-21 2023-12-29 엘지디스플레이 주식회사 표시장치
KR102676492B1 (ko) * 2016-11-30 2024-06-18 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 이용한 표시패널
KR20180096875A (ko) * 2017-02-21 2018-08-30 삼성디스플레이 주식회사 표시 장치
JP6912080B2 (ja) * 2017-06-09 2021-07-28 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル
KR102341412B1 (ko) * 2017-08-29 2021-12-22 삼성디스플레이 주식회사 표시 장치
CN107978622B (zh) * 2017-11-22 2020-08-11 上海天马有机发光显示技术有限公司 一种阵列基板、显示面板和显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034433A (zh) * 2010-12-03 2011-04-27 友达光电股份有限公司 有机发光二极管像素阵列

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈浩利.基于FPGA的超高分辨率视频信号处理系统的研究及实现.《信息科技》.全文. *

Also Published As

Publication number Publication date
US20190067404A1 (en) 2019-02-28
CN109427866A (zh) 2019-03-05
KR20210157382A (ko) 2021-12-28
US20210028269A1 (en) 2021-01-28
US10790348B2 (en) 2020-09-29
US11696476B2 (en) 2023-07-04
US20220028961A1 (en) 2022-01-27
KR102476724B1 (ko) 2022-12-15
KR102341412B1 (ko) 2021-12-22
US11145708B2 (en) 2021-10-12
KR20190025120A (ko) 2019-03-11

Similar Documents

Publication Publication Date Title
CN109427866B (zh) 显示设备
CN107871766B (zh) 显示装置
US11694614B2 (en) Display device
CN108074961B (zh) 显示装置
CN107301831B (zh) 显示装置
CN107564412B (zh) 显示装置
CN107767817B (zh) 有机发光显示装置
CN108376694B (zh) 显示装置
KR20230115278A (ko) 표시 장치
EP3293767A2 (en) Display device having conductive patterns with reduced display element overlap
EP3343617B1 (en) Conductive pattern and display device having the same
KR20180004382A (ko) 표시 장치
KR102718854B1 (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant