CN114067738B - 显示面板及其制备方法、显示装置 - Google Patents

显示面板及其制备方法、显示装置 Download PDF

Info

Publication number
CN114067738B
CN114067738B CN202010757566.4A CN202010757566A CN114067738B CN 114067738 B CN114067738 B CN 114067738B CN 202010757566 A CN202010757566 A CN 202010757566A CN 114067738 B CN114067738 B CN 114067738B
Authority
CN
China
Prior art keywords
pattern
substrate
pixel driving
scan signal
driving circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010757566.4A
Other languages
English (en)
Other versions
CN114067738A (zh
Inventor
尚庭华
张毅
杨慧娟
姜晓峰
周洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010757566.4A priority Critical patent/CN114067738B/zh
Priority to US17/779,402 priority patent/US20220406864A1/en
Priority to PCT/CN2021/100678 priority patent/WO2022022150A1/zh
Publication of CN114067738A publication Critical patent/CN114067738A/zh
Application granted granted Critical
Publication of CN114067738B publication Critical patent/CN114067738B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公开的一些实施例提供了一种显示面板及其制备方法、显示装置，涉及显示技术领域，能够改善显示面板的显示效果。该显示面板具有显示区和位于显示区周边的非显示区。该显示面板包括：衬底、第一像素驱动电路和第二像素驱动电路。其中，第一像素驱动电路设置于显示区，包括：第一扫描信号图案和第一有源图案。第二像素驱动电路，设置于非显示区，包括：第二扫描信号图案和第二有源图案。第一扫描信号图案和第二扫描信号图案耦接。至少一个第一扫描信号图案在衬底上的正投影与第一有源图案在衬底上的正投影的重叠面积小于至少一个第二扫描信号图案在衬底上的正投影与第二有源图案在衬底上的正投影的重叠面积。

Description

显示面板及其制备方法、显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种显示面板及其制备方法、显示装置。
背景技术
显示面板在发光的过程中，其内部的电路设计对于显示面板正常显示起到了至关重要的作用，尤其是像素驱动电路的设计；例如在OLED(Organic Light-Emitting Diode，有机发光二极管)显示面板中，像素驱动电路与发光器件耦接在一起，用于驱动发光器件发光，因此像素驱动电路的结构对于控制发光器件正常发光具有决定性的作用。
发明内容
本发明的实施例提供一种显示面板及其制备方法、显示装置，能够改善显示面板的显示效果。
一方面，提供一种显示面板。所述显示面板包括衬底、第一像素驱动电路和第二像素驱动电路。所述第一像素驱动电路设置于所述显示区，包括：第一扫描信号图案和第一有源图案。所述第二像素驱动电路设置于所述非显示区，包括：第二扫描信号图案和第二有源图案。所述第一扫描信号图案和所述第二扫描信号图案耦接。至少一个第一扫描信号图案在所述衬底上的正投影与所述第一有源图案在所述衬底上的正投影的重叠面积小于至少一个第二扫描信号图案在所述衬底上的正投影与所述第二有源图案在所述衬底上的正投影的重叠面积。
在一些实施例中，所述第一扫描信号图案和所述第二扫描信号图案的尺寸相同。
在一些实施例中，沿所述第一扫描信号图案的长度方向，至少一个所述第一有源图案的尺寸小于至少一个所述第二有源图案的尺寸。
在一些实施例中，所述第一扫描信号图案为第一栅极扫描信号图案和/或第一复位信号图案。所述第二扫描信号图案为第二栅极扫描信号图案和/或第二复位信号图案。
至少一个所述第一栅极扫描信号图案在所述衬底上的正投影与所述第一有源图案在所述衬底上的正投影的重叠面积小于至少一个所述第二栅极扫描信号图案在所述衬底上的正投影与所述第二有源图案在所述衬底上的正投影的重叠面积。
在此基础上，在一另些实施例中，至少一个所述第一复位信号图案在所述衬底上的正投影与所述第一有源图案在所述衬底上的正投影的重叠面积小于至少一个所述第二复位信号图案在所述衬底上的正投影与所述第二有源图案在所述衬底上的正投影的重叠面积。
在一些实施例中，所述第二像素驱动电路还包括：金属图案，所述金属图案在所述衬底上的正投影与所述第二扫描信号图案在所述衬底上的正投影具有重叠区域，所述金属图案被配置为接收电压信号。
在一些实施例中，所述第二像素驱动电路还包括：第二电源电压信号图案，所述第二电源电压信号图案与所述金属图案耦接，所述第二电源电压信号图案被配置为向所述金属图案提供第二电源电压信号。
在一些实施例中，所述金属图案与所述第二电源电压信号图案同层同材料。
在一些实施例中，所述第二像素驱动电路还包括：第二初始化信号图案，所述第二初始化信号图案与所述金属图案耦接，所述第二初始化信号图案被配置为向所述金属图案提供第二初始化信号。
在一些实施例中，所述非显示区包括预留区；沿所述第一扫描信号图案的长度方向，位于所述预留区的相对两侧的显示区中设置有第一像素驱动电路。
另一方面，提供一种显示面板，具有显示区和位于所述显示区周边的非显示区。所述显示面板包括：衬底、第一像素驱动电路和第二像素驱动电路。
所述第一像素驱动电路设置于所述显示区，包括：第一扫描信号图案和第一有源图案。
所述第二像素驱动电路设置于所述非显示区，包括：第二扫描信号图案和第二有源图案；所述第二扫描信号图案与所述第一扫描信号图案耦接。
金属图案，所述金属图案在所述衬底上的正投影与所述第二扫描信号图案在所述衬底上的正投影具有重叠区域，所述金属图案被配置为接收电压信号。
又一方面，提供一种显示装置，包括如上任一实施例所述的显示面板。
又一方面，提供一种显示面板的制备方法。其中所述显示面板具有显示区和位于所述显示区周边的非显示区。所述显示面板的制备方法包括：
在衬底上同步形成第一像素驱动电路和第二像素驱动电路，所述第一像素驱动电路位于衬底上待形成显示区的部分，所述第二像素驱动电路位于衬底上待形成非显示区的部分。
所述第一像素驱动电路包括第一扫描信号图案和第一有源图案；所述第二像素驱动电路包括第二扫描信号图案和第二有源图案，所述第二扫描信号图案与所述第一扫描信号图案耦接。
其中，至少一个第一扫描信号图案在所述衬底上的正投影与所述第一有源图案在所述衬底上的正投影的重叠面积小于至少一个第二扫描信号图案在所述衬底上的正投影与所述第二有源图案在所述衬底上的正投影的重叠面积。
在一些实施例中，所述第一扫描信号图案和所述第二扫描信号图案同步形成，且尺寸相同。
在一些实施例中，所述第一有源图案和所述第二有源图案同步形成，且沿所述衬底的长度方向，至少一个所述第一有源图案的尺寸小于至少一个所述第二有源图案的尺寸。
在一些实施例中，所述显示面板的制备方法还包括：在所述第二扫描信号图案远离所述衬底的一侧形成金属图案，所述金属图案在所述衬底上的正投影与所述第二扫描信号图案在所述衬底上的正投影具有重叠区域，所述金属图案被配置为接收电压信号。
又一方面，提供一种显示面板的制备方法，其中所述显示面板具有显示区和位于所述显示区周边的非显示区。所述显示面板的制备方法包括：
在衬底上同步形成第一像素驱动电路和第二像素驱动电路；所述第一像素驱动电路包括第一扫描信号图案和第一有源图案；所述第二像素驱动电路包括第二扫描信号图案和第二有源图案；所述第二扫描信号图案与所述第一扫描信号图案耦接。
在所述第二扫描信号图案远离衬底的一侧形成金属图案，所述金属图案在所述衬底上的正投影与所述第二扫描信号图案在所述衬底上的正投影具有重叠区域，所述金属图案被配置为接收电压信号。
在本公开的一些实施例中，不仅在非显示区中的预留区设置了第二像素驱动电路，且使得第二像素驱动电路中至少一个第二扫描信号图案在衬底上的正投影与第二有源图案在衬底上的正投影的重叠面积大于至少一个第一扫描信号图案在衬底上的正投影与第一有源图案在衬底上的正投影的重叠面积，从而使得第二沟道电容大于第一沟道电容。当第二沟道电容大于第一沟道电容时，第二像素驱动电路所提供的负载是大于第一像素驱动电路所提供的负载的，所以本公开中的实施例可以使得那些需要经过预留区以连接位于预留区相对两侧的第一像素驱动电路的扫描信号线组中每根扫描信号线上总的负载等于或大致等于未经过预留区的扫描信号线组中每根扫描信号线上总的负载的，最终使得显示面板中的所有扫描信号线上总的负载是相同或大致相同的，其中的第二像素驱动电路起补偿扫描信号线上总负载的作用。当显示面板中所有的扫描信号线上总的负载是相同或大致相同时，那些与经过预留区的扫描信号线所对应的亚像素和与未经过预留区的扫描信号线所对应的亚像素在显示相同的理论亮度时，实际所显示的亮度是相同或大致相同的，从而以消除mura现象，提高显示面板的显示效果。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
图1A为根据本公开一些实施例的一种显示面板的结构图；
图1B为根据本公开一些实施例的一种第一像素驱动电路的等效电路结构图；
图1C为根据本公开一些实施例的一种第二像素驱动电路的等效电路结构图；
图2A为根据本公开一些实施例的一种第二扫描信号图案和第二有源图案之间的重叠面积的示意图；
图2B～图2D为根据本公开一些实施例的一种第一扫描信号图案和第一有源图案的结构图；
图3A为相关技术中的一种显示面板的结构图；
图3B为相关技术中的一种显示面板的显示效果图；
图4A为根据本公开一些实施例的一种第一像素驱动电路的布局图；
图4B为根据本公开一些实施例的一种第一半导体层的结构图；
图4C为根据本公开一些实施例的一种第一栅极金属层的结构图；
图4D为根据本公开一些实施例的一种第一导电层的结构图；
图4E为根据本公开一些实施例的一种第一金属层的结构图；
图4F为根据图4A中A-A′向的一种显示面板的纵截面结构图；
图4G为根据图4A中B-B′向的一种显示面板的纵截面结构图；
图5A为根据本公开一些实施例的一种第二像素驱动电路的布局图；
图5B为根据本公开一些实施例的一种第二半导体层的结构图；
图5C为根据本公开一些实施例的一种第二栅极金属层的结构图；
图5D为根据本公开一些实施例的一种第二导电层的结构图；
图5E为根据本公开一些实施例的一种第二金属层的结构图；
图5F为根据图5A中C-C′向的一种显示面板的纵截面结构图；
图5G为根据图5A中D-D′向的一种显示面板的纵截面结构图；
图6A～图6C为根据本公开一些实施例的一种预留区的结构图；
图6D为根据本公开一些实施例的一种扫描信号线、数据信号线和第二像素驱动电路在预留区中的位置关系的布局图。
具体实施方式
下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。
“A、B和C中的至少一个”与“A、B或C中的至少一个”具有相同含义，均包括以下A、B和C的组合：仅A，仅B，仅C，A和B的组合，A和C的组合，B和C的组合，及A、B和C的组合。
“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。
如本文中所使用，根据上下文，术语“如果”任选地被解释为意思是“当……时”或“在……时”或“响应于确定”或“响应于检测到”。类似地，根据上下文，短语“如果确定……”或“如果检测到[所陈述的条件或事件]”任选地被解释为是指“在确定……时”或“响应于确定……”或“在检测到[所陈述的条件或事件]时”或“响应于检测到[所陈述的条件或事件]”。
本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。
另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。
如本文所使用的那样，“约”或“近似”“大致”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
本公开的一些实施例提供一种显示装置，该显示装置例如为LCD显示装置(LiquidCrystal Display，液晶显示装置)、OLED显示装置和QLED(Quantum Dot Light EmittingDiodes，量子点发光二极管)显示装置中的任一种。
示例的，当显示装置为LCD显示装置时，该显示装置可以包括显示面板和背光模组，而当该显示装置为OLED显示装置或QLED显示装置时，该显示装置也可以被理解为显示面板。
参考图1A所示，本公开的一些实施例提供一种显示面板1，该显示面板1具有显示区101和非显示区102，显示区101和非显示区102相邻；其中，显示区101具有多种颜色的亚像素P，多种颜色例如为三基色，三基色又例如为红色、绿色和蓝色；除显示区101外的部分均为非显示区102，非显示区102例如又包括预留区1020，沿显示面板1的长度方向，预留区1020的相对两侧均属于显示区101，预留区1020为待设置传感器的区域，传感器例如为前置摄像头、听筒等。
参考图1A，显示面板1例如包括：衬底10、第一像素驱动电路11和第二像素驱动电路12。
衬底10例如为玻璃衬底，也可以为柔性衬底，柔性衬底的材料例如为聚酰亚胺(PI)。
第一像素驱动电路11设置于显示区101中的每个亚像素中，第一像素驱动电路11与发光器件D耦接，用于驱动发光器件D发光。发光器件D至少包括发光层。
第二像素驱动电路12设置于非显示区102，用于制作Dummy(虚拟)像素，因此第二像素驱动电路12并未与发光器件D耦接，即在非显示区102中并未设置发光器件D。
示例的，第二像素驱动电路12设置于非显示区102中的预留区1020，沿亚像素的行方向，该预留区1020的相对两侧与显示区101紧挨；沿列方向，该预留区1020的相对两侧与显示区101紧挨，或者仅下侧(亚像素列数增大的一侧)与显示区101紧挨。
示例的，参考图1A，沿显示面板1的宽度方向，设置了多行像素驱动电路，其中第一行像素驱动电路包括：第一像素驱动电路11和第二像素驱动电路12，剩余行像素驱动电路仅包括第一像素驱动电路11。
位于同一行的第一像素驱动电路11和第二像素驱动电路12与同一个扫描信号线组18耦接，每个扫描信号线组18中至少包括两根扫描信号线180；位于同一行的第一像素驱动电路11与同一个扫描信号线组18耦接。即，第一行的第一像素驱动电路11和第二像素驱动电路12与同一个扫描信号线组18耦接，剩余行中任意一行的第一像素驱动电路11与同一个扫描信号线组18耦接。
在此基础上，在另一些实施例中，位于同一行的第一像素驱动电路11和第二像素驱动电路12的数量和小于其它仅包括第一像素驱动电路11的任意一行中第一像素驱动电路11的数量。示例的，第一行中第一像素驱动电路11与第二像素驱动电路12的数量和例如为8个，剩余行中任意一行的第一像素驱动电路11的数量例如为11个。
第一像素驱动电路11和第二像素驱动电路12的等效电路图例如均为7T1C型的像素驱动电路。7T1C型的像素驱动电路即该像素驱动电路包括7个薄膜晶体管和1个存储电容。第一像素驱动电路11例如包括多个耦接的第一薄膜晶体管和第一电容，第二像素驱动电路12例如多个耦接的第二薄膜晶体管和第二电容。在第一像素驱动电路11和第二像素驱动电路12的等效电路中，多个第一薄膜晶体管和第一电容之间的耦接关系与多个第二薄膜晶体管和第二电容之间的耦接关系相同。为了便于解释第一像素驱动电路11和第二像素驱动电路12中各个器件(即薄膜晶体管和存储电容)之间的耦接关系，以及第一像素驱动电路11驱动发光器件D发光的工作原理，下面对第一像素驱动电路11与发光器件D耦接的等效电路图和第二像素驱动电路12的等效电路图进行阐述。
参考图1B，第一像素驱动电路11包括第一薄膜晶体管T1、第一薄膜晶体管T2、第一薄膜晶体管T3、第一薄膜晶体管T4、第一薄膜晶体管T5、第一薄膜晶体管T6、第一薄膜晶体管T7和第一存储电容C1。
其中，第一薄膜晶体管T1的栅极与第一复位信号端Reset1耦接，第一极与第一初始化信号端Vinit1耦接，第二极与第一存储电容C1的一端耦接。
第一薄膜晶体管T2的栅极与第一栅极扫描信号端Gate1耦接，第一极与第一薄膜晶体管T3的第二极耦接，第二极与第一存储电容C1的一端耦接。
第一薄膜晶体管T3的栅极与第一存储电容C1的一端耦接，第一极与第一薄膜晶体管T4的第二极耦接。第一薄膜晶体管T3为驱动晶体管。
第一薄膜晶体管T4的栅极与第一栅极扫描信号端Gate1耦接，第一极与第一数据信号端Data1耦接。
第一薄膜晶体管T5的栅极与第一发光控制信号端EM1耦接，第一极与第一电源电压信号端ELVDD1耦接，第二极与第一薄膜晶体管T3的第一极耦接。
第一薄膜晶体管T6的栅极与第一发光控制信号端EM1耦接，第一极与第一薄膜晶体管T3的第二极耦接，第二极与发光器件D的阳极耦接。
第一薄膜晶体管T7的栅极与第一复位信号端Reset1耦接，第一极与第一初始化信号端Vinit1耦接，第二极与发光器件D的阳极耦接。
第一存储电容C1的另一端与第一电源电压信号端ELVDD1耦接；发光器件D的阴极与阴极电压信号端ELVSS耦接。
当该第一像素驱动电路11位于第n行的亚像素中时，n为正整数且大于1；其中，与第一薄膜晶体管T1耦接的第一复位信号端Reset1提供的复位信号为Reset1[n-1]，复位信号Reset1[n-1]与第n-1行中的第一栅极扫描信号端Gate1提供的栅极扫描信号Gate1[n-1]相同；与第一薄膜晶体管T7耦接的第一复位信号端Reset1提供的复位信号为Reset1[n]，复位信号Reset1[n]与第n行的第一栅极扫描信号端Gate1提供的栅极扫描信号Gate1[n]相同，所以当每个扫描信号线组18包括2根并联的扫描信号线180时，其中一根扫描信号线180用于向第一像素驱动电路11提供栅极扫描信号Gate1，另一根扫描信号线180用于向第一像素驱动电路11提供复位信号Reset1，例如位于第n-1行的扫描信号线组18中的一根扫描信号线180用于提供栅极扫描信号Gate1[n-1]，另一根扫描信号线180用于提供复位信号Reset1[n-1]；又例如位于第n行的扫描信号线组18中的一根扫描信号线180用于提供栅极扫描信号Gate1[n]，另一根扫描信号线180用于复位信号Reset1[n]，且位于第n行的第一像素驱动电路11中的第一薄膜晶体管T1与第n-1行中用于提供复位信号Reset1[n-1]的扫描信号线180耦接。
第一薄膜晶体管T1至第一薄膜晶体管T7例如均为P型晶体管，也可以均为N型薄膜晶体管。在本公开的一些实施例中，以第一薄膜晶体管T1至第一薄膜晶体管T7均为P型晶体管为例进行示意。
基于上述的第一像素驱动电路11与发光器件D的耦接关系，下面介绍第一像素驱动电路11驱动发光器件D发光的工作过程。
在复位阶段，在第一复位信号端Reset1提供的复位信号Reset1[n-1]的控制下，第一薄膜晶体管T1开启，将第一初始化信号端Vinit1提供的初始化信号Vinit1传输至第一存储电容C1的一端，对第一存储电容C1的一端和第一薄膜晶体管T3的栅极进行复位。
在数据写入阶段，在第一复位信号端Reset1提供的复位信号Reset1[n]的控制下，第一薄膜晶体管T7开启，将第一初始化信号端Vinit1提供的初始化信号Vinit1传输至发光器件D的阳极，对发光器件D的阳极进行复位。在第一栅极扫描信号端Gate1[n]提供的栅极扫描信号Gate1[n]的控制下，第一薄膜晶体管T2和第一薄膜晶体管T4开启，将第一数据信号端Data1提供的数据信号Data1经过第一薄膜晶体管T4、第一薄膜晶体管T3、第一薄膜晶体管T2传输至第一薄膜晶体管T3的栅极和第一存储电容C1的一端，使得第一薄膜晶体管T3开启，以及对第一存储电容C1充电；其中的栅极扫描信号Gate1[n]和复位信号Reset1[n]相同，因此，栅极扫描信号Gate1[n]和复位信号Reset1[n]可以由一根扫描信号线180提供，也可以由两根并联的扫描信号线180提供，当由两根扫描信号线180提供时，该两根扫描信号线180需要与栅极驱动电路中的同一个输出端耦接，栅极驱动电路被配置为向扫描信号线180提供扫描信号，该扫描信号可以作为栅极扫描信号Gate1，也可以作为复位信号Reset1。
在发光阶段，第一存储电容C1开始放电，第一薄膜晶体管T3保持开启，在第一发光控制信号端EM1提供的发光控制信号EM1[n]的控制下，第一薄膜晶体管T5和第一薄膜晶体管T6开启；第一电源电压信号端ELVDD1提供的电源电压信号ELVDD1通过第一薄膜晶体管T5传输至第一薄膜晶体管T3的第一极，第一薄膜晶体管T3的第二极的输出信号通过第一薄膜晶体管T6传输至发光器件D的阳极，从而驱动发光器件D发光。
参考图1C为第二像素驱动电路12的等效电路图，第二像素驱动电路12的包括第二薄膜晶体管T1′、第二薄膜晶体管T2′、第二薄膜晶体管T3′、第二薄膜晶体管T4′、第二薄膜晶体管T5′、第二薄膜晶体管T6′、第二薄膜晶体管T7′和第二存储电容C2。
其中，第二薄膜晶体管T1′的栅极与第二复位信号端Reset2耦接，第二极与第二初始化信号端Vinit2耦接，第二极与第二存储电容C2的一端耦接。
第二薄膜晶体管T2′的栅极与第二栅极扫描信号端Gate2耦接，第二极与第二薄膜晶体管T3′的第二极耦接，第二极与第二存储电容C2的一端耦接。
第二薄膜晶体管T3′的栅极与第二存储电容C2的一端耦接，第二极与第二薄膜晶体管T4′的第二极耦接。第二薄膜晶体管T3′为驱动晶体管。
第二薄膜晶体管T4′的栅极与第二栅极扫描信号端Gate2耦接，第二极与第二数据信号端Data2耦接。
第二薄膜晶体管T5′的栅极与第二发光控制信号端EM2耦接，第二极与第二电源电压信号端ELVDD2耦接，第二极与第二薄膜晶体管T3′的第二极耦接。
第二薄膜晶体管T6′的栅极与第二发光控制信号端EM2耦接，第二极与第二薄膜晶体管T3′的第二极耦接，第二极与发光器件D的阳极耦接。
第二薄膜晶体管T7′的栅极与第二复位信号端Reset2耦接，第二极与第二初始化信号端Vinit2耦接，第二极与发光器件D的阳极耦接。
第二存储电容C2的另一端与第二电源电压信号端ELVDD2耦接；发光器件D的阴极与阴极电压信号端ELVSS耦接。
当该第二像素驱动电路12位于第n行的亚像素中时，n为正整数且大于1；其中，与第二薄膜晶体管T1′耦接的第二复位信号端Reset2提供的复位信号为Reset2[n-1]，复位信号Reset2[n-1]与第n-1行中的第二栅极扫描信号端Gate2提供的栅极扫描信号Gate2[n-1]相同；与第二薄膜晶体管T7′耦接的第二复位信号端Reset2提供的复位信号为Reset2[n]，复位信号Reset2[n]与第n行的第二栅极扫描信号端Gate2提供的栅极扫描信号Gate2[n]相同，所以当每个扫描信号线组18包括2根扫描信号线180时，针对第n行的扫描信号线组18而言，其中一根扫描信号线180用于向第二像素驱动电路12提供栅极扫描信号Gate2[n]，另一根扫描信号线180用于向第二像素驱动电路12提供复位信号Reset2[n]，而第二薄膜晶体管T1′与第n-1行的扫描信号线组18中用于提供复位信号Reset2[n-1]的一根扫描信号线180耦接。
由于第二像素驱动电路12未与发光器件D耦接，因此第二像素驱动电路12的工作阶段包括：复位阶段和数据写入阶段，复位阶段和数据写入阶段与第一像素驱动电路11的相同，因此不再赘述。
虽然第一像素驱动电路11和第二像素驱动电路12的等效电路图相同，但是第一像素驱动电路11中的多个第一薄膜晶体管和第二像素驱动电路12中的多个第二薄膜晶体管的具体结构并不完全相同。
在第一像素驱动电路11的等效电路图的基础上，第一像素驱动电路11例如包括：第一扫描信号图案13和第一有源图案15。
示例的，第一像素驱动电路11中的每个第一薄膜晶体管均包括一个第一扫描信号图案13和一个第一有源图案15，其中第一扫描信号图案13例如用于作为第一薄膜晶体管中的栅极，第一有源图案15例如用于作为第一薄膜晶体管中的有源层。
在第二像素驱动电路12的等效电路图的基础上，第二像素驱动电路12例如包括：第二扫描信号图案14和第二有源图案16。
示例的，第二像素驱动电路12中的每个第二薄膜晶体管均包括第二扫描信号图案14和第二有源图案16，其中，第二扫描信号图案14例如用于作为第二薄膜晶体管中的栅极，第二有源图案16例如用于作为第二薄膜晶体管中的有源层。
第一扫描信号图案13和第二扫描信号图案14耦接，例如多个第一扫描信号图案13和多个第二扫描信号图案14均与同一根扫描信号线180耦接。
在另一些实施例中，同一根扫描信号线180的部分复用为第一扫描信号图案13，另一部分复用为第二扫描信号图案14。
第一扫描信号图案13和第二扫描信号图案14的材料例如相同，例如均为金属材料，该金属例如为银(Ag)、铝(Al)等导电金属中的一种。第一有源图案15和第二有源图案16的材料例如相同，例如均为非晶硅(a-si)、多晶硅(p-si)等半导体材料中的一种。
参考图2A～图2D，至少一个第一扫描信号图案13在衬底10上的正投影与第一有源图案15在衬底10上的正投影的重叠面积小于至少一个第二扫描信号图案14在衬底10上的正投影与第二有源图案16在衬底10上的正投影的重叠面积。
示例的，第二像素驱动电路12中的至少部分第二扫描信号图案14在衬底10上的正投影与第二有源图案16在衬底10上的正投影的重叠面积大于第一像素驱动电路11中任一个第一扫描信号图案13在衬底10上的正投影与第一有源图案15在衬底10上的正投影的重叠面积。第二像素驱动电路12中剩余部分的第二扫描信号图案14在衬底10上的正投影与第二有源图案16在衬底10上的正投影的重叠面积例如大致等于第一扫描信号图案13在衬底10上的正投影与第一有源图案15在衬底10上的正投影的重叠面积。
示例的，参考图2A和图2B，第二扫描信号图案14和第一扫描信号图案13的尺寸、面积相同或大致相同，第二有源图案16的面积大于第一有源图案15的面积。具体而言，第一扫描信号图案13和第二扫描信号图案14的长度均为L1，宽度均为W1；第一有源图案15和第二有源图案16的长度均为L2，第二有源图案16的宽度为W2，第一有源图案15的宽度为W3，且W3小于W2。
在另一些实施例中，参考图2A和图2C，第一扫描信号图案13的面积小于第二扫描信号图案14的面积，第一有源图案15的面积与第二有源图案16的面积相同或大致相同。具体而言，第一扫描信号图案13和第二扫描信号图案14的长度均为L1，第二扫描信号图案14的宽度为W1，第一扫描信号图案13的宽度为W4，且W4小于W3；第一有源图案15和第二有源图案16的长度均为L2，宽度均为W2。
在又一些实施例中，参考图2A和图2D，第一扫描信号图案13的面积小于第二扫描信号图案14的面积，且第一有源图案15的面积小于第二有源图案16的面积。具体而言，第一扫描信号图案13和第二扫描信号图案14的长度均为L1，第二扫描信号图案14的宽度为W1，第一扫描信号图案13的宽度为W4，且W4小于W1；第一有源图案15和第二有源图案16的长度均为L2，第二有源图案16的宽度为W2，第一有源图案15的宽度为W3，且W3小于W2。
当第一像素驱动电路11和第二像素驱动电路12在工作时，在第一扫描信号图案13和第一有源图案15之间会产生第一沟道电容，在第二扫描信号图案14和第二有源图案16之间会产生第二沟道电容。当第一扫描信号图案13在衬底10上的正投影与第一有源图案15在衬底10上的正投影的重叠面积小于第二扫描信号图案14在衬底10上的正投影与第二有源图案16在衬底10上的正投影的重叠面积时，第一沟道电容小于第二沟道电容。
参考图3A，相关技术中的显示面板1具有显示区101和非显示区102，显示面板1中除显示区101以外的部分为非显示区102，非显示区102例如包括预留区1020。显示区101包括设置于衬底10上的多种颜色的亚像素P，每个亚像素P中设置有第一像素驱动电路11和发光器件D，且沿多个亚像素P的行方向，显示区101中位于预留区1020的相对两侧的区域也设置有第一像素驱动电路11和发光器件D。由于在显示面板1中，位于同一行的第一像素驱动电路11与同一个扫描信号线组18耦接，每个扫描信号线组18中例如包括两条扫描信号线180，由于位于预留区1020相对两侧的第一像素驱动电路11需要同时开启，因此部分扫描信号线组18会经过预留区1020，以保证该行第一像素驱动电路11的正常工作。而在预留区1020中不存在第一像素驱动电路11，从而使得沿多个亚像素P的行方向，经过预留区1020的扫描信号线180上耦接的第一像素驱动电路11的数量与其它未经过预留区1020的扫描信号线180上耦接的第一像素驱动电路11的数量不同，例如：第一个扫描信号线组18经过了预留区1020，第一根和第二根扫描信号线180上耦接的第一像素驱动电路11的数量(例如为6个)是小于其它未经过预留区1020的扫描信号线180上耦接的第一像素驱动电路11的数量(例如为11个)的。对于一根扫描信号线180而言，与其耦接的每个第一像素驱动电路11均相当于一个负载，因此在图3A中，与第一行第一像素驱动电路11耦接的第一个扫描信号线组18中的两根扫描信号线180中的任一根扫描信号线180上总的负载是小于除了第一个扫描信号线组18以外的其它任意一个扫描信号线组18中的任一根扫描信号线180上总的负载的。由于第一个扫描信号线组18中的每根扫描信号线180上总的负载与其它扫描信号线组18中的每根扫描信号线180上总的负载不同，致使与第一个扫描信号线组18耦接的第一像素驱动电路11所接收的扫描信号是大于与其它扫描信号线组18耦接的第一像素驱动电路11所接收的扫描信号的，从而导致与第一个扫描信号线组18耦接的第一像素驱动电路11向发光器件D输出的电流信号是小于与其它扫描信号线组18耦接的第一像素驱动电路11向发光器件D输出的电流信号的，最终致使显示面板1在显示时，当第一行亚像素P中的任一个亚像素P与其它行亚像素P中的任一个亚像素P显示相同的理论亮度时，位于第一行的亚像素P实际显示的亮度是小于位于其它行的亚像素P实际显示的亮度的，例如参考图3B所示的显示面板1在显示单色画面时的显示效果，第一行的亚像素P的理论显示亮度与其它行的亚像素P的理论显示亮度是相同或大致相同，但是在实际显示的画面中，第一行的每个亚像素P的实际显示亮度均是小于其它行的每个亚像素P的显示亮度的，从而产生了mura现象，mura即显示亮度与其它区域存在差异的区域。因此，由于该显示面板1中经过预留区1020的扫描信号线组18中的扫描信号线180上的负载与未经过预留区1020的扫描信号线组18中的扫描信号线180上总的负载大小不同，且差异较大，从而致使显示面板1产生了mura现象。
参考图1A，第一行的扫描信号线组18同时与第一像素驱动电路11和第二像素驱动电路12耦接，其它行的扫描信号线组18仅与第一像素驱动电路11耦接。由于在预留区1020中还需要设置传感器，因此预留区1020中仅部分区域能够用于设置第二像素驱动电路12，所以在与预留区1020的面积相同的显示区101中设置的第一像素驱动电路11的数量是大于在预留区1020中设置的第二像素驱动电路12的数量的。例如参考图1A，在预留区1020中仅设置了2个第二像素驱动电路12，而与预留区1020面积相同的显示区中可设置5个第一像素驱动电路11，因此，即使第一行的扫描信号线组18同时与第一像素驱动电路11和第二像素驱动电路12耦接，该行第一像素驱动电路11和第二像素驱动电路12的数量和(例如为8个)也是小于其它行的第一像素驱动电路11的数量(例如为11个)。所以，如果需要使第一行的扫描信号线组18中每根扫描信号线180上总的负载等于或大致等于其它行扫描信号线组18中任意一根扫描信号线180上总的负载时，则第二像素驱动电路12能够提供的负载必须大于第一像素驱动电路11所提供的负载。
因此在本公开的一些实施例中，不仅在非显示区102中的预留区1020设置了第二像素驱动电路12，且使得第二像素驱动电路12中至少一个第二扫描信号图案14在衬底10上的正投影与第二有源图案16在衬底10上的正投影的重叠面积大于至少一个第一扫描信号图案13在衬底10上的正投影与第一有源图案15在衬底10上的正投影的重叠面积，从而使得第二沟道电容大于第一沟道电容。当第二沟道电容大于第一沟道电容时，第二像素驱动电路12所提供的负载是大于第一像素驱动电路11所提供的负载的，所以本公开中的实施例可以使得那些需要经过预留区1020以连接位于预留区1020相对两侧的第一像素驱动电路11的扫描信号线组18中每根扫描信号线180上总的负载等于或大致等于未经过预留区1020的扫描信号线组18中每根扫描信号线180上总的负载的，最终使得显示面板1中的所有扫描信号线180上总的负载是相同或大致相同的，其中的第二像素驱动电路12起补偿扫描信号线180上总负载的作用。当显示面板1中所有的扫描信号线180上总的负载是相同或大致相同时，那些与经过预留区1020的扫描信号线180所对应的亚像素和与未经过预留区1020的扫描信号线180所对应的亚像素在显示相同的理论亮度时，实际所显示的亮度是相同或大致相同的，从而以消除mura现象，提高显示面板1的显示效果。
由于第二像素驱动电路12所接收的信号是扫描信号线180提供的，且第二像素驱动电路12具有的补偿作用使得不同扫描信号线180上总的负载是大致相同的，而扫描信号线180所接收的扫描信号是由栅极驱动电路提供，栅极驱动电路向每根扫描信号线180输出扫描信号的能力是相同，但当两根扫描信号线180上的总负载不同时，会导致栅极驱动电路向该两根扫描信号线180所输出的实际扫描信号的大小是不同的，因此第二像素驱动电路12对扫描信号线180上总负载的补偿也可以理解为是对栅极驱动电路输出的扫描信号的总负载的补偿。
在一些实施例中，参考图2A和图2B，第一扫描信号图案13和第二扫描信号图案14的尺寸相同。其中，尺寸例如可以理解为长度和宽度。
当第一扫描信号图案13和第二扫描信号图案14的尺寸相同时，则第一扫描信号图案13和第二扫描信号图案14的面积相同。
示例的，第一扫描信号图案13和第二扫描信号图案14的长度均为L1，宽度均为W1。
在第一扫描信号图案13和第二扫描信号图案14的尺寸相同的情况下，只有第一有源图案15的面积小于第二有源图案16的面积时，才能够使得第一沟道电容小于第二沟道电容。第一有源图案15的面积小于第二有源图案16的面积包括：第一有源图案15的长度和第二有源图案16的长度相同或大致相同，且第一有源图案15的宽度小于第二有源图案16的宽度；或者第一有源图案15的宽度和第二有源图案16的宽度相同或大致相同，且第一有源图案15的长度小于第二有源图案16的长度；或者第一有源图案15的长度和宽度均小于第二有源图案16的长度和宽度。
由于第一扫描信号图案13和第二扫描信号图案14耦接，因此当第一扫描信号图案13和第二扫描信号图案14的尺寸相同时，便于同时制作第一扫描信号图案13和第二扫描信号图案14。当扫描信号线180的部分作为第一扫描信号图案，剩余部分作为第二扫描信号图案14时，第一扫描信号图案13和第二扫描信号图案14的尺寸相同可以使得扫描信号线180上不同长度处所对应的宽度大致相同，扫描信号线180的美观度也更高。
在此基础上，在另一些实施例中，参考图2A和图2B，沿第一扫描信号图案13的长度方向，至少一个第一有源图案15的尺寸小于至少一个第二有源图案16的尺寸。
第一扫描信号图案13的长度方向为第一有源图案15和第二有源图案16的宽度方向。示例的，第一有源图案15的宽度为W2，第二有源图案16的宽度为W3，W3小于W2。
由于第一有源图案15的面积小于第二有源图案16的面积，因此第一沟道电容小于第二沟道电容。
参考图4A和图4B，在第一像素驱动电路11中，所有的第一有源图案15是耦接在一起，并形成了第一半导体层111，每个第一薄膜晶体管所在位置处的第一半导体层111的部分即为第一有源图案15。参考图5A和图5B，在第二像素驱动电路12中，所有的第二有源图案16是耦接在一起的，并形成了第二半导体层121，每个第二薄膜晶体管所在位置处的第二半导体层121的部分即为第二有源图案16。因此在本公开的一些实施例中，在将部分第一有源图案15的宽度设置的小于第二有源图案16的宽度时，仅需调整第一半导体层111或第二半导体层121的中局部区域的宽度即可，制作工艺较为简单。
在一些实施例中，参考图4C，第一扫描信号图案13为第一栅极扫描信号图案131和/或第一复位信号图案132。
多个第一扫描信号图案13可以全部为第一栅极扫描信号图案131，也可以全部为第一复位信号图案132；还可以部分为第一栅极扫描信号图案131，剩余部分为第一复位信号图案132。位于同一行的多个第一栅极扫描信号图案131耦接在一起，于同一行的多个第一复位信号图案132耦接在一起。
第一栅极扫描信号图案131被配置为向第一栅极扫描信号端Gate1提供栅极扫描信号Gate1[n]；第一复位信号图案132被配置为向第一复位信号端Reset1提供复位信号Reset1，复位信号Reset1例如包括Reset1[n]和Reset1[n-1]。
参考图1B，第一薄膜晶体管T2和第一薄膜晶体管T4与第一栅极扫描信号端Gate1耦接；第一薄膜晶体管T1和第一薄膜晶体管T7与第一复位信号端Reset1耦接。
因此，参考图4C，在第一像素驱动电路11中，包括第一栅极扫描信号图案131的第一薄膜晶体管例如有：第一薄膜晶体管T2和第一薄膜晶体管T4；包括第一复位信号图案132的第一薄膜晶体管例如有：第一薄膜晶体管T1和第一薄膜晶体管T7。
参考图5C，第二扫描信号图案14为第二栅极扫描信号图案141和/或第二复位信号图案142。
多个第二扫描信号图案14可以全部为第二栅极扫描信号图案141，也可以全部为第二复位信号图案142；还可以部分为第二栅极扫描信号图案141，剩余部分为第二复位信号图案142。位于同一行的多个第二栅极扫描信号图案141耦接在一起，于同一行的多个第二复位信号图案142耦接在一起。
第二栅极扫描信号图案141被配置为向第二栅极扫描信号端Gate2提供栅极扫描信号Gate2[n]，第二复位信号图案142被配置为向第二复位信号端Reset2提供复位信号Reset2，复位信号Reset2例如包括Reset2[n]和Reset2[n-1]。
参考图1C，第二薄膜晶体管T2′和第二薄膜晶体管T4′与第二栅极扫描信号端Gate2耦接；第二薄膜晶体管T1′和第二薄膜晶体管T7′与第二复位信号端Reset2耦接。
因此，参考图5C，在第二像素驱动电路12中，包括第二栅极扫描信号图案141的第二薄膜晶体管例如有：第二薄膜晶体管T2′和第二薄膜晶体管T4′；包括第二复位信号图案142的第二薄膜晶体管例如有：第二薄膜晶体管T1′和第二薄膜晶体管T7′。
至少一个第一栅极扫描信号图案131在衬底10上的正投影与第一有源图案15在衬底10上的正投影的重叠面积小于至少一个第二栅极扫描信号图案141在衬底10上的正投影与第二有源图案16在衬底10上的正投影的重叠面积。
第一栅极扫描信号图案131与第一有源图案15的重叠部分可以形成第一薄膜晶体管中的第一沟道电容；第二栅极扫描信号图案141与第二有源图案16的重叠部分可以形成第二薄膜晶体管中的第二沟道电容。
当第一像素驱动电路11和第二像素驱动电路12均为7T1C型的像素驱动电路，且第一薄膜晶体管和第一存储电容C1之间的耦接关系与第二薄膜晶体管和第二存储电容C2之间的耦接关系相同时，第二薄膜晶体管T2′的第二沟道电容大于第一薄膜晶体管T2的第一沟道电容，和/或，第二薄膜晶体管T4′的第二沟道电容大于第一薄膜晶体管T4的第一沟道电容。
在另一些实施例中，至少一个第一复位信号图案132在衬底10上的正投影与第一有源图案15在衬底10上的正投影的重叠面积小于至少一个第二复位信号图案142在衬底10上的正投影与第二有源图案16在衬底10上的正投影的重叠面积。
第一复位信号图案132与第一有源图案15的重叠部分可以形成第一薄膜晶体管中的第一沟道电容；第二复位信号图案142与第二有源图案16的重叠部分可以形成第二薄膜晶体管中的第二沟道电容。
当第一像素驱动电路11和第二像素驱动电路12均为7T1C型的像素驱动电路，且第一薄膜晶体管和第一存储电容C1之间的耦接关系与第二薄膜晶体管和第二存储电容C2之间的耦接关系相同时，第二薄膜晶体管T1′的第二沟道电容大于第一薄膜晶体管T1的第一沟道电容，和/或，第二薄膜晶体管T7′的第二沟道电容大于第一薄膜晶体管T7的第一沟道电容。
参考图1B，第一薄膜晶体管T3输出的电流信号决定了发光器件D的显示亮度；而第一薄膜晶体管T3的输出电流的大小是由其栅极电压决定的，第一薄膜晶体管T3的栅极电压又由第一数据信号Data1的大小和第一数据信号Data1的充电时间决定。示例的，当第一薄膜晶体管T3为P型晶体管时，在其栅极电压为低电平时开启，因此当第一薄膜晶体管T3的栅极电压越大时，第一薄膜晶体管T3的输出电流越小。当第一数据信号端Data1在向第一薄膜晶体管T3的栅极写入相同的第一数据信号Data1时，若对第一薄膜晶体管T3的栅极的充电时间不同，则第一薄膜晶体管T3的栅极电压大小也会不同，其中由于第一数据信号Data1是在第一薄膜晶体管T2和第一薄膜晶体管T4开启的情况下写入，因此，第一数据信号Data1的充电时间由第一薄膜晶体管T2和第一薄膜晶体管T4的开启时间决定。第一薄膜晶体管T2和第一薄膜晶体管T4的开启时间由其栅极电压决定，其栅极电压等于Gate1[n],又由于栅极扫描信号Gate1[n]由扫描信号线180提供，因此，当第一数据信号Data1相同时，总负载不同的扫描信号线180会向第一像素驱动电路11提供不同的栅极扫描信号Gate1[n]，从而使得不同的第一像素驱动电路11的充电时间不同，导致第一薄膜晶体管T3的栅极电压不同，输出的电流信号大小不同。所以，可以将第二像素驱动电路12中的第二薄膜晶体管T2′和第四薄膜晶体管T4′的第二沟道电容设置的较大，增大扫描信号线180上总的负载，从而使得与第二像素驱动电路12共用同一根扫描信号线180的第一像素驱动电路11所接收到的栅极扫描信号Gate1[n]和其它未经过预留区1020的扫描信号线180耦接的第一像素驱动电路11所接收到的栅极扫描信号Gate1[n]是大致相同的，进而保证经过预留区1020的扫描信号线180耦接的第一像素驱动电路11的充电时间和与未经过预留区1020的扫描信号线180耦接的第一像素驱动电路11的充电时间是大致相同的，充电时间越接近，与经过预留区1020的扫描信号线180耦接的第一像素驱动电路11中的第一薄膜晶体管T3的栅极电压和与未经过预留区1020的扫描信号线180耦接的第一像素驱动电路11中的第一薄膜晶体管T3的栅极电压越接近，输出信号越接近。
参考图1C，由于扫描信号线组18中的两根扫描信号线180是并联的，其中一根用于为第二复位信号端Reset2提供复位信号，第二薄膜晶体管T1′的栅极与第n-1行的复位信号Reset2[n-1]耦接，第二薄膜晶体管T7′的栅极与第n行的复位信号Reset2[n]耦接，因此若调整第二薄膜晶体管T1′的负载将会使得第n-1行的扫描信号线组18上的总负载增大，而当用于提供复位信号Reset2[n-1]的扫描信号线180上的负载发生变化后，也会影响与其并联的用于提供栅极扫描信号Gate2[n-1]的扫描信号线180上的信号大小，同样的，若调整第二薄膜晶体管T7′的负载，将会影响用于提供栅极扫描信号Gate2[n]的扫描信号线180上的信号大小。
因此，将第二像素驱动电路12中的第二薄膜晶体管T1′和第二薄膜晶体管T7′的第二沟道电容设置的较大，以此来使得经过预留区1020的扫描信号线组18耦接的第一像素驱动电路11和与未经过预留区1020的扫描信号线组18耦接的第一像素驱动电路11的充电时间更加接近。
在本公开的一些实施例中，在扫描信号线组18中，任一根扫描信号线180上负载的增大均会导致扫描信号线组18上总的负载增大，所以对于第二像素驱动电路12而言，将那些与第二栅极扫描信号端Gate2和/或第二复位信号端Reset2耦接的第二薄膜晶体管的第二沟道电容设置的较大，使得在第一数据信号Data1写入的过程中，经过预留区1020的每根扫描信号线180上总的负载和未经过预留区1020的每根扫描信号线180上总的负载是相同或大致相同的，从而以保证在向显示面板1输入相同的第一数据信号Data1用以显示相同的理论亮度时，经过预留区1020的扫描信号线180上所耦接的第一像素驱动电路11中的第一薄膜晶体管T3的栅极实际所写入的第一数据信号Data1大致等于未经过预留区1020的扫描信号线180上所耦接的第一像素驱动电路11中的第一薄膜晶体管T3的栅极实际所写入的第一数据Data1，从而以消除mura现象。
在一些实施例中，参考图4A为第一像素驱动电路11的布局图，沿显示面板1厚度的增大方向，第一像素驱动电路11包括：第一半导体层111、第一栅极金属层、第一导电层和第一金属层116。
参考图4B为第一半导体层111，其用于形成第一薄膜晶体管中的第一有源图案15。第一半导体层111的材料至少包括多晶硅和非晶硅中的一种，在第一半导体层111中的部分区域，还掺杂有离子，该离子例如为P型离子或N型离子，第一半导体层111中的掺杂区域例如用于形成第一薄膜晶体管的源极区和漏极区。
参考图4C为第一栅极金属层，其用于形成第一栅线112和第一复位信号线113；材料例如为银。第一栅线112与第一半导体层111重叠的部分例如作为了第一薄膜晶体管中的第一栅极扫描信号图案131；第一复位信号线113与第一半导体层111重叠的部分例如作为了第一薄膜晶体管中的第一复位信号图案132。
参考图4D为第一导电层，其用于形成第一初始化信号图案115和第一存储电容的一个极板C12，其材料例如为银、铝等导电金属中的任一种。第一初始化信号图案115用于向图1B中的第一初始化信号端Vinit1提供初始化信号Vinit1，初始化信号Vinit1例如为固定的电压信号。
参考图4E为第一金属层116，其用于形成第一数据信号图案1161、第一电源电压信号图案1160和第一连接图案1162；其材料例如为银、铝等导电金属中的任一种。第一数据信号图案1161用于为图1B中的第一数据信号端Data1提供数据信号Data1；第一电源电压信号图案1160用于为图1B中的第一电源电压信号端ELVDD1提供电源电压信号ELVDD1；第一连接图案1162用于实现需要耦接的膜层(例如第一半导体层111、第一栅极金属层和第一导电层)之间的跨层耦接，其中设置有至少一个第一通孔1163。例如参考图4A中的第一薄膜晶体管T7，第一连接图案1162用于实现第一薄膜晶体管T7的第一极与第一初始化信号图案115之间的耦接，同时第一连接图案1162还与第一薄膜晶体管T7中的源极区(或漏极区)耦接，从而使得第一初始化信号端Vinit1提供的初始化信号Vinit1可以传输至第一薄膜晶体管T7中。
参考图4A，第一像素驱动电路11所包括的第一薄膜晶体管T1、第一薄膜晶体管T2、第一薄膜晶体管T3、第一薄膜晶体管T4、第一薄膜晶体管T5、第一薄膜晶体管T6、第一薄膜晶体管T7和第一存储电容C1的位置如图所示，其中，第一薄膜晶体管T7(n-1)为第n-1行的第一薄膜晶体管T7，第一薄膜晶体管T7(n)为第n行的第一薄膜晶体管T7，第一薄膜晶体管T7(n-1)和第一薄膜晶体管T1共用一根扫描信号线180，该扫描信号线180例如为第一复位信号线113，除了第一薄膜晶体管T7(n-1)外，其余第一薄膜晶体管例如均为第n行的第一薄膜晶体管；除此之外，第一薄膜晶体管T3中的第一栅极扫描信号图案131复用为第一存储电容C1的另一个极板C11。结合图4A和图4C中，第一栅线112中对应第一薄膜晶体管T2和第一薄膜晶体管T4的位置处的部分作为了第一栅极扫描信号图案131，第一复位信号线113中对应第一薄膜晶体管T1和第一薄膜晶体管T7的位置处的部分作为了第一复位信号图案132。
在一些实施例中，参考图5A，第二像素驱动电路12还包括：金属图案1264，金属图案1264在衬底10上的正投影与第二扫描信号图案14在衬底10上的正投影具有重叠区域，金属图案1264被配置为接收电压信号。
金属图案1264在衬底10上的正投影与第二扫描信号图案14在衬底10上的正投影之间的重叠区域越大，金属图案1264与第二扫描信号图案14之间所产生的寄生电容越大，第二像素驱动电路12的负载越大。
在一些实施例中，参考图5A为第二像素驱动电路12的布局图，沿显示面板1厚度的增大方向，第二像素驱动电路12包括：第二半导体层121、第二栅极金属层、第二导电层和第二金属层126。
参考图5B为第二半导体层121，其用于形成第二薄膜晶体管中的第二有源图案16。第二半导体层121的材料与第一半导体层111的相同。
参考图5C为第二栅极金属层，其用于形成第二栅线122和第二复位信号线123；其材料与第一栅极金属层的相同。第二栅线122与第二半导体层121重叠的部分例如作为了第二薄膜晶体管中的第二栅极扫描信号图案141；第二复位信号线123与第二半导体层121重叠的部分例如作为了第二薄膜晶体管中的第二复位信号图案142。
参考图5D为第二导电层，其用于形成第二初始化信号图案125和第二存储电容的一个极板C22，材料与第一导电层的相同。第二初始化信号图案125用于向图1C中的第二初始化信号端Vinit2提供初始化信号Vinit2，初始化信号Vinit2例如为固定的电压信号。
参考图5E为第二金属层126，其用于形成第二数据信号图案1261、第二电源电压信号图案1260、第二连接图案1262和金属图案1264；材料与第一金属层116的材料相同。第二数据信号图案1261用于为图1C中的第二数据信号端Data2提供数据信号Data2；第二电源电压信号图案1260用于为图1C中的第二电源电压信号端ELVDD2提供电源电压信号ELVDD2；第二连接图案1262用于实现需要耦接的膜层(例如第二半导体层121、第二栅极金属层和第二导电层)之间的跨层耦接，第二连接图案1262上设置有至少一个第二通孔1263。例如参考图5A中的第二薄膜晶体管T7′，第二连接图案1262用于实现第二薄膜晶体管T7′的第二极与第二初始化信号图案125之间的耦接，同时第二连接图案1262还与第二薄膜晶体管T7′中的源极区(或漏极区)耦接，从而使得第二初始化信号端Vinit2提供的初始化信号Vinit2可以传输至第二薄膜晶体管T7′中；金属图案1264与第二扫描信号图案14之间具有重叠区域，金属图案1264用于与第二扫描信号图案14之间形成寄生电容，金属图案1264所接收的电压信号例如为固定的电压信号。
参考图5A，第二像素驱动电路12所包括的第二薄膜晶体管T1′、第二薄膜晶体管T2′、第二薄膜晶体管T3′、第二薄膜晶体管T4′、第二薄膜晶体管T5′、第二薄膜晶体管T6′、第二薄膜晶体管T7′和第二存储电容C2的位置如图所示，其中，第二薄膜晶体管T7′(n-1)为第n-1行的第二薄膜晶体管T7′，第二薄膜晶体管T7′(n)为第n行的第二薄膜晶体管T7′，第二薄膜晶体管T7′(n-1)和第二薄膜晶体管T1′共用一根扫描信号线180，该扫描信号线180例如为第二复位信号线123，除了第二薄膜晶体管T7′(n-1)外，其余第二薄膜晶体管例如均为第n行的第二薄膜晶体管；除此之外，第二薄膜晶体管T3′中的第二栅极扫描信号图案141复用为第二存储电容C2的另一个极板C21。结合图5A和图5C中，第二栅线122中对应第二薄膜晶体管T2′和第二薄膜晶体管T4′的位置处的部分作为了第二栅极扫描信号图案141，第二复位信号线123中对应第二薄膜晶体管T1′和第二薄膜晶体管T7′的位置处的部分作为了第二复位信号图案142。
由于第二像素驱动电路12还包括金属图案1264，且金属图案1264可以和第二扫描信号图案14之间形成寄生电容，从而进一步增大了第二像素驱动电路12的负载，有利于使得经过预留区1020的扫描信号线180上总的负载与未经过预留区1020的扫描信号线180上总的负载更接近。
结合图4A和图5A，沿显示面板1的宽度方向，第一栅线112和第二栅线122耦接后即构成了图1A中的一个扫描信号线组18中的一根扫描信号线180，该根扫描信号线180用于提供栅极扫描信号Gate[n](包括第一栅极扫描信号Gate1[n]和第二栅极扫描信号Gate2[n])；第一复位信号线113和第二复位信号线123耦接后构成了该扫描信号线组18中的另一根扫描信号线180，该另一根扫描信号线180用于提供复位信号Reset[n](包括第一复位信号Reset1[n]和第二复位信号Reset2[n])，第一薄膜晶体管T1和第二薄膜晶体管T1′与前一行中用于提供复位信号的扫描信号线180耦接。
基于上述，本领域技术人员应该可以理解，同一根扫描信号线180上的扫描信号相同，因此由该根扫描信号线180提供的第一栅极扫描信号Gate1[n]和第二栅极扫描信号Gate2[n]相同，或者由该根扫描信号线180提供的第一复位信号Reset1[n-1]和第二复位信号Reset2[n-1]相同，或者由该根扫描信号线180提供的第一复位信号Reset1[n]和第二复位信号Reset2[n]相同。
结合图1A、图4A和图5A，第一数据信号图案1161和第二数据信号图案1261耦接后，可以形成数据信号线，同一列亚像素与同一根数据信号线耦接；第一发光控制信号线114和第二发光控制信号线124耦接后，可以形成发光控制信号线，同一行亚像素与同一根发光控制信号线耦接；第一初始化信号图案115和第二初始化信号图案125耦接后，可以形成初始化信号线，同一行亚像素与同一根初始化信号线耦接；第一电源电压信号图案1160和第二电源电压信号图案1260耦接后，可以形成电源电压信号线，同一列亚像素与同一根电源电压信号线耦接；第一数据信号图案1161和第二数据信号图案1261耦接后，可以形成数据信号线，同一列亚像素与同一根数据信号线耦接。在此基础上，本领域技术人员可以理解，在同一时刻，同一根信号线上所传输的信号的是相同的，例如第一电源电压信号图案1160所提供的第一电源电压信号ELVDD1和第二电源电压信号图案1260所提供的第二电源电压信号ELVDD2是相同的。
在一些实施例中，参考图5A，第二电源电压信号图案1260与金属图案1264耦接，第二电源电压信号图案1260被配置为向金属图案1264提供第二电源电压信号ELVDD2。
示例的，在图5A中，与第二电源电压信号图案1260耦接的金属图案1264包括两个，其中一个与第二薄膜晶体管T1′中的第二复位信号图案142之间形成寄生电容，另一个与第二薄膜晶体管T4′中的第二栅极扫描信号图案141之间形成寄生电容。
利用第二电源电压信号图案1260向金属图案1264传输电压信号，无需新增电压信号，使得显示面板1中现有的信号利用率更高。
在一些实施例中，金属图案1264与第二电源电压信号图案1260同层同材料。
“同层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。根据特定图形的不同，同一构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形还可能处于不同的高度或者具有不同的厚度。
第二电源电压信号图案1260的材料例如为导电金属，具体的例如银、铝、钛(Ti)等。第二电源电压信号图案1260可以为一层结构，也可以为多层结构，例如Ti/Al/Ti的三层结构。
金属图案1264与第二电源电压信号图案1260同时制备，一方面二者之间的耦接关系比较稳定，另一方面使得金属图案1264的制备比较简单。
在一些实施例中，第二初始化信号图案125与金属图案1264耦接，第二初始化信号图案125被配置为向金属图案1264提供第二初始化信号Vinit2。
示例的，参考图5A，与第二初始化信号图案125耦接的金属图案1264也包括两个，其中一个与第二薄膜晶体管T7′中的第二复位信号图案142之间形成寄生电容，另一个与第二晶体管T2′中的第二栅极扫描信号图案141之间形成寄生电容。
本领域技术人员可以理解的是，当金属图案1264为一个时，为该金属图案1264提供固定的电压信号可以为第二电源电压信号图案1260和第二初始化信号图案125中的任一个，当金属图案1264为多个时，全部的金属图案1264可以均由第二电源电压信号图案1260提供第二电源电压信号ELVDD2，也可以均由第二初始化信号图案125提供第二初始化信号Vinit2，还可以部分由第二电源电压信号图案1260提供第二电源电压信号ELVDD2，剩余部分由第二初始化信号图案125提供第二初始化信号Vinit2，本公开的一些实施例对此不作限定。
通过第二初始化信号图案125为金属图案1264提供第二初始化信号Vinit2具有与第二电源电压信号图案1260为金属图案1264提供第二电源电压信号ELVDD2相同的有益效果；同时在第二电源电压信号图案1260和第二初始化信号图案125分别为不同的金属图案1264提供电压信号时，使得金属图案1264的数量可以设置的较多，从而使得第二像素驱动电路12的负载增至最大。
参考图4A和图5A，由于该两幅图中各膜层之间绝缘层并未示出，为了体现出显示面板1中的各膜层在显示面板1的厚度方向上的位置关系，所以以图4A中的A-A′方向为参考，得到了如图4F所示的显示面板1沿A-A′方向纵截面结构图；同样的，以图4A中的B-B′方向为参考，得到了如图4G所示的显示面板1沿B-B′方向纵截面结构图；以图5A中的C-C′方向为参考，得到了如图5F所示的显示面板1沿C-C′方向纵截面结构图；以图5A中的D-D′方向为参考，得到了如图5G所示的显示面板1沿B-B′方向纵截面结构图。
参考图4F和图4G，沿显示面板1的厚度增大方向，在具有第一像素驱动电路11的区域，显示面板包括：衬底10、缓冲层19、第一半导体层111、第一无机层1101、第一栅线112、第二无机层1102、第三无机层1103、第一金属层116和平坦层1104。
参考图5F和图5G，沿显示面板1的厚度增大方向，在具有第二像素驱动电路12的区域，显示面板包括：衬底10、缓冲层19、第二半导体层121、第一无机层1101、第二栅线122、第二无机层1102、第三无机层1103、第二金属层126和平坦层1104。
缓冲层19的材料例如为氧化硅(SiOX)，缓冲层19可以使得衬底10更为平坦以及避免衬底10中的离子对第一半导体层111和第二半导体121造成影响。
第一无机层1101、第二无机层1102和第三无机层1103的材料例如为氧化硅、氮化硅(SiN)中的至少一种，第一无机层1101、第二无机层1102和第三无机层1103均起绝缘作用。第一无机层1101也可以称为栅绝缘层，第二无机层1102和第三无机层1103也可以称为层间绝缘层。
参考图4F、图4G、图5F和图5G，由于其示意的结构为一个薄膜晶体管的结构，因此其中的第一半导体层111也可以理解为第一有源图案15，第一栅线112也可以理解为第一扫描信号图案13，第一金属层116也可以理解为第一连接图案1162；第二半导体层121也可以理解为第二有源图案16，第二栅线122也可以理解为第二扫描信号图案14，第二金属层126也可以理解为金属图案1264。
示例的，参考图4B和图5B，第一薄膜晶体管T1、第一薄膜晶体管T2、第一薄膜晶体管T4和第一薄膜晶体管T7所在位置处的第一半导体层111的宽度小于第二薄膜晶体管T1′、第二薄膜晶体管T2′、第二薄膜晶体管T4′和第二薄膜晶体管T7′所在位置处的第二半导体层121的宽度。例如，第一薄膜晶体管T1所在位置处的第一半导体层111的宽度小于第二薄膜晶体管T1′所在位置处的第二半导体层121的宽度，也可以理解为第一有源图案15的宽度小于第二有源图案16的宽度。
结合图1A和图5A，本公开的一些实施例还提供另一种显示面板1，该显示面板1包括：衬底10、第一像素驱动电路11、第二像素驱动电路12和金属图案1264。
第一像素驱动电路11设置于显示区101，包括：第一扫描信号图案13和第一有源图案15。
第二像素驱动电路12设置于非显示区102，包括：第二扫描信号图案14和第二有源图案16；第二扫描信号图案14与第一扫描信号图案13耦接。
示例的，第二像素驱动电路12设置于非显示区102中的预留区1020。
金属图案1264在衬底10上的正投影与第二扫描信号图案14在衬底10上的正投影具有重叠区域，金属图案1264被配置为接收电压信号。
在该显示面板1中，第一有源图案15和第二有源图案16的尺寸可以设置的相同，第一扫描信号图案13和第二扫描信号图案14的尺寸也可以设置的相同。对于第一像素驱动电路11和第二像素驱动电路12中除第一有源图案15、第二有源图案16、第一扫描信号图案13和第二扫描信号图案14的尺寸之外的介绍可以参照前文中对第一像素驱动电路11和第二像素驱动电路12的描述。
对于金属图案1264的介绍可以参照前文中对于金属图案1264的介绍，在此不再赘述。
该显示面板通过设置金属图案1264，以使得金属图案1264可以和第二扫描信号图案14之间产生寄生电容，从而以增大第二像素驱动电路12的负载。第二像素驱动电路12的负载增大，可以使得显示面板1中的所有的扫描信号线180中每根扫描信号线180上总的负载大致相同，以消除显示面板1存在的mura现象。
在一些实施例中，参考图6A～图6D，预留区1020还设置有至少一个预留孔1021。预留孔1021例如为通孔，该预留孔1021用于安装前置摄像头等传感器。
示例的，参考图6A～图6D，预留区1020的形状例如为圆形、跑道形和矩形。
在另一些实施例中，预留区1020的形状也可以为“水滴形”、椭圆或者异形，本公开的实施例中对预留区1020的形状不做限定。
参考图6A～图6D预留孔1021的形状例如为圆形、矩形、椭圆、跑道形或者异形。参考图6A，预留孔1021的数量可以为一个，或者，参考图6B～图6D，预留孔1021的数量也可以为多个。预留孔1021的形状和安装在其内的传感器的形状相匹配即可，预留孔1021的数量与传感器的数量相对应即可，因此，本公开的实施例中对预留孔1021的形状和数量不做限定。
示例的，参考图6D，预留孔1021为圆形，为了防止空气中的水汽进入显示面板1中，围绕预留孔1021设置有隔离柱1022，隔离柱1022围绕预留孔1021的周向设置，隔离柱1022的材料例如为有机材料，例如聚酰亚胺。隔离柱1022可以为一个，该一个隔离柱1022的俯视图例如为圆环形，隔离柱1022也可以为多个，多个隔离柱1022围绕预留孔1021一圈设置，每个隔离柱1022的纵截面例如为矩形、T形等。
由于部分扫描信号线组18和数据信号线17经过了预留区1020，而预留区1020存在预留孔1021，因此扫描信号线组18中的扫描信号线180和数据信号线17需要绕开预留孔1021设置。
在一些实施例中，参考图6D，由于两个预留孔1021之间的空间较大，因此将第二像素驱动电路12设置在两个预留孔1021之间。
在预留区1020设置预留孔1021后，可以将传感器安装在预留孔1021中，从而有利于降低显示面板的整体厚度。
本公开的一些实施例还提供一种显示面板1的制备方法，包括：
参考图1A所示，在衬底10上同步形成第一像素驱动电路11和第二像素驱动电路12，第一像素驱动电路11位于衬底10上待形成显示区101的部分，第二像素驱动电路12位于衬底10上待形成非显示区102的部分。
在一些实施例中，非显示区102和预留区1020完全重合。在另一些实施例中，非显示区102的面积远远大于预留区1020，本公开的实施例对此不做限定。
示例的，第二像素驱动电路12设置在预留区1020中。
第一像素驱动电路11包括第一扫描信号图案13和第一有源图案15；第二像素驱动电路12包括第二扫描信号图案14和第二有源图案16，第二扫描信号图案14与第一扫描信号图案13耦接。
其中，参考图2A～图2D，至少一个第一扫描信号图案13在衬底10上的正投影与第一有源图案15在衬底10上的正投影的重叠面积小于至少一个第二扫描信号图案14在衬底10上的正投影与第二有源图案16在衬底10上的正投影的重叠面积。
第一像素驱动电路11中的多个第一有源图案15和第二像素驱动电路12中的多个第二有源图案16同步制作。参考图4B和图5B，多个第一有源图案15例如通过第一半导体层111同步制作，多个第二有源图案16例如通过第二半导体层121同步制作，而第一半导体层111和第二半导体层121也可以同步制作，制作工艺简单。
第一像素驱动电路11中的多个第一扫描信号图案13和第二像素驱动电路12中的多个第二扫描信号图案14同步制作。参考图4C和图5C，多个第一扫描信号图案13通过第一栅线112和第一复位信号线113同步制作，多个第二扫描图案14通过第二栅线122和第二复位信号线123同步制作，而第一栅线112、第一复位信号线113、第二栅线122和第二复位信号线123也可以同步制作，制作工艺简单。
本公开的一些实施例提供的显示面板1的制备方法与上述的显示面板具有相同的有益效果，因此不再赘述。
在一些实施例中，第一扫描信号图案13和第二扫描信号图案14同步形成，且尺寸相同。
示例的，第一扫描信号图案13包括第一栅极扫描信号图案131和第一复位信号图案132；第二扫描信号图案14包括第二栅极扫描信号图案141和第二复位信号图案142。
多个第一栅极扫描信号图案131耦接后形成了图4C中的第一栅线112，多个第一复位信号图案132耦接后形成了图4C中的第一复位信号线113；多个第二栅极扫描信号图案141耦接后形成了图5C中的第二栅线122，多个第二复位信号图案142耦接后形成了图5C中的第复二位信号线。
第一栅线112和第二栅线122耦接后形成了图1A中的扫描信号线组18中的一根扫描信号线180，第一复位信号线113和第二复位信号线123耦接后形成了图1A中的扫描信号线组18中的另一根扫描信号线180。
当第一扫描信号图案13和第二扫描信号图案14同步形成，且尺寸相同时，形成的扫描信号线180的宽度均一性较好，美观度较高。
在一些实施例中，第一有源图案15和第二有源图案16同步形成，且沿衬底10的长度方向，至少一个第一有源图案15的尺寸小于至少一个第二有源图案16的尺寸。
衬底10的长度方向可以理解为亚像素P的行方向，衬底10的宽度方向可以理解为亚像素P的列方向。
示例的，参考图4B，在第一半导体层111中各个第一薄膜晶体管所在位置处的部分可以理解为第一有源图案15，参考图5B，在第二半导体层121中各个第二薄膜晶体管所在位置处的部分可以理解为第二有源图案16；其中第二薄膜晶体管T1′中的第二有源图案16的宽度大于第一薄膜晶体管T1的第一有源图案15的宽度；第二薄膜晶体管T7′中的第二有源图案16的宽度大于第一薄膜晶体管T7中的第一有源图案15的宽度；第二薄膜晶体管T4′中的第二有源图案16的宽度大于第一薄膜晶体管T4中的第一有源图案15的宽度；第二薄膜晶体管T2′中的第二有源图案16的宽度大于第一薄膜晶体管T2中的第一有源图案15的宽度。
第一半导体层111和第二半导体层121同步制作，使得第一有源图案15和第二有源图案16的制作工艺较为简单，且通过增大第二有源图案16的尺寸后，能够大幅度增大第二沟道电容。
在一些实施例中，参考图5A，显示面板1的制备方法还包括：在第二扫描信号图案14远离衬底10的一侧形成金属图案1264，金属图案1264在衬底10上的正投影与第二扫描信号图案14在衬底10上的正投影具有重叠区域，金属图案1264被配置为接收电压信号。
示例的，金属图案1264与第二电源电压信号图案1260一体成型，或者金属图案1264与第二连接图案1262一体成型。
示例的，金属图案1264所接收的电压信号例如为第二电源电压信号ELVDD2，和/或第二初始化信号Vinit2。
金属图案1264可以进一步增大第二像素驱动电路12的负载，从而使得经过预留区1020的扫描信号线180上总的负载与未经过预留区1020的扫描信号线180上总的负载大致相同，以此来消除显示面板1所出现的mura现象。
本公开的一些实施例还提供另一种显示面板1的制备方法，包括：
参考图1A，在衬底10上同步形成第一像素驱动电路11和第二像素驱动电路12；第一像素驱动电路11包括第一扫描信号图案13和第一有源图案15；第二像素驱动电路12包括第二扫描信号图案14和第二有源图案16；第二扫描信号图案14与第一扫描信号图案13耦接。
参考图5A，在第二扫描信号图案14远离衬底10的一侧形成金属图案1264，金属图案1264在衬底10上的正投影与第二扫描信号图案14在衬底10上的正投影具有重叠区域，金属图案1264被配置为接收电压信号。
对金属图案1264的介绍可以参照前文中对金属图案1264的介绍，因此不再赘述。
由于金属图案1264可以与第二扫描信号图案14之间形成寄生电容，从而使得第二像素驱动电路12的负载大于第一像素驱动电路11的负载，最终使得经过预留区1020的扫描信号线180上总的负载与未经过预留区1020的扫描信号线180上总的负载大致相同，以此来消除显示面板所出现的mura现象。
本领域技术人员可以理解的是，在图1A和图3A中，第一像素驱动电路11和第二像素驱动电路12的数量、与同一行第一像素驱动电路11或与同一行第一像素驱动电路11和第二像素驱动电路12耦接的扫描信号线的数量仅为示意，并不因此而限定了显示面板中第一像素驱动电路11、第二像素驱动电路12和扫描信号线的数量，同时在图1A和图3A中，沿多个亚像素P的行方向，仅示意了第一行亚像素P中既包括第一像素驱动电路11，又包括第二像素驱动电路12，即仅一根扫描信号线180经过了预留区1020，但也可以是多根扫描信号线180经过预留区1020，本公开对此并不限定。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种显示面板，具有显示区和位于所述显示区周边的非显示区；其特征在于，所述显示面板包括：
衬底；
第一像素驱动电路，设置于所述显示区，包括：第一扫描信号图案和第一有源图案；
第二像素驱动电路，设置于所述非显示区，包括：第二扫描信号图案和第二有源图案；
所述第一扫描信号图案和所述第二扫描信号图案耦接；
至少一个第一扫描信号图案在所述衬底上的正投影与所述第一有源图案在所述衬底上的正投影的重叠面积小于至少一个第二扫描信号图案在所述衬底上的正投影与所述第二有源图案在所述衬底上的正投影的重叠面积；所述第一扫描信号图案和所述第二扫描信号图案的尺寸相同。
2.根据权利要求1所述的显示面板，其特征在于，沿所述第一扫描信号图案的长度方向，至少一个所述第一有源图案的尺寸小于至少一个所述第二有源图案的尺寸。
3.根据权利要求1所述的显示面板，其特征在于，
所述第一扫描信号图案为第一栅极扫描信号图案和/或第一复位信号图案；
所述第二扫描信号图案为第二栅极扫描信号图案和/或第二复位信号图案；
至少一个所述第一栅极扫描信号图案在所述衬底上的正投影与所述第一有源图案在所述衬底上的正投影的重叠面积小于至少一个所述第二栅极扫描信号图案在所述衬底上的正投影与所述第二有源图案在所述衬底上的正投影的重叠面积；
和/或
至少一个所述第一复位信号图案在所述衬底上的正投影与所述第一有源图案在所述衬底上的正投影的重叠面积小于至少一个所述第二复位信号图案在所述衬底上的正投影与所述第二有源图案在所述衬底上的正投影的重叠面积。
4.根据权利要求1所述的显示面板，其特征在于，所述第二像素驱动电路还包括：金属图案，所述金属图案在所述衬底上的正投影与所述第二扫描信号图案在所述衬底上的正投影具有重叠区域，所述金属图案被配置为接收电压信号。
5.根据权利要求4所述的显示面板，其特征在于，所述第二像素驱动电路还包括：第二电源电压信号图案，所述第二电源电压信号图案与所述金属图案耦接，所述第二电源电压信号图案被配置为向所述金属图案提供第二电源电压信号。
6.根据权利要求5所述的显示面板，其特征在于，所述金属图案与所述第二电源电压信号图案同层同材料。
7.根据权利要求4或5所述的显示面板，其特征在于，所述第二像素驱动电路还包括：第二初始化信号图案，所述第二初始化信号图案与所述金属图案耦接，所述第二初始化信号图案被配置为向所述金属图案提供第二初始化信号。
8.根据权利要求1所述的显示面板，其特征在于，所述非显示区包括预留区；沿所述第一扫描信号图案的长度方向，位于所述预留区的相对两侧的显示区中设置有第一像素驱动电路。
9.一种显示面板，具有显示区和位于所述显示区周边的非显示区；其特征在于，所述显示面板包括：
衬底；
第一像素驱动电路，设置于所述显示区，包括：第一扫描信号图案和第一有源图案；
第二像素驱动电路，设置于所述非显示区，包括：第二扫描信号图案和第二有源图案；所述第二扫描信号图案与所述第一扫描信号图案耦接；
金属图案，所述金属图案与所述第二扫描信号图案异层设置，所述金属图案位于所述非显示区；所述金属图案在所述衬底上的正投影与所述第二扫描信号图案在所述衬底上的正投影具有重叠区域，所述金属图案被配置为接收电压信号。
10.一种显示装置，其特征在于，包括权利要求1～8任一项所述的显示面板或权利要求9所述的显示面板。
11.一种显示面板的制备方法，其中所述显示面板具有显示区和位于所述显示区周边的非显示区；其特征在于，所述显示面板的制备方法包括：
在衬底上同步形成第一像素驱动电路和第二像素驱动电路，所述第一像素驱动电路位于衬底上待形成显示区的部分，所述第二像素驱动电路位于衬底上待形成非显示区的部分；
所述第一像素驱动电路包括第一扫描信号图案和第一有源图案；所述第二像素驱动电路包括第二扫描信号图案和第二有源图案，所述第二扫描信号图案与所述第一扫描信号图案耦接；
其中，至少一个第一扫描信号图案在所述衬底上的正投影与所述第一有源图案在所述衬底上的正投影的重叠面积小于至少一个第二扫描信号图案在所述衬底上的正投影与所述第二有源图案在所述衬底上的正投影的重叠面积；所述第一扫描信号图案和所述第二扫描信号图案同步形成，且尺寸相同。
12.根据权利要求11所述的显示面板的制备方法，其特征在于，所述第一有源图案和所述第二有源图案同步形成，且沿所述衬底的长度方向，至少一个所述第一有源图案的尺寸小于至少一个所述第二有源图案的尺寸。
13.根据权利要求11所述的显示面板的制备方法，其特征在于，还包括：在所述第二扫描信号图案远离所述衬底的一侧形成金属图案，所述金属图案在所述衬底上的正投影与所述第二扫描信号图案在所述衬底上的正投影具有重叠区域，所述金属图案被配置为接收电压信号。
14.一种显示面板的制备方法，其中所述显示面板具有显示区和位于所述显示区周边的非显示区；其特征在于，所述显示面板的制备方法包括：
在衬底上同步形成第一像素驱动电路和第二像素驱动电路；所述第一像素驱动电路包括第一扫描信号图案和第一有源图案；所述第二像素驱动电路包括第二扫描信号图案和第二有源图案；所述第二扫描信号图案与所述第一扫描信号图案耦接；
在所述第二扫描信号图案远离衬底的一侧形成金属图案，所述金属图案与所述第二扫描信号图案异层设置，所述金属图案位于所述非显示区；所述金属图案在所述衬底上的正投影与所述第二扫描信号图案在所述衬底上的正投影具有重叠区域，所述金属图案被配置为接收电压信号。
CN202010757566.4A 2020-07-31 2020-07-31 显示面板及其制备方法、显示装置 Active CN114067738B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010757566.4A CN114067738B (zh) 2020-07-31 2020-07-31 显示面板及其制备方法、显示装置
US17/779,402 US20220406864A1 (en) 2020-07-31 2021-06-17 Display panel and manufacturing method thereof, and display apparatus
PCT/CN2021/100678 WO2022022150A1 (zh) 2020-07-31 2021-06-17 显示面板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010757566.4A CN114067738B (zh) 2020-07-31 2020-07-31 显示面板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN114067738A CN114067738A (zh) 2022-02-18
CN114067738B true CN114067738B (zh) 2023-11-28

Family

ID=80037186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010757566.4A Active CN114067738B (zh) 2020-07-31 2020-07-31 显示面板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US20220406864A1 (zh)
CN (1) CN114067738B (zh)
WO (1) WO2022022150A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107481669A (zh) * 2017-09-08 2017-12-15 武汉天马微电子有限公司 一种显示面板及显示装置
CN107749247A (zh) * 2017-11-03 2018-03-02 武汉天马微电子有限公司 一种显示面板及显示装置
CN108037626A (zh) * 2017-11-29 2018-05-15 武汉天马微电子有限公司 一种显示面板及显示装置
CN109004007A (zh) * 2018-07-27 2018-12-14 武汉华星光电半导体显示技术有限公司 一种屏下指纹识别的显示面板
CN109728005A (zh) * 2019-02-13 2019-05-07 厦门天马微电子有限公司 一种阵列基板、显示面板以及显示装置
CN110189706A (zh) * 2019-06-28 2019-08-30 上海天马有机发光显示技术有限公司 一种显示面板、及显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200743843A (en) * 2006-05-25 2007-12-01 Wintek Corp Light detecting display apparatus and display panel thereof
KR20140124535A (ko) * 2013-04-17 2014-10-27 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102615687B1 (ko) * 2016-11-15 2023-12-21 삼성디스플레이 주식회사 표시 장치
CN107633812B (zh) * 2017-10-30 2019-12-10 武汉天马微电子有限公司 一种显示面板及显示装置
CN108281104B (zh) * 2018-01-02 2021-05-14 上海中航光电子有限公司 显示面板和显示装置
CN108492775B (zh) * 2018-05-14 2020-03-17 昆山国显光电有限公司 阵列基板、显示屏及显示装置
CN108417172B (zh) * 2018-05-14 2020-12-11 昆山国显光电有限公司 阵列基板、显示屏及显示装置
CN109272873B (zh) * 2018-11-20 2021-07-30 武汉天马微电子有限公司 显示面板及显示装置
KR20200066502A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 표시 패널
CN109637374B (zh) * 2019-01-29 2021-07-23 上海天马有机发光显示技术有限公司 显示面板和显示装置
CN109584798B (zh) * 2019-02-01 2019-08-23 苹果公司 具有亮度调整电路以补偿栅极线负载差异的显示器
CN109935193B (zh) * 2019-04-25 2022-06-03 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、阵列基板、显示面板和装置
CN110176465A (zh) * 2019-06-27 2019-08-27 上海天马有机发光显示技术有限公司 一种显示面板及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107481669A (zh) * 2017-09-08 2017-12-15 武汉天马微电子有限公司 一种显示面板及显示装置
CN107749247A (zh) * 2017-11-03 2018-03-02 武汉天马微电子有限公司 一种显示面板及显示装置
CN108037626A (zh) * 2017-11-29 2018-05-15 武汉天马微电子有限公司 一种显示面板及显示装置
CN109004007A (zh) * 2018-07-27 2018-12-14 武汉华星光电半导体显示技术有限公司 一种屏下指纹识别的显示面板
CN109728005A (zh) * 2019-02-13 2019-05-07 厦门天马微电子有限公司 一种阵列基板、显示面板以及显示装置
CN110189706A (zh) * 2019-06-28 2019-08-30 上海天马有机发光显示技术有限公司 一种显示面板、及显示装置

Also Published As

Publication number Publication date
WO2022022150A1 (zh) 2022-02-03
US20220406864A1 (en) 2022-12-22
CN114067738A (zh) 2022-02-18

Similar Documents

Publication Publication Date Title
US11600234B2 (en) Display substrate and driving method thereof
WO2022057491A1 (zh) 显示基板及其制备方法、显示装置
TWI729968B (zh) 顯示基板和顯示裝置
US11532274B2 (en) Driving backplane and display panel
US20220406874A1 (en) Display panel, method of manufacturing the same and display device
US10916613B1 (en) Array substrate and OLED display device
KR101925998B1 (ko) 유기전계 발광표시장치 및 그 제조 방법
US20230095733A1 (en) Display substrate and method for manufacturing the same, driving method and display device
WO2021258318A9 (zh) 显示基板及其制作方法、显示装置
WO2021258458A1 (zh) 阵列基板及其制造方法
KR101652996B1 (ko) 유기발광다이오드 표시장치와 그의 제조방법
US20240040880A1 (en) Display panel and display device
US20240107809A1 (en) Organic Light Emitting Display Device
WO2024012233A1 (zh) 半导体基板及其驱动方法、半导体显示装置
CN114067738B (zh) 显示面板及其制备方法、显示装置
KR20080062309A (ko) 유기 전계발광소자
KR100606969B1 (ko) 유기 전계발광소자 및 그 제조방법
KR101212700B1 (ko) 유기전계발광소자 및 그 제조방법
CN113646826B (zh) 显示基板及其制备方法、走线负载的补偿方法
CN115020611A (zh) 显示面板及显示装置
CN111769138B (zh) 阵列基板及其制造方法
WO2021168731A1 (zh) 显示基板及其制备方法、显示装置
WO2023137766A1 (zh) 显示面板、显示模组及显示装置
US20240049532A1 (en) Display panel, method for manufacturing same, and display device
US20220052134A1 (en) Display substrate and manufacturing method thereof, and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant