CN118355494A - 半导体发光元件显示装置的组装基板结构和包括其的显示装置 - Google Patents

半导体发光元件显示装置的组装基板结构和包括其的显示装置 Download PDF

Info

Publication number
CN118355494A
CN118355494A CN202180104668.9A CN202180104668A CN118355494A CN 118355494 A CN118355494 A CN 118355494A CN 202180104668 A CN202180104668 A CN 202180104668A CN 118355494 A CN118355494 A CN 118355494A
Authority
CN
China
Prior art keywords
assembly
electrode
light emitting
emitting device
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180104668.9A
Other languages
English (en)
Inventor
边良禹
安栽镛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
LG Display Co Ltd
Original Assignee
LG Electronics Inc
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc, LG Display Co Ltd filed Critical LG Electronics Inc
Publication of CN118355494A publication Critical patent/CN118355494A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95133—Active alignment, i.e. by apparatus steering by applying an electromagnetic field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

实施方式涉及一种包括半导体发光元件的显示装置。根据一个实施方式的包括半导体发光元件的显示装置可以包括：基板；第一组装电极，其布置在基板上；第二组装电极，其被布置成在第一组装电极的上侧处被分支；绝缘层，其布置在第一组装电极与第二组装电极之间；组装分隔壁，其包括预定组装孔并布置在第二组装电极上；以及半导体发光元件，其布置在组装孔中并且电连接至第二组装电极。

Description

半导体发光元件显示装置的组装基板结构和包括其的显示 装置
技术领域
实施方式涉及一种具有半导体发光器件的显示装置的组装基板结构以及包括该组装基板的显示装置。
背景技术
大面积显示器包括液晶显示器(LCD)、OLED显示器和微型LED显示器。
微型LED显示器是使用作为直径或截面面积为100μm或更小的半导体发光器件的微型LED作为显示装置的显示器。
微型LED显示器使用作为半导体发光器件的微型LED作为显示装置。因此，使用微型LED的微型LED显示器具有诸如对比度、响应速度、色域、视角、亮度、分辨率、寿命、发光效率和亮度的许多特性的优异性能。
具体地，微型LED显示器具有如下优点：能够以模块化方式分离和组合屏幕，以使得可以自由地调整尺寸或分辨率并且可以实现柔性显示器。
然而，由于大尺寸微型LED显示器需要数百万个微型LED，因此存在如下技术问题：难以快速且准确地将微型LED转移到显示面板。
最近已开发的转移技术包括拾取和放置工艺、激光剥离方法或自组装方法。
其中，自组装方法是半导体发光器件在流体(fluid)中找到组装位置的方法，并且有利于实现大屏幕显示装置。
近来，虽然在美国专利No.9,825,202等中提出了适用于自组装的微型LED结构，但是通过微型LED的自组装制造显示器的技术的研究仍然存在不足。
具体地，在现有技术中，在将数百万个半导体发光器件快速转移到大显示器的情况下，虽然可以提高转移速度，但是存在可能增大转移错误率从而降低转移生产率的技术问题。
在相关技术中，已经尝试了使用介电泳(DEP)的自组装方法，但是由于DEP力的不均匀性，所以自组装率低。
此外，根据未公开的内部技术，自组装需要DEP力，但是由于DEP力的均匀控制的难度，所以存在以下问题：在使用自组装的组装期间，半导体发光器件倾斜到组装孔中的不同位置。
另外，由于半导体发光器件的倾斜现象，所以在后续电接触工艺中，存在降低电接触特性并降低照明率的问题。
因此，根据未公布的内部技术，即使自组装需要DEP力，但当使用DEP力时，也存在由于倾斜现象而降低电接触特性的技术矛盾。
另外，未公布的内部技术中的组装基板是具有笔直结构的单个组装电极的结构。但是，由于组装了具有圆形截面的发光器件，所以发光器件被定位成跨越组装孔的左侧或右侧，使得难以将其正确地组装在组装孔中。
另外，根据未公布的内部技术，在使用DEP力的自组装期间，DEP力的分布不仅强烈地形成在组装孔内部而且还强烈地形成在组装孔的上侧。因此，存在如下问题：产生了由于不被组装的半导体发光器件阻挡了组装孔的入口而使得待组装的半导体发光器件未进入组装孔的遮蔽效果。
发明内容
技术问题
实施方式的技术问题之一是解决使用介电泳(DEP)的自组装方法中因DEP力的不均匀而导致的低自组装率的问题。
另外，实施方式的技术问题之一是解决遮蔽效果的问题：由于DEP力的分布不仅强烈地形成在组装孔内部而且还强烈地形成在组装孔的上侧，所以不是组装目标的半导体发光器件阻挡了组装孔的入口，从而使得待组装的半导体发光器件未进入组装孔。
实施方式的技术问题不限于本部分所述的技术问题，而是包括可以通过本说明书理解的技术问题。
技术方案
根据实施方式的包括半导体发光器件的显示装置可以包括：基板；第一组装电极，所述第一组装电极设置在所述基板上；第二组装电极，所述第二组装电极在所述第一组装电极上方被分支；绝缘层，所述绝缘层设置在所述第一组装电极与所述第二组装电极之间；组装阻挡壁，所述组装阻挡壁包括预定组装孔并设置在所述第二组装电极上；以及半导体发光器件，所述半导体发光器件设置在所述组装孔中并且电连接至所述第二组装电极。
所述第二组装电极可以包括第二主体电极部以及在所述第一组装电极的方向上从所述第二主体电极部延伸并且彼此间隔开的第二-第一分支电极部和第二-第二分支电极部。
所述第一组装电极可以设置在间隔开的所述第二-第一分支电极部与所述第二-第二分支电极部之间。
所述第一组装电极和所述第二组装电极无法垂直地交叠。
所述第一组装电极可以包括第一主体电极部和在朝向所述第二组装电极的方向上从所述第一主体电极部延伸的第一延伸电极部。
所述第一延伸电极部可以定位在所述第二-第一分支电极部与所述第二-第二分支电极部之间。
所述第一延伸电极部可以包括具有与所述半导体发光器件的水平截面相对应的形状的第一扩展电极部。
所述第一延伸电极部可以包括在所述第二主体电极部的方向上从所述第一扩展电极部延伸的第一-第二延伸电极部。
所述第二-第一分支电极部或所述第二-第二分支电极部可以在其内部包括弯曲凹部，所述第一扩展电极部可以具有与所述弯曲凹部相对应的形状。
所述第二-第一分支电极部或所述第二-第二分支电极部可以包括所述第二分支主体部、在所述第一延伸电极部的方向上从所述第二分支主体延伸的第二分支突出部以及与所述第一扩展电极部在所述第二分支突出部中的形状相对应的第二凹部。
V+/V-信号可以被施加至所述第一组装电极，并且所述第二组装电极可以接地。
另外，根据实施方式的半导体发光器件的显示装置可以包括：基板；第一组装电极，所述第一组装电极设置在所述基板上；第二组装电极，所述第二组装电极设置在所述第一组装电极上方；绝缘层，所述绝缘层设置在所述第一组装电极与所述第二组装电极之间；第二绝缘层，所述第二绝缘层设置在所述绝缘层和所述第二组装电极上；组装阻挡壁，所述组装阻挡壁设置在具有预定组装孔的第二绝缘层上；以及半导体发光器件，所述半导体发光器件设置在所述组装孔中。
另外，实施方式还可以包括连接电极，所述连接电极对所述第二组装电极的通过去除所述第二绝缘层的一部分而暴露的上表面和所述半导体发光器件的一侧进行连接。
所述第二组装电极可以包括第二主体电极部以及在所述第一组装电极的方向上从所述第二主体电极部延伸并且彼此间隔开的第二-第一分支电极部和第二-第二分支电极部。
所述第一组装电极可以设置在彼此间隔开的所述第二-第一分支电极部与所述第二-第二分支电极部之间。
所述第一组装电极可以包括第一主体电极部和在所述第二组装电极的方向上从所述第一主体电极部延伸的第一延伸电极部。
所述第一延伸电极部可以包括具有与所述半导体发光器件的水平截面相对应的形状的第一扩展电极部。
所述第二-第一分支电极部或所述第二-第二分支电极部可以在其内部包括弯曲凹部，并且所述第一扩展电极部可以包括与所述弯曲凹部相对应的形状。
另外，根据实施方式的半导体发光器件的显示装置可以包括：基板；第二组装电极，所述第二组装电极被布置成分支并且设置在所述基板上；第一组装电极，所述第一组装电极设置在所述第二组装电极之间并且设置在与所述第二组装电极相同的高度处；绝缘层，所述绝缘层设置在所述第一组装电极与所述第二组装电极之间；组装阻挡壁，所述组装阻挡壁包括设置在第二组装电极和绝缘层上的预定组装孔；以及半导体发光器件，所述半导体发光器件设置在所述组装孔中。
所述第二组装电极可以包括第二主体电极部以及在所述第一组装电极的方向上从所述第二主体电极部延伸并且彼此间隔开的第二-第一分支电极部和第二-第二分支电极部，
所述第一组装电极可以设置在彼此间隔开的所述第二-第一分支电极部与所述第二-第二分支电极部之间。
所述第一组装电极可以包括第一主体电极部和在所述第二组装电极的方向上从所述第一主体电极部延伸的第一延伸电极部。
所述第一延伸电极部可以包括具有与所述半导体发光器件的水平截面相对应的形状的第一扩展电极部。
所述第二-第一分支电极部或所述第二-第二分支电极部可以在其内部包括弯曲凹部。
所述第一扩展电极部可以包括与所述弯曲凹部相对应的形状。
V+/V-信号可以被施加至所述第一组装电极，并且所述第二组装电极可以接地。
有益效果
根据实施方式的半导体发光器件显示装置的组装基板结构和包括其的显示装置，在使用介电泳(DEP)的自组装方法中，存在能够解决由于DEP力的不均匀性而导致的低自组装率的问题的技术效果。
例如，在组装电极的实施方式中，当第一组装电极设置在分支的第二组装电极之间时，可以在组装孔中央中分布均匀的DEP力，从而可以提高组装率。
例如，根据一个实施方式，分支的第二组装电极的内部具有弯曲凹部，并且第一组装电极具有包括与弯曲凹部相对应的曲率的突出部，使得存在能够在组装孔的内周的周围均匀地集中强DEP力的特殊技术效果。
也就是说，根据实施方式，通过控制第二组装电极和第一组装电极的结构形状，与在笔直的组装电极结构中相比，可以在圆形双电极结构中增大第一组装电极和第二组装电极的两端的有效电极面积。因此，可以提高组装电极的静电容量，并且DEP力可以更大以使得可以增大组装力，从而具有可以在组装孔的内周周围均匀地集中强DEP力的技术效果。
另外，根据实施方式，设置在组装孔中央的第一组装电极的中央区域可以由具有与LED芯片的水平截面形状(例如，圆形、椭圆形或多边形)相对应的形状的金属形成。这样，即使在LED芯片上不具有或存在微弱的DEP力并且倾斜的LED芯片进入组装孔，LED芯片也可以从中央向外部滑动以在LED芯片周围形成DEP力，并且存在LED芯片可以在不在组装孔的中央倾斜的情况下被正确地组装的特殊技术效果。
根据实施方式，由于第二组装电极关于第一组装电极左右对称，所以DEP力左右均匀。另外，由于第一组装电极的形状可以根据组装孔的中央以圆形、椭圆形或多边形的形状制造，因此存在能够将DEP力均匀地施加至LED芯片的外边缘的技术效果。
另外，根据实施方式，由于V+/V-信号被施加至作为下电极的第一组装电极210，并且作为上电极的第二组装电极接地，因此存在能够防止电压降并维持高组装力的特殊技术效果。
另外，根据实施方式，可以通过组装孔的上侧的电场屏蔽将DEP力的分布强烈且均匀地分布在组装孔的内部中央处，并且可以在组装孔的上侧微弱地控制分布强度。由此，存在如下特殊技术效果：可以防止非组装的半导体发光器件位于组装孔的上侧而阻挡组装孔的入口，并且能够解决待组装的半导体发光器件无法进入组装孔的遮蔽效果的问题。
另外，根据实施方式，存在如下技术效果：通过将第一组装电极和第二组装电极以三维方式设置在上侧与下侧之间，能够实现超高分辨率。
实施方式的技术效果不限于本部分所述的技术效果，而是包括可以通过本说明书理解的技术效果。
附图说明
图1是设置有根据一个实施方式的显示装置的房屋的起居室的示例性图。
图2是示意性地示出根据一个实施方式的显示装置的框图。
图3是例示了图2的像素的示例的电路图。
图4是图1的显示装置中的第一面板区域的放大图。
图5是沿着图4的区域A2的线B1-B2截取的截面图。
图6是通过自组装方法将根据实施方式的发光器件组装在基板上的示例性图。
图7是图6的区域A3的局部放大图。
图8a至图8b是根据内部技术的显示装置300中的自组装的示例。
图8c是根据内部技术的显示装置的自组装图片。
图8d是示出了内部技术的在自组装期间发生的倾斜现象的图。
图8e是根据内部技术的显示装置中的自组装图片。
图9是根据第一实施方式的包括半导体发光器件的显示装置301的截面图。
图10是根据第一实施方式的包括半导体发光器件的显示装置301的第一组装电极结构201的示例性图。
图11a至图11b是例示了使用根据第一实施方式的包括半导体发光器件显示装置的组装电极结构201S的显示装置301的组装的图。
图12是根据第一实施方式的显示装置中的自组装照片。
图13是包括半导体发光器件显示装置的组装电极结构201S的显示装置301的截面图。
图14是半导体发光器件显示装置的第二组装电极结构202S的平面图。
图15是半导体发光器件显示装置的第三组装电极结构203S的平面图。
图16是根据第二实施方式的包括半导体发光器件的显示装置302的截面图。
图17是根据第二实施方式的包括半导体发光器件的显示装置302的第一组装电极结构201的示例性图。
图18a至图18b是例示了根据第二实施方式的使用半导体发光器件显示装置302的组装的图。
图19是根据第二实施方式的半导体发光器件显示装置302的截面图。
图20是根据第三实施方式的具有半导体发光器件的显示装置303的截面图。
图21是根据第三实施方式的包括半导体发光器件的显示装置303的第一组装电极结构201S的示例性图。
图22a至图22b是例示了使用根据第三实施方式的半导体发光器件显示装置303的组装的图。
图23是根据第三实施方式的半导体发光器件显示装置303的截面图。
具体实施方式
在下文中，将参照附图详细描述本说明书中公开的实施方式。在以下描述中使用的部件后缀“模块”和“部”考虑到易于说明而被给出或混合，并且本身不具有彼此不同的含义或角色。另外，附图是为了便于理解本说明书中公开的实施方式而提供的，并且本说明书中公开的技术构思不受附图的限制。此外，当诸如层、区域或基板的元件被称为在另一组件“上”时，这可以包括其直接在另一元件上或在其间可以存在其它中间元件。
本说明书中所描述的显示装置可以包括数字TV、移动电话、智能电话、膝上型计算机、数字广播终端、个人数字助理(PDA)、便携式多媒体播放器(PMP)、导航、平板式PC、平板PC、超级本、台式计算机等。然而，根据本说明书中描述的实施方式的配置可以应用于具有显示能力的装置(即使是稍后要开发的新产品形式)。
在下文中，将描述根据一个实施方式的发光器件和包括发光器件的显示装置。
在下文中，将描述根据一个实施方式的具有半导体发光器件的显示装置的组装基板结构和包括该组装基板的显示装置。
图1示出了设置有根据实施方式的显示装置100的房屋的起居室。
实施方式的显示装置100可以显示诸如洗衣机101、扫地机器人102和空气净化器103的各种电子产品的状态，并基于IOT与每个电子产品进行通信，并且可以基于用户的设置数据对每个电子产品进行控制。
根据实施方式的显示装置100可以包括在薄且柔性基板上制造的柔性显示器。柔性显示器可以在保持常规平坦面板显示器的特性的同时像纸那样弯曲或卷曲。
在柔性显示器中，可以通过独立地控制以矩阵形式布置的单位像素的发光来实现视觉信息。单位像素是指用于实现一种颜色的最小单位。柔性显示器的单位像素可以由发光器件实现。在一个实施方式中，发光器件可以是微型LED或纳米LED，但不限于此。
接下来，图2是示意性地示出了根据一个实施方式的显示装置的框图，并且图3是示出了图2的像素的示例的电路图。
参照图2和图3，根据实施方式的显示装置可以包括显示面板10、驱动电路20、扫描驱动器30和电源电路50。
根据实施方式的显示装置100可以使用有源矩阵(AM)方法或无源矩阵(PM无源矩阵)方法来驱动发光器件。
驱动电路20可以包括数据驱动器21和定时控制器22。
显示面板10可以分为显示区域DA以及设置在显示区域DA周围的非显示区域NDA。显示区域DA是形成像素PX以显示图像的区域。显示面板10可以包括数据线(D1至Dm，m为大于或等于2的整数)、与数据线D1至Dm交叉的扫描线(S1至Sn，n为大于或等于2的整数)、提供有高电压的高电位电压线、提供有低电位电压的低电位电压线，并且可以包括连接至数据线D1至Dm和扫描线S1至Sn的像素PX。
像素PX中的每一者可以包括第一子像素PX1、第二子像素PX2和第三子像素PX3。第一子像素PX1发出第一波长的第一颜色光，第二子像素PX2发出第二波长的第二颜色光，并且第三子像素PX3发出第三波长的第三颜色光。第一颜色光可以为红光，第二颜色光可以为绿光，并且第三颜色光可以为蓝光，但不限于此。此外，虽然在图2中例示了像素PX中的每一者可以包括三个子像素，但本发明不限于此。也就是说，像素PX中的每一者可以包括四个或更多个子像素。
第一子像素PX1、第二子像素PX2和第三子像素PX3中的每一者可以连接至数据线D1至Dm中的至少一者以及扫描线S1至Sn中的至少一者以及高电位电压线。如图3所示，第一子像素PX1可以包括发光器件LD、用于向发光器件LD提供电流的多个晶体管以及至少一个电容器Cst。
尽管图中未示出，但是第一子像素PX1、第二子像素PX2和第三子像素PX3中的每一者可以仅包括一个发光器件LD和至少一个电容器Cst。
发光器件LD中的每一者可以是包括第一电极、多个导电型半导体层和第二电极的半导体发光二极管。这里，第一电极可以是阳极电极，并且第二电极可以是阴极电极，但是本发明不限于此。
参照图3，多个晶体管可以包括用于向发光器件LD提供电流的驱动晶体管DT和用于向驱动晶体管DT的栅极电极提供数据电压的扫描晶体管ST。驱动晶体管DT可以包括连接至扫描晶体管ST的源极电极的栅极电极、连接至被施加高电位电压的高电位电压线的源极电极以及连接至发光器件LD的第一电极的漏极电极。扫描晶体管ST可以包括：连接至扫描线Sk的栅极电极，其中，k为满足1≤k≤n的整数，连接至驱动晶体管DT的栅极电极的源极电极以及连接至数据线Dj的漏极电极，其中，j为满足1≤j≤m的整数。
电容器Cst形成在驱动晶体管DT的栅极电极与源极电极之间。存储电容器Cst可以对驱动晶体管DT的栅极电压与源极电压的差进行充电。
驱动晶体管DT和扫描晶体管ST可以由薄膜晶体管形成。另外，尽管驱动晶体管DT和扫描晶体管ST在图3中主要描述为由P型MOSFET(金属氧化物半导体场效应晶体管)形成，但是本发明不限于此。驱动晶体管DT和扫描晶体管ST可以由N型MOSFET形成。在这种情况下，可以改变驱动晶体管DT和扫描晶体管ST中的每一者的源极电极和漏极电极的位置。
此外，在图3中，已经例示了第一子像素PX1、第二子像素PX2和第三子像素PX3中的每一者可以包括一个驱动晶体管DT、一个扫描晶体管ST和具有电容器Cst的2T1C(2晶体管-1电容器)，但本发明不限于此。第一子像素PX1、第二子像素PX2和第三子像素PX3中的每一者可以包括多个扫描晶体管ST和多个电容器Cst。
返回参照图2，驱动电路20输出用于驱动显示面板10的信号和电压。为此，驱动电路20可以包括数据驱动器21和定时控制器22。
数据驱动器21从定时控制器22接收数字视频数据DATA和源极控制信号DCS。数据驱动器21根据源极控制信号DCS将数字视频数据DATA转换为模拟数据电压，并将其提供至显示面板10的数据线D1至Dm。
定时控制器22从主机系统接收数字视频数据DATA和定时信号。定时信号可以包括垂直同步信号、水平同步信号、数据使能信号和点时钟。主机系统可以是智能电话或平板PC的应用处理器、监视器或TV的片上系统。
扫描驱动器30从定时控制器22接收扫描控制信号SCS。扫描驱动器30根据扫描控制信号SCS生成扫描信号，并将其提供给显示面板10的扫描线S1至Sn。扫描驱动器30可以包括多个晶体管，并且可以形成在显示面板10的非显示区域NDA中。此外，扫描驱动器30可以由集成电路形成，并且在这种情况下，可以安装在附接至显示面板10的另一侧的栅极柔性膜上。
电源电路50从主电源生成用于驱动显示面板10的发光器件LD的高电位电压VDD和低电位电压VSS，并且电源电路可以向显示面板10的高电位电压线和低电位电压线提供VDD和VSS。此外，电源电路50可以从主电源生成并提供用于驱动驱动电路20和扫描驱动器30的驱动电压。
接下来，图4是图1的显示装置中的第一面板区域A1的放大图。
参照图4，根据实施方式的显示装置100可以通过借助于平铺机械地和电地连接诸如第一面板区域A1的多个面板区域来制造。
第一面板区域A1可以包括针对每个单位像素(图2中的PX)布置的多个发光器件150。
例如，单位像素PX可以包括第一子像素PX1、第二子像素PX2和第三子像素PX3。例如，多个红色发光器件150R设置在第一子像素PX1中，多个绿色发光器件150G设置在第二子像素PX2中，并且多个蓝色发光器件150B设置在第三子像素PX3中。单位像素PX还可以包括未设置发光器件的第四子像素，但不限于此。此外，发光器件150可以为半导体发光器件。
接下来，图5是沿着图4中的区域A2的线B1-B2截取的截面图。
参照图5，实施方式的显示装置100可以包括基板200a、彼此间隔开的布线201a和202a、第一绝缘层211a、第二绝缘层211b、第三绝缘层206以及多个发光器件150。
布线可以包括彼此间隔开的第一布线201a和第二布线202a。第一布线201a和第二布线202a可以用作用于向面板中的发光器件150施加功率的面板布线，并且在发光器件150的自组装的情况下，第一布线201a和第二布线202a也可以用作用于生成介电泳力的组装电极。
布线201a和202a可以由透明电极(ITO)形成或者包括具有优异导电性的金属材料。例如，布线201a和202a可以由钛(Ti)、铬(Cr)、镍(Ni)、铝(Al)、铂(Pt)、金(Au)、钨(W)、钼(Mo)或其合金中的至少一者形成。
第一绝缘层211a可以设置在第一布线201a与第二布线202a之间，并且第二绝缘层211b可以设置在第一布线201a与第二布线202a上。第一绝缘层211a和第二绝缘层211b可以是氧化物膜、氮化物膜等，但不限于此。
发光器件150可以包括红色发光器件150R、绿色发光器件150G和蓝色发光器件150B以分别形成子像素，但不限于此。发光器件150可以包括分别实现红色和绿色的红色磷光体和绿色磷光体。
基板200a可以由玻璃或聚酰亚胺形成。此外，基板200a可以包括诸如聚萘二甲酸乙二醇酯(PEN)或聚对苯二甲酸乙二醇酯(PET)的柔性材料。另外，基板200可以由透明材料制成，但不限于此。基板200a可以用作面板中的支承基板，并且可以在自组装发光器件时用作用于组装的基板。
第三绝缘层206可以包括诸如聚酰亚胺、PEN或PET的绝缘和柔性材料，并且可以与基板200a一体地形成以形成一个基板。
第三绝缘层206可以是具有粘接性和导电性的导电粘接层，并且导电粘接层可以是柔性的以实现显示装置的柔性功能。例如，第三绝缘层206可以是各向异性导电膜(ACF)或导电粘接层(例如，各向异性导电介质或包括导电颗粒的溶液)。导电粘接层可以是在与厚度垂直的方向上导电但在与厚度水平的方向上电绝缘的层。
第一布线201a与第二布线202a之间的距离形成为小于发光器件150的宽度和组装孔203H的宽度，以使得可以更精确地固定使用电场的发光器件150的组装位置。
第三绝缘层206形成在第一布线201a和第二布线202a上以保护第一布线201a和第二布线202a免受流体1200的影响，并且第三绝缘层206可以防止流过两个布线201a和202a的电流泄漏。第三绝缘层206可以由单层或多层无机绝缘体(例如，二氧化硅或氧化铝)或有机绝缘体形成。
另外，第三绝缘层206可以包括诸如聚酰亚胺、PEN、PET的绝缘和柔性材料，并且可以与基板200一体地形成以形成单个基板。
第三绝缘层206具有阻挡壁，并且阻挡壁可以形成组装孔203H。例如，第三绝缘层206可以包括组装孔203H，发光器件150通过该组装孔203H插入(参照图6)。因此，在自组装期间，发光器件150可以容易地插入第三绝缘层206的组装孔203H中。组装孔203H可以称为插入孔、固定孔或对准孔。
组装孔203H可以具有与待组装在对应位置处的发光器件150的形状相对应的形状和尺寸。因此，可以防止其它发光器件组装在组装孔203H中或可以防止组装多个发光器件。
接下来，图6是示出了通过自组装方法将根据实施方式的发光器件组装在基板上的示例的图，并且图7是图6的区域A3的局部放大图。并且图7是例示了为了便于解释而使区域A3旋转180度的状态的图。
将参照图6和图7描述根据实施方式的半导体发光器件通过使用电磁场的自组装方法组装在显示面板中的示例。
稍后将描述的组装基板200也可以在组装发光器件之后用作显示装置中的面板基板200a，但是实施方式不限于此。
参照图6，半导体发光器件150可以被放入填充有流体1200的腔室1300中，并且半导体发光器件150通过从组装装置1100生成的磁场可以移动到组装基板200。在这种情况下，组装基板200的组装孔203H附近的发光器件150可以通过组装电极的电场通过介电泳力组装在组装孔230中。流体1200可以是诸如超纯水的水，但不限于此。腔室可以称为水浴、容器、器皿等。
在将半导体发光器件150放入腔室1300之后，可以将组转基板200设置在腔室1300上。根据一个实施方式，可以将组转基板200引入到腔室1300中。
参照图7，半导体发光器件150可以实现为所示的垂直半导体发光器件，但不限于此，并且可以采用水平发光器件。
半导体发光器件150可以包括具有磁性材料的磁性层(未示出)。磁性层可以包括诸如镍(Ni)的磁性金属。由于注入到流体中的半导体发光器件150可以包括磁性层，所以它可以通过从组装装置1100生成的磁场移动至组装基板200。磁性层可以设置在发光器件的上方或下方或两侧。
半导体发光器件150可以包括围绕顶表面和侧表面的钝化层156。钝化层156可以通过使用诸如二氧化硅或氧化铝的无机绝缘体通过PECVD、LPCVD、溅射淀积等形成。另外，钝化层156可以通过旋涂诸如光刻胶或聚合物材料的有机材料的方法形成。
半导体发光器件150可以包括第一导电型半导体层152a、第二导电型半导体层152c和设置在第一导电型半导体层152a与第二导电型半导体层152c之间的有源层152b。第一导电型半导体层152a可以为n型半导体层，并且第二导电型半导体层152c可以为p型半导体层，但不限于此。
第一电极层154a可以设置在第一导电型半导体层152a上，并且第二电极层154b可以设置在第二导电型半导体层152c上。为此，第一导电型半导体层152a或第二导电型半导体层152c的部分区域可以露出于外部。因此，在将半导体发光器件150组装在组装基板200上之后，可以在显示装置的制造工艺中蚀刻钝化层156的一部分。
组装基板200可以包括与待组装的半导体发光器件150中的每一者相对应的一对第一组装电极201和第二组装电极202。第一组装电极201和第二组装电极202可以通过按多个层层叠单个金属、金属合金或金属氧化物来形成。例如，第一组装电极201和第二组装电极202可以形成为包括Cu、Ag、Ni、Cr、Ti、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au或Hf中的至少一者，但不限于此。
另外，第一组装电极201和第二组装电极202可以形成为包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锌锡(IZTO)、氧化铟铝锌(IAZO)、IGZO(氧化铟镓锌)、IGTO(氧化铟镓锡)、AZO(氧化铝锌)、ATO(氧化锑锡)、GZO(镓锌氧化物)、IZO(IZO氮化物)、AGZO(Al-GaZnO)、IGZO(In-Ga ZnO)、ZnO、IrOx、RuOx、NiO、RuOx/ITO、Ni/IrOx/Au或Ni/IrOx/Au/ITO中的至少一者，并且不限于此。
第一组装电极201、第二组装电极202在施加交流电压时发射电场，插入到组装孔203H中的半导体发光器件150可以通过介电泳力而固定。第一组装电极201与第二组装电极202之间的距离可以小于半导体发光器件150的宽度和组装孔203H的宽度，可以更精确地固定使用电场的半导体发光器件150的组装位置。
在第一组装电极201和第二组装电极202上形成绝缘层212以保护第一组装电极201和第二组装电极202免受流体1200的影响，并且可以防止流过第一组装电极201和第二组装电极202的电流泄漏。例如，绝缘层212可以由单层或多层无机绝缘体(例如，二氧化硅或氧化铝)或有机绝缘体形成。绝缘层212可以具有最小厚度以防止在组装半导体发光器件150时损坏第一组装电极201和第二组装电极202，并且其可以具有用于半导体发光器件150稳定组装的最大厚度。
阻挡壁207可以形成在绝缘层212上。阻挡壁207的一部分可以定位在第一组装电极201和第二组装电极202上，并且剩余区域可以定位在组装基板200上。
另一方面，当制造组装基板200时，形成在绝缘层212的整个上部上的阻挡壁的一部分被移除，可以形成半导体发光器件150中的每一者被组合并组装到组装基板200的组装孔203H。
半导体发光器件150联接到的组装孔203H形成在组装基板200中，并且形成组装孔203H的表面可以与流体1200接触。组装孔203H可以引导半导体发光器件150的准确组装位置。
此外，组装孔203H可以具有与待组装在对应位置处的半导体发光器件150的形状相对应的形状和尺寸。因此，可以防止组装其它半导体发光器件或在组装孔203H中组装多个半导体发光器件。
返回参照图6，在将组装基板200设置在腔室中之后，用于施加磁场的组装装置1100可以沿着组装基板200移动。组装装置1100可以是永磁体或电磁体。
组装装置1100可以在与组装基板200接触的同时移动，以便使由磁场施加到流体1200中的面积最大化。根据一个实施方式，组装装置1100可以包括多个磁性材料或具有与组装基板200的大小相对应的大小的磁性材料。在这种情况下，组装装置1100的移动距离可以被限制在预定范围内。
腔室1300中的半导体发光器件150可以通过由组装装置1100生成的磁场朝向组装装置1100和组装基板200移动。
参照图7，半导体发光器件150朝向组装装置1100移动，其可以通过由组装基板的组装电极的电场形成的介电泳力(DEP力)进入组装孔203H并且固定到组装孔203H中。
具体地，第一组装布线201和第二组装布线202可以通过交流电源形成电场，并且通过该电场，可以在组装布线201与202之间形成介电泳力。半导体发光器件150可以通过该介电泳力固定到组装基板200上的组装孔203H。
此时，发光器件150与组装在组装基板200的组装孔203H上的组装电极之间形成预定焊接层(未示出)，以改善发光器件150的接合力。
另外，在组装之后，可以在组装基板200的组装孔203H中形成模制层(未示出)。模制层可以是透明树脂或包括反射材料和散射材料的树脂。
通过使用上述电磁场的自组装方法，可以快速减少半导体发光器件中的每一者组装在基板上所需的时间，从而可以更快速且更经济地实现大面积高像素显示。
接下来，图8a至图8b是例示了根据内部技术的显示装置300中的自组装的图式，并且图8c是根据内部技术的显示装置中的自组装的图片。
在根据内部技术的显示装置300中，通过接合工艺使第一组装电极201或第二组装电极202与半导体发光器件150的接合金属155接触。
然而，为了解决当半导体发光器件150小型化时接合面积也减小的问题，如图8a至图8b所示，使用省略现有Vdd线并且将其作用完全开放到电极布线的一侧的方法。
然而，当使用该方法时，通过流体中的DEP吸引到第一组装电极201的半导体发光器件150与第一组装电极201接触并且变得导电。因此，电场力集中在由于绝缘层212而未开放的第二组装电极202上，因此，存在组装在一个方向上偏置的问题。
此外，参照图8b和图8c，半导体发光器件150的接合金属155与用作面板电极的第一组装电极201之间的接触面积C非常小，因此可能发生不良接触。
也就是说，根据未公开的内部技术，即使自组装需要DEP力，但由于DEP力的均匀控制的难度，所以也存在以下问题：在使用自组装的组装期间，半导体发光器件在组装孔中倾斜到不同位置。
另外，由于半导体发光器件的这种倾斜现象，所以在后续电接触工艺中降低了电接触特性，从而导致有缺陷的照明率和较低的生产率。
因此，根据未公布的内部技术，自组装需要DEP力，但是当使用DEP力时，存在由于倾斜现象而减小电接触特性的技术矛盾。
接下来，图8d是例示了在根据内部技术的自组装期间可能发生的倾斜现象的图，并且图8e是根据内部技术的显示装置中的自组装的图片。
根据内部技术，在组装基板200上的第一组装电极201和第二组装电极202上设置绝缘层212，在通过组装和组装阻挡壁207设置的组装孔220H中执行通过半导体发光器件150的介电泳力的自组装。然而，根据内部技术，电场力集中在第二组装电极202上，因此，存在组装在一个方向上偏置的问题，因此研究了未正确地执行自组装的问题以及组装孔220H中的倾斜问题。
接下来，参照图9至图13，将说明根据第一实施方式(在下文中，“第一实施方式”简称为‘实施方式’)的具有半导体发光器件的显示装置301。
图9是根据实施方式的包括半导体发光器件的显示装置301的截面图。
图10是根据实施方式的包括半导体发光器件的显示装置301的第一组装电极结构201S的示例性图。
另一方面，在第一内部技术(参照图7)中，在第一组装电极和第二组装电极水平地设置在相同高度的水平组装电极结构中，在电极的上部形成绝缘层。因此，在第一内部技术的情况下，当半导体发光器件是垂直LED时，难以在没有单独的工艺的情况下电连接LED组装电极和下电极。但是，随着LED芯片的大小变小，水平组装电极结构之间的间隙变小，难以形成信号施加电极，并且也存在LED芯片组装成倾斜状态的问题。
另一方面，在根据第二内部技术的垂直不对称电极结构(参照图8a)中，由于第一组装电极201在半导体发光器件的绝缘层和接合金属155上的接合，所以可以施加LED发光信号。另一方面，由于组装电极结构是非对称的，因此电场分布也是不对称地形成的，并且可能在组装半导体发光器件时倾斜到一侧。此外，由于第一组装电极201与绝缘层上的接合金属155之间的接合面积小，因此随着发光芯片的尺寸变小，难以施加信号。
实施方式的技术问题之一是解决使用介电泳(DEP)的自组装方法中因DEP力的不均匀而导致的低自组装率的问题。
另外，实施方式的技术问题之一是解决遮蔽效果的问题：由于DEP力的分布不仅强烈地成在组装孔内部而且还强烈地形成在组装孔的上侧，所以不是组装目标的半导体发光器件阻挡了组装孔的入口，从而使得待组装的半导体发光器件无法进入组装孔。
返回参照图9，根据实施方式的具有半导体发光器件的显示装置301可以包括基板200、设置在基板200上的第一组装电极210、设置在第一组装电极210上方的第二组装电极220、设置在第一组装电极210与第二组装电极220之间的绝缘层212、包括第二组装电极220的组装孔220H的组装阻挡壁207以及设置在组装孔220H中并且电连接至第二组装电极220的半导体发光器件150。
接下来，参照图10，根据第一实施方式的组装电极结构201S可以包括一部分位于分支的第二组装电极220之间的第一组装电极和第二组装电极220。第一组装电极210和第二组装电极220可以不在上部和下部交叠。
第二组装电极220可以包括第二主体电极部220a、第二-第一分支电极部220b和第二-第二分支电极部220c。并且，第二-第一分支电极部220b和第二-第二分支电极部220c从第二主体电极部220a向第一组装电极210方向延伸，并且彼此间隔开。
第一组装电极210可以包括第一主体电极部210a和从第一主体电极部210a向第二组装电极220方向延伸的第一延伸电极部210b。
第一延伸电极部210b可以定位在第二-第一分支电极部220b与第二-第二分支电极部220c之间。
第一延伸电极部210b可以包括第一扩展电极部210c。第一扩展电极部210c可以具有与半导体发光器件150的水平截面相对应的形状。例如，第一扩展电极部210c可以具有圆形形状、椭圆形形状或多边形形状，但不限于此。
第一延伸电极部210b可以包括从第一扩展电极部210c向第二主体电极部220a方向延伸的第一-第二延伸电极部210d。
在实施方式中，由于第一组装电极210设置在分支的第二组装电极220之间，因此存在能够在组装孔的中央处分布均匀的Dep力以提高组装率的技术效果。
例如，根据实施方式，由于分支的第二组装电极220的内部具有弯曲凹部220R，并且第一组装电极210具有与弯曲凹部相对应的第一扩展电极部210c，所以存在在组装孔的内圆周周围均匀集中强DEP力的特殊技术效果。
根据实施方式，通过控制第二组装电极220和第一组装电极210的结构形状，第一组装电极和第二组装电极两端的有效电极面积大于笔直组装电极结构。因此，可以增大组装电极的电容，并且DEP力可以变大，这可以增大组装力。由此，存在能够围绕组装孔的内围均匀地集中强DEP力的技术效果。
另外，根据实施方式，设置在组装孔中央的第一组装电极的中央区域可以包括具有与半导体发光器件的水平截面相对应的圆形形状、椭圆形形状或多边形形状的第一扩展电极部210c。
由此，即使在LED芯片上不具有或存在微弱的DEP力并且倾斜的LED芯片进入，LED芯片也可以从中央向外部滑动并且在LED芯片周围形成DEP力，并且存在LED芯片可以在组装孔的中央不倾斜的情况下被正确地组装的特殊技术效果。
另外，根据实施方式，由于第二组装电极220关于第一组装电极210对称，因此DEP力的左侧和右侧是均匀的。此外，与组装孔的中央对准，存在如下技术效果：通过以与半导体发光器件的水平截面相对应的形状形成第一组装电极的形状，可以将DEP力均匀地施加至LED芯片的外壳。
还参照图9，在实施方式中，关于将组装信号施加至第一组装电极210和第二组装电极220的方法，第一组装电极210和第二组装电极220可以施加有AC信号。此时，V+/V-信号可以施加至作为下电极的第一组装电极210，并且作为上电极的第二组装电极220可以接地。
根据实施方式，当V+/V-电压被施加至作为上电极的第二组装电极220时，在LED组装期间，可能在半导体发光器件150的下电极与组装基板的第二组装电极220之间出现电流。由此，可能导致电压降，并且可能减小所施加的电压。
在这种情况下，在相邻单元中LED组装得越多，就会发生越多的电压降，并且施加到组装部件的电压减小，这可能会弱化组装力。
因此，作为上电极的第二组装电极220接地，并且作为下电极的第一组装电极210被施加至V+/V，存在防止电压降并且能够维持高组装力的特殊效果。
具体地，本发明中的将作为上电极的第二组装电极220接地的原因是通过在除了组装区域之外的区域中充当电场屏蔽来获得将半导体发光器件附接至阻挡壁的效果最小化的特殊技术效果。
例如，根据实施方式，可以通过组装孔的上侧的电场屏蔽将DEP力的分布强且均匀地分布在组装孔的内部中央处，并且可以在组装孔的上侧微弱地控制分布强度。由此，存在如下特殊技术效果：可以防止非组装的半导体发光器件位于组装孔的上侧而阻挡组装孔的入口，并且能够解决待组装的半导体发光器件无法进入组装孔的遮蔽效果的问题。
根据应用了实施方式的电场(E场)梯度分布，组装阻挡壁207的组装孔的上侧的E场(log)约为6(基于对数尺度)，并且与其它内部技术相比，E场数据低约1000倍至10000倍。
因此，根据实施方式，随着V+/V-信号被施加至作为下电极的第一组装电极210并且作为上电极的第二组装电极220接地，可以实现具有电屏蔽效果的垂直型对称组装电极结构。因此，在组装阻挡壁周围的E场梯度可以更小以使得DEP力的分布强且均匀地分布在组装孔的中央，并且分布的强度可以在组装孔的上侧被控制得较小。
因此，根据实施方式，通过防止非组装半导体发光器件位于组装孔的上侧，可以无法阻挡组装孔的入口。并且，存在以下特殊技术效果：通过解决待组装的半导体发光器件无法进入组装孔的屏蔽效果的问题将DEP力集中在待均匀组装的组装孔上，可以显著提高组装生产率。
接下来，图11a至图11b是例示了使用根据第一实施方式的包括半导体发光器件显示装置的组装电极结构201S的显示装置301的组装的图。并且图12是根据第一实施方式的显示装置中的自组装照片。
参照图11a至图11b，半导体发光器件150可以定位在包括第一组装电极结构201S的显示装置301的组装孔220H上。
在这种情况下，在实施方式的第一组装电极结构201S中，由于第一组装电极210设置在分支的第二组装电极220之间，因此存在如下技术效果：通过在组装孔中央中分布均匀的Dep力来确保提高组装率。
另外，根据实施方式，由于第二组装电极220关于第一组装电极210对称，因此DEP力的左侧和右侧是均匀的。此外，与组装孔的中央对准，存在如下技术效果：通过以与半导体发光器件的水平截面相对应的形状形成第一组装电极的形状，可以将DEP力均匀地施加至LED芯片的外壳。
另外，根据实施方式，设置在组装孔中央的第一组装电极的中央区域可以包括具有与半导体发光器件的水平截面相对应的圆形形状、椭圆形形状或多边形形状的第一扩展电极部210c。
由此，即使在LED芯片上不具有或存在微弱的DEP力并且倾斜的LED芯片进入，LED芯片也可以如图12所示从中央向外部滑动并且在LED芯片周围形成DEP力。此外，存在LED芯片可以在组装孔的中央不倾斜的情况下被正确地组装的特殊技术效果。
另外，根据实施方式，由于V+/V-信号被施加至作为下电极的第一组装电极210并且作为上电极的第二组装电极接地，因此存在能够防止电压降并维持高组装力的特殊技术效果。
另外，根据实施方式，可以通过组装孔的上侧的电场屏蔽将DEP力的分布强且均匀地分布在组装孔的内部中央处，并且可以在组装孔的上侧微弱地控制分布强度。由此，存在如下特殊技术效果：可以防止非组装的半导体发光器件位于组装孔的上侧而阻挡组装孔的入口，并且能够解决待组装的半导体发光器件无法进入组装孔的遮蔽效果的问题。
接下来，图13是包括半导体发光器件显示装置的组装电极结构201S的显示装置301的截面图。
参照图13，可以在组装孔220H中填充预定透光树脂251，并且第二面板布线260可以形成为电连接至半导体发光器件150。
在实施方式中，存在如下技术效果：通过加宽可以用作通往半导体发光器件的电极的面板电极的第二组装电极220的电接触面积以使得照明率显著提高来改善电接触特性。
另外，根据实施方式，存在如下技术效果：通过将第一组装电极和第二组装电极以三维方式设置在上部与下部之间，能够实现超高分辨率。
接下来，图14是半导体发光器件显示装置的第二组装电极结构202S的平面图。
第二组装电极结构202S可以采用上述第一组装电极结构201S的技术特性。
在第二组装电极结构202S中，第二组装电极220可以包括第二主体电极部220a、第二-第一分支电极部220b和第二-第二分支电极部220c。并且，第二-第一分支电极部220b和第二-第二分支电极部220c可以从第二主体电极部220a向第一组装电极210方向延伸，并且彼此间隔开。
在第二组装电极结构202S中，第一组装电极210可以包括第一主体电极部210a和从第一主体电极部210a向第二组装电极220方向延伸的第一延伸电极部210b。第一延伸电极部210b可以定位在第二-第一分支电极部220b与第二-第二分支电极部220c之间。
第一延伸电极部210b可以包括第一扩展电极部210c。第一扩展电极部210c可以具有与半导体发光器件150的水平截面相对应的形状。例如，第一扩展电极部210c可以具有圆形形状、椭圆形形状或多边形形状，但不限于此。
在实施方式中，由于第一组装电极210设置在分支的第二组装电极220之间，因此存在在组装孔的中央处分布均匀的Dep力以提高组装率的技术效果。
例如，根据一个实施方式，分支的第二组装电极的内部具有弯曲凹部220R，并且第一组装电极具有与弯曲凹部相对应的第一扩展电极部210c，使得存在在组装孔的内周周围均匀集中强DEP力的特殊技术效果。
接下来，图15是半导体发光器件显示装置的第三组装电极结构203S的平面图。
第三组装电极结构203S可以采用上述第一组装电极结构201S的技术特性。
在第三组装电极结构203S中，第二组装电极220可以包括第二主体电极部220a、第二-第一分支电极部220b和第二-第二分支电极部220c。并且，第二-第一分支电极部220b和第二-第二分支电极部220c可以从第二主体电极部220a向第一组装电极210方向延伸，并且彼此间隔开。
第二-第一分支电极部220b或第二-第二分支电极部220c可以包括第二分支主体部220b1、在第一延伸电极部210b的方向上从第二分支主体部220b1延伸的第二分支突出部220b2以及与第一扩展电极部210c的形状相对应的第二凹部220r。
在实施方式中，第二-第一分支电极部220b与第二-第二分支电极部220c之间的距离远离相应的第二分支主体部220b1，并且第二分支突出部220b2设置在将形成DEP力的位置处，并且通过包括与第一扩展电极部210c的形状相对应的第二凹部220R，存在在组装孔的中央和组装孔的内圆周周围均匀地集中强DEP力的特殊技术效果。
接下来，图16是根据第二实施方式的包括半导体发光器件的显示装置302的截面图。并且图17是根据第二实施方式的包括半导体发光器件的显示装置302的第一组装电极结构201S的示例性图。
根据第二实施方式的包括半导体发光器件的显示装置302可以采用根据上述第一实施方式的包括半导体发光器件的显示装置301的技术特征。在下文中，将主要描述第二实施方式的主要特征。
参照图16，根据第二实施方式的半导体发光器件的显示装置302可以包括基板200、设置在基板200上的第一组装电极210、设置在第一组装电极210上方的第二组装电极220、设置在第一组装电极210与第二组装电极220之间的绝缘层212、设置在绝缘层212和第二组装电极220上的第二绝缘层214、包括预定组装孔220H并且设置在第二绝缘层214上的组装阻挡壁207以及设置在组装孔220H中的半导体发光器件150。
接下来，参照图17，根据第二实施方式的组装电极结构201S可以包括分支的第二组装电极220和部分地定位在第二组装电极220之间的第一组装电极210。第一组装电极210和第二组装电极220可以不在上部和下部交叠。
接下来，图18a至图18b是例示了使用根据第二实施方式的半导体发光器件显示装置302的组装的图。并且图19是根据第二实施方式的半导体发光器件显示装置302的截面图。
参照图18a至图18b，半导体发光器件150可以定位在根据第二示例性实施方式的半导体显示装置302的组装孔220H上。
根据实施方式，由于第一组装电极210设置在分支的第二组装电极220之间，所以在组装孔的中央处分布均匀的Dep力，并且存在改善正常组装率的技术效果。
另外，根据第二实施方式，由于第二组装电极220关于第一组装电极210对称，因此DEP力在左侧和右侧是均匀的，并且第一组装电极的形状是以根据组装孔的中央的圆形形状、椭圆形形状或多边形形状制造的，并且存在能够将DEP力均匀地施加至LED芯片的外壳的技术效果。
另外，根据实施方式，由于V+/V-信号被施加至作为下电极的第一组装电极210并且作为上电极的第二组装电极220接地，因此存在能够防止电压降并维持高组装力的特殊技术效果。
例如，根据实施方式，可以通过组装孔的上侧的电场屏蔽将DEP力的分布强且均匀地分布在组装孔的内部中央处，并且可以在组装孔的上侧微弱地控制分布强度。由此，存在如下特殊技术效果：可以防止非组装的半导体发光器件位于组装孔的上侧而阻挡组装孔的入口，并且能够解决待组装的半导体发光器件无法进入组装孔的遮蔽效果的问题。
接下来，参照图19，可以去除第二绝缘层214的一部分以暴露第二组装电极220的顶表面。此后，可以形成对第二组装电极220的暴露的上表面和半导体发光器件150的一侧进行连接的连接电极261。
此后，可以在组装孔220H中填充预定透光树脂251，并且可以形成电连接至半导体发光器件150的第二面板布线260。
接下来，图20是根据第三实施方式的包括半导体发光器件的显示装置303的截面图。并且图21是根据第三实施方式的包括半导体发光器件的显示装置303的第一组装电极结构201S的示例性图。
根据第三实施方式的具有半导体发光器件的显示装置303可以采用根据上述第一实施方式或第二实施方式的包括半导体发光器件的显示装置301和302的技术特征。在下文中，将主要描述第三实施方式的主要特征。
参照图20，根据第三实施方式的具有半导体发光器件的显示装置303可以包括基板200、设置在基板200上并且被布置成分支的第二组装电极、设置在第二组装电极220之间的第一组装电极210A、设置在第一组装电极210A和第二组装电极220之间的绝缘层212以及包括预定组装孔220H并且设置在第二组装电极220和绝缘层212上的组装阻挡壁207以及设置在组装孔220H中的半导体发光器件150。
第一组装电极210A和第二组装电极220可以在水平方向上设置在相同高度处。
接下来，参照图21，根据实施方式的组装电极结构201S可以包括其中一部分定位在分支的第二组装电极220之间的第一组装电极201A以及第二组装电极220。第一组装电极210A和第二组装电极220可以不垂直地交叠。
接下来，图22a至图22b是例示了使用根据第三实施方式的半导体发光器件显示装置303的组装的图。图23是根据第三实施方式的半导体发光器件显示装置303的截面图。
参照图22a至图22b，半导体发光器件150可以定位在根据第三示例性实施方式的半导体显示装置303的组装孔220H上。
根据实施方式，由于第一组装电极210A设置在分支的第二组装电极220之间，所以在组装孔的中央处分布均匀的Dep力，并且获得了改善组装率的技术效果。
另外，根据第二实施方式，由于第二组装电极220关于第一组装电极210对称，因此DEP力在左侧和右侧是均匀的，并且第一组装电极的形状是以根据组装孔的中央的圆形形状、椭圆形形状或多边形形状制造的，并且存在能够将DEP力均匀地施加至LED芯片的外壳的技术效果。
另外，根据实施方式，由于V+/V-信号被施加至第一组装电极210并且第二组装电极接地，因此存在能够防止电压降并维持高组装力的特殊技术效果。
例如，根据实施方式，可以通过组装孔的上侧的电场屏蔽将DEP力的分布强且均匀地分布在组装孔的内部中央处，并且可以在组装孔的上侧微弱地控制分布强度。由此，存在如下特殊技术效果：可以防止非组装的半导体发光器件位于组装孔的上侧而阻挡组装孔的入口，并且能够解决待组装的半导体发光器件无法进入组装孔的遮蔽效果的问题。
接下来，参照图23，可以在组装孔220H中填充预定透光树脂251。并且可以形成电连接至半导体发光器件150的第二面板布线260。
此时，根据实施方式，存在如下技术效果：第一组装电极210A和第二组装电极220与第二面板布线260相对并且具有相同的极性，并且可以用作第一面板布线。
因此，根据实施方式，因为半导体发光器件150与第一面板布线之间的接触面积显著增大，所以载流子注入效率得到提高，并且存在显著改善半导体发光器件显示器的亮度的特殊技术效果。
基于根据实施方式的半导体发光器件显示装置的组装基板结构和包括其的显示装置，在使用介电泳(DEP)的自组装方法中，存在能够解决由于DEP力的不均匀性而导致的低自组装率的问题的技术效果。
根据实施方式，通过控制第二组装电极220和第一组装电极210的结构形状，第一组装电极和第二组装电极两端的有效电极面积大于笔直组装电极结构。因此，可以增大组装电极的电容，并且DEP力可以变大，这可以增大组装力。由此，存在能够在组装孔的内周周围均匀地集中强DEP力的技术效果。
另外，根据实施方式，设置在组装孔中央的第一组装电极的中央区域可以由具有与LED芯片的水平截面形状(例如，圆形、椭圆形或多边形)相对应的形状的金属形成。由此，即使在LED芯片上不具有或存在微弱的DEP力并且倾斜的LED芯片进入，LED芯片也可以从中央向外部滑动并且在LED芯片周围形成DEP力，并且存在LED芯片可以在组装孔的中央不倾斜的情况下被正确地组装的特殊技术效果。
另外，根据实施方式，由于第二组装电极220关于第一组装电极对称，因此DEP力在左侧和右侧是均匀的，并且第一组装电极的形状是以根据组装孔的中央的圆形形状、椭圆形形状或多边形形状制造的，并且存在能够将DEP力均匀地施加至LED芯片的外壳的技术效果。
另外，根据实施方式，由于V+/V-信号被施加至作为下电极的第一组装电极210并且作为上电极的第二组装电极220接地，因此存在能够防止电压降并维持高组装力的特殊技术效果。
例如，根据实施方式，可以通过组装孔的上侧的电场屏蔽将DEP力的分布强且均匀地分布在组装孔的内部中央处，并且可以在组装孔的上侧微弱地控制分布强度。由此，存在如下特殊技术效果：可以防止非组装的半导体发光器件位于组装孔的上侧而阻挡组装孔的入口，并且能够解决待组装的半导体发光器件无法进入组装孔的遮蔽效果的问题。
另外，根据实施方式，存在如下技术效果：通过将第一组装电极和第二组装电极以三维方式设置在上部与下部之间，能够实现超高分辨率。
另外，根据实施方式，存在如下技术效果：与第二面板布线260相对的第一组装电极210A和第二组装电极220可以具有相同极性，并且可以用作第一面板布线。
因此，根据实施方式，因为半导体发光器件150与第一面板布线之间的接触面积显著增大，所以载流子注入效率得到提高，并且存在显著改善半导体发光器件显示器的亮度的特殊技术效果。
以上详细描述不应被解释为在所有方面都是限制性的，并且应当被认为是示例性的。应当通过对所附权利要求的合理解释来确定实施方式的范围，并且在实施方式的范围内包括实施方式的等效范围内的所有修改例。
工业实用性
实施方式可以应用于显示图像或信息的显示领域。
实施方式可以应用于使用半导体发光器件显示图像或信息的显示领域。
实施方式可以应用于使用微米级或纳米级半导体发光器件显示图像或信息的显示领域。

Claims (20)

1.一种半导体发光器件显示装置，所述半导体发光器件显示装置包括：
基板；
第一组装电极，所述第一组装电极设置在所述基板上；
第二组装电极，所述第二组装电极被分支并设置在所述第一组装电极上方；
绝缘层，所述绝缘层设置在所述第一组装电极与所述第二组装电极之间；
组装阻挡壁，所述组装阻挡壁包括组装孔并设置在所述第二组装电极上；以及
半导体发光器件，所述半导体发光器件设置在所述组装孔中并且电连接至所述第二组装电极。
2.根据权利要求1所述的半导体发光器件显示装置，其中，所述第二组装电极包括第二主体电极部以及在所述第一组装电极的方向上从所述第二主体电极部延伸并且彼此间隔开的第二-第一分支电极部、第二-第二分支电极部，并且
其中，所述第一组装电极设置在所述第二-第一分支电极部与所述第二-第二分支电极部之间。
3.根据权利要求1所述的半导体发光器件显示装置，其中，所述第一组装电极和所述第二组装电极彼此不垂直地交叠。
4.根据权利要求2所述的半导体发光器件显示装置，其中，所述第一组装电极包括第一主体电极部和在所述第二组装电极的方向上从所述第一主体电极部延伸的第一延伸电极部。
5.根据权利要求4所述的半导体发光器件显示装置，其中，所述第一延伸电极部设置在所述第二-第一分支电极部与所述第二-第二分支电极部之间。
6.根据权利要求5所述的半导体发光器件显示装置，其中，所述第一延伸电极部包括具有与所述半导体发光器件的水平截面相对应的形状的第一扩展电极部。
7.根据权利要求6所述的半导体发光器件显示装置，其中，所述第一延伸电极部包括在所述第二主体电极部的方向上从所述第一扩展电极部延伸的第一-第二延伸电极部。
8.根据权利要求7所述的半导体发光器件显示装置，其中，所述第二-第一分支电极部或所述第二-第二分支电极部在其内侧包括弯曲凹部，
其中，所述第一扩展电极部具有与所述弯曲凹部相对应的形状。
9.根据权利要求8所述的半导体发光器件显示装置，其中，所述第二-第一分支电极部或所述第二-第二分支电极部包括第二分支主体部、在所述第一延伸电极部的方向上从所述第二分支主体部延伸的第二分支突出部以及与所述第一扩展电极部在所述第二分支突出部中的所述形状相对应的第二凹部。
10.根据权利要求1至9中的任一项所述的半导体发光器件显示装置，其中，V+/V-信号被施加至所述第一组装电极，并且所述第二组装电极接地。
11.一种半导体发光器件的显示装置，所述半导体发光器件的显示装置包括：
基板；
第一组装电极，所述第一组装电极设置在所述基板上；
第二组装电极，所述第二组装电极设置在所述第一组装电极上；
绝缘层，所述绝缘层设置在所述第一组装电极与所述第二组装电极之间；
第二绝缘层，所述第二绝缘层设置在所述第二组装电极和所述绝缘层上；
组装阻挡壁，所述组装阻挡壁包括组装孔并设置在所述第二组装电极上；以及
半导体发光器件，所述半导体发光器件设置在所述组装孔中。
12.根据权利要求11所述的半导体发光器件的显示装置，所述半导体发光器件的显示装置还包括连接电极，所述连接电极对所述第二组装电极的通过去除所述第二绝缘层的一部分而暴露的上表面和所述半导体发光器件的一侧进行连接。
13.根据权利要求11所述的半导体发光器件的显示装置，其中，所述第二组装电极包括第二主体电极部以及在所述第一组装电极的方向上从所述第二主体电极部延伸并且彼此间隔开的第二-第一分支电极部和第二-第二分支电极部，并且
其中，所述第一组装电极设置在彼此间隔开的所述第二-第一分支电极部与所述第二-第二分支电极部之间。
14.根据权利要求13所述的半导体发光器件的显示装置，其中，所述第一组装电极包括第一主体电极部和在所述第二组装电极的方向上从所述第一主体电极部延伸的第一延伸电极部，并且
其中，所述第一延伸电极部包括具有与所述半导体发光器件的水平截面相对应的形状的第一扩展电极部。
15.根据权利要求1至14中的任一项所述的半导体发光器件的显示装置，其中，第二-第一分支电极部或第二-第二分支电极部在其内部包括弯曲凹部，并且第一扩展电极部包括与所述弯曲凹部相对应的形状。
16.一种半导体发光器件显示装置，所述半导体发光器件显示装置包括：
基板；
第二组装电极，所述第二组装电极被分支并且设置在所述基板上；
第一组装电极，所述第一组装电极设置在所述第二组装电极中并且设置在与所述第二组装电极相同的高度处；
绝缘层，所述绝缘层设置在所述第一组装电极与所述第二组装电极之间；
组装阻挡壁，所述组装阻挡壁包括组装孔，并且设置在所述第二组装电极和所述绝缘层上；以及
半导体发光器件，所述半导体发光器件设置在所述组装孔中。
17.根据权利要求16所述的半导体发光器件显示装置，其中，所述第二组装电极包括第二主体电极部以及在所述第一组装电极的方向上从所述第二主体电极部延伸并且彼此间隔开的第二-第一分支电极部和第二-第二分支电极部，
其中，所述第一组装电极设置在彼此间隔开的所述第二-第一分支电极部与所述第二-第二分支电极部之间。
18.根据权利要求17所述的半导体发光器件显示装置，其中，所述第一组装电极包括第一主体电极部和在所述第二组装电极的方向上从所述第一主体电极部延伸的第一延伸电极部，
其中，所述第一延伸电极部包括具有与所述半导体发光器件的水平截面相对应的形状的第一扩展电极部。
19.根据权利要求18所述的半导体发光器件显示装置，其中，所述第二-第一分支电极部或所述第二-第二分支电极部在其内部包括弯曲凹部，所述第一扩展电极部具有与所述弯曲凹部相对应的形状。
20.根据权利要求16至19中的任一项所述的半导体发光器件显示装置，其中，V+/V-信号被施加至所述第一组装电极，并且所述第二组装电极接地。
CN202180104668.9A 2021-12-09 2021-12-09 半导体发光元件显示装置的组装基板结构和包括其的显示装置 Pending CN118355494A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2021/018623 WO2023106455A1 (ko) 2021-12-09 2021-12-09 반도체 발광소자 디스플레이 장치의 조립기판 구조 및 이를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
CN118355494A true CN118355494A (zh) 2024-07-16

Family

ID=86695079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180104668.9A Pending CN118355494A (zh) 2021-12-09 2021-12-09 半导体发光元件显示装置的组装基板结构和包括其的显示装置

Country Status (4)

Country Link
US (1) US20230187580A1 (zh)
KR (1) KR20240122809A (zh)
CN (1) CN118355494A (zh)
WO (1) WO2023106455A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102657126B1 (ko) * 2018-07-20 2024-04-16 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102669161B1 (ko) * 2018-11-21 2024-05-28 삼성디스플레이 주식회사 발광 장치 및 이를 구비하는 표시 장치
KR20190118992A (ko) * 2019-10-01 2019-10-21 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20200026775A (ko) * 2019-11-28 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200014868A (ko) * 2020-01-22 2020-02-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치

Also Published As

Publication number Publication date
WO2023106455A1 (ko) 2023-06-15
US20230187580A1 (en) 2023-06-15
KR20240122809A (ko) 2024-08-13

Similar Documents

Publication Publication Date Title
US20240055412A1 (en) Semiconductor light emitting device package for display pixel and display device including the same
US20230126933A1 (en) Display device including semiconductor light emitting device
CN118355515A (zh) 半导体发光元件及显示装置
CN118355494A (zh) 半导体发光元件显示装置的组装基板结构和包括其的显示装置
US20230215982A1 (en) Display device including semiconductor light emitting device
EP4174944B1 (en) Display device including a semiconductor light emitting device
US20230299064A1 (en) Assembly substrate structure of semiconductor light emitting device display device and display device including the same
US20240038824A1 (en) Assembly substrate structure of a display device including a semiconductor light emitting device and a display device including the same
US20230060259A1 (en) Assembly substrate structure of semiconductor light emitting device and display device including the same
EP4447136A1 (en) Display device
US20230061915A1 (en) Semiconductor light emitting device for a display panel, a substrate structure for a display panel, and a display device including the same
EP4354501A1 (en) Magnet unit of semiconductor light emitting device for display pixel and self-assembly device using the same
US20230130868A1 (en) Display device including semiconductor light emitting device
EP4376085A1 (en) Display device
US20230070225A1 (en) Semiconductor light emitting device for a display panel and display device including same
KR20240136945A (ko) 디스플레이 장치
US20240038823A1 (en) Semiconductor light emitting device package and a display device
US20240038825A1 (en) Semiconductor light emitting device for a display pixel and a display device including the same
US20240258480A1 (en) Display device comprising semiconductor light-emitting element
KR20240021588A (ko) 디스플레이 화소용 반도체 발광소자의 균일 군집 공급장치 및 이를 이용한 자가 조립장치
KR20240122940A (ko) 디스플레이 장치
CN118248805A (zh) 半导体发光器件和显示器件
KR20240090424A (ko) 디스플레이 장치
KR20230095862A (ko) 화소용 반도체 발광소자의 전사를 위한 기판 구조 및 이를 포함하는 디스플레이 장치
KR20240035858A (ko) 반도체 발광소자를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication