KR20180088550A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20180088550A
KR20180088550A KR1020170012531A KR20170012531A KR20180088550A KR 20180088550 A KR20180088550 A KR 20180088550A KR 1020170012531 A KR1020170012531 A KR 1020170012531A KR 20170012531 A KR20170012531 A KR 20170012531A KR 20180088550 A KR20180088550 A KR 20180088550A
Authority
KR
South Korea
Prior art keywords
pixel
gate electrode
transistor
driving
electrode
Prior art date
Application number
KR1020170012531A
Other languages
English (en)
Inventor
최준원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170012531A priority Critical patent/KR20180088550A/ko
Priority to US15/805,694 priority patent/US10872945B2/en
Priority to EP17205052.8A priority patent/EP3355356B1/en
Priority to CN201810036156.3A priority patent/CN108364575B/zh
Publication of KR20180088550A publication Critical patent/KR20180088550A/ko
Priority to US17/098,399 priority patent/US11581384B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

한 실시예에 따른 표시 장치는 제1 화소 및 제2 화소를 포함하는 복수의 화소, 제1 방향으로 연장되어 있는 복수의 스캔선, 상기 스캔선과 교차하며 데이터 신호를 전달하는 복수의 데이터선, 상기 스캔선과 교차하며 구동 전압을 전달하는 복수의 구동 전압선, 그리고 상기 제1 화소에 위치하는 제1 구동 게이트 전극 및 상기 제2 화소에 위치하는 제2 구동 게이트 전극을 포함하고, 상기 복수의 구동 전압선 중 제1 구동 전압선은 상기 제1 구동 게이트 전극과 중첩하는 제1 확장부를 포함하고, 상기 복수의 구동 전압선 중 제2 구동 전압선은 상기 제2 구동 게이트 전극과 중첩하는 제2 확장부를 포함하고, 상기 제1 화소가 포함하는 제1 화소 전극은 상기 제2 구동 게이트 전극과 중첩하고, 상기 제2 확장부는 제1 가장자리에 위치하는 제1 오목부를 포함하고, 상기 제1 오목부의 중심선은 상기 제2 구동 게이트 전극의 중심선을 기준으로 상기 제1 화소 전극으로부터 멀어지는 방향으로 치우쳐 위치한다.

Description

표시 장치{DISPLAY DEVICE}
본 기재는 표시 장치에 관한 것으로, 더 구체적으로는 발광층을 포함하는 표시 장치에 관한 것이다.
표시 장치는 영상을 표시하는 단위인 복수의 화소를 포함한다. 특히 발광층을 포함하는 표시 장치의 한 화소는 캐소드, 애노드 및 발광층을 포함하는 발광 다이오드, 그리고 발광 다이오드를 구동하기 위한 복수의 트랜지스터(transistor) 및 적어도 하나의 커패시터(capacitor)를 포함할 수 있다.
발광 다이오드는 두 개의 전극과 그 사이에 위치하는 발광층을 포함하고, 두 전극 중 한 전극인 캐소드(cathode)로부터 주입된 전자(electron)와 다른 한 전극인 애노드(anode)로부터 주입된 정공(hole)이 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광할 수 있다.
복수의 트랜지스터는 적어도 하나의 스위칭 트랜지스터 및 구동 트랜지스터를 포함한다. 적어도 하나의 스위칭 트랜지스터는 스캔 신호에 따라 데이터 신호를 인가받고 이에 따른 전압을 구동 트랜지스터에 전달할 수 있다. 구동 트랜지스터는 발광 다이오드에 직접적 또는 간접적으로 연결되어 발광 다이오드에 전달되는 구동 전류의 양을 제어하여 각 화소는 원하는 휘도의 빛을 내보낼 수 있다.
커패시터는 구동 트랜지스터의 구동 게이트 전극에 연결되어 구동 게이트 전극의 전압을 유지하는 역할을 한다.
화소의 휘도에 영향을 주는 구동 트랜지스터의 구동 게이트 전극 등의 구동 게이트 노드의 전압이 인접한 화소에 의한 영향으로 바뀌면 화소의 휘도가 변하여 크로스톡(crosstalk)과 같은 화질 불량이 발생할 수 있다.
본 기재는 인접한 화소에 의한 영향으로 구동 게이트 전극의 전압에 영향을 미치는 것을 줄여 크로스토크에 의한 화질 불량이 발생하는 것을 막기 위한 것이다.
한 실시예에 따른 표시 장치는 제1 화소 및 제2 화소를 포함하는 복수의 화소, 제1 방향으로 연장되어 있는 복수의 스캔선, 상기 스캔선과 교차하며 데이터 신호를 전달하는 복수의 데이터선, 상기 스캔선과 교차하며 구동 전압을 전달하는 복수의 구동 전압선, 그리고 상기 제1 화소에 위치하는 제1 구동 게이트 전극 및 상기 제2 화소에 위치하는 제2 구동 게이트 전극을 포함하고, 상기 복수의 구동 전압선 중 제1 구동 전압선은 상기 제1 구동 게이트 전극과 중첩하는 제1 확장부를 포함하고, 상기 복수의 구동 전압선 중 제2 구동 전압선은 상기 제2 구동 게이트 전극과 중첩하는 제2 확장부를 포함하고, 상기 제1 화소가 포함하는 제1 화소 전극은 상기 제2 구동 게이트 전극과 중첩하고, 상기 제2 확장부는 제1 가장자리에 위치하는 제1 오목부를 포함하고, 상기 제1 오목부의 중심선은 상기 제2 구동 게이트 전극의 중심선을 기준으로 상기 제1 화소 전극으로부터 멀어지는 방향으로 치우쳐 위치한다.
상기 제1 오목부의 중심선이 상기 제1 화소 전극으로부터 멀어지는 방향은 상기 제1 방향에 실질적으로 나란할 수 있다.
상기 제1 화소 전극과 상기 제2 구동 게이트 전극과 중첩하는 영역은 상기 제2 확장부와 중첩하는 부분을 포함할 수 있다.
단면상, 상기 제1 화소 전극과 상기 제2 구동 게이트 전극 사이에 상기 제2 확장부가 위치할 수 있다.
상기 제1 오목부의 제1변과 상기 제2 구동 게이트 전극의 제2변 사이의 제1 최단 거리는 상기 제1변과 마주하는 상기 제1 오목부의 제3변과 상기 제2변과 마주하는 상기 제2 구동 게이트 전극의 제4변 사이의 제2 최단 거리보다 크고, 상기 제1변, 상기 제2변, 상기 제3변 및 상기 제4변은 상기 제1 방향에 수직인 제2 방향에 실질적으로 나란하고, 상기 제1변은 상기 제3변보다 상기 제1 화소에 더 가까울 수 있다.
상기 제2 최단 거리는 대략 2.85 마이크로미터 이상일 수 있다.
상기 제1 확장부는 상기 제2 확장부와 대칭인 형태를 가질 수 있다.
상기 제1 화소는 청색 또는 적색의 빛을 내보낼 수 있고, 상기 제2 화소는 녹색의 빛을 내보낼 수 있을 수 있다.
상기 제1 화소와 상기 제2 화소는 상기 제1 방향으로 인접하고, 상기 제1 화소와 상기 제2 화소는 상기 복수의 데이터선 중 인접한 두 데이터선 사이의 영역에 위치하고, 상기 제1 확장부와 상기 제2 확장부는 서로 연결되어 있을 수 있다.
상기 제2 확장부는 상기 제1 가장자리와 마주하는 제2 가장자리에 위치하는 제2 오목부를 더 포함하고, 상기 제1 오목부와 상기 제2 오목부는 상기 제2 확장부의 상기 제1 방향에 나란한 중심선을 기준으로 서로 대칭일 수 있다.
한 실시예에 따른 표시 장치는 복수의 데이터선, 복수의 구동 전압선, 그리고 제1 및 제2 화소를 포함하고, 상기 제1 및 제2 화소 각각은 발광 다이오드, 상기 발광 다이오드와 연결되어 있는 제6 트랜지스터, 상기 제6 트랜지스터와 연결되어 있으며 구동 게이트 전극을 포함하는 제1 트랜지스터, 그리고 상기 구동 전압선에서 확장되어 있으며 상기 구동 게이트 전극과 중첩하여 커패시터를 형성하는 확장부를 포함하고, 상기 제1 화소의 상기 확장부는 제1 방향에 나란한 선을 기준으로 비대칭인 형태를 가지고, 상기 제2 화소의 상기 확장부는 상기 제1 방향에 나란한 선을 기준으로 상기 제1 화소의 상기 확장부와 대칭인 형태를 가진다.
상기 발광 다이오드는 화소 전극을 포함하고, 상기 제1 화소의 상기 화소 전극은 상기 제2 화소의 상기 구동 게이트 전극과 중첩할 수 있다.
상기 확장부는 상기 제1 방향에 수직인 제2 방향에 나란한 제1 가장자리에 위치하는 제1 오목부를 포함하고, 상기 제2 화소에서, 상기 제1 오목부의 제1변과 상기 구동 게이트 전극의 제2변 사이의 제1 최단 거리는 상기 제1변과 마주하는 상기 제1 오목부의 제3변과 상기 제2변과 마주하는 상기 구동 게이트 전극의 제4변 사이의 제2 최단 거리보다 크고, 상기 제1변, 상기 제2변, 상기 제3변 및 상기 제4변은 상기 제1 방향에 실질적으로 나란하고, 상기 제1변은 상기 제3변보다 상기 제1 화소에 더 가까울 수 있다.
상기 제2 최단 거리는 대략 2.85 마이크로미터 이상일 수 있다.
상기 확장부는 상기 제1 가장자리와 마주하는 제2 가장자리에 위치하는 제2 오목부를 더 포함하고, 상기 제1 오목부와 상기 제2 오목부는 상기 확장부의 상기 제2 방향에 나란한 중심선을 기준으로 서로 대칭일 수 있다.
상기 제2 화소에서, 상기 제1 및 제2 오목부의 상기 제1 방향에 나란한 중심선은 상기 구동 게이트 전극의 상기 제1 방향에 나란한 중심선을 기준으로 상기 제1 화소로부터 멀어지는 방향으로 치우쳐 위치할 수 있다.
상기 제1 화소의 상기 화소 전극과 상기 제2 화소의 상기 구동 게이트 전극이 중첩하는 영역은 상기 제2 화소의 상기 확장부와 중첩하는 부분을 포함할 수 있다.
단면상, 상기 제1 화소의 화소 전극과 상기 제2 화소의 상기 구동 게이트 전극 사이에 상기 제2 화소의 상기 확장부가 위치할 수 있다.
상기 제1 화소와 상기 제2 화소는 상기 제1 방향에 수직인 제2 방향으로 인접하고, 상기 제1 화소와 상기 제2 화소는 상기 복수의 데이터선 중 인접한 두 데이터선 사이의 영역에 위치하고, 상기 제1 화소의 상기 확장부와 상기 제2 화소의 상기 확장부는 서로 연결되어 있을 수 있다.
상기 제1 화소는 청색 또는 적색의 빛을 내보낼 수 있고, 상기 제2 화소는 녹색의 빛을 내보낼 수 있을 수 있다.
실시예들에 따르면, 인접한 화소에 의한 영향으로 구동 게이트 전극의 전압에 영향을 미치는 것을 줄여 크로스토크에 의한 화질 불량이 발생하는 것을 방지할 수 있다.
도 1은 한 실시예에 따른 표시 장치의 한 화소에 대한 회로도이고,
도 2는 한 실시예에 따른 표시 장치의 화소에 인가되는 신호의 타이밍도이고,
도 3은 한 실시예에 따른 표시 장치의 인접한 두 화소에 대한 배치도이고,
도 4 및 도 5는 각각 한 실시예에 따른 표시 장치의 한 화소의 커패시터를 이루는 두 전극에 대한 배치도이고,
도 6은 도 3에 도시한 표시 장치를 VI-VIa 선을 따라 잘라 도시한 단면도이고,
도 7은 도 3에 도시한 표시 장치를 VII-VIIa 선을 따라 잘라 도시한 단면도이고,
도 8은 도 3에 도시한 표시 장치를 VIII-VIIIa 선을 따라 잘라 도시한 단면도이고,
도 9 및 도 10은 각각 한 실시예에 따른 표시 장치의 인접한 화소들에 대한 배치도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분의 주면(예를 들어 영상이 표시되는 면)을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
이제 도면을 참조하여 한 실시예에 따른 표시 장치에 대하여 구체적으로 설명한다.
도 1은 한 실시예에 따른 표시 장치의 한 화소에 대한 회로도이고,
도 1을 참조하면, 한 실시예에 따른 표시 장치는 영상을 표시할 수 있는 복수의 화소(PX) 및 복수의 신호선(151, 152, 152', 153, 171, 172)을 포함한다. 한 화소(PX)는 복수의 신호선(151, 152, 152', 153, 171, 172)에 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 커패시터(Cst), 그리고 적어도 하나의 발광 다이오드(light emitting diode)(ED)를 포함할 수 있다. 본 실시예에서는 하나의 화소(PX)가 하나의 발광 다이오드(ED)를 포함하는 예를 주로 하여 설명한다.
신호선(151, 152, 152', 153, 171, 172)은 복수의 스캔선(151, 152, 152'), 복수의 제어선(153), 복수의 데이터선(171), 그리고 복수의 구동 전압선(172)을 포함할 수 있다.
복수의 스캔선(151, 152, 152')은 각각 스캔 신호(GWn, GIn, GI(n+1))를 전달할 수 있다. 스캔 신호(GWn, GIn, GI(n+1))는 화소(PX)가 포함하는 트랜지스터(T2, T3, T4, T7)를 턴온/턴오프할 수 있는 게이트 온 전압 및 게이트 오프 전압을 전달할 수 있다.
한 화소(PX)에 연결되어 있는 스캔선(151, 152, 152')은 스캔 신호(GWn)를 전달할 수 있는 제1 스캔선(first scan line)(151), 제1 스캔선(151)과 다른 타이밍에 게이트 온 전압을 가지는 스캔 신호(GIn)를 전달할 수 있는 제2 스캔선(second scan line)(152), 그리고 스캔 신호(GI(n+1))를 전달할 수 있는 제3 스캔선(third scan line)(152')을 포함할 수 있다. 본 실시예에서는 제2 스캔선(152)이 제1 스캔선(151)보다 이전 타이밍에 게이트 온 전압을 전달하는 예에 대해 주로 설명한다. 예를 들어, 스캔 신호(GWn)가 한 프레임 동안 인가되는 스캔 신호들 중 n번째 스캔 신호(Sn)(n은 1 이상의 자연수)인 경우, 스캔 신호(GIn)는 (n-1)번째 스캔 신호(S(n-1))등과 같은 전단 스캔 신호일 수 있고, 스캔 신호(GI(n+1))는 n번째 스캔 신호(Sn)일 수 있다. 그러나 본 실시예는 이에 한정되는 것은 아니고, 스캔 신호(GI(n+1))는 n번째 스캔 신호(Sn)와 다른 스캔 신호일 수도 있다.
제어선(153)은 제어 신호를 전달할 수 있으며, 특히 화소(PX)가 포함하는 발광 다이오드(ED)의 발광을 제어할 수 있는 발광 제어 신호를 전달할 수 있다. 제어선(153)이 전달하는 제어 신호는 게이트 온 전압 및 게이트 오프 전압을 전달할 수 있으며, 스캔선(151, 152, 152')이 전달하는 스캔 신호와 다른 파형을 가질 수 있다.
데이터선(171)은 데이터 신호(Dm)를 전달하고, 구동 전압선(172)은 구동 전압(ELVDD)을 전달할 수 있다. 데이터 신호(Dm)는 표시 장치에 입력되는 영상 신호에 따라 다른 전압 레벨을 가질 수 있고, 구동 전압(ELVDD)은 실질적으로 일정한 레벨을 가질 수 있다.
도시하지 않았으나, 표시 장치는 복수의 신호선(151, 152, 152', 153, 171, 172)에 신호를 전달하는 구동부를 더 포함할 수 있다. 예를 들어, 구동부는 복수의 스캔선(151, 152, 152')에 스캔 신호를 전달하는 스캔 구동부, 그리고 데이터선(171)에 데이터 신호를 전달하는 데이터 구동부를 포함할 수 있다. 구동부는 화소(PX)가 포함하는 복수의 트랜지스터(T1-T7)와 함께 표시 장치가 포함하는 표시 패널 위에 직접 형성되어 있거나 적어도 하나의 구동 회로 칩의 형태로 표시 패널 위에 부착되어 있을 수 있다. 이와 달리 구동부는 표시 패널에 연결된 인쇄 회로 필름 위에 부착되어 표시 패널에 신호를 전달할 수도 있다. 구동부 또는 인쇄 회로 필름은 복수의 화소(PX)가 위치하는 표시 영역 주변에 위치할 수 있다.
한 화소(PX)가 포함하는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)를 포함할 수 있다.
제1 스캔선(151)은 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)에 스캔 신호(GWn)를 전달할 수 있고, 제2 스캔선(152)은 제4 트랜지스터(T4)에 스캔 신호(GIn)를 전달할 수 있고, 제3 스캔선(152')은 제7 트랜지스터(T7)에 스캔 신호(GI(n+1))를 전달할 수 있으며, 제어선(153)은 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 발광 제어 신호(EM)를 전달할 수 있다.
제1 트랜지스터(T1)의 게이트 전극(G1)은 구동 게이트 노드(GN)를 통해 커패시터(Cst)의 일단(Cst1)과 연결되어 있고, 제1 트랜지스터(T1)의 소스 전극(S1)은 제5 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있고, 제1 트랜지스터(T1)의 드레인 전극(D1)은 제6 트랜지스터(T6)를 경유하여 발광 다이오드(ED)의 애노드(anode)와 연결되어 있다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)의 스위칭 동작에 따라 데이터선(171)이 전달하는 데이터 신호(Dm)를 전달받아 발광 다이오드(ED)에 구동 전류(Id)를 공급할 수 있다.
제2 트랜지스터(T2)의 게이트 전극(G2)은 제1 스캔선(151)과 연결되어 있고, 제2 트랜지스터(T2)의 소스 전극(S2)은 데이터선(171)과 연결되어 있으며, 제2 트랜지스터(T2)의 드레인 전극(D2)은 제1 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있으면서 제5 트랜지스터(T5)을 경유하여 구동 전압선(172)과 연결되어 있다. 제2 트랜지스터(T2)는 제1 스캔선(151)을 통해 전달받은 스캔 신호(GWn)에 따라 턴온되어 데이터선(171)으로부터 전달된 데이터 신호(Dm)를 제1 트랜지스터(T1)의 소스 전극(S1)으로 전달할 수 있다.
제3 트랜지스터(T3)의 게이트 전극(G3)은 제1 스캔선(151)에 연결되어 있고, 제3 트랜지스터(T3)의 소스 전극(S3)은 제1 트랜지스터(T1)의 드레인 전극(D1)과 연결되어 있으면서 제6 트랜지스터(T6)를 경유하여 발광 다이오드(ED)의 애노드와 연결되어 있다. 제3 트랜지스터(T3)의 드레인 전극(D3)은 제4 트랜지스터(T4)의 드레인 전극(D4), 커패시터(Cst)의 일단(Cst1) 및 제1 트랜지스터(T1)의 게이트 전극(G1)에 연결되어 있다. 제3 트랜지스터(T3)는 제1 스캔선(151)을 통해 전달받은 스캔 신호(GWn)에 따라 턴온되어 제1 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 서로 연결하여 제1 트랜지스터(T1)를 다이오드 연결시킬 수 있다.
제4 트랜지스터(T4)의 게이트 전극(G4)은 제2 스캔선(152)과 연결되어 있고, 제4 트랜지스터(T4)의 소스 전극(S4)은 초기화 전압(Vint) 단자와 연결되어 있으며, 제4 트랜지스터(T4)의 드레인 전극(D4)은 제3 트랜지스터(T3)의 드레인 전극(D3)을 거쳐 커패시터(Cst)의 일단(Cst1) 및 제1 트랜지스터(T1)의 게이트 전극(G1)에 연결되어 있다. 제4 트랜지스터(T4)는 제2 스캔선(152)을 통해 전달받은 스캔 신호(GIn)에 따라 턴온되어 초기화 전압(Vint)을 제1 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 제1 트랜지스터(T1)의 게이트 전극(G1)의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
제5 트랜지스터(T5)의 게이트 전극(G5)은 제어선(153)과 연결되어 있으며, 제5 트랜지스터(T5)의 소스 전극(S5)은 구동 전압선(172)과 연결되어 있고, 제5 트랜지스터(T5)의 드레인 전극(D5)은 제1 트랜지스터(T1)의 소스 전극(S1) 및 제2 트랜지스터(T2)의 드레인 전극(D2)에 연결되어 있다.
제6 트랜지스터(T6)의 게이트 전극(G6)은 제어선(153)과 연결되어 있으며, 제6 트랜지스터(T6)의 소스 전극(S6)은 제1 트랜지스터(T1)의 드레인 전극(D1) 및 제3 트랜지스터(T3)의 소스 전극(S3)과 연결되어 있고, 제6 트랜지스터(T6)의 드레인 전극(D6)은 발광 다이오드(ED)의 애노드와 전기적으로 연결되어 있다. 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 제어선(153)을 통해 전달받은 발광 제어 신호(EM)에 따라 동시에 턴온되고 이를 통해 구동 전압(ELVDD)이 다이오드 연결된 제1 트랜지스터(T1)를 통해 보상되어 발광 다이오드(ED)에 전달될 수 있다.
제7 트랜지스터(T7)의 게이트 전극(G7)은 제3 스캔선(152')과 연결되어 있고, 제7 트랜지스터(T7)의 소스 전극(S7)은 제6 트랜지스터(T6)의 드레인 전극(D6) 및 발광 다이오드(ED)의 애노드에 연결되어 있고, 제7 트랜지스터(T7)의 드레인 전극(D7)은 초기화 전압(Vint) 단자 및 제4 트랜지스터(T4)의 소스 전극(S4)에 연결되어 있다.
트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 PMOS 등의 P형 채널 트랜지스터일 수 있으나 이에 한정되는 것은 아니고, 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 중 적어도 하나가 N형 채널 트랜지스터일 수도 있다.
커패시터(Cst)의 일단(Cst1)은 앞에서 설명한 바와 같이 제1 트랜지스터(T1)의 게이트 전극(G1)과 연결되어 있고, 타단(Cst2)은 구동 전압선(172)과 연결되어 있다. 발광 다이오드(ED)의 캐소드(cathode)는 공통 전압(ELVSS)을 전달하는 공통 전압(ELVSS) 단자와 연결되어 공통 전압(ELVSS)을 인가받을 수 있다.
한 실시예에 따른 화소(PX)의 구조는 도 1에 도시한 구조에 한정되는 것은 아니고 한 화소(PX)가 포함하는 트랜지스터의 수와 커패시터의 수 및 연결 관계는 다양하게 변형 가능하다.
그러면, 도 1과 함께 도 2를 참조하여 한 실시예에 따른 표시 장치의 동작에 대하여 설명한다. 도 2는 한 실시예에 따른 표시 장치의 화소에 인가되는 신호의 타이밍도이다. 본 기재에서는 트랜지스터(T1, T2, T3, T4, T5, T6, T7)가 P형 채널 트랜지스터인 예에 대해 설명하며, 한 프레임의 동작에 대해 설명한다.
도 2를 참조하면, 한 프레임 내에서 복수의 화소(PX)와 연결된 복수의 제1 스캔선(151)에는 순차적으로 로우 레벨(low level)의 스캔 신호(..., S(n-2), S(n-1), Sn, ...)가 인가될 수 있다.
초기화 기간 동안 제2 스캔선(152)을 통해 로우 레벨의 스캔 신호(GIn)가 공급된다.　 스캔 신호(GIn)는 예를 들어 (n-1)번째 스캔 신호(S(n-1))일 수 있다. 그러면, 로우 레벨의 스캔 신호(GIn)에 대응하여 제4 트랜지스터(T4)가 턴온되며, 제4 트랜지스터(T4)를 통해 초기화 전압(Vint)이 제1 트랜지스터(T1)의 게이트 전극(G1)에 전달되고, 초기화 전압(Vint)에 의해 제1 트랜지스터(T1)가 초기화된다.
다음, 데이터 프로그래밍 및 보상 기간 동안 제1 스캔선(151)을 통해 로우 레벨의 스캔 신호(GWn)가 공급되면 로우 레벨의 스캔 신호(GWn)에 대응하여 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴온된다. 스캔 신호(GWn)는 예를 들어 n번째 스캔 신호(Sn)일 수 있다. 이때, 제1 트랜지스터(T1)는 턴온된 제3 트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스된다. 그러면, 데이터선(171)으로부터 공급된 데이터 신호(Dm)에서 제1 트랜지스터(T1)의 문턱 전압(Vth)만큼 감소한 보상 전압(Dm+Vth, Vth는 (-)의 값)이 제1 트랜지스터(T1)의 게이트 전극(G1)에 인가된다. 즉, 제1 트랜지스터(T1)의 게이트 전극(G1)에 인가된 게이트 전압은 보상 전압(Dm+Vth)이 될 수 있다.
커패시터(Cst)의 양단에는 구동 전압(ELVDD)과 보상 전압(Dm+Vth)이 인가되고, 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장될 수 있다.
다음, 발광 기간 동안 제어선(153)으로부터 공급되는 발광 제어 신호(EM)가 하이 레벨에서 로우 레벨로 변경된다.　 발광 제어 신호(EM)가 하이 레벨에서 로우 레벨로 변경되는 시점은 한 프레임에서 모든 제1 스캔선(151)에 스캔 신호(GWn)가 인가된 후일 수 있다. 그러면, 발광 기간 동안 로우 레벨의 발광 제어 신호(EM)에 의해 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴온된다. 그러면, 제1 트랜지스터(T1)의 게이트 전극(G1)의 게이트 전압과 구동 전압(ELVDD) 간의 전압차에 따르는 구동 전류(Id)가 발생하고, 제6 트랜지스터(T6)를 통해 구동 전류(Id)가 발광 다이오드(ED)에 공급되어 발광 다이오드(ED)에 전류(Ied)가 흐른다. 발광 기간 동안 커패시터(Cst)에 의해 제1 트랜지스터(T1)의 게이트-소스 전압(Vgs)은 '(Dm+Vth)-ELVDD'으로 유지되고, 제1 트랜지스터(T1)의 전류-전압 관계에 따르면, 구동 전류(Id)는 구동 게이트-소스 전압에서 문턱 전압을 차감한 값의 제곱 '(Dm-ELVDD)2'에 비례할 수 있다. 이에 따라, 구동 전류(Id)는 제1 트랜지스터(T1)의 문턱 전압(Vth)에 관계 없이 결정될 수 있다.
한편, 초기화 기간 동안 제7 트랜지스터(T7)는 제3 스캔선(152')을 통해 로우 레벨의 스캔 신호(GI(n+1))를 공급받아 턴온된다. 스캔 신호(GI(n+1))는 n번째 스캔 신호(Sn)일 수 있다. 턴온된 제7 트랜지스터(T7)에 의해 구동 전류(Id)의 일부는 바이패스 전류(Ibp)로서 제7 트랜지스터(T7)를 통해 빠져나갈 수 있다.
이제, 앞에서 설명한 도 1 및 도 2와 함께 도 3 내지 도 8을 참조하여 한 실시예에 따른 표시 장치의 구체적인 구조에 대하여 설명한다.
도 3 내지 도 5를 주로 참조하여 표시 장치의 평면상 구조에 대해 먼저 설명하고, 다음 도 6 내지 도 8을 주로 참조하여 표시 장치의 단면상 구조에 대해 설명하도록 한다.
도 3을 참조하면, 한 실시예에 따른 표시 장치의 한 화소(PX1 또는 PX2)는 복수의 스캔선(151, 152, 152'), 제어선(153), 데이터선(171) 및 구동 전압선(172)과 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 및 커패시터(Cst)를 포함할 수 있다. 뒤에서 자세히 설명하겠으나, 복수의 스캔선(151, 152, 152')과 제어선(153)은 제1 도전층에 포함되어 단면상 서로 동일한 층에 위치하며 동일한 재료를 포함할 수 있고, 데이터선(171) 및 구동 전압선(172)은 제1 도전층과 다른 제2 도전층에 포함되어 서로 동일한 층에 위치하고 동일한 재료를 포함할 수 있다.
제1 방향(Dr1)(가로 방향 또는 좌우 방향이라고도 함)으로 인접하는 두 화소(PX1, PX2)는 그 사이의 세로 경계선을 기준으로 대칭인 구조를 가질 수 있으나 이에 한정되는 것은 아니다. 또한 데이터선(171)과 구동 전압선(172)도 인접하는 두 화소(PX1, PX2) 사이의 세로 경계선을 기준으로 대칭인 형태로 배치되어 있을 수 있다.
데이터선(171) 및 구동 전압선(172)은 평면상 대체로 제2 방향(Dr2)(세로 방향 또는 상하 방향이라고도 함)에 나란하게 뻗을 수 있다. 제2 방향(Dr2)은 제1 방향(Dr1)에 수직인 방향이다.
구동 전압선(172)은 제1 방향(Dr1)으로 확장된 복수의 확장부(178)를 포함한다. 확장부(178)는 구동 전압선(172)에 바로 인접한 데이터선(171)이 위치하는 방향의 반대쪽으로 확장되어 있으며, 각 화소(PX1 또는 PX2)의 영역에는 하나의 확장부(178)가 위치할 수 있다. 데이터선(171)을 사이에 두지 않고 제1 방향(Dr1)으로 인접한 두 화소(PX1, PX2)에 위치하는 두 확장부(178)는 서로 물리적, 전기적으로 연결되어 있을 수 있다. 이에 따라, 인접한 두 화소(PX1, PX2)에 대해 구동 전압선(172)이 전달하는 구동 전압(ELVDD)이 서로 연결된 확장부(178)를 통해 제1 방향(Dr1)으로도 전달될 수 있다. 확장부(178)의 더 구체적인 구조에 대해서는 이후에 설명하도록 한다.
인접한 구동 전압선(172)은 연결 부재(154)를 통해서도 서로 연결될 수 있다. 연결 부재(154)는 대체로 제1 방향(Dr1)으로 뻗을 수 있다. 구동 전압선(172)은 접촉 구멍(68)을 통해 연결 부재(154)와 연결되어 있다. 이에 따라 구동 전압(ELVDD)은 구동 전압선(172)을 따라 제2 방향(Dr2)으로 전달되고 연결 부재(154)를 통해 제1 방향(Dr1)으로도 전달되어 표시 장치의 표시 영역 전체에서 메쉬(mesh) 형태로 전달될 수 있다. 연결 부재(154)는 단면상 제1 도전층에 포함될 수 있다.
도 3을 참조하면, 복수의 스캔선(151, 152, 152') 및 제어선(153) 각각은 평면상 대체로 제1 방향(Dr1)으로 뻗어 데이터선(171) 및 구동 전압선(172)과 교차할 수 있다. 제1 스캔선(151)은 평면상 제2 스캔선(152)과 제어선(153) 사이에 위치할 수 있다. 제3 스캔선(152')은 제2 스캔선(152)이 전달하는 스캔 신호(GIn) 다음의 스캔 신호(GI(n+1))를 전달할 수 있다. 즉, 앞에서 설명한 바와 같이 제1 스캔선(151)이 n번째 스캔 신호(Sn)를 전달하는 경우 제3 스캔선(152')도 n번째 스캔 신호(Sn)를 전달할 수 있다.
제어선(153)은 도 3에 도시한 바와 같이 일정한 주기(또는 피치)를 가지고 규칙적으로 바뀌는 형태를 가질 수 있으며, 일정한 피치는 n개(n은 1 이상의 자연수)의 화소(PX1, PX2)의 제1 방향(Dr1)의 폭과 같을 수 있다. 도 3은 두 개의 화소(PX1, PX2)의 제1 방향(Dr1)의 폭을 피치로 하여 제어선(153)이 규칙적인 형태를 가지는 예를 도시한다. 그러나 제어선(153)의 형태가 도시된 바에 한정되는 것은 아니다.
복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 각각의 채널(channel)은 하나의 액티브 패턴(130)의 내부에 형성될 수 있으며, 액티브 패턴(130)은 다양한 형상으로 굴곡되어 있을 수 있다. 액티브 패턴(130)은 비정질/다결정 규소 또는 산화물 반도체 등의 반도체 물질로 이루어질 수 있다.
액티브 패턴(130)은 반도체인 채널 영역(131) 및 도전 영역을 포함한다. 채널 영역(131)은 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 각각의 채널을 형성하는 채널 영역(131a, 131b, 131c, 131d, 131e, 131f, 131g)을 포함한다. 액티브 패턴(130)에서 채널 영역(131a, 131b, 131c, 131d, 131e, 131f, 131g)을 제외한 나머지 부분은 도전 영역일 수 있다. 도전 영역은 채널 영역(131a, 131b, 131c, 131d, 131e, 131f, 131g)의 캐리어 농도보다 높은 캐리어 농도를 가진다. 도전 영역은 각 채널 영역(131a, 131b, 131c, 131d, 131e, 131f, 131g)의 양쪽에 위치하며 해당 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 소스 영역 및 드레인 영역(또는 소스 전극 및 드레인 전극)이 될 수 있다.
도 3을 참조하면, 한 화소(PX1 또는 PX2)에 위치하는 액티브 패턴(130)은 제1 트랜지스터(T1)의 채널 영역(131a)을 가운데에 두고 서로 마주하는 제1 세로부(132) 및 제2 세로부(133)를 포함할 수 있다. 제1 세로부(132)와 제2 세로부(133) 각각은 대체로 제2 방향(Dr2)에 나란하게 뻗을 수 있다.
제1 트랜지스터(T1)는 채널 영역(131a), 채널 영역(131a)의 양쪽에 위치하는 액티브 패턴(130)의 도전 영역인 소스 영역 및 드레인 영역, 그리고 채널 영역(131a)과 중첩하는 구동 게이트 전극(155a)을 포함한다. 채널 영역(131a)은 적어도 한 번 굴곡되어 있을 수 있다. 예를 들어 채널 영역(131a)은 사행 형상(meandering shape) 또는 지그재그 형상(zigzag shape)을 가질 수 있다. 도 3은 채널 영역(131a)이 대략 U자 형태를 이루는 예를 도시한다. 채널 영역(131a)은 액티브 패턴(130)의 제1 세로부(132) 및 제2 세로부(133)와 연결되어 있으며, 제1 세로부(132)의 도전 영역은 제1 트랜지스터(T1)의 소스 영역에 해당하고 제2 세로부(133)는 제1 트랜지스터(T1)의 드레인 영역에 해당한다.
구동 게이트 전극(155a)은 액티브 패턴(130)의 제1 세로부(132)와 제2 세로부(133) 사이에 위치할 수 있다. 구동 게이트 전극(155a)은 제1 도전층에 포함될 수 있고, 접촉 구멍(61)을 통해 연결 부재(174)와 연결되어 있다. 연결 부재(174)는 단면상 제2 도전층에 포함될 수 있다. 구동 게이트 전극(155a)의 평면 형태는 대략 직사각형일 수 있으나 이에 한정되는 것은 아니다.
제1 트랜지스터(T1)의 구동 게이트 전극(155a)과 채널 영역(131a)은 제1 스캔선(151)과 제어선(153) 사이에 위치할 수 있다.
제2 트랜지스터(T2)는 채널 영역(131b), 채널 영역(131b)의 양쪽에 위치하는 액티브 패턴(130)의 도전 영역인 소스 영역 및 드레인 영역, 그리고 채널 영역(131b)과 중첩하는 게이트 전극(155b)을 포함한다. 제1 스캔선(151) 중 채널 영역(131b)과 중첩하는 부분이 게이트 전극(155b)을 이룰 수 있다. 제1 스캔선(151)을 기준으로 위쪽에 위치하며 채널 영역(131b)에 연결된 액티브 패턴(130)의 도전 영역은 제2 트랜지스터(T2)의 소스 영역으로서 접촉 구멍(62)을 통해 데이터선(171)과 연결되어 있다. 채널 영역(131b)은 액티브 패턴(130)의 제1 세로부(132)와 연결되어 있으며, 채널 영역(131b)의 아래쪽에 위치하는 제1 세로부(132)의 부분은 제2 트랜지스터(T2)의 드레인 영역에 해당한다.
제3 트랜지스터(T3)는 채널 영역(131c), 채널 영역(131c)의 양쪽에 위치하는 액티브 패턴(130)의 도전 영역인 소스 영역 및 드레인 영역, 그리고 채널 영역(131c)과 중첩하는 게이트 전극(155c)을 포함한다. 제1 스캔선(151) 중 채널 영역(131c)과 중첩하는 부분이 게이트 전극(155c)을 이룰 수 있다. 게이트 전극(155c)은 누설 전류 방지를 위해 두 부분으로 형성될 수 있다. 제1 스캔선(151)을 기준으로 위쪽에 위치하며 채널 영역(131c)에 연결되어 있는 액티브 패턴(130)의 도전 영역은 제3 트랜지스터(T3)의 드레인 영역으로서 접촉 구멍(63)을 통해 연결 부재(174)와 연결되어 있다. 채널 영역(131c)은 액티브 패턴(130)의 제2 세로부(133)와 연결되어 있으며, 채널 영역(131c)의 아래쪽에 위치하는 제2 세로부(133)의 부분은 제3 트랜지스터(T3)의 소스 영역에 해당한다.
제4 트랜지스터(T4)는 채널 영역(131d), 채널 영역(131d)의 양쪽에 위치하는 액티브 패턴(130)의 도전 영역인 소스 영역 및 드레인 영역, 그리고 채널 영역(131d)과 중첩하는 게이트 전극(155d)을 포함한다. 제2 스캔선(152) 중 채널 영역(131d)과 중첩하는 부분이 게이트 전극(155d)을 이룰 수 있다. 게이트 전극(155d)은 누설 전류 방지를 위해 두 부분으로 형성될 수 있다. 제2 스캔선(152)을 기준으로 아래쪽에 위치하며 제3 트랜지스터(T3)와 연결되어 있지 않은 액티브 패턴(130)의 도전 영역은 제4 트랜지스터(T4)의 소스 영역으로서 접촉 구멍(64)을 통해 연결 부재(175)와 연결되어 있다. 연결 부재(175)는 단면상 제2 도전층에 포함될 수 있다.
제5 트랜지스터(T5)는 채널 영역(131e), 채널 영역(131e)의 양쪽에 위치하는 액티브 패턴(130)의 도전 영역인 소스 영역 및 드레인 영역, 그리고 채널 영역(131e)과 중첩하는 게이트 전극(155e)을 포함한다. 제어선(153) 중 채널 영역(131e)과 중첩하는 부분이 게이트 전극(155e)을 이룰 수 있다. 제어선(153)을 기준으로 아래쪽에 위치하는 액티브 패턴(130)의 도전 영역은 제5 트랜지스터(T5)의 소스 영역으로서 접촉 구멍(65)을 통해 구동 전압선(172)과 연결되어 있다. 채널 영역(131e)은 액티브 패턴(130)의 제1 세로부(132)와 연결되어 있으며, 채널 영역(131e)의 위쪽에 위치하는 제1 세로부(132)의 부분은 제5 트랜지스터(T5)의 드레인 영역에 해당한다.
제6 트랜지스터(T6)는 채널 영역(131f), 채널 영역(131f)의 양쪽에 위치하는 액티브 패턴(130)의 도전 영역인 소스 영역 및 드레인 영역, 그리고 채널 영역(131f)과 중첩하는 게이트 전극(155f)을 포함한다. 제어선(153) 중 채널 영역(131f)과 중첩하는 부분이 게이트 전극(155f)을 이룰 수 있다. 제어선(153)을 기준으로 아래쪽에 위치하는 액티브 패턴(130)의 도전 영역은 제6 트랜지스터(T6)의 드레인 영역으로서 접촉 구멍(66)을 통해 연결 부재(179)와 연결되어 있다. 연결 부재(179)는 단면상 제2 도전층에 포함될 수 있다. 채널 영역(131f)은 액티브 패턴(130)의 제2 세로부(133)와 연결되어 있으며, 채널 영역(131f)의 위쪽에 위치하는 제2 세로부(133)의 부분은 제6 트랜지스터(T6)의 소스 영역에 해당한다.
제7 트랜지스터(T7)는 채널 영역(131g), 채널 영역(131g)의 양쪽에 위치하는 액티브 패턴(130)의 도전 영역인 소스 영역 및 드레인 영역, 그리고 채널 영역(131g)과 중첩하는 게이트 전극(155g)을 포함한다. 제2 스캔선(152) 또는 제3 스캔선(152') 중 채널 영역(131g)과 중첩하는 부분이 게이트 전극(155g)을 이룰 수 있다. 제2 스캔선(152) 또는 제3 스캔선(152')을 기준으로 아래쪽에 위치하는 액티브 패턴(130)의 도전 영역은 제7 트랜지스터(T7)의 드레인 영역으로서 접촉 구멍(64)을 통해 연결 부재(175)와 연결되어 있다. 제2 스캔선(152) 또는 제3 스캔선(152')을 기준으로 위쪽에 위치하는 액티브 패턴(130)의 도전 영역은 제7 트랜지스터(T7)의 소스 영역으로서 제6 트랜지스터(T6)의 드레인 영역과 연결되며 접촉 구멍(66)을 통해 연결 부재(179)와 연결되어 있다
커패시터(Cst)는 평면상에서 볼 때 서로 중첩하는 구동 게이트 전극(155a)과 구동 전압선(172)의 확장부(178)를 두 단자로 포함할 수 있다. 커패시터(Cst)는 구동 전압선(172)을 통해 전달된 구동 전압(ELVDD)과 구동 게이트 전극(155a)의 전압 간의 차에 대응하는 전압차를 유지할 수 있다.
도 3 내지 도 5를 참조하면, 평면상 볼 때 한 화소(PX1)에 위치하는 확장부(178)는 해당 화소(PX1)의 구동 게이트 전극(155a)과 중첩한다. 확장부(178)의 전체적인 형태는 대략 직사각형이나, 확장부(178) 상부 가장자리에 위치하는 상부 오목부(recess portion)(77a) 및 하부 가장자리에 위치하는 하부 오목부(77b)를 포함한다.
상부 오목부(77a)는 구동 게이트 전극(155a)의 상부 가장자리와 교차하며 제2 방향(Dr2)으로 뻗는 좌측변(78a) 및 우측변(79a)을 포함한다. 하부 오목부(77b)는 구동 게이트 전극(155a)의 하부 가장자리와 교차하며 제2 방향(Dr2)으로 뻗는 좌측변(78b) 및 우측변(79b)을 포함한다. 상부 오목부(77a) 및 하부 오목부(77b)는 확장부(178)의 가로 중심선을 기준으로 상하 대칭인 형태를 가질 수 있고 상하 방향으로 정렬된 위치에 있을 수 있다.
상부 오목부(77a)와 하부 오목부(77b)는 표시 장치의 제조 과정에서 구동 게이트 전극(155a)과 확장부(178) 사이에 제2 방향(Dr2)으로의 오정렬이 발생하여도 커패시터(Cst)가 일정하게 유지되도록 하기 위한 것이다. 이를 위해 상부 오목부(77a)와 하부 오목부(77b)의 좌측변(78a, 78b) 및 우측변(79a, 79b)의 길이는 적절히 조절될 수 있다.
확장부(178)는 제2 방향(Dr2)에 나란한 선을 기준으로 좌우 비대칭인 형태를 가진다. 구체적으로, 한 화소(PX1, PX2)의 구동 게이트 전극(155a)의 세로 중심선(CL1)과 오목부(77a, 77b)의 세로 중심선(CL2)은 일치하지 않고 어긋나 있을 수 있다. 도 4를 참조하면 화소(PX1)에서 오목부(77a, 77b)의 세로 중심선(CL2)이 구동 게이트 전극(155a)의 세로 중심선(CL1)을 기준으로 좌측으로 어긋나 위치하고, 도 5를 참조하면 화소(PX2)에서 오목부(77a, 77b)의 세로 중심선(CL2)이 구동 게이트 전극(155a)의 세로 중심선(CL1)을 기준으로 우측으로 어긋나 위치할 수 있다.
확장부(178)의 비대칭 형태에 대해 더 구체적으로 설명한다. 도 4를 참조하면, 한 화소(PX1)에 대해 구동 게이트 전극(155a)의 우측 가장자리와 확장부(178)의 우측변(79a, 79b) 사이의 최단 거리(Wa)는 구동 게이트 전극(155a)의 좌측 가장자리와 확장부(178)의 좌측변(78a, 78b) 사이의 최단 거리(Wb)와 같지 않다. 예를 들어, 구동 게이트 전극(155a)의 우측 가장자리와 확장부(178)의 우측변(79a, 79b) 사이의 최단 거리(Wa)는 구동 게이트 전극(155a)의 좌측 가장자리와 확장부(178)의 좌측변(78a, 78b) 사이의 최단 거리(Wb)보다 클 수 있다.
도 3 및 도 4와 함께 도 5를 참조하면, 화소(PX1)와 다른 화소(PX2)에 위치하는 확장부(178)의 형태는 화소(PX1)의 확장부(178)와 다를 수 있다. 구체적으로, 화소(PX2)에 위치하는 확장부(178)는 화소(PX1)에 위치하는 확장부(178)를 세로 방향의 선을 기준으로 대칭시킨 형태를 가질 수 있다. 다시 말해, 화소(PX2)에 위치하는 확장부(178)는 화소(PX1)에 위치하는 확장부(178)를 두 화소(PX1, PX2) 사이의 세로 경계선(또는 두 화소(PX1, PX2)에 위치하는 두 확장부(178) 사이의 세로 경계선)을 기준으로 대칭시킨 형태를 가질 수 있다. 이에 따라, 화소(PX2)에서 구동 게이트 전극(155a)의 좌측 가장자리와 확장부(178)의 좌측변(78a, 78b) 사이의 최단 거리(Wc)는 구동 게이트 전극(155a)의 우측 가장자리와 확장부(178)의 우측변(79a, 79b) 사이의 최단 거리(Wd)보다 클 수 있다.
구동 게이트 전극(155a)과 확장부(178) 사이에 제1 방향(Dr1)으로의 오정렬이 발생하여도 커패시터(Cst)가 일정하게 유지되도록 하기 위한 충분한 마진을 확보하기 위해, 각 최단 거리(Wa, Wb, Wc, Wd)는 일정한 거리 이상일 수 있는데, 예를 들어 대략 1.5 마이크로미터 이상일 수 있으며, 더 안정적인 범위로는 대략 2.85 마이크로미터 이상일 수 있다. 최단 거리(Wb, Wd)보다 큰 최단 거리(Wa, Wc)는 예를 들어 대략 4.25 마이크로미터 이상일 수 있다. 각 최단 거리(Wa, Wb, Wc, Wd)는 구동 게이트 전극(155a)의 제1 방향(Dr1)의 폭보다 작으며, 더 바람직하게는 구동 게이트 전극(155a)의 제1 방향(Dr1)의 폭의 반(half)보다 작을 수 있다.
한 실시예에 따르면, 화소(PX2)는 화소(PX1)에 제1 방향(Dr1) 또는 제2 방향(Dr2)으로 인접한 화소일 수 있다. 특히, 도 3에 도시한 바와 같이 한 쌍의 화소(PX1, PX2)가 서로 좌우 대칭인 형태를 가지고 각각의 확장부(178)가 서로 연결되어 있으며 데이터선(171) 또는 구동 전압선(172)을 사이에 두지 않고 제1 방향(Dr1)으로 인접하는 경우(바로 인접하는 경우), 두 화소(PX1, PX2)가 포함하는 확장부(178) 및 구동 게이트 전극(155a)은 도 4 및 도 5에 도시한 형태를 가질 수 있다. 즉, 각 화소(PX1, PX2)의 오목부(77a, 77b)의 세로 중심선(CL2)은 두 화소(PX1, PX2)가 인접한 세로 경계선으로부터 멀어지는 쪽으로 치우쳐 위치할 수 있다. 다르게 말하면, 확장부(178) 중 상대적으로 큰 최단 거리(Wa, Wc)에 대응하는 부분이 상대적으로 작은 최단 거리(Wb, Wd)에 대응하는 부분보다 두 화소(PX1, PX2) 사이의 세로 경계선에 더 가까울 수 있다.
도 3에 도시한 바와 달리, 화소(PX2)의 확장부(178)만 좌우 비대칭 형태를 가지고 화소(PX1)의 확장부(178)는 대체로 좌우 대칭인 형태를 가질 수도 있다.
화소(PX1)가 나타내는 색과 화소(PX2)가 나타내는 색은 서로 다를 수 있다. 예를 들어, 화소(PX1)가 적색 또는 청색의 영상을 표시할 경우 화소(PX2)는 녹색의 영상을 표시할 수 있다.
구동 게이트 전극(155a)은 접촉 구멍(61)을 통해 연결 부재(174)의 일단과 연결되어 있고, 연결 부재(174)의 타단은 접촉 구멍(63)을 통해 제3 트랜지스터(T3)의 드레인 영역 및 제4 트랜지스터(T4)의 드레인 영역과 연결되어 있다. 연결 부재(174)는 대체로 제2 방향(Dr2)에 나란한 방향으로 연장되어 있을 수 있다.
액티브 패턴(130)은 데이터선(171)과 중첩하며 데이터선(171)과 나란하게 뻗는 차폐부(135)를 더 포함할 수 있다. 차폐부(135)는 도전 영역으로서 데이터선(171)의 제1 방향(Dr1)의 폭을 완전히 덮을 수 있다. 도 3에 도시한 바와 같이 하나의 차폐부(135)는 인접한 두 데이터선(171) 모두와 중첩할 수 있다.
차폐부(135)는 연결부(134)를 통해 제1 세로부(132)와 연결될 수 있다. 연결부(134)는 액티브 패턴(130)의 도전 영역으로서 대체로 제1 방향(Dr1)에 나란한 방향으로 뻗고, 접촉 구멍(65)을 통해 구동 전압선(172)과 연결되어 구동 전압(ELVDD)을 인가받을 수 있다.
이와 같이 도전성을 가지는 차폐부(135)가 데이터선(171)과 중첩하면 데이터선(171)을 차폐(shielding)하여 데이터선(171)과 인접한 구동 게이트 전극(155a) 사이의 기생 커패시터를 차단할 수 있어, 데이터 신호(Dm)의 신호 변화에 따라 구동 게이트 전극(155a)의 전압이 변화하여 발광 다이오드(ED)의 구동 전류(Id)가 변동되는 것을 방지할 수 있다. 즉, 데이터선(171)과 구동 게이트 전극(155a) 사이의 기생 커패시터에 의한 휘도 변화를 막을 수 있다.
도 3을 참조하면, 차폐부(135)는 제1 방향(Dr1)의 폭이 주변보다 작은 오목부(31)를 포함할 수도 있다. 오목부(31)에서 차폐부(135)는 데이터선(171)과 중첩하지 않을 수 있다.
차폐부(135)는 생략될 수도 있다.
액티브 패턴(130)의 차폐부(135) 및 연결부(134)는 제1 방향(Dr1)으로 신호를 전달하는 신호선, 즉 복수의 스캔선(151, 152, 152') 및 복수의 제어선(153)과 중첩하지 않을 수 있다. 차폐부(135)와 제1 방향(Dr1)으로 인접한 신호선으로 제어선(153)이 있는데, 제어선(153)의 형태는 차폐부(135) 및 연결부(134)와 중첩하지 않는 형태를 가질 수 있다. 구체적으로, 제어선(153)은 복수의 이격된 본선부(main line portion)(53a), 그리고 인접한 두 개의 본선부(53a)를 연결하는 복수의 우회부(detour portion)(53b)를 포함할 수 있다.
각 본선부(53a)는 대체로 제1 방향(Dr1)에 나란하게 뻗고 두 데이터선(171) 사이에 위치하는 인접한 두 화소(PX1, PX2)를 지나며 연속적으로 뻗을 수 있다. 따라서 각 본선부(53a)는 두 화소(PX1, PX2)를 사이에 두고 인접한 두 데이터선(171) 사이에 한정되어 위치하고 데이터선(171)과 중첩하지 않을 수 있다. 각 본선부(53a)의 끝단은 인접한 데이터선(171)과 이격되어 있고, 제5 트랜지스터(T5)의 채널 영역(131e)과 차폐부(135) 또는 데이터선(171) 사이에 위치할 수 있다. 본선부(53a)는 액티브 패턴(130)의 제1 세로부(132)의 채널 영역(131e)과 중첩하는 부분 및 액티브 패턴(130)의 제2 세로부(133)의 채널 영역(131f)과 중첩하는 부분을 포함한다. 본선부(53a)의 가상의 연장 직선(imaginary straight extending line)(IML)은 차폐부(135)를 지날 수 있지만 차폐부(135)와 실질적으로 중첩하지 않는다.
우회부(53b)는 인접한 두 데이터선(171)을 사이에 두고 인접한 두 본선부(53a)를 서로 연결한다. 각 우회부(53b)의 일단은 본선부(53a)의 끝 부분에 가까운 부분인 연결 지점(JT)에서 본선부(53a)의 한 가로변과 연결될 수 있다. 연결 지점(JT)과 본선부(53a)의 끝 부분 사이에는 채널 영역(131e)이 위치할 수 있다. 우회부(53b)는 전체적으로 우물(well) 형태로서 액티브 패턴(130)의 제1 세로부(132)의 끝단, 접촉 구멍(65), 그리고 연결부(134)의 주위를 따라 뻗는 형태를 가진다. 이와 같이, 제어선(153)의 우회부(53b)는 차폐부(135) 및 연결부(134)를 포함한 액티브 패턴(130)의 아래로 우회하여 연결부(134)의 아래쪽 가장자리를 따라 뻗으므로 액티브 패턴(130)(특히 차폐부(135) 및 연결부(134))과 중첩하지 않는다. 따라서, 제어선(153)은 제5 트랜지스터(T5)의 채널 영역(131e) 및 제6 트랜지스터(T6)의 채널 영역(131f)과 중첩하는 부분을 제외하고는 액티브 패턴(130)과 중첩하지 않으며, 특히 차폐부(135) 및 연결부(134)와 중첩하지 않는다.
그러나 제어선(153)의 형태는 이에 한정되지 않고 제1 방향(Dr1)에 나란한 방향으로 대체로 일정하게 뻗을 수도 있다.
한 실시예에 따른 표시 장치는 복수의 화소 전극(191a, 191b)과 초기화 전압선(192) 등을 포함하는 제3 도전층을 더 포함할 수 있다. 제3 도전층은 단면상 제2 도전층 위에 위치할 수 있다.
각 화소 전극(191a, 191b)은 해당하는 화소(PX1, PX2)의 접촉 구멍(89)을 통해 연결 부재(179)와 전기적으로 연결되어 전압을 인가받을 수 있다.
복수의 화소 전극(191a, 191b)은 평면상 펜타일 매트릭스(pentile matrix) 구조로 배열되어 있을 수 있으나 이에 한정되는 것은 아니다. 화소(PX1)의 제6 트랜지스터(T6)에 연결된 화소 전극(191a)의 면적은 인접한 화소(PX2)의 제6 트랜지스터(T6)에 연결된 화소 전극(191b)의 면적보다 클 수 있다. 예를 들어, 화소 전극(191a)은 적색 또는 청색의 영상을 표시하는 화소(PX1)에 속하고 화소 전극(191b)은 녹색의 영상을 표시하는 화소(PX2)에 속할 수 있다.
도 3을 참조하면, 화소 전극(191b)은 인접한 화소의 구동 게이트 전극(155a)과 평면상 중첩하지 않을 수 있다.
화소 전극(191a)은 자기가 속한 화소(PX1)가 아닌 인접한 화소(PX2)의 구동 게이트 전극(155a)과 평면상 중첩할 수 있다. 화소(PX1)의 화소 전극(191a)과 화소(PX2)의 구동 게이트 전극(155a)의 중첩 영역의 대부분은 화소(PX2)에 위치하는 구동 전압선(172)의 확장부(178)와 중첩할 수 있다.
도 3 및 도 5를 참조하면, 화소(PX1)의 화소 전극(191a)과 중첩하는 화소(PX2)의 확장부(178)의 오목부(77a, 77b)의 세로 중심선(CL2)은 (제1 방향(Dr1) 상) 화소 전극(191a)으로부터 멀어지는 방향으로 치우쳐 있을 수 있다. 즉, 화소 전극(191a)과 중첩하는 인접한 화소(PX2)의 구동 게이트 전극(155a)의 세로변과 확장부(178)의 오목부(77a, 77b)의 세로변 사이의 최단 거리(Wa, Wc)는 반대쪽의 구동 게이트 전극(155a)의 세로변과 확장부(178)의 오목부(77a, 77b)의 세로변 사이의 최단 거리(Wb, Wd)보다 클 수 있다.
초기화 전압선(192)은 인접한 화소 전극(191a, 191b)의 가장자리 주위를 따라 굴곡되어 있을 수 있고, 초기화 전압(Vint)을 전달할 수 있다. 초기화 전압선(192)은 접촉 구멍(82)을 통해 연결 부재(175)와 전기적으로 연결되어 초기화 전압(Vint)을 전달할 수 있다.
이제, 앞에서 설명한 도면들과 함께 도 6 내지 도 8을 참조하여 한 실시예에 따른 표시 장치의 단면상 구조의 한 예에 대해 설명한다.
한 실시예에 따른 표시 장치는 기판(110)을 포함할 수 있다. 기판(110)은 유리 등의 무기 절연 물질 또는 폴리이미드(PI)와 같은 플라스틱 등의 유기 절연 물질을 포함할 수 있으며, 다양한 정도의 유연성(flexibility)을 가질 수 있다.
기판(110) 위에는 버퍼층(120)이 위치할 수 있다. 버퍼층(120)은 기판(110)으로부터 버퍼층(120)의 상부층, 특히 액티브 패턴(130)으로 불순물이 전달되는 것을 차단하여 액티브 패턴(130)의 특성 열화를 막고 스트레스를 완화시킬 수 있다. 버퍼층(120)은 질화규소(SiNx) 또는 산화규소(SiOx) 등의 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 버퍼층(120)의 일부 또는 전체는 생략될 수도 있다.
버퍼층(120) 위에는 앞에서 설명한 바와 같은 액티브 패턴(130)이 위치하고, 액티브 패턴(130) 위에 게이트 절연층(140)이 위치한다.
게이트 절연층(140) 위에는 앞에서 설명한 복수의 스캔선(151, 152, 152'), 제어선(153), 구동 게이트 전극(155a), 그리고 연결 부재(154) 등을 포함하는 제1 도전층이 위치할 수 있다. 제1 도전층은 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 이들 중 적어도 둘의 합금 등의 금속을 포함할 수 있다.
제1 도전층 및 게이트 절연층(140) 위에는 층간 절연막(160)이 위치한다. 층간 절연막(160)은 질화규소(SiNx), 산화규소(SiOx) 등의 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다.
도 3, 도 6 및 도 7을 참조하면, 층간 절연막(160) 및/또는 게이트 절연층(140)은 구동 게이트 전극(155a) 위에 위치하는 접촉 구멍(61), 액티브 패턴(130)의 도전 영역 중 제2 트랜지스터(T2)의 채널 영역(131b)에 연결된 소스 영역 위에 위치하는 접촉 구멍(62), 액티브 패턴(130)의 도전 영역 중 제3 트랜지스터(T3)의 채널 영역(131c)에 연결된 드레인 영역 또는 제4 트랜지스터(T4)의 채널 영역(131d)에 연결된 드레인 영역 위에 위치하는 접촉 구멍(63), 액티브 패턴(130)의 도전 영역 중 제4 트랜지스터(T4)의 채널 영역(131d)에 연결된 소스 영역 또는 제7 트랜지스터(T7)의 채널 영역(131g)과 연결된 드레인 영역 위에 위치하는 접촉 구멍(64), 액티브 패턴(130)의 도전 영역 중 제5 트랜지스터(T5)의 채널 영역(131e)에 연결된 소스 영역 위에 위치하는 접촉 구멍(65), 액티브 패턴(130)의 도전 영역 중 제6 트랜지스터(T6)의 채널 영역(131f)에 연결된 드레인 영역 위에 위치하는 접촉 구멍(66), 그리고 연결 부재(154) 위에 위치하는 접촉 구멍(68)을 포함할 수 있다.
층간 절연막(160) 위에는 데이터선(171), 구동 전압선(172), 그리고 연결 부재(174, 175, 179)를 포함하는 제2 도전층이 위치할 수 있다. 제2 도전층은 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 이들 중 적어도 둘의 합금 등의 금속을 포함할 수 있다.
도 6을 참조하면, 데이터선(171)은 게이트 절연층(140) 및 층간 절연막(160)에 형성된 접촉 구멍(62)을 통해 제2 트랜지스터(T2)의 채널 영역(131b)에 연결된 소스 영역과 연결될 수 있다.
구동 전압선(172)의 확장부(178)는 층간 절연막(160)을 사이에 두고 구동 게이트 전극(155a)과 중첩하여 커패시터(Cst)를 형성할 수 있다.
연결 부재(179)는 접촉 구멍(66)을 통해 제6 트랜지스터(T6)의 채널 영역(131f)에 연결된 드레인 영역과 연결될 수 있다.
제2 도전층과 층간 절연막(160) 위에는 보호막(180)이 위치할 수 있다. 보호막(180)은 폴리아크릴계 수지(poly-acrylic resin), 폴리이미드계 수지(polyimides resin) 등의 유기 절연 물질을 포함할 수 있으며, 보호막(180)의 윗면은 실질적으로 평탄할 수 있다. 보호막(180)은 연결 부재(179) 위에 위치하는 접촉 구멍(81) 및 연결 부재(175) 위에 위치하는 접촉 구멍(82)을 포함할 수 있다.
보호막(180) 위에는 화소 전극(191a) 및 초기화 전압선(192)을 포함하는 제3 도전층이 위치할 수 있다. 도 6을 참조하면, 화소 전극(191a)은 접촉 구멍(81)을 통해 연결 부재(179)와 연결될 수 있고, 도 6에 도시하지 않았으나 초기화 전압선(192)은 접촉 구멍(82)을 통해 연결 부재(175)와 연결될 수 있다.
도 3 및 도 8을 참조하면, 한 화소(PX1)의 화소 전극(191a)의 가장자리 부분의 일부는 층간 절연막(160) 및 보호막(180)을 사이에 두고 인접한 화소(PX2)의 구동 게이트 전극(155a)과 중첩하여 커패시터(프린지 커패시터라고도 함)(Cga)를 생성할 수 있다. 화소(PX1)의 화소 전극(191a)과 화소(PX2)의 구동 게이트 전극(155a)이 중첩하는 영역 중 확장부(178)도 함께 중첩하는 영역은 도전체인 확장부(178)가 화소 전극(191a)과 구동 게이트 전극(155a) 사이의 커플링에 대한 차폐 기능을 하여 실제 커패시터(Cga)의 면적 및 용량에 기여하지 않을 수 있다.
커패시터(Cga)의 한 단자를 구성하는 화소(PX2)의 구동 게이트 전극(155a)의 전압은 화소 전극(191a)의 전압 변화량에 의한 영향을 받게 되어 화소(PX2)가 원하는 계조가 제대로 표현이 되지 않을 수 있다. 따라서 화소(PX2)의 구동 게이트 전극(155a)과 화소(PX1)의 화소 전극(191a)이 확장부(178)를 사이에 두지 않고 서로 직접 중첩하는 면적이 넓어질수록 화소(PX2)와 화소(PX1) 간의 크로스토크가 심해질 수 있다.
본 실시예에 따르면, 화소(PX2)의 확장부(178)의 오목부(77a, 77b)의 세로 중심선(CL2)을 확장부(178)와 중첩하는 인접한 화소(PX1)의 화소 전극(191a)으로부터 (제1 방향(Dr1) 상) 멀어지는 방향으로 치우치게 형성함으로써 화소 전극(191a)과 화소(PX2)의 구동 게이트 전극(155a)의 중첩 영역 중 확장부(178)도 함께 중첩하는 면적을 최대한으로 할 수 있다. 이로써, 화소(PX2)에서 확장부(178)의 오목부(77b)의 좌측 부분이 최대한 많이 화소 전극(191a)과 중첩할 수 있다. 따라서, 화소(PX1)의 화소 전극(191a)과 화소(PX2)의 구동 게이트 전극(155a)이 확장부(178)의 개입 없이 직접 중첩하여 형성하는 커패시터(Cga)의 면적 및 용량을 최소화할 수 있고, 두 화소(PX1, PX2) 간의 크로스토크로 인해 화소(PX2)의 계조가 원하는 바와 다르게 표현되는 표시 불량을 막을 수 있다.
도 3에 도시한 바와 같이, 모든 화소(PX1, PX2)에 위치하는 구동 전압선(172)의 확장부(178)를 좌우 비대칭으로 형성하고, 인접하는 두 화소(PX1, PX2)의 확장부(178)의 형태를 서로 대칭으로 형성할 수 있다. 그러나 이와 달리 구동 게이트 전극(155a)이 다른 화소의 화소 전극과 중첩하지 않는 화소의 확장부(178)는 대략 좌우 대칭인 형태를 가질 수도 있다.
화소 전극(191b)은 다른 화소의 구동 게이트 전극(155a)과 평면상 중첩하지 않으므로 화소 전극(191b)의 전압 변동에 의한 화소 간 크로스토크는 발생하지 않을 수 있다.
보호막(180), 초기화 전압선(192) 및 화소 전극(191a) 위에는 화소 정의층(pixel defining layer, PDL)(350)이 위치할 수 있다. 화소 정의층(350)은 유리 절연 물질을 포함할 수 있고 화소 전극(191a) 위에 위치하는 개구부(351)를 가진다.
화소 전극(191a) 위에는 발광층(370)이 위치한다. 발광층(370)은 개구부(351) 안에 위치할 수 있다. 발광층(370)은 유기 발광 물질 또는 무기 발광 물질을 포함할 수 있다.
발광층(370) 위에는 공통 전극(270)이 위치한다. 공통 전극(270)은 화소 정의층(350) 위에도 형성되어 복수의 화소(PX)에 걸쳐 연장되어 있을 수 있다.
화소 전극(191a), 발광층(370) 및 공통 전극(270)은 함께 발광 다이오드(ED)를 이룬다.
공통 전극(270) 위에는 발광 다이오드(ED)를 보호하는 밀봉층이 더 위치할 수 있다. 밀봉층은 교대로 적층된 무기막과 유기막을 포함할 수 있다.
도 9는 한 실시예에 따른 표시 장치의 인접한 화소들에 대한 배치도이다.
도 9에 도시한 실시예에 따른 표시 장치는 도 3 내지 도 8에 도시한 실시예에 따른 표시 장치와 대부분 동일하나 인접한 네 화소(PX)의 배치가 도시되어 있다.
한 실시예에 따른 표시 장치가 포함하는 복수의 화소(PX)는 각각 특정 색을 표시할 수 있는데, 예를 들어 적색을 나타낼 수 있는 적색 화소(R), 녹색을 나타낼 수 있는 녹색 화소(G), 그리고 청색을 나타낼 수 있는 청색 화소(B)를 포함할 수 있다. 도 9는 인접한 적색 화소(R), 녹색 화소(G) 및 청색 화소(B)를 도시하고 있다. 이와 달리, 적색 화소(R), 녹색 화소(G) 및 청색 화소(B) 중 적어도 하나는 마젠타, 옐로, 시안 등과 같은 다른 색을 나타낼 수도 있다.
적색 화소(R)의 화소 전극(191a)은 청색 화소(B)의 화소 전극(191c)보다 작을 수 있고, 녹색 화소(G)의 화소 전극(191b)은 적색 화소(R)의 화소 전극(191a)보다 작을 수 있다. 녹색 화소(G)의 화소 전극(191b)은 다른 화소(PX)의 구동 게이트 전극(155a)과 평면상 중첩하지 않을 수 있다. 따라서 녹색 화소(G)의 화소 전극(191b)의 전압 변동에 의한 인접 화소(PX)의 계조 변화는 거의 발생하지 않을 수 있다.
반면, 적색 화소(R)의 화소 전극(191a) 또는 청색 화소(B)의 화소 전극(191c)은 데이터선(171) 또는 구동 전압선(172)을 사이에 두지 않고 바로 인접하는 화소(PX)의 구동 게이트 전극(155a)과 평면상 중첩할 수 있다. 화소 전극(191a, 191c)이 바로 인접한 녹색 화소(G)의 구동 게이트 전극(155a)과 중첩하는 영역의 대부분은 구동 전압선(172)의 확장부(178)와 중첩하여 큰 용량의 커패시터(Cga) 발생을 막을 수는 있으나, 도 9에서 A 및 B로 표시한 부분과 같이 화소 전극(191a, 191c)의 가장자리 부분의 일부는 확장부(178)를 사이에 두지 않고 인접한 녹색 화소(G)의 구동 게이트 전극(155a)과 중첩하여 커패시터(Cga)를 형성할 수 있다.
본 실시예에 따르면, 다른 화소의 화소 전극과 중첩하는 구동 게이트 전극을 포함하는 화소에 대해 또는 전체 화소(PX)에 대해 구동 전압선(172)의 확장부(178)의 오목부(77a, 77b)의 좌우측 부분을 비대칭으로 형성하고 녹색 화소(G)의 확장부(178)의 오목부를 적색 화소(R) 또는 청색 화소(B)로부터 제1 방향(Dr1) 상 멀어지는 쪽으로 치우쳐 위치시킴으로써, 녹색 화소(G)에서 확장부(178)의 오목부의 좌측 부분이 최대한 많이 적색 화소(R)의 화소 전극(191a) 또는 청색 화소(B)의 화소 전극(191c)과 중첩할 수 있다. 따라서, 적색 화소(R)의 화소 전극(191a) 또는 청색 화소(B)의 화소 전극(191c)과 녹색 화소(G)의 구동 게이트 전극(155a)이 중간에 확장부(178)를 개입시키지 않고 직접 중첩하여 형성하는 커패시터(Cga)의 면적 및 용량을 최소화할 수 있다. 따라서, 적색 화소(R)와 녹색 화소(G) 간, 또는 청색 화소(B)와 녹색 화소(G) 간 크로스토크를 줄여 녹색 화소(G) 계조가 원하는 바와 다르게 표현되는 것을 막을 수 있다.
도 9를 참조하면, 청색 화소(B)가 포함하는 제1 트랜지스터(T1)의 채널 영역(131a)의 길이는 다른 화소(R, G)의 제1 트랜지스터(T1)의 채널 영역(131a)의 길이보다 짧을 수 있다.
다음, 앞에서 설명한 도면들과 함께 도 10을 참조하여 한 실시예에 따른 표시 장치에 대하여 설명한다. 앞에서 설명한 실시예와 동일한 구성 요소에 대한 동일한 설명은 생략한다.
본 실시예에 따른 표시 장치는 앞에서 설명한 실시예에 따른 표시 장치와 대부분 동일하나 제1 트랜지스터(T1)의 채널 영역(131a)의 평면상 형태가 다를 수 있다. 예를 들어 제1 트랜지스터(T1)의 채널 영역(131a)은 대략 S자 모양 또는 반전된 S자 모양을 가질 수 있다.
이 밖의 특징들 및 효과는 앞에서 설명한 실시예와 동일하므로 상세한 설명은 생략한다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 통상의 기술자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (20)

  1. 제1 화소 및 제2 화소를 포함하는 복수의 화소,
    제1 방향으로 연장되어 있는 복수의 스캔선,
    상기 스캔선과 교차하며 데이터 신호를 전달하는 복수의 데이터선,
    상기 스캔선과 교차하며 구동 전압을 전달하는 복수의 구동 전압선, 그리고
    상기 제1 화소에 위치하는 제1 구동 게이트 전극 및 상기 제2 화소에 위치하는 제2 구동 게이트 전극
    을 포함하고,
    상기 복수의 구동 전압선 중 제1 구동 전압선은 상기 제1 구동 게이트 전극과 중첩하는 제1 확장부를 포함하고,
    상기 복수의 구동 전압선 중 제2 구동 전압선은 상기 제2 구동 게이트 전극과 중첩하는 제2 확장부를 포함하고,
    상기 제1 화소가 포함하는 제1 화소 전극은 상기 제2 구동 게이트 전극과 중첩하고,
    상기 제2 확장부는 제1 가장자리에 위치하는 제1 오목부를 포함하고,
    상기 제1 오목부의 중심선은 상기 제2 구동 게이트 전극의 중심선을 기준으로 상기 제1 화소 전극으로부터 멀어지는 방향으로 치우쳐 위치하는
    표시 장치.
  2. 제1항에서,
    상기 제1 오목부의 중심선이 상기 제1 화소 전극으로부터 멀어지는 방향은 상기 제1 방향에 실질적으로 나란한 표시 장치.
  3. 제1항에서,
    상기 제1 화소 전극과 상기 제2 구동 게이트 전극과 중첩하는 영역은 상기 제2 확장부와 중첩하는 부분을 포함하는 표시 장치.
  4. 제3항에서,
    단면상, 상기 제1 화소 전극과 상기 제2 구동 게이트 전극 사이에 상기 제2 확장부가 위치하는 표시 장치.
  5. 제1항에서,
    상기 제1 오목부의 제1변과 상기 제2 구동 게이트 전극의 제2변 사이의 제1 최단 거리는 상기 제1변과 마주하는 상기 제1 오목부의 제3변과 상기 제2변과 마주하는 상기 제2 구동 게이트 전극의 제4변 사이의 제2 최단 거리보다 크고,
    상기 제1변, 상기 제2변, 상기 제3변 및 상기 제4변은 상기 제1 방향에 수직인 제2 방향에 실질적으로 나란하고,
    상기 제1변은 상기 제3변보다 상기 제1 화소에 더 가까운
    표시 장치.
  6. 제5항에서,
    상기 제2 최단 거리는 대략 2.85 마이크로미터 이상인 표시 장치.
  7. 제5항에서,
    상기 제1 확장부는 상기 제2 확장부와 대칭인 형태를 가지는 표시 장치.
  8. 제5항에서,
    상기 제1 화소는 청색 또는 적색의 빛을 내보낼 수 있고,
    상기 제2 화소는 녹색의 빛을 내보낼 수 있는
    표시 장치.
  9. 제5항에서,
    상기 제1 화소와 상기 제2 화소는 상기 제1 방향으로 인접하고,
    상기 제1 화소와 상기 제2 화소는 상기 복수의 데이터선 중 인접한 두 데이터선 사이의 영역에 위치하고,
    상기 제1 확장부와 상기 제2 확장부는 서로 연결되어 있는
    표시 장치.
  10. 제1항에서,
    상기 제2 확장부는 상기 제1 가장자리와 마주하는 제2 가장자리에 위치하는 제2 오목부를 더 포함하고,
    상기 제1 오목부와 상기 제2 오목부는 상기 제2 확장부의 상기 제1 방향에 나란한 중심선을 기준으로 서로 대칭인
    표시 장치.
  11. 복수의 데이터선, 복수의 구동 전압선, 그리고 제1 및 제2 화소를 포함하고,
    상기 제1 및 제2 화소 각각은
    발광 다이오드,
    상기 발광 다이오드와 연결되어 있는 제6 트랜지스터,
    상기 제6 트랜지스터와 연결되어 있으며 구동 게이트 전극을 포함하는 제1 트랜지스터, 그리고
    상기 구동 전압선에서 확장되어 있으며 상기 구동 게이트 전극과 중첩하여 커패시터를 형성하는 확장부
    를 포함하고,
    상기 제1 화소의 상기 확장부는 제1 방향에 나란한 선을 기준으로 비대칭인 형태를 가지고,
    상기 제2 화소의 상기 확장부는 상기 제1 방향에 나란한 선을 기준으로 상기 제1 화소의 상기 확장부와 대칭인 형태를 가지는
    표시 장치.
  12. 제11항에서,
    상기 발광 다이오드는 화소 전극을 포함하고,
    상기 제1 화소의 상기 화소 전극은 상기 제2 화소의 상기 구동 게이트 전극과 중첩하는
    표시 장치.
  13. 제12항에서,
    상기 확장부는 상기 제1 방향에 수직인 제2 방향에 나란한 제1 가장자리에 위치하는 제1 오목부를 포함하고,
    상기 제2 화소에서, 상기 제1 오목부의 제1변과 상기 구동 게이트 전극의 제2변 사이의 제1 최단 거리는 상기 제1변과 마주하는 상기 제1 오목부의 제3변과 상기 제2변과 마주하는 상기 구동 게이트 전극의 제4변 사이의 제2 최단 거리보다 크고,
    상기 제1변, 상기 제2변, 상기 제3변 및 상기 제4변은 상기 제1 방향에 실질적으로 나란하고,
    상기 제1변은 상기 제3변보다 상기 제1 화소에 더 가까운
    표시 장치.
  14. 제13항에서,
    상기 제2 최단 거리는 대략 2.85 마이크로미터 이상인 표시 장치.
  15. 제13항에서,
    상기 확장부는 상기 제1 가장자리와 마주하는 제2 가장자리에 위치하는 제2 오목부를 더 포함하고,
    상기 제1 오목부와 상기 제2 오목부는 상기 확장부의 상기 제2 방향에 나란한 중심선을 기준으로 서로 대칭인
    표시 장치.
  16. 제15항에서,
    상기 제2 화소에서, 상기 제1 및 제2 오목부의 상기 제1 방향에 나란한 중심선은 상기 구동 게이트 전극의 상기 제1 방향에 나란한 중심선을 기준으로 상기 제1 화소로부터 멀어지는 방향으로 치우쳐 위치하는 표시 장치.
  17. 제12항에서,
    상기 제1 화소의 상기 화소 전극과 상기 제2 화소의 상기 구동 게이트 전극이 중첩하는 영역은 상기 제2 화소의 상기 확장부와 중첩하는 부분을 포함하는 표시 장치.
  18. 제17항에서,
    단면상, 상기 제1 화소의 상기 화소 전극과 상기 제2 화소의 상기 구동 게이트 전극 사이에 상기 제2 화소의 상기 확장부가 위치하는 표시 장치.
  19. 제12항에서,
    상기 제1 화소와 상기 제2 화소는 상기 제1 방향에 수직인 제2 방향으로 인접하고,
    상기 제1 화소와 상기 제2 화소는 상기 복수의 데이터선 중 인접한 두 데이터선 사이의 영역에 위치하고,
    상기 제1 화소의 상기 확장부와 상기 제2 화소의 상기 확장부는 서로 연결되어 있는
    표시 장치.
  20. 제12항에서,
    상기 제1 화소는 청색 또는 적색의 빛을 내보낼 수 있고,
    상기 제2 화소는 녹색의 빛을 내보낼 수 있는
    표시 장치.
KR1020170012531A 2017-01-26 2017-01-26 표시 장치 KR20180088550A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020170012531A KR20180088550A (ko) 2017-01-26 2017-01-26 표시 장치
US15/805,694 US10872945B2 (en) 2017-01-26 2017-11-07 Display device including an emission layer
EP17205052.8A EP3355356B1 (en) 2017-01-26 2017-12-04 Display device including an emission layer
CN201810036156.3A CN108364575B (zh) 2017-01-26 2018-01-15 包括发射层的显示设备
US17/098,399 US11581384B2 (en) 2017-01-26 2020-11-15 Display device including an emission layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170012531A KR20180088550A (ko) 2017-01-26 2017-01-26 표시 장치

Publications (1)

Publication Number Publication Date
KR20180088550A true KR20180088550A (ko) 2018-08-06

Family

ID=60569763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170012531A KR20180088550A (ko) 2017-01-26 2017-01-26 표시 장치

Country Status (4)

Country Link
US (2) US10872945B2 (ko)
EP (1) EP3355356B1 (ko)
KR (1) KR20180088550A (ko)
CN (1) CN108364575B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211537A (zh) * 2018-08-22 2019-09-06 京东方科技集团股份有限公司 显示基板的驱动方法、驱动电路及显示装置
KR20210018658A (ko) * 2019-08-08 2021-02-18 삼성디스플레이 주식회사 표시 장치

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180088550A (ko) 2017-01-26 2018-08-06 삼성디스플레이 주식회사 표시 장치
KR20200047834A (ko) * 2018-10-24 2020-05-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102669161B1 (ko) * 2018-11-21 2024-05-28 삼성디스플레이 주식회사 발광 장치 및 이를 구비하는 표시 장치
KR102606687B1 (ko) * 2018-12-12 2023-11-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200088953A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 표시 장치
CN111490068B (zh) * 2019-01-29 2022-07-26 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN109903726A (zh) * 2019-03-29 2019-06-18 武汉华星光电半导体显示技术有限公司 一种像素驱动电路、驱动方法和显示面板
KR20210029330A (ko) * 2019-09-05 2021-03-16 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR20210103015A (ko) * 2020-02-12 2021-08-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20210149946A (ko) * 2020-06-02 2021-12-10 삼성디스플레이 주식회사 표시 장치
KR20220033553A (ko) * 2020-09-07 2022-03-17 삼성디스플레이 주식회사 표시 장치
EP4297550A4 (en) * 2021-07-08 2024-05-15 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND DISPLAY APPARATUS
US11972727B2 (en) * 2021-09-18 2024-04-30 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate and display device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476620B1 (ko) 1997-12-03 2005-08-29 삼성전자주식회사 액정표시장치의화소구조
KR100721943B1 (ko) * 2005-08-12 2007-05-25 삼성에스디아이 주식회사 유기전계발광표시장치
KR101158902B1 (ko) * 2005-09-03 2012-06-25 삼성전자주식회사 어레이 기판, 액정표시패널 및 이를 구비한 액정표시장치
JP5639514B2 (ja) * 2011-03-24 2014-12-10 株式会社東芝 表示装置
KR101931775B1 (ko) * 2011-10-14 2019-03-14 삼성디스플레이 주식회사 표시 장치
KR101486038B1 (ko) * 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101982074B1 (ko) * 2012-10-08 2019-08-29 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20140048731A (ko) * 2012-10-16 2014-04-24 삼성디스플레이 주식회사 나노 크리스탈 디스플레이
KR102083432B1 (ko) * 2013-05-30 2020-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102116896B1 (ko) * 2013-10-14 2020-06-01 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20150054210A (ko) * 2013-11-11 2015-05-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102271585B1 (ko) * 2014-02-10 2021-07-01 삼성디스플레이 주식회사 표시 장치
KR102271115B1 (ko) * 2015-02-13 2021-06-30 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102289838B1 (ko) 2015-04-28 2021-08-13 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102317720B1 (ko) 2015-04-29 2021-10-26 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20180088550A (ko) 2017-01-26 2018-08-06 삼성디스플레이 주식회사 표시 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211537A (zh) * 2018-08-22 2019-09-06 京东方科技集团股份有限公司 显示基板的驱动方法、驱动电路及显示装置
CN110211537B (zh) * 2018-08-22 2021-01-22 京东方科技集团股份有限公司 显示基板的驱动方法、驱动电路及显示装置
KR20210018658A (ko) * 2019-08-08 2021-02-18 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
EP3355356A2 (en) 2018-08-01
US20210143242A1 (en) 2021-05-13
EP3355356B1 (en) 2022-10-19
EP3355356A3 (en) 2018-09-26
US20180212014A1 (en) 2018-07-26
US10872945B2 (en) 2020-12-22
CN108364575B (zh) 2021-10-26
US11581384B2 (en) 2023-02-14
CN108364575A (zh) 2018-08-03

Similar Documents

Publication Publication Date Title
KR20180088550A (ko) 표시 장치
KR102432935B1 (ko) 표시 장치
KR102047513B1 (ko) 표시 장치
TWI746657B (zh) 具有發射層之顯示裝置
KR102623339B1 (ko) 화소 및 그것을 포함하는 유기 발광 표시 장치
EP3355358B1 (en) Display device including an emission layer
US11289556B2 (en) Display device and manufacturing method thereof
KR102477982B1 (ko) 표시 장치
EP3537480A1 (en) Display apparatus
KR102655693B1 (ko) 표시 장치
US20210272521A1 (en) Organic light emitting diode display device
KR101968666B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20190115166A (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal