KR20210130311A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210130311A
KR20210130311A KR1020200048141A KR20200048141A KR20210130311A KR 20210130311 A KR20210130311 A KR 20210130311A KR 1020200048141 A KR1020200048141 A KR 1020200048141A KR 20200048141 A KR20200048141 A KR 20200048141A KR 20210130311 A KR20210130311 A KR 20210130311A
Authority
KR
South Korea
Prior art keywords
line
scan
transistor
node
voltage
Prior art date
Application number
KR1020200048141A
Other languages
English (en)
Inventor
김동우
우민규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200048141A priority Critical patent/KR20210130311A/ko
Priority to US17/148,369 priority patent/US11631365B2/en
Priority to CN202110387845.0A priority patent/CN113539183A/zh
Publication of KR20210130311A publication Critical patent/KR20210130311A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는, 제1 전원선; 제2 전원선; 데이터선; 센싱선; 제1 주사선; 제2 주사선; 제1 전원선 및 제1 노드 사이에 연결되는 적어도 하나의 발광 소자; 제1 노드 및 제2 전원선 사이에 연결되고, 제2 노드에 연결되는 게이트 전극을 포함하는 제1 트랜지스터; 데이터선 및 상기 제2 노드 사이에 연결되며, 제1 주사선에 연결되는 게이트 전극을 포함하는 제2 트랜지스터; 및 제1 전원선 및 제1 노드 사이에 연결되며, 제2 주사선에 연결되는 게이트 전극을 포함하는 제4 트랜지스터를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명의 실시예는 표시 장치에 관한 것이다.
표시 장치는 발광 다이오드(Light Emitting Diode)와 같은 발광 소자를 화소의 광원으로 이용하여 영상을 표시할 수 있다. 발광 다이오드는 열악한 환경 조건에서도 비교적 양호한 내구성을 나타내며, 수명 및 휘도 측면에서도 우수한 성능을 나타낸다. 신뢰성이 높은 무기 결정 구조의 재료를 이용하여 발광 다이오드를 제조하고, 이를 표시 장치의 표시 패널에 배치하여 화소 광원으로 이용하기 위한 연구가 진행되고 있다.
표시 장치는 화소를 포함하고, 화소는 발광 다이오드, 발광 다이오드에 구동 전류를 공급하는 구동 트랜지스터, 및 구동 트랜지스터의 게이트-소스 전압(즉, 게이트 전극 및 소스 전극 사이에 걸리는 전압)을 특정 전압 레벨로 유지하는 스토리지 커패시터를 포함할 수 있다. 또한, 화소는 구동 트랜지스터의 특성(예를 들어, 문턱 전압, 이동도) 및/또는 발광 다이오드의 발광 특성(예를 들어, 전류-전압 특성)에 관한 신호를 외부로 전송하기 위해, 구동 트랜지스터 및 발광 다이오드 사이의 노드에 연결되는 센싱 트랜지스터를 더 포함할 수 있다.
발광 조건 등에 따라 발광 다이오드의 발광 특성(예를 들어, 전류-전압 특성)이 변화하며, 이러한 변화에 의해 구동 트랜지스터의 게이트-소스 전압(즉, 게이트 전극 및 소스 전극 사이에 걸리는 전압)이 변하고, 화소는 원하는 휘도로 발광하지 못할 수 있다. 즉, 표시 장치에 휘도 편차가 발생할 수 있다.
본 발명의 일 목적은 균일한 휘도를 가지고 영상을 표시할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는, 제1 전원선; 제2 전원선; 데이터선; 센싱선; 제1 주사선; 제2 주사선; 상기 제1 전원선 및 제1 노드 사이에 연결되는 적어도 하나의 발광 소자; 상기 제1 노드 및 제2 전원선 사이에 연결되고, 제2 노드에 연결되는 게이트 전극을 포함하는 제1 트랜지스터; 상기 데이터선 및 상기 제2 노드 사이에 연결되며, 상기 제1 주사선에 연결되는 게이트 전극을 포함하는 제2 트랜지스터; 및 상기 제1 전원선 및 상기 제1 노드 사이에 연결되며, 상기 제2 주사선에 연결되는 게이트 전극을 포함하는 제4 트랜지스터를 포함한다.
일 실시예에 의하면, 상기 제1 전원선에 인가되는 제1 전원전압은 상기 제2 전원선에 인가되는 제2 전원전압보다 크며, 상기 적어도 하나의 발광 소자의 애노드 전극은 상기 제1 전원선에 연결될 수 있다.
일 실시예에 의하면, 상기 표시 장치는, 상기 제1 트랜지스터의 제2 전극 및 상기 센싱선에 연결되고, 상기 제2 주사선에 연결되는 게이트 전극을 포함하는 제3 트랜지스터를 더 포함하며, 상기 제1 트랜지스터의 제1 전극은 상기 제1 노드에 연결될 수 있다.
일 실시예에 의하면, 상기 표시 장치는, 발광 제어선; 및 상기 제1 트랜지스터의 제2 전극 및 상기 제2 전원선 사이에 연결되고, 상기 발광 제어선에 연결되는 게이트 전극을 포함하는 제5 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제1 내지 제5 트랜지스터들 중 적어도 하나는 산화물 반도체를 포함할 수 있다.
일 실시예에 의하면, 상기 표시 장치는, 상기 제1 전원선 및 상기 제2 노드 사이에 연결되는 스토리지 커패시터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 표시 장치는, 상기 제1 주사선에 제1 주사 신호를 제공하고, 상기 제2 주사선에 제2 주사 신호를 제공하는 주사 구동부; 상기 발광 제어선에 발광 제어 신호를 제공하는 발광 구동부; 상기 데이터선에 데이터 신호를 제공하는 데이터 구동부; 및 상기 센싱선을 통해 상기 제1 트랜지스터의 문턱 전압에 대응하는 센싱 신호를 수신하는 센싱 구동부를 더 포함할 수 있다.
일 실시예에 의하면, 상기 발광 구동부가 게이트-오프 전압 레벨을 가지는 상기 발광 제어 신호를 상기 발광 제어선에 제공하는 제1 구간에서: 상기 주사 구동부는 게이트-온 전압 레벨을 가지는 상기 제1 주사 신호를 상기 제1 주사선에 제공하고, 게이트-온 전압 레벨을 가지는 상기 제2 주사 신호를 상기 제2 주사선에 제공하며, 상기 데이터 구동부는 상기 데이터 신호를 상기 데이터선에 제공할 수 있다.
일 실시예에 의하면, 상기 발광 구동부가 게이트-오프 전압 레벨을 가지는 상기 발광 제어 신호를 상기 발광 제어선에 제공하는 제1 구간에서: 상기 주사 구동부는 게이트-온 전압 레벨을 가지는 상기 제1 주사 신호를 상기 제1 주사선에 제공하고, 게이트-오프 전압 레벨을 가지는 상기 제2 주사 신호를 상기 제2 주사선에 제공하며, 상기 데이터 구동부는 상기 데이터 신호를 상기 데이터선에 제공할 수 있다.
일 실시예에 의하면, 상기 발광 구동부가 게이트-오프 전압 레벨을 가지는 상기 발광 제어 신호를 상기 발광 제어선에 제공하는 제2 구간에서, 상기 주사 구동부는 게이트-온 전압 레벨을 가지는 상기 제1 주사 신호를 상기 제1 주사선에 제공하고, 게이트-온 전압 레벨을 가지는 상기 제2 주사 신호를 상기 제2 주사선에 제공하며, 상기 제2 구간에서 상기 데이터 구동부는 기준 전압을 상기 데이터선에 제공하며, 상기 센싱 구동부는 상기 제2 구간의 제1 서브 구간에서 상기 센싱선에 초기화 전압을 인가하고, 상기 제2 구간의 제2 서브 구간에서 상기 센싱 신호를 수신할 수 있다.
일 실시예에 의하면, 상기 제1 트랜지스터의 제2 전극 및 상기 제2 노드 사이에 연결되는 스토리지 커패시터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 적어도 하나의 발광 소자는 상호 병렬 연결된 복수의 발광 소자들을 포함할 수 있다.
일 실시예에 의하면, 상기 발광 소자들 각각은 애노드 전극 및 캐소드 전극을 포함하고, 상기 발광 소자들 중 적어도 하나의 애노드 전극은 상기 발광 소자들 중 나머지의 캐소드 전극과 연결될 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는, 제1 전원선; 제2 전원선; 데이터선; 센싱선; 제1 주사선; 제2 주사선; 상기 제1 전원선 및 제1 노드 사이에 연결되는 적어도 하나의 발광 소자; 상기 제1 노드 및 제2 전원선 사이에 연결되고, 제2 노드에 연결되는 게이트 전극을 포함하는 제1 트랜지스터; 상기 데이터선 및 상기 제2 노드 사이에 연결되며, 상기 제1 주사선에 연결되는 게이트 전극을 포함하는 제2 트랜지스터; 및 상기 제1 노드 및 상기 센싱선 사이에 연결되며, 상기 제2 주사선에 연결되는 게이트 전극을 포함하는 제3 트랜지스터를 포함한다.
일 실시예에 의하면, 상기 제1 전원선에 인가되는 제1 전원전압은 상기 제2 전원선에 인가되는 제2 전원전압보다 크며, 상기 적어도 하나의 발광 소자의 애노드 전극은 상기 제1 전원선에 연결될 수 있다.
일 실시예에 의하면, 상기 제1 전원선 및 상기 제2 노드 사이에 연결되는 스토리지 커패시터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제2 노드 및 상기 제2 전원선 사이에 연결되는 스토리지 커패시터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 표시 장치는, 상기 제1 주사선에 제1 주사 신호를 제공하고, 상기 제2 주사선에 제2 주사 신호를 제공하는 주사 구동부; 상기 데이터선에 데이터 신호를 제공하는 데이터 구동부; 및 상기 센싱선을 통해 상기 제1 트랜지스터의 문턱 전압에 대응하는 센싱 신호를 수신하는 센싱 구동부를 더 포함할 수 있다.
일 실시예에 의하면, 제1 구간에서 상기 제1 전원선에 인가되는 제1 전원전압은 상기 제2 전원선에 인가되는 제2 전원전압보다 작아지도록 변하며, 상기 제1 구간에서, 상기 주사 구동부는 게이트-온 전압 레벨을 가지는 상기 제1 주사 신호를 상기 제1 주사선에 제공하고, 게이트-온 전압 레벨을 가지는 상기 제2 주사 신호를 상기 제2 주사선에 제공하며, 상기 제2 구간에서 상기 데이터 구동부는 기준 전압을 상기 데이터선에 제공하며, 상기 센싱 구동부는 상기 제2 구간의 제1 서브 구간에서 상기 센싱선에 초기화 전압을 인가하고, 상기 제2 구간의 제2 서브 구간에서 상기 센싱 신호를 수신할 수 있다.
본 발명의 실시예들에 따른 표시 장치에 따르면, 화소 내 발광 소자는 제1 전원선(예를 들어, 고 전원전압) 및 제1 트랜지스터의 제1 전극 사이에 연결될 수 있다. 따라서, 발광 소자의 특성의 변화와 무관하게, 제1 트랜지스터의 게이트-소스 전압(즉, 제1 트랜지스터의 제2 전극 및 게이트 전극 사이의 전압)은 제1 트랜지스터의 게이트 전극에 인가된 데이터 전압에 의해서만 제어될 수 있고, 화소는 원하는 휘도로 발광하며, 표시 장치는 균일한 휘도를 가질 수 있다.
또한, 화소는 제1 전원선 및 제1 트랜지스터의 제1 전극 사이에 연결되는 제4 트랜지스터 및 제1 트랜지스터의 제2 전극에 연결되는 제3 트랜지스터를 포함할 수 있다. 따라서, 표시 장치는 제1 트랜지스터(T1)의 특성(예를 들어, 문턱 전압)을 센싱하고, 제1 트랜지스터의 특성 변화에 기인한 휘도 편차를 제거할 수 있다.
도 1a 및 도 1b는 일 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다.
도 2a 및 도 2b는 다른 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다.
도 3a 및 도 3b는 또 다른 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다.
도 4는 또 다른 실시예에 따른 발광 소자를 나타내는 사시도이다.
도 5는 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 6은 도 5의 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이다.
도 7a 및 도 7b는 표시 모드에서 도 6의 화소의 동작을 설명하는 도면들이다.
도 7c는 센싱 모드에서 도 6의 화소의 동작을 설명하는 도면이다.
도 8은 도 5의 표시 장치에 포함된 화소의 비교예를 나타내는 회로도이다.
도 9는 도 5의 표시 장치에 포함된 화소의 다른 예를 나타내는 회로도이다.
도 10은 도 5의 표시 장치에 포함된 화소의 또 다른 예를 나타내는 회로도이다.
도 11은 도 10의 화소의 동작을 설명하는 도면이다.
도 12는 도 5의 표시 장치에 포함된 화소의 또 다른 예를 나타내는 회로도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략되거나 간소하게 표현될 수 있다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.
도 1a 및 도 1b는 일 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다. 도 1a 및 도 1b에서 원기둥 형상의 막대형 발광 소자(LD)가 도시되었으나, 본 발명에 의한 발광 소자(LD)의 종류 및/또는 형상이 이에 한정되는 것은 아니다.
도 1a 및 도 1b를 참조하면, 발광 소자(LD)는, 제1 반도체층(11) 및 제2 반도체층(13)과, 제1 반도체층(11) 및 제2 반도체층(13)의 사이에 개재된 활성층(12)을 포함할 수 있다. 일 예로, 발광 소자(LD)는 일 방향을 따라 제1 반도체층(11), 활성층(12) 및 제2 반도체층(13)이 순차적으로 적층된 적층체로 구성될 수 있다.
실시예에 따라, 발광 소자(LD)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 발광 소자(LD)는 일 방향을 따라 일측 단부와 타측 단부를 가질 수 있다.
실시예에 따라, 발광 소자(LD)의 일측 단부에는 제1 반도체층(11) 및 제2 반도체층(13) 중 하나가 배치되고, 발광 소자(LD)의 타측 단부에는 제1 반도체층(11) 및 제2 반도체층(13) 중 다른 하나가 배치될 수 있다.
실시예에 따라, 발광 소자(LD)는 막대 형상으로 제조된 막대형 발광 다이오드일 수 있다. 여기서, 막대 형상은 원기둥 또는 다각기둥 등과 같이 폭 방향보다 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 특별히 한정되지는 않는다. 예를 들어, 발광 소자(LD)의 길이(L)는 그 직경(D)(또는, 횡단면의 폭)보다 클 수 있다.
실시예에 따라, 발광 소자(LD)는 나노 스케일(nano-scale) 내지 마이크로 스케일(micro-scale) 정도로 작은 크기, 일 예로 약 100 nm 내지 약 10㎛ 범위의 직경(D) 및/또는 길이(L)를 가질 수 있다. 다만, 발광 소자(LD)의 크기가 이에 한정되는 것은 아니다. 예를 들어, 발광 소자(LD)를 이용한 발광 장치를 광원으로 이용하는 각종 장치, 일 예로 표시장치 등의 설계 조건에 따라 발광 소자(LD)의 크기는 다양하게 변경될 수 있다.
제1 반도체층(11)은 적어도 하나의 n형 반도체 물질을 포함할 수 있다. 예를 들어, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 하나의 반도체 물질을 포함하며, Si, Ge, Sn 등과 같은 제1 도전성 도펀트가 도핑된 n형 반도체 물질을 포함할 수 있다. 다만, 제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제1 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 반도체층(11) 상에 형성되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 활성층(12)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다.
발광 소자(LD)의 양 단부에 소정 전압 이상의 전계를 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
활성층(12)은 400nm 내지 900nm의 파장을 갖는 광을 방출할 수 있다. 일 예로, 활성층(12)이 청색 또는 녹색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 질소를 포함하는 무기 물질을 포함할 수 있다. 특히, 활성층(12)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 무기 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(12)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함할 수 있다.
다만, 이에 제한되는 것은 아니며, 활성층(12)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 활성층(12)이 방출하는 광은 청색 또는 녹색 파장대의 광으로 제한되지 않고, 포함하는 물질에 따라 적색 파장대의 광일 수도 있다.
한편, 활성층(12)에서 방출되는 광은 발광 소자(LD)의 길이 방향의 외부면 뿐만 아니라, 양 측면으로 방출될 수 있다. 활성층(12)에서 방출되는 광의 방향성은 하나의 방향으로 제한되지 않는다.
제2 반도체층(13)은 활성층(12) 상에 배치되며, 제1 반도체층(11)의 타입과 상이한 타입의 반도체 물질을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 적어도 하나의 p형 반도체 물질을 포함할 수 있다. 예를 들어, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg, Ca, Ba 등과 같은 제2 도전성 도펀트가 도핑된 p형 반도체 물질을 포함할 수 있다. 다만, 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 반도체층(13)을 구성할 수 있다.
한편, 도면에서는 제1 반도체층(11)과 제2 반도체층(13)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 한정되는 것은 아니다. 예를 들어, 제1 반도체층(11) 및 제2 반도체층(13)은 활성층(12)의 물질에 따라 더 많은 수의 층을 포함할 수 있다. 일 예로, 제1 반도체층(11) 및 제2 반도체층(13)은 클래드층(clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
실시예에 따라, 제1 반도체층(11)의 제1 길이(L1)는 제2 반도체층(13)의 제2 길이(L2)보다 길 수 있다.
실시예에 따라, 발광 소자(LD)는 표면에 제공된 절연성 피막(INF)을 더 포함할 수 있다. 절연성 피막(INF)은 활성층(12)의 외주면을 둘러싸도록 발광 소자(LD)의 표면에 형성될 수 있으며, 이외에도 제1 반도체층(11) 및 제2 반도체층(13)을 더 둘러쌀 수 있다.
실시예에 따라, 절연성 피막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 양 단부를 노출할 수 있다. 예를 들어, 절연성 피막(INF)은 길이 방향 상에서 발광 소자(LD)의 양단에 위치한 제1 반도체층(11) 및 제2 반도체층(13) 각각의 일단, 일 예로 원기둥의 두 평면(즉, 상부면 및 하부면)은 커버하지 않고 노출할 수 있다.
실시예에 따라, 절연성 피막(INF)은 투명한 절연 물질을 포함할 수 있다. 예를 들어, 절연성 피막(INF)은 SiO2 또는 Si3N4로 확정되지 않은 SiOx, SiNx 등으로 형성될 수 있으나, 이에 한정되지는 않는다. 절연성 피막(INF)의 구성 물질이 특별히 한정되지는 않으며, 현재 공지된 다양한 절연 물질로 구성될 수 있다.
절연성 피막(INF)은 활성층(12)이 제1 반도체층(11) 및 제2 반도체층(13) 외의 전도성 물질과 접촉하여 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연성 피막(INF)을 형성함에 의해 발광 소자(LD)의 표면 결함을 최소화하여 수명과 효율을 향상시킬 수 있다. 또한, 복수의 발광 소자(LD)들이 밀접하게 배치되는 경우, 절연성 피막(INF)은 각 발광 소자(LD)의 사이에서 발생할 수 있는 원치 않은 단락을 방지할 수도 있다.
일 실시예에서, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 제2 반도체층(13) 및/또는 절연성 피막(INF) 외에도 각 층의 상부 및/또는 하부에 배치되는 추가적인 구성 요소를 더 포함할 수 있다. 예를 들면, 발광 소자(LD)는 제1 반도체층(11), 활성층(12) 및/또는 제2 반도체층(13)의 일단 측에 배치된 하나 이상의 형광체층, 활성층, 반도체 물질층 및/또는 전극층을 더 포함할 수 있다.
도 2a 및 도 2b는 다른 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다.
도 2a 및 도 2b를 참조하면, 발광 소자(LD)는, 제1 반도체층(11) 및 제2 반도체층(13)과, 제1 반도체층(11) 및 제2 반도체층(13) 사이에 개재된 활성층(12)을 포함한다. 실시예에 따라, 제1 반도체층(11)은 발광 소자(LD)의 중앙 영역에 배치되고, 활성층(12)은 제1 반도체층(11)의 적어도 일 영역을 감싸도록 제1 반도체층(11)의 표면에 배치될 수 있다. 그리고, 제2 반도체층(13)은, 활성층(12)의 적어도 일 영역을 감싸도록 활성층(12)의 표면에 배치될 수 있다.
또한, 발광 소자(LD)는, 제2 반도체층(13)의 적어도 일 영역을 감싸는 전극층(14) 및/또는 절연성 피막(INF)을 더 포함할 수 있다. 예를 들어, 발광 소자(LD)는, 제2 반도체층(13)의 일 영역을 감싸도록 제2 반도체층(13)의 표면에 배치되는 전극층(14)과, 전극층(14)의 적어도 일 영역을 감싸도록 전극층(14)의 표면에 배치되는 절연성 피막(INF)을 더 포함할 수 있다. 즉, 발광 소자(LD)는, 중앙으로부터 외곽 방향으로 순차적으로 배치된 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 전극층(14) 및 절연성 피막(INF)을 포함하는 코어-쉘 구조로 구현될 수 있다. 실시예에 따라, 전극층(14) 및/또는 절연성 피막(INF)은 생략될 수도 있다.
일 실시예에서, 발광 소자(LD)는 일 방향(예컨대, 길이(L) 방향)을 따라 연장된 다각 뿔 형상으로 제공될 수 있다. 일 예로, 발광 소자(LD)는 육각 뿔 형상을 가질 수 있다. 다만, 발광 소자(LD)의 형상이 이에 한정되지는 않으며, 이는 다양하게 변경될 수 있다.
일 실시예에서, 발광 소자(LD)의 길이(L) 방향을 따라 제1 반도체층(11)의 양측 단부는 돌출된 형상을 가질 수 있다. 제1 반도체층(11)의 양측 단부의 형상은 서로 상이할 수 있다. 일 예로, 제1 반도체층(11)의 양측 단부 중 상측에 배치된 일 단부는 상부로 향할수록 폭이 좁아지면서 하나의 꼭지점에 접하는 뿔 형상을 가질 수 있다. 또한, 제1 반도체층(11)의 양측 단부 중 하측에 배치된 타 단부는 일정한 폭의 다각 기둥 형상을 가질 수 있다.
실시예에 따라, 제1 반도체층(11)은 발광 소자(LD)의 코어(core), 즉, 중심(또는, 중앙 영역)에 위치할 수 있다. 또한, 발광 소자(LD)는 제1 반도체층(11)의 형상에 대응되는 형상으로 제공될 수 있다. 일 예로, 제1 반도체층(11)이 육각 뿔 형상을 갖는 경우, 발광 소자(LD)는 육각 뿔 형상을 가질 수 있다.
도 3a 및 도 3b는 또 다른 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다. 도 3a 및 도 3b에서는 설명의 편의를 위해 절연성 피막(INF)의 일부가 생략되어 도시되었다.
도 1a, 도 1b, 도 3a, 및 도 3b를 참조하면, 발광 소자(LD)는 제2 반도체층(13) 상에 배치된 전극층(14)을 더 포함할 수 있다.
전극층(14)은 제2 반도체층(13)에 전기적으로 연결되는 오믹(Ohmic) 접촉 전극일 수 있으나, 이에 한정되지는 않는다. 실시예에 따라, 전극층(14)은 쇼트키(Schottky) 접촉 전극일 수 있다. 전극층(14)은 금속 또는 금속 산화물을 포함할 수 있으며, 일 예로, Cr, Ti, Al, Au, Ni, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용할 수 있다. 실시예에 따라, 전극층(14)은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)의 활성층(12)에서 생성되는 빛이 전극층(14)을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다.
실시예에 따라, 절연성 피막(INF)은 전극층(14)과 인접한 모서리 영역에서 적어도 일부의 곡면 형상을 가질 수 있다. 실시예에 따라, 곡면 형상은 발광 소자(LD)가 제조될 때, 식각(etching) 공정으로 인하여 형성된 것일 수 있다.
한편, 도 1a 및 도 1b에 도시된 발광 소자(LD)와 같이 발광 소자(LD)가 전극층(14)을 포함하지 않는 경우에도, 절연성 피막(INF)은 모서리 영역에서 적어도 일부의 곡면 형상을 가질 수 있다.
도 4는 또 다른 실시예에 따른 발광 소자를 나타내는 사시도이다. 도 4에서는 설명의 편의를 위해 절연성 피막(INF)의 일부가 생략되어 도시되었다.
도 1a, 도 1b, 및 도 4를 참조하면, 발광 소자(LD)는 제3 반도체층(15), 제4 반도체층(16), 및 제5 반도체층(17)을 더 포함할 수 있다. 제3 반도체층(15)은 제1 반도체층(11)과 활성층(12) 사이에 배치될 수 있다. 제4 반도체층(16) 및 제5 반도체층(17)은 활성층(12)과 제2 반도체층(13) 사이에 배치될 수 있다. 또한, 발광 소자(LD)는 제2 반도체층(13)의 상부면에 형성된 제1 전극층(14a) 및 제1 반도체층(11)의 하부면에 형성된 제2 전극층(14b)을 더 포함할 수 있다.
도 4의 발광 소자(LD)는 제3, 제4, 및 제5 반도체층들(15, 16, 17) 및 제1 및 제2 전극층들(14a, 14b)을 더 포함하고, 활성층(12)이 다른 원소를 함유한다는 점에서, 도 1a의 발광 소자(LD)와 상이하다. 제1 반도체층(11), 제2 반도체층(13), 및 절연성 피막(INF)은 도 1a를 참조하여 설명한 제1 반도체층(11), 제2 반도체층(13), 및 절연성 피막(INF)과 실질적으로 동일할 수 있다.
실시예에 따라, 도 4의 발광 소자(LD)의 활성층(12) 및 다른 반도체층들(11, 13, 15, 16, 17) 각각은 적어도 인(P)을 포함할 수 있다. 도 1a를 참조하여 설명한 바와 같이, 활성층(12)이 질소(N)를 포함하는 경우, 발광 소자(LD)는 청색 또는 녹색의 광을 방출할 수 있다. 이와 달리, 활성층(12) 및 다른 반도체층들(11, 13, 15, 16, 17) 각각이 적어도 인(P)을 포함하는 경우, 발광 소자(LD)는 적색의 광을 방출할 수 있다. 예를 들어, 발광 소자(LD)는 중심 파장 대역이 620nm 내지 750nm의 범위를 갖는 적색의 광을 방출할 수 있다.
도 1a 및 도 1b를 참조하여 설명한 바와 같이, 제1 반도체층(11)은 n형 반도체 물질을 포함할 수 있다. 발광 소자(LD)가 적색의 광을 방출하는 경우, 제1 반도체층(11)은 InxAlyGa1-x-yP(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, 제1 반도체층(11)은 n형 Si로 도핑된 n-AlGaInP일 수 있다.
도 1a 및 도 1b를 참조하여 설명한 바와 같이, 제2 반도체층(13)은 p형 반도체 물질을 포함할 수 있다. 발광 소자(LD)가 적색의 광을 방출하는 경우, 제2 반도체층(13)은 InxAlyGa1-x-yP(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, 제2 반도체층(13)은 p형 Mg로 도핑된 p-GaP일 수 있다.
활성층(12)은 제1 반도체층(11)과 제2 반도체층(13) 사이에 배치될 수 있다. 도 1a 및 도 1b를 참조하여 설명한 바와 같이, 활성층(12)은 단일 또는 다중 양자 우물 구조의 물질을 포함하고, 특정 파장대의 광을 방출할 수 있다. 일 예로, 활성층(12)이 적색 파장대의 광을 방출하는 경우, 활성층(12)은 AlGaP, AlGaInP 등의 물질을 포함할 수 있다. 다른 예로, 활성층(12)이 양자층과 우물층이 교번적으로 적층된 다중 양자 우물 구조인 경우, 양자층은 AlGaP 또는 AlGaInP, 우물층은 GaP 또는 AlInP 등의 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(12)은 양자층으로 AlGaInP를, 우물층으로 AlInP를 포함하여 620nm 내지 750nm의 중심 파장대역을 갖는 적색광을 방출할 수 있다.
제3 반도체층(15)과 제4 반도체층(16)은 활성층(12)의 상부 및 하부에 인접하여 배치되며, 클래드층(clad layer)으로 명명될 수 있다.
제3 반도체층(15)은 제1 반도체층(11)과 활성층(12) 사이에 배치될 수 있다. 제3 반도체층(15)은 제1 반도체층(11)과 유사하게, n형 반도체 물질을 포함할 수 있다. 예를 들어, 제3 반도체층(15)은 InxAlyGa1-x-yP(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 반도체층(11)은 n-AlGaInP이고, 제3 반도체층(15)은 n-AlInP일 수 있다. 다만, 이에 제한되는 것은 아니다.
제4 반도체층(16)은 활성층(12)과 제2 반도체층(13) 사이에 배치될 수 있다. 제4 반도체층(16)은 제2 반도체층(13)과 유사하게, p형 반도체일 수 있으며, 일 예로 제4 반도체층(16)은 InxAlyGa1-x-yP(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 물질을 포함할 수 있다. 예시적인 실시예에서, 제2 반도체층(13)은 p-GaP이고, 제4 반도체층(16)은 p-AlInP 일 수 있다.
제5 반도체층(17)은 제4 반도체층(16)과 제2 반도체층(13) 사이에 배치될 수 있다. 제5 반도체층(17)은 제2 반도체층(13) 및 제4 반도체층(16)과 유사하게, p형으로 도핑된 반도체일 수 있다. 제5 반도체층(17)은 제4 반도체층(16)과 제2 반도체층(13) 사이의 격자 상수(Lattice constant) 차이를 줄여주는 기능을 수행할 수 있다. 즉, 제5 반도체층(17)은 TSBR(Tensile strain barrier reducing)층일 수 있다. 일 예로, 제5 반도체층(17)은 p-GaInP, p-AlInP, p-AlGaInP 등을 포함할 수 있으나, 이에 제한되지 않는다.
제1 전극층(14a)은 제2 반도체층(13)의 상면에 배치되고, 제2 전극층(14b)은 제1 반도체층(11)의 하면에 배치될 수 있다. 실시예에 따라, 제1 전극층(14a) 및 제2 전극층(14b) 중 적어도 어느 하나는 생략될 수 있다. 제1 전극층(14a)과 제2 전극층(14b)은 각각 도 3a을 참조하여 설명한 전극층(14)에서 예시된 물질들 중 적어도 하나를 포함할 수 있다.
도 5는 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다. 실시예에 따라, 도 5는 도 1a 내지 도 4에서 설명한 발광 소자(LD)를 광원으로서 이용할 수 있다.
도 5를 참조하면, 표시 장치(100)는 표시부(110)(또는, 표시 패널), 주사 구동부(120)(또는, scan driver, gate driver), 발광 구동부(130)(또는, emission driver), 데이터 구동부(140)(또는, data driver, source driver), 센싱부(150)(또는, 센싱 구동부), 타이밍 제어부(160)(또는, timing controller), 및 전원 공급부(170)를 포함할 수 있다.
표시부(110)는 주사선들(SC1 내지 SCn, 단, n은 양의 정수)(또는, 제1 주사선들), 데이터선들(DL1 내지 DLm, 단, m은 양의 정수), 및 화소(PXL)를 포함할 수 있다. 또한, 표시부(110)는 발광 제어선들(EL1 내지 ELn), 센싱 주사선들(SS1 내지 SSn)(또는, 제2 주사선들), 및 센싱선들(RL1 내지 RLm)(또는, 리드아웃선들)을 더 포함할 수 있다.
화소(PXL)는 주사선들(SC1 내지 SCn) 및 데이터선들(DL1 내지 DLm)에 의해 구획된 영역(예를 들어, 화소 영역)에 제공될 수 있다.
화소(PXL)는 주사선들(SC1 내지 SCn) 중 대응되는 하나 및 데이터선들(DL1 내지 DLm) 중 대응되는 하나에 연결될 수 있다. 또한, 화소(PXL)는 발광 제어선들(EL1 내지 ELn) 중 대응되는 하나, 센싱 주사선들(SS1 내지 SSn) 중 대응되는 하나, 및 센싱선들(RL1 내지 RLm) 중 대응되는 하나에 연결될 수 있다. 이하에서, "연결"은 전기적인 연결 뿐만 아니라, 물리적인 연결을 포함하며, 직접적인 연결 뿐만 아니라 다른 구성 요소를 통한 간접적인 연결을 포함할 수 있다.
화소(PXL)는 발광 소자 및 발광 소자에 구동 전류를 제공하거나 제공하기 위한 적어도 하나의 트랜지스터를 포함할 수 있다.
화소(PXL)는 주사선(예를 들어, 제i 주사선(SCi), 단 i는 n보다 작거나 같은 양의 정수)을 통해 제공되는 제1 주사 신호에 응답하여 데이터선(예를 들어, 제j 데이터선(DLj), 단 j는 m보다 작거나 같은 양의 정수)을 통해 제공되는 데이터 전압(또는, 데이터 신호)에 대응하는 휘도로 발광할 수 있다. 화소(PXL)의 발광 기간 또는 발광 주기는 발광 제어선(예를 들어, 제i 발광 제어선(ELi))을 통해 제공되는 발광 제어 신호에 기초하여 조절될 수 있다. 또한, 화소(PXL)는 센싱 주사선(예를 들어, 제i 센싱 주사선(SSi))을 통해 제공되는 제2 주사 신호에 응답하여 발광 소자의 특성 정보(예를 들어, 구동 트랜지스터의 문턱 전압/이동도 및/또는 발광 소자의 전류-전압 특성에 관한 정보로서, 센싱 전압, 또는 센싱 전류)를 센싱선(예를 들어, 제j 센싱선(RLj))을 통해 출력할 수 있다.
화소(PXL)의 구체적인 구성 및 동작에 대해서는 도 6, 도 7a 내지 도 7c를 참조하여 후술하기로 한다.
주사 구동부(120)는 주사 제어 신호(SCS)에 기초하여 제1 주사 신호를 생성하고, 제1 주사 신호를 주사선들(SC1 내지 SCn)에 순차적으로 제공할 수 있다. 여기서, 주사 제어 신호(SCS)는 주사 개시 신호(또는 주사 스타트 펄스), 주사 클럭 신호들 등을 포함하고, 타이밍 제어부(160)로부터 제공될 수 있다. 예를 들어, 주사 구동부(120)는 주사 클럭 신호들을 이용하여 펄스 형태의 주사 개시 신호(예를 들어, 게이트-온 전압 레벨의 펄스)에 대응하는 펄스 형태의 제1 주사 신호를 순차적으로 생성 및 출력하는 시프트 레지스터(shift register)(또는, 스테이지)를 포함할 수 있다.
주사 구동부(120)는, 제1 주사 신호와 유사하게, 제2 주사 신호(또는, 센싱 제어 신호)를 더 생성하고, 제2 주사 신호를 센싱 주사선들(SS1 내지 SSn)에 순차적으로 제공할 수 있다.
발광 구동부(130)는 발광 구동 제어 신호(ECS)에 기초하여 발광 제어 신호를 생성하고, 발광 제어 신호를 발광 제어선들(EL1 내지 ELn)에 순차적으로 제공할 수 있다. 여기서, 발광 구동 제어 신호(ECS)는 발광 개시 신호(또는 발광 스타트 펄스), 발광 클럭 신호들 등을 포함하고, 타이밍 제어부(160)로부터 제공될 수 있다. 예를 들어, 발광 구동부(130)는 발광 클럭 신호들을 이용하여 펄스 형태의 발광 개시 신호(예를 들어, 게이트-오프 전압 레벨의 펄스)에 대응하는 펄스 형태의 발광 제어 신호를 순차적으로 생성 및 출력하는 시프트 레지스터(shift register)(또는, 스테이지)를 포함할 수 있다. 실시예에 따라, 발광 구동부(130) 및 발광 제어선들(EL1 내지 ELn)은 생략될 수도 있다.
데이터 구동부(140)는 타이밍 제어부(160)로부터 제공되는 영상 데이터(DATA2) 및 데이터 제어 신호(DCS)에 기초하여 데이터 신호들(또는, 데이터 전압들)을 생성하며, 데이터 신호들을 데이터선들(DL1 내지 DLm)에 제공할 수 있다. 여기서, 데이터 제어 신호(DCS)는 데이터 구동부(140)의 동작을 제어하는 신호이며, 유효 데이터 전압의 출력을 지시하는 로드 신호(또는, 데이터 인에이블 신호) 등을 포함할 수 있다.
일 실시예에서, 데이터 구동부(140)는 감마 전압들을 이용하여 영상 데이터(DATA2)에 포함된 데이터값(또는, 계조값)에 대응하는 데이터 신호(또는, 데이터 전압)을 생성할 수 있다. 여기서, 감마 전압들은 데이터 구동부(140)에서 생성되거나, 별도의 감마 전압 생성 회로(예를 들어, 감마 집적 회로)로부터 제공될 수 있다. 예를 들어, 데이터 구동부(140)는 데이터값에 기초하여 감마 전압들 중 하나를 선택하여 데이터 신호로서 출력할 수 있다.
센싱부(150)는 센싱 모드(또는, 센싱 기간)에서, 보상 제어 신호(CCS)에 기초하여 초기화 전압을 센싱선들(RL1 내지 RLm)에 제공하고, 센싱선들(RL1 내지 RLm)을 통해 화소(PXL)의 발광 특성을 센싱할 수 있다. 여기서, 보상 제어 신호(CCS)는 타이밍 제어부(160)로부터 제공될 수 있다.
참고로, 표시 장치(100)는 센싱 모드(또는, 센싱 기간) 또는 표시 모드(또는, 표시 기간)에서 동작할 수 있다. 표시 모드에서 표시 장치(100)는 화소(PXL)에 데이터 전압를 제공하여 화소(PXL)를 발광시키며, 센싱 모드에서 표시 장치(100)는 화소(PXL)의 발광 특성을 센싱할 수 있다. 센싱 모드에 대응하는 센싱 시간은 표시 기간의 이전/또는 이후에 할당될 수 있으며, 경우에 따라, 표시 기간 및 센싱 기간은 하나의 프레임(또는, 프레임 기간)에 포함될 수 있다.
화소(PXL)의 발광 특성은 화소(PXL) 내 적어도 하나의 트랜지스터(예를 들어, 구동 트랜지스터)의 문턱 전압, 이동도, 및 발광 소자의 특성 정보(예를 들어, 전류-전압 특성)를 포함할 수 있다. 예를 들어, 센싱부(150)는 센싱선들(RL1 내지 RLm)을 통해 화소(PXL)의 발광 특성에 대응하는 센싱 값(또는, 센싱 전압, 센싱 전류)을 검출할 수 있다.
센싱 값은 타이밍 제어부(160)에 제공되고, 타이밍 제어부(160)는 센싱 값에 기초하여 영상 데이터(DATA2)(또는, 입력 영상 데이터(DATA1))를 보상할 수 있다. 다만, 이에 한정되는 것은 아니며, 예를 들어, 센싱 값은 센싱부(150)로부터 데이터 구동부(140)에 제공되고, 데이터 구동부(140)는 센싱 값에 기초하여 데이터 전압을 생성할 수 있다. 예를 들어, 데이터 구동부(140)는 센싱 값의 변화량에 기초하여 데이터 전압을 가변시키거나 보상할 수 있다. 즉, 센싱된 화소(PXL)의 발광 특성(또는, 발광 특성의 변화)에 기초하여 데이터 전압이 보상될 수 있다.
타이밍 제어부(160)는 외부(예를 들어, 그래픽 프로세서)로부터 입력 영상 데이터(DATA1) 및 제어 신호(CS)를 수신하고, 제어 신호(CS)에 기초하여 주사 제어 신호(SCS), 발광 구동 제어 신호(ECS), 및 데이터 제어 신호(DCS)를 생성하며, 입력 영상 데이터(DATA1)를 변환하여 영상 데이터(DATA2)를 생성할 수 있다. 여기서, 제어 신호(CS)는 수직 동기 신호, 수평 동기 신호, 클럭 신호 등을 포함할 수 있다. 예를 들어, 타이밍 제어부(160)는 입력 영상 데이터(DATA1)를 데이터 구동부(140)에서 이용 가능한 포맷을 가지는 영상 데이터(DATA2)로 변환할 수 있다.
또한, 타이밍 제어부(160)는 제어 신호(CS)에 기초하여 보상 제어 신호(CCS)를 생성할 수 있다. 보상 제어 신호(CCS)는 센싱부(150)에 제공될 수 있다.
전원 공급부(170)는 표시부(110)에 제1 전원전압(VDD)(또는, 고 전원전압) 및 제2 전원전압(VSS)(또는, 저 전원전압)을 제공될 수 있다. 제1 전원전압(VDD) 및 제2 전원전압(VSS)은 화소(PXL)의 동작에 필요한 전압들이며, 제1 전원전압(VDD)은 제2 전원전압(VSS)의 전압 레벨보다 높은 전압 레벨을 가질 수 있다. 전원 공급부(170)는 주사 구동부(120), 발광 구동부(130), 데이터 구동부(140), 센싱부(150) 중 적어도 하나에, 구동 전압을 제공할 수도 있다.
한편, 도 5에서 주사 구동부(120), 발광 구동부(130), 데이터 구동부(140), 센싱부(150), 및 타이밍 제어부(160)는 상호 독립적으로 구성된 것으로 도시되어 있으나, 이는 예시적인 것으로, 이에 한정되는 것은 아니다. 예를 들어, 주사 구동부(120), 발광 구동부(130), 데이터 구동부(140), 센싱부(150), 및 타이밍 제어부(160) 중 적어도 하나는 표시부(110)에 형성되거나, IC로 구현되고 연성 회로 기판에 실장되어 표시부(110)에 연결될 수 있다. 예를 들어, 주사 구동부(120) 및 발광 구동부(130)는 표시부(110)에 형성될 수 있다. 또한, 주사 구동부(120), 발광 구동부(130), 데이터 구동부(140), 센싱부(150), 및 타이밍 제어부(160) 중 적어도 2개는 하나의 IC로 구현될 수 있다. 예를 들어, 데이터 구동부(140) 및 센싱부(150)는 하나의 집적 회로로 구현될 수 있다.
도 6은 도 5의 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이다.
도 6을 참조하면, 화소(PXL)는 주사선(SC), 센싱 주사선(SS), 발광 제어선(EL), 데이터선(DL), 및 센싱선(RL)에 연결될 수 있다. 예를 들어, 주사선(SC), 센싱 주사선(SS), 발광 제어선(EL), 데이터선(DL), 및 센싱선(RL)은 도 5에 도시된 제i 주사선(SCi), 제i 센싱 주사선(SSi), 제i 발광 제어선(ELi), 제j 데이터선(DLj), 및 제j 센싱선(RLj)에 각각 대응할 수 있다. 또한, 화소(PXL)는 제1 전원선(PL1) 및 제2 전원선(PL2) 사이에 연결될 수 있다. 여기서, 제1 전원선(PL1)에는 도 5를 참조하여 설명한 제1 전원전압(VDD)이 인가되고, 제2 전원선(PL2)에는 도 5를 참조하여 설명한 제2 전원전압(VSS)이 인가될 수 있다.
화소(PXL)는 적어도 하나의 발광 소자, 제1 트랜지스터(T1)(또는, 구동 트랜지스터), 제2 트랜지스터(T2)(또는, 제1 스위칭 트랜지스터), 제3 트랜지스터(T3)(또는, 센싱 트랜지스터), 제4 트랜지스터(T4)(또는, 제2 스위칭 트랜지스터), 제5 트랜지스터(T5)(또는, 발광 제어 트랜지스터), 및 스토리지 커패시터(CST)를 포함할 수 있다. 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 및 제5 트랜지스터(T5) 각각은 산화물 반도체를 포함하며, 예를 들어, N형 트랜지스터일 수 있다. 다만, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 및 제5 트랜지스터(T5)가 이에 한정되는 것은 아니며, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 및 제5 트랜지스터(T5) 중 적어도 하나는 실리콘 반도체를 포함하거나 P형 트랜지스터로 구현될 수도 있다.
적어도 하나의 발광 소자는 발광 소자(LD)를 포함할 수 있다. 발광 소자(LD)의 애노드 전극은 제1 전원선(PL1)(또는, 제1 전원선(PL1)에 연결되는 제1 화소 전극)에 연결되고(또는, 접속되고), 발광 소자(LD)의 캐소드 전극은 제1 노드(N1)(또는, 제2 화소 전극)에 연결될 수 있다. 발광 소자(LD)는 제1 트랜지스터(T1)로부터 공급되는 전류량(또는, 구동 전류)에 대응하여 소정 휘도의 광을 생성할 수 있다. 발광 소자(LD)는 도 1a 내지 도 4를 참조하여 설명한 발광 소자(LD)일 수 있다. 다만, 이에 한정되는 것은 아니며, 발광 소자(LD)는 유기 발광 소자일 수도 있다.
실시예에 따라, 적어도 하나의 발광 소자는 복수의 발광 소자들을 포함할 수 있다. 발광 소자(LD)를 포함하는 복수의 발광 소자들은 제1 전원선(PL1) 및 제1 노드(N1) 사이에서 상호 병렬 연결될 수 있다.
일 실시예에서, 적어도 하나의 발광 소자는 역방향 발광 소자(LDR)를 더 포함할 수 있다. 이러한 역방향 발광 소자(LDR)는 유효 광원을 구성하는 발광 소자(LD)와 함께 제1 전원선(PL1) 및 제1 노드(N1) 사이에(또는, 제1 화소 전극 및 제2 화소 전극 사이에) 병렬로 연결되되, 발광 소자(LD)와는 반대 방향으로 제1 전원선(PL1) 및 제1 노드(N1) 사이에 연결될 수 있다. 예를 들어, 역방향 발광 소자(LDR)의 애노드 전극은 발광 소자(LD)의 캐소드 전극 또는 제1 노드(N1)에 연결되며, 역방향 발광 소자(LDR)의 캐소드 전극은 발광 소자(LD)의 애노드 전극 또는 제1 전원선(PL1)에 연결될 수 있다. 역방향 발광 소자(LDR)는, 제1 전원선(PL1) 및 제1 노드(N1) 사이에 소정의 구동 전압(일 예로, 순방향의 구동 전압)이 인가되더라도 비활성된 상태를 유지하게 되고, 이에 따라 역방향 발광 소자(LDR)에는 실질적으로 전류가 흐르지 않을 수 있다.
제1 트랜지스터(T1)의 제1 전극(또는, 제1 트랜지스터 전극)은 제1 노드(N1)에 연결되고, 제1 트랜지스터(T1)의 제2 전극(또는, 제2 트랜지스터 전극)은 제3 노드(N3)에 연결되며, 제1 트랜지스터(T1)의 게이트 전극은 제2 노드(N2)에 접속될 수 있다. 예를 들어, 제1 트랜지스터(T1)의 제1 전극은 드레인 전극이고, 제1 트랜지스터(T1)의 제2 전극은 소스 전극 일 수 있으나, 이에 한정되는 것은 아니다. 제1 트랜지스터(T1)는 제2 노드(N2)의 전압에 대응하여 발광 소자(LD)로 흐르는 전류량을 제어할 수 있다.
제2 트랜지스터(T2)의 제1 전극은 데이터선(DL)에 연결되고, 제2 트랜지스터(T2)의 제2 전극은 제2 노드(N2)에 연결되며, 제2 트랜지스터(T2)의 게이트 전극은 주사선(SC)에 접속될 수 있다. 주사선(SC)으로 게이트-온 전압 레벨의 제1 주사 신호가 공급될 때, 제2 트랜지스터(T2)는 턴-온되고, 데이터선(DL)으로부터 제2 노드(N2)에 데이터 신호(또는, 데이터 전압)를 전달할 수 있다.
스토리지 커패시터(CST)는 제1 전원선(PL1)과 제2 노드(N2) 사이에 형성될 수 있다. 스토리지 커패시터(CST)는 제2 노드(N2)의 전압(즉, 제2 노드(N2)에 인가된 데이터 신호)를 저장할 수 있다.
제3 트랜지스터(T3)의 제1 전극은 센싱선(RL)에 연결되고, 제3 트랜지스터(T3)의 제2 전극은 제3 노드(N3)에 연결되며, 제3 트랜지스터(T3)의 게이트 전극은 센싱 주사선(SS)에 연결될 수 있다. 센싱 주사선(SS)으로 게이트-온 전압 레벨의 제2 주사 신호가 공급될 때, 제3 트랜지스터(T3)는 턴-온되고, 센싱선(RL)으로부터 제3 노드(N3)에 초기화 전압을 인가하거나, 제3 노드(N3)로부터 센싱선(RL)에 센싱 신호(예를 들어, 센싱 전류)를 전달할 수 있다. 센싱 신호는 도 5를 참조하여 설명한 센싱부(150)에 제공될 수 있다.
제4 트랜지스터(T4)의 제1 전극은 제1 전원선(PL1)에 연결되고, 제4 트랜지스터(T4)의 제2 전극은 제1 노드(N1)에 연결되며, 제4 트랜지스터(T4)의 게이트 전극은 센싱 주사선(SS)에 연결될 수 있다. 센싱 주사선(SS)으로 게이트-온 전압 레벨의 제2 주사 신호가 공급될 때, 제4 트랜지스터(T4)는 턴-온되고, 제1 전원선(PL1) 및 제1 노드(N1)를 연결할 수 있다. 센싱 모드에서, 제4 트랜지스터(T4)는 제1 전원선(PL1)으로부터 제1 트랜지스터(T1)로 흐르는 구동 전류의 전류 이동 경로를 형성할 수 있다.
제5 트랜지스터(T5)의 제1 전극은 제3 노드(N3)에 연결되고, 제5 트랜지스터(T5)의 제2 전극은 제2 전원선(PL2)에 연결되며, 제5 트랜지스터(T5)의 게이트 전극은 발광 제어선(EL)에 연결될 수 있다. 발광 제어선(EL)에 게이트-온 전압 레벨의 발광 제어 신호가 공급될 때, 제5 트랜지스터(T5)는 턴-온되고, 제3 노드(N3) 및 제2 전원선(PL2)을 연결할 수 있다. 표시 모드에서, 제5 트랜지스터(T5)는 제1 전원선(PL1)으로부터 발광 소자(LD) 및 제1 트랜지스터(T1)를 통해 제2 전원선(PL2)으로 흐르는 구동 전류의 전류 이동 경로를 형성할 수 있다.
도 6의 화소(PXL)의 보다 구체적인 동작을 설명하기 위해, 도 7a, 도 7b, 및 도 7c가 참조될 수 있다.
도 7a 및 도 7b는 표시 모드에서 도 6의 화소의 동작을 설명하는 도면들이다. 도 7c는 센싱 모드에서 도 6의 화소의 동작을 설명하는 도면이다.
도 6, 및 도 7a 내지 도 7c를 참조하면, 발광 제어 신호(EM)는 발광 제어선에 인가되고, 제1 주사 신호(SCAN1)는 주사선(SC)에 인가되며, 제2 주사 신호(SCAN2)는 센싱 주사선(SS)에 인가되고, 데이터 전압(VDATA)(또는, 데이터 신호)은 데이터선(DL)에 인가될 수 있다. 제1 전원전압(VDD)은 일정한 전압 레벨(예를 들어, 하이 전압 레벨(HIGH))을 가지고, 제2 전원전압(VSS)은 일정한 전압 레벨(예를 들어, 하이 전압 레벨(HIGH)보다 낮은 로우 전압 레벨(LOW))을 가질 수 있다.
이하에서는, 도 7a 및 도 7b를 참조하여 표시 모드에서 화소(PXL)의 동작을 먼저 설명한다.
도 5를 참조하여 설명한 바와 같이, 도 7a 및 도 7b에 도시된 표시 모드에서 화소(PXL)에 유효한 데이터 전압이 인가(또는, 기입)되며, 화소(PXL)는 유효한 데이터 전압에 대응하는 휘도를 가지고 발광할 수 있다.
발광 제어 신호(EM)는 제1 구간(P1)에서 게이트-오프 전압 레벨(OFF, 또는, 논리 로우 레벨)을 가지며, 제1 구간(P1) 이외의 제2 구간(P2) 에서는 게이트-온 전압 레벨(ON, 또는, 논리 하이 레벨)을 가질 수 있다. 이에 따라, 제1 구간(P1)에서 제5 트랜지스터(T5)는 게이트-오프 전압 레벨(OFF)의 발광 제어 신호(EM)에 응답하여 턴-오프되고, 제2 구간(P2)에서는 게이트-온 전압 레벨(ON)의 발광 제어 신호(EM)에 응답하여 턴-온될 수 있다.
제1 구간(P1) 내 제1 서브 구간(P_S1)에서, 제1 주사 신호(SCAN1)는 게이트-온 전압 레벨(ON)의 펄스를 가질 수 있다. 제1 서브 구간(P_S1)(또는, 제1 주사 신호(SCAN1)의 펄스)의 폭은 제1 구간(P1)의 폭보다 작으며, 예를 들어, 제1 서브 구간(P_S1)의 폭은 2 수평 시간이며, 제1 구간(P1)은 3 수평 시간보다 클 수 있다. 여기서, 수평 시간은 일반적인 수평 동기 신호의 주기이거나, 표시 장치(100, 도 5 참조)의 화소행들이 순차적으로 선택되는 주기일 수 있다.
이 경우, 제1 서브 구간(P_S1)에서 제2 트랜지스터(T2)는 게이트-온 전압 레벨(ON)의 제1 주사 신호(SCNA1)에 응답하여 턴-온되고, 데이터선(DL)의 데이터 전압(VDATA)이 제2 노드(N2)에 인가될 수 있다.
데이터 전압(VDATA)은, 제1 서브 구간(P_S1)의 적어도 일부에서 제1 데이터 값(D1)(또는, 전압 레벨)을 가질 수 있다. 예를 들어, 제1 주사 신호(SC1)가 2 수평 시간의 펄스를 가지는 경우, 제1 주사 신호(SC1)의 펄스가 발생한 시점으로부터 1 수평 시간 이후에, 데이터 전압(VDATA)은 화소(PXL)를 위한 제1 데이터 값(D1)을 가질 수 있다.
이에 따라, 제1 서브 구간(P_S1)의 적어도 일부에서 제2 노드(N2)에 제1 데이터 값(D1)이 인가될 수 있다.
스토리지 커패시터(CST)는 제1 서브 구간(P_S1)에서 제2 노드(N2)에 제공된 데이터 전압(VDATA)(예를 들어, 제1 데이터 값(D1))을 저장할 수 있다. 예를 들어, 스토리지 커패시터(CST)는 제1 전원전압(VDD) 및 제1 데이터 값(D1) 간의 차이에 대응하는 전압으로 충전될 수 있다.
한편, 제1 서브 구간(P_S1)에서, 제2 주사 신호(SCAN2)는 게이트-온 전압 레벨(ON)의 펄스를 가질 수 있다. 제2 주사 신호(SCAN2)의 파형 및 위상은 제1 주사 신호(SCAN1)의 파형 및 위상과 실질적으로 동일할 수 있다.
이 경우, 제1 서브 구간(P_S1)에서 제3 트랜지스터(T3)는 게이트-온 전압 레벨(ON)의 제2 주사 신호(SCNA2)에 응답하여 턴-온되고, 센싱선(RL) 및 제3 노드(N3)가 연결될 수 있다. 센싱선(RL)에 센싱부150)로부터 초기화 전압이 인가된 경우, 초기화 전압이 제3 노드(N3)에 인가될 수 있다. 여기서, 초기화 전압은 제2 전원전압(VSS)보다 크거나 같을 수 있다.
유사하게, 제1 서브 구간(P_S1)에서 제4 트랜지스터(T4)는 게이트-온 전압 레벨(ON)의 제2 주사 신호(SCNA2)에 응답하여 턴-온되고, 제1 전원선(PL1) 및 제1 노드(N1)가 연결될 수 있다. 이에 따라, 제1 전원선(PL1)과 제1 노드(N1)가 동일한 전압 레벨을 가지므로, 즉, 발광 소자(LD)에 구동 전압이 인가되지 않으므로, 제1 서브 구간(P_S1)에서 발광 소자(LD)가 비발광할 수 있다.
도 7a에서, 제1 서브 구간(P_S1)에서, 제2 주사 신호(SCAN2)가 게이트-온 전압 레벨(ON)의 펄스를 가지는 것으로 도시되어 있으나, 이에 한정되는 것은 아니다. 예를 들어, 도 7b에 도시된 바와 같이, 제1 서브 구간(P_S1)(및 제1 구간(P1))에서, 제2 주사 신호(SCAN2)가 게이트-오프 전압 레벨(OFF)만을 가질 수도 있다.
이 경우에도, 제1 구간(P1)에서 제5 트랜지스터(T5)가 턴-오프 상태이므로, 발광 소자(LD)는 발광하지 않을 수 있다.
제1 트랜지스터(T1)를 기준으로 제1 서브 구간(P_S1)(또는, 제1 구간(P1)에서 화소(PXL)의 동작을 정리하면, 제1 트랜지스터(T1)의 게이트 전극은 제1 데이터 값(D1)을 가지고, 제1 트랜지스터(T1)의 제2 전극은 초기화 전압(또는 제2 전원전압(VSS))에 대응하는 전압 레벨을 가지며, 제1 트랜지스터(T1)의 게이트-소스 전압(즉, 게이트 전극 및 제2 전극 사이의 전압)은 제1 데이터 값(D1) 및 초기화 전압(또는, 제2 전원전압(VSS)) 간의 차이와 같을 수 있다.
한편, 제1 서브 구간(P_S1) 이후에, 제1 주사 신호(SCAN1) 및 제2 주사 신호(SCAN2) 각각은 게이트-오프 전압 레벨(OFF)을 가지며, 제2 트랜지스터(T2), 제3 트랜지스터(T3), 및 제4 트랜지스터(T4) 각각은 턴-오프될 수 있다.
제2 구간(P2)에서, 발광 제어 신호(EM)는 게이트-온 전압 레벨을 가지고, 제5 트랜지스터(T5)가 턴-온될 수 있다. 이에 따라, 제1 전원선(PL1)으로부터 발광 소자(LD), 제1 트랜지스터(T1), 및 제5 트랜지스터(T5)를 통해 제2 전원선(PL2)까지 전류 이동 경로가 형성되며, 발광 소자(LD)는 제1 트랜지스터(T1)의 게이트-소스 전압에 대응하는 휘도를 가지고 발광할 수 있다.
참고로, 제5 트랜지스터(T5)가 턴-온된 경우, 제3 노드(N3) 및 제2 전원선(PL2)이 연결되고, 제3 노드(N3)의 전압 레벨은 제2 전원전압(VSS)의 전압 레벨과 같아질 수 있다.
제3 노드(N3), 즉, 제1 트랜지스터(T1)의 제2 전극의 전압 레벨이 일부 변화하더라도, 제3 노드(N3)와 연결되지 않은 제1 트랜지스터(T1)의 게이트 전극은 전압 레벨은 제1 구간(P1)에서의 전압 레벨(즉, 제1 데이터 값(D1))으로 유지되고, 제1 트랜지스터(T1)의 게이트-소스 전압은 제1 데이터 값(D1) 및 제2 전원전압(VSS))간의 차이와 같을 수 있다.
즉, 제1 트랜지스터(T1)의 게이트-소스 전압은 오직 제1 데이터 값(D1)에 의해 결정되고, 이에 따라, 발광 소자(LD)의 특성 변화 등과 무관하게, 제1 트랜지스터(T1)를 통해 흐르는 구동 전류는 정확하게 제어될 수 있다. 따라서, 화소(PXL)는 원하는 휘도로 정확하게 발광하고, 표시 장치(100, 도 5)는 휘도 편차 없이 균일한 휘도를 가지고 영상을 표시할 수 있다.
이하에서는, 도 7c를 참조하여 센싱 모드에서 화소(PXL)의 동작을 설명한다.
도 5를 참조하여 설명한 바와 같이, 도 7c에 도시된 센싱 모드(또는, 제3 구간(P3))에서 화소(PXL)의 특성(예를 들어, 제1 트랜지스터(T1)의 문턱 전압)이 센싱될 수 있다.
발광 제어 신호(EM)는 제3 구간(P3)에서 게이트-오프 전압 레벨(OFF, 또는, 논리 로우 레벨)을 가질 수 있다. 이에 따라, 제3 구간(P3)에서 제5 트랜지스터(T5)는 게이트-오프 전압 레벨(OFF)의 발광 제어 신호(EM)에 응답하여 턴-오프될 수 있다.
제1 구간(P1) 내 제1 서브 구간(P_S1') 및 제2 서브 구간(P_S2')에서, 제1 주사 신호(SCAN1)는 게이트-온 전압 레벨(ON)의 펄스를 가질 수 있다. 제1 서브 구간(P_S1') 및 제2 서브 구간(P_S2')의 전체 폭은 도 7a를 참조하여 설명한 제1 서브 구간(P_S1)의 폭보다 클 수 있다.
이 경우, 제1 서브 구간(P_S1') 및 제2 서브 구간(P_S2')에서 제2 트랜지스터(T2)는 게이트-온 전압 레벨(ON)의 제1 주사 신호(SCNA1)에 응답하여 턴-온되고, 데이터선(DL)은 제2 노드(N2)와 연결될 수 있다.
제1 서브 구간(P_S1')(및 제2 서브 구간(P_S2'))에서, 데이터선(DL)에 기준 전압(VREF)이 인가되는 경우, 제2 노드(N2)에 기준 전압(VREF)이 인가될 수 있다. 여기서, 기준 전압(VREF)의 제1 트랜지스터(T1)의 문턱 전압(Vth)을 센싱하기 위한 전압 레벨을 가지며, 예를 들어, 기준 전압(VREF)의 전압 레벨은 제2 전원전압(VSS)보다 크고 제1 전원전압(VDD)보다 작을 수 있다. 예를 들어, 기준 전압(VREF)은 표시 모드에서 데이터선(DL)에 인가되는 데이터 전압(VDATA)의 최대값보다 크거나 같을 수 있으나, 이에 한정되는 것은 아니다.
스토리지 커패시터(CST)는 제1 서브 구간(P_S1')(및 제2 서브 구간(P_S2'))에서 제2 노드(N2)에 제공된 기준 전압(VREF)을 저장할 수 있다.
제1 주사 신호(SCAN1)와 유사하게, 제1 서브 구간(P_S1') 및 제2 서브 구간(P_S2')에서, 제2 주사 신호(SCAN2)는 게이트-온 전압 레벨(ON)의 펄스를 가질 수 있다. 제2 주사 신호(SCAN2)의 파형 및 위상은 제1 주사 신호(SCAN1)의 파형 및 위상과 실질적으로 동일할 수 있다.
이 경우, 제1 서브 구간(P_S1') 및 제2 서브 구간(P_S2')에서 제3 트랜지스터(T3)는 게이트-온 전압 레벨(ON)의 제2 주사 신호(SCNA2)에 응답하여 턴-온되고, 센싱선(RL) 및 제3 노드(N3)가 연결될 수 있다. 또한, 제1 서브 구간(P_S1') 및 제2 서브 구간(P_S2')에서 제4 트랜지스터(T4)는 게이트-온 전압 레벨(ON)의 제2 주사 신호(SCNA2)에 응답하여 턴-온되고, 제1 전원선(PL1) 및 제1 노드(N1)가 연결될 수 있다.
제1 서브 구간(P_S1')에서 센싱선(RL)에 센싱부(150, 도 5 참조)로부터 초기화 전압(VINT)이 인가된 경우, 초기화 전압(VINT)이 제3 노드(N3)에 인가될 수 있다. 따라서, 제3 노드(N3)의 노드 전압(V_N3)은 제2 전원전압(VSS)의 전압 레벨에서 초기화 전압(VINT)의 전압 레벨로 변할 수 있다.
이후, 제2 서브 구간(P_S2')에서 센싱부(150, 도 5 참조)는 초기화 전압(VINT)의 공급을 차단할 수 있다(즉, VINT floating).
이 경우, 제1 트랜지스터(T1)는 게이트-소스 전압에 대응하는 전류를 제3 노드(N3)에 공급하고, 이에 따라, 제3 노드(N3)의 노드 전압(V_N3)은 특정 전압 레벨까지 선형적으로 상승할 수 있다. 예를 들어, 제3 노드(N3)의 노드 전압(V_N3)은 기준 전압(VREF) 및 제1 트랜지스터(T1)의 문턱 전압(Vth)간의 차이(즉, VREF-Vth)에 대응하는 전압 레벨까지 상승할 수 있다.
따라서, 센싱부(150, 도 5 참조)는 제1 트랜지스터(T1)의 문턱 전압(Vth)을 센싱할 수 있다.
도 6, 도 7a 및 도 7b를 참조하여 설명한 바와 같이, 발광 소자(LD)는 제1 전원선(PL1) 및 제1 노드(N1)(예를 들어, 제1 트랜지스터(T1)의 드레인 전극) 사이에 연결됨으로써, 제1 트랜지스터(T1)의 게이트-소스 전압은 데이터 전압(VDATA)에 의해서만 결정되거나 제어될 수 있고, 발광 소자(LD)(및 화소(PXL))는 원하는 휘도를 가지고 발광할 수 있다.
또한, 도 7c를 참조하여 설명한 바와 같이, 화소(PXL)는 제1 전원선(PL1) 및 제1 노드 사이에 연결되는 제4 트랜지스터(T4) 및 제3 노드(N3)에 연결되는 제3 트랜지스터(T3)를 포함하므로, 표시 장치(100, 도 5 참조)는 제1 트랜지스터(T1)의 특성(예를 들어, 문턱 전압(Vth))을 센싱하고, 제1 트랜지스터(T1)의 특성(또는, 특성 변화)에 대응하여 데이터 전압(VDATA, 도 7a 참조)을 보상할 수 있다. 따라서, 화소(PXL)는 원하는 휘도를 가지고 발광할 수 있다.
도 8은 도 5의 표시 장치에 포함된 화소의 비교예를 나타내는 회로도이다.
도 8을 참조하면, 도 8의 화소(PXL_C)는 발광 소자(LD'), 제1 트랜지스터(T1'), 제2 트랜지스터(T2'), 제3 트랜지스터(T3') 및 스토리지 커패시터(CST')를 포함할 수 있다. 제1 트랜지스터(T1'), 제2 트랜지스터(T2'), 및 제3 트랜지스터(T3')는 도 7a를 참조하여 설명한 제1 트랜지스터(T1), 제2 트랜지스터(T2), 및 제3 트랜지스터(T3)와 각각 실질적으로 동일하므로, 중복되는 설명은 반복하지 않기로 한다.
발광 소자(LD')는 제3 노드(N3) 및 제2 전원선(PL2) 사이에 연결될 수 있다. 스토리지 커패시터(CST')는 제2 노드(N2) 및 제3 노드(N3) 사이에 형성될 수 있다. 한편, 제1 전원선(PL1) 및 제2 노드(N2) 사이에는 기생 커패시터(Cpara)가 형성될 수 있다.
도 7a를 참조하여 설명한 제1 서브 구간(P_S1)에서, 게이트-온 전압 레벨의 제1 주사 신호가 주사선(SC)에 제공되고, 게이트-온 전압 레벨의 제2 주사 신호가 센싱 주사선(SS)에 제공되는 것을 가정한다.
이 경우, 제1 트랜지스터(T1')의 게이트 전압은 데이터선(DL)의 데이터 전압과 같은 전압 레벨을 가지며, 제1 트랜지스터(T1')의 제2 전극(즉, 제3 노드(N3))은 센싱선(RL)에 인가된 초기화 전압과 같은 전압 레벨을 가질 수 있다. 이에 따라, 제1 트랜지스터(T1')의 게이트-소스 전압은 데이터 전압과 초기화 전압간의 차이에 대응하는 전압을 가지며, 해당 전압은 스토리지 커패시터(CST')에 저장될 수 있다.
한편, 도 7a를 참조하여 설명한 제1 서브 구간(P_S1) 이후에, 게이트-오프 전압 레벨의 제1 주사 신호가 주사선(SC)에 제공되고, 게이트-오프 전압 레벨의 제2 주사 신호가 센싱 주사선(SS)에 제공되는 것을 가정한다.
이 경우, 제1 트랜지스터(T1)가 게이트-소스 전압에 대응하는 전류를 제1 전원선(PL1)으로부터 제3 노드(N3)에 제공하고, 제3 노드(N3)의 노드 전압은 발광 소자(LD)의 문턱 전압에 대응하여 상승할 수 있다. 발광 소자의 문턱 전압은 발광 스트레스에 의하여 변하며(예를 들어, 최대 휘도로 지속 발광하는 경우, 발광 소자의 문턱 전압은 시프트되며), 이에 따라, 제3 노드(N3)의 노드 전압이 변할 수 있다. 기생 커패시터(Cpara)가 없다면, 제3 노드(N3)의 노드 전압이 변하더라도, 제1 트랜지스터(T1')의 게이트-소스 전압은 스토리지 커패시터(CST')에 의해 제1 서브 구간(P_S1)(즉, 데이터 전압의 기록하는 구간)에서의 게이트-소스 전압과 동일하게 유지될 것이다. 그러나, 기생 커패시터(Cpara)에 의해, 제3 노드(N3)의 노드 전압의 변화량은 스토리지 커패시터(CST')와 기생 커패시터(Cpara)에 분배되며, 제1 트랜지스터(T1')의 게이트-소스 전압(즉, 스토리지 커패시터(CST')에 충전된 전압)은 제1 서브 구간(P_S1)(즉, 데이터 전압의 기록하는 구간)에서의 게이트-소스 전압과는 달라질 수 있다. 따라서, 발광 소자(LD)에 대한 스트레스에 따라, 화소(PXL_C)는 원하는 휘도로 발광하지 못하고, 도 8의 화소(PXL_C)를 포함하는 표시 장치는 휘도 편차를 가질 수 있다.
한편, 스토리지 커패시터(CST')가 제1 전원선(PL1) 및 제2 노드(N2) 사이에 연결되는 경우에는, 제3 노드(N3)의 노드 전압의 변화가 제1 트랜지스터(T1')의 게이트-소스 전압에 그대로 반영되고, 화소(PXL_C)는 원하는 휘도로 발광하지 못한다.
이와 달리, 도 6의 화소(PXL)는 제1 전원선(PL1) 및 제1 노드(N1) 사이에 배치되는 발광 소자(LD)를 포함함으로써, 제1 전원선(PL1) 및 제2 노드(N2) 사이의 기생 커패시터에 의한 영향을 배제할 수 있다.
도 9는 도 5의 표시 장치에 포함된 화소의 다른 예를 나타내는 회로도이다.
도 6 및 도 9를 참조하면, 스토리지 커패시터(CST_1)의 연결 구성을 제외하고, 화소(PXL_1)는 도 6의 화소(PXL)와 실질적으로 동일하거나 유사할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
스토리지 커패시터(CST_1)는 제2 노드(N2)(또는, 제1 트랜지스터(T1)의 게이트 전극) 및 제3 노드(N3)(또는, 제1 트랜지스터(T1)의 제2 전극) 사이에 연결될 수 있다. 스토리지 커패시터(CST_1)는 제2 노드(N2) 및 제3 노드(N3) 사이의 전압을 저장할 수 있다.
화소(PXL_1)의 동작은, 도 7a 내지 도 7c를 참조하여 설명한 화소(PXL)의 동작과 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
도 7a를 참조하여 설명한 제1 서브 구간(P_S1)에서, 게이트-온 전압 레벨의 제1 주사 신호가 주사선(SC)에 제공되고, 게이트-온 전압 레벨의 제2 주사 신호가 센싱 주사선(SS)에 제공될 수 있다. 이 경우, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는 턴-온되고, 데이터선(DL)의 데이터 전압이 제2 노드(N2)에 인가되며, 센싱선(RL)의 초기화 전압이 제3 노드(N3)에 제공되고, 스토리지 커패시터(CST_1)에는 데이터 전압 및 초기화 전압 간의 차이에 대응하는 전압이 충전될 수 있다.
이후, 제5 트랜지스터(T5)가 턴-온되는 경우, 제3 노드(N3)의 노드 전압은 초기화 전압으로부터 제2 전원전압(VSS)로 변할 수 있다.
제1 전원선(PL1) 및 제2 노드(N2)에 기생 커패시터가 형성되고, 기생 커패시터에 의해, 제3 노드(N3)의 노드 전압의 변화량(예를 들어, 초기화 전압 및 제2 전원전압(VSS))간의 차이가 그대로 반영되지 않을 수 있다. 그러나, 초기화 전압 및 제2 전원전압(VSS)은, 발광 소자(LD)의 특성 변화 등과 무관하게, 고정된 값을 가지므로, 제1 트랜지스터(T1)의 게이트-소스 전압은 원하는 값을 가지도록 용이하게 조절될 수 있다.
실시예에 따라, 센싱선(RL)에 인가되는 초기화 전압은 제2 전원전압(VSS)과 같게 설정될 수 있다. 이 경우, 화소(PXL_1)가 발광하는 동안 제3 노드(N3)의 노드 전압은, 화소(PXL_1)에 데이터 전압이 기록될 당시의 제3 노드(N3)의 노드 전압과 동일하게 유지되고, 즉, 제3 노드(N3)의 노드 전압은 변하지 않을 수 있다. 따라서, 제1 트랜지스터(T1)의 게이트-소스 전압은 오직 데이터 전압에 의해 결정되고, 발광 소자(LD)의 특성 변화 등과 무관하게, 제1 트랜지스터(T1)를 통해 흐르는 구동 전류는 정확하게 제어될 수 있다.
도 6 및 도 9를 참조하여 설명한 바와 같이, 화소(PXL_1)는 제2 노드(N2) 및 제3 노드(N3) 사이에 연결된 스토리지 커패시터(CST_1)를 포함할 수도 있다.
도 10은 도 5의 표시 장치에 포함된 화소의 또 다른 예를 나타내는 회로도이다.
도 6 및 도 10을 참조하면, 화소(PXL_2)는 제3 트랜지스터(T3_1)를 포함하고 제4 트랜지스터(T4) 및 제5 트랜지스터(T5)를 포함하지 않는다는 점에서, 화소(PXL_2)는 도 6의 화소(PXL)와 상이하다.
발광 소자(LD), 역방향 발광 소자(LDR), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 및 스토리지 커패시터(CST)는 도 5를 참조하여 설명한 발광 소자(LD), 역방향 발광 소자(LDR), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 및 스토리지 커패시터(CST)와 각각 실질적으로 동일하거나 유사할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
제1 트랜지스터(T1)의 제1 전극(또는, 제1 트랜지스터 전극)은 제1 노드(N1)에 연결되고, 제1 트랜지스터(T1)의 제2 전극(또는, 제2 트랜지스터 전극)은 제2 전원선(PL2)에 연결되며, 제1 트랜지스터(T1)의 게이트 전극은 제2 노드(N2)에 접속될 수 있다. 제1 트랜지스터(T1)는 제2 노드(N2)의 전압에 대응하여 제1 전원선(PL1)로부터 발광 소자(LD)를 통해 제2 전원선(PL2)으로 흐르는 전류량을 제어할 수 있다.
제3 트랜지스터(T3_1)의 제1 전극은 제1 노드(N1)에 연결되고, 제3 트랜지스터(T3)의 제2 전극은 센싱선(RL)에 연결되며, 제3 트랜지스터(T3)의 게이트 전극은 센싱 주사선(SS)에 연결될 수 있다. 센싱 주사선(SS)으로 게이트-온 전압 레벨의 제2 주사 신호가 공급될 때, 제3 트랜지스터(T3_1)는 턴-온되고, 센싱선(RL)으로부터 제1 노드(N1)에 초기화 전압을 인가하거나, 제1 노드(N1)로부터 센싱선(RL)에 센싱 신호(예를 들어, 센싱 전류)를 전달할 수 있다.
표시 모드에서 화소(PXL_2)의 동작은, 도 7a를 참조하여 설명한 화소(PXL)의 동작과 유사할 수 있다.
도 7a 및 도 10을 참조하면, 제1 서브 구간(P_S1)에서, 게이트-온 전압 레벨(ON)의 펄스를 가지는 제2 주사 신호(SCAN2)가 센싱 주사선(SS)에 인가되며, 제3 트랜지스터(T3_1)는 게이트-온 전압 레벨(ON)의 제2 주사 신호(SCNA2)에 응답하여 턴-온되고, 센싱선(RL) 및 제1 노드(N1)가 연결될 수 있다. 센싱선(RL)에 센싱부150)로부터 초기화 전압이 인가된 경우, 초기화 전압이 제1 노드(N1)에 인가될 수 있다. 도 10의 화소(PXL_2)에 인가되는 초기화 전압은 제1 전원전압(VDD)과 같거나 유사할 수 있다. 제1 전원전압(VDD) 및 초기화 전압 간의 차이는 발광 소자(LD)의 구동 전압(또는, 문턱 전압)보다 작을 수 있다.
또한, 제1 서브 구간(P_S1)에서, 게이트-온 전압 레벨(ON)의 펄스를 가지는 제1 주사 신호(SCAN1)가 주사선(SC)에 인가되며, 제2 트랜지스터(T2)는 게이트-온 전압 레벨(ON)의 제1 주사 신호(SCNA1)에 응답하여 턴-온되고, 데이터선(DL)의 데이터 전압(VDATA)이 제2 노드(N2)에 인가될 수 있다.
스토리지 커패시터(CST)는 제1 서브 구간(P_S1)에서 제2 노드(N2)에 제공된 데이터 전압(VDATA)을 저장할 수 있다.
제2 구간(P2)에서, 제1 주사 신호(SCAN1) 및 제2 주사 신호(SCAN2) 각각은 게이트-오프 전압 레벨(OFF)을 가지며, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3_1) 각각은 턴-오프될 수 있다. 이 경우, 제1 전원선(PL1)으로부터 발광 소자(LD) 및 제1 트랜지스터(T1)를 통해 제2 전원선(PL2)까지 전류 이동 경로가 형성되며, 발광 소자(LD)는 제1 트랜지스터(T1)의 게이트-소스 전압에 대응하는 휘도를 가지고 발광할 수 있다.
제1 트랜지스터(T1)의 게이트-소스 전압은 데이터선(DL)에 인가되는 데이터 전압(VDATA)에 의해 결정되고, 이에 따라, 발광 소자(LD)의 특성 변화 등과 무관하게, 제1 트랜지스터(T1)를 통해 흐르는 구동 전류는 정확하게 제어될 수 있다. 즉, 화소(PXL_2)는 원하는 휘도로 정확하게 발광하고, 표시 장치(100, 도 5)는 휘도 편차 없이 균일한 휘도를 가지고 영상을 표시할 수 있다.
센싱 모드에서 화소(PXL_2)의 동작을 설명하기 위해 도 11이 참조될 수 있다.
도 11은 도 10의 화소의 동작을 설명하는 도면이다.
도 11을 참조하면, 제1 주사 신호(SCAN1)는 주사선(SC)에 인가되며, 제2 주사 신호(SCAN2)는 센싱 주사선(SS)에 인가될 수 있다.
제3 구간(P3)에서, 제1 전원전압(VDD)은 하이 전압 레벨(HIGH)(또는, 제1 전압 레벨)로부터 로우 전압 레벨(LOW)(또는, 제2 전압 레벨)을 가지도록 변할 수 있다. 제2 전원전압(VSS)은 로우 전압 레벨(LOW)로부터 하이 전압 레벨(HIGH)을 가지도록 변할 수 있다. 즉, 제3 구간(P3)에서, 제1 전원전압(VDD) 제2 전원전압(VSS)은 상호 바뀐 전압 레벨들을 가지거나, 전원 공급부(170, 도 5 참조)은 제1 전원선(PL1) 및 제2 전원선(PL2)에는 상호 바뀐 전원전압들을 인가할 수 있다. 이 경우, 발광 소자(LD)에는 역방향으로 전압이 걸리므로, 발광 소자(LD)는 발광하지 않을 수 있다.
제3 구간(P3) 내 제1 서브 구간(P_S1') 및 제2 서브 구간(P_S2')에서, 제1 주사 신호(SCAN1)는 게이트-온 전압 레벨(ON)의 펄스를 가질 수 있다.
이 경우, 제1 서브 구간(P_S1') 및 제2 서브 구간(P_S2')에서 제2 트랜지스터(T2)는 게이트-온 전압 레벨(ON)의 제1 주사 신호(SCNA1)에 응답하여 턴-온되고, 데이터선(DL)은 제2 노드(N2)와 연결될 수 있다. 제1 서브 구간(P_S1')(및 제2 서브 구간(P_S2'))에서, 데이터선(DL)에 기준 전압(VREF)이 인가되는 경우, 제2 노드(N2)에 기준 전압(VREF)이 인가될 수 있다.
스토리지 커패시터(CST)는 제1 서브 구간(P_S1')(및 제2 서브 구간(P_S2'))에서 제2 노드(N2)에 제공된 기준 전압(VREF)을 저장할 수 있다.
제1 주사 신호(SCAN1)와 유사하게, 제1 서브 구간(P_S1') 및 제2 서브 구간(P_S2')에서, 제2 주사 신호(SCAN2)는 게이트-온 전압 레벨(ON)의 펄스를 가질 수 있다.
이 경우, 제1 서브 구간(P_S1') 및 제2 서브 구간(P_S2')에서 제3 트랜지스터(T3_1)는 게이트-온 전압 레벨(ON)의 제2 주사 신호(SCNA2)에 응답하여 턴-온되고, 센싱선(RL) 및 제1 노드(N1)가 연결될 수 있다.
제1 서브 구간(P_S1')에서 센싱선(RL)에 센싱부(150, 도 5 참조)로부터 초기화 전압(VINT)이 인가된 경우, 초기화 전압(VINT)이 제1 노드(N1)에 인가될 수 있다. 따라서, 제1 노드(N1)의 노드 전압(V_N3)은 초기화 전압(VINT)의 전압 레벨을 가질 수 있다.
이후, 제2 서브 구간(P_S2')에서 센싱부(150)는 초기화 전압(VINT)의 공급을 차단할 수 있다(즉, VINT floating).
이 경우, 제1 트랜지스터(T1)는 게이트-소스 전압(또는, 제1 노드(N1) 및 제2 노드(N2) 사이의 전압)에 대응하는 전류를 제2 전원선(P2)으로부터 제1 노드(N1)에 공급하고, 이에 따라, 제1 노드(N1)의 노드 전압(V_N1)은 특정 전압 레벨까지 선형적으로 상승할 수 있다. 예를 들어, 제1 노드(N1)의 노드 전압(V_N1)은 기준 전압(VREF) 및 제1 트랜지스터(T1)의 문턱 전압(Vth)간의 차이(즉, VREF-Vth)에 대응하는 전압 레벨까지 상승할 수 있다.
따라서, 센싱부(150, 도 5 참조)는 제1 트랜지스터(T1)의 문턱 전압(Vth)을 센싱할 수 있다.
도 10 및 도 11을 참조하여 설명한 바와 같이, 발광 소자(LD)는 제1 전원선(PL1) 및 제1 노드(N1)(예를 들어, 제1 트랜지스터(T1)의 드레인 전극) 사이에 연결됨으로써, 제1 트랜지스터(T1)의 게이트-소스 전압은 데이터선(DL)을 통해 인가되는 데이터 전압에 의해서만 결정될 수 있고, 발광 소자(LD)(및 화소(PXL_2))는 원하는 휘도를 가지고 발광할 수 있다.
또한, 화소(PXL_2)는 제1 노드(N1)(즉, 발광 소자(LD)의 캐소드 전극, 또는 제1 트랜지스터(T1)의 제1 전극)에 연결되는 제3 트랜지스터(T3_1)를 포함하고, 센싱 모드에서 제1 전원선(PL1) 및 제2 전원선(PL2)에 상호 바뀐 전압들을 인가할 수 있다. 따라서, 표시 장치(100, 도 5 참조)는 제1 트랜지스터(T1)의 특성(예를 들어, 문턱 전압(Vth))을 센싱하고, 제1 트랜지스터(T1)의 특성(또는, 특성 변화)에 대응하여 데이터 전압을 보상하고, 표시 장치(100)는 제1 트랜지스터(T1)의 특성(또는, 특성 변화)에 기인한 휘도 편차 없이, 균일한 휘도를 가지고 영상을 표시할 수 있다.
도 12는 도 5의 표시 장치에 포함된 화소의 또 다른 예를 나타내는 회로도이다.
도 10 및 도 12를 참조하면, 스토리지 커패시터(CST_1)의 연결 구성을 제외하고, 화소(PXL_3)는 도 10의 화소(PXL_2)와 실질적으로 동일하거나 유사할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
스토리지 커패시터(CST_1)는 제2 노드(N2)(또는, 제1 트랜지스터(T1)의 게이트 전극) 및 제2 전원선(PL2)(또는, 제1 트랜지스터(T1)의 제2 전극) 사이에 연결될 수 있다. 스토리지 커패시터(CST_1)는 제2 노드(N2) 및 제2 전원선(PL2) 사이의 전압으로 충전될 수 있다.
화소(PXL_3)의 동작은, 도 10 및 도 11을 참조하여 설명한 화소(PXL_2)의 동작과 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
제1 트랜지스터(T1)의 게이트-소스 전압은 제2 노드(N2) 및 제2 전원선(PL2) 사이의 전압과 동일하며, 따라서, 제1 트랜지스터(T1)의 게이트-소스 전압은 오직 데이터 전압에 의해 결정되고, 발광 소자(LD)의 특성 변화 등과 무관하게, 제1 트랜지스터(T1)를 통해 흐르는 구동 전류는 정확하게 제어될 수 있다.
도 10 및 도 12를 참조하여 설명한 바와 같이, 화소(PXL_3)는 제2 노드(N2) 및 제2 전원선(PL2) 사이에 연결된 스토리지 커패시터(CST_1)를 포함할 수도 있다.
본 발명의 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라, 특허 청구범위에 의해 정해져야만 할 것이다. 또한, 특허 청구범위의 의미 및 범위, 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치 110: 표시부
120: 주사 구동부 130: 발광 구동부
140: 데이터 구동부 150: 센싱부
160: 타이밍 제어부 170: 전원 공급부
CST: 스토리지 커패시터 DL: 데이터선
EL: 발광 제어선 LD: 발광 소자
LDR: 역방향 발광 소자 PL1: 제1 전원선
PL2: 제2 전원선 RL: 센싱선
PXL: 화소 SC: 주사선
SS: 센싱 주사선 T1~T5: 제1 내지 제5 트랜지스터들

Claims (19)

  1. 제1 전원선;
    제2 전원선;
    데이터선;
    센싱선;
    제1 주사선;
    제2 주사선;
    상기 제1 전원선 및 제1 노드 사이에 연결되는 적어도 하나의 발광 소자;
    상기 제1 노드 및 제2 전원선 사이에 연결되고, 제2 노드에 연결되는 게이트 전극을 포함하는 제1 트랜지스터;
    상기 데이터선 및 상기 제2 노드 사이에 연결되며, 상기 제1 주사선에 연결되는 게이트 전극을 포함하는 제2 트랜지스터; 및
    상기 제1 전원선 및 상기 제1 노드 사이에 연결되며, 상기 제2 주사선에 연결되는 게이트 전극을 포함하는 제4 트랜지스터를 포함하는, 표시 장치.
  2. 제1 항에 있어서, 상기 제1 전원선에 인가되는 제1 전원전압은 상기 제2 전원선에 인가되는 제2 전원전압보다 크며,
    상기 적어도 하나의 발광 소자의 애노드 전극은 상기 제1 전원선에 연결되는, 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 트랜지스터의 제2 전극 및 상기 센싱선에 연결되고, 상기 제2 주사선에 연결되는 게이트 전극을 포함하는 제3 트랜지스터를 더 포함하며,
    상기 제1 트랜지스터의 제1 전극은 상기 제1 노드에 연결되는, 표시 장치.
  4. 제3 항에 있어서,
    발광 제어선; 및
    상기 제1 트랜지스터의 제2 전극 및 상기 제2 전원선 사이에 연결되고, 상기 발광 제어선에 연결되는 게이트 전극을 포함하는 제5 트랜지스터를 더 포함하는, 표시 장치.
  5. 제4 항에 있어서, 상기 제1 내지 제5 트랜지스터들 중 적어도 하나는 산화물 반도체를 포함하는, 표시 장치.
  6. 제4 항에 있어서,
    상기 제1 전원선 및 상기 제2 노드 사이에 연결되는 스토리지 커패시터를 더 포함하는, 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 주사선에 제1 주사 신호를 제공하고, 상기 제2 주사선에 제2 주사 신호를 제공하는 주사 구동부;
    상기 발광 제어선에 발광 제어 신호를 제공하는 발광 구동부;
    상기 데이터선에 데이터 신호를 제공하는 데이터 구동부; 및
    상기 센싱선을 통해 상기 제1 트랜지스터의 문턱 전압에 대응하는 센싱 신호를 수신하는 센싱 구동부를 더 포함하는, 표시 장치.
  8. 제7 항에 있어서, 상기 발광 구동부가 게이트-오프 전압 레벨을 가지는 상기 발광 제어 신호를 상기 발광 제어선에 제공하는 제1 구간에서:
    상기 주사 구동부는 게이트-온 전압 레벨을 가지는 상기 제1 주사 신호를 상기 제1 주사선에 제공하고, 게이트-온 전압 레벨을 가지는 상기 제2 주사 신호를 상기 제2 주사선에 제공하며,
    상기 데이터 구동부는 상기 데이터 신호를 상기 데이터선에 제공하는, 표시 장치.
  9. 제7 항에 있어서, 상기 발광 구동부가 게이트-오프 전압 레벨을 가지는 상기 발광 제어 신호를 상기 발광 제어선에 제공하는 제1 구간에서:
    상기 주사 구동부는 게이트-온 전압 레벨을 가지는 상기 제1 주사 신호를 상기 제1 주사선에 제공하고, 게이트-오프 전압 레벨을 가지는 상기 제2 주사 신호를 상기 제2 주사선에 제공하며,
    상기 데이터 구동부는 상기 데이터 신호를 상기 데이터선에 제공하는, 표시 장치.
  10. 제7 항에 있어서, 상기 발광 구동부가 게이트-오프 전압 레벨을 가지는 상기 발광 제어 신호를 상기 발광 제어선에 제공하는 제2 구간에서, 상기 주사 구동부는 게이트-온 전압 레벨을 가지는 상기 제1 주사 신호를 상기 제1 주사선에 제공하고, 게이트-온 전압 레벨을 가지는 상기 제2 주사 신호를 상기 제2 주사선에 제공하며,
    상기 제2 구간에서 상기 데이터 구동부는 기준 전압을 상기 데이터선에 제공하며,
    상기 센싱 구동부는 상기 제2 구간의 제1 서브 구간에서 상기 센싱선에 초기화 전압을 인가하고, 상기 제2 구간의 제2 서브 구간에서 상기 센싱 신호를 수신하는, 표시 장치.
  11. 제4 항에 있어서, 상기 제1 트랜지스터의 제2 전극 및 상기 제2 노드 사이에 연결되는 스토리지 커패시터를 더 포함하는, 표시 장치.
  12. 제1 항에 있어서, 상기 적어도 하나의 발광 소자는 상호 병렬 연결된 복수의 발광 소자들을 포함하는, 표시 장치.
  13. 제12 항에 있어서, 상기 발광 소자들 각각은 애노드 전극 및 캐소드 전극을 포함하고,
    상기 발광 소자들 중 적어도 하나의 애노드 전극은 상기 발광 소자들 중 나머지의 캐소드 전극과 연결되는, 표시 장치.
  14. 제1 전원선;
    제2 전원선;
    데이터선;
    센싱선;
    제1 주사선;
    제2 주사선;
    상기 제1 전원선 및 제1 노드 사이에 연결되는 적어도 하나의 발광 소자;
    상기 제1 노드 및 제2 전원선 사이에 연결되고, 제2 노드에 연결되는 게이트 전극을 포함하는 제1 트랜지스터;
    상기 데이터선 및 상기 제2 노드 사이에 연결되며, 상기 제1 주사선에 연결되는 게이트 전극을 포함하는 제2 트랜지스터; 및
    상기 제1 노드 및 상기 센싱선 사이에 연결되며, 상기 제2 주사선에 연결되는 게이트 전극을 포함하는 제3 트랜지스터를 포함하는, 표시 장치.
  15. 제14 항에 있어서, 상기 제1 전원선에 인가되는 제1 전원전압은 상기 제2 전원선에 인가되는 제2 전원전압보다 크며,
    상기 적어도 하나의 발광 소자의 애노드 전극은 상기 제1 전원선에 연결되는, 표시 장치.
  16. 제15 항에 있어서, 상기 제1 전원선 및 상기 제2 노드 사이에 연결되는 스토리지 커패시터를 더 포함하는, 표시 장치.
  17. 제15 항에 있어서, 상기 제2 노드 및 상기 제2 전원선 사이에 연결되는 스토리지 커패시터를 더 포함하는, 표시 장치.
  18. 제14 항에 있어서,
    상기 제1 주사선에 제1 주사 신호를 제공하고, 상기 제2 주사선에 제2 주사 신호를 제공하는 주사 구동부;
    상기 데이터선에 데이터 신호를 제공하는 데이터 구동부; 및
    상기 센싱선을 통해 상기 제1 트랜지스터의 문턱 전압에 대응하는 센싱 신호를 수신하는 센싱 구동부를 더 포함하는, 표시 장치.
  19. 제18 항에 있어서, 제1 구간에서 상기 제1 전원선에 인가되는 제1 전원전압은 상기 제2 전원선에 인가되는 제2 전원전압보다 작아지도록 변하며,
    상기 제1 구간에서, 상기 주사 구동부는 게이트-온 전압 레벨을 가지는 상기 제1 주사 신호를 상기 제1 주사선에 제공하고, 게이트-온 전압 레벨을 가지는 상기 제2 주사 신호를 상기 제2 주사선에 제공하며,
    상기 제2 구간에서 상기 데이터 구동부는 기준 전압을 상기 데이터선에 제공하며,
    상기 센싱 구동부는 상기 제2 구간의 제1 서브 구간에서 상기 센싱선에 초기화 전압을 인가하고, 상기 제2 구간의 제2 서브 구간에서 상기 센싱 신호를 수신하는, 표시 장치.
KR1020200048141A 2020-04-21 2020-04-21 표시 장치 KR20210130311A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200048141A KR20210130311A (ko) 2020-04-21 2020-04-21 표시 장치
US17/148,369 US11631365B2 (en) 2020-04-21 2021-01-13 Display device
CN202110387845.0A CN113539183A (zh) 2020-04-21 2021-04-12 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200048141A KR20210130311A (ko) 2020-04-21 2020-04-21 표시 장치

Publications (1)

Publication Number Publication Date
KR20210130311A true KR20210130311A (ko) 2021-11-01

Family

ID=78082042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200048141A KR20210130311A (ko) 2020-04-21 2020-04-21 표시 장치

Country Status (3)

Country Link
US (1) US11631365B2 (ko)
KR (1) KR20210130311A (ko)
CN (1) CN113539183A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114822386A (zh) * 2022-06-07 2022-07-29 Tcl华星光电技术有限公司 Mled显示面板及终端设备

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001006484A1 (fr) 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
JP4923410B2 (ja) 2005-02-02 2012-04-25 ソニー株式会社 画素回路及び表示装置
JP5261900B2 (ja) 2006-08-23 2013-08-14 ソニー株式会社 画素回路
KR101375040B1 (ko) 2007-03-22 2014-03-14 엘지디스플레이 주식회사 화소회로 및 이를 구비한 표시패널
KR101423235B1 (ko) 2008-01-04 2014-07-25 삼성디스플레이 주식회사 화소 구동 회로 및 이를 갖는 표시 장치
KR101135534B1 (ko) * 2010-02-10 2012-04-13 삼성모바일디스플레이주식회사 화소, 이를 이용한 표시 장치, 및 그들의 구동 방법
CN102654976B (zh) * 2012-01-12 2014-12-24 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN102651198B (zh) * 2012-03-19 2015-04-01 京东方科技集团股份有限公司 Amoled驱动电路、方法和amoled显示装置
KR20140140968A (ko) * 2013-05-30 2014-12-10 삼성디스플레이 주식회사 화소, 화소의 구동 방법, 및 화소를 포함하는 표시 장치
KR102060311B1 (ko) 2013-12-27 2020-02-11 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동 방법
KR102153131B1 (ko) * 2014-02-26 2020-09-08 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기 전계 발광 표시 장치
KR102424978B1 (ko) 2015-02-26 2022-07-26 삼성디스플레이 주식회사 유기 발광 표시 장치
US10360827B2 (en) 2015-10-09 2019-07-23 Apple Inc. Systems and methods for indirect threshold voltage sensing in an electronic display
KR102412010B1 (ko) 2015-12-14 2022-06-22 엘지디스플레이 주식회사 유기발광소자
KR101845907B1 (ko) * 2016-02-26 2018-04-06 피에스아이 주식회사 초소형 led 모듈을 포함하는 디스플레이 장치
KR102570832B1 (ko) * 2016-05-23 2023-08-24 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 구동 방법
KR102552298B1 (ko) 2016-08-31 2023-07-10 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR102613853B1 (ko) * 2016-12-19 2023-12-18 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
KR102407848B1 (ko) 2017-09-11 2022-06-13 삼성디스플레이 주식회사 퀀텀-나노 발광 다이오드 픽셀 및 퀀텀-나노 발광 다이오드 디스플레이 장치
KR102477493B1 (ko) * 2017-12-07 2022-12-14 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
TWI672683B (zh) * 2018-04-03 2019-09-21 友達光電股份有限公司 顯示面板
KR102652889B1 (ko) * 2018-08-23 2024-03-29 삼성디스플레이 주식회사 게이트 구동 회로, 이를 포함하는 표시 장치 및 표시 장치의 구동 방법
KR20210057629A (ko) * 2019-11-12 2021-05-21 엘지디스플레이 주식회사 화소 구동 회로를 포함한 전계발광 표시패널

Also Published As

Publication number Publication date
US11631365B2 (en) 2023-04-18
CN113539183A (zh) 2021-10-22
US20210327341A1 (en) 2021-10-21

Similar Documents

Publication Publication Date Title
KR102493479B1 (ko) 표시 장치의 제조 방법
US11869425B2 (en) Display device
US11935988B2 (en) Display device
KR102656286B1 (ko) 표시 장치
US11403997B2 (en) Pixel and display apparatus including same
US11488520B2 (en) Pixel, display device having same and driving method thereof
EP3905331A1 (en) Display device and repair method therefor
CN110890383A (zh) 显示装置
US12009383B2 (en) Light emitting device and display device comprising partition walls between emission areas
EP3866202A1 (en) Light-emitting device, method for producing same, and display device including same
US20210343783A1 (en) Display device
KR20210126826A (ko) 표시 장치
US20210335168A1 (en) Pixel and display device comprising same
EP4040494A1 (en) Pixel, display device including same, and manufacturing method therefor
EP4027390A1 (en) Display device
US11631365B2 (en) Display device
US11501698B2 (en) Pixel and display device including an emission unit operating in different modes
EP3958318A1 (en) Display device and method for manufacturing same
CN117397037A (zh) 显示装置和用于制造其的方法
US11699385B2 (en) Display device and method of driving the same
EP4273847A1 (en) Display device
US11367384B2 (en) Display device capable of improving power consumption and method for driving the same
KR20220165872A (ko) 표시 장치 및 그 제조 방법
KR20240062156A (ko) 화소 및 이를 포함하는 표시 장치
KR20220069186A (ko) 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal