JP7318055B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7318055B2 JP7318055B2 JP2022076483A JP2022076483A JP7318055B2 JP 7318055 B2 JP7318055 B2 JP 7318055B2 JP 2022076483 A JP2022076483 A JP 2022076483A JP 2022076483 A JP2022076483 A JP 2022076483A JP 7318055 B2 JP7318055 B2 JP 7318055B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- heat dissipation
- conductive pattern
- pattern
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Description
また、前記導電パターンは、引き出し配線パターン及び放熱用パターンを含む。前記引き出し配線パターンは、前記複数の電極のうち少なくとも1つに導体を介して接続される。前記放熱用パターンは、前記ICチップおよび前記引き出し配線パターンのいずれとも物理的に離間されており、前記引き出し配線パターンに比べて大きな表面積を有する。
さらに、前記引き出し配線パターンと前記放熱用パターンは、間隙を介して対向するよう配置されており、前記引き出し配線パターンおよび前記放熱用パターンが互いに対向する部分の形状はともに凹凸形状を有し、互いの凹凸形状が前記間隙を介して噛み合うように配置されている。
本実施の形態にかかる半導体装置は、テープキャリアパッケージ(TCP)であり、より具体的には、液晶表示パネルを駆動するためのドライバICを搭載したTCPである。図1は、本実施の形態にかかるTCP1の平面模式図である。TCP1は、フレキシブル配線基板10およびICチップ11を有する。配線基板10は、ポリイミドフィルム等の可撓性の絶縁フィルム上に銅箔等によって導電パターンが形成された構造を有する。この導電パターンは、入力信号配線パターン12、出力信号配線パターン13、引き出し配線パターン14、及び放熱用パターン15を含む。なお、配線基板10の両端に等間隔で形成されている複数のスプロケットホール100は、TCP1が切り出される前のキャリアテープを搬送・位置決めするために利用される。
本実施の形態では、図9~11に示した導電パターンレイアウトの応用例について説明する。図12は、本実施の形態にかかるTCP2の平面模式図である。図12の例では、信号入出力用のパターン13及び14が形成されていない領域21にダミー配線(ダミーリード)が形成されている。空白部分にダミー配線を形成することは、フレキシブル配線基板を利用するTCP等の半導体装置において一般的に行われている。これらのダミー配線は、ICチップ11の放熱にも寄与する。
10 配線基板
11 ICチップ(ドライバIC)
12 入力信号配線パターン
13 出力信号配線パターン
14、24 引き出し配線パターン
15、25 放熱用パターン
21 ダミー配線領域
24 折り返し配線(引き出し配線パターン)
25 ダミー配線群(放熱用パターン)
26 ダミー配線群
16 間隙
100 スプロケットホール
101 絶縁フィルム
111 電極(信号入出力用)
112 電極(放熱用)
113 導体バンプ
141~145 引き出し配線
151~156 凸部
L21、L22 パターン境界線
L1~L8 等温線
Claims (11)
- 配線基板と、
前記配線基板上に配置された半導体チップと、
を備え、
前記配線基板は、
第1の面と、
前記第1の面の反対側の第2の面と、
前記第1の面上に形成された第1の放熱用導電パターンと、
前記第1の面上に形成された第2の放熱用導電パターンと、
前記第1の面上に形成された第1の配線と、
前記第1の面上に形成された第2の配線と、
を備え、
前記第1の面は、
第1の長辺と、
前記第1の長辺に対向する第2の長辺と、
第1の短辺と、
前記第1の短辺に対向する第2の短辺と、
を備え、
前記半導体チップは、
第3の面と、
前記第3の面の反対側の第4の面と、
を備え、
前記第3の面は、
第3の長辺と、
前記第3の長辺に対向する第4の長辺と、
第3の短辺と、
前記第3の短辺に対向する第4の短辺と、
を備え、
前記半導体チップは、平面視において、
前記半導体チップの前記第3の長辺が前記配線基板の前記第1の長辺に沿って延在するように、
前記半導体チップの前記第4の長辺が前記配線基板の前記第2の長辺に沿って延在するように、
前記半導体チップの前記第3の短辺が前記配線基板の前記第1の短辺に沿って延在するように、且つ
前記半導体チップの前記第4の短辺が前記配線基板の前記第2の短辺に沿って延在するように、
前記配線基板上に配置され、
前記第1の放熱用導電パターンの一方の端部は、前記半導体チップと重なっており、
前記第1の放熱用導電パターンの他方の端部は、他の配線及び他の導電パターンに接続されることなく、前記配線基板上で終端されており、
前記第2の放熱用導電パターンは、平面視において、前記半導体チップと重なることなく前記第1の放熱用導電パターンに隣接しており、
前記第2の放熱用導電パターンは、前記半導体チップ、前記第1の放熱用導電パターン、前記第1の配線、及び前記第2の配線のいずれとも電気的に接続することなく、前記第1の放熱用導電パターン、前記第1の配線、及び前記第2の配線のいずれからも離間しており、
前記第2の放熱用導電パターンは、前記第1の放熱用導電パターンよりも大きな表面積を有し、
前記第1の配線は、平面視において、前記半導体チップの前記第3の長辺から前記配線基板の前記第1の長辺に向かって延在しており、
前記第1の配線の第1の端部は、前記半導体チップと重なっており、
前記第1の配線は、平面視において、前記第1の配線と前記第2の放熱用導電パターンとの間に他の配線及び他の導電パターンのいずれも介在させずに、前記第2の放熱用導電パターンに隣接しており、
前記第2の配線は、平面視において、前記配線基板の前記第1の長辺に向かって延在しており、
前記第2の配線の第2の端部は、前記半導体チップと重なっており、
前記第2の配線は、平面視において、前記第2の配線と前記第2の放熱用導電パターンとの間に他の配線及び他の導電パターンのいずれも介在させずに、前記第2の放熱用導電パターンに隣接している、
半導体装置。 - 請求項1に記載の半導体装置において、
前記第1の放熱用導電パターンの前記一方の端部、前記第1の配線の前記第1の端部、及び前記第2の配線の前記第2の端部は、平面視で、前記半導体チップの前記第3の長辺と重なっており、
前記第2の配線は、前記半導体チップの前記第3の長辺から前記配線基板の前記第1の長辺に向かって延在している、
半導体装置。 - 請求項2に記載の半導体装置において、
前記第2の配線の長さは、前記第1の配線の長さと実質的に同じである、半導体装置。 - 請求項1に記載の半導体装置において、
前記第2の配線の長さは、前記第1の配線の長さよりも長い、半導体装置。 - 請求項1に記載の半導体装置において、
前記第1の放熱用導電パターンの前記一方の端部は、平面視で前記半導体チップの前記第3の短辺と重なっており、
前記第1の配線の前記第1の端部は、平面視で前記半導体チップの前記第3の長辺と重なっており、
前記第2の配線の前記第2の端部は、平面視で前記半導体チップの前記第4の長辺と重なっており、
前記第2の配線は、前記半導体チップの前記第4の長辺から前記配線基板の前記第1の長辺に向かって延在している、
半導体装置。 - 請求項5に記載の半導体装置において、
前記第2の配線の長さは、前記第1の配線の長さよりも長い、半導体装置。 - 請求項5に記載の半導体装置において、
前記第1の放熱用導電パターンの前記他方の端部は、前記第1の放熱用導電パターンの前記一方の端部よりも幅広である、半導体装置。 - 請求項2に記載の半導体装置において、
前記第1の放熱用導電パターンは、前記第2の配線に隣接している、半導体装置。 - 請求項2、3、又は8に記載の半導体装置において、
前記第1の放熱用導電パターンの前記一方の端部は、平面視で、前記半導体チップの前記第3の長辺と重なる2つの端部を含み、
前記第1の放熱用導電パターンは、前記2つの端部により前記半導体チップの前記第3の長辺に折り返された折り返し配線パターンを含み、
前記第2の放熱用導電パターンは、平面視で、前記折り返し配線パターン、前記第1の配線、及び前記第2の配線によって囲まれた領域に配置された部分パターンを含む、半導体装置。 - 請求項2及び5のいずれか1項に記載の半導体装置において、
前記半導体チップは、前記配線基板の前記第2の長辺よりも前記配線基板の前記第1の長辺の近くに配置されている、半導体装置。 - 請求項1、2、及び5のいずれか1項に記載の半導体装置において、
前記半導体チップは前記配線基板の前記第1の面上に配置されている、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022076483A JP7318055B2 (ja) | 2019-08-27 | 2022-05-06 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019154372A JP6870043B2 (ja) | 2019-08-27 | 2019-08-27 | 半導体装置 |
JP2021068449A JP2021103800A (ja) | 2019-08-27 | 2021-04-14 | 半導体装置 |
JP2022076483A JP7318055B2 (ja) | 2019-08-27 | 2022-05-06 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021068449A Division JP2021103800A (ja) | 2019-08-27 | 2021-04-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022093692A JP2022093692A (ja) | 2022-06-23 |
JP7318055B2 true JP7318055B2 (ja) | 2023-07-31 |
Family
ID=87890804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022076483A Active JP7318055B2 (ja) | 2019-08-27 | 2022-05-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7318055B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007158001A (ja) | 2005-12-05 | 2007-06-21 | Nec Electronics Corp | テープキャリアパッケージ及びそれを搭載した表示装置 |
WO2008087851A1 (ja) | 2007-01-19 | 2008-07-24 | Sharp Kabushiki Kaisha | フレキシブル基板及び半導体装置 |
JP2008205142A (ja) | 2007-02-20 | 2008-09-04 | Sumitomo Metal Mining Package Materials Co Ltd | Cof用配線基板とその製造方法、並びに半導体装置 |
JP2009027135A (ja) | 2007-07-19 | 2009-02-05 | Himax Optelectronics Corp | チップ・オン・フィルムの製作方法及び構造 |
-
2022
- 2022-05-06 JP JP2022076483A patent/JP7318055B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007158001A (ja) | 2005-12-05 | 2007-06-21 | Nec Electronics Corp | テープキャリアパッケージ及びそれを搭載した表示装置 |
WO2008087851A1 (ja) | 2007-01-19 | 2008-07-24 | Sharp Kabushiki Kaisha | フレキシブル基板及び半導体装置 |
JP2008177402A (ja) | 2007-01-19 | 2008-07-31 | Sharp Corp | フレキシブル基板及び半導体装置 |
JP2008205142A (ja) | 2007-02-20 | 2008-09-04 | Sumitomo Metal Mining Package Materials Co Ltd | Cof用配線基板とその製造方法、並びに半導体装置 |
JP2009027135A (ja) | 2007-07-19 | 2009-02-05 | Himax Optelectronics Corp | チップ・オン・フィルムの製作方法及び構造 |
Also Published As
Publication number | Publication date |
---|---|
JP2022093692A (ja) | 2022-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11244883B2 (en) | Semiconductor device | |
JP4781097B2 (ja) | テープキャリアパッケージ及びそれを搭載した表示装置 | |
KR20020029623A (ko) | Cof용 테이프 캐리어 및 이를 사용한 cof-구조의반도체 장치 | |
JP2012160728A (ja) | 改善された放熱効率を有するcof型半導体パッケージ | |
JP2018085522A (ja) | 半導体装置 | |
TW200405516A (en) | Semiconductor integrated circuit device | |
US10256174B2 (en) | Film type semiconductor package | |
CN101419957B (zh) | 半导体器件及其制造方法 | |
JP5878611B2 (ja) | 半導体装置 | |
JP5657767B2 (ja) | 半導体装置 | |
JP7318055B2 (ja) | 半導体装置 | |
TW200807662A (en) | Mounting substrate | |
JP6870043B2 (ja) | 半導体装置 | |
JP4996193B2 (ja) | 配線基板、半導体パッケージ | |
JP5405679B2 (ja) | 半導体装置 | |
US11189597B2 (en) | Chip on film package | |
JP2016058758A (ja) | 半導体装置 | |
JP4837513B2 (ja) | 半導体パッケージの製造方法、及び表示装置の製造方法 | |
JP2023140761A (ja) | 電子デバイス | |
KR20240110294A (ko) | 반도체 패키지 | |
KR20130107780A (ko) | 방열성을 향상시킨 칩 온 필름 패키지 | |
JPH1131755A (ja) | 半導体パッケージ | |
KR20080098798A (ko) | 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220506 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230718 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230719 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7318055 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |