KR101273526B1 - 높은 방열 효율의 ｃｏｆ 패키지 - Google Patents

높은 방열 효율의 ｃｏｆ 패키지 Download PDF

Info

Publication number
KR101273526B1
KR101273526B1 KR1020110141880A KR20110141880A KR101273526B1 KR 101273526 B1 KR101273526 B1 KR 101273526B1 KR 1020110141880 A KR1020110141880 A KR 1020110141880A KR 20110141880 A KR20110141880 A KR 20110141880A KR 101273526 B1 KR101273526 B1 KR 101273526B1
Authority
KR
South Korea
Prior art keywords
chip
insulating film
pattern
terminal
electrode pattern
Prior art date
Application number
KR1020110141880A
Other languages
English (en)
Inventor
박상홍
임준성
홍성원
강석훈
최영민
전민호
Original Assignee
주식회사 루셈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 루셈 filed Critical 주식회사 루셈
Priority to KR1020110141880A priority Critical patent/KR101273526B1/ko
Application granted granted Critical
Publication of KR101273526B1 publication Critical patent/KR101273526B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

COF 패키지는 절연필름의 상면에 형성된 전극패턴, 및 절연필름의 상면에 놓여지는 칩을 구비한다. 전극패턴 중 일부는 절연필름상에서 연장 형성되어 나머지 전극패턴에 비해 그 표면적이 넓도록 구성된 연장패턴으로 구성된다. 연장패턴은 절연필름에 형성된 방열홀을 통해 절연필름 하면으로 노출된다. 칩에서 발생된 열은 연장패턴에 전달되어 절연필름 외측으로 방열된다.

Description

높은 방열 효율의 ＣＯＦ 패키지 {Chip-On-Film Package with enhanced performance of heat radiation}
본 발명은 COF(Chip-On-Film) 패키지에 관한 것으로서, 보다 상세하게는, 칩에서 발생된 열을 절연필름 외부로 효과적으로 방열시킬 수 있는 구조를 구비한 COF 패키지에 관한 것이다.
COF(Chip-On-Film) 패키지는 절연필름상에 칩이 실장되어 있는 칩 패키지이다. 절연필름상에는 다수의 전극패턴이 형성되고 칩의 단자들은 이 전극패턴과 연결되며, 칩 패키지가 장착되는 외부 디바이스의 단자들은 전극패턴에 연결된다. 이를 통해 외부 디바이스와 칩 간의 데이터통신 및 칩으로의 전원 공급 등이 이루어지게 된다.
이러한 COF 칩 패키지상의 칩이 동작하는 동안 칩에서는 열이 발생한다. 칩에서 발생되는 열은 칩의 오동작 또는 고장을 유발하므로 COF 패키지에서의 방열 성능 확보는 매우 중요한 문제이다.
칩에서 발생되는 열의 상당 부분은 칩의 단자를 통해 전극패턴에 전달되는데, 이러한 점에 착안하여 종래의 방열 구조는 절연필름을 관통하는 방열홀을 형성하여 전극패턴이 방열홀을 통해 절연필름 하면으로 노출되도록 하는 구조를 채택하고 있다. 그러나 이러한 구조만으로는 방열 성능이 제한적이라는 단점이 있다. 특히 칩에 형성된 여러 단자들은 그 용도별로 방열 정도가 다른데, 종래의 방열 구조는 이러한 점을 고려하지 않아 효과적인 방열이 이루어지지 않고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 칩에서 발생하는 열의 방열 효율이 높은 구조를 갖는 COF 패키지를 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명에 따른 COF 패키지는, 절연필름; 상기 절연필름의 상면에 형성된 다수의 전극패턴; 및 상기 절연필름의 상면에 놓여지며, 상기 전극패턴과 접촉되는 다수의 단자를 구비한 칩;을 포함하며, 상기 전극패턴 중 일부는 상기 절연필름상에서 연장 형성되어 나머지 상기 전극패턴에 비해 그 표면적이 넓도록 구성된 연장패턴으로 구성되고, 상기 절연필름에는 상기 연장패턴을 포함하는 상기 전극패턴의 적어도 일부가 상기 절연필름 하면으로 노출되어 상기 연장패턴을 통해 전달된 상기 칩으로부터의 열을 외부로 방열시키는 방열홀이 형성되는 것을 특징으로 한다.
상기 절연필름의 하면에는 상기 방열홀을 통해 상기 절연필름 하면으로 노출된 상기 전극패턴과 연결되어 상기 전극패턴을 통해 전달된 열을 외부로 방열시키는 방열부가 형성될 수 있다.
상기 전극패턴은 상기 절연필름상의 일 방향을 따라 선 형태로 배치되며, 이때 상기 연장패턴은 상기 절연필름상의 중앙 부위를 향해 연장된다.
상기 전극패턴은 평행한 두 선을 이루도록 배치될 수 있으며, 이때 상기 연장패턴은 상기 두 선 내의 상기 전극패턴으로부터 각각 교번적으로 연장된다.
상기 연장패턴은 그 단부가 타 부위에 비해 넓은 폭을 갖도록 확장된 형상으로 형성되는 것이 바람직하다.
상기 방열홀은 상기 연장패턴의 상기 단부에 대응되는 위치에 형성되는 것이 바람직하다.
상기 연장패턴에는 상기 칩의 상기 단자 중에서 열 발생을 유발하는 정도가 타 단자에 비해 큰 단자인 열발생단자가 연결된다. 상기 열발생단자는 상기 칩에 구동 전원을 공급하기 위한 전원공급단자이다.
상기 연장패턴 중 적어도 어느 하나에는 상기 칩의 상기 단자 중 접지단자가 연결된다.
상기 칩의 상기 단자는 범프를 매개로 하지 않고 상기 전극패턴에 직접 접촉될 수 있다.
본 발명에 따르면, 전극패턴 중 일부가 절연필름상의 잉여 공간을 이용하여 넓은 영역을 점유하는 연장패턴으로 구성되고 이러한 연장패턴이 방열홀을 통해 절연필름 하면으로 노출됨으로써 연장패턴에 접촉된 칩의 단자를 통한 방열 효과가 증대된다. 나아가, 전원공급단자와 열발생단자가 연장패턴에 접촉되도록 구성함으로써 방열 효과를 더욱 높일 수 있고, 접지단자를 연장패턴에 접촉되도록 구성함으로써 정전기 방지 효과 또한 높일 수 있다.
도 1 은 본 발명에 따른 COF 패키지의 측단면도.
도 2 는 도 1 의 평면도.
도 3 은 도 1 의 다른 실시예를 도시한 도면.
도 4 는 도 1 의 또 다른 실시예를 도시한 도면.
이하에서는 첨부 도면을 참조하여 본 발명을 보다 구체적으로 설명한다.
도 1 은 본 발명에 따른 COF 패키지의 측단면도이고, 도 2 는 도 1 의 평면도로서 도 1 에서 칩을 제외하고 도시한 것이다. 본 발명에 따른 COF (Chip-On-Film) 패키지는, 칩(10), 절연필름(20), 전극패턴(30), 솔더레지스트(solder resist)층(40), 및 POT레진(17)을 포함하여 구성된다.
절연필름(20)은 폴리이미드(polyimide)와 같은 재질로 제작되며 칩(10)이 장착되는 필름을 구성한다. 절연필름(20)에는 그 판면을 관통하는 방열홀(22)이 다수 형성되어 있다.
전극패턴(30)은 절연필름(20)의 상면에 형성되며, 통상적으로 구리와 같은 재질로 제작된다. 칩(10)은 절연필름(20)의 상면에 놓여지며, 범프(15)를 매개로 하여 전극패턴(30)과 접촉되는 다수의 단자를 구비하고 있다. 이러한 구조에 의하여 칩(10)은 전극패턴(30)과 전기적으로 연결되며, 따라서 전극패턴(30)에 연결되는 외부 디바이스(도시되지 않음)의 단자와 칩(10)의 단자(도시되지 않음)가 연결되어 외부 디바이스와 칩(10)간의 데이터 통신 및 칩(10)으로의 전원 공급 등이 이루어진다.
한편, 전극패턴(30)은 솔더레지스트층(40)에 의해 덮여 있고, POT 레진(17)은 칩(10)을 수지 밀봉시켜 칩(10)을 보호하는 기능을 한다.
도 2 에 도시된 바와 같이, 전극패턴(30)은 절연필름(20)상의 일 방향을 따라 선 형태로 배치되며, 특히 대부분의 전극패턴(30)은 절연필름(20)상의 길이 방향을 따라 두 개의 선을 이루는 형태로 배치되어 있다. 이러한 전극패턴(30) 중의 일부는 절연필름(20)상에서 연장 형성되어 나머지 전극패턴(20)에 비해 그 표면적이 넓도록 구성된 연장패턴(35)으로 구성된다. 이와 같은 상태에서 연장패턴(35)은 도 2 와 같이 절연필름(20)상의 중앙 부위를 향해 연장됨으로써 전극패턴(30)이 형성되어 있지 않은 절연필름(20)상의 잉여 공간을 이용하여 연장패턴(35)이 형성되도록 구성된다.
한편, 도 2 에 도시된 바와 같이, 연장패턴(35)은 전극패턴(30)을 이루는 두 선 내의 전극패턴(30)으로부터 각각 교번적으로 연장되어 형성된다. 즉, 첫 번째 연장패턴(35)은 도 2 의 하측 선상의 전극패턴(30)들 중 어느 하나로부터 상방으로 연장되어 구성되고, 그 우측의 두 번째 연장패턴(35)은 도 2 의 상측 선상의 전극패턴(30)들 중 어느 하나로부터 하방으로 연장되어 구성되며, 이와 같이 상측 선상의 전극패턴(30)들과 하측 선상의 전극패턴(30)들로부터 번갈아가며 연장패턴(35)들이 형성된다. 또한, 연장패턴(35)은 그 단부가 타 부위에 비해 넓은 폭을 갖도록 확장된 형상으로 형성되며, 도 2 에서는 그 단부가 원판상으로 형성되어 있다. 연장패턴(35)의 단부가 확장된 형상을 갖는 것은 연장패턴(35)의 면적을 최대한 넓히기 위한 것으로서, 연장패턴(35)의 형상은 원판상에 한정되지 않고 예컨대 사각형의 형상 등으로 형성될 수도 있다.
도 1 에 도시된 바와 같이, 방열홀(22)은 절연필름(20)의 판면을 상하방으로 관통하도록 형성되며, 이 방열홀(22)을 통해 연장패턴(35)이 절연필름(20)의 하면으로 노출되어 있다. 방열홀(22)은 바람직하게는 연장패턴(35)들이 형성된 영역에 대응되는 위치에 형성됨으로써 연장패턴(35)들이 절연필름(20)의 하면으로 노출되도록 구성되나, 방열홀(22)은 반드시 연장패턴(35)에 대응되어 형성되는 것은 아니며 연장패턴(35) 외의 타 절연패턴(30)들에 대해서도 형성될 수도 있다. 연장패턴(35)에 대응되는 방열홀(22)은 연장패턴(35)의 원형 단부 위치에 형성됨으로써 가급적 넓은 영역의 연장패턴(35) 부분이 절연필름(20) 하면으로 노출되도록 구성하는 것이 바람직하다.
한편, 칩(10)에 형성된 단자(도시되지 않음)들은 데이터 통신을 위한 단자, 전원공급을 위한 단자, 접지를 위한 단자 등과 같은 다양한 용도의 단자로 구성되며, 이러한 용도의 차이에 기인하여 모든 단자의 발열 정도가 동일하지는 않다. 예컨대 전원공급단자는 타 단자에 비해 발열이 심하며, 데이터 통신 단자들 중에서도 많은 데이터 통신이 이루어지는 단자는 거의 사용되지 않는 단자에 비해 발열 정도가 심하게 된다. 따라서, 이와 같이 타 단자에 비해 발열 유발 정도가 큰 열발생단자에 대해서는 방열의 필요성이 더 크게 되므로, 본 발명에서는 이러한 열발생단자가 연장패턴(35)에 연결되고 나머지 단자가 연장패턴(35) 외의 다른 전극패턴(30)들에 연결되도록 구성된다. 이를 위하여, 절연필름(20)상에 장착될 칩(10)의 사양에 맞추어 칩(10)의 단자들 중 발열 유발 단자, 특히 전원공급단자의 위치에 대응되는 전극패턴(30)이 연장패턴(35)으로 구성되도록 개개의 칩(10)의 사양에 따라 전극패턴(30)이 변형 제작되는 것이 바람직하다.
또한, 방열의 문제 외에도 일반적으로 칩 패키지에서는 ESD(Electrostatic Diacharge)가 중요한 문제로 고려되고 있다. 칩에서 발생하는 정전기를 효과적으로 방지함으로써 칩의 오동작과 고장을 방지하여야 한다. 정전기를 방지하는 방법으로서 하나로 칩(10)의 단자 중 접지 단자에 접촉되는 전극패턴(30)의 면적을 증가시키는 방법을 고려할 수 있는데, 이러한 점에 착안하여 본 발명에서는 접지 단자가 연장패턴(35)에 접촉되도록 구성한다. 이러한 구성도 마찬가지로 칩(10)의 사양을 통해 접지 단자의 위치를 파악하여 접지 단자가 접촉되는 위치의 전극패턴(30)을 연장패턴(35)으로 구성함으로써 구현 가능하다.
이와 같은 구성을 갖는 본 발명에 따르면, 전극패턴(30) 중 일부가 절연필름(20)상의 잉여 공간을 이용하여 넓은 영역을 점유하는 연장패턴(35)으로 구성됨으로써 연장패턴(35)에 접촉된 칩(10)의 단자를 통한 방열 효과가 증대된다. 특히, 연장패턴(35)이 나란한 선상으로 배치된 전극패턴(30)들로부터 교번적으로 연장되도록 구성하고 연장패턴(35)의 단부가 더 넓은 영역을 점유하도록 측방으로 확장된 원형으로 형성함으로써 연장패턴(35)이 점유하는 전체 영역을 최대화시켜 방열 효과를 더 높일 수 있다. 또한, 연장패턴(35)이 형성된 영역에 대해 절연필름(20)상에 방열홀(22)을 형성함으로써 연장패턴(35)에 전달된 칩(10)의 열이 절연필름(20) 하측으로 효과적으로 방출될 수 있게 된다.
나아가, 전원공급단자와 열발생단자가 연장패턴(35)에 접촉되도록 구성함으로써 방열 효과를 더욱 높일 수 있고, 접지단자를 연장패턴(35)에 접촉되도록 구성함으로써 정전기 방지 효과 또한 높일 수 있다.
도 3 은 본 발명의 다른 실시예를 도시하는 도면이다.
본 실시예에서는 절연필름(20)의 하면에 추가의 방열부(38)가 형성되어 있는 점을 제외한 다른 구성은 도 1 및 도 2 의 실시예와 동일하다. 방열부(38)는 방열홀(22)을 통해 절연필름(20) 하면으로 노출된 전극패턴(30)과 연결되어 전극패턴(30)을 통해 전달된 열을 외부로 방열시키는 기능을 한다. 전술한 바와 같이 방열홀(22)을 통해 절연필름(20) 하면으로 노출되는 전극패턴(30)은 주로 연장패턴(35)이므로, 방열부(38)에 연결된 전극패턴(30) 또한 주로 연장패턴(35)이 된다. 방열부(38)는 전극패턴(20)과 동일한 재질로 제작될 수 있고, 또는 방열 효과 등을 고려하여 다른 재질로 제작될 수도 있다.
도 3 에서는 도시의 편의상 방열홀(22)을 통해 노출된 모든 전극패턴(30)들이 하나의 방열부(38)에 공통으로 연결된 것처럼 도시되어 있으나, 실제로는 각 전극패턴(30)간의 단락이 일어나지 않도록 다수의 방열부(38)가 각각의 전극패턴(30)들에 연결될 것이다. 그러나, 전극패턴(30)들 중 서로 단락이 되어도 무방한 전극패턴(30)들이 존재하는 경우에는 이들에 대응되는 방열부(38)들은 서로 연결되어도 무방할 것이다.
이와 같은 구조에 의하면 방열부(38)에 의해 절연필름(20) 하면으로 노출된 영역이 증가하므로 연장패턴(35)을 통한 방열 효과가 더욱 증가한다.
한편, COF 패키지는 종국적으로는 칩(10)을 필요로 하는 외부 디바이스의 기구적 구조물(60), 예컨대 LCD 와 같은 장치 내의 LCM(Liquid Crystal Module)상에 장착된다. 이와 같은 기구적 구조물상에 COF 패키지 장착시 도 3 에 도시된 바와 같이 방열부(38)가 구조물(60)의 표면에 접촉되도록 장착함으로써, 방열부(38)를 통한 방열의 효과를 현저하게 증가시킬 수 있다.
도 4 는 본 발명의 또 다른 실시예를 도시한 것이다.
본 실시예는 도 1 의 실시예와 비교할 때 범프(15)가 존재하지 않는다는 점을 제외하고는 도 1 의 실시예의 구성과 실질적으로 동일하며, 이에 따라 다른 구성에 대해서는 구체적인 설명은 생략한다. 본 실시예에서 칩(10)의 단자는 범프를 매개로 하지 않고 전극패턴(30)에 직접 접촉되어 있다. 이와 같이 칩(10)의 단자와 전극패턴(30)을 직접 연결하는 경우 칩(10)의 하면이 전극패턴(30), 특히 연장패턴(35)과 최대한 밀착되어 그에 따른 방열 효과가 더욱 증가한다.
10 : 칩 20 : 절연필름
22 : 방열홀 30 : 전극패턴
35 : 연장패턴 38 : 방열부

Claims (10)

  1. COF (Chip-On-Film) 패키지에 있어서,
    절연필름;
    상기 절연필름의 상면에 형성된 다수의 전극패턴; 및
    상기 절연필름의 상면에 놓여지며, 상기 전극패턴과 접촉되는 다수의 단자를 구비한 칩;을 포함하며,
    상기 전극패턴 중 일부는 상기 절연필름상에서 연장 형성되어 나머지 상기 전극패턴에 비해 그 표면적이 넓도록 구성된 연장패턴으로 구성되고,
    상기 절연필름에는 상기 연장패턴을 포함하는 상기 전극패턴의 적어도 일부가 상기 절연필름 하면으로 노출되어 상기 연장패턴을 통해 전달된 상기 칩으로부터의 열을 외부로 방열시키는 방열홀이 형성되는 것을 특징으로 하는 COF 패키지.
  2. 제 1 항에 있어서,
    상기 절연필름의 하면에 형성되며, 상기 방열홀을 통해 상기 절연필름 하면으로 노출된 상기 전극패턴과 연결되어 상기 전극패턴을 통해 전달된 열을 외부로 방열시키는 방열부;를 더 포함하는 것을 특징으로 하는 COF 패키지.
  3. 제 1 항에 있어서,
    상기 전극패턴은 상기 절연필름상의 일 방향을 따라 선 형태로 배치되며,
    상기 연장패턴은 상기 절연필름상의 중앙 부위를 향해 연장되어 있는 것을 특징으로 하는 COF 패키지.
  4. 제 3 항에 있어서,
    상기 전극패턴은 평행한 두 선을 이루도록 배치되며,
    상기 연장패턴은 상기 두 선 내의 상기 전극패턴으로부터 각각 교번적으로 연장되어 있는 것을 특징으로 하는 COF 패키지.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 연장패턴은 그 단부가 타 부위에 비해 넓은 폭을 갖도록 확장된 형상으로 형성되는 것을 특징으로 하는 COF 패키지.
  6. 제 5 항에 있어서,
    상기 방열홀은 상기 연장패턴의 상기 단부에 대응되는 위치에 형성되는 것을 특징으로 하는 COF 패키지.
  7. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 연장패턴에는 상기 칩의 상기 단자 중에서 열 발생을 유발하는 정도가 타 단자에 비해 큰 단자인 열발생단자가 연결되는 것을 특징으로 하는 COF 패키지.
  8. 제 7 항에 있어서,
    상기 열발생단자는 상기 칩에 구동 전원을 공급하기 위한 전원공급단자를 포함하는 것을 특징으로 하는 COF 패키지.
  9. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 연장패턴 중 적어도 어느 하나에는 상기 칩의 상기 단자 중 접지단자가 연결되는 것을 특징으로 하는 COF 패키지.
  10. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 칩의 상기 단자는 범프를 매개로 하지 않고 상기 전극패턴에 직접 접촉되는 것을 특징으로 하는 COF 패키지.
KR1020110141880A 2011-12-26 2011-12-26 높은 방열 효율의 ｃｏｆ 패키지 KR101273526B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110141880A KR101273526B1 (ko) 2011-12-26 2011-12-26 높은 방열 효율의 ｃｏｆ 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110141880A KR101273526B1 (ko) 2011-12-26 2011-12-26 높은 방열 효율의 ｃｏｆ 패키지

Publications (1)

Publication Number Publication Date
KR101273526B1 true KR101273526B1 (ko) 2013-06-17

Family

ID=48866763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110141880A KR101273526B1 (ko) 2011-12-26 2011-12-26 높은 방열 효율의 ｃｏｆ 패키지

Country Status (1)

Country Link
KR (1) KR101273526B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11903119B2 (en) 2020-08-04 2024-02-13 Lg Innotek Co., Ltd. Flexible circuit board and chip package having a chip mounting region

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079855A (ja) 2002-08-20 2004-03-11 Sumitomo Electric Printed Circuit Inc プリント基板
KR20060126070A (ko) * 2005-06-03 2006-12-07 삼성전자주식회사 구동 집적 회로칩 패키지 및 이를 구비한 표시 장치
JP2010206072A (ja) 2009-03-05 2010-09-16 Hitachi Cable Ltd 半導体装置用テープキャリアおよび半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079855A (ja) 2002-08-20 2004-03-11 Sumitomo Electric Printed Circuit Inc プリント基板
KR20060126070A (ko) * 2005-06-03 2006-12-07 삼성전자주식회사 구동 집적 회로칩 패키지 및 이를 구비한 표시 장치
JP2010206072A (ja) 2009-03-05 2010-09-16 Hitachi Cable Ltd 半導体装置用テープキャリアおよび半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11903119B2 (en) 2020-08-04 2024-02-13 Lg Innotek Co., Ltd. Flexible circuit board and chip package having a chip mounting region

Similar Documents

Publication Publication Date Title
TWI551198B (zh) 具散熱功能之印刷電路板結構
JP2008091714A (ja) 半導体装置
KR20020028812A (ko) 반도체 장치
JP2004071670A (ja) Ｉｃパッケージ、接続構造、および電子機器
KR20080049916A (ko) 반도체 칩 패키지 및 이를 포함하는 인쇄 회로 기판어셈블리
US7298028B2 (en) Printed circuit board for thermal dissipation and electronic device using the same
JP5325684B2 (ja) 半導体装置
US7525182B2 (en) Multi-package module and electronic device using the same
JPWO2017149714A1 (ja) 電力用半導体装置及び電力用半導体コアモジュール
JP2019149501A (ja) 配線基板及び電子装置
JP2012160728A (ja) 改善された放熱効率を有するｃｏｆ型半導体パッケージ
KR100598652B1 (ko) 반도체장치
KR101273526B1 (ko) 높은 방열 효율의 ｃｏｆ 패키지
KR101369300B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
KR101166066B1 (ko) 발광다이오드 패키지
JP2018085522A (ja) 半導体装置
JP5878611B2 (ja) 半導体装置
JP5657767B2 (ja) 半導体装置
KR101217434B1 (ko) 반도체 디바이스
KR102162812B1 (ko) 인쇄회로기판 및 이를 포함하는 표시장치
JP2012199283A (ja) 半導体装置
JP2012080145A (ja) 半導体装置
US11189597B2 (en) Chip on film package
KR20120031817A (ko) 반도체 칩 내장 기판 및 이를 포함하는 적층 반도체 패키지
US7939951B2 (en) Mounting substrate and electronic apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160607

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170605

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180605

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190604

Year of fee payment: 7