JP2000323525A

JP2000323525A - 半導体装置の実装構造、及びその製造方法

Info

Publication number: JP2000323525A
Application number: JP11128421A
Authority: JP
Inventors: Katsuyuki Fujikura; 克之藤倉
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-05-10
Filing date: 1999-05-10
Publication date: 2000-11-24
Anticipated expiration: 2019-05-10
Also published as: JP3446818B2

Abstract

(57)【要約】【課題】本発明の課題は、ＩＣチップ実装領域内のパ
ターン厚さを均一にすることでＩＣチップと前記配線パ
ターンの電気的接触不良を防止し、さらに放熱性を向上
させることができる半導体装置及びその製造方法を提供
することである。【解決手段】回路基板上に配線パターンとダミーパタ
ーンを所定値以内で隣接させて設置し、電解メッキ法で
前記配線パターンと前記ダミーパターンを同時形成させ
ることで、パターン厚さを均一化させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、異方性導電膜を
介してＩＣチップを熱伝導性回路基板にフェースダウン
実装した実装構造に関し、特にＩＣチップを低コストで
回路基板に実装することができるとともに、ＩＣチップ
の電気的接続を確実に行うことができ、ＩＣチップで発
生する熱を効率的に放熱することができる半導体装置の
実装構造及びその製造方法に関する。

【０００２】

【従来の技術】半導体集積回路チップの微細化製造技術
は目覚しく進歩してきている。これによりチップサイズ
の縮小化並びに高集積回路化が急ピッチで進むととも
に、ＩＣの動作速度も向上することから、高周波数のク
ロック信号で動作する大規模な中央演算処理チップが出
現している。また一方では、液晶ディスプレイやプラズ
マ・ディスプレイパネルのマトリクス電極等にみられる
ような多数の負荷を同時に高速駆動することのできる駆
動ＩＣチップも出現している。これらのＩＣにより、複
雑な信号処理を簡単に、しかも低コストで行うことがで
きるようになったことは工業的に大きなメリットであ
る。しかしながら、これらのＩＣチップに共通する課題
として次の２点が検討されてきた。

【０００３】第１の課題は、処理機能の大規模化により
チップの入出力端子数が増えたことに伴い、電気的接続
用パッドの配列が狭ピッチ化し、これに適応する接続技
術が必要になったことである。また、第２の課題は、高
速動作や大容量負荷の駆動によりＩＣチップの単位面積
あたりの内部消費電力が増えたために、チップの自己発
熱分を効率的に放熱させる実装技術が必要になったこと
である。特に最近では、個のＩＣチップで数ワット〜数
１０ワットの電力を消費するものも珍しくはなく、放熱
問題は今後ますます顕在化すると考えられる。

【０００４】ここでＩＣチップの実装構造をみると、従
来のモールト゛パッケージに代わり、より高密度実装が可
能なベアチップ実装へと発展してきている。さらにベア
チップ実装においても、ＩＣチップと回路基板とを電気
的に接続する方法に関し、双方の端子間のワイヤボンデ
ィングによる個別接続に代わり、ＩＣチップをフェース
ダウン実装することにより回路基板側のすべての接続用
パッドとＩＣ側の接続用パッドとを一括して接続する方
式が開発されている。従来はこのような一括接続方式に
より上述した電気的接続用パッドの狭ピッチ化に対応し
てきた。

【０００５】一方、ＩＣチップの自己発熱については、
従来ではフェースダウン実装したチップの背面に放熱板
を外付けすることにより放熱を行っていたため、ＩＣチ
ップの基板材の熱伝導性が高いことが要件とされてい
た。なお、ＩＣチップの基板材が単結晶シリコンの場合
にあっては、単結晶シリコンは約１７０Ｗ／（ｍ・Ｋ）
と高い熱伝導率を示すので特筆すべき問題はない。

【０００６】しかしながら、単結晶シリコン基板のＩＣ
チップではＩＣチップの製造工程のコストが高くなるた
め、かかる不利益を除去すべく基板材として熱伝導性の
低い材料を用いると、今度は放熱上で問題となる。その
例として、特開平７−３３３６４５号には、基板材とし
て熱伝導性の低いガラス基板を用いた例が開示されてい
る。これはガラス基板の上に多結晶シリコン薄膜トラン
ジスタで形成した駆動回路を構成したＩＣチップを、ガ
ラス基板上に形成した液晶ディスプレイパネルの上に駆
動回路としてフェースダウン実装することにより製造コ
ストを低減させることを目的とした発明であった。この
ような構成のＩＣチップは、単結晶シリコンよりも安価
で大面積化が可能なガラス基板上に、より少ない製造工
程で多結晶シリコン薄膜トランジスタを形成することが
できるのでＩＣチップコストを低減することができると
いう特長を持つ。しかしながら、この方法を採用した場
合にあっては上述したとおり、放熱上の問題を生ずる。
すなわち、ＩＣ基板材若しくは液晶ディスプレイパネル
側の熱伝導率が約１W／（ｍ・Ｋ）であって、前記単結
晶シリコンが示す熱伝導率の１／１００以下であるた
め、ＩＣチップで発生した熱がほとんど放熱されないこ
とによる。ＩＣチップ内の駆動回路の温度が極端に上昇
するため、やがてはアルミ配線の溶解、あるいはトラン
ジスタのチャネル領域への不純物の熱拡散等が発生し、
最終的に動作不良に至ってしまう。

【０００７】以上の理由から、熱伝導性の低い基板材を
用いたＩＣチップをフェースダウン実装した場合には、
ＩＣチップの背面に放熱板を外付けするよりは、回路基
板を金属あるいはセラミックス等の熱伝導性の高い材料
で形成することにより、ＩＣで発生する熱を主に回路基
板側に伝導させ放熱させる必要がある。従って、ＩＣチ
ップと回路基板との距離が小さければ小さいほど、回路
基板側への熱伝導が向上する。なお、ＩＣチップをフェ
ースダウン実装する場合には、半田又は金等のバンプを
介して回路基板及びＩＣチップ双方の接続用パッド間を
電気的に接続する方式がある。しかし、バンプの代わり
に異方性導電膜を用いて対向する接続用パッド間を接続
するバンプレス接続方式が案出されており、この方式で
は、ＩＣチップと回路基板との距離を小さくすることが
できるため熱伝導性が向上し、さらにはＩＣチップ側に
バンプ形成プロセスを行う必要がないため、バンプを介
した接続方式に比べて工程の短縮化が可能なので低コス
トとなる特長がある。

【０００８】図８は、特開昭６０−２２５４３８号公報
に開示されているバンプレス接続方式による従来のＩＣ
実装構造図である。同図において、回路基板１０１上に
配線パターン１０３が形成され、その一部はＩＣチップ
１０６との電気的接続用パッドとなっている。ＩＣチッ
プ１０６の回路形成面には前記配線パターン１０３と対
向する位置に接続用のアルミパッド（図示せず）が配置
されている。そして、回路基板１０１上に、異方性導電
膜１０７を介してＩＣチップ１０６をフェースダウン実
装する。異方性導電膜１０７はエポキシ樹脂等からなる
バインダー材に金属あるいはこれと樹脂等の複合材から
なる導電粒子を混合させたものである。異方性導電膜１
０７を挟んだＩＣチップ１０６と回路基板１０１とを１
５０〜１８０℃程度の温度で互いに熱圧着することによ
り、異方性導電膜１０７中の樹脂が溶出し、対向するパ
ッド間を導電粒子が電気的に接続する。なお、同様の例
は特開昭６１−１８６０６１号公報にも開示されてい
る。

【０００９】ところで、先に述べたような高速動作でし
かも自己発熱の大きいＩＣチップは、その動作電流が大
きいことから、特に回路基板の配線パターンの抵抗分に
よる電圧降下が問題となり、これがＩＣ誤動作の原因と
なる。このような電圧降下を避けるためには、配線パタ
ーンの断面積を大きくすることが効果的である。しかし
ながら、ＩＣの高集積化、高機能化により端子数が増え
てくると、配線を太くすることは困難となる。そこで、
配線層を厚くすることで抵抗分を下げることが考えられ
る。

【００１０】かかる配線層を厚くするべく回路基板の配
線パターンには、一般的に電気抵抗が低くマイグレーシ
ョンの少ない銅箔が用いられている。銅箔配線を形成す
る方法は種々知られているが、あらかじめ基板に貼り付
けた銅箔をエッチングしていくサブトラクトでは銅箔が
かなり厚くなるため、ベアチップ実装のファインパター
ン化に対応できるようなパターンを形成することはでき
ない。かかる不利益を除する方法として、アディティブ
法が知られており、この場合、銅箔配線がメッキ工程に
より回路基板材の上に形成される。中でもファインピッ
チで、所定の厚さの銅箔配線を形成するには、一般に電
解メッキ法が用いられている。これは、メッキ速度が速
く、しかもメッキ浴の安定性が良い等、工業的メリット
が大きいという理由によるところが大きい。電解メッキ
法では回路基板上にスパッタ法によりあらかじめ形成し
た薄い銅箔配線パターンと、回路基板とは別に設けた銅
板電極の間に電圧を印加して、これらを硫酸銅水溶液中
に浸漬することにより銅箔配線パターン表面に銅を析出
させてメッキを行う。

【００１１】しかし、この方法を用いて図８の従来のＩ
Ｃ実装構造を実現しようとした場合、配線パターン１０
３の配列端に位置する配線パターン１０３ｃの外側エッ
ジにおいて電界が急変するため、メッキ時の電流が集中
する。図１０は、図８における回路基板１０１上に形成
されている銅箔配線を、電解メッキ法で形成する際のＥ
−Ｅ’断面における銅箔配線近傍の電界分布図であり、
図中の等高線はその領域における電界２の強さを表して
いる。同図より、特に配線パターン１０３ｃの外側エッ
ジには他の部分の４倍もの電界が集中している様子がわ
かる。電解メッキ法の場合、電界の強い領域の電流密度
が高くなり、銅箔表面にはより多くの銅が析出するの
で、その部分の銅箔が厚くなる。

【００１２】図９は、図８の従来のＩＣ実装構造におけ
るＥ−Ｅ’断面図であり、配線パターン１０３の断面形
状は、上述した図１０の電界分布の条件でメッキされた
ものを表している。それによれば、配線パターン１０３
ｃの外側エッジの銅箔が極端に厚くなるために、異方性
導電膜１０７を介してＩＣチップ１０６を実装して熱圧
着を行っても、配線パターン１０３の配列中間部にある
配線パターン１０３ａ及び１０３ｂにおいては、ＩＣチ
ップ１０６側のアルミパッドと回路基板１０１側の接続
用パッドの間に大きな隙間が空く。そのため、異方性導
電膜１０７に混合されている導電粒子１０８が浮いてし
まい、良好な電気的接続が得られなくなる。この隙間が
小さければ導電粒子１０８で隙間を埋めることが可能と
なる。しかし、特にファインピッチ接続を行おうとした
場合には、隣接する配線パターン１０３間に存在する導
電粒子１０８同士が連続的に接触すると、配線パターン
１０３間が電気的に導通して不良発生の原因となる。こ
れらの導電粒子１０８は異方性導電膜１０７のバインダ
ー材の中に確率的に分布するので、設計上では隣接する
配線パターン１０３の間隔に対して十分に小さい粒径の
導電粒子１０８を用いる必要がある。しかしそうする
と、回路基板１０１側の接続用パッドとＩＣ１０６側の
アルミパッドとの隙間を導電粒子１０８で埋めることが
いっそう困難になり、接続不良の原因となる。

【００１３】係る問題を解消するため、特開平９−２６
０５７９号公報にフレキシブル配線基板の端子構造およ
びそれを用いたＩＣチップの実装構造が開示されてい
る。図１１は、特開平９−２６０５７９号公報に開示さ
れている従来のフレキシブル配線基板の粒子構造図であ
る。本公知例は、ベースフィルム２０１上に形成された
インナーリード２０３に対して、ＩＣ実装領域２０２内
において、配線ピッチの疎密をなくすようにダミー端子
２０４を設けるというものである。図１１に示した従来
のフレキシブル配線基板のインナーリード２０３を、電
解メッキ法により形成した場合には、インナーリード２
０３のパターンエッジ内の近傍で隣接するパターンと対
向しているエッジ部分における金属箔が電界集中により
厚くなるのを防ぐことができた。

【００１４】

【発明が解決しようとする課題】しかし、以上の特開平
９―２６０５７９号公報に開示されたフレキシブル配線
基板の端子構造およびそれを用いたＩＣチップの実装構
造にあってもさらに次のような問題があった。図１１参
照して説明すると、ＩＣ実装領域２０２における回路パ
ターン先端部エッジ２１０においては、その近傍に空間
がある構造を有していたため、電解メッキ時に回路パタ
ーン先端部エッジ２１０で電解集中が起こるので、この
部分の金属箔が厚くなるという問題があった。図１２は
図１１の従来の回路基板におけるＧ―Ｇ｀断面図であ
る。それによれば、インナーリード２０３の先端部エッ
ジ２１０の銅箔が極端に厚くなるために、異方性導電膜
２０７を介してＩＣチップ２０６を実装して熱圧着を行
った場合、インナーリード２０３はその先端部エッジ２
１０のみでＩＣチップ２０６と電気的に接続され、異方
性導電膜２０７中の導電粒子２０８は浮いてしまって電
気的に寄与することができない。さらにインナーリード
２０３の先端部エッジ２１０の銅箔の厚さは、図１１の
Ｇ―Ｇ`断面とＨ―Ｈ｀断面とでは異なる。すなわち、
ＩＣ実装領域のコーナー部に相当するＨ−Ｈ｀断面では
角度９０度方向に近接する銅箔が存在するために、電解
集中が緩和される。その結果、この領域におけるインナ
ーリード２０３の先端部エッジ２１０の銅箔の厚さは、
Ｇ−Ｇ｀断面の領域よりも小さくなる。これにより、Ｉ
Ｃ実装領域のコーナー部近傍では、インナーリード２０
３の先端部エッジ２１０とＩＣチップ２０６との間に隙
間ができ、電気的接続不良を引き起こすという問題があ
った。また、ＩＣチップ２０６と熱伝導性回路基板の間
にはバインダー材であるエポキシ樹脂が存在し、その厚
さは、配線パターン銅箔の厚さ圧着された導電粒子の粒
径との合計に相当する。一般的な導電粒子の直径は５μ
ｍ程度で、また銅箔の厚さは数１０μｍ程度である。し
かし、エポキシ樹脂の熱伝導率は、０．３〜０．５Ｗ／
（ｍ・Ｋ）程度と小さいので、従来の実装構造では、近
年のＬＳＩチップにみるような数ワットから数１０ワッ
トの発熱量に対しては、放熱性が不十分であるという問
題があった。

【００１５】本発明は以上の従来技術における問題に鑑
みてなされたものであって、ＩＣチップからの放熱性を
向上させ、半導体装置の誤動作を防止し、半導体装置の
動作信頼性を向上させることができる半導体装置の実装
構造、及びその製造方法を提供することを目的とする。

【００１６】

【課題を解決するための手段】前記課題を解決する本出
願第１の発明は、配線パターンとダミーパターンとを形
成した回路基板上に導電膜を介してＩＣチップをバンプ
レスでフェースダウン実装してなる半導体装置の実装構
造において、前記ダミーパターンは前記ＩＣチップの実
装領域と重畳する部分を少なくとも一部に有する位置に
配置される半導体装置の実装構造を特徴とする。

【００１７】また本出願第２の発明は、前記ＩＣチップ
が実装された領域内に配置された前記ダミーパターン
は、隣接する前記配線パターンとの間隔が所定値以内と
なるように設置されてなることを特徴とする。

【００１８】したがって本出願第１の発明、又は本出願
第２の発明の半導体装置の実装構造によれば、ＩＣチッ
プが実装された領域内に配置された前記ダミーパターン
は、隣接する前記配線パターンとの間隔が所定値以内と
なるように設置してなることから、パターン内の電流密
度が均一になり、電解メッキ処理を行う工程で、パター
ン表面に析出する金属箔（例えば、銅箔）の厚さがすく
なくともＩＣ実装領域に配置されるパターン上では均一
化する利点がある。よって、パターン厚さの不均一から
おこる接続不良を防止できる利点があり、熱圧着される
異方性導電膜の圧着面の厚さが従来の数分の一となり、
ＩＣチップから回路側への放熱性が向上される利点があ
る。また、所定値とは、電解メッキ時における前記配線
パターンと前記ダミーパターンの配置を各々の表面近傍
の電流密度を均一化させる間隔を意味している。

【００１９】また本出願第３の発明は、前記ダミーパタ
ーンを実装された前記ＩＣチップの能動素子配置領域又
は発熱領域をほぼ含む位置に対応して配置されてなるこ
とを特徴とする

【００２０】したがって本出願第３の発明の半導体装置
の実装構造によれば、前記ダミーパターンは前記ＩＣチ
ップの能動素子配置領域又は発熱領域に対応させて配置
されてなることから、前記発熱領域で発生する熱を前記
回路基板に効果的に伝導させることができ、ＩＣチップ
の熱設計マージンが向上し、半導体装置の動作信頼性を
向上させる利点がある。

【００２１】また本出願第４の発明は、前記ＩＣチップ
が実装される領域内で、前記回路基板上に隣接して配置
される配線パターンとダミーパターンは、電解メッキ法
により同時形成されてなることを特徴とする。

【００２２】したがって、本出願第４の発明の半導体装
置の実装構造によれば、前記ＩＣチップが実装される領
域内で、前記回路基板上に隣接して配置される配線パタ
ーンとダミーパターンは、電解メッキ法により同時形成
されてなることから、同時にパターン表面に均一な厚さ
の金属膜が形成され、電気伝導率が向上し、ＩＣチップ
接続時の電気的接続不良を回避できる。

【００２３】また本出願第５の発明は、前記ダミーパタ
ーンと前記配線パターンを電解メッキ工程で同時形成す
るとき、前記配線パターンと前記ダミーパターンの配置
間隔を所定値以内になるように配置させてなる半導体装
置の実装構造であって、パターン厚さが可及的に均一化
されてなることを特徴とする。

【００２４】したがって本出願第５の発明の半導体装置
の実装構造によれば、前記ダミーパターンと前記配線パ
ターンを電解メッキ工程で同時形成するとき、前記配線
パターンと前記ダミーパターンの配置間隔を所定値以内
になるように配置させてなる半導体装置の実装構造であ
って、パターン厚さが可及的に均一化されてなることを
特徴とすることから、ＩＣチップをバンプレスでフェー
スダウンさせたときに、導電膜中の導電粒子が全ての配
線パターン上で電気的接続をとることが可能となる利点
がある。

【００２５】また本出願第６の発明は、前記配線パター
ンと前記ダミーパターンを電解メッキ工程で同時形成す
るとき、前記配線パターンと前記ダミーパターンの配置
間隔を所定値以内になるように配置することで、前記配
線パターンと前記ダミーパターンの表面の電流密度を均
一化させてなる半導体装置の実装構造であって、パター
ン厚さが可及的に均一化されてなることを特徴とする。

【００２６】したがって、第６の発明の半導体の実装構
造によれば、前記配線パターンと前記ダミーパターンを
電解メッキ工程で同時形成するとき、前記配線パターン
と前記ダミーパターンの配置間隔を所定値以内になるよ
うに配置することで、前記配線パターンと前記ダミーパ
ターンの表面の電流密度を均一化させてなる半導体装置
の実装構造であって、パターン厚さが可及的に均一化さ
れてなることから、ＩＣチップをバンプレスでフェース
ダウンさせたときに、導電膜中の導電粒子が全ての配線
パターン上で電気的接続をとることが可能となる利点が
ある。

【００２７】また本出願第７の発明は、前記ダミーパタ
ーンのうち、前記ＩＣチップの実装された領域の外部に
位置する部分に放熱器を装着させてなることを特徴とす
る。

【００２８】したがって本出願第７の発明の半導体装置
の実装構造によれば、前記ダミーパターンのうち、前記
ＩＣチップの実装された領域の外部に位置する部分に放
熱器を装着させてなることから、ＩＣチップから生じる
熱を放熱器へ逃がすことができるため、放熱性を向上さ
せることができる。

【００２９】また本出願第８の発明は、所定電位を持つ
パターンに前記ダミーパターンを接続してなることを特
徴とする。

【００３０】したがって本出願第８の発明の半導体装置
の実装構造によれば、所定電位を持つパターンに前記ダ
ミーパターンを接続してなることから、半導体装置に静
電シールド効果を持たせることができる。特に高圧振幅
動作、あるいは高速動作をするＩＣチップを搭載した場
合に、そのスイッチングノイズを低減させることがで
き、半導体装置のノイズマージンを向上させ、装置の誤
動作を防止することができる利点がある。

【００３１】また本出願第９の発明は、導電性基板上に
絶縁膜を形成した基板、若しく熱伝導性絶縁基板上に、
電解メッキ工程により配線パターンを形成し、前記配線
パターン上に異方性導電膜を介してＩＣチップをバンプ
レスでフェースダウン実装する半導体装置の製造方法で
あって、前記配線パターンと前記ＩＣチップを実装する
領域を少なくとも含み、且つ前記配線パターン以外の領
域に設けられるべきダミーパターンを同時形成すると共
に、電解メッキ工程の際に、前記ＩＣチップを実装する
領域内の全てにおいて前記配線パターン及び前記ダミー
パターンの厚さを均一化させるように、前記配線パター
ン及び前記ダミーパターンを配置したことを特徴とす
る。

【００３２】したがって本出願第９の発明の半導体装置
の製造方法によれば、導電性基板上に絶縁膜を形成した
基板、若しく熱伝導性絶縁基板上に、電解メッキ工程に
より配線パターンを同時形成し、前記配線パターン上に
異方性導電膜を介してＩＣチップをバンプレスでフェー
スダウン実装する半導体装置の製造方法であって、前記
配線パターンと前記ＩＣチップを実装する領域を少なく
とも含み、且つ前記配線パターン以外の領域に設けられ
るべきダミーパターンを同時形成すると共に、電解メッ
キ工程の際に、前記ＩＣチップを実装する領域内の全て
において前記配線パターン及び前記ダミーパターンの厚
さを均一化させるように、前記配線パターン及び前記ダ
ミーパターンを配置したことから、電解メッキ時に前記
配線パターンの外側エッジの電界が急変することなく、
金属箔の析出が均一化され、パターン厚さが少なくとも
前記ＩＣチップ実装領域内では均一化される。よって、
パターン厚さの不均一からおこる接続不良を防止でき、
熱圧着する異方性導電膜の厚さは従来の数分の一とな
り、前記ＩＣチップから回路基板への放熱性が向上され
る利点がある。

【００３３】また本出願第１０の発明は、電解メッキ工
程で配線パターンとダミーパターンを同時形成する際、
前記ＩＣチップを実装する領域内の全てにおいて、前記
配線パターン及び前記ダミーパターンの表面近傍の電界
を均一化させるように、前記配線パターン及び前記ダミ
ーパターンを配置したことを特徴とする。

【００３４】したがって、本出願第１０の発明の半導体
装置の実装方法によれば、電解メッキ工程で配線パター
ンとダミーパターンを同時形成する際、前記ＩＣチップ
を実装する領域内の全てにおいて、前記配線パターン及
び前記ダミーパターンの表面近傍の電界を均一化させる
ように、前記配線パターン及び前記ダミーパターンを配
置したことを特徴とすることから、前記配線パターンと
前記ダミーパターンは、前記ＩＣチップを実装する領域
内で、パターンが均一化される。よって、前記ＩＣチッ
プを実装する領域内のパターン厚さの不均一からおこる
接続不良を防止でき、熱圧着する異方性導電膜の厚さは
従来の数分の一となり、前記ＩＣチップから回路基板へ
の放熱性が向上される利点がある。

【００３５】

【発明の実施の形態】以下に本発明の実施の形態の半導
体装置の実装構造、及びその製造方法につき図面を参照
して説明する。

【００３６】実施の形態１図１は本願発明の実施の形態１の半導体装置の実装構造
を示す半導体装置の実装構造図である。以下にその構成
を示す。図１に示すように熱伝導回路基板１上には配線
パターン３が形成されており、それらの各パターンの一
端は接続用パッドとなっている。ＩＣチップ６は異方性
導電膜７を介してフェースダウン実装されており、ＩＣ
チップ６の接続用パッドと配線パターン３の接続用パッ
ドとは電気的に接続されている。ここで、隣接する配線
パターン３同士は、ＩＣチップ６が実装された領域内に
おいてその配置間隔が、その表面近傍の電界がほぼ均一
化される距離（以下、所定値）以内に配置されており、
配列端に位置する配線パターン３ｃの外側には、ダミー
パターン５が設けられている。なお、ダミーパターン５
と配線パターン３との間隔もＩＣチップ６が実装された
領域内においては所定値以内になるようになるように配
置されており、ＩＣチップ６が実装された領域内におい
て、複数の配線パターン３によって囲まれた領域を埋め
るように放熱パターン４が設けられており、配線パター
ン３と放熱パターン４との配置間隔も所定値以内になる
ように配置されている。さらに、放熱パターン４は、熱
伝導性回路基板１上に実装されたＩＣチップ６の能動素
子配置領域１１をほぼ含む位置に対応して設けられてい
る。

【００３７】図１において、配線パターン３、放熱パタ
ーン４、及びダミーパターン５には一般に銅箔配線が用
いられ、これらの配線は主として電解メッキ法により同
時形成される。以下に電解メッキ法により形成される本
願発明の実施の形態１の半導体装置の製造方法につき図
面を参照して説明する。図４は図１に示した本願発明の
実施の形態１の半導体装置の実装構造の熱伝導性回路基
板１上に形成されている銅箔配線を電解メッキ法で形成
する際のＡ―Ａ’断面における銅箔配線近傍の電界分布
図であり、図中の等高線の大きさは、その領域における
電界２の強さを示している。図４より、電界２が特に強
い領域は、ダミーパターン５の外側エッジ部で、この領
域がＩＣチップ６の実装された領域の外側になるよう
に、ダミーパターン５の幅を設定して配置する。なお、
電解メッキ時のメッキ膜厚は銅箔パターン表面の電界２
に、ほぼ比例するので、ダミーパターン５の外側エッジ
部分の銅箔が他の部分よりも厚くなる。

【００３８】図２は、図１に示した本発明の実施の形態
１による半導体装置のＡ―Ａ’断面図である。配線パタ
ーン３が形成された熱伝導回路基板１の上に、異方性導
電膜７を介在させ、さらにその上にＩＣチップ６をフェ
ースダウンで装着する。この際、配線パターン３とＩＣ
チップ６の双方の接続パッドの位置が合うようにしてお
き、その後ＩＣチップ６、及び熱伝導性回路基板１を１
５０〜１８０℃程度の温度で互いに熱圧着させる。異方
性導電膜７はエポキシ樹脂等からなるバインダー材に、
金属或いはこれと樹脂等の複合材からなる導電粒子８を
混合させたものである。熱圧着により異方性導電膜７中
の樹脂が溶出し、ＩＣチップ６と熱伝導性回路基板１は
近接するようになるが、対向する接続パッド間には取り
残された導電粒子８が存在する。このため、熱圧着時の
押圧により導電粒子８はやや潰れながら、対向する接続
パッド間を電気的に接続する。図２より、ＩＣチップ６
の実装領域では、熱伝導性回路基板１上の銅箔の厚さが
ほぼ均一となるので、導電粒子８は全ての配線パターン
で電気的接続をとる。一方、図５は図１において、熱導
電性回路基板１上に形成されている銅箔配線を、電解メ
ッキ法で形成する際のＢ―Ｂ’断面における銅箔配線近
傍の電界分布図である。図５によれば、ＩＣチップ６が
実装された領域内において放熱パターン４と配線パター
ン３は、所定値以内に配置されていることから、電界２
が極端に強い領域は存在しない。

【００３９】図３は、図１におけるＢ−Ｂ’断面図であ
る。ＩＣチップ６が実装された領域内では銅箔の厚さが
ほぼ均一となるので、導電粒子８は全ての配線パターン
３上で電気的接続をとることと、ＩＣチップ６に形成さ
れた能動素子１０が放熱パターン４上に位置されるよう
に実装されることから、放熱パターン４上においても導
電粒子８を介してＩＣチップ６を熱伝導性回路基板１上
に近接させることができる。このときＩＣチップ６と放
熱パターン４の間にはバインダー材であるエポキシ樹脂
が存在するが、その厚さは、熱圧着された導電粒子８の
粒径に相当する。一般的な導電粒子の直径は５μｍ程度
であることから、従来の実装構造に比べると、熱圧着面
の樹脂厚さは数分の一となり、ＩＣチップ６から熱伝導
性回路基板１への放熱性が向上する。

【００４０】以上説明した本願発明の実施の形態１の半
導体装置の実装構造、およびその製造方法によれば、配
線パターン３、放熱パターン４、及びダミーパターン５
を電解メッキ法により同時形成した熱伝導性回路基板１
を用い、さらにこれらのパターン内で、他の部分よりも
メッキされた銅箔が厚い領域をＩＣチップ６が実装され
た領域の外部に位置するようにした。これにより、異方
性導電膜を介したバンプレス実装において、ＩＣチップ
６が実装された領域内では銅箔の厚さがほぼ均一になる
ので、銅箔とＩＣチップ６との距離を均一のにすること
ができ、ＩＣチップ６と配線パターンとの電気的接続を
確実に行うことができる。さらに、放熱パターン４は、
熱伝導性回路基板側に効率的に放熱することが可能とな
り、ＩＣチップの熱設計マージンが向上するとともに、
半導体装置の動作信頼性を向上させることができる。

【００４１】実施の形態２次に本発明の実施の形態２の半導体装置の実装構造、及
びその製造方法につき図面を参照して説明する。図６は
本願発明の実施の形態２の半導体装置の実装構造図であ
る。図６に示すように本実施の形態の半導体装置の実装
構造、及びその製造方法では、実施の形態１の半導体装
置の実装構造、及びその製造方法とは一部構成が異な
り、放熱パターン４がＧＮＤパターン９と接続されてい
る。このＧＮＤパターン９は、ＩＣチップ６の接続用端
子のうちでＧＮＤ電極となる端子に対応して接続される
ように設けられている。なお、ＧＮＤパターン９とそれ
に隣接する配線パターン３、及びダミーパターン５との
距離は所定値以内に配置されてなる。

【００４２】これにより本実施の形態２の半導体装置の
実装構造、及びその製造方法によれば実施の形態１の半
導体装置の実装構造、及びその製造方法と同様に、電解
メッキ法で各パターンに銅箔厚さを均一に形成させるこ
とができ、さらに各パターン内で、他の部分よりもメッ
キされた銅箔が厚い領域が、ＩＣチップ６が実装された
領域の外部に位置するように設けてあることから、異方
性導電膜７を介したバンプレス実装において、ＩＣチッ
プ６が実装された領域内では銅箔の厚さがほぼ均一とな
るので、銅箔とＩＣチップ６との距離を均一にすること
ができ、ＩＣチップ６と配線パターン３との電気的接続
を確実に行うことができる。また、放熱パターン４は、
熱伝導性回路基板１上に実装されたＩＣチップ６の能動
素子配置領域１１をほぼ含む位置に対応して配置されて
いるので、ＩＣチップ６と熱伝導性回路基板１との間の
放熱性が向上し、ＩＣチップ６内で発生する熱も効率よ
く放熱できることから、ＩＣチップの熱設計マージンを
向上させ、半導体装置の動作信頼性を向上させることが
できると共に、更に本願発明の第２の実施の形態の半導
体装置の実装構造、及びその製造方法によれば、放熱パ
ターン４をＧＮＤパターン９に接続したことにより、静
電シールド効果を持たせることができるという利点があ
る。これは、特に高電圧振幅動作、或いは高速動作する
ＩＣチップを搭載した場合に、そのスイッチングノイズ
を低減させるものであって、半導体装置のノイズマージ
ンを向上させ、装置の誤動作を防止できるものである。
なお、ここでは放熱パターン４をＧＮＤパターン９に接
続したが、放熱パターン４を他の所定電位を持つパター
ンに接続しても同様の効果がある。

【００４３】実施の形態３次に上記実施の形態１及び実施の形態２の半導体装置の
実装方法、及びその製造方法とは異なる実施の形態３に
つき、図７を参照して説明する。図７は本願発明の実施
の形態３による半導体装置の実装構造図である。図７に
示したように、本願発明の実施の形態３の半導体装置の
実装方法、及びその製造方法は、本願発明の実施の形態
１及び実施の形態２の半導体装置の実装方法、及びその
製造方法とは一部構成が異なっており、ＩＣチップ６の
能動素子配置領域１１をほぼ含む位置に対応して配置さ
れている放熱パターン４の一部は、ＩＣチップ６が実装
されている領域の外部に引き出されている。引き出され
た放熱パターン４の一部には金属板等の放熱器（図示せ
ず）を装着させている。また、引き出された放熱パター
ン４をＧＮＤパターン（図示せず）に接続することも可
能となる。なお、ここでは放熱パターン４をＧＮＤパタ
ーンに接続したが、放熱パターン４を他の所定電位を持
つパターンに接続しても同様の効果がある。

【００４４】また、上記に示した実施の形態２、及び実
施の形態３では接続用パッドを二辺方向に配置したＩＣ
チップの場合に特に好適であるため、それを例に説明し
たが、接続用パッドを四辺方向、あるいは三辺方向に配
置したＩＣチップを用いても有効である。さらに、上記
に示した実施の形態１〜実施の形態３では配線パターン
の配列端に隣接してダミーパターンを配置したが、その
他にも、配列端の配線パターンの幅を太くして、その配
列の外側に位置するパターンのエッジ部が、ＩＣチップ
が実装された領域の外部に位置させ、または配列端の配
線パターンを分岐させ、ＩＣチップが実装された領域内
において、分岐された配線パターンの配置間隔が、通常
の配線パターンの配置間隔と同じにしても同様の効果が
ある。また、上記の各実施の形態では、熱伝導性回路基
板を用いたが、ＩＣチップの電気的接続性の向上、及び
静電シールド作用に効果を限定した場合には、必ずしも
熱伝導性回路基板を用いる必要はなく、通常のプリント
回路基板を用いても実現可能である。

【図面の簡単な説明】

【図１】本発明の実施の形態１における半導体装置の
実装構造図

【図２】本発明の実施の形態１における半導体装置の
Ａ―Ａ’断面図

【図３】本発明の実施の形態１における半導体装置の
Ｂ―Ｂ’断面図

【図４】本発明の実施の形態１における半導体装置の
Ａ―Ａ’断面における電界分布図

【図５】本発明の実施の形態１における半導体装置の
Ｂ−Ｂ’断面における電界分布図

【図６】本発明の実施の形態２の半導体装置の実装構
造図

【図７】本発明の実施の形態３の半導体装置の実装構
造図

【図８】従来のＩＣ実装構造図

【図９】従来のＩＣ実装構造におけるＥ―Ｅ’断面図

【図１０】従来の回路基板のＥ―Ｅ’断面における電
界分布図

【図１１】従来のフレキシブル配線基板の端子構造図

【図１２】従来の回路基板におけるＧ−Ｇ’断面図

【符号の説明】

１．熱伝導性回路基板２．電界３．配線パターン３ｂ．配線パターン３ｃ．配線パターン４．放熱パターン５．ダミーパターン６．ＩＣチップ７．異方性導電膜８．導電粒子９．ＧＮＤパターン１０．能動素子１１．能動素子配置領域１０１．回路基板１０３ａ．配線パターン１０３ｂ．配線パターン１０３ｃ．配線パターン１０６．ＩＣチップ１０７．異方性導電膜１０８．導電粒子２０１．ベースフィルム２０２．インナーリード接続部２０３．インナーリード２０４．ダミーパターン２０６．ＩＣチップ２０７．異方性導電膜２０８．導電粒子２０９．能動素子２１０．先端部エッジ

Claims

【特許請求の範囲】

【請求項１】配線パターンとダミーパターンとを形成し
た回路基板上に異方性導電膜を介してＩＣチップをバン
プレスでフェースダウン実装してなる半導体装置の実装
構造において、前記ダミーパターンは前記ＩＣチップの
実装領域と重畳する部分を少なくとも一部に有する位置
に配置されることを特徴とする半導体装置の実装構造。
【請求項２】前記ＩＣチップが実装された領域内に配置
された前記ダミーパターンは、隣接する前記配線パター
ンとの間隔が所定値以内となるように設置されてなるこ
とを特徴とする請求項１に記載の半導体装置の実装構
造。
【請求項３】前記ダミーパターンは、実装された前記Ｉ
Ｃチップの能動素子配置領域又は発熱領域をほぼ含む位
置に対応して配置されてなることを特徴とする請求項１
または請求項２に記載の半導体装置の実装構造。
【請求項４】前記ＩＣチップが実装される領域内で、前
記回路基板上に隣接して配置される配線パターンとダミ
ーパターンは、電解メッキ法により同時形成されてなる
ことを特徴とする請求項１〜請求項３の何れか一に記載
の半導体装置の実装構造。
【請求項５】前記ダミーパターンと前記配線パターンを
電解メッキ工程で同時形成するとき、前記配線パターン
と前記ダミーパターンの配置間隔を所定値以内になるよ
うに配置させてなる半導体装置の実装構造であって、前
記ダミーパターンと前記配線パターンの厚さが可及的に
均一化されてなることを特徴とする請求項４に記載の半
導体装置の実装構造。
【請求項６】前記配線パターンと前記ダミーパターンを
電解メッキ工程で同時形成するとき、前記配線パターン
と前記ダミーパターンの配置間隔を所定値以内になるよ
うに配置することで、前記配線パターンと前記ダミーパ
ターンの表面の電流密度を均一化させてなる半導体装置
の実装構造であって、前記ダミーパターンと前記配線パ
ターンの厚さが可及的に均一化されてなることを特徴と
する請求項４に記載の半導体装置の実装構造。
【請求項７】前記ダミーパターンのうち、前記ＩＣチッ
プの実装された領域の外部に位置する部分に放熱器を装
着させてなることを特徴とする請求項１〜請求項６の何
れか一に記載の半導体の実装構造。
【請求項８】所定電位を持つパターンに前記ダミーパタ
ーンを接続してなることを特徴とする請求項１〜請求項
７の何れか一に記載の半導体装置の実装構造。
【請求項９】導電性基板上に絶縁膜を形成した基板、若
しくは熱伝導性絶縁基板上に、電解メッキ工程により配
線パターンを形成し、前記配線パターン上に異方性導電
膜を介してＩＣチップをバンプレスでフェースダウン実
装する半導体装置の製造方法であって、前記ＩＣチップ
を実装する領域を少なくとも含み、且つ前記配線パター
ン以外の領域にダミーパターンを同時形成すると共に、
電解メッキ工程の際に、前記ＩＣチップを実装する領域
内の全てにおいて前記配線パターン及び前記ダミーパタ
ーンの厚さを均一化させるように、前記配線パターン及
び前記ダミーパターンを配置したことを特徴とする半導
体装置の製造方法。
【請求項１０】電解メッキ工程で配線パターンとダミー
パターンを同時形成する際、前記ＩＣチップを実装する
領域内の全てにおいて、前記配線パターン及び前記ダミ
ーパターンの表面近傍の電界を均一化させるように、前
記配線パターン及び前記ダミーパターンを配置したこと
を特徴とする請求項９に記載の半導体装置の製造方法。