JP2006019348A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006019348A JP2006019348A JP2004193124A JP2004193124A JP2006019348A JP 2006019348 A JP2006019348 A JP 2006019348A JP 2004193124 A JP2004193124 A JP 2004193124A JP 2004193124 A JP2004193124 A JP 2004193124A JP 2006019348 A JP2006019348 A JP 2006019348A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- heat dissipation
- wiring
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 139
- 230000017525 heat dissipation Effects 0.000 claims abstract description 145
- 229910000679 solder Inorganic materials 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 230000005855 radiation Effects 0.000 claims description 62
- 239000000463 material Substances 0.000 claims description 22
- 230000001681 protective effect Effects 0.000 claims description 17
- 238000007789 sealing Methods 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 30
- 229910052710 silicon Inorganic materials 0.000 abstract description 30
- 239000010703 silicon Substances 0.000 abstract description 30
- 229920005989 resin Polymers 0.000 abstract description 20
- 239000011347 resin Substances 0.000 abstract description 20
- 238000009413 insulation Methods 0.000 abstract 2
- 239000011810 insulating material Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 262
- 239000010408 film Substances 0.000 description 132
- 239000010953 base metal Substances 0.000 description 59
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 26
- 229910052802 copper Inorganic materials 0.000 description 23
- 239000010949 copper Substances 0.000 description 23
- 238000000034 method Methods 0.000 description 21
- 238000007747 plating Methods 0.000 description 18
- 239000012790 adhesive layer Substances 0.000 description 14
- 229920001187 thermosetting polymer Polymers 0.000 description 14
- 239000003822 epoxy resin Substances 0.000 description 12
- 229920000647 polyepoxide Polymers 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229920001721 polyimide Polymers 0.000 description 8
- 239000009719 polyimide resin Substances 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 239000000945 filler Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000003365 glass fiber Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000004744 fabric Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- 239000012779 reinforcing material Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229920006231 aramid fiber Polymers 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000007607 die coating method Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000013464 silicone adhesive Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
- H01L2224/251—Disposition
- H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 シリコン基板5、柱状電極15および放熱用柱状電極16を有する半導体構成体3の下面、側面および上面は、樹脂等からなるベース板1、下層オーバーコート膜36、絶縁層18、上層絶縁膜19およぴ上層オーバーコート膜26によって覆われている。そして、半導体構成体3の放熱用柱状電極16に接続された上層放熱層25は、上層オーバーコート膜26の開口部27を介して外部に露出されている。これにより、放熱性を良くすることができる。なお、シリコン基板5の下面は、内部放熱層2および下層放熱層35を介して放熱用半田ボール40に接続されている。
【選択図】 図1
Description
図1はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置は平面方形状のベース板1を備えている。ベース板1は、例えば、通常、プリント基板用として用いられている材料であればよく、一例を挙げれば、ガラス布、ガラス繊維、アラミド繊維等からなる基材にエポキシ系樹脂、ポリイミド系樹脂、BT(ビスマレイミド・トリアジン)樹脂等からなる熱硬化性樹脂を含浸させたものからなっている。
図16はこの発明の第2実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す場合と異なる点は、上層放熱層25を含む上層オーバーコート膜26の上方に、ベース板1とほぼ同じサイズの放熱板71を、上層オーバーコート膜26の開口部27内に設けられた接着材72を介して上層放熱層25の上面に接着させて配置した点である。この場合、放熱板71は、銅やアルミニウム等の高熱伝導性金属からなっている。接着材72は、シリコーン接着材や半田等の高熱伝導性接着材からなっている。そして、この半導体装置では、上層放熱層25よりもサイズの大きい放熱板71により、放熱性をより一層良くすることができる。
図17はこの発明の第3実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す場合と異なる点は、上層オーバーコート膜26の開口部27を介して露出された上層放熱層25を含む上層オーバーコート膜26の上面全体に銅箔等の金属シートからなる放熱シート73を、その下面に予め設けられたシリコーン接着材等の高熱伝導性絶縁接着材からなる接着層74を介した接着させて設けた点である。そして、この半導体装置では、上層放熱層25よりもサイズの大きい放熱シート73により、放熱性をより一層良くすることができる。
図18はこの発明の第4実施形態としての半導体装置の断面図を示す。この半導体装置において、図16に示す場合と異なる点は、放熱板71の下面中央部に一体形成された支柱75の下面を接着材72を介して上層放熱層25の上面に接着し、放熱板71の下面に設けられた樹脂等からなる絶縁層76の下方における上層オーバーコート膜26上に別の半導体構成体3Aを搭載した点である。
図19はこの発明の第5実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す場合と異なる点は、下層配線33および上下導通部42を備えておらず、上層配線23の接続パッド部に対応する部分および上層放熱層25の所定の複数箇所に対応する部分における上層オーバーコート膜26に開口部81、82を設け、開口部81内およびその上方に外部接続用電極としての半田ボール39を上層配線23の接続パッド部に接続させて設け、開口部82内およびその上方に放熱用半田ボール40を上層放熱層25に接続させて設け、下層放熱層35の中央部に対応する部分における下層オーバーコート膜36に開口部83を設けた点である。この場合、上層放熱層25の所定の複数箇所は、放熱用半田ボール40が無ければ、上層オーバーコート膜26の開口部82を介して露出されている。
図20はこの発明の第6実施形態としての半導体装置の断面図を示す。この半導体装置において、図19に示す場合と異なる点は、ベース板1の下面に下層配線33を上下導通部42を介して上層配線23に接続させて設け、放熱板71の上面中央部に一体形成された支柱75の上面を接着材72を介して下層放熱層35の下面に接着し、放熱板71の上面に設けられた絶縁層76の上方における下層オーバーコート膜36下に別の半導体構成体3Aを搭載した点である。
図21はこの発明の第7実施形態としての半導体装置の断面図を示す。この半導体装置において、図19に示す場合と異なる点は、内部放熱層2をベース板1の上面のほぼ全域に設け、且つ、図22にも示すように、内部放熱層2のうちの半導体構成体3が配置される領域を方形状部2aとし、その周囲を格子状部2bとし、また下層下地金属層34を含む下層放熱層35を内部放熱層2と同じサイズおよび同じ形状とし、下層放熱層35のうちの方形状部35aの中央部を下層オーバーコート膜36の開口部83を介して露出させた点である。
図23はこの発明の第8実施形態としての半導体装置の断面図を示す。この半導体装置において、図19に示す場合と大きく異なる点は、上層絶縁膜および上層配線を2層とした点である。すなわち、第1の上層絶縁膜19Aの上面には第1の上層下地金属層22Aを含む第1の上層配線23Aおよび第1の放熱用上層下地金属層24Aを含む第1の上層放熱層25Aが設けられている。第1の上層下地金属層22Aを含む第1の上層配線23Aの一端部は、第1の上層絶縁膜19Aの開口部20Aを介して柱状電極15の上面に接続されている。第1の放熱用上層下地金属層24Aを含む第1の上層放熱層25Aは、第1の上層絶縁膜19Aの開口部21Aを介して放熱用柱状電極16の上面に接続されている。
上記第1実施形態では、互いに隣接する半導体構成体3間において切断したが、これに限らず、2個またはそれ以上の半導体構成体3を1組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、例えば、図24に示すこの発明の第9実施形態のようにしてもよい。
例えば、図1に示す場合において、上層放熱層25をグランド用の上層配線23に接続し、あるいは放熱用配線14をグランド用の配線12に接続し、電位の安定化を図るようにしてもよい。また、下層放熱層35をグランド用の下層配線33に接続するようにしてもよい。この場合、グランド層を兼ねた下層放熱層35および内部放熱層2により、電位の安定化を図ることができるが、シリコン基板5の下面に電気的に接続させてもよく、接続させなくてもよい。したがって、接着層4は、銀ペースト等からなる導電性材料、ダイボンド材等からなる非導電性材料のいずれであってもよい。
2 内部放熱層
3 半導体構成体
4 接着層
5 シリコン基板
6 接続パッド
12 配線
14 放熱用配線
15 柱状電極
16 放熱用柱状電極
17 封止膜
18 絶縁層
19 上層絶縁膜
23 上層配線
25 上層放熱層
26 上層オーバーコート膜
27 開口部
32 下層配線
35 下層放熱層
36 下層オーバーコート膜
39 半田ボール
40 放熱用半田ボール
Claims (16)
- ベース板と、前記ベース板上に設けられ、且つ、半導体基板および該半導体基板上に設けられた複数の外部接続用柱状電極および少なくとも1つの放熱用柱状電極を有する少なくとも1つの半導体構成体と、前記半導体構成体の周囲における前記ベース板上に設けられた絶縁層と、前記半導体構成体および前記絶縁層上に前記半導体構成体の外部接続用電極に接続されて設けられた少なくとも1層の上層配線と、前記上層配線のうちの最上層の上層配線を覆う上層オーバーコート膜と、前記上層オーバーコート膜下に前記半導体構成体の放熱用柱状電極に接続されて設けられ、且つ、少なくとも一部が前記上層オーバーコート膜の開口部を介して露出されている上層放熱層とを備えていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記放熱層は前記最上層の上層配線と同一の材料によって形成されていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記ベース板下に接続パッド部を有する少なくとも1層の下層配線が上下導通部を介して前記上層配線に接続されて設けられていることを特徴とする半導体装置。
- 請求項3に記載の発明において、前記下層配線のうちの最下層の下層配線の接続パッド部を除く部分を覆う下層オーバーコート膜を有することを特徴とする半導体装置。
- 請求項4に記載の発明において、前記最下層の下層配線の接続パッド部下に外部接続用半田ボールが設けられていることを特徴とする半導体装置。
- 請求項5に記載の発明において、前記ベース板と前記半導体構成体の半導体基板との間に内部放熱層が設けられ、前記ベース板下に下層放熱層が前記内部放熱層に接続されて設けられ、前記下層放熱層の少なくとも一部は前記下層オーバーコート膜によって覆われずに露出され、この露出された前記下層放熱層下に放熱用半田ボールが設けられていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記上層オーバーコート膜上に放熱板または放熱シートが前記上層放熱層に接続されて設けられていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記最上層の上層配線の接続パッド部は前記上層オーバーコート膜によって覆われずに露出されていることを特徴とする半導体装置。
- 請求項8に記載の発明において、前記最上層の上層配線の接続パッド部上に外部接続用半田ボールが設けられ、前記上層オーバーコート膜によって覆われずに露出された前記上層放熱層上に放熱用半田ボールが設けられていることを特徴とする半導体装置。
- 請求項9に記載の発明において、前記ベース板と前記半導体構成体の半導体基板との間に内部放熱層が設けられ、前記ベース板下に下層放熱層が前記内部放熱層に接続されて設けられていることを特徴とする半導体装置。
- 請求項10に記載の発明において、前記下層放熱層の少なくとも一部以外を覆う下層オーバーコート膜を有し、前記下層オーバーコート膜下に放熱板または放熱シートが前記下層放熱層に接続されて設けられていることを特徴とする半導体装置。
- 請求項10に記載の発明において、前記内部放熱層および前記下層放熱層は前記ベース板の上下面のほぼ全域に設けられ、且つ、その少なくとも各一部が格子状となっていることを特徴とする半導体装置。
- 複数の接続パッドを有する半導体基板と、前記半導体基板上に形成され前記各接続パッドを露出する開口部を有する保護膜と、前記保護膜上に形成され前記接続パッドに電気的に接続された柱状電極と、前記保護膜上に形成された放熱用柱状電極と、前記柱状電極および前記放熱用柱状電極間に設けられた封止膜と、前記放熱用柱状電極に接続され絶縁膜を介しあるいは介さずに前記放熱用柱状電極間を覆って形成された放熱層とを備えていることを特徴とする半導体装置。
- 請求項13に記載の発明において、前記柱状電極、前記放熱用柱状電極および前記封止膜を覆う絶縁膜を有し、前記放熱層は前記絶縁膜上に形成されていることを特徴とする半導体装置。
- 請求項14に記載の発明において、前記絶縁膜は前記柱状電極の上面を露出する開口部を有することを特徴とする半導体装置。
- 請求項15に記載の発明において、前記絶縁膜上に前記開口部を介して前記柱状電極に接続された配線が形成されていることを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004193124A JP3979404B2 (ja) | 2004-06-30 | 2004-06-30 | 半導体装置 |
TW093128125A TWI248148B (en) | 2003-09-19 | 2004-09-17 | Semiconductor device having heat dissipation layer cross-reference to related applications |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004193124A JP3979404B2 (ja) | 2004-06-30 | 2004-06-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006019348A true JP2006019348A (ja) | 2006-01-19 |
JP3979404B2 JP3979404B2 (ja) | 2007-09-19 |
Family
ID=35793358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004193124A Expired - Fee Related JP3979404B2 (ja) | 2003-09-19 | 2004-06-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3979404B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006140194A (ja) * | 2004-11-10 | 2006-06-01 | Sony Corp | 半導体装置およびその製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003142831A (ja) * | 2001-11-05 | 2003-05-16 | Sharp Corp | 電子部品内装配線板およびその製造方法 |
JP2005093942A (ja) * | 2003-09-19 | 2005-04-07 | Casio Comput Co Ltd | 半導体装置 |
-
2004
- 2004-06-30 JP JP2004193124A patent/JP3979404B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003142831A (ja) * | 2001-11-05 | 2003-05-16 | Sharp Corp | 電子部品内装配線板およびその製造方法 |
JP2005093942A (ja) * | 2003-09-19 | 2005-04-07 | Casio Comput Co Ltd | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006140194A (ja) * | 2004-11-10 | 2006-06-01 | Sony Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3979404B2 (ja) | 2007-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100637307B1 (ko) | 반도체장치 | |
JP3945483B2 (ja) | 半導体装置の製造方法 | |
JP4055717B2 (ja) | 半導体装置およびその製造方法 | |
KR101167384B1 (ko) | 반도체 구성요소를 구비한 반도체 장치 및 그 제조 방법 | |
JP4093186B2 (ja) | 半導体装置の製造方法 | |
JP4609317B2 (ja) | 回路基板 | |
JP6669586B2 (ja) | 半導体装置、半導体装置の製造方法 | |
JP2006173232A (ja) | 半導体装置およびその製造方法 | |
JP4730426B2 (ja) | 実装基板及び半導体モジュール | |
JP6027001B2 (ja) | 放熱回路基板 | |
TWI384595B (zh) | 半導體裝置及其製造方法 | |
JP4316624B2 (ja) | 半導体装置 | |
JP4438389B2 (ja) | 半導体装置の製造方法 | |
KR100888561B1 (ko) | 능동소자 내장형 인쇄회로기판 제조 방법 | |
JP5377403B2 (ja) | 半導体装置及び回路基板の製造方法 | |
JP4321758B2 (ja) | 半導体装置 | |
JP3979404B2 (ja) | 半導体装置 | |
JP4241284B2 (ja) | 半導体装置 | |
JP4990492B2 (ja) | 半導体装置 | |
JP2005216940A (ja) | 光センサモジュール | |
JP4209341B2 (ja) | 半導体装置およびその製造方法 | |
JP2005191157A (ja) | 半導体装置およびその製造方法 | |
JP4561079B2 (ja) | 半導体装置の製造方法 | |
TWI248148B (en) | Semiconductor device having heat dissipation layer cross-reference to related applications | |
JP2005191234A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060209 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070618 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |