KR102061851B1 - 팬-아웃 반도체 패키지 - Google Patents

팬-아웃 반도체 패키지 Download PDF

Info

Publication number
KR102061851B1
KR102061851B1 KR1020170161754A KR20170161754A KR102061851B1 KR 102061851 B1 KR102061851 B1 KR 102061851B1 KR 1020170161754 A KR1020170161754 A KR 1020170161754A KR 20170161754 A KR20170161754 A KR 20170161754A KR 102061851 B1 KR102061851 B1 KR 102061851B1
Authority
KR
South Korea
Prior art keywords
disposed
layer
semiconductor chip
slot
insulating layer
Prior art date
Application number
KR1020170161754A
Other languages
English (en)
Other versions
KR20190063013A (ko
Inventor
설용진
강명삼
고영관
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170161754A priority Critical patent/KR102061851B1/ko
Priority to TW107119597A priority patent/TWI670812B/zh
Priority to US16/010,754 priority patent/US10541221B2/en
Publication of KR20190063013A publication Critical patent/KR20190063013A/ko
Application granted granted Critical
Publication of KR102061851B1 publication Critical patent/KR102061851B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 개시는 관통홀을 갖는 코어부재, 코어부재의 관통홀에 배치되며, 접속 패드가 배치된 활성면 및 활성면의 반대측에 배치된 비활성면을 갖는 반도체 칩, 반도체 칩의 적어도 일부를 봉합하는 봉합재, 반도체 칩의 활성면 상에 배치되며, 반도체 칩의 접속패드와 전기적으로 연결된 재배선층을 포함하는 연결부재, 및 연결부재 상에 배치되는 패시베이션층을 포함하며, 코어부재 또는 패시베이션층의 적어도 일부를 관통하는 슬롯을 갖는 팬-아웃 반도체 패키지에 관한 것이다.

Description

팬-아웃 반도체 패키지{FAN-OUT SEMICONDUCTOR PACKAGE}
본 개시는 팬-아웃 반도체 패키지에 관한 것이다.
반도체 패키지는 형상적인 측면에서 경박단소를 지속적으로 추구하고 있으며, 기능적인 측면에서는 복합화 및 다기능화를 요구하는 SiP(System in Package) 패키지를 추구하고 있다. 이러한 개발 트렌드에 맞춰서 최근에는 FOWLP(Fan-Out Wafer Level Package)가 각광을 받고 있으며, 여러 가지의 기술들을 FOWLP에 적용하여 반도체 패키징의 요구사항을 만족시키려 하고 있다.
이에 부합하기 위하여 제안된 패키지 기술 중의 하나가 팬-아웃 반도체 패키지이다. 팬-아웃 반도체 패키지는 접속단자를 반도체 칩이 배치된 영역 외측으로 재배선하여, 소형의 크기를 가지면서도 다수의 핀을 구현할 수 있게 해준다.
한편, 이러한 패키지의 경우, 반도체 칩, 재배선 등을 구성하는 물질이 서로 다르며 이에 따라 열팽창계수(Coefficient of Thermal Expansion: CTE) 차이에 의한 휨(warpage)과 같은 불량이 발생할 수 있다.
본 개시의 여러 목적 중 하나는 슬롯(slot)을 가짐으로써 휨이 개선된 팬-아웃 반도체 패키지를 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 코어부재 및 패시베이션층 중 적어도 하나에, 다른 재료로 충전되는 슬롯을 형성하는 것이다.
예를 들면, 본 개시에서 제안하는 일례에 따른 팬-아웃 반도체 패키지는 관통홀을 갖는 코어부재, 상기 코어부재의 관통홀에 배치되며, 접속 패드가 배치된 활성면 및 상기 활성면의 반대측에 배치된 비활성면을 갖는 반도체 칩, 상기 반도체 칩의 적어도 일부를 봉합하는 봉합재, 상기 반도체 칩의 활성면 상에 배치되며, 상기 반도체 칩의 접속패드와 전기적으로 연결된 재배선층을 포함하는 연결부재, 및 상기 연결부재 상에 배치되는 패시베이션층을 포함하며, 상기 코어부재 또는 상기 패시베이션층의 적어도 일부를 관통하는 슬롯을 갖는다.
본 개시의 여러 효과 중 일 효과로서 코어부재 및 패시베이션층 중 적어도 하나에, 다른 재료로 충전되는 슬롯을 형성하여 휨이 개선된 팬-아웃 반도체 패키지를 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도이다.
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도이다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도이다.
도 5는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도 6은 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도 7은 팬-아웃 반도체 패키지의 개략적인 모습을 나타낸 단면도이다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도 9는 팬-아웃 반도체 패키지의 일례를 개략적으로 나타낸 단면도이다.
도 10a 및 도 10b는 도 9의 팬-아웃 반도체 패키지의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'를 따른 개략적인 절단 평면도들이다.
도 11 및 도 12는 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도들이다.
도 13은 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도이다.
도 14는 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도이다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 다른 부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도이다.
도면을 참조하면, 반도체 패키지는 상술한 바와 같은 다양한 전자기기에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 마더보드(1110)가 수용되어 있으며, 마더보드(1110)에는 다양한 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 부품(1120) 중 일부는 칩 관련부품일 수 있으며, 반도체 패키지(100)는, 예를 들면, 그 중 어플리케이션 프로세서일 수 있으나, 이에 한정되는 것은 아니다. 전자기기는 반드시 스마트 폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
반도체 패키지
일반적으로 반도체 칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체 칩 자체를 그대로 사용하지 않고 반도체 칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체 칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체 칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체 칩의 스케일보다 훨씬 크다. 따라서, 반도체 칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.
이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
(팬-인 반도체 패키지)
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도이다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도이다.
도면을 참조하면, 반도체 칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 도전성 물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
이에, 접속패드(2222)를 재배선하기 위하여 반도체 칩(2220) 상에 반도체 칩(2220)의 사이즈에 맞춰 연결부재(2240)를 형성한다. 연결부재(2240)는 반도체 칩(2220) 상에 감광성 절연수지(PID)와 같은 절연물질로 절연층(2241)을 형성하고, 접속패드(2222)를 오픈시키는 비아홀(2243h)을 형성한 후, 배선패턴 (2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결부재(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속층(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체 칩(2220), 연결부재(2240), 패시베이션층(2250), 및 언더범프금속층(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.
이와 같이, 팬-인 반도체 패키지는 반도체 칩의 접속패드, 예컨대 I/O(Input / Output) 단자를 모두 소자 안쪽에 배치시킨 패키지 형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체 칩 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체 칩이나 크기가 작은 반도체 칩에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체 칩의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
도 5는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도 6은 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도면을 참조하면, 팬-인 반도체 패키지(2200)는 반도체 칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 인터포저 기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 인터포저 기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 인터포저 기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 인터포저 기판(2302)에 의하여 반도체 칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 인터포저 기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 인터포저 기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
(팬-아웃 반도체 패키지)
도 7은 팬-아웃 반도체 패키지의 개략적인 모습을 나타낸 단면도이다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체 칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체 칩(2120)의 접속패드(2122)가 연결부재(2140)에 의하여 반도체 칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결부재(2140) 상에는 패시베이션층(2202)이 더 형성될 수 있으며, 패시베이션층(2202)의 개구부에는 언더범프금속층(2160)이 더 형성될 수 있다. 언더범프금속층(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체 칩(2120)은 바디(2121), 접속패드(2122), 패시베이션막(미도시) 등을 포함하는 집적회로(IC)일 수 있다. 연결부재(2140)는 절연층(2141), 절연층(2241) 상에 형성된 재배선층(2142), 접속패드(2122)와 재배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 반도체 칩 상에 형성된 연결부재를 통하여 반도체 칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체 칩의 I/O 단자를 모두 반도체 칩 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체 칩 상에 형성된 연결부재를 통하여 반도체 칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체 칩의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 인터포저 기판 없이도 실장될 수 있다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체 칩(2120) 상에 반도체 칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결부재(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 인터포저 기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 별도의 인터포저 기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, 인터포저 기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
한편, 팬-아웃 반도체 패키지는 이와 같이 반도체 칩을 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체 칩을 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 인터포저 기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
이하에서는, 반도체 칩의 접속패드를 재배선하기 위한 연결부재에 있어서, 인접한 신호 라인들 사이에서 전기적 차폐를 강화하여 상호 간섭이 배제된, 팬-아웃 반도체 패키지에 대하여 도면을 참조하여 설명한다.
도 9는 팬-아웃 반도체 패키지의 일례를 개략적으로 나타낸 단면도이다.
도 10a 및 도 10b는 도 9의 팬-아웃 반도체 패키지의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'를 따른 개략적인 절단 평면도들이다.
도 9 내지 도 10b를 참조하면, 일례에 따른 팬-아웃 반도체 패키지(100A)는 관통홀(110H)을 갖는 코어부재(110), 코어부재(110)의 관통홀(110H)에 배치되며 접속패드(122)가 배치된 활성면 및 활성면의 반대측에 배치된 비활성면을 갖는 반도체 칩(120), 코어부재(110) 및 반도체 칩(120)의 적어도 일부를 봉합하는 봉합재(130), 코어부재(110) 및 반도체 칩(120)의 활성면 상에 배치된 연결부재(140), 연결부재(140) 상에 배치된 패시베이션층(150), 패시베이션층(150)의 개구부(151) 상에 배치된 언더범프금속층(160), 및 패시베이션층(150) 상에 배치되며 언더범프금속층(160)과 연결된 전기연결구조체(170)를 포함한다.
팬-아웃 반도체 패키지(100A)는 관통홀(110H)의 외측에서 코어부재(110) 내에 배치된 제1 슬롯(SL1) 및 패시베이션층(150)에 형성된 제2 슬롯(SL2)을 갖는다. 제1 및 제2 슬롯(SL1, SL2)은 주위의 코어부재(110) 또는 패시베이션층(150)과 다른 재료로 충전된다. 패키지(100A)는 코어부재(110), 반도체 칩(120), 봉합재(130), 및 연결부재(140)의 열팽창계수가 달라서, 코어부재(110)를 중심으로 상하의 열팽창계수가 비대칭적이며, 이에 의해 휨과 같은 불량이 발생될 수 있다. 하지만, 제1 및 제2 슬롯(SL1, SL2)이 각각 코어부재(110) 및 패시베이션층(150)에 형성됨으로써, 열팽창계수의 차이에 의한 응력의 발생을 완화할 수 있어, 휨의 발생을 감소시킬 수 있다.
제1 슬롯(SL1)은 코어부재(110) 내에 배치되어, 코어부재(110)와 다른 재료로 채워진다. 제1 슬롯(SL1)은 도시된 것과 같이 봉합재(130)로 채워질 수 있으나 이에 한정되지는 않는다. 제1 슬롯(SL1)은 코어부재(110)의 적어도 일부를 관통하도록 형성될 수 있으며, 도시된 것과 같이 코어부재(110)의 전체를 관통할 수 있다. 이 경우, 제1 슬롯(SL1)은 하면에서 연결부재(140)와 접할 수 있다. 제1 슬롯(SL1)은 도 10a에 도시된 것과 같이 평면 상에서 직사각형, 굴곡진 사각형, 십자가형, 라인형 등 다양한 형상을 가질 수 있다. 제1 슬롯(SL1)의 형상 및 배치는 도면에 도시된 것에 한정되지 않으며, 실시예들에서 다양하게 변경될 수 있다. 특히, 제1 슬롯(SL1)은 패키지(100A) 내에서 응력의 집중이 상대적으로 심한 영역에 배치될 수 있다.
제2 슬롯(SL2)은 패시베이션층(150)에 형성되어, 외부로 오픈된 형태를 갖는다. 즉, 제2 슬롯(SL2)의 내부는 에어로 채워질 수 있다. 제2 슬롯(SL2)은 패시베이션층(150)의 적어도 일부를 관통하도록 형성될 수 있으며, 도시된 것과 같이 패시베이션층(150)의 전체를 관통할 수 있다. 이 경우, 제2 슬롯(SL2)의 단부에서 연결부재(140)의 제3 절연층(141c)이 노출될 수 있다. 실시예들에 따라, 제2 슬롯(SL2)은 연결부재(140)의 절연층들(141a, 141b, 141c) 내로 일부 연장될 수도 있다. 제2 슬롯(SL2)은 도 10b에 도시된 것과 같이 평면 상에서 직사각형, 굴곡진 사각형, 십자가형, 라인형 등 다양한 형상을 가질 수 있다. 제2 슬롯(SL2)의 형상 및 배치는 도면에 도시된 것에 한정되지 않으며, 실시예들에서 다양하게 변경될 수 있다. 특히, 제2 슬롯(SL2)은 패키지(100A) 내에서 응력의 집중이 상대적으로 심한 영역에 배치될 수 있다.
이하, 일례에 따른 팬-아웃 반도체 패키지(100A)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
코어부재(110)는 구체적인 재료에 따라 패키지(100A)의 강성을 보다 개선시킬 수 있으며, 봉합재(130)의 두께 균일성 확보 등의 역할을 수행할 수 있다. 코어부재(110)에 관통배선 등을 형성하는 경우, 팬-아웃 반도체 패키지(100A)가 POP(Package on Package) 타입의 패키지로 활용될 수도 있다. 코어부재(110)는 관통홀(110H)을 가진다. 관통홀(110H) 내에는 반도체 칩(120)이 코어부재(110)와 소정거리 이격 되도록 배치된다. 반도체 칩(120)의 측면 주위는 코어부재(110)에 의하여 둘러싸일 수 있다. 다만, 이는 일례에 불과하며 다른 형태로 다양하게 변형될 수 있으며, 그 형태에 따라서 다른 기능을 수행할 수 있다.
코어부재(110)는 절연층(111)을 포함한다. 절연층(111)의 재료로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 이러한 코어부재(110)는 지지부재로 역할 할 수 있다.
제1 슬롯(SL1)은 코어부재(110) 내에 배치된다. 도 10a에 도시된 것과 같이, 제1 슬롯(SL1)은 반도체 칩(120)의 바디(121) 주위에 배치된다. 제1 슬롯(SL1)은 패키지(100A)의 코너에 배치되는 슬롯(SL1a), 반도체 칩(120)의 양 측에 일 열로 배치되는 직사각형의 슬롯(SL1b), 반도체 칩(120)의 다른 양 측에 길게 라인형으로 배치되는 슬롯(SL1c), 및 반도체 칩(120)과 슬롯(SL1c)의 사이에 배치되는 십자가형의 슬롯(SL1d)을 포함할 수 있다. 다만, 이와 같은 제1 슬롯(SL1)의 배치는 예시적인 것으로, 패키지(100A) 내의 구성들의 물질, 휨의 경향성 등을 고려하여 배치될 수 있다. 예를 들어, 제1 슬롯(SL1)은 코어부재(110)의 부피가 상대적으로 큰 영역에 높은 밀도로 배치될 수 있다. 제1 슬롯(SL1)은 코어부재(110)의 전체를 관통하도록 배치되거나 적어도 일부를 관통하도록 배치될 수 있다. 예를 들어, 실시예들에 따라, 제1 슬롯(SL1)은 코어부재(110)의 상면으로부터 소정 깊이로만 리세스되어 배치될 수 있다. 특히, 제1 슬롯(SL1)이 코어부재(110)의 전체를 관통하는 경우, 관통홀(110H)과 동일한 공정에서 함께 형성될 수 있으며, 이에 따라 관통홀(110H)과 동일한 깊이를 가질 수 있다.
반도체 칩(120)은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(IC: Integrated Circuit)일 수 있다. 이때 집적회로는, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 필드 프로그램어블 게이트 어레이(FPGA), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 프로세서칩, 구체적으로는 어플리케이션 프로세서(AP: Application Processor)일 수 있으나, 이에 한정되는 것은 아니며, 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩이나, 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM 및 플래시 메모리) 등의 메모리 칩일 수도 있다. 또한, 이들이 서로 조합되어 배치될 수도 있음은 물론이다.
반도체 칩(120)은 액티브 웨이퍼를 기반으로 형성된 것일 수 있으며, 이 경우 바디(121)를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디(121)에는 다양한 회로가 형성되어 있을 수 있다. 접속패드(122)는 반도체 칩(120)을 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성물질로는 알루미늄(Al) 등의 도전성 물질을 특별한 제한 없이 사용할 수 있다. 바디(121) 상에는 접속패드(122)를 노출시키는 패시베이션막(123)이 형성될 수 있으며, 패시베이션막(123)은 산화막 또는 질화막 등일 수 있고, 또는 산화막과 질화막의 이중층일 수도 있다. 패시베이션막(123)을 통하여 접속패드(122) 하면은 봉합재(130) 하면과 단차를 가질 수 있으며, 봉합재(130)가 접속패드(122) 하면으로 블리딩 되는 것을 어느 정도 방지할 수 있다. 기타 필요한 위치에 절연막(미도시) 등이 더 배치될 수도 있다. 반도체 칩(120)은 베어 다이(bare die)일 수 있으나, 필요에 따라서는, 반도체 칩(120)의 활성면 상에 재배선층(미도시)이 더 형성될 수 있으며, 범프(미도시) 등이 접속패드(122)와 연결된 형태를 가질 수도 있다.
봉합재(130)는 코어부재(110), 반도체 칩(120) 등을 보호할 수 있다. 봉합형태는 특별히 제한되지 않으며, 코어부재(110), 반도체 칩(120) 등의 적어도 일부를 감싸는 형태이면 무방하다. 예를 들면, 봉합재(130)는 코어부재(110) 및 반도체 칩(120)의 비활성면을 덮을 수 있으며, 관통홀(110H)의 벽면과 반도체 칩(120)의 측면 사이의 공간 및 제1 슬롯(SL1)을 채울 수 있다. 또한, 봉합재(130)는 반도체 칩(120)의 패시베이션막(123)과 연결부재(140) 사이의 공간의 적어도 일부를 채울 수도 있다. 봉합재(130)가 관통홀(110H)을 채움으로써, 구체적인 물질에 따라 접착제 역할을 수행함과 동시에 버클링을 감소시킬 수 있다. 또한, 봉합재(130)가 제1 슬롯(SL1)을 채움으로써, 패키지(100A) 내의 응력을 완화시킴과 동시에 코어부재(110)와의 밀착력을 증가시킬 수 있다.
봉합재(130)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
연결부재(140)는 반도체 칩(120)의 접속패드(122)를 재배선할 수 있다. 연결부재(140)를 통하여 다양한 기능을 가지는 수십 수백의 반도체 칩(120)의 접속패드(122)가 재배선 될 수 있으며, 전기연결구조체(170)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 연결부재(140)는 코어부재(110) 및 반도체 칩(120)의 활성면 상에 배치된 제1 절연층(141a), 제1 절연층(141a) 상에 배치된 제1 재배선층(142a), 제1 재배선층(142a) 및 반도체 칩(120)의 접속패드(122)를 연결하는 제1 비아(143a), 제1 절연층(141a) 상에 배치된 제2 절연층(141b), 제2 절연층(141b) 상에 배치된 제2 재배선층(142b), 제2 절연층(141b)을 관통하며 제1 및 제2 재배선층(142a, 142b)을 연결하는 제2 비아(143b), 제2 절연층(141b) 상에 배치된 제3 절연층(141c), 제3 절연층(141c) 상에 배치된 제3 재배선층(142c), 제3 절연층(141c)을 관통하며 제2 및 제3 재배선층(142b, 142c)을 연결하는 제3 비아(143c)를 포함한다. 제1 내지 제3 재배선층(142a, 142b, 142c)은 반도체 칩(120)의 접속패드(122)와 전기적으로 연결된다.
절연층(141a, 141b, 141c)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 상술한 바와 같은 절연물질 외에도 PID 수지와 같은 감광성 절연물질을 사용할 수도 있다. 즉, 절연층(141a, 141b, 141c)은 각각 감광성 절연층일 수 있다. 절연층(141a, 141b, 141c)이 감광성의 성질을 가지는 경우, 절연층(141a, 141b, 141c)을 보다 얇게 형성할 수 있으며, 보다 용이하게 비아(143a, 143b, 143c)의 파인 피치를 달성할 수 있다. 절연층(141a, 141b, 141c)은 각각 절연수지 및 무기필러를 포함하는 감광성 절연층일 수 있다. 절연층(141a, 141b, 141c)이 다층인 경우, 이들의 물질은 서로 동일할 수 있고, 필요에 따라서는 서로 상이할 수도 있다. 절연층(141a, 141b, 141c)이 다층인 경우, 이들은 공정에 따라 일체화 되어 이들 자체로는 경계가 불분명할 수도 있다. 도면에 도시한 것보다 더 많은 수의 절연층이 형성될 수 있음은 물론이다.
재배선층(142a, 142b, 142c)은 실질적으로 접속패드(122)를 재배선하는 역할을 수행할 수 있으며, 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선층(142a, 142b, 142c)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 재배선층(142a, 142b, 142c)은 비아패드 패턴, 전기연결구조체 패드 패턴 등을 포함할 수 있다.
비아(143a, 143b, 143c)는 서로 다른 층에 형성된 재배선층(142a, 142b, 142c), 접속패드(122) 등을 전기적으로 연결시키며, 그 결과 패키지(100A) 내에 전기적 경로를 형성시킨다. 비아(143a, 143b, 143c) 각각의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 비아(143a, 143b, 143c)는 각각 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
패시베이션층(150)은 연결부재(140)를 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 패시베이션층(150)은 연결부재(140)의 제3 재배선층(142c)의 적어도 일부를 노출시키는 개구부(151)를 가질 수 있다. 이러한 개구부(151)는 패시베이션층(150)에 수십 내지 수천 개 형성될 수 있다. 패시베이션층(150)은 연결부재(140)의 제3 절연층(141c)의 적어도 일부를 노출시키는 제2 슬롯(SL2)을 가질 수 있다. 패시베이션층(150)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 또는, 솔더레지스트(Solder Resist)가 사용될 수도 있다.
제2 슬롯(SL2)은 외부로 오픈된 형태를 가질 수 있다. 제2 슬롯(SL2)은 도 10b에 도시된 것과 같이, 전기연결구조체(170)의 주위 및 전기연결구조체(170) 사이에 배치된다. 제2 슬롯(SL2)은 패키지(100A)의 코너에 배치되는 굴곡진 직사각형의 슬롯(SL2a), 패시베이션층(150)의 양 측에 일 열로 배치되는 직사각형의 슬롯(SL2b), 패시베이션층(150)의 다른 양 측에 길게 배치되는 라인형의 슬롯(SL2c), 및 전기연결구조체(170) 사이에 배치되는 십자가형의 슬롯(SL2d)을 포함할 수 있다. 다만, 이와 같은 제2 슬롯(SL2)의 배치는 예시적인 것으로, 패키지(100A) 내의 구성들의 물질, 휨의 경향성 등을 고려하여 배치될 수 있다. 예를 들어, 제2 슬롯(SL2)은 패시베이션층(150)의 부피가 상대적으로 큰 영역에 높은 밀도로 배치될 수 있다. 또한, 제2 슬롯(SL2)은 제1 슬롯(SL1)과 동일한 형태로 배치될 필요는 없으며, 수직 방향에서 동일 위치에 배치되거나 소정 간격으로 시프트되어 배치될 수 있다. 제2 슬롯(SL2)은 패시베이션층(150)의 전체를 관통하도록 배치되거나 적어도 일부를 관통하도록 배치될 수 있다. 예를 들어, 실시예들에 따라, 제2 슬롯(SL2)은 패시베이션층(150)의 하면으로부터 소정 깊이로만 리세스되어 배치될 수 있다. 또는, 제2 슬롯(SL2)은 상대적으로 깊게 형성되어, 제3 절연층(141c)을 포함하는 연결부재(140)의 절연층들(141a, 141b, 141c)의 적어도 일부로 연장될 수도 있다.
언더범프금속층(160)은 전기연결구조체(170)의 접속 신뢰성을 향상시켜주며, 그 결과 패키지(100A)의 보드 레벨 신뢰성을 개선해준다. 언더범프금속층(160)은 패시베이션층(150)의 개구부(151)를 통하여 노출된 연결부재(140)의 제3 재배선층(142c)과 연결된다. 언더범프금속층(160)은 패시베이션층(150)의 개구부(151)에 공지의 도전성 물질, 즉 금속을 이용하여 공지의 메탈화(Metallization) 방법으로 형성할 수 있으나, 이에 한정되는 것은 아니다.
전기연결구조체(170)는 팬-아웃 반도체 패키지(100A)를 외부와 물리적 및/또는 전기적으로 연결시킨다. 예를 들면, 팬-아웃 반도체 패키지(100A)는 전기연결구조체(170)를 통하여 전자기기의 메인보드에 실장될 수 있다. 전기연결구조체(170)는 도전성 물질, 예를 들면, 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 전기연결구조체(170)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 전기연결구조체(170)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필라(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
전기연결구조체(170)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 전기연결구조체(170)의 수는 접속패드(122)의 수에 따라서 수십 내지 수천 개일 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다. 전기연결구조체(170)가 솔더볼인 경우, 전기연결구조체(170)는 언더범프금속층(160)의 패시베이션층(150)의 일면 상으로 연장되어 형성된 측면을 덮을 수 있으며, 접속 신뢰성이 더욱 우수할 수 있다.
전기연결구조체(170) 중 적어도 하나는 팬-아웃 영역에 배치된다. 팬-아웃 영역이란 반도체 칩(120)이 배치된 영역을 벗어나는 영역을 의미한다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
한편, 도면에는 도시하지 않았으나, 필요에 따라서는 관통홀(110H)의 벽면에 방열 및/또는 전자파 차폐 목적으로 금속박막을 형성할 수 있다. 또한, 필요에 따라서는 관통홀(110H) 내에 서로 동일하거나 상이한 기능을 수행하는 복수의 반도체 칩(120)을 배치할 수도 있다. 또한, 필요에 따라서는 관통홀(110H) 내에 별도의 수동부품, 예컨대 인덕터나 커패시터 등을 배치할 수도 있다. 또한, 필요에 따라서는 패시베이션층(150) 표면 상에 수동부품, 예컨대 인덕터나 커패시터 등을 포함하는 표면실장(SMT) 부품을 배치할 수도 있다.
도 11 및 도 12는 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도이다.
도 11을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100B)는 관통홀(110H)의 외측에서 코어부재(110) 내에 배치된 슬롯(SL)만을 포함한다. 슬롯(SL)은 코어부재(110)와 다른 재료로 충전된다. 예를 들어, 슬롯(SL)은 충전재(130)로 충전되거나, 충전재(130)와 상이한 물질, 예를 들어, 금속 물질로 충전될 수 있다. 도 12를 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100C)는 패시베이션층(150)에 형성된 슬롯(SL)만을 포함한다. 슬롯(SL)은 패시베이션층(150)과 다른 재료로 충전된다. 예를 들어, 슬롯(SL)은 에어로 충전되거나, 패시베이션층(150)과 다른 절연 물질로 충전될 수 있다.
도 11 및 도 12를 참조하여 상술한 팬-아웃 반도체 패키지(100B, 100C)와 같이, 도 9의 제1 및 제2 슬롯(SL1, SL2)은 반드시 함께 배치되어야하는 것은 아니며, 적어도 하나가 배치될 수 있다. 또한, 제1 및 제2 슬롯(SL1, SL2)을 충전하는 물질도 실시예들에서 다양하게 변경될 수 있다.
도 13은 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도이다.
도 13을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100D)는 코어부재(110)가, 연결부재(140)와 접하는 제1 절연층(111a), 연결부재(140)와 접하며 제1 절연층(111a)에 매립된 제1 배선층(112a), 제1 절연층(111a)의 제1 배선층(112a)이 매립된측의 반대측 상에 배치된 제2 배선층(112b), 제1 절연층(111a) 상에 배치되며 제2 배선층(112b)을 덮는 제2 절연층(111b), 및 제2 절연층(111b) 상에 배치된 제3 배선층(112c)을 포함한다. 제1 내지 제3 배선층(112a, 112b, 112c)은 접속패드(122)와 전기적으로 연결된다. 제1 및 제2 배선층(112a, 112b)과 제2 및 제3 배선층(112b, 112c)은 각각 제1 및 제2 절연층(111a, 111b)을 관통하는 제1 및 제2 비아(113a, 113b)를 통하여 전기적으로 연결된다.
제1 배선층(112a)을 제1 절연층(111a) 내에 매립하는 경우, 제1 배선층(112a)의 두께에 의하여 발생하는 단차가 최소화 되는바, 연결부재(140)의 절연거리가 일정해진다. 즉, 연결부재(140)의 제1 재배선층(142a)으로부터 제1 절연층(111a)의 하면까지의 거리와, 연결부재(140)의 제1 재배선층(142a)로부터 반도체 칩(120)의 접속패드(122)까지의 거리의 차이는, 제1 배선층(112a)의 두께보다 작을 수 있다. 따라서, 연결부재(140)의 고밀도 배선 설계가 용이할 수 있다.
코어부재(110)의 제1 배선층(112a)의 하면은 반도체 칩(120)의 접속패드(122)의 하면보다 상측에 위치할 수 있다. 또한, 연결부재(140)의 제1 재배선층(142a)과 코어부재(110)의 제1 배선층(112a) 사이의 거리는 연결부재(140)의 제1 재배선층(142a)과 반도체 칩(120)의 접속패드(122) 사이의 거리보다 클 수 있다. 이는 제1 배선층(112a)이 제 절연층(111a)의 내부로 리세스될 수 있기 때문이다. 이와 같이, 제1 배선층(112a)이 제1 절연층(111a)의 내부로 리세스되어 제1 절연층(111a)의 하면과 제1 배선층(112a)의 하면이 단차를 가지는 경우, 봉합재(130) 형성물질이 블리딩되어 제1 배선층(112a)을 오염시키는 것을 방지할 수도 있다. 코어부재(110)의 제2 배선층(112b)은 반도체 칩(120)의 활성면과 비활성면 사이에 위치할 수 있다. 코어부재(110)는 반도체 칩(120)의 두께에 대응하는 두께로 형성할 수 있으며, 따라서 코어부재(110) 내부에 형성된 제2 배선층(112b)은 반도체 칩(120)의 활성면과 비활성면 사이의 레벨에 배치될 수 있다.
코어부재(110)의 배선층(112a, 112b, 112c)의 두께는 연결부재(140)의 재배선층(142a, 142b, 142c)의 두께보다 두꺼울 수 있다. 코어부재(110)는 반도체 칩(120) 이상의 두께를 가질 수 있는바, 배선층(112a, 112b, 112c) 역시 그 스케일에 맞춰 보다 큰 사이즈로 형성할 수 있다. 반면, 연결부재(140)의 재배선층(142a, 142b, 142c)은 박형화를 위하여 배선층(112a, 112b, 112c) 보다 상대적으로 작은 사이즈로 형성할 수 있다.
절연층(111a, 111b)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
배선층(112a, 112b, 112c)은 반도체 칩(120)의 접속패드(122)를 재배선하는 역할을 수행할 수 있다. 배선층(112a, 112b, 112c)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 배선층(112a, 112b, 112c)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 와이어 패드, 접속단자 패드 등을 포함할 수 있다.
비아(113a, 113b)는 서로 다른 층에 형성된 배선층(112a, 112b, 112c)을 전기적으로 연결시키며, 그 결과 코어부재(110) 내에 전기적 경로를 형성시킨다. 비아(113a, 113b) 역시 형성물질로는 도전성 물질을 사용할 수 있다. 비아(113a, 113b)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 테이퍼형상뿐만 아니라, 원통형상 등 공지된 모든 형상이 적용될 수 있다. 제1 비아(113a)를 위한 홀을 형성할 때 제1 배선층(112a)의 일부 패드가 스토퍼(stopper) 역할을 수행할 수 있는바, 제1 비아(113a)는 윗면의 폭이 아랫면의 폭보다 큰 테이퍼 형상인 것이 공정상 유리할 수 있다. 이 경우, 제1 비아(113a)는 제2 배선층(112b)의 패드 패턴과 일체화될 수 있다. 또한, 제2 비아(113b)를 위한 홀을 형성할 때 제2 배선층(112b)의 일부 패드가 스토퍼(stopper) 역할을 수행할 수 있는바, 제2 비아(113b)는 윗면의 폭이 아랫면의 폭보다 큰 테이퍼 형상인 것이 공정상 유리할 수 있다. 이 경우, 제2 비아(113b)는 제3 배선층(112c)의 패드 패턴과 일체화될 수 있다.
팬-아웃 반도체 패키지(100D)는 관통홀(110H)의 외측에서 코어부재(110)의 제1 및 제2 절연층(111a, 111b)을 적어도 일부 관통하는 제1 슬롯(SL1) 및 패시베이션층(150)에 형성된 제2 슬롯(SL2)을 갖는다. 제1 및 제2 슬롯(SL1, SL2)은 각각 주위의 제1 및 제2 절연층(111a, 111b) 및 패시베이션층(150)과 다른 재료로 충전된다. 제1 슬롯(SL1)은 특히 배선층(112a, 112b, 112c)이 배치되지 않은 영역에 형성될 수 있으나, 이에 한정되지는 않는다. 실시예들에 따라, 제1 슬롯(SL1)의 깊이는 다양하게 변경될 수 있다. 예를 들어, 제1 슬롯(SL1)은 상부의 제2 절연층(111b)만을 관통하여, 제2 절연층(111b)의 상면으로부터 제1 레벨(LB1)까지 연장되도록 배치될 수도 있다.
그 외에 다른 구성에 대한 설명 및 추가적인 설명, 예를 들면, 도 9 내지 도 10b 등을 통하여 설명한 제1 및 제2 슬롯(SL1, SL2)에 대한 내용 등도 다른 일례에 따른 팬-아웃 반도체 패키지(100D)에 적용될 수 있으며, 이에 대한 설명은 상술한 팬-아웃 반도체 패키지(100A) 등에서 설명한 바와 실질적으로 동일한 바 자세한 설명은 생략한다.
도 14는 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도이다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100E)는 코어부재(110)가 제1 절연층(111a), 제1 절연층(111a)의 양면에 배치된 제1 배선층(112a) 및 제2 배선층(112b), 제1 절연층(112a) 상에 배치되며 제1 배선층(112a)을 덮는 제2 절연층(111b), 제2 절연층(111b) 상에 배치된 제3 재배선층(112c), 제1 절연층(111a) 상에 배치되어 제2 배선층(112b)을 덮는 제3 절연층(111c), 및 제3 절연층(111c) 상에 배치된 제4 배선층(112d)을 포함한다. 제1 내지 제4 배선층(112a, 112b, 112c, 112d)는 접속패드(122)와 전기적으로 연결된다. 코어부재(110)가 더 많은 수의 배선층(112a, 112b, 112c, 112d)을 포함하는바, 연결부재(140)를 더욱 간소화할 수 있다. 따라서, 연결부재(140) 형성 과정에서 발생하는 불량에 따른 수율 저하를 개선할 수 있다. 한편, 제1 내지 제4 배선층(112a, 112b, 112c, 112d)은 제1 내지 제3 절연층(111a, 111b, 111c)을 각각 관통하는 제1 내지 제3 비아(113a, 113b, 113c)를 통하여 전기적으로 연결될 수 있다.
제1 절연층(111a)은 제2 절연층(111b) 및 제3 절연층(111c)보다 두께가 두꺼울 수 있다. 제1 절연층(111a)은 기본적으로 강성 유지를 위하여 상대적으로 두꺼울 수 있으며, 제2 절연층(111b) 및 제3 절연층(111c)은 더 많은 수의 배선층(112c, 112d)을 형성하기 위하여 도입된 것일 수 있다. 유사한 관점에서, 제1 절연층(111a)을 관통하는 제1 비아(113a)는 제2 및 제3 절연층(111b, 111c)을 관통하는 제2 및 제3 비아(113b, 113c)보다 직경이 클 수 있다. 제1 절연층(111a)은 제2 절연층(111b) 및 제3 절연층(111c)과 상이한 절연물질 포함할 수 있다. 예를 들면, 제1 절연층(111a)은 심재, 필러, 및 절연수지를 포함하는, 예컨대, 프리프레그일 수 있고, 제2 절연층(111c) 및 제3 절연층(111c)은 필러 및 절연수지를 포함하는 ABF 필름 또는 PID 필름일 수 있으나, 이에 한정되는 것은 아니다.
코어부재(110)의 제3 배선층(112c)의 하면은 반도체 칩(120)의 접속패드(122)의 하면보다 하측에 위치할 수 있다. 또한, 연결부재(140)의 제1 재배선층(142a)과 코어부재(110)의 제3 배선층(112c) 사이의 거리는 연결부재(140)의 제1 재배선층(142a)과 반도체 칩(120)의 접속패드(122) 사이의 거리보다 작을 수 있다. 제3 배선층(112c)이 제2 절연층(111b) 상에 돌출된 형태로 배치될 수 있으며, 그 결과 연결부재(140)와 접할 수 있기 때문이다. 코어부재(110)의 제1 배선층(112a) 및 제2 배선층(112b)은 반도체 칩(120)의 활성면과 비활성면 사이에 위치할 수 있다. 코어부재(110)는 반도체 칩(120)의 두께에 대응하게 형성할 수 있는바, 코어부재(110) 내부에 형성된 제1 배선층(112a) 및 제2 배선층(112b)은 반도체 칩(120)의 활성면과 비활성면 사이 레벨에 배치될 수 있다.
코어부재(110)의 배선층(112a, 112b, 112c, 112d)의 두께는 연결부재(140)의 재배선층(142a, 142b, 142c)의 두께보다 두꺼울 수 있다. 코어부재(110)는 반도체 칩(120) 이상의 두께를 가질 수 있는바, 배선층(112a, 112b, 112c, 112d) 역시 보다 큰 사이즈로 형성할 수 있다. 반면, 연결부재(140)의 재배선층(142a, 142b, 142c)은 박형화를 위하여 보다 상대적으로 작은 사이즈로 형성할 수 있다.
팬-아웃 반도체 패키지(100E)는 관통홀(110H)의 외측에서 코어부재(110)의 제1 내지 제3 절연층(111a, 111b, 111c)을 적어도 일부 관통하는 제1 슬롯(SL1) 및 패시베이션층(150)에 형성된 제2 슬롯(SL2)을 갖는다. 제1 및 제2 슬롯(SL1, SL2)은 각각 주위의 제1 내지 제3 절연층(111a, 111b, 111c) 또는 패시베이션층(150)과 다른 재료로 충전된다. 제1 슬롯(SL1)은 특히 배선층(112a, 112b, 112c, 112d)이 배치되지 않은 영역에 형성될 수 있으나, 이에 한정되지는 않는다. 실시예들에 따라, 제1 슬롯(SL1)의 깊이는 다양하게 변경될 수 있다. 예를 들어, 제1 슬롯(SL1)은 상부의 제3 절연층(111c)만을 관통하여, 제3 절연층(111c)의 상면으로부터 제1 레벨(LB1)까지 연장되도록 배치거나, 제1 및 제3 절연층(111a, 111c)만을 관통하여, 제3 절연층(111c)의 상면으로부터 제2 레벨(LB2)까지 연장되도록 배치될 수도 있다. 제1 슬롯(SL1)이 봉합재(130)로 충전되는 경우, 제1 슬롯(SL1)의 하부에서 제1 슬롯(SL1)과 제3 배선층(112c)의 사이 영역도 봉합재(130)로 충전될 수 있다.
그 외에 다른 구성에 대한 설명 및 추가적인 설명, 예를 들면, 도 9 내지 도 10b 등을 통하여 설명한 제1 및 제2 슬롯(SL1, SL2)에 대한 내용 등도 다른 일례에 따른 팬-아웃 반도체 패키지(100E)에 적용될 수 있으며, 이에 대한 설명은 상술한 팬-아웃 반도체 패키지(100A) 등에서 설명한 바와 실질적으로 동일한 바 자세한 설명은 생략한다.
본 개시에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 팬-아웃 반도체 패키지의 실장 면을 향하는 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
1000: 전자기기 1010: 메인보드
1020: 칩 관련 부품 1030: 네트워크 관련 부품
1040: 기타 부품 1050: 카메라
1060: 안테나 1070: 디스플레이
1080: 배터리 1090: 신호 라인
1100: 스마트 폰 1101: 스마트 폰 바디
1110: 스마트 폰 메인보드 1111: 메인보드 절연층
1112: 메인보드 배선 1120: 부품
1130: 스마트 폰 카메라 2200: 팬-인 반도체 패키지
2220: 반도체 칩 2221: 바디
2222: 접속패드 2223: 패시베이션막
2240: 연결부재 2241: 절연층
2242: 재배선층 2243: 비아
2250: 패시베이션층 2260: 언더범프금속층
2270: 솔더볼 2280: 언더필 수지
2290: 몰딩재 2500: 메인보드
2301: 인터포저 기판 2302: 인터포저기판
2100: 팬-아웃 반도체 패키지 2120: 반도체 칩
2121: 바디 2122: 접속패드
2140: 연결부재 2141: 절연층
2142: 재배선층 2143: 비아
2150: 패시베이션층 2160: 언더범프금속층
2170: 솔더볼 100: 반도체 패키지
100A~100E: 팬-아웃 반도체 패키지 110: 코어부재
111, 112a, 112b, 112c: 절연층 112a, 112b, 112c, 112d: 배선층
113, 113a, 113b, 113c: 비아 120: 반도체 칩
121: 바디 122: 접속패드
123: 패시베이션막 130: 봉합재
140: 연결부재 141a, 141b, 141c: 절연층
142a, 142b, 142c: 재배선층 143a, 143b, 143c: 비아
150: 패시베이션층 151: 개구부
160: 언더범프금속층 170: 전기연결구조체
SL, SL1, SL2: 슬롯

Claims (16)

  1. 관통홀을 갖는 코어부재;
    상기 코어부재의 관통홀에 배치되며, 접속 패드가 배치된 활성면 및 상기 활성면의 반대측에 배치된 비활성면을 갖는 반도체 칩;
    상기 반도체 칩의 적어도 일부를 봉합하는 봉합재;
    상기 반도체 칩의 활성면 상에 배치되며, 상기 반도체 칩의 접속패드와 전기적으로 연결된 재배선층 및 상기 재배선층을 덮는 절연층을 포함하는 연결부재;
    상기 연결부재 상에 배치되며 개구부를 갖는 패시베이션층; 및
    상기 패시베이션층의 개구부에 배치되는 언더범프금속층을 포함하며,
    상기 패시베이션층의 적어도 일부를 관통하는 제1 슬롯을 포함하는 적어도 하나의 슬롯을 갖고, 상기 제1 슬롯은 상기 반도체 칩의 외측 영역에서 상기 패시베이션층의 전체를 두께 방향으로 관통하여 상기 연결부재의 일부를 노출시키며, 외부로 오픈된 형태를 갖는 팬-아웃 반도체 패키지.
  2. 제1 항에 있어서,
    상기 슬롯은 상기 코어부재의 적어도 일부를 관통하는 제2 슬롯을 더 포함하고,
    상기 제2 슬롯은 상기 봉합재로 충전되는 팬-아웃 반도체 패키지.
  3. 제2 항에 있어서,
    상기 제2 슬롯은 상기 관통홀의 외측에 배치되는 팬-아웃 반도체 패키지.
  4. 제2 항에 있어서,
    상기 제2 슬롯은 금속 물질로 충전되는 팬-아웃 반도체 패키지.
  5. 삭제
  6. 제1 항에 있어서,
    상기 패시베이션층 상에 배치되는 전기연결구조체들을 더 포함하고,
    상기 제1 슬롯은 상기 전기연결구조체들의 사이에 배치되는 팬-아웃 반도체 패키지.
  7. 삭제
  8. 제1 항에 있어서,
    상기 슬롯은 평면 상에서 직사각형, 십자가형, 또는 라인형을 갖는 팬-아웃 반도체 패키지.
  9. 제1 항에 있어서,
    상기 코어부재는, 제1 절연층, 상기 연결부재와 접하며 상기 제1 절연층에 매립된 제1 배선층, 및 상기 제1 절연층의 상기 제1 배선층이 매립된측의 반대측 상에 배치된 제2 배선층을 포함하며,
    상기 제1 및 제2 배선층은 상기 접속패드와 전기적으로 연결되는 팬-아웃 반도체 패키지.
  10. 제9 항에 있어서,
    상기 코어부재는, 상기 제1 절연층 상에 배치되며 상기 제2 배선층을 덮는 제2 절연층, 및 상기 제2 절연층 상에 배치된 제3 배선층을 더 포함하며,
    상기 제3 배선층은 상기 접속패드와 전기적으로 연결되는 팬-아웃 반도체 패키지.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제10 항에 있어서,
    상기 슬롯은 상기 제2 절연층의 상면으로부터 상기 제1 및 제2 절연층의 적어도 일부를 관통하는 팬-아웃 반도체 패키지.
  12. 제1 항에 있어서,
    상기 코어부재는, 제1 절연층, 및 상기 제1 절연층의 양면에 배치된 제1 배선층 및 제2 배선층을 포함하며,
    상기 제1 및 제2 배선층은 상기 접속패드와 전기적으로 연결되는 팬-아웃 반도체 패키지.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제12 항에 있어서,
    상기 코어부재는, 상기 제1 절연층의 양면에 배치되며 상기 제1 및 제2 배선층을 덮는 제2 및 제3 절연층, 및 상기 제2 및 제3 절연층 상에 배치된 제3 및 제4 배선층을 더 포함하며,
    상기 제3 및 제4 배선층은 상기 접속패드와 전기적으로 연결되며,
    상기 제1 절연층의 두께는 상기 제2 및 제3 절연층의 두께보다 두꺼운 팬-아웃 반도체 패키지.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제13 항에 있어서,
    상기 슬롯은 최상부의 상기 제3 절연층의 상면으로부터 상기 제1 내지 제3 절연층의 적어도 일부를 관통하는 팬-아웃 반도체 패키지.
  15. 관통홀을 갖는 코어부재;
    상기 코어부재의 관통홀에 배치되며, 접속 패드가 배치된 활성면 및 상기 활성면의 반대측에 배치된 비활성면을 갖는 반도체 칩;
    상기 반도체 칩의 적어도 일부를 봉합하는 봉합재;
    상기 반도체 칩의 활성면 상에 배치되며, 상기 반도체 칩의 접속패드와 전기적으로 연결된 재배선층을 포함하는 연결부재; 및
    상기 연결부재 상에 배치되는 패시베이션층을 포함하며,
    상기 반도체 칩의 외측 영역에서 상기 패시베이션층의 전체를 두께 방향으로 관통하는 슬롯을 갖고, 상기 슬롯은 상기 패시베이션층과 다른 재료로 충전되는 팬-아웃 반도체 패키지.
  16. 삭제
KR1020170161754A 2017-11-29 2017-11-29 팬-아웃 반도체 패키지 KR102061851B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170161754A KR102061851B1 (ko) 2017-11-29 2017-11-29 팬-아웃 반도체 패키지
TW107119597A TWI670812B (zh) 2017-11-29 2018-06-07 扇出型半導體封裝
US16/010,754 US10541221B2 (en) 2017-11-29 2018-06-18 Fan-out semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170161754A KR102061851B1 (ko) 2017-11-29 2017-11-29 팬-아웃 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20190063013A KR20190063013A (ko) 2019-06-07
KR102061851B1 true KR102061851B1 (ko) 2020-01-02

Family

ID=66632655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170161754A KR102061851B1 (ko) 2017-11-29 2017-11-29 팬-아웃 반도체 패키지

Country Status (3)

Country Link
US (1) US10541221B2 (ko)
KR (1) KR102061851B1 (ko)
TW (1) TWI670812B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102071457B1 (ko) * 2018-03-13 2020-01-30 삼성전자주식회사 팬-아웃 반도체 패키지
CN109658830A (zh) * 2018-12-19 2019-04-19 武汉华星光电半导体显示技术有限公司 一种柔性显示装置
TWI715154B (zh) * 2019-08-15 2021-01-01 力成科技股份有限公司 扇出型半導體封裝結構及其封裝方法
JP2021150541A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体パッケージ
WO2021237714A1 (zh) * 2020-05-29 2021-12-02 深圳市汇顶科技股份有限公司 一种芯片封装结构、方法及芯片模组

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050199998A1 (en) 2004-03-09 2005-09-15 Siliconware Precision Industries Co., Ltd. Semiconductor package with heat sink and method for fabricating the same and stiffener

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027683A (ja) * 2005-06-15 2007-02-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
KR20090120855A (ko) 2008-05-21 2009-11-25 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
KR101009158B1 (ko) 2008-07-03 2011-01-18 삼성전기주식회사 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
US9679863B2 (en) * 2011-09-23 2017-06-13 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interconnect substrate for FO-WLCSP
KR101469799B1 (ko) 2012-03-30 2014-12-05 주식회사 네패스 반도체 패키지의 제조 방법
KR101391108B1 (ko) 2012-09-04 2014-04-30 에스티에스반도체통신 주식회사 반도체 패키지 제조방법
JP6478309B2 (ja) * 2012-12-31 2019-03-06 サムソン エレクトロ−メカニックス カンパニーリミテッド． 多層基板及び多層基板の製造方法
US9786623B2 (en) * 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
KR101846853B1 (ko) 2015-09-08 2018-06-05 (주)플렉스컴 더미를 이용하여 강성 조절되는 연성 반도체 기판
KR20170043427A (ko) 2015-10-13 2017-04-21 삼성전기주식회사 전자부품 패키지 및 그 제조방법
US10566289B2 (en) 2015-10-13 2020-02-18 Samsung Electronics Co., Ltd. Fan-out semiconductor package and manufacturing method thereof
KR101922874B1 (ko) * 2015-12-21 2018-11-28 삼성전기 주식회사 전자 부품 패키지
US9875970B2 (en) * 2016-04-25 2018-01-23 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050199998A1 (en) 2004-03-09 2005-09-15 Siliconware Precision Industries Co., Ltd. Semiconductor package with heat sink and method for fabricating the same and stiffener

Also Published As

Publication number Publication date
TWI670812B (zh) 2019-09-01
TW201926594A (zh) 2019-07-01
US10541221B2 (en) 2020-01-21
US20190164926A1 (en) 2019-05-30
KR20190063013A (ko) 2019-06-07

Similar Documents

Publication Publication Date Title
KR102086364B1 (ko) 반도체 패키지
KR102059403B1 (ko) 팬-아웃 반도체 패키지
KR102029100B1 (ko) 팬-아웃 반도체 패키지
KR102009905B1 (ko) 팬-아웃 반도체 패키지
KR101901713B1 (ko) 팬-아웃 반도체 패키지
KR101942744B1 (ko) 팬-아웃 반도체 패키지
KR102427643B1 (ko) 팬-아웃 반도체 패키지
KR102055593B1 (ko) 팬-아웃 반도체 패키지
KR101942727B1 (ko) 팬-아웃 반도체 패키지
KR102028713B1 (ko) 반도체 패키지
KR102061851B1 (ko) 팬-아웃 반도체 패키지
KR102380821B1 (ko) 팬-아웃 반도체 패키지
KR101982057B1 (ko) 팬-아웃 반도체 패키지
KR102029101B1 (ko) 반도체 패키지
KR20200024502A (ko) 팬-아웃 반도체 패키지
KR102055594B1 (ko) 팬-아웃 반도체 패키지
KR102653212B1 (ko) 반도체 패키지
KR102570902B1 (ko) 반도체 패키지
KR101982058B1 (ko) 팬-아웃 반도체 패키지
KR102015909B1 (ko) 팬-아웃 반도체 패키지
KR102484395B1 (ko) 반도체 패키지
KR102570270B1 (ko) 반도체 패키지
KR102086363B1 (ko) 반도체 패키지
KR102004243B1 (ko) 팬-아웃 반도체 패키지
KR101982054B1 (ko) 팬-아웃 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant