JP2015228455A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2015228455A
JP2015228455A JP2014114223A JP2014114223A JP2015228455A JP 2015228455 A JP2015228455 A JP 2015228455A JP 2014114223 A JP2014114223 A JP 2014114223A JP 2014114223 A JP2014114223 A JP 2014114223A JP 2015228455 A JP2015228455 A JP 2015228455A
Authority
JP
Japan
Prior art keywords
region
semiconductor device
end portion
metal member
penetrating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014114223A
Other languages
English (en)
Inventor
小野塚　豊
Yutaka Onozuka
豊 小野塚
山田　浩
Hiroshi Yamada
浩 山田
暢人 真名垣
Nobuto Managaki
暢人 真名垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014114223A priority Critical patent/JP2015228455A/ja
Priority to US14/692,108 priority patent/US20150348937A1/en
Publication of JP2015228455A publication Critical patent/JP2015228455A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Abstract

【課題】より信頼性の高い半導体装置及びその製造方法を提供する。【解決手段】実施形態の半導体装置は、絶縁性樹脂と、配線と、複数の半導体素子と、第１金属部材と、を含む。前記絶縁性樹脂は、第１領域と第２領域とを含む。前記配線は、前記第１領域から前記第２領域に向かう方向と交差する第１方向において、前記第１領域と並ぶ。前記複数の半導体素子は、前記第１領域と前記配線との間に設けられる。複数の半導体素子の少なくとも１つは、前記配線と電気的に接続される。前記第１金属部材は、前記第２領域を前記第１方向に貫通する第１貫通部と、前記第１貫通部と接続された第１端部と、を含む。前記第１方向と交差する第２方向において、前記第１端部の幅は、前記第１貫通部の幅よりも広い。【選択図】図１

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
各々異なる工程を経て製造された複数の半導体素子を配置し、半導体装置として再構築を行う、疑似ＳＯＣ（Ｓｙｓｔｅｍ Ｏｎ Ｃｈｉｐ）と呼ばれる技術が提案されている。この疑似ＳＯＣを用いた半導体装置及びその製造方法においては、信頼性が高いことが望まれる。
特許第４５５９９９３号公報
本発明の実施形態は、より信頼性の高い半導体装置及びその製造方法を提供する。
実施形態の半導体装置は、絶縁性樹脂と、配線と、複数の半導体素子と、第１金属部材と、を含む。前記絶縁性樹脂は、第１領域と第２領域とを含む。前記配線は、前記第１領域から前記第２領域に向かう方向と交差する第１方向において、前記第１領域と並ぶ。前記複数の半導体素子は、前記第１領域と前記配線との間に設けられる。複数の半導体素子の少なくとも１つは、前記配線と電気的に接続される。前記第１金属部材は、前記第２領域を前記第１方向に貫通する第１貫通部と、前記第１貫通部と接続された第１端部と、を含む。前記第１方向と交差する第２方向において、前記第１端部の幅は、前記第１貫通部の幅よりも広い。
第１実施形態に係る半導体装置の模式断面図。 第１実施形態に係る半導体装置の製造工程を示す断面図。 第２実施形態に係る半導体装置の模式断面図。 第２実施形態に係る半導体装置の製造工程を示す断面図。 製造途中の、第２実施形態に係る半導体装置の断面写真。
以下に、本発明の各実施形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図１は、本発明の第１実施形態に係る半導体装置の断面図である。半導体装置１は、絶縁性樹脂１１０と、絶縁性樹脂１１０中に位置する半導体素子１０１および半導体素子１０３を備える。半導体素子１０１および１０３には、種々の構成および機能を有する半導体素子（例えばＬＳＩなど）が採用されうる。なお、以降の説明において、半導体素子１０１および１０３を特に区別しないときは、これらを単に「半導体素子」と称する。
各半導体素子および絶縁性樹脂１１０の上には、配線１０７および有機絶縁膜１０９が配される。配線１０７は、半導体素子１０１および１０３のうち、少なくとも一つと電気的に接続されている。
絶縁性樹脂１１０は、第１領域１１０１と、第２領域１１０２と、第３領域１１０３とを含む。そして、第１領域１１０１から第２領域１１０２に向かう方向と交差する第１方向Ｄ１において、配線１０７の少なくとも一部が、第１領域１１０１の少なくとも一部と並んでいる。第１方向Ｄ１は、例えば、図１に示されたＸ方向である。第３領域１１０３は、第１方向Ｄ１において、第２領域１１０２と並んでいる。
絶縁性樹脂１１０には、例えばエポキシ樹脂が用いられる。有機絶縁膜１０９には、例えば感光性ポリイミドが用いられる。配線１０７は導電性の材料から構成され、例えばＡｌとＴｉの積層膜で構成される。
絶縁性樹脂１１０には、第１貫通孔１１１および第２貫通孔１１３が形成される。半導体装置１は、さらに第１金属部材１２４と、第３金属部材１２６とを備える。第１金属部材１２４は、第２領域１１０２と第３領域１１０３とを貫通する、第１貫通孔１１１内に配された第１貫通部１２３を含む。第１金属部材１２４は、さらに、第１貫通部１２３と接続された、第１端部１２７および第２端部１３１を含む。第３金属部材１２６も同様に、第２領域１１０２と第３領域１１０３とを貫通する、第２貫通孔１１３内に配された第３貫通部１２５を含む。第３金属部材１２６は、さらに、第３貫通部１２５と接続された、第３端部１２９および第４端部１３３を含む。
有機絶縁膜１０９は、第１方向Ｄ１において、第２領域１１０２および第３領域１１０３と並ぶ第１絶縁領域１０９１を含む。第１貫通部１２３は、第１絶縁領域１０９１を貫通している。第３貫通部１２５も同様に、第１絶縁領域１０９１を貫通している。
第１貫通孔１１１の内壁および第２貫通孔１１３の内壁と、絶縁性樹脂１１０の一部と、有機絶縁膜１０９の一部とは、金属膜１１５により覆われている。受動部品１３９は、第１受動部品電極１３５と、第２受動部品電極１３７と、を有する。第１端部１２７には第１受動部品電極１３５が接続され、第３端部１２９には第２受動部品電極１３７が接続されている。金属膜１１５は、例えば銅から構成される。第１貫通部１２３と、第３貫通部１２５とは、例えばスズを含むはんだ材料から構成される。より具体的なはんだ材料としては、例えば、ＳｎＡｇＣｕ、あるいはＳｎＣｕやＳｎＳｂなどが挙げられる。
ここで、本実施形態に係る半導体装置では、第１端部１２７および第２端部１３１に含まれる材料は、第１貫通部１２３に含まれる材料と同じであり、第１端部１２７および第２端部１３１は、第１貫通部１２３と連続している。換言すれば、第１端部１２７と、第１貫通部１２３と、第２端部１３１との間に境界はなく、これらは一体に形成されている。
第３金属部材１２６についても同様に、第３端部１２９および第４端部１３３に含まれる材料は、第３貫通部１２５に含まれる材料と同じであり、第３端部１２９および第４端部１３３は、第３貫通部１２５と連続している。換言すれば、第３端部１２９と、第３貫通部１２５と、第４端部１３３との間に境界はなく、これらは一体に形成されている。
ここで、第１方向Ｄ１と交差する方向を第２方向Ｄ２とする。第２方向Ｄ２は、例えば、図１に示されるＹ方向である。
第１端部１２７は、第２方向Ｄ２において、第１端部１２７の幅が、第１貫通部１２３の幅よりも広くなるように形成される。また、第３端部１２９も、第２方向Ｄ２において、第３端部１２９の幅が第３貫通部１２５の幅よりも広くなるように形成される。
第１端部１２７は、一例として、図１に示すように球状を有し、その径は第１貫通部１２３の径よりも大きい。第３端部１２９も。一例として球状を有し、その径は第３貫通部１２５の径よりも大きい。
次に、本実施形態に係る半導体装置を製造する方法について説明する。
まず、半導体素子１０１および１０３を用意し、これらの半導体素子を絶縁性樹脂１０５を用いて再構築する。その後、絶縁性樹脂１０５上に有機絶縁膜１０８および配線１０７を形成する。このときの様子を図２（ａ）に示す。
その後、ドリル加工により、絶縁性樹脂１０５および有機絶縁膜１０８に対して、第１方向に延在する第１貫通孔１１１および第２貫通孔１１３を形成する。これにより、第１貫通孔１１１および第２貫通孔１１３が設けられた、絶縁性樹脂１１０および有機絶縁膜１０９を作製する。このときの様子を図２（ｂ）に示す。
次に、図２（ｃ）に示すように、無電解めっき法を用いて、第１貫通孔１１１の内壁および第２貫通孔１１３の内壁と、絶縁性樹脂１１０の一部と、有機絶縁膜１０９の一部とを覆う金属膜１１５を形成する。本実施形態において、金属膜１１５は必須では無いが、後に第１貫通孔１１１の内部および第２貫通孔１１３の内部に導電材料を供給する際に、導電材料を容易に流し込めるようにするために有用である。
そして、第１貫通孔１１１および第２貫通孔１１３が形成された被加工品に対して、図２（ｄ）に示すように、はんだペースト１１７を塗布する。
その後、図２（ｅ）に示すように、はんだペースト１１７をリフローさせる。これにより、液状の導電材料を第１貫通孔１１１に供給し、導電材料の一部を第１貫通孔１１１の内部に位置させ、導電材料の別の一部を第１貫通孔１１１から流れ出させる。そして、導電材料を固状に変化させることで、第１貫通孔１１１に供給した導電材料の一部から、第１貫通孔１１１の内部に設けられた第１貫通部１２３を形成し、第１貫通孔１１１より流れ出た別の一部から、第１貫通部１２３と連続した第１端部１２７を形成する。
同時に、液状の導電材料を第２貫通孔１１３にも供給し、導電材料の一部を第２貫通孔１１３の内部に位置させ、導電材料の別の一部を第２貫通孔１１３から流れ出させる。そして、導電材料を固状に変化させることで、第２貫通孔１１３に供給した導電材料の一部から、第２貫通孔１１３の内部に設けられた第３貫通部１２５を形成し、第２貫通孔１１３より流れ出た別の一部から、第３貫通部１２５と連続した第３端部１２９を形成する。
このとき、併せて、第１貫通部と連続する第２端部１３１と、第３貫通部１２５と連続する第４端部１３３とを形成する。
そして、第１端部１２７に第１受動部品電極１３５を接続し、第３端部１２９に第２受動部品電極１３７を接続して受動部品１３９を接続することで、図１に示される半導体装置が製造される。
上述した図２（ｄ）に示す工程に代えて、図２（ｆ）に示す工程を行ってもよい。図２（ｆ）の示す工程では、はんだボール１１９を第１貫通孔１１１の上および第２貫通孔１１３の上に配置し、はんだボール１１９を配置した側とは反対の側に、酸化防止用のフラックス１２１を塗布している。図２（ｆ）に示す工程の後は、図２（ｅ）の工程と同様に、はんだボール１１９をリフローすることで、第１金属部材１２４と第３金属部材１２６が形成される。
なお、図２（ｅ）に示す工程において、金属膜１１５は、はんだをリフローする際に、はんだと共に溶融し、はんだと混ざり合ってもよい。
ここで、第１端部１２７の形成過程についてより詳細に説明する。図２（ｅ）に示すように、第１貫通孔１１１内部に液状の導電材料が供給された後、導電材料の一部は、第１貫通孔１１１の内部に留まるが、他の一部は、その自重により第１貫通孔１１１の外部まで流れ出る。このとき流れ出た導電材料は、絶縁性樹脂１１０あるいは金属膜１１５との表面張力により、第１貫通孔１１１の外部で第２方向Ｄ２に広がる。この結果、第１貫通部１２３と、第１端部１２７との境界である面Ｐにおいて、絶縁性樹脂１１０あるいは金属膜１１５と接触しつつ広がっている第１端部１２７が形成される。また、第２方向Ｄ２において、第１貫通部１２３の幅よりも広い幅を有する第１端部１２７が形成される。第３端部１２９についても、この第１端部１２７の形成過程と同様である。
第１貫通部１２３の幅よりも広い幅を有する第１端部１２７は、半導体装置１を、搭載される基板に実装する際に、半導体装置１と基板との間のギャップを大きくすることができ、半導体装置１と基板との接合強度を向上させるためのアンダーフィルを挿入しやすくなる点で有利である。
本実施形態によれば、第１端部１２７と第１貫通部１２３との密着性が改善され、第１端部１２７が半導体装置１から剥離することを抑制できる。この結果、半導体装置の動作不良を改善し、半導体装置の信頼性を向上させることが可能となる。同様に、第３端部１２９についても、第３貫通部１２５との密着性が良好であるために、第３端部１２９が半導体装置１から剥離することを抑制できる。
次に、図３乃至図５を参照しつつ、本発明の第２実施形態に係る半導体装置およびその製造方法について説明する。
図３は、本発明の第２実施形態に係る半導体装置の断面図である。半導体装置２は、第１金属部材１４２と、第２金属部材１５２と、第３金属部材１４４と、第４金属部材１５４と、を備える。
第１金属部材１４２は、第２領域１１０２を貫通する第１貫通部１４１と、第１貫通部１４１と接続された第１端部１４５と、を含む。第２金属部材１５２は、第３領域１１０３および第１絶縁領域１０９１を貫通する第２貫通部１５１と、第２貫通部１５１と接続された第２端部１５５と、を含む。第３金属部材１４４は、第２領域１１０２を貫通する第３貫通部１４３と、第３貫通部１４３と接続された第３端部１４７と、を含む。第４金属部材１５４は、第３領域１１０３および第１絶縁領域１０９１を貫通する第４貫通部１５３と、第４貫通部１５３と接続された第４端部１５７と、を含む。
第１端部１４５に含まれる材料は、第１貫通部１４１に含まれる材料と同じである。第１端部１４５は第１貫通部１４１と連続しており、これらの間に境界がない。第２端部１５５に含まれる材料は、第２貫通部１５１に含まれる材料と同じである。第２端部１５５は第２貫通部１５１と連続しており、これらの間に境界がない。第２貫通部１５１は、第１貫通孔１１１内で、第１貫通部１４１と接している。
第３端部１４７に含まれる材料は、第３貫通部１４３に含まれる材料と同じである。第３端部１４７は第３貫通部１４３と連続しており、これらの間に境界がない。第４端部１５７に含まれる材料は、第４貫通部１５３に含まれる材料と同じである。第４端部１５７は、第４貫通部１５３と連続しており、これらの間に境界がない。第４貫通部１５３は、第２貫通孔１１３内で、第３貫通部１４３と接している。
第１端部１４５は、第２方向Ｄ２において、第１端部１４５の幅が、第１貫通部１４１の幅よりも広くなるように形成される。第３端部１４７も、第２方向Ｄ２において、第３端部１４７の幅が第３貫通部１４３の幅よりも広くなるように形成される。
次に、本実施形態に係る半導体装置を製造する方法について説明する。
まず、図２（ａ）乃至（ｃ）に示す工程と同様の工程を実施し、第１貫通孔１１１および第２貫通孔１１３が形成された被加工品を用意する。そして、図４（ａ）に示すように、被加工品に対してはんだペースト１１７を塗布する。
その後、図４（ｂ）に示すように、はんだペースト１１７をリフローさせる。液状の導電材料を第１貫通孔１１１に供給し、導電材料の一部を第１貫通孔１１１の内部に位置させ、導電材料の別の一部を第１貫通孔１１１から流れ出させる。そして、導電材料を固状に変化させることで、第１貫通孔１１１に供給した導電材料の一部から、第１貫通孔１１１の内部に設けられた第１貫通部１４１を形成し、第１貫通孔１１１より流れ出た別の一部から、第１貫通部１４１と連続した第１端部１４５を形成する。
同時に、液状の導電材料を第２貫通孔１１３にも供給し、導電材料の一部を第２貫通孔１１３の内部に位置させ、導電材料の別の一部を第２貫通孔１１３から流れ出させる。そして、導電材料を固状に変化させることで、第２貫通孔１１３に供給した導電材料の一部から、第２貫通孔１１３の内部に設けられた第３貫通部１４３を形成し、第２貫通孔１１３より流れ出た別の一部から、第３貫通部１４３と連続した第３端部１４７を形成する。
このとき、第１貫通部１４１と第３貫通部１４３とが第２領域１１０２を貫通するように、第１貫通部１４１と第３貫通部１４３とを形成する。
次に、図４（ｃ）に示すように、はんだペースト１４９を塗布する。
そして、図４（ｄ）に示すように、はんだペースト１４９をリフローさせる。液状の導電材料を第１貫通孔１１１の内部に供給することで、第３領域１１０３と第１絶縁領域１０９１とを貫通する第２貫通部１５１を形成するとともに、第２端部１５５を形成する。同様に、液状の導電材料を第２貫通孔１１３の内部に供給することで、第３領域１１０３と第１絶縁領域１０９１とを貫通する第４貫通部１５３を形成するとともに、第４端部１５７を形成する。
その後、第１端部１４５に第１受動部品電極１３５を接続し、第３端部１４７に第２受動部品電極１３７を接続して受動部品１３９を接続することで、図３に示される半導体装置が製造される。
本実施形態においては、第１貫通部１４１が第２領域１１０２を貫通し、第２貫通部１５１が第３領域１１０３を貫通するように、第１金属部材１４２および第２金属部材１５２を形成した。しかし、このような形態に限らず、第１貫通部１４１が第２領域１１０２および第３領域１１０３を貫通し、第２貫通部１５１が第１絶縁領域１０９１を貫通するように、第１金属部材１４２および第２金属部材１５２を形成してもよい。
はんだペースト１４９の材料としては、はんだペースト１１７よりも融点が低い材料が用いられる。これにより、はんだペースト１４９をリフローさせて、第２金属部材１５２と第４金属部材１５４とを形成する際に、はんだペースト１１７を用いて形成された第１金属部材１４２と第３金属部材１４４とが溶融することを抑制できる。はんだペースト１１７およびはんだペースト１４９には、スズを含む材料を用いることができる。より具体的には、はんだペースト１１７の材料としては、例えば、ＳｎＣｕやＳｎＳｂを用い、はんだペースト１４９の材料としては、これらよりも融点が低いＳｎＡｇＣｕを用いることができる。
図５は、図４（ｂ）に示す工程を行った後の、第１貫通孔１１１近傍の断面写真である。図５からわかるように、第１貫通孔１１１内部に形成された第１貫通部１４１は、第１端部１４５と連続して形成されている。さらに、第１貫通部１４１と、第１端部１４５との間に境界はなく、一体に形成されていることがわかる。
また、第２方向Ｄ２において、第１端部１４５の幅は、第１貫通部１４１の幅よりも広いことがわかる。さらに、絶縁性樹脂１１０の面上において、第１端部１４５が、絶縁性樹脂１１０の面内方向に広がっていることがわかる。
本実施形態によれば、第１端部１４５と第１貫通部１４１との密着性が改善され、第１端部１４５が半導体装置２から剥離することを抑制できる。この結果、半導体装置の動作不良を改善し、半導体装置の信頼性を向上させることが可能となる。同様に、第２端部１５５と第２貫通部１５１との密着性、第３端部１４７と第３貫通部１４３との密着性、および第４端部１５７と第４貫通部１５３との密着性も改善され、これらの各端部が半導体装置２から剥離することを抑制できる。
ユビキタス社会の到来に向けて、携帯電話やＰＤＡなどの携帯情報端末に代表される無線通信機能を有する小型電子機器に対する期待が高まっている。そのため、より小型・軽量な電子機器の開発が行われている。今後は、さらに多様なニーズに応えるため、多機能化、高性能化に対する要求がさらに高まってくる。無線通信機器においては、高周波デバイスの集積が必須となる。これらの要求を満たすためには、単体のデバイス性能向上には限界があり、異なる性能を有するデバイスの集積化が行われる。しかしながら、受動部品の機能を有するデバイスをＬＳＩチップ上に形成することは難しい。ＬＳＩチップと受動部品とを基板上に集積化する方法では、集積化密度が小さい。このため、受動部品やＬＳＩチップとの組み合わせなどの、異種デバイスを高密度集積化してワンチップ化する技術が望まれる。
異種デバイスを集積化の第１手法は、システムオンチップ（ＳＯＣ）と呼ばれる。この手法においては、複数のデバイスを１チップ上に、全て直接形成することにより集積する。この方式では、デバイスの集積度が高く、１チップ上で形成されていることからデバイス間のグローバル配線の微細化が可能である。このため、高集積化、高性能化、パッケージの薄化が可能である。しかしながら、集積できるデバイスに制限がある。例えば、Ｓｉ基板上に、ＧａＡｓなどの別の結晶系に基づくデバイスを形成することは、格子定数の違い、及び、熱膨張率の違いなどから困難である。ＬＳＩなどの高精細なデザインルールを必要とするデバイスと、低精細なデザインルールで形成されるデバイスと、を同じ工程で作製することは効率的ではない。特に、新規デバイスを組み込む際に、全てのプロセスを変更することから、新規デバイス開発の際のコストが高く、開発期間も長くなる。
第２手法は、システムインパッケージ（ＳＩＰ）と呼ばれる。この手法では、複数のチップを別々に形成し、それぞれを分割してインターポーザと呼ばれる基板上に実装する。この方式では、各々のデバイスは個々に形成できるので、デバイスに対する制限が少ない。この手法では、新規システムを開発する際にも既存のチップの利用が可能であり、開発コストが安く開発期間も短くすることができる。しかしながら、インターポーザとチップとの間がボンディングワイヤまたはバンプなどで接続されるため、チップ配置の高密度化、配線の微細化、パッケージの薄化が難しい。
一方、第１参考例として、以下の手法がある。各々の製造技術で形成された複数の異種デバイスを検査、選別した後、樹脂を用いて再構築ウェーハとして形成する。さらに、半導体プロセスを用いて、絶縁層及び配線層を形成し、ダイシングにより分離して、モジュールが完成する。第１参考例においては、ＳＩＰとは異なり、インターポーザを用いない。そして、デバイス間の接続を半導体プロセスによる配線にて行う。これにより、高集積化が可能である。第１参考例においては、ＳＯＣとは異なり、異種デバイスの混載が可能である。従って、新規システム構築の際にも既存のデバイスを用いることができ、開発期間が短縮され、結果として開発コストの低減が可能と考えられる。
さらに、以下の第２参考例がある。樹脂ウェーハ上に配線層を形成した後に、配線層及び樹脂ウェーハに貫通孔を形成し、金属充填を行い、貫通ビアを形成する。その後、樹脂ウェーハ片側または両端にバ、リアメタル及びはんだボールを形成する。これにより、モジュールの基板実装が行われ、三次元的な積層が可能になる。はんだボールを樹脂部に形成することにより、異種デバイス間を固定する樹脂部分での応力破壊を抑制し、モジュールの接続信頼性が向上される。
しかしながら、第２参考例では、バリアメタルと、下地である有機絶縁膜と、の接着性が弱く、はんだボールを形成した際にバリアメタルが剥離して、接続不良が発生することが分かった。
上述した実施形態によれば、絶縁性樹脂上の、配線が配される側に位置するはんだボールの剥離を抑制可能な半導体装置が提供可能となる。そして、実施形態によれば、高い信頼性を有する半導体装置が提供される。
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、絶縁性樹脂、半導体素子、有機絶縁膜、配線、貫通部、電極および端部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、２…半導体装置、 １０１…半導体素子、 １０３…半導体素子、 １０５…絶縁性樹脂、 １０７…配線、 １０８…有機絶縁膜、 １０９…有機絶縁膜、 １０９１…第１絶縁領域、 １１０…絶縁性樹脂、 １１０１…第１領域、 １１０２…第２領域、 １１０３…第３領域、 １１１…第１貫通孔、 １１３…第２貫通孔、 １１５…金属膜、 １１７…はんだペースト、 １１９…はんだボール、 １２１…フラックス、 １２３…第１貫通部、 １２４…第１金属部材、 １２５…第３貫通部、 １２６…第３金属部材、 １２７…第１端部、 １２９…第３端部、 １３１…第２端部、 １３３…第４端部、 １３５…第１受動部品電極、 １３７…第２受動部品電極、 １３９…受動部品、 １４１…第１貫通部、 １４２…第１金属部材、 １４３…第３貫通部、 １４４…第３金属部材、 １４５…第１端部、 １４７…第３端部、 １４９…はんだペースト、 １５１…第２貫通部、 １５２…第２金属部材、 １５３…第４貫通部、 １５４…第４金属部材、 １５５…第２端部、 １５７ 第４端部

Claims (20)

  1. 第１領域と第２領域とを含む絶縁性樹脂と、
    前記第１領域から前記第２領域に向かう方向と交差する第１方向において、前記第１領域と並ぶ配線と、
    前記第１領域と前記配線との間に設けられた複数の半導体素子であって、前記複数の半導体素子の少なくとも１つが前記配線と電気的に接続された、複数の半導体素子と、
    第１金属部材であって前記第２領域を前記第１方向に貫通する第１貫通部と、前記第１貫通部と接続された第１端部と、を含む第１金属部材と、
    を備え、前記第１方向と交差する第２方向において、前記第１端部の幅は、前記第１貫通部の幅よりも広い半導体装置。
  2. 前記第１端部は、前記第１貫通部と連続しており、
    前記第１貫通部に含まれる材料は、前記第１端部に含まれる材料と同じである請求項１記載の半導体装置。
  3. 前記第２方向における前記第１金属部材の幅は、前記第１方向において階段状に変化している請求項１または２に記載の半導体装置。
  4. 第１絶縁領域を含む有機絶縁膜をさらに備え、
    前記第１絶縁領域は、前記第１方向において前記第２領域と並び、
    前記第１貫通部は、前記第１絶縁領域を貫通している請求項１〜３のいずれか１つに記載の半導体装置。
  5. 第１絶縁領域を含む有機絶縁膜と、第２金属部材と、をさらに備え、
    前記第１絶縁領域は、前記第１方向において、前記第２領域と並び、
    前記第２金属部材は、前記第１絶縁領域を前記第１方向に貫通する第２貫通部と、前記第２貫通部と接続された第２端部と、を含む請求項１〜３のいずれか１つに記載の半導体装置。
  6. 前記第２貫通部は、前記第１貫通部と接している請求項５記載の半導体装置。
  7. 前記絶縁性樹脂は、前記第１方向において前記第２領域と並ぶ第３領域を備え、
    前記第２貫通部は、前記第３領域を貫通している請求項５または６に記載の半導体装置。
  8. 前記第２端部は、前記第２貫通部と連続しており、
    前記第２貫通部に含まれる材料は、前記第２端部に含まれる材料と同一である請求項５〜７のいずれか１つに記載の半導体装置。
  9. 前記第２貫通部および前記第２端部に含まれる材料の融点は、前記第１貫通部および前記第１端部に含まれる材料の融点よりも低い請求項５〜８のいずれか１つに記載の半導体装置。
  10. 前記第２貫通部および前記第２端部は、スズを含む請求項５〜９のいずれか１つに記載の半導体装置。
  11. 前記第１貫通部および前記第１端部は、スズを含む請求項１〜１０のいずれか１つに記載の半導体装置。
  12. 前記第１端部は前記配線と電気的に接続されている請求項１〜１１のいずれか１つに記載の半導体装置。
  13. 前記第２領域を前記第１方向に貫通する第３貫通部と、前記第３貫通部と接続された第３端部と、を含む第３金属部材をさらに備え、
    前記第２方向において、前記第３端部の幅は、前記第３貫通部の幅よりも広い請求項１〜１２のいずれか１つに記載の半導体装置。
  14. 前記第３端部は、前記第３貫通部と連続しており、
    前記第３貫通部に含まれる材料は、前記第３端部に含まれる材料と同一である請求項１３記載の半導体装置。
  15. 前記第１金属部材に含まれる材料は、前記第３金属部材に含まれる材料と同一である請求項１３または１４に記載の半導体装置。
  16. 第１受動部品電極と、第２受動部品電極と、を有する受動部品をさらに備え、
    前記第１端部に前記第１受動部品電極が接続され、
    前記第３端部に前記第２受動部品電極が接続された請求項１３〜１５のいずれか１つに記載の半導体装置。
  17. 第４金属部材をさらに備え、
    前記第４金属部材は、前記第３領域を前記第１方向に貫通する第４貫通部と、前記第４貫通部と接続された第４端部と、を含む請求項１３〜１６のいずれか１つに記載の半導体装置。
  18. 前記第４貫通部は、前記第３貫通部と接している請求項１７記載の半導体装置。
  19. 前記第１端部は球状であり、
    前記第１端部の径は、前記第１貫通部の径よりも大きい請求項１〜１８のいずれか１つに記載の半導体装置。
  20. 絶縁性樹脂と複数の半導体素子とを含み、前記絶縁性樹脂に第１方向に延在する貫通孔が設けられた被加工品を準備する工程と、
    液状の導電材料を前記貫通孔に供給し、前記導電材料の一部を前記貫通孔の内部に位置させ、前記導電材料の別の一部を前記貫通孔から流れ出させる工程と、
    前記導電材料を固状に変化させることで、前記一部から前記貫通孔の内部に設けられた貫通部を形成し、前記別の一部から前記貫通部と連続した端部を形成する工程と、
    を備え、
    前記第１方向と交差する第２方向において、前記端部の幅は、前記貫通部の幅よりも広い半導体装置の製造方法。
JP2014114223A 2014-06-02 2014-06-02 半導体装置及びその製造方法 Pending JP2015228455A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014114223A JP2015228455A (ja) 2014-06-02 2014-06-02 半導体装置及びその製造方法
US14/692,108 US20150348937A1 (en) 2014-06-02 2015-04-21 Semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014114223A JP2015228455A (ja) 2014-06-02 2014-06-02 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2015228455A true JP2015228455A (ja) 2015-12-17

Family

ID=54702683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014114223A Pending JP2015228455A (ja) 2014-06-02 2014-06-02 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20150348937A1 (ja)
JP (1) JP2015228455A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6317629B2 (ja) * 2014-06-02 2018-04-25 株式会社東芝 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5599744A (en) * 1995-02-06 1997-02-04 Grumman Aerospace Corporation Method of forming a microcircuit via interconnect
US8829663B2 (en) * 2007-07-02 2014-09-09 Infineon Technologies Ag Stackable semiconductor package with encapsulant and electrically conductive feed-through
KR100945285B1 (ko) * 2007-09-18 2010-03-03 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조 방법
TW200952142A (en) * 2008-06-13 2009-12-16 Phoenix Prec Technology Corp Package substrate having embedded semiconductor chip and fabrication method thereof
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
KR101047485B1 (ko) * 2009-10-29 2011-07-08 삼성전기주식회사 전자소자 내장형 인쇄회로기판
KR101119303B1 (ko) * 2010-01-06 2012-03-20 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP5904556B2 (ja) * 2010-03-03 2016-04-13 ジョージア テック リサーチ コーポレイション 無機インターポーザ上のパッケージ貫通ビア（ｔｐｖ）構造およびその製造方法
US8476135B2 (en) * 2011-05-27 2013-07-02 Stats Chippac Ltd. Integrated circuit packaging system with vertical interconnects and method of manufacture thereof
KR101840447B1 (ko) * 2011-08-09 2018-03-20 에스케이하이닉스 주식회사 반도체 패키지 및 이를 갖는 적층 반도체 패키지
US8946072B2 (en) * 2012-02-02 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. No-flow underfill for package with interposer frame
US9263377B2 (en) * 2012-11-08 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures with dams encircling air gaps and methods for forming the same
US9209151B2 (en) * 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof
US9281284B2 (en) * 2014-06-20 2016-03-08 Freescale Semiconductor Inc. System-in-packages having vertically-interconnected leaded components and methods for the fabrication thereof
US10453785B2 (en) * 2014-08-07 2019-10-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming double-sided fan-out wafer level package

Also Published As

Publication number Publication date
US20150348937A1 (en) 2015-12-03

Similar Documents

Publication Publication Date Title
JP6263573B2 (ja) 積層電子デバイスとその製造方法
US9929130B2 (en) Chip on chip attach (passive IPD and PMIC) flip chip BGA using new cavity BGA substrate
US20180114786A1 (en) Method of forming package-on-package structure
US6611055B1 (en) Leadless flip chip carrier design and structure
US10522453B2 (en) Substrate structure with filling material formed in concave portion
US9768142B2 (en) Mechanisms for forming bonding structures
US20130215586A1 (en) Wiring substrate
JP2017152646A (ja) 電子部品、電子装置及び電子機器
WO2011086613A1 (ja) 半導体装置及びその製造方法
US10475741B2 (en) Chip
KR20100133303A (ko) 반도체 장치 및 그 제조 방법
CN105702658A (zh) 半导体封装件及其制法
JP2009152503A (ja) 半導体装置及びその製造方法
JP4494249B2 (ja) 半導体装置
US20140191386A1 (en) Semiconductor package and fabrication method thereof
JP2007123443A (ja) 回路基板、半導体装置、及び半導体装置の製造方法
US20130256915A1 (en) Packaging substrate, semiconductor package and fabrication method thereof
US9240391B2 (en) Semiconductor device
KR20100065785A (ko) 모세관 현상을 통한 반도체 소자의 상호연결 방법
JP2008294330A (ja) チップ内蔵基板
JP2015228455A (ja) 半導体装置及びその製造方法
JP2004146728A (ja) 半導体装置とその製造方法
TWI607530B (zh) 封裝裝置與其製作方法
JP6317629B2 (ja) 半導体装置
JPWO2016199437A1 (ja) 半導体装置