KR101613525B1 - 피오피 타입의 인쇄회로기판 및 그 제조 방법 - Google Patents

피오피 타입의 인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101613525B1
KR101613525B1 KR1020140138812A KR20140138812A KR101613525B1 KR 101613525 B1 KR101613525 B1 KR 101613525B1 KR 1020140138812 A KR1020140138812 A KR 1020140138812A KR 20140138812 A KR20140138812 A KR 20140138812A KR 101613525 B1 KR101613525 B1 KR 101613525B1
Authority
KR
South Korea
Prior art keywords
layer
pattern
seed
resin layer
post
Prior art date
Application number
KR1020140138812A
Other languages
English (en)
Inventor
심재철
유명민
Original Assignee
주식회사 심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 심텍 filed Critical 주식회사 심텍
Priority to KR1020140138812A priority Critical patent/KR101613525B1/ko
Application granted granted Critical
Publication of KR101613525B1 publication Critical patent/KR101613525B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

트렌치 공법을 이용하여 포스트 범프와 접속 패드를 동시에 형성함으로써, 미스얼라인 발생을 미연에 방지할 수 있는 피오피 타입의 인쇄회로기판 및 그 제조 방법에 대하여 개시한다.
본 발명에 따른 피오피 타입의 인쇄회로기판은 상면의 중앙 부분을 노출시키는 리세스를 갖는 수지층; 상기 수지층의 가장자리 부분에 배치되며, 상기 수지층의 상면 및 하면을 관통하도록 형성된 포스트 범프; 상기 포스트 범프 상에 적층 형성된 포스트 범프 단자; 상기 수지층의 상면 중앙 부분에 배치되며, 상기 수지층의 상면 및 하면을 관통하도록 형성되어, 상기 리세스 내로 돌출 형성된 접속 패드; 상기 수지층의 하면에 부착되는 프리프레그층; 상기 프리프레그층의 가장자리 부분에 배치되며, 상기 프리프레그층의 상면 및 하면을 관통하여 상기 포스트 범프와 전기적으로 연결된 관통 비아; 및 상기 프리프레그층의 하면에 형성되어, 상기 관통 비아와 전기적으로 연결된 회로패턴;을 포함하는 것을 특징으로 한다.

Description

피오피 타입의 인쇄회로기판 및 그 제조 방법{PACKAGE ON PACKAGE TYPE PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME}
본 발명은 인쇄회로기판 및 그 제조 방법에 관한 것으로, 보다 상세하게는 수지층 상에 트렌치 가공을 실시하여 트렌치 홀을 형성한 후, 트렌치 홀의 내부를 도금 공정으로 매립하여 포스트 범프와 동시에 매립패턴 및 범프의 이중층 구조를 갖는 접속 패드를 동시에 형성하는 것에 의해 미스얼라인(mis-align) 발생을 미연에 방지할 수 있는 피오피 타입의 인쇄회로기판 및 그 제조 방법에 관한 것이다.
최근, 전기 및 전자 제품의 고성능화로 전자기기들의 부피는 경량화되고 무게는 가벼워지는 경박 단소화의 요구에 부합하여 반도체 패키지의 박형화, 고밀도 및 고실장화가 중요한 요소로 부각되고 있다.
현재, 컴퓨터, 노트북과 모바일폰 등은 기억 용량의 증가에 따라 대용량의 램(Random Access Memory) 및 플래쉬 메모리(Flash Memory)와 같이 칩의 용량은 증대되고 있지만, 패키지는 소형화되는 경향이 두드러지고 있는 상황이다.
따라서, 핵심 부품으로 사용되는 패키지의 크기는 소형화되는 경향으로 연구 및 개발되고 있으며, 한정된 크기의 기판에 더 많은 수의 패키지를 실장하기 위한 여러 가지 기술들이 제안 및 연구되고 있다.
종래의 패키지 온 패키지(package on package, 이하 피오피로 약칭함.) 타입의 적층 반도체 패키지는 상부 기판에 상부 반도체 칩을 상부 금속 와이어로 와이어 본딩한 후, 상부 반도체 칩이 실장된 상부 기판 상에 에폭시 몰딩 화합물(epoxy molding compound)을 몰딩한 상부 반도체 패키지와, 하부 기판에 하부 반도체 칩을 플립 칩 본딩한 하부 반도체 패키지를 솔더 볼을 이용하여 실장하였다. 그러나, 종래의 피오피 타입의 적층 반도체 패키지는 하부 반도체 패키지 상에 상부 반도체 패키지를 적층하는 구조로 실장이 이루어지기 때문에 부품의 부피를 감소시키고, 밀집도를 향상시키는 데 한계가 있었다.
이하, 첨부된 도면을 참조하여 종래에 따른 피오피 타입의 인쇄회로기판 제조 방법에 대하여 설명하도록 한다.
도 1 내지 도 3은 종래에 따른 피오피 타입의 인쇄회로기판 제조 방법을 나타내 공정 단면도이다.
도 1에 도시된 바와 같이, 수지층(10)에 상부 회로패턴(20), 하부 회로패턴(30) 및 관통 비아(40)를 형성한다. 이때, 상부 회로패턴(20)은 수지층(10)의 상면(10a)에 매립되는 형태로 형성되어, 상부 회로패턴(20)의 상측이 외부로 노출되고, 하부 회로패턴(30)은 수지층(10)의 하면(10b)에 형성되며, 관통 비아(40)는 수지층(10)의 내부에 삽입 배치되어 상부 및 하부 회로패턴(20, 30)을 전기적으로 연결한다.
이후, 도 2에 도시된 바와 같이, 수지층(10)의 상면(10a) 및 하면(10b)을 덮는 마스크(M)를 형성한다. 다음으로, 마스크(M)를 선택적으로 노광하여, 수지층(10)의 상면(10a)에 배치되는 상부 회로패턴(20)의 일부를 노출시키는 개구(G)를 형성한다.
도 3에 도시된 바와 같이, 마스크(도 2의 M)를 이용한 도금 공정으로 개구(도 2의 G) 내에 범프(50)를 형성한다. 이에 따라, 범프(50)는 상부 회로패턴(20) 상에 적층되는 형태로 형성된다.
다음으로, 수지층(10)으로부터 마스크를 제거한다. 이에 따라, 상부 회로패턴(20) 및 범프(50)가 외부로 노출된다.
다음으로, 수지층(10)의 하면(10b)에 하부 회로패턴(30)의 일부를 노출시키는 솔더 마스크 패턴(60)을 형성한다.
상술한 과정으로 제조되는 종래에 따른 피오피 타입의 인쇄회로기판의 경우, 수지층(10)의 상면(10a)에 매립 구조로 형성되는 상부 회로패턴(20) 상에 범프50()를 형성할 시, 마스크(M)를 노광하여 개구(G)를 형성하고 있으나, 이 경우 노광 장비 및 기판의 수, 팽창 및 공정 상의 문제로 인하여 상부 회로패턴(20)과 범프(50) 간에 미스 얼라인이 발생하는 문제가 발생하고 있다.
관련 선행문헌으로는 대한민국 공개특허 제10-2013-0047080(2013.05.08. 공개)가 있으며, 상기 문헌에는 메탈 포스트를 구비한 회로기판 제조 방법 및 그 제조방법에 의해 제조된 회로기판이 기재되어 있다.
본 발명의 목적은 수지층 상에 트렌치 가공을 실시하여 트렌치 홀을 형성한 후, 트렌치 홀의 내부를 도금 공정으로 매립하여 포스트 범프와 동시에 매립패턴 및 범프의 이중층 구조를 갖는 접속 패드를 동시에 형성하는 것에 의해 미스얼라인(mis-align) 발생을 미연에 방지할 수 있음과 더불어, 수지층 상에 별도의 솔더 마스크를 형성하는 것이 불필요하여 기존의 문제점인 PSR(photo solder resist) 변색 불량을 미연에 차단할 수 있는 피오피 타입의 인쇄회로기판 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 피오피 타입의 인쇄회로기판은 상면의 중앙 부분을 노출시키는 리세스를 갖는 수지층; 상기 수지층의 가장자리 부분에 배치되며, 상기 수지층의 상면 및 하면을 관통하도록 형성된 포스트 범프; 상기 포스트 범프 상에 적층 형성된 포스트 범프 단자; 상기 수지층의 상면 중앙 부분에 배치되며, 상기 수지층의 상면 및 하면을 관통하도록 형성되어, 상기 리세스 내로 돌출 형성된 접속 패드; 상기 수지층의 하면에 부착되는 프리프레그층; 상기 프리프레그층의 가장자리 부분에 배치되며, 상기 프리프레그층의 상면 및 하면을 관통하여 상기 포스트 범프와 전기적으로 연결된 관통 비아; 및 상기 프리프레그층의 하면에 형성되어, 상기 관통 비아와 전기적으로 연결된 회로패턴;을 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 피오피 타입의 인쇄회로기판 제조 방법은 (a) 수지층의 상면 상에 제1 씨드층 및 제1 금속층을 차례로 부착한 후, 상기 수지층의 하면을 트렌치 가공하여, 제1 트렌치 홀 및 제2 트렌치 홀을 형성하는 단계; (b) 상기 수지층의 제1 및 제2 트렌치 홀 내에 포스트 범프 및 접속 패드를 형성하는 단계; (c) 상기 제1 씨드층, 포스트 범프 및 접속 패드가 형성된 수지층의 하면에 프리프레그층, 접착제층, 제2 씨드층 및 제2 금속층을 차례로 부착한 후, 상기 제1 및 제2 금속층을 제거하는 단계; (d) 상기 제2 씨드층, 접착제층 및 프리프레그층의 일부와 상기 수지층의 상면 일부를 각각 제거하여, 상기 포스트 범프 및 접속 패드를 각각 노출시키는 관통 홀 및 리세스를 각각 형성하는 단계; 및 (e) 상기 포스트 범프 상에 적층되는 포스트 범프 단자와, 상기 관통 홀 내에 배치되어, 상기 포스트 범프와 전기적으로 연결된 관통 비아 및 상기 관통 비아와 전기적으로 연결된 회로패턴을 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 따른 피오피 타입의 인쇄회로기판 및 그 제조 방법은 수지층 상에 트렌치 가공을 실시하여 트렌치 홀을 형성한 후, 트렌치 홀의 내부를 도금 공정으로 매립하여 포스트 범프와 동시에 매립패턴 및 범프의 이중층 구조를 갖는 접속 패드를 동시에 형성하는 것에 의해 미스얼라인(mis-align) 발생을 미연에 방지할 수 있음과 더불어, 수지층 상에 별도의 솔더 마스크를 형성하는 것이 불필요하여 기존의 문제점인 PSR(photo solder resist) 변색 불량을 미연에 차단할 수 있다.
도 1 내지 도 3은 종래에 따른 피오피 타입의 인쇄회로기판 제조 방법을 나타내 공정 단면도이다.
도 4는 본 발명의 일 실시예에 따른 피오피 타입의 인쇄회로기판을 나타낸 단면도이다.
도 5는 본 발명의 일 실시예에 따른 적층 패키지를 나타낸 단면도이다.
도 6 내지 도 19는 본 발명의 일 실시예에 따른 피오피 타입의 인쇄회로기판 제조 방법을 나타낸 공정 단면도이다.
도 20 내지 도 26은 본 발명의 다른 실시예에 따른 피오피 타입의 인쇄회로기판 제조 방법을 나타낸 공정 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 피오피 타입의 인쇄회로기판 및 그 제조 방법에 관하여 상세히 설명하면 다음과 같다.
도 4는 본 발명의 일 실시예에 따른 피오피 타입의 인쇄회로기판을 나타낸 단면도이다.
도 4를 참조하면, 도시된 본 발명의 일 실시예에 따른 피오피 타입의 인쇄회로기판(100)은 수지층(110), 포스트 범프(120), 포스트 범프 단자(130), 접속 패드(125), 프리프레그층(140), 관통 비아(150) 및 회로패턴(160)을 포함한다.
수지층(110)은 인쇄회로기판(100)의 몸체를 이루는 부분으로 상면(110a) 및 하면(110b)을 가지며, 상면(110a)의 중앙 부분을 노출시키는 리세스(R)를 갖는다. 이때, 수지층(110)은 열경화성 수지 및 광경화성 수지 중 1종 이상의 재질로 형성되며, 구체적으로는 ABF(Ajinomoto build up film), Smitomo 7751 등을 제시할 수 있다.
포스트 범프(120)는 수지층(110)의 가장자리 부분에 배치되며, 수지층(110)의 상면(110a) 및 하면(110b)을 관통하도록 형성된다. 이러한 포스트 범프(120)는 금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 티타늄(Ti), 알루미늄(Al) 및 크롬(Cr) 중 1종 이상의 재질로 형성될 수 있으며, 이 중 구리(Cu)를 이용하는 것이 바람직하다. 이때, 도면으로 상세히 나타내지는 않았지만, 포스트 범프(120)는 복수개가 수지층(110)의 네 가장자리를 따라 2열 또는 3열 등으로 배열될 수 있다.
포스트 범프 단자(130)는 포스트 범프(120) 상에 적층 형성된다. 이때, 포스트 범프 단자(130)는 포스트 범프(120) 상에 적층 형성된 제1 씨드 패턴(132)과, 제1 씨드 패턴(132) 상에 적층되어, 제1 씨드 패턴(132)과 동일한 폭을 갖도록 형성된 포스트 범프 패드(134)를 갖는다. 이러한 포스트 범프 단자(130)는 포스트 범프(120)와 동종 또는 이종 재질로 형성될 수 있다.
접속 패드(125)는 수지층(110)의 상면(110a) 중앙 부분에 배치되며, 수지층(110)의 상면(110a) 및 하면(110b)을 관통하도록 형성되어, 리세스(R) 내로 돌출 형성된다. 이러한 접속 패드(125)는 수지층(110)의 내부에 매립되는 매립패턴(125a)과, 매립패턴(125a) 상에 적층 형성되어 리세스(R)의 바닥면으로부터 돌출 형성된 범프(125b)를 갖는다. 이때, 도면으로 상세히 나타내지는 않았지만, 접속 패드(125)는 수지층(110)의 상면(110a) 중앙 부분에 복수개가 매트릭스 형태(matrix shape)로 배열될 수 있다.
이때, 포스트 범프(120)는 50 ~ 200㎛의 제1 높이(t1)를 갖고, 접속 패드(125)는 제1 높이(t1) 보다 낮은 30 ~ 150㎛의 제2 높이(t2)를 갖는다. 접속 패드(125)를 포스트 범프(120)에 비하여 낮은 높이로 형성해야 접속 패드(125)를 매개로 수지층(110)의 리세스(R) 내에 반도체 칩(미도시)을 플립 방식으로 실장하는 것이 가능해질 수 있기 때문이다.
특히, 포스트 범프(120)와 접속 패드(125)는 각각의 일단과 반대되는 타단이 수지층(110)의 하면(110b)과 동일 선상에 배치되는데, 이는 포스트 범프(120)와 접속 패드(125)를 트렌치 가공에 의해 동일한 공정으로 동시에 형성하는데 기인한 것이다.
도면으로 상세히 나타내지는 않았지만, 종래에 따른 피오피 타입의 인쇄회로기판은 수지층의 상면 내부에 상부 회로 회로패턴이 매립되고, 수지층 상에 마스크를 형성한 후, 마스크를 범프 형성 영역만을 선택적으로 노광 및 현상 공정으로 제거하여 개구를 형성한 다음 구리 도금으로 범프를 형성하였는데, 이 경우 상부 회로패턴 상에 범프를 형성할 시, 노광 장치 및 기판의 수, 팽창 및 공정 상의 문제로 인해 상부 회로패턴과 범프 간의 미스 얼라인이 발생하는 문제가 있었다.
이와 달리, 본 발명에 따른 피오피 타입의 인쇄회로기판(100)은 수지층(110) 상에 트렌치 가공을 실시하여 트렌치 홀을 형성한 후, 트렌치 홀의 내부를 도금 공정으로 매립하여 포스트 범프(120)와 동시에 매립패턴(125a) 및 범프(125b)의 이중층 구조를 갖는 접속 패드(125)를 동시에 형성하는 것에 의해 미스얼라인(mis-align) 발생을 미연에 방지할 수 있음과 더불어, 수지층(110) 상에 별도의 솔더 마스크를 형성하는 것이 불필요하여 기존의 문제점인 PSR(photo solder resist) 변색 불량을 미연에 차단할 수 있다. 즉, 본 발명에서는 접속 패드(125)의 매립패턴(125a) 및 범프(125b)가 도금에 의해 동시에 형성되므로, 상호 간의 설계 마진을 고려할 필요가 없게 되어, 미스얼라인(mis-align) 발생을 원천적으로 차단할 수 있게 된다.
프리프레그층(140)은 상면(140a) 및 하면(140b)을 가지며, 그의 상면(140a)이 수지층(110)의 하면(110b)에 부착된다. 이때, 프리프레그층(140)은 글래스 파이버(glass fiber)가 함침된 프리프레그로 형성된다. 이와 같이, 글래스 파이버가 함침된 프리프레그를 이용할 경우, 고강도의 확보로 박형으로 제작하더라도 인쇄회로기판(100)에 휨(warpage) 불량이 발생하는 것을 미연에 방지할 수 있게 된다.
관통 비아(150)는 프리프레그층(140)의 가장자리 부분에 배치되며, 프리프레그층(140)의 상면(140a) 및 하면(140b)을 관통하여 포스트 범프(120)와 전기적으로 연결된다. 이러한 관통 비아(150)는 프리프레그층(140)의 가장자리 일부를 드릴링 공정으로 제거하여 관통 홀(미도시)을 형성한 후, 관통 홀 내에 무전해/전해동 등의 방식에 의해 전기적으로 도통시키는 방식으로 형성될 수 있다. 이러한 관통 비아(150)는 프리프레그층(140)의 내부에 삽입 배치되어, 일단은 포스트 범프(120)와 전기적으로 연결되고, 타단은 프리프레그층(140)의 하면(140b)에 배치되는 회로패턴(160)과 전기적으로 연결된다.
이러한 관통 비아(150)는 프리프레그층(140)의 가장자리 부분에 배치되는 것이 바람직하나, 이에 제한되는 것은 아니며, 프리프레그층(140)의 중앙 부분에 배치될 수도 있고, 가장자리 부분과 중앙 부분에 각각 배치될 수도 있다.
이때, 도 4에서는 관통 비아(150)가 포스트 범프(120)와 중첩된 하면에만 형성된 것으로 도시하였으나, 이는 예시적인 것에 불과한 것으로 관통 비아(150)의 경우 포스트 범프(120)와 중첩된 하면과 더불어 접속 패드(125)와 중첩된 하면에도 형성될 수도 있을 뿐만 아니라, 관통 비아(150)는 스택 비아(stack via) 형태 뿐만 아니라 다중 층간 접속법(staggered via)의 형태로 형성하는 것도 가능하다.
회로패턴(160)은 프리프레그층(140)의 하면(140b)에 형성되어, 관통 비아(150)와 전기적으로 연결된다. 이러한 회로패턴(160)은 프리프레그층(140)의 하면(140b) 가장자리 부분과 중앙 부분에 각각 배치될 수 있다. 이러한 회로패턴(160)은 프리프레그층(140)의 가장자리에 배치되는 관통 비아(150)로부터 연장되어, 프리프레그층(140)의 하면 중앙 부분으로 연장될 수 있으나, 반드시 이에 제한되는 것은 아니다.
또한, 본 발명의 일 실시예에 따른 피오피 타입의 인쇄회로기판(100)은 솔더 마스크 패턴(170) 및 접착제층(180)을 더 포함할 수 있다.
솔더 마스크 패턴(170)은 관통 비아(150)의 일부는 노출시키고, 회로패턴(160) 및 접착제층(180)을 덮도록 형성된다. 이러한 솔더 마스크 패턴(170)의 재질로는 PSR(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등에서 선택될 수 있다.
접착제층(180)은 프리프레그층(140)의 하면(140b)과 회로패턴(160) 사이에 부착되어, 관통 비아(150)의 일부를 노출시킨다. 이러한 접착제층(180)은 프리프레그층(140)과 회로패턴(160) 간의 접착력을 강화하기 위한 목적으로 부착된다. 이러한 접착제층(180)의 재질로는 폴리에스테르, 폴리우레탄, 아크릴, EVA(ethylene co-vinyl acetate), PVAc(polyvinyl acetate) 등에서 선택된 어느 하나가 이용될 수 있다.
전술한 본 발명의 일 실시예에 따른 피오피 타입의 인쇄회로기판은 수지층 상에 트렌치 가공을 실시하여 트렌치 홀을 형성한 후, 트렌치 홀의 내부를 도금 공정으로 매립하여 포스트 범프와 동시에 매립패턴 및 범프의 이중층 구조를 갖는 접속 패드를 동시에 형성하는 것에 의해 미스얼라인(mis-align) 발생을 미연에 방지할 수 있음과 더불어, 수지층 상에 별도의 솔더 마스크를 형성하는 것이 불필요하여 기존의 문제점인 PSR(photo solder resist) 변색 불량을 미연에 차단할 수 있다.
한편, 도 5는 본 발명의 일 실시예에 따른 적층 패키지를 나타낸 단면도이다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 적층 패키지(300)는 하부 인쇄회로기판(100), 하부 반도체 칩(220) 및 상부 반도체 패키지(200)를 포함한다.
하부 인쇄회로기판(100)은 도 4에서 도시하고 설명한 피오피 타입 인쇄회로기판(도 4의 100)과 실질적으로 동일한바, 그 설명은 생략하도록 한다.
하부 반도체 칩(220)은 하부 인쇄회로기판(100)의 접속 패드(125) 상에 플립 칩 본딩된다. 이때, 하부 반도체 칩(220)은 그의 본딩 패드(미도시)가 하부 인쇄회로기판(100)의 상면과 마주보는 페이스-다운 타입(face down type)으로 배치되어 하부 인쇄회로기판(100)의 접속 패드(125)와 솔더 범프(250)를 매개로 플립 칩 본딩된다.
상부 반도체 패키지(200)는 하부 인쇄회로기판(100)의 포스트 범프 단자(130) 상에 실장된다. 이때, 상부 반도체 패키지(200)는 상부 인쇄회로기판(210)과, 상부 인쇄회로기판(210) 상에 부착된 상부 반도체 칩(225)과, 상부 인쇄회로기판(210)과 상부 반도체 칩(225)을 전기적으로 연결하는 금속 와이어(230)와, 상부 인쇄회로기판(210)의 하면에 부착되어, 하부 인쇄회로기판(100)의 포스트 범프 단자(130)에 접속되는 외부접속단자(240)와, 상부 반도체 칩(225) 및 금속 와이어(230)를 포함한 상부 인쇄회로기판(210)의 상면을 덮는 봉지 부재(260)를 포함한다.
이때, 외부접속단자(240)는 상부 인쇄회로기판(210)의 하면에 배치되는 볼 랜드(미도시)와 하부 인쇄회로기판(100)의 포스트 범프 단자(130) 사이에 개재된다.
봉지부재(260)는, 일 예로, 에폭시 몰딩 화합물(epoxy molding compound)이 이용될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시예에 따른 피오피 타입의 인쇄회로기판 제조 방법에 대하여 설명하도록 한다.
도 6 내지 도 19는 본 발명의 일 실시예에 따른 피오피 타입의 인쇄회로기판 제조 방법을 나타낸 공정 단면도이다.
도 6에 도시된 바와 같이, 수지층(110)의 상면(110a) 상에 제1 씨드층(11) 및 제1 금속층(10)을 차례로 부착한다. 이때, 수지층(110)은 열경화성 수지 및 광경화성 수지 중 1종 이상의 재질로 형성되며, 구체적으로는 ABF(Ajinomoto build up film), Smitomo 7751 등을 제시할 수 있다.
다음으로, 도 7에 도시된 바와 같이, 수지층(110)의 하면(110b)을 트렌치 가공하여, 제1 트렌치 홀(T1) 및 제2 트렌치 홀(T2)을 형성한다. 이때, 제1 트렌치 홀(T1)은 수지층(110)의 하면(110b) 가장자리 부분을 관통하도록 수지층(110)의 상면(110a) 및 하면(110b)을 제거하고, 제2 트렌치 홀(T2)은 수지층(110)의 하면(110b) 중앙 부분의 일부만을 제거한다. 이에 따라, 수지층(110)의 상면(110a) 중앙 부분에 배치되는 제1 씨드층(11)은 외부로 노출되지 않는데 반해, 수지층(110)의 상면(110a) 가장자리 부분에 배치되는 제1 씨드층(11)은 그의 일부가 외부로 노출된다.
도 8에 도시된 바와 같이, 일부가 노출된 제1 씨드층(11)을 매개로 한 도금 공정을 실시하여 수지층(110)의 제1 및 제2 트렌치 홀(T1, T2) 내부와 수지층(110)의 하면(110b)을 덮는 트렌치 매립 도금층(120a)을 형성한다. 이러한 트렌치 매립 도금층(120a)은 전해 도금, 무전해 도금, 스퍼터링 증착, 구리 페이스트법 등에 의해 형성될 수 있다.
도 9에 도시된 바와 같이, 수지층(110)의 하면(110b)을 덮는 트렌치 매립 도금층(도 8의 120a)의 일부를 에칭하여, 수지층(110)의 제1 트렌치 홀(도 8의 T1)의 내부와 제2 트렌치 홀(도 8의 T2)의 내부에 각각 배치되는 포스트 범프(120) 및 접속 패드(125)를 형성한다. 이러한 접속 패드(125)는 수지층(110)의 내부에 매립되는 매립패턴(도 4의 125a)과, 매립패턴 상에 적층 형성되어 리세스(R)의 바닥면으로부터 돌출 형성된 범프(도 4의 125b)를 갖는다.
이때, 종래에는 수지층의 상면 내부에 상부 회로 회로패턴이 매립되고, 수지층 상에 마스크를 형성한 후, 마스크를 범프 형성 영역만을 선택적으로 노광 및 현상 공정으로 제거하여 개구를 형성한 다음 구리 도금으로 범프를 형성하였는데, 이 경우 상부 회로패턴 상에 범프를 형성할 시, 노광 장치 및 기판의 수, 팽창 및 공정 상의 문제로 인해 상부 회로패턴과 범프 간의 미스 얼라인이 발생하는 문제가 있었다.
이와 달리, 본 발명에 따른 피오피 타입의 인쇄회로기판(100)은 수지층(110) 상에 트렌치 가공을 실시하여 트렌치 홀을 형성한 후, 트렌치 홀의 내부를 도금 공정으로 매립하여 포스트 범프(120)와 동시에 매립패턴 및 범프의 이중층 구조를 갖는 접속 패드(125)를 동시에 형성하는 것에 의해 미스얼라인(mis-align) 발생을 미연에 방지할 수 있음과 더불어, 수지층(110) 상에 별도의 솔더 마스크를 형성하는 것이 불필요하여 기존의 문제점인 PSR(photo solder resist) 변색 불량을 미연에 차단할 수 있다. 즉, 본 발명에서는 접속 패드(125)의 매립패턴 및 범프가 도금에 의해 동시에 형성되므로, 상호 간의 설계 마진을 고려할 필요가 없게 되어, 미스얼라인(mis-align) 발생을 원천적으로 차단할 수 있게 된다.
다음으로, 제1 씨드층(11), 포스트 범프(120) 및 접속 패드(125)가 형성된 수지층(110)의 하면(110b)에 프리프레그층(140), 접착제층(180), 제2 씨드층(21) 및 제2 금속층(20)을 차례로 배치시킨다.
도 10에 도시된 바와 같이, 프리프레그층(140), 접착제층(180), 제2 씨드층(21) 및 제2 금속층(20)을 열 압착 방식으로 제1 씨드층(11), 포스트 범프(120) 및 접속 패드(125)가 형성된 수지층(110)의 하면(110b)에 부착시킨다. 이때, 프리프레그층(140), 접착제층(180), 제2 씨드층(21) 및 제2 금속층(20)은 일괄적으로 열 압착하여 부착하는 것이 바람직하나, 개별적으로 부착하는 것도 가능하다.
도 11에 도시된 바와 같이, 제1 및 제2 금속층(도 10의 10, 20)을 선택적으로 제거하여 제1 및 제2 금속층 하부의 제1 및 제2 씨드층(11, 21)을 각각 노출시킨다. 이때, 제1 및 제2 금속층은 제1 및 제2 씨드층(11, 21)으로부터 물리적으로 떼어내는 방식으로 제거할 수 있으나, 이에 제한되는 것은 아니며 기계적 연마, 화학적 에칭 등의 방식으로 제거하는 것도 가능하다.
다음으로, 도 12에 도시된 바와 같이, 제1 씨드층(11) 상에 범프 패드 형성 영역은 노출시키고 포스트 범프 패드 형성 영역을 덮는 제1 마스크 패턴(M1)과 제2 씨드층(21)의 전면을 덮는 제2 마스크 패턴(M2)을 형성한다.
도 13에 도시된 바와 같이, 제1 및 제2 마스크 패턴(도 12의 M1, M2)을 이용하여 접속 패드 형성 영역에 배치되는 제1 씨드층(11)만을 선택적으로 제거한다.
다음으로, 제1 및 제2 마스크 패턴을 제거한다.
도 14에 도시된 바와 같이, 제2 씨드층(21), 접착제층(180) 및 프리프레그층(140)의 일부와 수지층(110)의 상면(110a) 일부를 각각 제거하여, 포스트 범프(120) 및 접속 패드(125)를 각각 노출시키는 관통 홀(H) 및 리세스(R)를 형성한다. 이러한 관통 홀(H) 및 리세스(R)는 레이저 드릴링으로 프리프레그층(140) 및 수지층(110)의 일부를 각각 제거하는 것에 의해 형성될 수 있다. 이에 따라, 접속 패드(125)는 그 일부가 리세스(R)의 외부로 돌출되고, 포스트 범프(120)는 그 일부가 외부로 노출된다.
도 15에 도시된 바와 같이, 포스트 범프 형성 영역은 노출시키고, 리세스(R)를 갖는 수지층(110)과 제1 씨드층(11)의 상부를 덮는 제3 마스크 패턴(M3)과, 관통 홀(H) 및 회로패턴 형성 영역은 노출시키고, 제2 씨드층(21)을 덮는 제4 마스크 패턴(M4)을 형성한다.
다음으로, 도 16에 도시된 바와 같이, 제3 및 제4 마스크 패턴(M3, M4)에 의해 노출되는 제1 씨드층(11) 및 제2 씨드층(21)을 이용한 도금 공정으로 포스트 범프(120) 상에 적층되는 포스트 범프 패드(134)와, 관통 홀(도 15의 H) 내에 배치되어, 포스트 범프(120)와 전기적으로 연결된 관통 비아(150) 및 관통 비아(150)와 전기적으로 연결된 회로패턴(160)을 형성한다.
도 17에 도시된 바와 같이, 제3 및 제4 마스크 패턴(도 16의 M3, M4)을 제거하여 포스트 범프 패드(134), 관통 비아(150) 및 회로패턴(160)을 노출시킨다.
이때, 관통 비아(150)는 프리프레그층(140)의 내부에 삽입 배치되어, 일단은 포스트 범프(120)와 전기적으로 연결되고, 타단은 프리프레그층(140)의 하면에 배치되는 회로패턴(160)과 전기적으로 연결된다. 이러한 관통 비아(150)는 프리프레그층(140)의 가장자리 부분에 배치되는 것이 바람직하나, 이에 제한되는 것은 아니며, 프리프레그층(140)의 중앙 부분에 배치될 수도 있고, 가장자리 부분과 중앙 부분에 각각 배치될 수도 있다.
회로패턴(160)은 프리프레그층(140)의 하면(140b)에 형성되어, 관통 비아(150)와 전기적으로 연결된다. 이러한 회로패턴(160)은 프리프레그층(140)의 하면(140b) 가장자리 부분과 중앙 부분에 각각 배치될 수 있다. 이러한 회로패턴(160)은 프리프레그층(140)의 가장자리에 배치되는 관통 비아(150)로부터 연장되어, 프리프레그층(140)의 하면(140b) 중앙 부분으로 연장될 수 있으나, 반드시 이에 제한되는 것은 아니다.
다음으로, 도 18에 도시된 바와 같이, 포스트 범프 패드(132)의 외측으로 노출된 제1 씨드층(도 17의 11)과, 관통 비아(150) 및 회로패턴(160)의 외측으로 노출된 제2 씨드층(도 17의 21)을 선택적으로 각각 제거하여 제1 씨드 패턴(132) 및 제2 씨드 패턴(162)을 형성한다. 이러한 제1 및 제2 씨드층의 제거는 플래시 에칭이 이용될 수 있다.
이에 따라, 포스트 범프(120) 상에는 제1 씨드 패턴(132)과, 제1 씨드 패턴(132) 상에 적층되어, 제1 씨드 패턴(132)과 동일한 폭을 갖는 포스트 범프 패드(134)가 차례로 적층된 포스트 범프 단자(130)가 형성된다.
또한, 제2 씨드 패턴(162)은 관통 비아(150) 및 회로패턴(160)과 중첩된 상부에 배치되며, 접착제층(180)의 일부가 노출된다. 이에 따라, 회로패턴(160)은 제2 씨드 패턴(162)과 제2 씨드 패턴(162) 상에 적층되어, 제2 씨드 패턴(162)과 동일한 폭을 갖는 금속 패턴(164)이 차례로 적층된 이중층 구조를 갖는다.
도 19에 도시된 바와 같이, 관통 비아(150)의 일부는 노출시키고, 회로패턴(160) 및 접착제층(180)을 덮는 솔더 마스크 패턴(170)을 형성한다. 이러한 솔더 마스크 패턴(170)은 PSR(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등이 이용될 수 있다.
이상으로, 본 발명의 일 실시예에 따른 피오피 타입의 인쇄회로기판 제조 방법이 종료될 수 있다.
한편, 도 20 내지 도 26은 본 발명의 다른 실시예에 따른 피오피 타입의 인쇄회로기판 제조 방법을 나타낸 공정 순서도이다. 이때, 본 발명의 다른 실시예에 따른 피오피 타입의 인쇄회로기판 제조 방법은 관통 홀 및 리세스 형성 단계까지는 본 발명의 일 실시예에 따른 피오피 타입의 인쇄회로기판 제조 방법과 동일한 방식으로 진행되므로, 중복 설명은 생략하고, 관통 홀 및 리세스 형성 단계 이후부터 설명하도록 한다.
도 20에 도시된 바와 같이, 리세스(R)를 갖는 수지층(110)과 제1 씨드층(11)의 전체를 덮는 제3 마스크 패턴(M3)과, 관통 홀(H) 및 회로패턴 형성 영역은 노출시키고, 제2 씨드층(21)을 덮는 제4 마스크 패턴(M4)을 형성한다.
다음으로, 도 21에 도시된 바와 같이, 제4 마스크 패턴(M4)에 의해 노출되는 제2 씨드층(21)을 이용한 도금 공정으로 관통 홀(H) 내에 배치되어, 포스트 범프(120)와 전기적으로 연결된 관통 비아(150) 및 관통 비아(150)와 전기적으로 연결된 회로패턴(160)을 형성한다.
도 22에 도시된 바와 같이, 제3 및 제4 마스크 패턴(도 21의 M3, M4)을 제거하여 제1 씨드층(11), 제2 씨드층(21), 관통 비아(150) 및 회로패턴(160)을 노출시킨다.
이때, 관통 비아(150)는 프리프레그층(140)의 내부에 삽입 배치되어, 일단은 포스트 범프(120)와 전기적으로 연결되고, 타단은 프리프레그층(140)의 하면에 배치되는 회로패턴(160)과 전기적으로 연결된다. 이러한 관통 비아(150)는 프리프레그층(140)의 가장자리 부분에 배치되는 것이 바람직하나, 이에 제한되는 것은 아니며, 프리프레그층(140)의 중앙 부분에 배치될 수도 있고, 가장자리 부분과 중앙 부분에 각각 배치될 수도 있다.
회로패턴(160)은 프리프레그층(140)의 하면(140b)에 형성되어, 관통 비아(150)와 전기적으로 연결된다. 이러한 회로패턴(160)은 프리프레그층(140)의 하면(140b) 가장자리 부분과 중앙 부분에 각각 배치될 수 있다. 이러한 회로패턴(160)은 프리프레그층(140)의 가장자리에 배치되는 관통 비아(150)로부터 연장되어, 프리프레그층(140)의 하면(140b) 중앙 부분으로 연장될 수 있으나, 반드시 이에 제한되는 것은 아니다.
다음으로, 도 23에 도시된 바와 같이, 포스트 범프 형성 영역은 노출시키고, 리세스(R)를 갖는 수지층(110)과 제1 씨드층(11)의 상부를 덮는 제5 마스크 패턴(M5)과, 회로패턴(160) 및 제2 씨드층(21)을 덮는 제6 마스크 패턴(M6)을 형성한다.
도 24에 도시된 바와 같이, 제5 마스크 패턴(M5)에 의해 노출되는 제1 씨드층(11)을 이용한 도금 공정으로 포스트 범프 영역 형성에 대응하여 포스트 범프(120)와 전기적으로 연결되는 포스트 범프 패드(134)를 형성한다.
이때, 본 발명의 다른 실시예의 경우, 일 실시예와 다르게, 회로패턴을 형성하는 단계와 포스트 범프 단자를 형성하는 단계를 이원화하여 실시하기 때문에, 각각의 마스크 두께를 조절하여 회로패턴(160)의 두께와 포스트 범프 패드(134)의 두께를 서로 상이한 두께로 설계 변경하는 것이 가능하므로, 포스트 범프 패드(134)의 두께를 필요에 따라 자유롭게 조절할 수 있게 된다.
다음으로, 제5 및 제6 마스크 패턴(M5, M6)을 제거한다. 이러한 제5 및 제6 마스크 패턴(M5, M6)을 제거하는 것에 의해, 제1 씨드층(11), 회로패턴(160) 및 제2 씨드층(21)이 외부로 노출된다.
도 25에 도시된 바와 같이, 포스트 범프 패드(132)의 외측으로 노출된 제1 씨드층(도 24의 11)과, 관통 비아(150) 및 회로패턴(160)의 외측으로 노출된 제2 씨드층(도 24의 21)을 선택적으로 각각 제거하여 제1 씨드 패턴(132) 및 제2 씨드 패턴(162)을 형성한다. 이러한 제1 및 제2 씨드층의 제거는 플래시 에칭이 이용될 수 있다.
이에 따라, 포스트 범프(120) 상에는 제1 씨드 패턴(132)과, 제1 씨드 패턴(132) 상에 적층되어, 제1 씨드 패턴(132)과 동일한 폭을 갖는 포스트 범프 패드(134)가 차례로 적층된 포스트 범프 단자(130)가 형성된다.
또한, 제2 씨드 패턴(162)은 관통 비아(150) 및 회로패턴(160)과 중첩된 상부에 배치되며, 접착제층(180)의 일부가 노출된다. 이에 따라, 회로패턴(160)은 제2 씨드 패턴(162)과 제2 씨드 패턴(162) 상에 적층되어, 제2 씨드 패턴(162)과 동일한 폭을 갖는 금속 패턴(164)이 차례로 적층된 이중층 구조를 갖는다.
도 26에 도시된 바와 같이, 관통 비아(150)의 일부는 노출시키고, 회로패턴(160) 및 접착제층(180)을 덮는 솔더 마스크 패턴(170)을 형성한다. 이러한 솔더 마스크 패턴(170)은 PSR(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등이 이용될 수 있다.
이상으로, 본 발명의 다른 실시예에 따른 피오피 타입의 인쇄회로기판 제조 방법이 종료될 수 있다.
본 발명의 다른 실시예에 따른 인쇄회로기판 제조 방법은, 일 실시예와 마찬가지로, 미스얼라인(mis-align) 발생을 미연에 방지할 수 있음과 더불어 PSR(photo solder resist) 변색 불량을 미연에 차단할 수 있을 뿐만 아니라, 마스크 두께를 조절하여 회로패턴(160)의 두께와 포스트 범프 패드(134)의 두께를 서로 상이한 두께로 설계 변경하는 것이 가능하므로, 포스트 범프 패드(134)의 두께를 필요에 따라 자유롭게 조절할 수 있다.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
100 : 인쇄회로기판 110 : 수지층
120 : 포스트 범프 125 : 접속 패드
125a : 매립패턴 125b : 범프
130 : 포스트 범프 단자 132 : 제1 씨드 패턴
134 : 포스트 범프 패드 140 : 프리프레그층
150 : 관통 비아 160 : 회로패턴
162 : 제2 씨드 패턴 164 : 금속 패턴
170 : 솔더 마스크 패턴 180 : 접착제층
R : 리세스 H : 관통 홀

Claims (18)

  1. 상면의 중앙 부분을 노출시키는 리세스를 갖는 수지층;
    상기 수지층의 가장자리 부분에 배치되며, 상기 수지층의 상면 및 하면을 관통하도록 형성된 포스트 범프;
    상기 포스트 범프 상에 적층 형성된 포스트 범프 단자;
    상기 수지층의 상면 중앙 부분에 배치되며, 상기 수지층의 상면 및 하면을 관통하도록 형성되어, 상기 리세스 내로 돌출 형성된 접속 패드;
    상기 수지층의 하면에 부착되는 프리프레그층;
    상기 프리프레그층의 가장자리 부분에 배치되며, 상기 프리프레그층의 상면 및 하면을 관통하여 상기 포스트 범프와 전기적으로 연결된 관통 비아; 및
    상기 프리프레그층의 하면에 형성되어, 상기 관통 비아와 전기적으로 연결된 회로패턴;을 포함하는 것을 특징으로 하는 피오피 타입의 인쇄회로기판.
  2. 제1항에 있어서,
    상기 수지층은
    열경화성 수지 및 광경화성 수지 중 1종 이상의 재질로 형성된 것을 특징으로 하는 피오피 타입의 인쇄회로기판.
  3. 제1항에 있어서,
    상기 포스트 범프는
    50 ~ 200㎛의 제1 높이(t1)를 갖고, 상기 접속 패드는 상기 제1 높이(t1) 보다 낮은 30 ~ 150㎛의 제2 높이(t2)를 갖는 것을 특징으로 하는 피오피 타입의 인쇄회로기판.
  4. 제1항에 있어서,
    상기 포스트 범프와 접속 패드는
    각각의 일단과 반대되는 타단이 상기 수지층의 하면과 동일 선상에 배치되는 것을 특징으로 하는 피오피 타입의 인쇄회로기판.
  5. 제1항에 있어서,
    상기 접속 패드는
    상기 수지층의 내부에 매립되는 매립패턴과,
    상기 매립패턴 상에 적층 형성되어, 상기 리세스의 바닥면으로부터 돌출 형성된 범프를 갖는 것을 특징으로 하는 피오피 타입의 인쇄회로기판.
  6. 제1항에 있어서,
    상기 포스트 범프 단자는
    상기 포스트 범프 상에 적층 형성된 제1 씨드 패턴과,
    상기 제1 씨드 패턴 상에 적층되어, 상기 제1 씨드 패턴과 동일한 폭을 갖도록 형성된 포스트 범프 패드를 갖는 것을 특징으로 하는 피오피 타입의 인쇄회로기판.
  7. 제1항에 있어서,
    상기 프리프레그층은
    글래스 파이버(glass fiber)가 함침된 프리프레그로 형성된 것을 특징으로 하는 피오피 타입의 인쇄회로기판.
  8. 제1항에 있어서,
    상기 인쇄회로기판은
    상기 프리프레그층의 하면과 상기 회로패턴 사이에 부착되어, 상기 관통 비아의 일부를 노출시키는 접착제층과,
    상기 관통 비아의 일부는 노출시키고, 상기 회로패턴 및 접착제층을 덮는 솔더 마스크 패턴을 더 포함하는 것을 특징으로 하는 피오피 타입의 인쇄회로기판.
  9. (a) 수지층의 상면 상에 제1 씨드층 및 제1 금속층을 차례로 부착한 후, 상기 수지층의 하면을 트렌치 가공하되, 상기 수지층의 하면 가장자리 부분을 관통하여, 상기 제1 씨드층의 일부를 노출시키는 제1 트렌치 홀과, 상기 수지층의 하면 중앙 부분의 일부를 제거하는 제2 트렌치 홀을 형성하는 단계;
    (b) 상기 수지층의 제1 및 제2 트렌치 홀 내에 포스트 범프 및 접속 패드를 형성하는 단계;
    (c) 상기 제1 씨드층, 포스트 범프 및 접속 패드가 형성된 수지층의 하면에 프리프레그층, 접착제층, 제2 씨드층 및 제2 금속층을 차례로 부착한 후, 상기 제1 및 제2 금속층을 제거하는 단계;
    (d) 상기 제2 씨드층, 접착제층 및 프리프레그층의 일부와 상기 수지층 상의 제1 씨드층 및 상기 수지층의 상면 일부를 각각 제거하여, 상기 포스트 범프 및 접속 패드를 각각 노출시키는 관통 홀 및 리세스를 각각 형성하는 단계; 및
    (e) 상기 포스트 범프 상에 적층되는 포스트 범프 단자와, 상기 관통 홀 내에 배치되어, 상기 포스트 범프와 전기적으로 연결된 관통 비아 및 상기 관통 비아와 전기적으로 연결된 회로패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 피오피 타입의 인쇄회로기판 제조 방법.
  10. 제9항에 있어서,
    상기 수지층은
    열경화성 수지 및 광경화성 수지 중 1종 이상의 재질로 형성하는 것을 특징으로 하는 피오피 타입의 인쇄회로기판 제조 방법.
  11. 삭제
  12. 제9항에 있어서,
    상기 (b) 단계는,
    (b-1) 상기 제1 트렌치 홀에 의해 노출된 제1 씨드층을 매개로 도금 공정을 실시하여, 상기 수지층의 제1 및 제2 트렌치 홀 내부와 수지층의 하면을 덮는 트렌치 매립 도금층을 형성하는 단계와,
    (b-2) 상기 수지층의 하면을 덮는 트렌치 매립 도금층의 일부를 에칭하여, 상기 수지층의 제1 트렌치 홀의 내부와 제2 트렌치 홀의 내부에 각각 배치되는 포스트 범프 및 접속 패드를 형성하는 단계를 포함하는 것을 특징으로 하는 피오피 타입의 인쇄회로기판 제조 방법.
  13. 제9항에 있어서,
    상기 (d) 단계는
    (d-1) 상기 제1 씨드층 상에 접속 패드 형성 영역은 노출시키고 포스트 범프 패드 형성 영역을 덮는 제1 마스크 패턴과, 상기 제2 씨드층의 전면을 덮는 제2 마스크 패턴을 형성하는 단계와,
    (d-2) 상기 제1 및 제2 마스크 패턴을 이용하여 접속 패드 형성 영역에 배치되는 제1 씨드층만을 선택적으로 제거한 후, 상기 제1 및 제2 마스크 패턴을 제거하는 단계와,
    (d-3) 상기 제2 씨드층, 접착제층 및 프리프레그층의 일부와 수지층의 상면 일부를 각각 제거하여, 상기 포스트 범프 및 접속 패드를 각각 노출시키는 관통 홀 및 리세스를 형성하는 단계를 포함하는 것을 특징으로 하는 피오피 타입의 인쇄회로기판 제조 방법.
  14. 제13항에 있어서,
    상기 (e) 단계는
    (e-1) 상기 포스트 범프 형성 영역은 노출시키고, 리세스를 갖는 수지층과 제1 씨드층의 상부를 덮는 제3 마스크 패턴과, 상기 관통 홀 및 회로패턴 형성 영역은 노출시키고, 상기 제2 씨드층을 덮는 제4 마스크 패턴을 형성하는 단계와,
    (e-2) 상기 제3 및 제4 마스크 패턴에 의해 노출되는 제1 씨드층 및 제2 씨드층을 이용한 도금 공정으로 포스트 범프 상에 적층되는 포스트 범프 패드와, 관통 홀 내에 배치되어, 상기 포스트 범프와 전기적으로 연결된 관통 비아 및 상기 관통 비아와 전기적으로 연결된 회로패턴을 형성하는 단계와,
    (e-3) 상기 제3 및 제4 마스크 패턴을 제거하여, 포스트 범프 패드, 관통 비아 및 회로패턴을 노출시키는 단계와,
    (e-4) 상기 포스트 범프 패드의 외측으로 노출된 제1 씨드층과, 상기 관통 비아 및 회로패턴의 외측으로 노출된 제2 씨드층을 선택적으로 각각 제거하여 제1 씨드 패턴 및 제2 씨드 패턴을 형성하는 단계를 포함하는 것을 특징으로 피오피 타입의 인쇄회로기판 제조 방법.
  15. 제13항에 있어서,
    상기 (e) 단계는
    (e-1) 상기 리세스를 갖는 수지층과 제1 씨드층의 전체를 덮는 제3 마스크 패턴과, 상기 관통 홀 및 회로패턴 형성 영역은 노출시키고, 상기 제2 씨드층을 덮는 제4 마스크 패턴을 형성하는 단계와,
    (e-2) 상기 제4 마스크 패턴에 의해 노출되는 제2 씨드층을 이용한 도금 공정으로 관통 홀 내에 배치되어, 상기 포스트 범프와 전기적으로 연결된 관통 비아 및 관통 비아와 전기적으로 연결된 회로패턴을 형성하는 단계와,
    (e-3) 상기 제3 및 제4 마스크 패턴을 제거하는 단계와,
    (e-4) 상기 제3 및 제4 마스크 패턴을 제거하여 제1 씨드층, 제2 씨드층, 관통 비아 및 회로패턴을 노출시키는 단계와,
    (e-5) 상기 포스트 범프 형성 영역은 노출시키고, 상기 리세스를 갖는 수지층과 제1 씨드층의 상부를 덮는 제5 마스크 패턴과, 상기 회로패턴 및 제2 씨드층을 덮는 제6 마스크 패턴을 형성하는 단계와,
    (e-6) 상기 제5 마스크 패턴에 의해 노출되는 제1 씨드층을 이용한 도금 공정으로 포스트 범프 영역 형성에 대응하여 제1 씨드층을 매개로 포스트 범프와 전기적으로 연결되는 포스트 범프 패드를 형성하는 단계를 포함하는 것을 특징으로 하는 피오피 타입의 인쇄회로기판 제조 방법.
  16. 제15항에 있어서,
    상기 (e) 단계는
    (e-7) 상기 제5 및 제6 마스크 패턴을 제거하는 단계와,
    (e-8) 상기 포스트 범프 패드의 외측으로 노출된 제1 씨드층과, 상기 관통 비아 및 회로패턴의 외측으로 노출된 제2 씨드층을 선택적으로 각각 제거하여 제1 씨드 패턴 및 제2 씨드 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 피오피 타입의 인쇄회로기판 제조 방법.
  17. 제14항 및 제16항 중 어느 한 항에 있어서,
    상기 (e-4) 단계 또는 상기 (e-8) 단계에서,
    상기 제1 및 제2 씨드 패턴을 형성하는 것에 의해,
    상기 포스트 범프 상에 제1 씨드 패턴과, 상기 제1 씨드 패턴 상에 적층되어, 상기 제1 씨드 패턴과 동일한 폭을 갖는 포스트 범프 패드가 차례로 적층된 포스트 범프 단자와,
    상기 제2 씨드 패턴과 상기 제2 씨드 패턴 상에 적층되어, 상기 제2 씨드 패턴과 동일한 폭을 갖는 금속 패턴이 차례로 적층된 회로패턴이 형성되는 것을 특징으로 하는 피오피 타입의 인쇄회로기판 제조 방법.
  18. 제9항에 있어서,
    상기 (e) 단계 이후,
    (f) 상기 관통 비아의 일부는 노출시키고, 상기 회로패턴 및 접착제층을 덮는 솔더 마스크 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 피오피 타입의 인쇄회로기판 제조 방법.
KR1020140138812A 2014-10-15 2014-10-15 피오피 타입의 인쇄회로기판 및 그 제조 방법 KR101613525B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140138812A KR101613525B1 (ko) 2014-10-15 2014-10-15 피오피 타입의 인쇄회로기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140138812A KR101613525B1 (ko) 2014-10-15 2014-10-15 피오피 타입의 인쇄회로기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR101613525B1 true KR101613525B1 (ko) 2016-04-20

Family

ID=55917633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140138812A KR101613525B1 (ko) 2014-10-15 2014-10-15 피오피 타입의 인쇄회로기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101613525B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10347585B2 (en) 2017-10-20 2019-07-09 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
WO2021080305A1 (ko) * 2019-10-21 2021-04-29 엘지이노텍 주식회사 인쇄회로기판
WO2021112499A1 (ko) * 2019-12-04 2021-06-10 엘지이노텍 주식회사 인쇄회로기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100749141B1 (ko) 2006-01-11 2007-08-14 삼성전기주식회사 패키지 온 패키지 기판 및 그 제조방법
KR100792352B1 (ko) 2006-07-06 2008-01-08 삼성전기주식회사 패키지 온 패키지의 바텀기판 및 그 제조방법
JP2012204662A (ja) 2011-03-25 2012-10-22 Furukawa Electric Co Ltd:The 配線基板およびその製造方法ならびに半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100749141B1 (ko) 2006-01-11 2007-08-14 삼성전기주식회사 패키지 온 패키지 기판 및 그 제조방법
KR100792352B1 (ko) 2006-07-06 2008-01-08 삼성전기주식회사 패키지 온 패키지의 바텀기판 및 그 제조방법
JP2012204662A (ja) 2011-03-25 2012-10-22 Furukawa Electric Co Ltd:The 配線基板およびその製造方法ならびに半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10347585B2 (en) 2017-10-20 2019-07-09 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
WO2021080305A1 (ko) * 2019-10-21 2021-04-29 엘지이노텍 주식회사 인쇄회로기판
WO2021112499A1 (ko) * 2019-12-04 2021-06-10 엘지이노텍 주식회사 인쇄회로기판

Similar Documents

Publication Publication Date Title
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
US8067695B2 (en) Wiring board and method of manufacturing the same
KR101168263B1 (ko) 반도체 패키지 및 그 제조 방법
KR101824342B1 (ko) 반도체 소자 패키지 어셈블리 및 그 형성방법
US8004089B2 (en) Semiconductor device having wiring line and manufacturing method thereof
US7045391B2 (en) Multi-chips bumpless assembly package and manufacturing method thereof
US20100139962A1 (en) Wiring board and method of manufacturing the same
US20090134528A1 (en) Semiconductor package, electronic device including the semiconductor package, and method of manufacturing the semiconductor package
JP5795196B2 (ja) 半導体パッケージ
JP2013162128A (ja) パッケージ−オン−パッケージタイプの半導体パッケージ及びその製造方法
US9204546B2 (en) Circuit board and manufacturing method thereof
US20120104598A1 (en) Package structure having embedded semiconductor component and fabrication method thereof
KR102194722B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
US20150115469A1 (en) Semiconductor substrate and method for manufacturing the same
US20230033515A1 (en) Semiconductor device package and method for manufacturing the same
US9462704B1 (en) Extended landing pad substrate package structure and method
KR20140022255A (ko) 반도체 패키지
KR101691566B1 (ko) 매입형 상호접속체를 구비하는 보강 봉입체를 포함하는 집적회로 패키징 시스템 및 그 제조 방법
KR20090069852A (ko) 패키지용 기판 및 그 제조방법
KR101613525B1 (ko) 피오피 타입의 인쇄회로기판 및 그 제조 방법
KR101510037B1 (ko) 구리 호일을 이용한 임베디드 타입의 인쇄회로기판 및 그 제조 방법과, 그 적층 패키지
KR101959864B1 (ko) 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법
US11508673B2 (en) Semiconductor packaging substrate, fabrication method and packaging process thereof
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
KR102643331B1 (ko) 임베디드 패키지 구조 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant