CN117677204A - 半导体结构、半导体结构的制造方法和半导体器件 - Google Patents

Abstract

本公开实施例涉及半导体领域，提供一种半导体结构、半导体结构的制造方法和半导体器件，半导体结构包括：基板，所述基板具有凹槽和供电引脚；存储模块，位于所述凹槽内；所述存储模块包括在第一方向堆叠的多个存储芯片，所述第一方向平行于所述凹槽的底面；每个所述存储芯片内具有供电信号线，所述多个存储芯片中的至少一者具有供电布线层，所述供电布线层与所述供电信号线电连接；导电部，与所述供电布线层和所述供电引脚相连。本公开实施例至少可以提高半导体结构的性能。

Description

半导体结构、半导体结构的制造方法和半导体器件

技术领域

本公开属于半导体领域，具体涉及一种半导体结构、半导体结构的制造方法和半导体器件。

背景技术

为提高半导体结构的集成度，可以在同一封装结构内放置一个以上的存储芯片。HBM(High Bandwidth Memory，高带宽内存)是一款新型的内存。以HBM为代表的存储芯片堆叠技术，将原本一维的存储器布局扩展到三维，即将很多个存储芯片堆叠在一起并进行封装，从而大幅度提高了存储芯片的密度，并实现了大容量和高位宽。

然而，随着堆叠层数的增加，HBM的性能有待提升。

发明内容

本公开实施例提供一种半导体结构、半导体结构的制造方法和半导体器件，至少有利于提高半导体结构的性能。

根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，其中，半导体结构包括：基板，所述基板具有凹槽和供电引脚；存储模块，位于所述凹槽内；所述存储模块包括在第一方向堆叠的多个存储芯片，所述第一方向平行于所述凹槽的底面；每个所述存储芯片内具有供电信号线，所述多个存储芯片中的至少一者具有供电布线层，所述供电布线层与所述供电信号线电连接；导电部，与所述供电布线层和所述供电引脚相连。

根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构的制造方法，制造方法包括：提供基板，所述基板具有凹槽和供电引脚；提供存储模块，所述存储模块包括在第一方向堆叠的多个存储芯片；每个所述存储芯片内具有供电信号线，所述多个存储芯片中的至少一者具有供电布线层，所述供电布线层与所述供电信号线电连接；将所述存储模块放置在所述凹槽内，并使所述第一方向平行于所述凹槽的底面；通过导电部连接所述供电布线层和所述供电引脚。

根据本公开一些实施例，本公开实施例又一方面还提供一种半导体器件，半导体器件，包括：电路板；基板，所述基板具有凹槽和供电引脚；所述基板设置在所述电路板上；存储模块，位于所述凹槽内；所述存储模块包括在第一方向堆叠的多个存储芯片，所述第一方向平行于所述凹槽的底面；每个所述存储芯片内具有供电信号线，所述多个存储芯片中的至少一者具有供电布线层，所述供电布线层与所述供电信号线电连接；导电部，与所述供电布线层和所述供电引脚相连。

本公开实施例提供的技术方案至少具有以下优点：多个存储芯片的堆叠方向平行于基板，因此，多个存储芯片的通信距离相同，从而利于统一通信延时，且提高运行速率。此外，存储芯片内的供电布线层可以将供电信号线引出至存储芯片外，从而实现有线供电。有线供电的稳定性、可靠性较高。此外，将存储模块埋入基板的凹槽内，凹槽能够对存储模块起到限位作用，从而提高封装效果。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了一种半导体结构的示意图；

图2、图5、图7分别示出了本公开一实施例提供的不同半导体结构的剖面图；

图3、图6、图8分别示出了本公开一实施例提供的不同半导体结构的俯视图；

图4、图9、图10分别示出了本公开一实施例提供的不同存储芯片的有源面的示意图；

图11-图12示出了本公开另一实施例提供的半导体结构的制造方法中各步骤对应的结构示意图；

图13本公开又一实施例提供的半导体器件的示意图。

具体实施方式

参考图1，由背景技术可知，HBM的性能有待提升。经分析发现，主要原因在于：HBM的多个存储芯片200的排列方向垂直于基板300的上表面。当堆叠层数较多时，最上层的存储芯片200和最下层的存储芯片200与逻辑芯片400的通信距离相差较大，导致不同的存储芯片200与逻辑芯片400的通信延时相差较大，从而影响产品的运行速率。此外，存储芯片200的封装方式和供电方式均会影响半导体结构的性能。

本公开实施例提供一种半导体结构，多个存储芯片在平行于基板的凹槽底面的方向上堆叠设置，因此，多个存储芯片与逻辑芯片的距离相同，有利于统一通信延时，且提高运行速率。此外，导电部连接在供电布线层和供电引脚之间，从而实现对存储芯片的有线供电，可靠性更高。此外，存储模块埋入基底，从而有利于提高结构的稳定性。

下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开实施例而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开实施例所要求保护的技术方案。

如图2-图10所示，本公开一实施例提供一种半导体结构，半导体结构包括：基板7，基板7具有凹槽14和供电引脚74；存储模块100，位于凹槽14内；存储模块100包括在第一方向X堆叠的多个存储芯片1，第一方向X平行于凹槽14的底面；每个存储芯片1内具有供电信号线12，多个存储芯片1中的至少一者具有供电布线层2，供电布线层2与供电信号线12电连接；导电部8，与供电布线层2和供电引脚74相连。

这样的设计至少包括以下几个方面的效果：

第一，多个存储芯片1沿平行于凹槽14底面的方向堆叠设置，即多个存储芯片1的排列方向平行于凹槽14底面。也就是说，存储芯片1的侧面朝向凹槽14，由于侧面的面积小，其所占据的凹槽14底面的空间较小，凹槽14能够容纳更多的存储芯片1，进而提高存储容量。值得注意的是，存储芯片1的表面包括相对设置的正面和背面，以及连接在二者之间的侧面，正面、背面的面积大于侧面的面积。

第二，存储模块100位于凹槽14内，即基板7能够包围存储模块100，使得存储模块100的稳定性更高。换言之，即使存储芯片1朝向凹槽14底面的面积较小，但凹槽14能够对存储模块100起到限位作用，因而，结构的强度和稳定性更高。

第三，供电布线层2可以将供电信号线12从存储芯片1的边缘位置引出，且供电布线层2通过导电部8与供电引脚74电连接，从而实现对存储芯片1的有线供电，进而提高电流的稳定性。

以下将结合附图对半导体结构进行详细说明。

首先，需要说明的是，半导体结构内具有第一方向X、第二方向Y和第三方向Z。其中，第一方向X为存储芯片1的堆叠方向；第二方向Y垂直于第一方向X，且平行于逻辑芯片3的上表面，第三方向Z垂直于逻辑芯片3的上表面。

参考图2、图5、图7，多个存储芯片1可以采用混合键合的方式进行堆叠。举例而言，存储芯片1的表面还具有介质层43，相邻存储芯片1的介质层43可以通过分子力等作用力连接在一起。此外，存储芯片1的表面还可以具有键合部42，在升温条件下，相邻键合部42键合连接在一起。也就是说，介质层43为绝缘材料，能够起到隔离作用；键合部42为导电材料，能够起到电气连接的作用。

存储芯片1可以为DRAM(Dynamic Random Access Memory，动态随机存储器)或SRAM(Static Random-Access Memory，静态随机存储器)等芯片。在一些实施例中，相邻存储芯片1的堆叠方式可以均为正面对背面，从而有利于统一存储芯片1的键合步骤，生产工艺更加简单。在一些实施例中，相邻存储芯片1的堆叠方式还可以包括正面对正面，或背面对背面。在一个实施例中，存储芯片1的正面可以理解为有源面13，背面可以理解为与有源面13相对的非有源面。

以下将对供电布线层2进行详细说明。

参考图2、图5、图7，供电布线层2远离凹槽14底面的侧面被存储芯片1露出，并与导电部8相连。也就是说，从存储模块100的上侧引出供电布线层2。由于存储模块100的上侧被凹槽14的开口暴露，因此，从存储模块100的上侧引出供电布线层2更简单，且能够灵活设置导电部8。

供电布线层2包括相连的第一布线层21和第二布线层22，第一布线层21在存储芯片1垂直于凹槽14底面的表面延伸，第二布线层22在存储芯片1平行于凹槽14底面的表面延伸，第二布线层22与导电部8相连；第二布线层22在第一方向X上的宽度大于第一布线层21在第一方向X上的宽度。即，第一布线层21位于存储模块100内部，第二布线层22位于存储芯片1远离凹槽14底面的表面，从而被存储模块100所露出。

参考图2、图5、图7，第一布线层21可以位于存储芯片1正面，即沿着存储芯片1的有源面13延伸。因此，在存储芯片1内的元件制造完成后，可以利用原有的后段工艺制造第一布线层21，工艺更加简单。另外，第一布线层21可以只在靠近存储芯片1的有源面13一侧的边缘位置延伸，而无需覆盖整个存储芯片1的有源面13，因此，第一布线层21与存储芯片1的接触面积小，降低第一布线层21的发热量对存储芯片1的影响。

第二布线层22可以作为连接第一布线层21与导电部8的焊盘84，以增大焊接面积，降低焊接难度，并降低供电布线层2与引线81的接触电阻。

在一些实施例中，第二布线层22在第一方向X上的宽度小于或等于存储芯片1在第一方向X上的宽度，从而有利于节约材料，降低生产成本。此外，在第一方向X上，第二布线层22的宽度还可以大于存储芯片1宽度的二分之一，能够保证导电布与第二布线层22具有充足焊接面积。

参考图3-图4、图6、图8-图10。每个供电布线层2包括多条间隔设置的供电布线20，不同供电布线20具有不同的电压信号。示例地，同一供电布线层2的多个供电信号线12在第二方向Y上间隔排布。供电布线层2包括接地布线20G和电源布线20P。

参考图4、图9、图10，图4、图9、图10分别示出了不同存储芯片1的有源面13的示意图，每个存储芯片1内均具有多个供电信号线12，供电信号线12从存储芯片1内引出有源面13，以用于连接供电布线层2。不同供电信号线12具有不同的电压信号，从而为存储芯片1内的元件提供不同的电压信号，比如，数字信号或模拟信号。供电信号线12可以为接地信号线12G或电源信号线12P。不同的接地信号线12G具有不同的电压信号，不同的电源信号线12P具有不同的电压信号。一供电布线20与一供电信号线12电连接，具体地，接地布线20G与接地信号线12G对应电连接，电源布线20P与电源信号线12P对应电连接。

以下将对导电部8进行详细说明。

参考图2、图5、图7，导电部8包括穿孔83和引线81；穿孔83贯穿基板7，并连接在引线81与供电引脚74之间；引线81与供电布线层2连接。即，供电引脚74位于基板7的底面，引线81位于基板7的顶面。穿孔83位于基板7内，从而提高空间利用率；引线81易弯折，能够提高连接导电部8和供电布线层2的灵活性。

在一些实施例中，导电部8还包括转接层82，转接层82位于基板7的上表面，并连接在引线81与穿孔83之间；转接层82在第一方向X上的宽度大于穿孔83在第一方向X上的宽度。即，转接层82能够增加焊接面积，以简化引线81与穿孔83之间的焊接难度。在另一些实施例中，也可以不形成转接层82，引线81直接与穿孔83连接。

需要说明的是，第二布线层22可以与转接层82在同一工艺步骤中形成，从而减少工艺步骤，降低生产成本。

参考图3、图6、图8，导电部8为多个，且一个导电部8与一个供电布线20连接，从而为存储芯片1提供不同的电压信号。即一个供电布线层2与多个导电部8相连。在一些实施例中，与同一供电布线层2相连的多个导电部8可以在第二方向Y上间隔排布，多个导电部8可以与供电布线20在第一方向X上一一对应设置，使得二者的连接工艺更加简单。

举例而言，与同一供电布线层2电连接的转接层82可以在第二方向Y上排成直列，相应地，与同一供电布线层2电连接的穿孔83可以在第二方向Y上排成直列，如此，有利于提高半导体结构的均一性，且有利于节约空间。在另一些实施例中，与同一供电布线层2电连接的转接层82可以在第二方向Y上略有错开，与同一供电布线层2电连接的穿孔83可以在第二方向Y上略有错开，如此，可以增大相邻转接层82、相邻穿孔83之间的距离，以避免产生错误的电连接关系。

以下将对供电布线层2的数量、供电布线层2与导电部8的相对位置关系进行详细说明。

首先需要说明的是，若一个存储芯片1自身具有供电布线层2，则此存储芯片1的至少部分供电信号线12可以直接与自身的供电布线层2连接，即，通过自身的供电布线层2引出。若一个存储芯片1自身不具有供电布线层2，则此存储芯片1的供电信号线12可以通过其他存储芯片1的供电布线层2引出，换言之，此存储芯片1可以通过导电通孔41以及键合部42与其他的存储芯片1建立电连接关系，从而将自身的供电信号线12与其他存储芯片1的供电信号线12电连接，进而与其他存储芯片1的供电布线层2电连接。

在一些实施例中，参考图2、图5、图7，存储模块100首尾两侧的存储芯片1中的至少一者具有供电布线层2；即，存储模块100最外两侧的存储芯片1中的至少一者具有供电布线层2；存储芯片1内具有导电通孔41，导电通孔41与供电信号线12电连接；相邻存储芯片1之间具有键合部42，键合部42与导电通孔41相连；多个存储芯片1的供电信号线12通过导电通孔41和键合部42电连接。

相比于供电布线层2位于存储模块100内中间位置的存储芯片1上，供电布线层2位于存储模块100最外侧的存储芯片1上有利于缩小导电部8的长度，以降低功耗，并降低整个封装体的在第三方向Z上的高度。

示例一，参考图2-图4，图2为剖面图，图3为图2所示的半导体结构的俯视图，为了更加直观，图3仅示出导电部8和供电布线层2，图4示出了图2中具有供电布线层2的存储芯片1的有源面13；存储模块100首尾两侧的存储芯片1中的一者具有供电布线层2，所有存储芯片1的供电信号线12与供电布线层2电连接。

也就是说，所有存储芯片1中具有相同电压信号的供电信号线12导电通过导电通孔41和键合部42电连接在一起，并通过存储模块100最外侧的一个存储芯片1的供电布线层2引出。示例地，导电通孔41包括电源通孔41P和接地通孔41G，键合部42包括电源键合部42P和接地键合部42G，电源通孔41P与电源键合部42P相连，接地通孔41G与接地键合部42G相连。由于供电布线层2的数量较少，从而可以简化供电布线层2与导电部8的连接工艺。

在一些实施例中，所有供电引脚74位于存储模块100的同一侧，并与具有供电布线层2的存储芯片1相邻设置，相应的，所有导电部8位于存储模块100的同一侧，从而可以缩短导电部8的长度，以降低功耗。举例而言，供电引脚74与存储芯片1在第一方向X上排布，多个供电引脚74在第二方向Y上排成直列。

示例二，参考图5-图10，存储模块100首尾两侧的存储芯片1具有供电布线层2。也就是说，可以从存储模块100的最外两侧引出供电信号线12。相比于从存储模块100的一侧引出供电信号线12，从两侧引出供电信号线12能够提供更多的引出位置，从而提升供电的可靠性。

示例地，供电引脚74分为两组，每组供电引脚74分别靠近首尾两侧的存储芯片1，并分别与两个供电布线层2相连。

图5为剖面图，图6为图5所示的半导体结构的俯视图，且图5仅示出导电部8和供电布线层2，图5中最外两侧的存储芯片1的有源面13的示意图与图4相同；参考图4-图6，在一些实施例中，存储模块100包括在第一方向X排布的两个芯片组10，芯片组10均包括多个存储芯片1；同一芯片组10的供电信号线12与其距离最近的供电布线层2电连接。

举例而言，存储模块100包括第一芯片组10a和第二芯片组10b，第一存储芯片1a的所有供电信号线12可以直接与第一存储芯片1a表面的供电布线层2电连接，第一芯片组10a内的其他存储芯片1的供电信号线12通过键合部42和导电通孔41与第一存储芯片1a的供电信号线12电连接，从而可以使得第一芯片组10a的所有供电信号线12从第一存储芯片1a表面的供电布线层2引出。同理，第二存储芯片1b的所有供电信号线12可以直接与第二存储芯片1b表面的供电布线层2电连接，第二芯片组10b内的其他存储芯片1的供电信号线12通过键合部42和导电通孔41与第二存储芯片1b的供电信号线12电连接，从而可以使得第二芯片组10b的所有供电信号线12从第二存储芯片1b表面的供电布线层2引出。由于两个芯片组10的供电信号线12是单独引出的，从而有利于提高供电的稳定性和可靠性。

图7为剖面图，图8为图7所示的半导体结构的俯视图，且图8仅示出导电部8和供电布线层2，图9和图10分别为图7所示的最外两侧的存储芯片1的有源面13的示意图；参考图7-图10，在另一些实施例中，每个存储芯片1具有第一供电信号线组121和第二供电信号线组122，第一供电信号线组121和第二供电信号线组122均包括多个供电信号线12；所有第一供电信号线组121与一供电布线层2电连接；所有第二供电信号线组122与另一供电布线层2电连接。

举例而言，最外两侧的存储芯片1分别为第一存储芯片1a和第二存储芯片1b，第一存储芯片1a的第一供电信号线组121直接与第一存储芯片1a表面的供电布线层2相连，第一存储芯片1a以外的存储芯片1的第一供电信号线组121通过键合部42和导电通孔41与第一存储芯片1a的第一供电信号组121电连接，从而使得所有第一供电信号线12组121都能从第一存储芯片1a表面的供电布线层2引出。同理，第二存储芯片1b的第二供电信号线组122直接与第二存储芯片1b表面的供电布线层2相连，第二存储芯片1b以外的存储芯片1的第二供电信号线组122通过键合部42和导电通孔41与第二存储芯片1b的第二供电信号组122电连接，从而使得所有第二供电信号线组122都能从第二存储芯片1b表面的供电布线层2引出。

也就是说，从存储模块100的两侧分别引出第一信号线组121和第二信号线组122，如此，有利于为引线81提供更充足的连接位置，以增大相邻引线81之间距离，避免发生错误的电连接。

参考图2、图5、图7，半导体结构还包括：逻辑芯片3，位于凹槽14的底面与存储模块100之间；存储芯片1内具有第一无线通信部11；逻辑芯片3内具有第二无线通信部21；第一无线通信部11与第二无线通信部21进行无线通信。

由于多个存储芯片1与逻辑芯片3的距离相同，因此，多个存储芯片1与逻辑芯片3的无线通信的延时保持一致。在一些实施例中，第二无线通信部11位于存储芯片1朝向逻辑芯片3的一侧。由此，可以减小第一无线通信部31与第二无线通信部11之间的距离，从而提升无线通信的质量。

需要说明的是，若多个存储芯片1的排列方向垂直于逻辑芯片3的上表面，则不同层的存储芯片1与逻辑芯片3的通讯延迟相差较大；此外，随着层数增加，用于通讯的硅通孔(TSV，Through-Silicon Vias)的数量会正比例增高，从而牺牲晶圆面积。而本公开实施例中，改变了存储芯片1的堆叠方向和通信方式，从而有利于提高通信质量，还可以节约晶圆面积。

参考图2、图5、图7，存储芯片1的侧面朝向逻辑芯片3设置，侧面的面积较小；而采用无线通信的方式则无需在存储芯片1与逻辑芯片3之间设置有线通信部，从而可以降低工艺难度，还可以为存储芯片1与逻辑芯片3之间的连接结构提供充足的空间位置，以提高二者结构强度。此外，存储模块100的下侧用于进行无线通信，存储模块100的上侧用于布局有线供电路径，从而能够降低有线供电路径中的电流对无线通信部中的线圈产生的电磁干扰，避免信号损失。

在一些实施例中，存储模块100与逻辑芯片3之间还具有粘结层6。即，存储模块100和逻辑芯片3通过胶粘的方式连接在一起，从而构成一个内存芯粒。示例地，粘结层6可以为固晶用胶膜(die attach film，DAF)。粘结工艺较为简单，能够节约成本。此外，粘结层6中还可以掺杂有金属离子，以提高存储模块100和逻辑芯片3的散热效果。在另一些实施例中，存储模块100与逻辑芯片3之间可以具有焊接层(图中未示出)，即存储模块100和逻辑芯片3通过焊接的方式连接在一起。

参考图2、图5、图7，逻辑芯片3与基板7之间还具有焊接凸块71和焊料层72，即逻辑芯片3通过倒装焊接的方式焊接在凹槽14的底面上。如此，基板7可以通过有线方式对逻辑芯片3进行供电以及信号交换，有线方式的可靠性较高。

在一些实施例中，基板7可以选用具有优异散热性能的材料，以增强存储模块100和逻辑芯片3的散热程度。比如基板7的材料可以为有机材料、陶瓷、玻璃等。

参考图2、图5、图7，半导体结构还包括：第一密封层51，环绕存储模块100，并露出存储芯片1和第一布线层21远离凹槽14底面的侧面；第一密封层51能够保护存储模块100不受外界环境的影响，比如抵抗外部湿气、溶剂，还能够抵抗半导体结构安装时的热冲击和机械振动。

半导体结构还包括：第二密封层52，覆盖第二布线层22和至少部分导电部8。示例地，第二密封层52覆盖凹槽14的内壁和基板7的顶面，即覆盖存储模块100、引线81、第二布线层22、转接层82、第一密封层51、焊接凸块71和焊料层72。第二密封层52能够提高保护和隔离效果，以保证半导体结构的性能。

在一个实施例中，第一密封层51与第二密封层52的材料可以相同，例如，第一密封层51和第二密封层52可以是环氧类树脂。

在一个实施例中，第一密封层51与第二密封层52的材料可以不相同，例如，第二密封层52的导热率高于第一密封层51，通过这样的设置，通过引线81引入到第二密封层52中的热量可以更快的传递到外界环境中，降低高温环境对存储模块100的不良影响。

综上，本公开实施例中，多个存储芯片1的排列方向平行于凹槽14的底面，使得凹槽14能够容纳更多的存储芯片1，以提高存储容量。此外，凹槽14能够对存储模块100起到限位作用，避免存储模块100发生倾倒的问题。此外，从凹槽14的开口引出供电布线层2，使得有线供电路径的布局更加简单、灵活。

如图10-图11和图2所示，本公开另一实施例提供一种半导体结构的制造方法，此制造方法可以制造前述实施例提供的半导体结构。有关此半导体结构的详细说明可参考前述实施例。

具体地，参考图10，提供存储模块100，存储模块100包括在第一方向X堆叠的多个存储芯片1；每个存储芯片1内具有供电信号线12，多个存储芯片1中的至少一者具有供电布线层2，供电布线层2与供电信号线12电连接；

举例而言，提供多个存储芯片1；然后通过扇出型晶圆级封装技术(Fan-out WaferLevel Packaging，FOWLP)形成第一布线层21，从而将供电信号线12引到存储模块100的一侧。形成第一布线层21后，将多个存储芯片1堆叠。示例地，各层存储芯片1的供电信号线12通过导电通孔41和键合部42引出到最外侧的存储芯片1上，再通过加工在最外侧的第一布线层21引出到了存储芯片1的边缘。需要说明的是，在键合过程中，存储芯片1水平放置。

参考图11，对存储模块100进行第一模塑工艺，以形成环绕存储模块100的第一密封层51，第一密封层51还露出存储芯片1的侧面和第一布线层21的部分表面；第一模塑工艺后，存储芯片1的侧面形成第二布线层22，第二布线层22与第一布线层21相连。

示例地，将存储模块100旋转90°，以使每个存储芯片1垂直于逻辑芯片3，通过DAF膜固定存储芯片1和逻辑芯片3；通过第一模塑工艺将多个存储模块100重构，形成重构晶圆；通过重布线工艺在重构晶圆顶面沉积第二布线层22和转接层82。对重构晶圆划片，以形成内存芯粒，每个内存芯粒包括一个存储模块100和一个逻辑芯片3。

参考图2，提供基板7，基板7具有凹槽14和供电引脚74；将存储模块100放置在凹槽14内，并使第一方向X平行于凹槽14的底面；通过导电部8连接供电布线层2和供电引脚74。

示例地，将内存芯粒埋入凹槽14内，并通过倒装焊接的方式将内存芯粒焊在凹槽14的底面，将供电布线20通过引线81分别连接到相应的转接层82，实现存储芯片1和基板79之间供电信号的连接。此后，再采用第二模塑工艺形成第二密封层52。

值得注意的是，先后采用两次模塑工艺的原因在于：第一次模塑工艺可以将多个存储模块100连接在一起，因此，后续可以在多个存储模块100上同时形成第二布线层22，从而有利于减少工艺步骤。此外，单个存储模块100的体积较小，多个存储模块100连接在一起后的总体积变大，稳定性更高，不易发生倾倒。此外，第一模塑工艺所形成的第一密封层51能够在后续形成第二布线层22以及倒装焊接等步骤中对存储模块100起到保护和固定作用，避免存储模块100发生坍塌或受到损伤，从而有利于保证存储模块100的性能。此外，先后两次模塑工艺能够提高密封的效果。

如图13所示，本公开又一实施例提供一种半导体器件，此半导体器件可以包括前述实施例中的半导体结构。有关此半导体结构的详细说明可参考前述实施例。

半导体器件包括：电路板9；基板7，基板7具有凹槽14和供电引脚74；基板7设置在电路板9上；存储模块100，位于凹槽14内；存储模块100包括在第一方向X堆叠的多个存储芯片1，第一方向X平行于凹槽14的底面；每个存储芯片1内具有供电信号线12，多个存储芯片1中的至少一者具有供电布线层2，供电布线层2与供电信号线12电连接；导电部8，与供电布线层2和供电引脚74相连。

示例地，基板7通过球栅阵列和外部的电路板9连接，电路板9上可以设置电源，供电引脚74与电路板9上的电源电连接，从而为存储模块100供电。

在本说明书的描述中，参考术语“一些实施例”、“示例地”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

尽管上面已经示出和描述了本公开的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本公开的限制，本领域的普通技术人员在本公开的范围内可以对上述实施例进行变化、修改、替换和变型，故但凡依本公开的权利要求和说明书所做的变化或修饰，皆应属于本公开专利涵盖的范围之内。

Claims (17)

1.一种半导体结构，其特征在于，包括：

基板，所述基板具有凹槽和供电引脚；

存储模块，位于所述凹槽内；所述存储模块包括在第一方向堆叠的多个存储芯片，所述第一方向平行于所述凹槽的底面；每个所述存储芯片内具有供电信号线，所述多个存储芯片中的至少一者具有供电布线层，所述供电布线层与所述供电信号线电连接；

导电部，与所述供电布线层和所述供电引脚相连。

2.根据权利要求1所述的半导体结构，其特征在于，所述供电布线层远离所述凹槽底面的侧面被所述存储芯片露出，并与所述导电部相连。

3.根据权利要求2所述的半导体结构，其特征在于，所述供电布线层包括相连的第一布线层和第二布线层，所述第一布线层在所述存储芯片垂直于所述凹槽底面的表面延伸，所述第二布线层位于所述存储芯片远离凹槽底面的表面；所述第二布线层与所述导电部相连；

所述第二布线层在所述第一方向上的宽度大于所述第一布线层在所述第一方向上的宽度。

4.根据权利要求3所述的半导体结构，其特征在于，所述第二布线层在所述第一方向上的宽度小于或等于所述存储芯片在所述第一方向上的宽度。

5.根据权利要求3所述的半导体结构，其特征在于，还包括：

第一密封层，环绕所述存储模块，并露出所述存储芯片和所述第一布线层远离所述凹槽底面的侧面；

第二密封层，覆盖所述第二布线层和至少部分所述导电部。

6.根据权利要求1所述的半导体结构，其特征在于，

所述存储模块首尾两侧的所述存储芯片中的至少一者具有所述供电布线层；

所述存储芯片内具有导电通孔，所述导电通孔与所述供电信号线电连接；相邻所述存储芯片之间具有键合层，所述键合层与所述导电通孔相连；

多个存储芯片的所述供电信号线通过所述导电通孔和所述键合层与所述供电布线层电连接。

7.根据权利要求6所述的半导体结构，其特征在于，

所述存储模块首尾两侧的所述存储芯片中的一者具有所述供电布线层；所述供电引脚位于所述存储模块的同一侧，并与具有所述供电布线层的所述存储芯片相邻设置；

所有所述存储芯片的所述供电信号线与所述供电布线层电连接。

8.根据权利要求6所述的半导体结构，其特征在于，

所述存储模块首尾两侧的所述存储芯片均具有所述供电布线层；

所述存储模块包括在所述第一方向排布的两个芯片组，所述芯片组均包括多个所述存储芯片；

同一所述芯片组的所述供电信号线与其距离最近的所述供电布线层电连接。

9.根据权利要求6所述的半导体结构，其特征在于，

所述存储模块首尾两侧的所述存储芯片均具有供电布线层；

每个所述存储芯片具有第一供电信号线组和第二供电信号线组，所述第一供电信号线组和所述第二供电信号线组均包括多个所述供电信号线；

所有所述第一供电信号线组与一所述供电布线层电连接；所有所述存储芯片的所述第二供电信号线组与另一所述供电布线层电连接。

10.根据权利要求1所述的半导体结构，其特征在于，

所述导电部包括穿孔和引线；所述穿孔贯穿所述基板，并连接在所述引线与所述供电引脚之间；所述引线与所述供电布线层连接。

11.根据权利要求10所述的半导体结构，其特征在于，

所述导电部还包括转接层，所述转接层位于所述基板的上表面，并连接在所述引线与所述穿孔之间；

所述转接层在所述第一方向上的宽度大于所述穿孔在所述第一方向上的宽度。

12.根据权利要求1所述的半导体结构，其特征在于，

所述供电布线层包括多个电源布线和多个接地布线；所述供电信号线包括多个电源信号线和多个接地信号线；所述电源布线与所述电源信号线电连接，所述接地布线与所述接地信号线电连接；

所述电源布线和所述接地布线在第二方向上交替排列，所述第二方向垂直于所述第一方向，且平行于所述凹槽的底面。

13.根据权利要求1所述的半导体结构，其特征在于，还包括：

逻辑芯片，位于所述凹槽的底面与所述存储模块之间；

所述存储芯片内具有第一无线通信部；

所述逻辑芯片内具有第二无线通信部；

所述第一无线通信部与所述第二无线通信部进行无线通信。

14.根据权利要求13所述的半导体结构，其特征在于，所述逻辑芯片与所述存储模块之间具有粘结层或焊接层。

15.一种半导体结构的制造方法，其特征在于，包括：

提供基板，所述基板具有凹槽和供电引脚；

提供存储模块，所述存储模块包括在第一方向堆叠的多个存储芯片；每个所述存储芯片内具有供电信号线，所述多个存储芯片中的至少一者具有供电布线层，所述供电布线层与所述供电信号线电连接；

将所述存储模块放置在所述凹槽内，并使所述第一方向平行于所述凹槽的底面；

通过导电部连接所述供电布线层和所述供电引脚。

16.根据权利要求15所述的半导体结构的制造方法，其特征在于，

提供所述存储模块，包括：

提供多个所述存储芯片；

在多个所述存储芯片中的至少一者上形成第一供电布线层；

形成所述第一供电布线层后，将多个所述存储芯片堆叠；

将所述存储模块封装在所述凹槽之前，还包括：

对所述存储模块进行第一模塑工艺，以形成环绕所述存储模块的第一密封层，所述第一密封层还露出所述存储芯片和所述第一供电布线层远离所述凹槽底面的侧面；

所述第一模塑工艺后，在所述存储芯片的远离所述凹槽底面的侧面形成第二供电布线层，所述第二供电布线层与所述第一供电布线层相连；

将所述存储模块封装在所述凹槽内，包括：

进行第二模塑工艺，以形成第二密封层，所述第二密封层覆盖所述第二供电布线层和至少部分所述导电部。

17.一种半导体器件，其特征在于，包括：

电路板；

基板，所述基板具有凹槽和供电引脚；所述基板设置在所述电路板上；

存储模块，位于所述凹槽内；所述存储模块包括在第一方向堆叠的多个存储芯片，所述第一方向平行于所述凹槽的底面；每个所述存储芯片内具有供电信号线，所述多个存储芯片中的至少一者具有供电布线层，所述供电布线层与所述供电信号线电连接；

导电部，与所述供电布线层和所述供电引脚相连。