CN106653690B - 一种多尺寸芯片切割工艺 - Google Patents

一种多尺寸芯片切割工艺 Download PDF

Info

Publication number
CN106653690B
CN106653690B CN201710125149.6A CN201710125149A CN106653690B CN 106653690 B CN106653690 B CN 106653690B CN 201710125149 A CN201710125149 A CN 201710125149A CN 106653690 B CN106653690 B CN 106653690B
Authority
CN
China
Prior art keywords
chip
wafer
silicon substrate
substrate material
backside
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710125149.6A
Other languages
English (en)
Other versions
CN106653690A (zh
Inventor
王勇
熊永忠
李一虎
邓小东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Joyou Microchip Technology Co Ltd
Original Assignee
Chengdu Joyou Microchip Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Joyou Microchip Technology Co Ltd filed Critical Chengdu Joyou Microchip Technology Co Ltd
Priority to CN201710125149.6A priority Critical patent/CN106653690B/zh
Publication of CN106653690A publication Critical patent/CN106653690A/zh
Application granted granted Critical
Publication of CN106653690B publication Critical patent/CN106653690B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

本发明公开了一种多尺寸芯片切割工艺，本发明包括以下步骤：A、在晶圆背面涂胶光刻，并双面套刻露出芯片切割道对应的背面硅衬底；B、利用深反应离子刻蚀硅衬底材料；C、晶圆去胶清洗；D、晶圆背面多层金属溅镀；E、晶圆贴膜崩片，分离各种尺寸芯片。本发明的工艺过程简单、高效，可一次性把晶圆上所有不同尺寸，甚至是不规则尺寸的芯片切割分离，为芯片设计优化提供了更多选择性，提高研发成功率，降低成本。同时芯片背面和侧壁被金属层覆盖，可减小射频芯片功耗，提高射频转化效率。

Description

一种多尺寸芯片切割工艺
技术领域
本发明属于微电子技术领域，具体涉及一种多尺寸芯片切割工艺。
背景技术
在目前半导体工艺加工技术中，芯片切割主要有机械圆片切割和激光切割两种。这两种切割方式各有特点，对于机械圆片切割，其属于接触式刀片切割，可以切割不同材料，但是切割道大，只能直线切割；而激光切割属于非接触切割方式，可以编程进行任意形状地切割，切割道小，但是激光切割只能适用特定的几种材料，例如硅、玻璃等。
在现代芯片研发设计中，工艺流片成本越来越高，为减少研发成本，提高成功率，加快研发周期，一方面需要精心设计，保证设计成功性，另一方面也需要加入同的设计版本。另外，在研发中会更多地遇到设计多种不同功能、尺寸大小不一的芯片，甚至是矩形(非规则形状)的芯片，这种多种尺寸的芯片在标准工艺线流片完成后要切割分离出每个芯片将会遇到很大的难题。机械圆片切割只能切割出矩形的芯片，对不同尺寸的芯片要分离出取决于版图排版方式，效率非常低下，一般情况都要损失大部分芯片；而激光切割可以编程完成整个圆片上所有不同尺寸芯片的切割，但是编程需要精确的位置坐标，过程复杂，切割速度很慢，经济性十分差。对于这种多种尺寸，甚至非规则芯片的晶圆，能否通过后期工艺处理，一次性解决芯片的分离，这一问题摆放到了后道工艺人员面前。
发明内容
针对上述多种尺寸，甚至非规则形状的芯片切割分离的问题，本发明提供了一种多尺寸芯片切割工艺。该工艺可以针对标准工艺线加工制造完成的晶圆，通过后期的二次工艺处理，一次性把所有不同尺寸的芯片全部分离，而且这种工艺方法与平面工艺一样，所有芯片分离时平行并联完成，而不同于机械圆片切割和激光切割，是依次串联分离，因此在效率和经济成本方面具有不可比拟的优势。同时在切割分离芯片的过程中，在芯片的背面和侧壁溅镀了一层金属层，使得整个芯片除了正面外，四周都被金属层覆盖，这对于射频芯片而言射频信号到地的距离更短，因此可极大降低功耗，提高射频转化效率。
为了实现上述目的，本发明采用的技术方案如下：
一种多尺寸芯片切割工艺，包括以下步骤：
A、在晶圆背面涂胶光刻，并双面套刻露出芯片切割道对应的背面硅衬底；
B、利用深反应离子刻蚀硅衬底材料；
C、晶圆去胶清洗；
D、晶圆背面多层金属溅镀；
E、晶圆贴膜崩片，分离各种尺寸芯片。
进一步地，利用深反应离子刻蚀硅衬底材料时，是从晶圆背面芯片切割道下面刻蚀硅衬底材料。
再进一步地，晶圆背面经过多层金属溅镀，使得分离后的芯片背面和侧壁具有金属层覆盖。
更进一步地，所述切割工艺能够切割不同尺寸矩形芯片，以及能够切割分离非规则形状的芯片。
另外，利用深反应离子刻蚀硅衬底材料，其刻蚀深度为50μm～700μm，刻蚀侧壁陡直度90°±1°，深宽比1～40。
此外，利用深度反应离子刻蚀硅衬底材料，把硅衬底材料完全刻蚀，直至纯化层；或，只刻蚀部分硅衬底材料，保留部分硅衬底材料。
本发明与现有技术相比，具有以下优点及有益效果：
(1)本发明的工艺过程简单、高效。可一次性把晶圆上所有不同尺寸，甚至是不规则尺寸的芯片切割分离。
(2)本发明的工艺在晶圆背面溅镀多层金属后，在切割分离芯片的四周侧壁和背部将会覆盖金属层，这对于射频芯片而言射频信号到地距离更短，可明显降低射频芯片功耗，提高射频转化效率。
附图说明
图1为实施例中待切割的多尺寸芯片平面示意图。
图2为实施例中待切割的多尺寸芯片横切面示意图。
图3为实施例中晶圆背面涂胶光刻示意图。
图4为实施例中衬底深反应离子刻蚀示意图。
图5为实施例中晶圆去胶清洗示意图。
图6为实施例中晶圆去胶清洗后在背面溅镀多层金属示意图。
图7为实施例晶圆崩片后切割芯片示意图。
其中，附图中标记对应的区域名称为：1-芯片衬底，2-待切割芯片，3-钝化层，4-芯片电极，5-光刻胶，6-金属层。
具体实施方式
下面结合附图和实施例对本发明作进一步说明，本发明的实施方式包括但不限于下列实施例。
实施例
如图1～7所示，本实施例通过图示与文字相结合对工艺进行说明，并在图中标明了涉及到的部件名称，以便于理解。具体操作如下：
一种多尺寸芯片切割工艺，包括以下步骤：
A、在晶圆背面涂胶光刻，并与芯片正面图形双面套刻，把芯片切割道对应的背面光刻去掉，露出芯片衬底硅材料，如图3所示。
B、利用深反应离子刻蚀技术，可是衬底硅材料，可完全刻蚀掉硅衬底材料直至纯化层，也可保留一部分硅衬底材料，如图4所示。
C、完成深反应离子刻蚀的晶圆，利用湿法或干法去胶工艺，把芯片背面光刻胶去除，并清洗干净晶圆，如图5所示。
D、晶圆背面光刻胶清洗干净后，在晶圆背面无掩膜溅镀多层金属，使得芯片背面和侧壁被金属层覆盖，如图6所示。
E、把晶圆贴到蓝膜或UV膜上，利用崩片机进行崩片，经过崩片后，芯片将会经过深反应离子刻蚀的区域分裂，从而把各种尺寸的芯片分离开，如图7所示。
按照上述实施例，便可很好地实现本发明。值得说明的是，基于上述结构设计的前提下，为解决同样的技术问题，即使在本发明上做出的一些无实质性的改动或润色，所采用的技术方案的实质仍然与本发明一样，故其也应当在本发明的保护范围内。

Claims (5)

1.一种多尺寸芯片切割工艺，其特征在于，包括以下步骤：
A、在晶圆背面涂胶光刻，并双面套刻露出芯片切割道对应的背面硅衬底；
B、利用深反应离子刻蚀硅衬底材料；
C、晶圆去胶清洗；
D、晶圆背面多层金属溅镀，晶圆背面经过多层金属溅镀，使得分离后的芯片背面和侧壁具有金属层覆盖；
E、晶圆贴膜崩片，分离各种尺寸芯片。
2.根据权利要求1所述的一种多尺寸芯片切割工艺，其特征在于，利用深反应离子刻蚀硅衬底材料时，是从晶圆背面芯片切割道下面刻蚀硅衬底材料。
3.根据权利要求1所述的一种多尺寸芯片切割工艺，其特征在于，所述切割工艺能够切割不同尺寸矩形芯片，以及能够切割分离非规则形状的芯片。
4.根据权利要求1所述的一种多尺寸芯片切割工艺，其特征在于，利用深反应离子刻蚀硅衬底材料，其刻蚀深度为50μm～700μm，刻蚀侧壁陡直度90°±1°，深宽比1～40。
5.根据权利要求1所述的一种多尺寸芯片切割工艺，其特征在于，所述硅衬底材料还包括钝化层，利用深度反应离子刻蚀硅衬底材料，把硅衬底材料完全刻蚀，直至钝化层；或，只刻蚀部分硅衬底材料，保留部分硅衬底材料。
CN201710125149.6A 2017-03-03 2017-03-03 一种多尺寸芯片切割工艺 Active CN106653690B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710125149.6A CN106653690B (zh) 2017-03-03 2017-03-03 一种多尺寸芯片切割工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710125149.6A CN106653690B (zh) 2017-03-03 2017-03-03 一种多尺寸芯片切割工艺

Publications (2)

Publication Number Publication Date
CN106653690A CN106653690A (zh) 2017-05-10
CN106653690B true CN106653690B (zh) 2019-05-28

Family

ID=58848023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710125149.6A Active CN106653690B (zh) 2017-03-03 2017-03-03 一种多尺寸芯片切割工艺

Country Status (1)

Country Link
CN (1) CN106653690B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111183514B (zh) * 2017-10-30 2022-12-27 华为技术有限公司 一种从母基板切割出显示面板的装置和方法
CN109103141A (zh) * 2018-07-14 2018-12-28 全讯射频科技(无锡)有限公司 一种表面敏感晶圆的切割保护工艺以及保护结构
CN109449119A (zh) * 2018-09-29 2019-03-08 镇江微芯光子科技有限公司 一种不同尺寸的芯片切割方法
CN112018027A (zh) * 2019-05-31 2020-12-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、晶圆切割方法
CN113690261A (zh) * 2021-08-23 2021-11-23 锐芯微电子股份有限公司 Cmos图像传感器的形成方法
CN114160440B (zh) * 2021-12-06 2024-05-17 东莞市中晶半导体科技有限公司 一种led芯片检测分选方法
WO2024027025A1 (zh) * 2022-08-04 2024-02-08 赛丽科技(苏州)有限公司 集成光学芯片及其使用方法、集成光学系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101955152A (zh) * 2009-07-21 2011-01-26 深迪半导体(上海)有限公司 具有倒y形通孔的圆片级气密性封装方法
CN103413785A (zh) * 2013-08-02 2013-11-27 南通富士通微电子股份有限公司 芯片切割方法及芯片封装方法
CN103413798A (zh) * 2013-08-02 2013-11-27 南通富士通微电子股份有限公司 芯片结构、芯片封装结构
CN104860260A (zh) * 2015-04-16 2015-08-26 中国电子科技集团公司第十三研究所 Mems圆片级封装的划片方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101955152A (zh) * 2009-07-21 2011-01-26 深迪半导体(上海)有限公司 具有倒y形通孔的圆片级气密性封装方法
CN103413785A (zh) * 2013-08-02 2013-11-27 南通富士通微电子股份有限公司 芯片切割方法及芯片封装方法
CN103413798A (zh) * 2013-08-02 2013-11-27 南通富士通微电子股份有限公司 芯片结构、芯片封装结构
CN104860260A (zh) * 2015-04-16 2015-08-26 中国电子科技集团公司第十三研究所 Mems圆片级封装的划片方法

Also Published As

Publication number Publication date
CN106653690A (zh) 2017-05-10

Similar Documents

Publication Publication Date Title
CN106653690B (zh) 一种多尺寸芯片切割工艺
CN100492595C (zh) 处理半导体衬底的方法
CN100499072C (zh) 晶片分割方法
EP1098365A3 (en) Method for manufacturing semiconductor chips
CN105359256B (zh) 用于高管芯破裂强度和平滑的侧壁的激光划片和等离子体蚀刻
CN103050480B (zh) 硅片的背面图形化的工艺方法
EP1394851A3 (en) Semiconductor chip and fabrication method thereof
JP2005340423A5 (zh)
CN104064517A (zh) 晶圆工艺的切割方法
CN103870813B (zh) 指纹传感器和电子设备
CN103165442A (zh) 背面图形化的方法
KR970030640A (ko) 반도체 장치의 소자 분리막 형성방법
CN106653961A (zh) 一种倒装结构micro LED芯片的制备方法
CN109449119A (zh) 一种不同尺寸的芯片切割方法
CN105529303A (zh) 键合工艺中去除气泡区域的方法
CN108020774B (zh) 小样品的去层方法
CN105988292A (zh) 具有非典型图案的光刻胶及其蚀刻基材与形成洞的方法
CN102135726B (zh) 用于硅衬底湿法刻蚀的直接光刻胶掩膜的光刻工艺方法
CN105552033A (zh) E-Flash栅极形成方法
TW339469B (en) Methods to prevent divot formation in shallow trench isolation areas and integrated circuit chip formed thereby
CN106252347B (zh) 掩模板图形结构及半导体芯片的制作方法
CN105047536A (zh) 用于碳化硅器件的对准标记及其制备方法
CN107104037A (zh) 一种超薄单晶硅片的制备方法
CN105161522B (zh) 半导体衬底及其减薄方法
EP1091394A3 (en) Method for manufacturing thin semiconductor chips

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant