CN106653961A - 一种倒装结构micro LED芯片的制备方法 - Google Patents
一种倒装结构micro LED芯片的制备方法 Download PDFInfo
- Publication number
- CN106653961A CN106653961A CN201611186695.2A CN201611186695A CN106653961A CN 106653961 A CN106653961 A CN 106653961A CN 201611186695 A CN201611186695 A CN 201611186695A CN 106653961 A CN106653961 A CN 106653961A
- Authority
- CN
- China
- Prior art keywords
- photoetching
- thickness
- substrate
- photoresist
- carried out
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 5
- 238000001259 photo etching Methods 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 36
- 238000002955 isolation Methods 0.000 claims abstract description 26
- 238000005498 polishing Methods 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 16
- 238000000407 epitaxy Methods 0.000 claims abstract description 11
- 229910052594 sapphire Inorganic materials 0.000 claims abstract description 11
- 239000010980 sapphire Substances 0.000 claims abstract description 11
- 238000002161 passivation Methods 0.000 claims abstract description 7
- 238000000227 grinding Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 25
- 238000002360 preparation method Methods 0.000 claims description 17
- 238000001704 evaporation Methods 0.000 claims description 15
- 230000008020 evaporation Effects 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052681 coesite Inorganic materials 0.000 claims description 10
- 229910052906 cristobalite Inorganic materials 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 229910052682 stishovite Inorganic materials 0.000 claims description 10
- 229910052905 tridymite Inorganic materials 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 8
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 5
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 claims description 5
- 238000005260 corrosion Methods 0.000 claims description 5
- 230000007797 corrosion Effects 0.000 claims description 5
- 229910052593 corundum Inorganic materials 0.000 claims description 5
- 239000011259 mixed solution Substances 0.000 claims description 5
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 4
- 238000005265 energy consumption Methods 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract description 2
- 238000007738 vacuum evaporation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 229910015844 BCl3 Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000017105 transposition Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供一种倒装结构micro LED芯片的制备方法,包括以下步骤:(1)选用单面抛光蓝宝石衬底生长GaN外延,之后生长ITO膜层,然后进行先Mesa光刻再Isolation光刻或先Isolation光刻再Mesa光刻;(2)在步骤(1)进行Mesa光刻和Isolation光刻之后的基片上,在N区做出N‑contact图形和Passivation图形;(3)光刻上一步的基片,在P区和N区做出PN‑contact图形,蒸镀金属电极,厚度1‑3μm,去除光刻胶;(4)在上一步基片上生长ITO膜层,厚度0.5‑2μm,光刻并蚀刻出指定图形,去除光刻胶;(5)将上述基片进行背面研磨、抛光,厚度范围300‑500μm,即完成制备。本发明芯片最大化利用了发光面,使得同尺寸芯片具有更高的亮度和更低的能耗;对可能的漏电通道进行了绝缘保护,减少芯片因后道制程产生的漏电可能。
Description
技术领域
本发明涉及Micro LED领域,具体为一种倒装结构micro LED芯片的制备方法。
背景技术
Micro LED是近年呼声较高的LCD/OLED显示屏的取代方案,其在对比度、响应速度具有一定优势,而使用寿命和能耗优势则远超OLED/LCD显示屏,是相对没有短板的显示方案;苹果、索尼、LG、三星等国际大厂均开始着力研发Micro LED显示屏,而目前的良率偏低和成本偏高限制着其大规模量产。多晶转置技术是芯片下游显示应用端需要攻克的难点,而芯片本身的设计及制备工艺在Micro LED尺寸上亦需要更多的优化。
发明内容
本发明所解决的技术问题在于提供一种倒装结构micro LED芯片的制备方法,以解决上述背景技术中的问题。
本发明所解决的技术问题采用以下技术方案来实现:一种倒装结构microLED芯片的制备方法,包括以下步骤:
(1)选用单面抛光蓝宝石衬底生长GaN外延,之后生长ITO膜层,然后进行先Mesa光刻再Isolation光刻或先Isolation光刻再Mesa光刻;
(2)在步骤(1)进行Mesa光刻和Isolation光刻之后的基片上,在N区做出N-contact图形和Passivation图形;
(3)光刻上一步的基片,在P区和N区做出PN-contact图形,蒸镀金属电极,厚度1-3μm,去除光刻胶;
(4)在上一步基片上生长ITO膜层,厚度0.5-2μm,光刻并蚀刻出指定图形,去除光刻胶;
(5)将上述基片进行背面研磨、抛光,厚度范围300-500μm,即完成chip on wafer制备。
所述步骤(1)中单面抛光蓝宝石衬底生长GaN外延的厚度为4-10μm;生长ITO膜层,厚度为20-200nm。
所述步骤(1)中光刻Mesa图形后腐蚀裸露ITO膜层,腐蚀后进行ICP刻蚀,刻蚀深度1-3μm,去除光刻胶。
所述步骤(1)中Isolation光刻ICP刻蚀并去除光刻胶后,表面生长SiO2作为掩膜层,厚度为1-2μm;光刻后使用ICP干法刻蚀去除多余的SiO2,刻蚀气体可选SF6/CF4/CHF3;之后使用BCl3及Cl2混合气体刻蚀GaN直至Al2O3层,去除光刻胶,使用HF/NH4F混合溶液去除残留的SiO2。
所述步骤(2)中在步骤(1)进行Mesa光刻和Isolation光刻之后的基片上,在N区做出N-contact图形,蒸镀金属电极,厚度与PN高度差相同,去除光刻胶,之后生长SiO2,厚度0.2-1μ,在N区做出N-contact图形,蒸镀金属电极,厚度与PN高度差相同,去除光刻胶。
与已公开技术相比,本发明存在以下优点:本发明芯片最大化利用了发光面,使得同尺寸芯片具有更高的亮度和更低的能耗;对可能的漏电通道进行了绝缘保护,减少芯片因后道制程产生的漏电可能;芯片具有良好的导热通道(散热能力)及热稳定性,即优秀的抗老化能力;工艺步骤少,产出效率高,适用于量产;易于控制芯片最终形貌,产出良率高;芯片PN电极高度一致,易于做后道的激光剥离、多晶转置、封装等工序。
附图说明
图1为本发明的Mesa处理后示意图。
图2为本发明的Isolation处理后示意图。
图3为本发明的N-contact处理后示意图。
图4为本发明的Passivation处理后示意图。
图5为本发明的PN-contact处理后示意图。
图6为本发明的ITO-sacrifice layer处理后示意图。
具体实施方式
为了使本发明的技术手段、创作特征、工作流程、使用方法达成目的与功效易于明白了解,下面将结合本发明实施例,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例1
一种倒装结构micro LED芯片的制备方法,包括以下步骤:
(1)选用单面抛光蓝宝石衬底生长GaN外延,之后生长ITO膜层,厚度为20nm;然后进行先Mesa光刻再Isolation光刻或先Isolation光刻再Mesa光刻;单面抛光蓝宝石衬底生长GaN外延的厚度为4μm;光刻Mesa图形后腐蚀裸露ITO膜层,腐蚀后进行ICP刻蚀,刻蚀深度1μm,去除光刻胶;Isolation光刻ICP刻蚀并去除光刻胶后,表面生长SiO2作为掩膜层,厚度为1-2μm;光刻后使用ICP干法刻蚀去除多余的SiO2,刻蚀气体可选SF6/CF4/CHF3;之后使用BCl3及Cl2混合气体刻蚀GaN直至Al2O3层,去除光刻胶,使用HF/NH4F混合溶液去除残留的SiO2。
(2)在步骤(1)进行Mesa光刻和Isolation光刻之后的基片上,在N区做出N-contact图形和Passivation图形;在N区做出N-contact图形,蒸镀金属电极,厚度与PN高度差相同,去除光刻胶,之后生长SiO2,厚度0.2μ,在N区做出N-contact图形,干法刻蚀去除SiO2后蒸镀金属电极,厚度与PN高度差相同,去除光刻胶。
(3)光刻上一步的基片,在P区和N区做出PN-contact图形,蒸镀金属电极,厚度1μm,去除光刻胶;
(4)在上一步基片上生长ITO膜层,厚度0.5μm,光刻并蚀刻出指定图形,去除光刻胶;
(5)将上述基片进行背面研磨、抛光,厚度范围300μm,即完成chip onwafer制备。
实施例2
一种倒装结构micro LED芯片的制备方法,包括以下步骤:
(1)选用单面抛光蓝宝石衬底生长GaN外延,之后生长ITO膜层,厚度为100nm;然后进行先Mesa光刻再Isolation光刻或先Isolation光刻再Mesa光刻;单面抛光蓝宝石衬底生长GaN外延的厚度为8μm;光刻Mesa图形后腐蚀裸露ITO膜层,腐蚀后进行ICP刻蚀,刻蚀深度2μm,去除光刻胶;Isolation光刻ICP刻蚀并去除光刻胶后,表面生长SiO2作为掩膜层,厚度为2μm;光刻后使用ICP干法刻蚀去除多余的SiO2,刻蚀气体可选SF6/CF4/CHF3;之后使用BCl3及Cl2混合气体刻蚀GaN直至Al2O3层,去除光刻胶,使用HF/NH4F混合溶液去除残留的SiO2。
(2)在步骤(1)进行Mesa光刻和Isolation光刻之后的基片上,在N区做出N-contact图形和Passivation图形;在N区做出N-contact图形,蒸镀金属电极,厚度与PN高度差相同,去除光刻胶,之后生长SiO2,厚度0.8μ,在N区做出N-contact图形,干法刻蚀去除SiO2后蒸镀金属电极,厚度与PN高度差相同,去除光刻胶。
(3)光刻上一步的基片,在P区和N区做出PN-contact图形,蒸镀金属电极,厚度2μm,去除光刻胶;
(4)在上一步基片上生长ITO膜层,厚度1μm,光刻并蚀刻出指定图形,去除光刻胶;
(5)将上述基片进行背面研磨、抛光,厚度范围400μm,即完成chip on wafer制备。
实施例3
一种倒装结构micro LED芯片的制备方法,包括以下步骤:
(1)选用单面抛光蓝宝石衬底生长GaN外延,之后生长ITO膜层,厚度为200nm;然后进行先Mesa光刻再Isolation光刻或先Isolation光刻再Mesa光刻;单面抛光蓝宝石衬底生长GaN外延的厚度为10μm;光刻Mesa图形后腐蚀裸露ITO膜层,腐蚀后进行ICP刻蚀,刻蚀深度3μm,去除光刻胶;Isolation光刻ICP刻蚀并去除光刻胶后,表面生长SiO2作为掩膜层,厚度为1-2μm;光刻后使用ICP干法刻蚀去除多余的SiO2,刻蚀气体可选SF6/CF4/CHF3;之后使用BCl3及Cl2混合气体刻蚀GaN直至Al2O3层,去除光刻胶,使用HF/NH4F混合溶液去除残留的SiO2。
(2)在步骤(1)进行Mesa光刻和Isolation光刻之后的基片上,在N区做出N-contact图形和Passivation图形;在N区做出N-contact图形,蒸镀金属电极,厚度与PN高度差相同,去除光刻胶,之后生长SiO2,厚度1μ,在N区做出N-contact图形,干法刻蚀去除SiO2后蒸镀金属电极,厚度与PN高度差相同,去除光刻胶。
(3)光刻上一步的基片,在P区和N区做出PN-contact图形,蒸镀金属电极,厚度1-3μm,去除光刻胶;
(4)在上一步基片上生长ITO膜层,厚度2μm,光刻并蚀刻出指定图形,去除光刻胶;
(5)将上述基片进行背面研磨、抛光,厚度范围500μm,即完成chip on wafer制备。
以上显示和描述了本发明的基本原理、主要特征及本发明的优点。本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下,本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明范围内。本发明的要求保护范围由所附的权利要求书及其等效物界定。
Claims (5)
1.一种倒装结构micro LED芯片的制备方法,其特征在于:包括以下步骤:
(1)选用单面抛光蓝宝石衬底生长GaN外延,之后生长ITO膜层,然后进行先Mesa光刻再Isolation光刻或先Isolation光刻再Mesa光刻;
(2)在步骤(1)进行Mesa光刻和Isolation光刻之后的基片上,在N区做出N-contact图形和Passivation图形;
(3)光刻上一步的基片,在P区和N区做出PN-contact图形,蒸镀金属电极,厚度1-3μm,去除光刻胶;
(4)在上一步基片上生长ITO膜层,厚度0.5-2μm,光刻并蚀刻出指定图形,去除光刻胶;
(5)将上述基片进行背面研磨、抛光,厚度范围300-500μm,即完成chip on wafer制备。
2.根据权利要求1所述的一种倒装结构micro LED芯片的制备方法,其特征在于:所述步骤(1)中单面抛光蓝宝石衬底生长GaN外延的厚度为4-10μm;生长ITO膜层,厚度为20-200nm。
3.根据权利要求1所述的一种倒装结构micro LED芯片的制备方法,其特征在于:所述步骤(1)中光刻Mesa图形后腐蚀裸露ITO膜层,腐蚀后进行ICP刻蚀,刻蚀深度1-3μm,去除光刻胶。
4.根据权利要求1所述的一种倒装结构micro LED芯片的制备方法,其特征在于:所述步骤(1)中Isolation光刻ICP刻蚀并去除光刻胶后,表面生长SiO2作为掩膜层,厚度为1-2μm;光刻后使用ICP干法刻蚀去除多余的SiO2,刻蚀气体可选SF6/CF4/CHF3;之后使用BCl3及Cl2混合气体刻蚀GaN直至Al2O3层,去除光刻胶,使用HF/NH4F混合溶液去除残留的SiO2。
5.根据权利要求1所述的一种倒装结构micro LED芯片的制备方法,其特征在于:所述步骤(2)中在步骤(1)进行Mesa光刻和Isolation光刻之后的基片上,在N区做出N-contact图形,蒸镀金属电极,厚度与PN高度差相同,去除光刻胶,之后生长SiO2,厚度0.2-1μ,在N区做出N-contact图形,蒸镀金属电极,厚度与PN高度差相同,去除光刻胶。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611186695.2A CN106653961A (zh) | 2016-12-20 | 2016-12-20 | 一种倒装结构micro LED芯片的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611186695.2A CN106653961A (zh) | 2016-12-20 | 2016-12-20 | 一种倒装结构micro LED芯片的制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106653961A true CN106653961A (zh) | 2017-05-10 |
Family
ID=58834220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611186695.2A Pending CN106653961A (zh) | 2016-12-20 | 2016-12-20 | 一种倒装结构micro LED芯片的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106653961A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107146835A (zh) * | 2017-06-30 | 2017-09-08 | 中国科学院半导体研究所 | 一种微led器件阵列单元的制作方法 |
CN108963038A (zh) * | 2017-05-27 | 2018-12-07 | 合肥彩虹蓝光科技有限公司 | 一种深紫外led芯片的制造方法 |
CN108963037A (zh) * | 2017-05-27 | 2018-12-07 | 合肥彩虹蓝光科技有限公司 | 一种深紫外led芯片的制造方法 |
CN110136594A (zh) * | 2017-06-19 | 2019-08-16 | 友达光电股份有限公司 | 显示面板 |
CN110518107A (zh) * | 2018-05-21 | 2019-11-29 | 夏普株式会社 | 微发光元件、图像显示元件及其形成方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070128750A1 (en) * | 2005-11-21 | 2007-06-07 | Epistar Corporation | Method for manufacturing high efficiency light-emitting diodes |
CN102544250A (zh) * | 2010-12-27 | 2012-07-04 | 同方光电科技有限公司 | 一种GaN基发光二极管的制作方法 |
CN104733573A (zh) * | 2015-03-31 | 2015-06-24 | 湘能华磊光电股份有限公司 | 高压发光二极管及其制作方法 |
-
2016
- 2016-12-20 CN CN201611186695.2A patent/CN106653961A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070128750A1 (en) * | 2005-11-21 | 2007-06-07 | Epistar Corporation | Method for manufacturing high efficiency light-emitting diodes |
CN102544250A (zh) * | 2010-12-27 | 2012-07-04 | 同方光电科技有限公司 | 一种GaN基发光二极管的制作方法 |
CN104733573A (zh) * | 2015-03-31 | 2015-06-24 | 湘能华磊光电股份有限公司 | 高压发光二极管及其制作方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108963038A (zh) * | 2017-05-27 | 2018-12-07 | 合肥彩虹蓝光科技有限公司 | 一种深紫外led芯片的制造方法 |
CN108963037A (zh) * | 2017-05-27 | 2018-12-07 | 合肥彩虹蓝光科技有限公司 | 一种深紫外led芯片的制造方法 |
CN110136594A (zh) * | 2017-06-19 | 2019-08-16 | 友达光电股份有限公司 | 显示面板 |
CN107146835A (zh) * | 2017-06-30 | 2017-09-08 | 中国科学院半导体研究所 | 一种微led器件阵列单元的制作方法 |
CN110518107A (zh) * | 2018-05-21 | 2019-11-29 | 夏普株式会社 | 微发光元件、图像显示元件及其形成方法 |
CN110518107B (zh) * | 2018-05-21 | 2022-11-08 | 夏普株式会社 | 微发光元件、图像显示元件及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106653961A (zh) | 一种倒装结构micro LED芯片的制备方法 | |
CN104617199B (zh) | 发光二极管及其制造方法 | |
CN101859852B (zh) | 提高铝镓铟磷系发光二极管产能的制作工艺 | |
CN101789476B (zh) | 一种发光二极管芯片的制造方法 | |
CN102130238B (zh) | 蓝宝石衬底led芯片的切割方法 | |
CN102751398B (zh) | 一种倒三角形发光二极管芯片的制作方法 | |
CN102569537B (zh) | 一种垂直结构发光二极管芯片的制造方法 | |
CN102544250A (zh) | 一种GaN基发光二极管的制作方法 | |
CN104364916B (zh) | 发光器件和用于创建发光器件的方法 | |
CN102569544A (zh) | 一种制作独立发光二极管的方法 | |
CN102544248A (zh) | 发光二极管晶粒的制作方法 | |
CN102723417B (zh) | 便于打线的led芯片及其制备方法 | |
CN105514225A (zh) | 具粗化表面的薄膜式覆晶发光二极管及其制造方法 | |
CN103456857A (zh) | Led芯片及其制备方法 | |
CN108470804A (zh) | 一种发光二极管芯片的制作方法、衬底及发光二极管芯片 | |
CN102437258B (zh) | 用于控制氮化镓生长成核位置的图形衬底及其制备方法 | |
CN105514230A (zh) | GaN基LED垂直芯片结构及其制备方法 | |
WO2015035736A1 (zh) | 一种半导体发光器件的制备方法 | |
CN103000774B (zh) | 一种分离发光二极管衬底的方法 | |
CN103137795B (zh) | 一种GaN基发光二极管芯片晶胞的制备方法 | |
CN101807648B (zh) | 引入式粗化氮极性面氮化镓基发光二极管及其制作方法 | |
CN102479894A (zh) | 一种GaN基材料的发光二极管及其制备方法 | |
CN102569543A (zh) | 一种发光二极管芯片的制作方法 | |
CN105047536A (zh) | 用于碳化硅器件的对准标记及其制备方法 | |
JPH07273069A (ja) | 窒化ガリウム系化合物半導体チップの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170510 |