KR20100032361A - 반도체 웨이퍼 연삭방법과 그에 이용하는 수지 조성물 및 보호 시트 - Google Patents

반도체 웨이퍼 연삭방법과 그에 이용하는 수지 조성물 및 보호 시트 Download PDF

Info

Publication number
KR20100032361A
KR20100032361A KR1020097024208A KR20097024208A KR20100032361A KR 20100032361 A KR20100032361 A KR 20100032361A KR 1020097024208 A KR1020097024208 A KR 1020097024208A KR 20097024208 A KR20097024208 A KR 20097024208A KR 20100032361 A KR20100032361 A KR 20100032361A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
meth
acrylate
resin composition
grinding
Prior art date
Application number
KR1020097024208A
Other languages
English (en)
Inventor
마사노부 구츠미
도모유키 가나이
Original Assignee
덴끼 가가꾸 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 덴끼 가가꾸 고교 가부시키가이샤 filed Critical 덴끼 가가꾸 고교 가부시키가이샤
Publication of KR20100032361A publication Critical patent/KR20100032361A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Abstract

회로면에 30㎛ 이상의 큰 요철을 갖는 반도체 웨이퍼의 이면을 연삭하는 방법을 제공한다. 반도체 웨이퍼의 회로면 측에, 상기 반도체 웨이퍼로부터 박리 가능한 수지층을 통해 보호 시트 또는 고정용 치구를 설치하여, 상기 반도체 웨이퍼의 이면을 연삭하는 것을 특징으로 하는 반도체 웨이퍼의 연삭방법. 바람직하게는 반도체 웨이퍼의 회로면 측에, 웨이퍼 두께보다 얕은 깊이의 홈을 형성하고, 수지층을 형성하는 수지 조성물을 전면에 도포하고, 웨이퍼 이면을 연삭하여 개개의 칩으로 분할하는 상기의 반도체 웨이퍼 연삭방법. 더욱 바람직하게는 반도체 웨이퍼의 이면을 연삭한 후에 수지층을 가열하여 제거하는 상기의 반도체 웨이퍼 연삭방법.

Description

반도체 웨이퍼 연삭방법과 그에 이용하는 수지 조성물 및 보호 시트{METHOD FOR GRINDING SEMICONDUCTOR WAFER, AND RESIN COMPOSITION AND PROTECTIVE SHEET USED FOR THE METHOD}
본 발명은 반도체 웨이퍼 연삭방법과 그에 이용하는 바람직한 수지 조성물 및 보호 시트 또는 고정용 치구(jig, 治具)에 관한 것이다.
IC 카드, 휴대 전화 및 PDA(Personal Digital Assistants) 등의 전자기기의 박형화 등에 의해, 이들 전자기기의 제조에서의 연삭기술의 중요성이 널리 인식되고 있다. 연삭공정에서는 피가공물을 확실히 고정하는 것이 요구되고 있다. 피가공물을 고정하는 방법의 하나로서 점착 시트를 이용하는 방법이 알려져 있다(특허 문헌 1 참조).
그렇지만, 웨이퍼를 얇게 연삭하면 웨이퍼의 강도가 저하하기 때문에 웨이퍼 내에 약간의 결함이 있으면 크랙이 발생하여 수율(yield)을 저하시켜 버린다. 이러한 파손을 억제하기 위해서 반도체 웨이퍼의 회로면 측에 소정 깊이의 홈을 형성한 후, 이면(裏面)측으로부터 연삭하여 칩 모양으로 분할하는 방법이 제시되고 있다(특허 문헌 2 참조).
전자 부품을 제조할 때 그 도중 공정에 있어서, 실리콘 또는 갈륨-비소 등의 반도체 웨이퍼상에 회로 패턴을 형성해서 이루어지는 전자 부품 집합체나, 평판 모양의 절연 기판 등에 회로 패턴을 형성해서 이루어지는 전자 부품 집합체를 취급하는 경우가 많다. 반도체 웨이퍼상에 회로 패턴을 형성해서 이루어지는 전자 부품 집합체에서는 실리콘 웨이퍼상에 30㎛ 정도의 회로 부착 웨이퍼나 웨이퍼 레벨 CSP(Chip Size Package) 등으로 대표되는 30~500㎛의 범프를 갖는 것이 많다.
종래의 점착 시트를 이용한 연삭에서는 30㎛ 이상의 요철을 갖는 전자 부품 집합체를 이용하면 요철에 대한 추종성(追從性)이 부족하여 전자 부품 집합체에 응력이 가해지기 때문에 연삭부의 함몰이나 크랙이 생기는 경우가 있었다.
50㎛ 이상의 요철을 갖는 전자 부품 집합체에 대해서는 요철에 대한 추종성을 고려하여 비교적 유연한 기재 필름을 이용하는 경우가 많지만(특허 문헌 3 참조), 연삭하여 개개의 칩으로 분할하는 경우에는 분할한 칩이 움직여 칩 빠짐이나 픽업 불량의 원인이 된다.
상기 문제를 해결하기 위해 웨이퍼, 광학부품의 회로면의 요철에 대한 추종성이 충분히 있는 재료로서, 또한 연삭시의 지지체로서 충분한 강성을 갖는 조성물로서, 특정 (메타)아크릴 모노머를 함유하는 수지를 포함하는 수지 조성물이 제안되고 있다(특허 문헌 4, 5). 특허 문헌 4, 5에는 상기 수지 조성물은 이면 연삭시의 표면 보호에는 유효하다라고 기재되어 있지만, 산소 분위기하에서도 경화하는 것에 대하여는 기재가 없다.
특허 문헌 1: 일본 특개 소61-010242호 공보
특허 문헌 2: 일본 특개 평05-335411호 공보
특허 문헌 3: 일본 특허 제3773358호 공보
특허 문헌 4: 국제 공개 WO2007/004620 팜플렛
특허 문헌 5: 국제 공개 WO2006/100788 팜플렛
발명이 해결하고자 하는 과제
본 발명은 연삭 가공시의 요철 추종성 및 개개의 칩으로 분할시켰을 때의 칩 유지성이 뛰어나 칩 빠짐이나 픽업 불량이 발생하지 않아 반도체 웨이퍼와의 접착성, 박리성이 뛰어난 부재, 가공 방법을 제공하는 것, 특히 종래 기술에서는 대응하지 못했던, 회로면에 30㎛ 이상의 큰 요철을 갖는 반도체 웨이퍼의 이면을 연삭하여 얇게(薄肉化) 하는 반도체 웨이퍼의 새로운 연삭방법을 제공하는 것을 목적으로 하고 있다.
과제를 해결하기 위한 수단
본 발명의 요지는 이하와 같다.
(1) 반도체 웨이퍼의 회로면(표면) 측에, 상기 반도체 웨이퍼로부터 박리 가능한 수지층을 통해 보호 시트 또는 고정용 치구를 설치하여, 상기 반도체 웨이퍼의 이면을 연삭하는 것을 특징으로하는 반도체 웨이퍼 연삭방법.
(2) 반도체 웨이퍼의 회로면 측에, 웨이퍼 두께보다 얕은 깊이의 홈을 형성하고, 수지층을 형성하는 수지 조성물을 전(全)면에 도포하고, 반도체 웨이퍼의 이면을 연삭하여 개개의 칩으로 분할하는 상기 (1)의 반도체 웨이퍼 연삭방법.
(3) 반도체 웨이퍼의 이면을 연삭한 후에, 수지층을 가열하여 제거하는 상기 (1) 또는 (2)의 반도체 웨이퍼 연삭방법.
(4) 적어도 수지층을 40~150℃로 가열시킴으로써 수지층을 제거하는 상기 (3)의 반도체 웨이퍼 연삭방법.
(5) 적어도 수지층을 30~100℃의 온수에 접촉시킴으로써 수지층을 제거하는 상기 (1) 내지 (3) 중 어느 하나의 반도체 웨이퍼 연삭방법.
(6) 보호 시트 또는 고정용 치구가 광 투과성이며, 수지층이 아크릴계 수지 조성물로 이루어진 상기 (1) 내지 (5) 중 어느 하나의 반도체 웨이퍼 연삭방법.
(7) 반도체 웨이퍼가 회로면에 30㎛ 이상 1000㎛ 이하의 요철을 갖는 상기 (1) 내지 (6) 중 어느 하나의 반도체 웨이퍼 연삭방법.
(8) 고정용 치구가 파장 365nm의 광을 20% 이상 투과하는 것인 상기 (6) 또는 (7)의 반도체 웨이퍼 연삭방법.
(9) 상기 (1) 내지 (7) 중 어느 하나의 반도체 웨이퍼 연삭방법에 이용하는 수지 조성물.
(10) (A) 다관능 (메타)아크릴레이트, (B) 단관능 (메타)아크릴레이트 및 (C) 중합 개시제를 포함하고, (A)와 (B)의 합계량 100 중량부에 대해서 (B)를 50~97 중량부, (C)를 0.1~20 중량부 함유하는 상기 (9)의 수지 조성물.
(11) 상기 (A) 및 (B)가 모두 소수성인 상기 (10)의 수지 조성물.
(12) 상기 (C)가 광 중합 개시제인 상기 (10) 또는 (11)의 수지 조성물.
(13) 상기 (1) 내지 (7) 중 어느 하나의 반도체 웨이퍼 연삭방법에 이용하는 보호 시트.
(14) 에틸렌비닐아세테이트로 이루어진 층을 적어도 한층 이상 포함하는 상기 (13)의 시트.
(15) 표면에 점착층을 갖는 상기 (13) 또는 (14)의 보호 시트.
(16) 점착층이 아크릴계 수지 조성물로 이루어진 상기 (15)의 보호 시트.
발명의 효과
본 발명의 반도체 웨이퍼 연삭방법 및 그에 이용하는 수지 조성물은 회로면에 30~1000㎛, 나아가서는 30~500㎛, 특히 30~50㎛의 요철(범프)을 갖는 반도체 웨이퍼의 연삭 가공시의 요철 추종성 및 개개의 칩으로 분할시켰을 때의 칩 유지성이 뛰어나 칩 빠짐이나 픽업 불량이 발생하지 않아 작업 환경적으로도 뛰어난 효과를 발휘한다.
발명을 실시하기 위한 바람직한 형태
(수지층)
본 발명의 수지층은 이하 상세히 해설하는 수지 조성물을 경화하여 얻어지는 것이다. 본 발명에 이용되는 수지 조성물로는 경화하여 얻어지는 수지층이 가열에 의해, 혹은 유기용제나 물과의 접촉에 의하여 용이하게 반도체 웨이퍼로부터 박리하는 성질을 갖는 것이 바람직하고, 또한 이 때에 보호 시트와는 박리하지 않는 것이 바람직하다. 이 중, 가열에 의하여 박리하는 것 또는 물과의 접촉으로 박리하는 것은 모두 유기용매를 사용하는 박리 방법과 비교하여 큰 설비를 필요로 하지 않고 작업 환경상으로도 뛰어난 것으로부터 바람직하게 선택된다.
상기 수지 조성물로서 아크릴계 수지 조성물을 들 수 있고, 특히 (A) 다관능 (메타)아크릴레이트와 (B) 단관능 (메타)아크릴레이트를 적절히 배합한 아크릴계 수지 조성물이 적합하다. 상기 아크릴레이트 및 메타크릴레이트를 총칭하여 (메타)아크릴레이트라고 한다.
(A) 다관능 (메타)아크릴레이트로는 올리고머/폴리머 말단 또는 측쇄에 2개 이상 (메타)아크로일화된 다관능 (메타)아크릴레이트의 올리고머/폴리머나 2개 이상의 (메타)아크로일기를 갖는 모노머를 사용할 수 있다.
다관능 (메타)아크릴레이트의 올리고머/폴리머로는 예를 들면 1,2-폴리부타디엔 말단 우레탄 (메타)아크릴레이트(예를 들면 일본소다사제 TE-2000, TEA-1000), 상기 수소 첨가물(예를 들면 일본소다사제 TEAI-1000), 1,4-폴리부타디엔 말단 우레탄 (메타)아크릴레이트(예를 들면 오사카 유기 화학사제 BAC-45), 폴리이소프렌 말단 (메타)아크릴레이트, 폴리에스테르계 우레탄 (메타)아크릴레이트, 폴리에테르계 우레탄 (메타)아크릴레이트, 폴리에스테르 (메타)아크릴레이트, 비스A형 에폭시 (메타)아크릴레이트(예를 들면 오사카 유기 화학사제 비스코트 #540, 쇼와 고분자사제 비스코트 VR-77), 우레탄 아크릴레이트(예를 들면 일본 합성 화학사제 UV-3000B) 등을 들 수 있다.
2 관능 (메타)아크릴레이트 모노머로서 1,3-부틸렌글리콜 디(메타)아크릴레이트, 1,4-부탄디올 디(메타)아크릴레이트, 1,6-헥사디올 디(메타)아크릴레이트, 1,9-노난디올 디(메타)아크릴레이트, 네오펜틸그리콜 디(메타)아크릴레이트, 디시클로펜타닐 디(메타)아크릴레이트, 2-에틸-2-부틸-프로판디올 (메타)아크릴레이트, 네오펜틸글리콜 변성 트리메티롤프로판 디(메타)아크릴레이트, 스테아린산 변성 펜타에리스톨디아크릴레이트, 폴리프로필렌글리콜 디(메타)아크릴레이트, 2,2-비스(4-(메타)아크릴옥시디에톡시페닐)프로판, 2,2-비스(4-(메타)아크릴옥시프로폭시페닐)프로판, 2,2-비스(4-(메타)아크릴옥시테트라에톡시페닐)프로판, 디시클로텐타닐 디(메타)아크릴레이트 등을 들 수 있다.
3 관능 (메타)아크릴레이트 모노머로는 트리메티롤프로판 트리(메타)아크릴레이트, 트리스[(메타)아크릴옥시에틸]이소시아누레이트 등을 들 수 있다.
4 관능 이상의 (메타)아크릴레이트 모노머로는 디메티롤프로판 테트라(메타)아크릴레이트, 펜타에리스리톨 테트라(메타)아크릴레이트, 펜타에리스리톨 에톡시 테트라(메타)아크릴레이트, 디펜타에리스톨 펜타(메타)아크릴레이트, 디펜타에리스톨 헥사(메타)아크릴레이트 등을 들 수 있다.
(A) 다관능 (메타)아크릴레이트는 소수성인 것이 보다 바람직하다. 소수성 다관능 (메타)아크릴레이트란 수산기를 갖지 않는 (메타)아크릴레이트를 말한다. 그런데, 수용성인 경우에는 연삭 가공시에 수지 조성물의 경화체가 팽윤함으로써 위치 어긋남을 일으켜 가공 정밀도가 떨어질 우려가 있다. 친수성이어도 그 수지 조성물의 경화체가 물에 의해서 크게 팽윤 혹은 일부 용해하는 일이 없으면 사용해도 지장없다.
(A) 다관능 (메타)아크릴레이트의 첨가량은 (A) 및 후술하는 (B) 단관능 (메타)아크릴레이트의 합계량 100 중량부 중 3~50 중량부가 바람직하고, 10~30 중량부가 보다 바람직하다. 3 중량부 이상이면 수지 조성물의 경화체를 가열했을 때에 피착물보다 해당 경화체가 박리하는 성질(이하, 단순히 「박리성」이라고 함)이 충분히 조장되고, 수지 조성물의 경화체가 필름상으로 박리하는 것을 확보할 수 있다. 또, 50 중량부 이하이면 초기의 접착성이 저하할 우려도 없다.
(B) 단관능 (메타)아크릴레이트의 모노머로는 메틸 (메타)아크릴레이트, 에틸 (메타) 아크릴레이트, 프로필 (메타)아크릴레이트, 부틸 (메타)아크릴레이트, 2-에틸 헥실 (메타)아크릴레이트, 이소옥틸 (메타)아크릴레이트, 이소데실 (메타)아크릴레이트, 라우릴 (메타)아크릴레이트, 스테아릴 (메타)아크릴레이트, 페닐 (메타)아크릴레이트, 시클로헥실 (메타)아크릴레이트, 디시클로펜타닐 (메타)아크릴레이트, 디시클로펜테닐 (메타)아크릴레이트, 디시클로펜테닐옥시에틸 (메타)아크릴레이트, 이소보닐 (메타)아크릴레이트, 메톡시화 시클로데카트리엔 (메타)아크릴레이트, 2-히드록시 에틸 (메타)아크릴레이트, 2-히드록시프로필 (메타)아크릴레이트, 3-히드록시프로필 (메타)아크릴레이트, 4-히드록시부틸 (메타)아크릴레이트, 테트라히드로푸르프릴 (메타)아크릴레이트, 2-히드록시-3-페녹시프로필 (메타)아크릴레이트, 글리시딜 (메타)아크릴레이트, 카프로락톤 변성 테트라히드로푸르프릴 (메타)아크릴레이트, 3-클로로-2-히드록시프로필 (메타)아크릴레이트, N,N-디메틸아미노에틸 (메타)아크릴레이트, N,N-디에틸 아미노 에틸 (메타)아크릴레이트, t-부틸아미노에틸 (메타)아크릴레이트, 에톡시카르보닐메틸 (메타)아크릴레이트, 페놀에틸렌옥사이드 변성 아크릴레이트, 페놀(에틸렌옥사이드 2 몰 변성) 아크릴레이트, 페놀(에틸렌옥사이드 4 몰 변성) 아크릴레이트, 파라쿠밀페놀에틸렌옥사이드 변성 아크릴레이트, 노닐페놀에틸렌옥사이드 변성 아크릴레이트, 노닐페놀(에틸렌옥사이드 4 몰 변성) 아크릴레이트, 노닐페놀(에틸렌옥사이드 8 몰 변성) 아크릴레이트, 노닐페놀(프로필렌 옥사이드 2.5 몰 변성) 아크릴레이트, 2-에틸헥실카르비톨아크릴레이트, 에틸렌 옥시드 변성 프탈산 (메타)아크릴레이트, 에틸렌 옥시드 변성 숙신산 (메타)아크릴레이트, 트리플루오로에틸 (메타)아크릴레이트, 아크릴산, 메타크릴산, 말레산, 푸마르산, ω-카르복시-폴리카프로락톤 모노(메타)아크릴레이트, 프탈산모노히드록시에틸 (메타)아크릴레이트, (메타)아크릴산 다이머, β-(메타)아크로일옥시에틸히드로젠숙시네이트, n-(메타)아크릴로일옥시알킬헥사히드로프탈리미드, 2-(1,2-시클로헥사카르복시이미드)에틸 (메타)아크릴레이트 등을 들 수 있다.
(B) 단관능 (메타)아크릴레이트는 (A)와 같이, 소수성인 것이 보다 바람직하고, 수용성인 경우에는 연삭 가공시에 수지 조성물의 경화체가 팽윤함으로써 위치 어긋남을 일으켜 가공 정밀도가 떨어질 우려가 있다. 여기서, 소수성이란 수산기를 갖지 않는 (메타)아크릴레이트를 말한다. 또, 친수성이어도 그 수지 조성물의 경화체가 물에 의해서 팽윤 혹은 일부 용해하는 일이 없으면 사용해도 지장없다.
(B) 단관능 (메타)아크릴레이트의 첨가량은 (A) 및 (B)의 합계량 100 중량부안, 50~97 중량부가 바람직하고, 70~90 중량부가 보다 바람직하다. 50 중량부 이상이면 초기의 접착성이 저하할 우려도 없고, 97 중량부 이하이면 박리성이 양호하다.
또, 상기 (A) 및 (B)의 배합 조성물에, (메타)아크릴로일옥시에틸애시드포스페이트, 디부틸-2-(메타)아크릴로일옥시에틸애시드포스페이트, 디옥틸2-(메타)아크릴로일옥시에틸포스페이트, 디페닐2-(메타)아크릴로일옥시에틸포스페이트, (메타)아크릴로일옥시에틸 폴리에틸렌글리콜애시드 포스페이트 등의 비닐기 또는 (메타)아크릴기를 갖는 인산 에스테르를 병용함으로써 금속면에 대한 밀착성을 더욱 향상시킬 수 있다.
본 발명에서 사용하는 (C) 중합 개시제로는 가시광선이나 자외선의 활성 광 선에 의하여 증감시켜 수지 조성물의 광 경화를 촉진하기 위해서 배합하는 것이 바람직하고, 공지의 각종 광 중합 개시제가 사용 가능하다. 구체적으로는 벤조페논 및 그 유도체; 벤질 및 그 유도체; 엔트라퀴논 및 그 유도체; 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인프로필에테르, 벤조인이소부틸에테르, 벤질 디메틸 케탈 등의 벤조인 유도체; 디에톡시아세토페논, 4-t-부틸트리클로로아세토페논 등의 아세토페논 유도체; 2-디메틸아미노에틸벤조에이트; p-디메틸아미노에틸벤조에이트; 디페닐디술피드; 티옥산톤 및 그 유도체; 캄파퀴논, 7,7-디메틸-2,3-디옥소비시클로[2.2.1]헵탄-1-카르복시산, 7,7-디메틸-2,3-디옥소비시클로[2.2.1]헵탄탄-1-카르복시-2-브로모 에틸 에스테르, 7,7-디메틸-2,3-디옥소비시클로[2.2.1]헵탄-1-카르복시-2-메틸 에스테르, 7,7-디메틸-2,3-디옥소비시클로[2.2.1]헵탄-1-카르복시산 클로라이드 등의 캄파퀴논 유도체; 2-메틸-1-[4(메틸 티오)페닐]-2-모르폴리노프로판-1-온, 2-벤질-2-디메틸 아미노-1-(4-모르폴리노페닐)부타논-1 등의 α-아미노알킬페논 유도체; 벤조일디페닐포스핀옥사이드, 2,4,6-트리메틸벤조일디페닐포스핀옥사이드, 벤조일디에톡시포스핀옥사이드, 2,4,6-트리메틸벤조일디메톡시페닐포스핀옥사이드, 2,4,6-트리메틸벤조일디에톡시페닐포스핀옥사이드 등의 아실포스핀옥사이드 유도체 등을 들 수 있다. 광 중합 개시제는 1종 또는 2종 이상을 조합하여 이용할 수 있다.
(C) 중합 개시제의 첨가량은 (A)와 (B)의 합계 100 중량부에 대해서, 0.1~20 중량부가 바람직하다. 보다 바람직하게는 0.5~10 중량부이다. 0.1 중량부 이상이면 경화 촉진의 효과를 확실히 얻을 수 있고, 20 중량부 이하이면 충분한 경화 속도를 얻을 수 있다. 보다 바람직한 형태로서 (C)를 0.5 중량부 이상 첨가함으로써 광 조사량에 의존 없이 경화 가능해지고, 또한 수지 조성물의 경화체의 가교도가 높아져, 절삭 가공시에 위치 어긋남 등을 일으키지 않는 점이나 박리성이 향상하는 점에서 보다 바람직하다.
또, 상기 (A), (B) 및 (C)의 배합 조성물 중에 벤젠환 골격을 갖는 화합물이 포함되어 있으면 반도체 보호 시트와의 친화성이 향상하여 해당 조성물의 경화체를 기재 측에 남기고 부재만을 박리하여 회수할 수 있으므로, 작업성이 뛰어난 효과를 얻을 수 있다.
본 발명에 있어서는 극성 유기용매를 수지 조성물 중에 함유시켜도 된다. 극성 유기용매를 함유함으로써 수지층이 온수와 접촉하여 용이하게 팽윤하여 접착 강도를 저하시킬 수 있다.
극성 유기용매에 관해서는 그 비점이 30℃ 이상 200℃ 이하인 것이 바람직하다. 비점이 상기 범위내인 극성 유기용매를 선택할 때에는 수지층이 온수와 접촉하여 접착 강도가 저하하는 현상을 보다 더 확실히 발현할 수 있으므로 바람직하다. 또, 이와 같은 극성 유기용매로는 예를 들면 알코올, 케톤, 에스테르 등을 들 수 있지만, 발명자의 검토 결과에 따르면 이 중 알코올이 바람직하게 선택된다.
알코올로는 메탄올, 에탄올, n-프로판올, 이소프로판올, n-부탄올, 이소부탄올, 제2부탄올, 제3부탄올, n-아밀 알코올, 이소아밀 알코올, 2-에틸부틸알코올 등을 들 수 있다. 또한, 상기 알코올 중에서도 비점이 120℃ 이하인 메탄올, 에탄올, n-프로판올, 이소프로판올, n-부탄올, 이소부탄올, 제2부탄올, 제3부탄올이 바람직하고, 그 중에서도 메탄올, 에탄올, 이소프로판올, n-부탄올이 한층 바람직하다.
극성 유기용매의 첨가량은 (A)와 (B)의 합계량 100 중량부에 대해서, 0.5~10 중량부가 바람직하다. 0.5 중량부 이상이면 박리성을 확보할 수 있고, 10 중량부 이하이면 초기의 접착성이 저하할 우려도 없고, 수지층이 필름상으로 박리한다.
본 발명에 있어서는 (A), (B) 및 (C)에 용해하지 않는 입상 물질을 함유하고 있어도 된다. 이것에 의해, 수지층이 일정한 두께를 유지할 수 있기 때문에 연삭 두께 정밀도가 향상한다.
(A), (B) 및 (C)에 용해하지 않는 입상 물질로는 재질로서 일반적으로 사용되는 유기 입자, 무기 입자 중 어느 것이어도 상관없다. 구체적으로는 유기 입자로는 폴리에틸렌 입자, 폴리폴리프로필렌 입자, 가교 폴리메타크릴산 메틸 입자, 가교 폴리스티렌 입자 등을 들 수 있고, 무기 입자로는 유리, 실리카, 알루미나, 티탄 등의 세라믹 입자를 들 수 있다.
(A), (B) 및 (C)에 용해하지 않는 입상 물질은 연삭 두께 정밀도의 향상, 즉 수지층의 막 두께의 제어의 관점으로부터 구상이고 입경이 일정한 것이 바람직하다.
구체적으로, 유기 입자로는 메타크릴산 메틸 모노머, 스티렌 모노머와 가교성 모노머의 공지의 유화 중합법에 의하여 단분산 입자로서 얻어지는 가교폴리메타크릴산메틸 입자, 가교 폴리스티렌 입자 등을 들 수 있다.
무기 입자로는 구상 실리카를 들 수 있다.
이러한 입자는 입자의 변형이 적고, 입경의 불균형에 의한 수지층의 막 두께가 균일하게 되기 때문에 바람직하고, 그 중에서도 또한 입자의 침강 등의 저장 안정성이나 수지 조성물의 반응성의 관점으로부터, 가교 폴리메타크릴산 메틸 입자, 가교 폴리스티렌 입자가 보다 더 바람직하다.
수지 조성물의 경화물의 막 두께는 부재의 종류, 형상, 크기 등에 따라 당업자가 적절히 선택할 수 있지만, (A), (B) 및 (C)에 용해하지 않는 입상 물질의 입자 지름으로는 입자의 평균 입자 지름으로 1~300㎛가 바람직하고, 특히 10~200㎛가 보다 바람직하다. 1㎛ 이상이면 박리성을 확보할 수 있고, 300㎛ 이하이면 가공 정밀도가 저하하지 않는다. 또, 상기 입자 지름의 분포에 대해서는 가능한 한 좁은 것이 바람직하다. 평균 입자 지름은 레이저 회절식 입도 분포 측정 장치(시마즈 제작소사제 「SALD-2200」)에 의하여 측정했다.
(A), (B) 및 (C)에 용해하지 않는 입상 물질의 첨가량은 (A) 및 (B)의 합계량 100 중량부에 대해서, 0.1~20 중량부가 바람직하고, 특히 0.1~10 중량부가 바람직하다. 0.1 중량부 이상이면 수지층의 막 두께가 거의 일정하고, 20 중량부 이하이면 초기의 접착성이 저하할 우려도 없다.
본 발명의 수지 조성물은 본 발명의 목적을 손상시키지 않는 범위에서, 일반적으로 사용되고 있는 아크릴 고무, 우레탄 고무, 아크릴로니트릴-부타디엔-스티렌 고무 등의 각종 엘라스토머, 무기 필러, 용제, 증량재, 보강재, 가소제, 증점제, 염료, 안료, 난연제, 실란 커플링제, 계면활성제 등의 첨가제를 사용해도 된다.
본 발명의 수지 조성물은 그 저장 안정성 향상을 위하여 소량의 중합 금지제를 사용할 수 있다. 중합 금지제로는 예를 들면 메틸 히드로퀴논, 히드로퀴논, 2,2-메틸렌-비스(4-메틸-6-터셔리부틸페놀), 카테콜, 히드로퀴논 모노메틸 에테르, 모노터셔리부틸히드로퀴논, 2,5-디터셔리부틸히드로퀴논, p-벤조퀴논, 2,5-디페닐-p-벤조퀴논, 2,5-디터셔리부틸-p-벤조퀴논, 피크린산, 시트르산, 페노티아진, 터셔리부틸카테콜, 2-부틸-4-히드록시 아니솔, 2,6-디터셔리부틸-p-크레졸 등을 들 수 있다.
이러한 중합 금지제의 사용량은 (A) 및 (B)의 모노머 합계량 100 중량부에 대해, 0.001~3 중량부가 바람직하고, 0.01~2 중량부가 보다 바람직하다. 0.001 중량부 이상이면 저장 안정성이 확보되고, 3 중량부 이하이면 양호한 접착성을 얻을 수 있어 미경화가 되는 일도 없다.
상기 수지 조성물로부터 얻어지는 수지층은 상기한 것처럼, 가열에 의하여 박리하는 것 또는 물과의 접촉으로 박리하는 것이 바람직하다. 가열하는 온도로는 40~150℃, 바람직하게는 50~100℃, 보다 바람직하게는 55~80℃인 것이, 온수와 접촉하는 경우의 온수 온도로는 30~100℃, 바람직하게는 35~80℃, 보다 바람직하게는 40~60℃인 것이 다대(多大)한 설비를 필요로하지 않고, 또 작업상 취급이 용이한 것으로부터 바람직하다.
(보호 시트)
보호 시트로는 종래 공지의 합성 수지로 이루어진 시트를 사용할 수 있고, 에틸렌비닐아세테이트, 폴리에틸렌, 폴리프로필렌, 폴리부텐, 폴리부타디엔 등의 폴리올레핀류 외에, 폴리염화 비닐, 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트, 폴리스티렌, 폴리카보네이트, 폴리이미드 등을 단독 또는 2종 이상의 적층 필름으로서 이용해도 된다. 보호 시트 중의 기재의 두께는 50~500㎛가 바람직하고, 더욱 바람직하게는 70~250㎛이다. 500㎛ 보다 두꺼운 경우에는 연삭시에 가해지는 하중에 의하여 웨이퍼가 어긋나 연삭 정밀도가 떨어지는 일이 있고, 50㎛ 미만의 얇은 경우에는 기재 필름 성형시에 핀홀이나 피쉬아이(fisheye)가 발생하여, 그 영향으로 연삭 정밀도가 떨어지는 경우가 있다. 또, 수지 조성물이 아크릴계 수지 등의 광 경화성 수지를 함유하는 경우에는 보호 시트도 광 투과성인 것이 바람직하게 선택된다. 또, 보호 시트는 후술하는 반도체 웨이퍼의 이면 연삭에 있어서 강도 특성을 만족시킬 필요가 있는 것으로부터, 적어도 에틸렌비닐아세테이트로 이루어진 층을 한층 이상 포함하는 것이 바람직하다.
보호 시트에는 점착제로 이루어진 점착층을 설치한 것도 사용할 수 있다. 점착제로는 일반 감압형 점착제, 자외선 경화형 점착제, 가열 경화형 점착제 등을 이용할 수 있다. 일반 감압형 점착제로는 아크릴계, 고무계, 실리콘계 등의 점착제가 이용된다. 자외선 경화형 점착제는 일반 감압형 점착제에 경화성 화합물 및 자외선 경화 개시제를 배합한 것이어서, 자외선의 조사에 의하여 그 점착력을 조정할 수 있다. 또, 가열 경화형 점착제는 일반 감압형 점착제에 경화성 화합물 및 가열 경화 개시제를 배합한 것이어서, 가열함으로써 그 점착력을 조정할 수 있다. 이 중 아크릴계 수지 조성물로 이루어진 점착제가 바람직하다. 점착층의 두께는 3~100㎛가 바람직하고, 더욱 바람직하게는 10~50㎛이다. 100㎛ 보다 두꺼운 경우에는 연삭시에 가해지는 하중에 의하여 웨이퍼가 어긋나 연삭 정밀도가 떨어지는 경우가 있고, 3㎛ 보다 얇은 경우에는 도공시에 발생하는 줄무늬의 영향 등으로 연삭 정밀도가 저하하는 일이 있다.
(고정용 치구)
고정용 치구로는 평활한 재료인 것이 바람직하고, 유리, 스테인레스, 알루미늄, 세라믹스, 철 등의 금속 판상체, 아크릴, 폴리카보네이트, ABS, PET, 나일론, 우레탄, 폴리이미드, 폴리올레핀, 염화 비닐 등의 수지 판상체 또는 두꺼운 수지 필름상의 것 등을 단독 또는 2종 이상의 적층체로서 이용해도 된다.
고정용 치구는 365nm의 파장을 20% 이상 투과하는 것이 바람직하고, 50% 이상 투과하는 것이 보다 바람직하다. 통상, 수지 조성물에 365nm의 파장의 광을 조사하여 경화시킬 때에, 소정 시간내에 경화를 완료시키기 위해서 광의 조사량을 적절히 설정하지만, 이 때의 조사 광량을 기준으로 고정용 치구가 365nm인 파장을 20% 이상 투과하는 것이면, 수지 조성물을 경화시키는데 시간이 너무 오래 걸릴 일도 없고 양호하다.
또, 고정용 치구의 두께에 대해서는 특별히 한정되지 않지만, 100㎛~10mm가 바람직하고, 나아가서는 2~5mm가 바람직하게 선택된다.
또한, 고정용 치구 등의 광 투과량에 대해서는 토프콘사제 「UVR-2」를 이용하여, 파장 365nm의 광 입사량을 100으로 했을 때의 투과량을 측정했다.
(반도체 웨이퍼 연삭방법)
본 발명의 바람직한 실시형태에 있어서는 보호 시트 또는 고정용 치구는 미리 반도체 웨이퍼의 회로면 측에, 그 웨이퍼 두께보다 얕은 절삭 깊이의 홈을 형성하고, 그 후 상기 반도체 웨이퍼의 이면을 연삭하는 것으로 반도체 웨이퍼의 두께를 얇게 하는 것과 동시에, 최종적으로 개개의 칩으로 분할하는 반도체 웨이퍼 이면 연삭방법에 있어서 회로면의 요철 추종성과 보호 및 반도체 웨이퍼의 고정 수단으로서 이용된다.
본 발명의 바람직한 실시형태으로서 구체적으로는 이하의 공정 (1)~(5)로 이루어진 반도체 웨이퍼 이면 연삭방법을 제시할 수 있다.
(1) 반도체 웨이퍼상의 회로를 구획하기 위한 스트리트 라인을 따라서 소정 깊이의 홈을 절삭한다(도 1 참조).
(2) 상기 반도체 웨이퍼의 회로면 전체를 가리도록 수지 조성물을 도포한다(도 2 참조). 또한, 도포 방법에는 바 코트, 분무기, 스핀 코트 등 여러가지 도포 형식을 채용할 수 있다.
(3) 수지 조성물로 이루어진 층에 보호 시트 또는 고정용 치구를 첩합(貼合)하여 가시광선 또는 자외선을 조사하여 광 경화성 수지층을 경화시킨다.
(3') 상기 (2) 및 (3)에 대신하여, 수지 조성물을 도포한 후 가시광선 또는 자외선을 조사하여 수지 조성물로 이루어진 층을 경화시킨 후 보호 시트 또는 고정용 치구를 첩합한다(도 3 참조).
상기 (3) 또는 (3')에 있어서, 보호 시트 외측 또는 고정용 치구 외측으로부터 가중을 가해 균일한 두께 정밀도를 얻을 수도 있다.
(4) 반도체 웨이퍼의 이면을 소정의 두께가 될 때까지 연삭하여, 개개의 칩으로 분할한다(도 4 참조).
(5) 칩의 연삭면에 다른 점착 테이프를 첩합하고 40~150℃로 가열하여 혹은 40~100℃의 온수와 접촉시켜 수지층 및 보호 시트 또는 고정용 치구를 칩으로부터 박리한다(도 5 참조).
그 후, 칩을 픽업하여 소정의 기체에 마운트한다.
도 1은 본 발명의 연삭방법의 일 실시형태를 설명하는 도면으로, 회로를 구획하기 위한 스트리트 라인을 따라서 소정 깊이의 홈을 절삭한 반도체 웨이퍼를 나타낸다.
도 2는 본 발명의 연삭방법의 일 실시형태를 설명하는 도면으로, 도 1의 반도체 웨이퍼의 회로면상에 수지 조성물을 도포한 상태를 나타낸다.
도 3은 본 발명의 연삭방법의 일 실시형태를 설명하는 도면으로, 도 2의 반도체 웨이퍼의 회로면상의 수지 조성물에 보호 시트 또는 고정용 치구를 피복한 상태를 나타낸다.
도 4는 본 발명의 연삭방법의 일 실시형태를 설명하는 도면으로, 도 3의 반도체 웨이퍼의 이면을 연삭한 상태를 나타낸다.
도 5는 본 발명의 연삭방법의 일 실시형태를 설명하는 도면으로, 도 4의 반 도체 웨이퍼의 이면에 점착 시트를 첩부(貼付)하여 가열 또는 온수에 침지하여, 수지층을 갖는 보호 시트가 벗겨진 상태를 나타낸다.
부호의 설명
1 반도체 웨이퍼
2 범프
3 홈
4 수지층
5 보호 시트 또는 고정용 치구
6 칩
7 점착 테이프
이하 본 발명의 실시예에 의하여 더욱 상세하게 설명하지만, 이들로 한정하여 해석되는 것은 아니다.
또한, 각각의 실시예, 비교예에서의 수지 조성물의 조성(중량부) 및 평가 결과 등은 정리하여 표 1, 표 2에 나타냈다.
(실시예 1-1)
(수지 조성물)
(A) 다관능 (메타)아크릴레이트로서 일본소다사제 「TE-2000」(1,2-폴리부타디엔 말단 우레탄 메타크릴레이트, 이하 「TE-2000」로 약칭함) 10 중량부, 디시클로텐타닐디아크릴레이트(일본 화약사제 「KAYARAD R-684」, 이하 「R-684」로 약칭 함) 10 중량부, (B) 단관능 (메타)아크릴레이트로서 2-(1,2-시클로헥사카르복시이미드)에틸아크릴레이트(토아 합성사제 「아로닉스 M-140」, 이하 「M-140」로 약칭함) 30 중량부, 디시클로펜테닐옥시에틸메타크릴레이트(롬&하스사제 「QM-657」, 이하 「QM」로 약칭함) 50 중량부, (C) 중합 개시제로서 2-메틸-1-[4-(메틸 티오)페닐]-2-모르폴리노-1-온(치바·스페셜티·케미컬즈사제 「IRGACURE907」, 이하 「IRGACURE907」로 약칭함) 2 중량부 및 중합 금지제로서 2,2-메틸렌비스(4-메틸-6-터셔리부틸페놀)(이하, 「MDP」로 약칭함) 0.1 중량부를 첨가 혼합하여 수지 조성물을 조제했다.
(보호 시트)
부틸아크릴레이트 80 중량%, 메틸 (메타)아크릴레이트 19 중량% 및 2-히드록시 에틸 아크릴레이트 1 중량%의 공중합체(유리 전이점 53.3℃)와 2,4-톨릴렌 디이소시아네이트의 트리메티롤프로판의 애덕트체(부가체)에 의하여 가교한 점착제를 에틸렌비닐아세테이트를 주체로 한 160㎛ 두께의 필름에 적층하여 보호 시트를 얻었다. 또한, 점착제 두께는 20㎛, 필름 전체의 두께는 160㎛로 T다이 공압출법에 의하여 성형했다.
상기 수지 조성물과 보호 시트를 이용하여 이하에 나타내는 방법으로 본 발명의 연삭방법을 실시하여 평가했다. 연삭방법과 평가는 산소 분위기하에서 실시했다.
(평가방법)
<접착성>
직경 8 인치, 두께 700㎛인 100㎛의 땜납 범프를 갖는 실리콘 웨이퍼를 다이싱 테이프(덴키화학공업사제 「UHP-1005M3」)에 첩합하고 다이싱 소(데이스코사제 「DAD-341」)를 이용하여 35㎛ 두께의 블레이드로 절삭 깊이량 300㎛, 칩 사이즈 3mm 사각형의 조건으로 홈을 형성한다. 다음에, 다이싱 테이프를 박리하고, 수지 조성물 및 보호 시트를 첩합하여 균일한 면이 되도록 10 kg을 가중한다. 그 후, 무전극 방전 램프를 사용한 퓨전사제 경화 장치에 의해, 365nm 파장에서 2000mJ/cm2의 조건에서 수지 조성물을 경화시킨다. 그 후, 반도체 웨이퍼의 이면을 데이스코사제 DFG-850을 이용하고, 두께 100㎛가 될 때까지 연삭을 실시하여 개개의 칩으로 분할했다. 분할한 칩의 접착성이 나빠 칩 비산이 발생한 수를 평가하여, 50개 미만이면 ○, 51개 이상 100개 미만이면 △, 101개 이상이면 ×로 했다.
<유지성>
상기와 같은 방법에 의하여 두께 100㎛가 될 때까지 연삭을 실시하여, 개개의 칩으로 분할했을 때에 분할한 칩의 유지성이 나빠, 칩이 어긋났을 경우를 ×, 어긋남이 일어나지 않고 양호한 경우를 ○로 했다.
<박리성>
상기와 같은 방법에 의하여 두께 100㎛가 될 때까지 연삭을 실시하여, 개개의 칩으로 분할하였다. 그 후, 칩의 연삭면에 점착 테이프(덴키화학공업사제 「UHP-110B」)를 첩합하여 60℃로 가온하여 수지층 및 보호 시트를 박리했다. 박리시에 수지층으로부터 칩을 박리할 수 없었던 경우를 ×, 부드럽지 않으나 박리된 경우를 △, 부드럽게 박리할 수 있었을 경우를 ○로 했다.
<접착 강도>
JIS K 6850에 준거하여 접착 강도를 측정했다. 구체적으로는 피착재로서 내열유리(상품명 「내열 파이렉스 글라스」, 25mm×25mm×두께 2.0mm)를 이용했다. 접착 부위를 8mmφ로 하고, 수지 조성물로 2매의 내열유리를 첩합시켰다. 무전극 방전 램프를 사용한 퓨전사제 경화 장치에 의해 365nm의 파장의 적산광량(積算光量) 2000mJ/cm2의 조건으로 경화시켜, 인장 전단 접착 강도 시험편을 제작했다. 시험편은 만능 시험기를 사용하고, 온도 23℃, 습도 50%의 환경하, 인장 전단 속도 10mm/min로 인장 전단 접착 강도를 측정했다.
[표 1]
Figure 112009071367872-PCT00001
(실시예 1-2~1-8)
실시예 1-1에 있어서, 수지 조성물의 (A) 다관능 (메타)아크릴레이트와 (B) 단관능 (메타)아크릴레이트의 비율을 변경한 것, (C) 중합 개시제의 비율을 변경한 것 이외에는 실시예 1-1과 같은 조작, 평가를 실시했다. 일본소다사제 「TE-2000」과 디시클로텐타닐디아크릴레이트의 비율, 2-(1,2-시클로헥사 카르복시이미드)에틸아크릴레이트와 디시클로펜테닐옥시에틸메타크릴레이트의 비율은 실시예 1-1과 동일하게 하였다.
(비교예 1-1)
비교예로서 실시예 1-1에 있어서, 종래의 점착 시트만을 이용하여 실시예 1-1과 같이 조작하고, 평가를 실시했다. 또한, 점착 시트로는 특허 문헌 3(일본 특허 제3773358호 공보)의 실시예 1에 기재된 점착 테이프를 사용하여, 웨이퍼의 유지성 등의 평가를 실시했다. JIS-A 경도가 낮은 점착 시트를 사용함으로써 웨이퍼의 유지성이 나빠 연삭 정밀도가 떨어지고, 한편 칩화했을 때에는 칩이 어긋나 칩 비산이 발생했다. 또, 점착 시트 측에 칩이 이행하여 박리가 잘 일어나지 않았다.
(실시예 1-9)
실시예 1-1에 있어서, 칩을 벗길 때에 40℃의 온수에 침지했는데 수지층이 붙은 보호 시트와 칩으로 부드럽게 박리할 수 있었다.
(실시예 1-10)
(수지 조성물)
(A) 다관능 (메타)아크릴레이트로서 일본소다사제 「TEAI-1000」(1,4-폴리부 타디엔 말단 우레탄 (메타)아크릴레이트) 20 중량부, (B) 단관능 (메타)아크릴레이트로서 부틸 (메타)아크릴레이트 80 중량부, (C) 중합 개시제로서 벤조인에틸에테르 2 중량부 및 중합 금지제로서 터셔리부틸카테콜 0.1 중량부를 첨가 혼합하여 수지 조성물을 조제한 것 이외에는 실시예 1-1과 같은 조작, 평가를 실시했다.
(실시예 1-11)
실시예 1-1에 있어서, (A) 및 (B)의 합계량 100 중량부에 대해서, 5 중량부의 입상 물질(평균 입경 50㎛의 가교 폴리메타크릴산 메틸 입자, 네가미공업사제 아트펄 GR-200, 이하 「GR-200」로 약칭함)을 첨가 혼합하여 수지 조성물을 조제한 것 이외에는 실시예 1-1과 같은 조작, 평가를 실시했다. 수지층의 막 두께가 100㎛로 일정하여 연삭 두께 정밀도가 향상했다. 박리성과 유지성은 ○였다.
(실시예 2-1)
(수지 조성물)
(A) 다관능 (메타)아크릴레이트로서 일본 합성 화학사제 「UV-3000B」(우레탄 아크릴레이트, 이하 「UV-3000B」로 약칭함) 8 중량부, 디시클로텐타닐디아크릴레이트(일본 화약사제 「KAYARAD R-684」, 이하 「R-684」로 약칭함) 12 중량부, (B) 단관능 (메타)아크릴레이트로서 2-(1,2-시클로헥사 카르복시이미드)에틸아크릴레이트(토아 합성사제 「아로닉스 M-140」, 이하 「M-140」로 약칭함) 30 중량부, 디시클로펜테닐옥시에틸메타크릴레이트(롬&하스사제 「QM-657」, 이하 「QM」로 약칭함) 50 중량부, (C) 중합 개시제로서 2-메틸-1-[4-(메틸 티오)페닐]-2-모르폴리노프로판-1-온(치바·스페셜티·케미컬즈사제 「IRGACURE907」, 이하 「 IRGACURE907」로 약칭함) 2 중량부 및 중합 금지제로서 2,2-메틸렌-비스(4-메틸-6 터셔리부틸페놀)(이하, 「MDP」로 약칭함) 0.1 중량부를 첨가 혼합하여 수지 조성물을 조제했다.
(고정용 치구)
고정용 치구는 파장 365nm의 광을 80% 투과하는 두께 3mm의 유리판을 사용했다.
상기 수지 조성물과 고정용 치구를 이용하여 이하에 나타내는 방법으로 본 발명의 연삭방법을 실시하여 평가했다.
(평가방법)
<접착성>
직경 8 인치, 두께 700㎛인 100㎛의 핸더 범프를 갖는 실리콘 웨이퍼를 다이싱 테이프(덴키화학공업사제 「UHP-1005M3」)에 첩합하고 다이싱 소(데이스코사제 「DAD-341」)를 이용하여 35㎛ 두께의 블레이드로 절삭 깊이량 300㎛, 칩 사이즈 3mm 사각형의 조건으로 홈을 형성한다. 다음에, 다이싱 테이프를 박리하고, 수지 조성물 및 고정용 치구를 첩합하여 균일한 면이 되도록 10 kg를 가중한다.
그 후, 무전극 방전 램프를 사용한 퓨전사제 경화 장치에 의해, 365nm 파장으로 2000mJ/cm2의 조건에서 수지 조성물을 경화시킨다. 그 후, 반도체 웨이퍼의 이면을 데이스코사제 DFG-850를 이용하고, 두께 100㎛가 될 때까지 연삭을 실시하여, 개개의 칩으로 분할했다. 분할한 칩의 접착성이 나빠 칩 나는 일이 발생한 수 를 평가하여, 50개 미만이면 ○, 51개 이상 100개 미만이면 △, 101개 이상이면 ×로 했다.
<유지성>
실시예 1-1의 평가방법과 같게 실시했다.
<박리성>
실시예 1-1의 평가방법과 같게 실시했다.
[표 2]
Figure 112009071367872-PCT00002
(실시예 2-2~2-8)
실시예 2-1에 있어서, 수지 조성물의 (A) 다관능 (메타)아크릴레이트와 (B) 단관능 (메타)아크릴레이트의 비율을 변경한 것, (C) 중합 개시제의 비율을 변경한 것 이외에는 실시예 2-1과 같은 조작, 평가를 실시했다. 일본 합성 화학사제 「UV-3000B」와 디시클로텐타닐디아크릴레이트와의 비율, 2-(1,2-시클로헥사 카르복시이미드)에틸아크릴레이트와 디시클로펜테닐옥시에틸메타크릴레이트의 비율은 실시예 2-1과 동일하게 했다.
(비교예 2-1)
비교예로서 실시예 2-1에 있어서, 종래의 점착 시트만을 이용하여 실시예 2-1과 같게 조작하여, 평가를 실시했다. 또한, 점착 시트로는 특허 문헌 3(일본 특허 제3773358호 공보)의 실시예 1에 기재된 점착 테이프를 사용하여, 웨이퍼의 유지성 등의 평가를 실시했다. JIS-A 경도가 낮은 점착 시트를 사용함으로써 웨이퍼의 유지성이 나빠 연삭 정밀도가 떨어지고, 또한 칩화했을 때에는 칩이 어긋나 칩 비산이 발생했다. 또, 점착 시트 측에 칩이 이행하여 박리가 잘 일어나지 않았다.
(실시예 2-9)
실시예 2-1에 있어서, 칩을 벗길 때에 40℃의 온수에 침지했는데, 수지층이 붙은 고정용 치구와 칩으로 부드럽게 박리할 수 있었다.
(실시예 2-10)
(수지 조성물)
(A) 다관능 (메타)아크릴레이트로서 오사카 유기 화학사제 BAC-45」(폴리이 소프렌 말단 (메타)아크릴레이트) 20 중량부, (B) 단관능 (메타)아크릴레이트로서 이소보닐 (메타)아크릴레이트 80 중량부, (C) 중합 개시제로서 4-t-부틸트리클로로아세토페논 2 중량부 및 중합 금지제로서 페노티아진 0.1 중량부를 첨가 혼합하여 수지 조성물을 조제한 것 이외에는 실시예 2-1과 같은 조작, 평가를 실시했다.
(실시예 2-11)
실시예2-1에 있어서, (A) 및 (B)의 합계량 100 중량부에 대해서, 5 중량부의 입상 물질(평균 입경 50㎛의 가교 폴리메타크릴산 메틸 입자, 네가미공업사제 아트펄 GR-200, 이하 「GR-200」로 약칭함)을 첨가 혼합하여 수지 조성물을 조제한 것 이외에는 실시예 2-1과 같은 조작, 평가를 실시했다. 수지층의 막 두께가 100㎛로 일정하여, 연삭 두께 정밀도가 향상했다. 박리성과 유지성은 ○였다.
실시예의 결과에 의해 이하의 것을 알 수 있다.
(1) 본 발명의 수지 조성물은 산소 분위기하에서도 경화하므로 박리하기 쉽다.
(2) 본 발명의 수지 조성물은 박리성, 유지성, 접착성이 양호하다.
본 발명은 연삭 가공시의 요철 추종성 및 개개의 칩으로 분할시켰을 때의 칩 유지성이 뛰어나 칩 빠짐이나 픽업 불량이 발생하지 않고, 반도체 웨이퍼와의 접착성, 박리성이 뛰어난 부재, 가공 방법이며, 회로면이 높은 요철을 갖는 반도체 웨이퍼의 이면 연삭에 적합하게 이용되므로 산업상 유용하다.
또한, 2007년 6월 22일에 출원된 일본 특허 출원 2007-164934호 및 2007년 6 월 22일에 출원된 일본 특허 출원 2007-164951호의 명세서, 특허 청구의 범위, 도면 및 요약서의 전체 내용을 여기에 인용하여, 본 발명의 명세서의 개시로서 도입하는 것이다.

Claims (16)

  1. 반도체 웨이퍼의 회로면 측에, 상기 반도체 웨이퍼로부터 박리 가능한 수지층을 통해 보호 시트 또는 고정용 치구를 설치하여, 상기 반도체 웨이퍼의 이면을 연삭하는 것을 특징으로 하는 반도체 웨이퍼 연삭방법.
  2. 청구항 1에 있어서,
    반도체 웨이퍼의 회로면 측에, 웨이퍼 두께보다 얕은 깊이의 홈을 형성하고, 수지층을 형성하는 수지 조성물을 전면에 도포하고, 반도체 웨이퍼의 이면을 연삭하여 개개의 칩으로 분할하는 반도체 웨이퍼 연삭방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    반도체 웨이퍼의 이면을 연삭한 후에, 수지층을 가열하여 제거하는 반도체 웨이퍼 연삭방법.
  4. 청구항 3에 있어서,
    적어도 수지층을 40~150℃로 가열시킴으로써 수지층을 제거하는 반도체 웨이퍼 연삭방법.
  5. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    적어도 수지층을 30~100℃의 온수에 접촉시킴으로써 수지층을 제거하는 반도체 웨이퍼 연삭방법.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    보호 시트 또는 고정용 치구가 광 투과성이며, 수지층이 아크릴계 수지 조성물로 이루어진 반도체 웨이퍼 연삭방법.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    반도체 웨이퍼가 회로면에 30㎛ 이상 1000㎛ 이하의 요철을 갖는 반도체 웨이퍼 연삭방법.
  8. 청구항 6 또는 7에 있어서,
    고정용 치구가 파장 365nm의 광을 20% 이상 투과하는 것인 반도체 웨이퍼 연삭방법.
  9. 청구항 1 내지 청구항 7 중 어느 한 항에 기재된 반도체 웨이퍼 연삭방법에 이용하는 수지 조성물.
  10. 청구항 9에 있어서,
    (A) 다관능 (메타)아크릴레이트, (B) 단관능 (메타)아크릴레이트 및 (C) 중 합 개시제를 포함하고, (A)와 (B)의 합계량 100 중량부에 대해서 (B)를 50~97 중량부, (C)를 0.1~20 중량부 함유하는 수지 조성물.
  11. 청구항 10에 있어서,
    상기 (A) 및 (B)가 모두 소수성인 수지 조성물.
  12. 청구항 10 또는 청구항 11에 있어서,
    상기 (C)가 광 중합 개시제인 수지 조성물.
  13. 청구항 1 내지 청구항 7 중 어느 한 항에 기재된 반도체 웨이퍼 연삭방법에 이용하는 보호 시트.
  14. 청구항 13에 있어서,
    에틸렌비닐아세테이트로 이루어진 층을 적어도 한층 이상 포함하는 보호 시트.
  15. 청구항 13 또는 청구항 14에 있어서,
    표면에 점착층을 갖는 보호 시트.
  16. 청구항 15에 있어서,
    점착층이 아크릴계 수지 조성물로 이루어진 보호 시트.
KR1020097024208A 2007-06-22 2008-06-18 반도체 웨이퍼 연삭방법과 그에 이용하는 수지 조성물 및 보호 시트 KR20100032361A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007164934 2007-06-22
JPJP-P-2007-164951 2007-06-22
JPJP-P-2007-164934 2007-06-22
JP2007164951 2007-06-22

Publications (1)

Publication Number Publication Date
KR20100032361A true KR20100032361A (ko) 2010-03-25

Family

ID=40185551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097024208A KR20100032361A (ko) 2007-06-22 2008-06-18 반도체 웨이퍼 연삭방법과 그에 이용하는 수지 조성물 및 보호 시트

Country Status (5)

Country Link
JP (1) JP5517615B2 (ko)
KR (1) KR20100032361A (ko)
CN (1) CN101681823B (ko)
TW (1) TWI469204B (ko)
WO (1) WO2009001732A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106088146A (zh) * 2016-07-22 2016-11-09 中国建筑第八工程局有限公司 一种临时地连墙拆除施工方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267653A (ja) * 2009-05-12 2010-11-25 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5356914B2 (ja) * 2009-05-28 2013-12-04 株式会社ディスコ ウエーハの加工方法
JP2011046153A (ja) * 2009-08-28 2011-03-10 Disco Abrasive Syst Ltd 加工方法
KR100994633B1 (ko) * 2010-04-08 2010-11-15 동우 화인켐 주식회사 흑색 감광성 수지 조성물, 이를 이용하여 제조된 블랙 매트릭스 및 상기 블랙 매트릭스를 구비하는 컬러 필터
JP2013067673A (ja) * 2011-09-20 2013-04-18 Hitachi Chemical Co Ltd 樹脂ペースト組成物及び半導体装置
JP2013084770A (ja) * 2011-10-11 2013-05-09 Disco Abrasive Syst Ltd ウェーハの研削方法
CN103065957B (zh) * 2012-12-27 2016-04-20 日月光半导体制造股份有限公司 半导体基板切割的装置及半导体晶圆切割的制造方法
CN105793957B (zh) * 2013-12-12 2019-05-03 株式会社半导体能源研究所 剥离方法及剥离装置
JP2015233077A (ja) * 2014-06-10 2015-12-24 株式会社ディスコ ウエーハの加工方法
JP2016001677A (ja) * 2014-06-12 2016-01-07 株式会社ディスコ ウエーハの加工方法
JP2016115800A (ja) * 2014-12-15 2016-06-23 株式会社ディスコ ウエーハの加工方法
JP2016174102A (ja) 2015-03-17 2016-09-29 株式会社東芝 半導体製造方法および積層体
KR102426328B1 (ko) * 2017-01-23 2022-07-28 도쿄엘렉트론가부시키가이샤 반도체 기판의 처리 방법 및 반도체 기판의 처리 장치
JP6963409B2 (ja) * 2017-05-09 2021-11-10 株式会社ディスコ ウェーハの加工方法
CN110634828B (zh) * 2018-06-21 2021-11-16 矽创电子股份有限公司 凸块结构

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315304A (ja) * 1992-05-12 1993-11-26 Sony Corp ウエハの裏面研削方法
JPH07106285A (ja) * 1993-10-08 1995-04-21 Oki Electric Ind Co Ltd 半導体製造方法
JP3310576B2 (ja) * 1997-03-26 2002-08-05 シャープ株式会社 半導体装置の製造方法
JP3097619B2 (ja) * 1997-10-02 2000-10-10 日本電気株式会社 電界放射冷陰極の製造方法
JP2000234079A (ja) * 1999-02-15 2000-08-29 Nitta Ind Corp 半導体ウエハ加工用シート
US20020127821A1 (en) * 2000-12-28 2002-09-12 Kazuyuki Ohya Process for the production of thinned wafer
US20020160597A1 (en) * 2001-04-30 2002-10-31 Wen-Kun Yang Wafer level package and the process of the same
JP4886937B2 (ja) * 2001-05-17 2012-02-29 リンテック株式会社 ダイシングシート及びダイシング方法
JP2004043762A (ja) * 2001-08-27 2004-02-12 Hitachi Chem Co Ltd 接着シート並びに半導体装置及びその製造方法
JP2003113355A (ja) * 2001-10-03 2003-04-18 Bridgestone Corp 光硬化型仮固定用シート
JP2003201451A (ja) * 2002-01-09 2003-07-18 Sumitomo Bakelite Co Ltd 半導体加工用粘着シート
JP4841802B2 (ja) * 2003-05-02 2011-12-21 リンテック株式会社 粘着シートおよびその使用方法
JP4427308B2 (ja) * 2003-12-10 2010-03-03 株式会社ディスコ 半導体ウェーハの分割方法
JP4444142B2 (ja) * 2005-03-03 2010-03-31 シャープ株式会社 半導体装置の製造方法
JP4993662B2 (ja) * 2005-05-12 2012-08-08 日東電工株式会社 ダイシング用粘着シート、及びそれを用いたダイシング方法
JP2007031494A (ja) * 2005-07-22 2007-02-08 Furukawa Electric Co Ltd:The ウエハ貼着用粘着シート
JP2007046018A (ja) * 2005-08-12 2007-02-22 Denki Kagaku Kogyo Kk 粘着剤、それを用いた粘着シート、及び粘着シートを用いた電子部品製造方法。
JP2007100064A (ja) * 2005-09-07 2007-04-19 Furukawa Electric Co Ltd:The ダイシング用粘着テープ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106088146A (zh) * 2016-07-22 2016-11-09 中国建筑第八工程局有限公司 一种临时地连墙拆除施工方法

Also Published As

Publication number Publication date
CN101681823B (zh) 2012-05-23
CN101681823A (zh) 2010-03-24
JPWO2009001732A1 (ja) 2010-08-26
WO2009001732A1 (ja) 2008-12-31
TWI469204B (zh) 2015-01-11
JP5517615B2 (ja) 2014-06-11
TW200917353A (en) 2009-04-16

Similar Documents

Publication Publication Date Title
KR20100032361A (ko) 반도체 웨이퍼 연삭방법과 그에 이용하는 수지 조성물 및 보호 시트
KR101073153B1 (ko) 접착성 조성물 및 그것을 이용한 부재의 가고정 방법
KR101016081B1 (ko) 점착 시트와 그의 제조방법, 상기 점착 시트의 사용방법,및 상기 점착 시트에 사용되는 다층 시트와 그의 제조방법
JP4916681B2 (ja) 仮固定方法用光硬化性接着剤及びそれを用いる部材の仮固定方法
TWI230122B (en) Pressure sensitive adhesive sheet and method of use thereof
WO2019065375A1 (ja) 補強フィルム
JP5762781B2 (ja) 基材フィルムおよび該基材フィルムを備えた粘着シート
KR101023368B1 (ko) 수지 조성물 및 그것을 이용하는 피가공 부재의 가고정 방법과 표면 보호 방법
TWI449767B (zh) 半導體晶圓表面保護用黏著帶及使用其之半導體晶圓之製造方法
JP5052792B2 (ja) 樹脂組成物及びそれを用いる被加工部材の仮固定方法と表面保護方法
KR102180168B1 (ko) 반도체 웨이퍼 표면 보호용 점착 테이프 및 반도체 웨이퍼의 가공 방법
JP5282113B2 (ja) 基材フィルムおよび該基材フィルムを備えた粘着シート
JP5583434B2 (ja) ウェハ裏面研削用粘着シート、その製造方法及びその使用方法
KR20110031347A (ko) 부재의 가고정·박리 방법 및 그에 적합한 가고정용 접착제
JP2007297591A (ja) 粘着シート
WO2019065376A1 (ja) 補強フィルム
JP5832060B2 (ja) 電子部品集合体の研削方法とこれを用いた電子部品集合体の分割方法
KR20110008180A (ko) 피가공재의 표면 보호 방법 및 가고정 방법
JP5085162B2 (ja) 樹脂組成物及びそれを用いる被加工部材の仮固定方法と表面保護方法
JP6818009B2 (ja) 保護膜形成用複合シート
TW202106831A (zh) 黏著帶
CN104726031A (zh) 可剥胶组合物及可剥胶带
CN116918038A (zh) 半导体加工用粘合片及半导体装置的制造方法
CN116918039A (zh) 半导体加工用粘合片及半导体装置的制造方法
CN115873524A (zh) 半导体加工用粘合片及其制造方法、以及半导体装置的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20150306

Effective date: 20160307