KR20160146537A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20160146537A
KR20160146537A KR1020160069610A KR20160069610A KR20160146537A KR 20160146537 A KR20160146537 A KR 20160146537A KR 1020160069610 A KR1020160069610 A KR 1020160069610A KR 20160069610 A KR20160069610 A KR 20160069610A KR 20160146537 A KR20160146537 A KR 20160146537A
Authority
KR
South Korea
Prior art keywords
wafer
protective plate
divided
semiconductor wafer
bonding material
Prior art date
Application number
KR1020160069610A
Other languages
English (en)
Inventor
마사루 나카무라
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20160146537A publication Critical patent/KR20160146537A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Abstract

본 발명은 웨이퍼의 이면을 연삭할 때에 디바이스를 보호하기 위해서 웨이퍼의 표면에 보호 플레이트를 장착하기 위한 본드재를, 연삭 후에 웨이퍼의 표면으로부터 확실하게 제거할 수 있는 웨이퍼의 가공 방법을 제공하는 것을 목적으로 한다.
웨이퍼의 가공 방법으로서, 웨이퍼의 표면에 수용성의 액상 수지를 피복하여 박막을 형성하는 수용성 수지 피복 공정과, 웨이퍼의 표면을 보호하는 보호 플레이트와 박막 사이에 본드재를 개재시켜 웨이퍼를 보호 플레이트에 고정하는 보호 플레이트 고정 공정과, 웨이퍼가 고정된 보호 플레이트측을 척 테이블로 유지하고, 웨이퍼의 이면을 연삭하여 미리 정해진 두께로 형성하는 이면 연삭 공정과, 웨이퍼가 고정된 보호 플레이트와 함께 본드재를 박리하는 보호 플레이트 박리 공정과, 웨이퍼의 표면에 잔존하는 본드재에 물을 공급하여, 본드재와 함께 박막을 제거하는 본드재 제거 공정을 포함한다.

Description

웨이퍼의 가공 방법{PROCESSING METHOD OF WAFER}
본 발명은 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있고, 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를 가공하는 웨이퍼의 가공 방법에 관한 것이다.
예컨대, 반도체 디바이스 제조 프로세스에 있어서는, 대략 원판 형상인 웨이퍼의 표면에 격자형으로 형성된 분할 예정 라인에 의해 구획된 복수의 영역에 IC, LSI 등의 디바이스를 형성하고, 상기 디바이스가 형성된 각 영역을 분할 예정 라인을 따라 분할함으로써 개개의 디바이스칩을 제조하고 있다. 한편, 웨이퍼는, 일반적으로 개개의 디바이스칩으로 분할하기 전에 이면을 연삭 장치에 의해 연삭하여 미리 정해진 두께로 형성된다.
연삭 장치는, 웨이퍼를 유지하는 유지면을 갖는 척 테이블과, 상기 척 테이블에 유지된 웨이퍼의 상면을 연삭하는 연삭 휠을 구비한 연삭 수단과, 상기 연삭 수단을 피가공물 유지 수단의 유지면에 수직인 방향으로 이동시키는 연삭 이송 수단을 구비하고 있고, 디바이스를 보호하기 위해서 웨이퍼의 표면에 왁스 등의 본드재에 의해 접착된 보호 부재측을 척 테이블의 유지면에 유지하고, 연삭 수단에 의해 웨이퍼의 이면을 연삭함으로써 미리 정해진 두께로 형성한다(예컨대, 특허문헌 1, 2, 3 참조).
[특허문헌 1] 일본 특허 공개 평성 제10-50642호 공보 [특허문헌 2] 일본 특허 공개 제2010-219461호 공보 [특허문헌 3] 일본 특허 공개 제2012-160515호 공보
그런데, 왁스 등의 본드재에 의해 보호 플레이트를 웨이퍼의 표면에 접착하면, 이면을 연삭한 후에 웨이퍼의 표면으로부터 보호 플레이트와 함께 본드재를 제거할 때에, 본드재의 일부가 웨이퍼의 표면에 약간 잔류하여 디바이스의 품질을 저하시킨다고 하는 문제가 있다. 본드재가 웨이퍼의 표면에 잔류하는 현상은, 디바이스에 설치된 전극이 50 ㎛∼200 ㎛ 돌출된 범프로 형성되어 있는 경우에 많이 발생한다.
본 발명은 상기 사실을 감안하여 이루어진 것으로, 그 주된 기술 과제는, 웨이퍼의 이면을 연삭할 때에 디바이스를 보호하기 위해서 웨이퍼의 표면에 보호 플레이트를 장착하기 위한 본드재를, 연삭 후에 웨이퍼의 표면으로부터 확실하게 제거할 수 있는 웨이퍼의 가공 방법을 제공하는 것이다.
본 발명에 의하면, 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있고, 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를 가공하는 웨이퍼의 가공 방법으로서, 웨이퍼의 표면에 수용성의 액상 수지를 피복하여 박막을 형성하는 수용성 수지 피복 공정과, 웨이퍼의 표면을 보호하는 보호 플레이트와 상기 박막 사이에 본드재를 개재시켜 웨이퍼를 보호 플레이트에 고정하는 보호 플레이트 고정 공정과, 웨이퍼가 고정된 상기 보호 플레이트측을 척 테이블로 유지하고, 웨이퍼의 이면을 연삭하여 미리 정해진 두께로 형성하는 이면 연삭 공정과, 상기 이면 연삭 공정을 실시한 후, 웨이퍼가 고정된 상기 보호 플레이트와 함께 상기 본드재를 박리하는 보호 플레이트 박리 공정과, 상기 보호 플레이트 박리 공정이 실시된 웨이퍼의 표면에 잔존하는 상기 본드재에 물을 공급하여, 상기 본드재와 함께 상기 박막을 제거하는 본드재 제거 공정을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.
바람직하게는, 웨이퍼의 가공 방법은, 상기 수용성 수지 피복 공정을 실시하기 전에 웨이퍼의 표면측으로부터 분할 예정 라인을 따라 디바이스의 마무리 두께에 상당하는 절삭홈을 형성하는 절삭홈 형성 공정을 더 포함하고, 상기 이면 연삭 공정에서는 웨이퍼의 이면에 절삭홈을 표출시킴으로써 웨이퍼를 개개의 디바이스로 분할한다.
바람직하게는, 웨이퍼의 가공 방법은, 웨이퍼에 대해 투과성을 갖는 파장의 레이저 광선의 집광점을 웨이퍼의 내부에 위치시켜 분할 예정 라인을 따라 조사하여 웨이퍼의 내부에 분할 예정 라인을 따라 분할 기점이 되는 개질층을 형성하는 개질층 형성 공정을 더 포함하고, 상기 이면 연삭 공정에서는 웨이퍼를 분할 기점이 되는 개질층이 형성된 분할 예정 라인을 따라 개개의 디바이스칩으로 분할한다.
본 발명은 보호 플레이트 박리 공정이 실시된 웨이퍼의 표면에 잔존하는 본드재에 물을 공급하여, 본드재와 함께 박막을 제거하는 본드재 제거 공정을 포함하고 있기 때문에, 보호 플레이트 박리 공정을 실시했을 때에 웨이퍼의 표면에 본드재가 잔존하고 있어도, 본드재 제거 공정에 있어서 웨이퍼의 표면에 피복된 수용성 수지로 이루어지는 박막을 물에 의해 제거함으로써 잔존한 본드재도 제거할 수 있어, 디바이스칩의 품질을 저하시키는 일은 없다.
도 1은 반도체 웨이퍼의 사시도이다.
도 2는 수용성 수지 피복 공정의 설명도이다.
도 3은 박막 경화 공정의 설명도이다.
도 4는 보호 플레이트 고정 공정의 설명도이다.
도 5는 본드층 경화 공정의 설명도이다.
도 6은 이면 연삭 공정의 설명도이다.
도 7은 보호 플레이트 박리 공정의 설명도이다.
도 8은 본드재 제거 공정의 설명도이다.
도 9는 제2 실시형태에서의 절삭홈 형성 공정의 설명도이다.
도 10은 제2 실시형태에서의 이면 연삭 공정의 설명도이다.
도 11은 제3 실시형태에서의 개질층 형성 공정의 설명도이다.
도 12는 제3 실시형태에서의 이면 연삭 공정의 설명도이다.
도 13은 제2 실시형태 및 제3 실시형태에서의 보호 플레이트 박리 공정의 설명도이다.
도 14는 실시형태 및 제3 실시형태에서의 본드재 제거 공정의 설명도이다.
이하, 본 발명에 의한 웨이퍼의 가공 방법의 적합한 실시형태에 대해, 첨부 도면을 참조하여 상세히 설명한다.
도 1에는, 본 발명에 따라 가공되는 반도체 웨이퍼의 사시도가 도시되어 있다. 도 1에 도시된 반도체 웨이퍼(2)는, 두께가 예컨대 600 ㎛인 실리콘 웨이퍼로 이루어져 있고, 표면(2a)에 복수의 분할 예정 라인(21)이 격자형으로 형성되어 있으며, 상기 복수의 분할 예정 라인(21)에 의해 구획된 복수의 영역에 IC, LSI 등의 디바이스(22)가 형성되어 있다. 이하, 이 반도체 웨이퍼(2)의 이면을 연삭하여 미리 정해진 두께로 형성하는 웨이퍼의 가공 방법에 대해 설명한다. 피가공물은 반도체 웨이퍼에 한정되는 것은 아니며, 광디바이스 웨이퍼 등의 다른 웨이퍼도 포함하는 것이다.
먼저, 전술한 반도체 웨이퍼(2)의 표면(2a)에 수용성의 액상 수지를 피복하여 박막을 형성하는 수용성 수지 피복 공정을 실시한다.
이 수용성 수지 피복 공정은, 도 2의 (a) 및 도 2의 (b)에 도시된 수지막 형성 장치(3)를 이용하여 실시한다. 도 2의 (a) 및 도 2의 (b)에 도시된 수지막 형성 장치(3)는, 피가공물을 유지하는 스피너 테이블(31)과, 상기 스피너 테이블(31)의 회전 중심에 있어서의 상방에 배치된 액상 수지 공급 노즐(32)을 구비하고 있다. 이와 같이 구성된 수지막 형성 장치(3)의 스피너 테이블(31) 상에 반도체 웨이퍼(2)의 이면(2b)측을 배치한다. 그리고, 도시하지 않은 흡인 수단을 작동하여, 스피너 테이블(31) 상에 반도체 웨이퍼(2)를 흡인 유지한다. 따라서, 스피너 테이블(31) 상에 유지된 반도체 웨이퍼(2)는, 표면(2a)이 상측이 된다. 이와 같이 하여, 스피너 테이블(31) 상에 반도체 웨이퍼(2)를 유지했다면, 도 2의 (a)에 도시된 바와 같이 스피너 테이블(31)을 화살표 31a로 나타내는 방향으로 미리 정해진 회전 속도(예컨대 500 rpm∼3000 rpm)로 회전시키면서, 스피너 테이블(31)의 상방에 배치된 액상 수지 공급 노즐(32)로부터 반도체 웨이퍼(2)의 표면(2a)의 중앙 영역에 미리 정해진 양의 액상 수지(30)를 적하한다. 그리고, 스피너 테이블(31)을 60초간 정도 회전시킴으로써 도 2의 (b) 및 도 2의 (c)에 도시된 바와 같이 반도체 웨이퍼(2)의 표면(2a)에 박막(300)이 형성된다. 반도체 웨이퍼(2)의 표면(2a)에 피복하는 박막(300)의 두께는, 상기 액상 수지(30)의 적하량에 의해 결정되지만, 1 ㎛∼3 ㎛ 정도이면 된다. 한편, 수용성의 액상 수지로서는 자외선을 조사함으로써 경화하는 액상 수지가 바람직하고, 자외선을 조사함으로써 경화하는 액상 수지로서는, 폴리비닐알코올(PVA: Poly Vinyl Alcohol), 폴리에틸렌글리콜(PEG: Poly Ethylene Glycol), 폴리에틸렌옥사이드(PEO: Poly Ethylene Oxide)를 이용할 수 있다.
전술한 수용성 수지 피복 공정을 실시했다면, 반도체 웨이퍼(2)의 표면(2a)에 피복된 박막(300)에 자외선을 조사하여 경화하는 박막 경화 공정을 실시한다. 즉, 도 3에 도시된 바와 같이, 반도체 웨이퍼(2)의 표면(2a)에 피복된 박막(300)에 자외선 조사기(4)에 의해 자외선을 조사한다. 이 결과, 자외선을 조사함으로써 경화하는 액상 수지에 의해 형성된 박막(300)은 경화된다.
다음으로, 수용성 수지 피복 공정이 실시된 반도체 웨이퍼(2)의 표면을 보호하는 보호 플레이트와 상기 박막(300) 사이에 본드재를 개재시켜 반도체 웨이퍼(2)를 보호 플레이트에 고정하는 보호 플레이트 고정 공정을 실시한다. 즉, 도 4의 (a) 및 도 4의 (b)에 도시된 바와 같이 반도체 웨이퍼(2)의 표면에 피복된 박막(300) 상에 본드재(5)를 미리 정해진 양 공급하고, 상기 본드재(5)를 보호 플레이트(6)에 의해 전면을 균일하게 압박함으로써, 도 4의 (b)에 도시된 바와 같이 보호 플레이트(6)에 두께가 균일한 본드층(50)을 통해 반도체 웨이퍼(2)가 고정된다. 한편, 보호 플레이트(6)와 반도체 웨이퍼(2)의 표면에 피복된 박막(300) 사이에 개재되는 본드층(50)의 두께는, 10 ㎛∼200 ㎛ 정도이면 된다. 또한, 본드재(5)로서는 자외선을 조사함으로써 경화하는 수지가 바람직하고, 자외선을 조사함으로써 경화하는 수지로서는, 폴리에스테르(메트)아크릴레이트, 폴리우레탄(메트)아크릴레이트, 에폭시(메트)아크릴레이트 등을 이용할 수 있다. 또한, 보호 플레이트(6)는, 자외선이 투과하는 수지 시트가 바람직하고, 두께가 예컨대 500 ㎛∼1 ㎜ 정도인 폴리에틸렌테레프탈레이트(PET) 수지 시트, 폴리올레핀 수지 시트 등을 이용할 수 있다.
전술한 보호 플레이트 고정 공정을 실시했다면, 반도체 웨이퍼(2)가 고정된 보호 플레이트(6)를 통해 본드층(50)에 자외선을 조사하여 경화하는 본드층 경화 공정을 실시한다. 즉, 도 5에 도시된 바와 같이, 반도체 웨이퍼(2)가 고정된 보호 플레이트(6)측으로부터 자외선 조사기(4)에 의해 자외선을 조사한다. 도시된 실시형태에서는 보호 플레이트(6)는 자외선이 투과하는 수지 시트에 의해 형성되어 있기 때문에, 상기 보호 플레이트(6)를 통해 본드층(50)에 자외선이 조사되어, 본드층(50)이 경화된다.
다음으로, 반도체 웨이퍼(2)가 고정된 보호 플레이트(6)를 척 테이블에 유지하고, 반도체 웨이퍼(2)의 이면을 연삭하여 미리 정해진 두께로 형성하는 이면 연삭 공정을 실시한다. 이 이면 연삭 공정은, 도 6의 (a)에 도시된 연삭 장치(7)를 이용하여 실시한다. 도 6의 (a)에 도시된 연삭 장치(7)는, 피가공물을 유지하는 유지 수단으로서의 척 테이블(71)과, 상기 척 테이블(71)에 유지된 피가공물을 연삭하는 연삭 수단(72)을 구비하고 있다. 척 테이블(71)은, 상면에 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않은 회전 구동 기구에 의해 도 6의 (a)에 있어서 화살표 71a로 나타내는 방향으로 회전된다. 연삭 수단(72)은, 스핀들 하우징(721)과, 상기 스핀들 하우징(721)에 회전 가능하게 지지되며 도시하지 않은 회전 구동 기구에 의해 회전되는 회전 스핀들(722)과, 상기 회전 스핀들(722)의 하단에 장착된 마운터(723)와, 상기 마운터(723)의 하면에 부착된 연삭 휠(724)을 구비하고 있다. 이 연삭 휠(724)은, 원환형의 베이스(725)와, 상기 베이스(725)의 하면에 환형으로 장착된 연삭 지석(726)으로 이루어져 있고, 베이스(725)가 마운터(723)의 하면에 체결 볼트(727)에 의해 부착되어 있다.
전술한 연삭 장치(7)를 이용하여 상기 이면 연삭 공정을 실시하기 위해서는, 도 6의 (a)에 도시된 바와 같이 척 테이블(71)의 상면(유지면)에 반도체 웨이퍼(2)가 고정된 보호 플레이트(6)측을 배치한다. 그리고, 도시하지 않은 흡인 수단을 작동함으로써 척 테이블(71) 상에 보호 플레이트(6)를 통해 반도체 웨이퍼(2)를 흡착 유지한다(웨이퍼 유지 공정). 따라서, 척 테이블(71) 상에 유지된 반도체 웨이퍼(2)는, 이면(2b)이 상측이 된다. 이와 같이 척 테이블(71) 상에 반도체 웨이퍼(2)를 보호 플레이트(6)를 통해 흡인 유지했다면, 척 테이블(71)을 도 6의 (a)에 있어서 화살표 71a로 나타내는 방향으로 예컨대 300 rpm으로 회전시키면서, 연삭 수단(72)의 연삭 휠(724)을 도 6의 (a)에 있어서 화살표 724a로 나타내는 방향으로 예컨대 6000 rpm으로 회전시켜, 도 6의 (b)에 도시된 바와 같이 연삭 지석(726)을 피가공면인 반도체 웨이퍼(2)의 이면(2b)에 접촉시키고, 연삭 휠(724)을 화살표 724b로 나타내는 바와 같이 예컨대 1 ㎛/초의 연삭 이송 속도로 하방[척 테이블(71)의 유지면에 대해 수직인 방향]으로 미리 정해진 양 연삭 이송한다. 이 결과, 반도체 웨이퍼(2)의 이면(2b)이 연삭되어 반도체 웨이퍼(2)는 미리 정해진 두께(예컨대 100 ㎛)로 형성된다.
다음으로, 이면 연삭 공정이 실시된 반도체 웨이퍼(2)가 고정된 보호 플레이트(6)와 함께 본드재로 이루어지는 본드층(50)을 박리하는 보호 플레이트 박리 공정을 실시한다. 즉, 도 7의 (a) 및 도 7의 (b)에 도시된 바와 같이 환형의 프레임(F)의 내측 개구부를 덮도록 외주부가 장착된 폴리올레핀 등의 합성 수지 시트로 이루어지는 다이싱 테이프(T)의 표면에 반도체 웨이퍼(2)의 이면(2b)을 접착하고, 반도체 웨이퍼(2)가 고정되어 있는 보호 플레이트(6)와 함께 본드층(50)을 반도체 웨이퍼(2)로부터 박리한다. 한편, 보호 플레이트(6)와 함께 본드층(50)을 반도체 웨이퍼(2)로부터 박리할 때에는, 반도체 웨이퍼(2)와 보호 플레이트(6) 사이에 개재된 본드층(50)에 수증기 스팀을 공급하면서 실시함으로써 용이하게 박리할 수 있다. 이와 같이 하여, 보호 플레이트(6)와 함께 본드층(50)을 반도체 웨이퍼(2)로부터 박리해도, 반도체 웨이퍼(2)의 표면에는 본드재의 일부가 잔존하고 있는 경우가 있다.
전술한 보호 플레이트 박리 공정을 실시했다면, 반도체 웨이퍼(2)의 표면에 잔존하는 본드재에 물을 공급하여, 본드재와 함께 박막(300)을 제거하는 본드재 제거 공정을 실시한다. 즉, 도 8의 (a)에 도시된 바와 같이 보호 플레이트 박리 공정이 실시되어 환형의 프레임(F)에 다이싱 테이프(T)를 통해 지지되어 있는 반도체 웨이퍼(2)를 세정 장치(8)의 유지 테이블(81) 상에 다이싱 테이프(T)를 통해 배치하고, 도시하지 않은 흡인 수단을 작동함으로써 유지 테이블(81) 상에 다이싱 테이프(T)를 통해 반도체 웨이퍼(2)를 흡인 유지한다. 그리고, 유지 테이블(81)의 상방에 배치된 세정수 공급 노즐(82)로부터 세정수를 반도체 웨이퍼(2)의 표면에 잔존하는 본드재 및 박막(300)에 공급한다. 이 결과, 박막(300)은 수용성 수지로 이루어져 있기 때문에 도 8의 (b)에 도시된 바와 같이 세정수에 의해 용이하게 제거되고, 반도체 웨이퍼(2)의 표면에 잔존하는 본드재도 제거된다. 따라서, 디바이스의 표면에 본드재의 일부가 잔존하는 일이 없기 때문에, 디바이스의 품질을 저하시키는 일은 없다.
이상과 같이 하여, 본드재 제거 공정이 실시된 반도체 웨이퍼(2)는, 다이싱 테이프(T)를 통해 환형의 프레임(F)에 지지된 상태로 다음 공정인 웨이퍼 분할 공정으로 반송되어, 분할 예정 라인(21)을 따라 개개의 디바이스(22)로 분할된다.
다음으로, 본 발명에 의한 웨이퍼의 가공 방법에서의 제2 실시형태에 대해 설명한다. 이 제2 실시형태는, 상기 수용성 수지 피복 공정을 실시하기 전에 반도체 웨이퍼(2)의 표면측으로부터 분할 예정 라인(21)을 따라 디바이스(22)의 마무리 두께에 상당하는 절삭홈을 형성하는 절삭홈 형성 공정을 실시하고, 상기 이면 연삭 공정에서는 반도체 웨이퍼(2)의 이면에 절삭홈을 노출시킴으로써 반도체 웨이퍼(2)를 개개의 디바이스(22)로 분할한다.
여기서, 상기 절삭홈 형성 공정에 대해 도 9의 (a) 및 도 9의 (b)를 참조하여 설명한다.
절삭홈 형성 공정은, 도 9의 (a)에 도시된 절삭 장치(9)를 이용하여 실시한다. 도 9의 (a)에 도시된 절삭 장치(9)는, 피가공물을 유지하는 척 테이블(91)과, 상기 척 테이블(91)에 유지된 피가공물을 절삭하는 절삭 수단(92)과, 상기 척 테이블(91)에 유지된 피가공물을 촬상하는 촬상 수단(93)을 구비하고 있다. 척 테이블(91)은, 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않은 절삭 이송 기구에 의해 도 9의 (a)에 있어서 화살표 X로 나타내는 절삭 이송 방향으로 이동되고, 도시하지 않은 인덱싱 이송 기구에 의해 화살표 Y로 나타내는 인덱싱 이송 방향으로 이동되도록 되어 있다.
상기 절삭 수단(92)은, 실질적으로 수평으로 배치된 스핀들 하우징(921)과, 상기 스핀들 하우징(921)에 회전 가능하게 지지된 회전 스핀들(922)과, 상기 회전 스핀들(922)의 선단부에 장착된 절삭 블레이드(923)를 포함하고 있고, 회전 스핀들(922)이 스핀들 하우징(921) 내에 배치된 도시하지 않은 서보 모터에 의해 화살표 922a로 나타내는 방향으로 회전되도록 되어 있다. 한편, 절삭 블레이드(923)의 두께는, 본 실시형태에서는 30 ㎛로 설정되어 있다. 상기 촬상 수단(93)은, 스핀들 하우징(921)의 선단부에 장착되어 있고, 피가공물을 조명하는 조명 수단과, 상기 조명 수단에 의해 조명된 영역을 포착하는 광학계와, 상기 광학계에 의해 포착된 상을 촬상하는 촬상 소자(CCD) 등을 구비하며, 촬상한 화상 신호를 도시하지 않은 제어 수단에 보낸다.
전술한 절삭 장치(9)를 이용하여 절삭홈 형성 공정을 실시하기 위해서는, 도 9의 (a)에 도시된 바와 같이 척 테이블(91) 상에 반도체 웨이퍼(2)의 이면(2b)측을 배치하고, 도시하지 않은 흡인 수단을 작동함으로써 반도체 웨이퍼(2)를 척 테이블(91) 상에 흡인 유지한다. 따라서, 척 테이블(91)에 유지된 반도체 웨이퍼(2)는, 표면(2a)이 상측이 된다. 이와 같이 하여, 반도체 웨이퍼(2)를 흡인 유지한 척 테이블(91)은, 도시하지 않은 절삭 이송 기구에 의해 촬상 수단(93) 바로 아래에 위치된다.
척 테이블(91)이 촬상 수단(93) 바로 아래에 위치되면, 촬상 수단(93) 및 도시하지 않은 제어 수단에 의해 반도체 웨이퍼(2)의 분할 예정 라인(21)을 따라 분할홈을 형성해야 할 절삭 영역을 검출하는 얼라인먼트 작업을 실행한다. 즉, 촬상 수단(93) 및 도시하지 않은 제어 수단은, 반도체 웨이퍼(2)의 미리 정해진 방향으로 형성되어 있는 분할 예정 라인(21)과, 절삭 블레이드(923)와의 위치 맞춤을 행하기 위한 패턴 매칭 등의 화상 처리를 실행하여, 절삭 영역의 얼라인먼트를 수행한다(얼라인먼트 공정). 또한, 반도체 웨이퍼(2)에 형성되어 있는 상기 미리 정해진 방향에 대해 직교하는 방향으로 연장되는 분할 예정 라인(21)에 대해서도, 마찬가지로 절삭 영역의 얼라인먼트가 수행된다.
이상과 같이 하여 척 테이블(91) 상에 유지되어 있는 반도체 웨이퍼(2)의 절삭 영역을 검출하는 얼라인먼트가 행해졌다면, 반도체 웨이퍼(2)를 유지한 척 테이블(91)을 절삭 영역의 절삭 개시 위치로 이동시킨다. 그리고, 절삭 블레이드(923)를 도 9의 (a)에 있어서 화살표 922a로 나타내는 방향으로 회전시키면서 하방으로 이동시켜 절입 이송을 실시한다. 이 절입 이송 위치는, 절삭 블레이드(923)의 외주 가장자리가 반도체 웨이퍼(2)의 표면으로부터 디바이스의 마무리 두께에 상당하는 깊이 위치(예컨대, 100 ㎛)로 설정되어 있다. 이와 같이 하여, 절삭 블레이드(923)의 절입 이송을 실시했다면, 절삭 블레이드(923)를 회전시키면서 척 테이블(91)을 도 9의 (a)에 있어서 화살표 X로 나타내는 방향으로 절삭 이송함으로써, 도 9의 (b)에 도시된 바와 같이 분할 예정 라인(21)을 따라 폭이 30 ㎛이고 디바이스의 마무리 두께에 상당하는 깊이(예컨대, 100 ㎛)의 절삭홈(210)이 형성된다(절삭홈 형성 공정).
전술한 절삭홈 형성 공정을 실시했다면, 상기 수용성 수지 피복 공정 및 보호 플레이트 고정 공정을 실시한 후에, 상기 이면 연삭 공정을 실시한다. 이 이면 연삭 공정에서는, 도 10의 (a) 및 도 10의 (b)에 도시된 바와 같이 반도체 웨이퍼(2)의 이면을 연삭하여 두께가 예컨대 100 ㎛에 도달하면, 절삭홈(210)이 이면(2b)에 표출되어, 반도체 웨이퍼(2)는 개개의 디바이스로 분할된다. 한편, 이 실시형태에서는, 상기 절삭홈 형성 공정을 실시한 후에 상기 수용성 수지 피복 공정을 실시하기 때문에, 수용성 수지는 절삭홈(210) 내에 충전된다. 따라서, 이면 연삭 공정에 있어서 절삭홈(210)이 반도체 웨이퍼(2)의 이면에 표출되면, 절삭홈(210) 내에 충전된 수용성 수지가 노출된다.
다음으로, 본 발명에 의한 웨이퍼의 가공 방법에서의 제3 실시형태에 대해 설명한다. 이 제3 실시형태는, 상기 수용성 수지 피복 공정을 실시하기 전에 반도체 웨이퍼(2)에 대해 투과성을 갖는 파장의 레이저 광선의 집광점을 반도체 웨이퍼(2)의 내부에 위치시켜 분할 예정 라인(21)을 따라 조사하여 반도체 웨이퍼(2)의 내부에 분할 예정 라인(21)을 따라 분할 기점이 되는 개질층을 형성하는 개질층 형성 공정을 실시하고, 상기 이면 연삭 공정에서는 반도체 웨이퍼(2)를 분할 기점이 되는 개질층이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할한다.
여기서, 상기 개질층 형성 공정에 대해 도 11의 (a), 도 11의 (b) 및 도 11의 (c)를 참조하여 설명한다. 개질층 형성 공정은, 도 11의 (a)에 도시된 레이저 가공 장치(10)를 이용하여 실시한다. 도 11의 (a)에 도시된 레이저 가공 장치(10)는, 피가공물을 유지하는 척 테이블(11)과, 상기 척 테이블(11) 상에 유지된 피가공물에 레이저 광선을 조사하는 레이저 광선 조사 수단(12)과, 척 테이블(11) 상에 유지된 피가공물을 촬상하는 촬상 수단(13)을 구비하고 있다. 척 테이블(11)은, 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않은 가공 이송 수단에 의해 도 11의 (a)에 있어서 화살표 X로 나타내는 가공 이송 방향으로 이동되며, 도시하지 않은 인덱싱 이송 수단에 의해 도 11의 (a)에 있어서 화살표 Y로 나타내는 인덱싱 이송 방향으로 이동되도록 되어 있다.
상기 레이저 광선 조사 수단(12)은, 실질적으로 수평으로 배치된 원통 형상의 케이싱(121)을 포함하고 있다. 케이싱(121) 내에는 도시하지 않은 펄스 레이저 광선 발진기나 반복 주파수 설정 수단을 구비한 펄스 레이저 광선 발진 수단이 배치되어 있다. 상기 케이싱(121)의 선단부에는, 펄스 레이저 광선 발진 수단으로부터 발진된 펄스 레이저 광선을 집광하기 위한 집광기(122)가 장착되어 있다. 한편, 레이저 광선 조사 수단(12)은, 집광기(122)에 의해 집광되는 펄스 레이저 광선의 집광점 위치를 조정하기 위한 집광점 위치 조정 수단(도시하지 않음)을 구비하고 있다.
상기 레이저 광선 조사 수단(12)을 구성하는 케이싱(121)의 선단부에 장착된 촬상 수단(13)은, 피가공물을 조명하는 조명 수단과, 상기 조명 수단에 의해 조명된 영역을 포착하는 광학계와, 상기 광학계에 의해 포착된 상을 촬상하는 촬상 소자(CCD) 등을 구비하고, 촬상한 화상 신호를 도시하지 않은 제어 수단에 보낸다.
전술한 레이저 가공 장치(10)를 이용하여 개질층 형성 공정을 실시하기 위해서는, 먼저 전술한 도 11의 (a)에 도시된 바와 같이 척 테이블(11) 상에 반도체 웨이퍼(2)의 이면(2b)측을 배치한다. 그리고, 도시하지 않은 흡인 수단에 의해 척 테이블(11) 상에 반도체 웨이퍼(2)를 흡착 유지한다. 따라서, 척 테이블(11) 상에 유지된 반도체 웨이퍼(2)는, 표면(2a)이 상측이 된다. 이와 같이 하여, 반도체 웨이퍼(2)를 흡인 유지한 척 테이블(11)은, 도시하지 않은 가공 이송 수단에 의해 촬상 수단(13) 바로 아래에 위치된다.
척 테이블(11)이 촬상 수단(13) 바로 아래에 위치되면, 촬상 수단(13) 및 도시하지 않은 제어 수단에 의해 반도체 웨이퍼(2)의 레이저 가공해야 할 가공 영역을 검출하는 얼라인먼트 작업을 실행한다. 즉, 촬상 수단(13) 및 도시하지 않은 제어 수단은, 반도체 웨이퍼(2)의 미리 정해진 방향으로 형성되어 있는 분할 예정 라인(21)과, 분할 예정 라인(21)을 따라 레이저 광선을 조사하는 레이저 광선 조사 수단(12)의 집광기(122)와의 위치 맞춤을 행하기 위한 패턴 매칭 등의 화상 처리를 실행하여, 레이저 광선 조사 위치의 얼라인먼트를 수행한다. 또한, 반도체 웨이퍼(2)에 형성되어 있는 상기 미리 정해진 방향에 대해 직교하는 방향으로 연장되는 분할 예정 라인(21)에 대해서도, 마찬가지로 레이저 광선 조사 위치의 얼라인먼트가 수행된다.
이상과 같이 하여 척 테이블(11) 상에 유지되어 있는 반도체 웨이퍼(2)에 형성되어 있는 분할 예정 라인(21)을 검출하여, 레이저 광선 조사 위치의 얼라인먼트가 행해졌다면, 도 11의 (b)에서 도시된 바와 같이 척 테이블(11)을 레이저 광선을 조사하는 레이저 광선 조사 수단(12)의 집광기(122)가 위치하는 레이저 광선 조사 영역으로 이동시켜, 미리 정해진 분할 예정 라인(21)의 일단[도 11의 (b)에 있어서 좌단]을 레이저 광선 조사 수단(12)의 집광기(122) 바로 아래에 위치시킨다. 다음으로, 집광기(122)로부터 조사되는 펄스 레이저 광선의 집광점(P)을 반도체 웨이퍼(2)의 두께 방향 중간부에 위치시킨다. 그리고, 집광기(122)로부터 실리콘 웨이퍼에 대해 투과성을 갖는 파장(예컨대 1064 ㎚)의 펄스 레이저 광선을 조사하면서 척 테이블(11)을 도 11의 (b)에 있어서 화살표 X1로 나타내는 방향으로 미리 정해진 이송 속도로 이동시킨다. 그리고, 도 11의 (c)에서 도시된 바와 같이 레이저 광선 조사 수단(12)의 집광기(122)의 조사 위치가 분할 예정 라인(21)의 타단의 위치에 도달했다면, 펄스 레이저 광선의 조사를 정지하고, 척 테이블(11)의 이동을 정지한다. 이 결과, 반도체 웨이퍼(2)의 내부에는, 도 11의 (c)에서 도시된 바와 같이 분할 예정 라인(21)을 따라 개질층(220)이 형성된다(개질층 형성 공정). 이 개질층 형성 공정을 반도체 웨이퍼(2)에 형성된 모든 분할 예정 라인(21)을 따라 실시한다.
전술한 개질층 형성 공정을 실시했다면, 상기 수용성 수지 피복 공정과 보호 플레이트 고정 공정을 실시한 후에, 상기 이면 연삭 공정을 실시한다. 이 이면 연삭 공정에서는, 도 12의 (a) 및 도 12의 (b)에 도시된 바와 같이 반도체 웨이퍼(2)의 이면이 연삭되어 반도체 웨이퍼(2)는 미리 정해진 두께(예컨대 100 ㎛)로 형성되고, 상기 개질층(220)이 형성되어 강도가 저하되어 있는 분할 예정 라인(21)을 따라 크랙(221)이 발생하여 개개의 디바이스로 분할된다.
한편, 전술한 개질층 형성 공정에서는 반도체 웨이퍼(2)의 표면측으로부터 레이저 광선의 집광점을 내부에 위치시켜 분할 예정 라인(21)을 따라 조사하는 예를 나타내었으나, 반도체 웨이퍼(2)의 이면측으로부터 레이저 광선의 집광점을 내부에 위치시켜 분할 예정 라인(21)을 따라 조사하는 경우에는, 개질층 형성 공정은 상기 수용성 수지 피복 공정과 보호 플레이트 고정 공정을 실시한 후에 실시해도 좋다.
이상과 같이 하여 제2 실시형태 및 제3 실시형태에서의 이면 연삭 공정을 실시했다면, 상기 도 7의 (a) 및 도 7의 (b)에 도시된 보호 플레이트 박리 공정과 마찬가지로, 반도체 웨이퍼(2)가 고정된 보호 플레이트(6)와 함께 본드재로 이루어지는 본드층(50)을 반도체 웨이퍼(2)로부터 박리하는 보호 플레이트 박리 공정을 실시한다. 즉, 도 13의 (a) 및 도 13의 (b)에 도시된 바와 같이 환형의 프레임(F)의 내측 개구부를 덮도록 외주부가 장착된 폴리올레핀 등의 합성 수지 시트로 이루어지는 다이싱 테이프(T)의 표면에 개개의 디바이스(22)로 분할된 반도체 웨이퍼(2)의 이면(2b)을 접착하고, 반도체 웨이퍼(2)가 고정되어 있는 보호 플레이트(6)와 함께 본드층(50)을 반도체 웨이퍼(2)로부터 박리한다. 한편, 본 실시형태에서는 상기 이면 연삭 공정이 실시되어 반도체 웨이퍼(2)는 이면으로의 절삭홈(210)의 표출 또는 크랙(221)의 발생에 의해 개개의 디바이스(22)로 분할되어 있다. 이와 같이 하여, 보호 플레이트(6)와 함께 본드층(50)을 반도체 웨이퍼(2)로부터 박리해도, 개개의 디바이스(22)로 분할된 반도체 웨이퍼(2)의 표면에는 본드재의 일부가 잔존하고 있는 경우가 있다.
전술한 보호 플레이트 박리 공정을 실시했다면, 상기 도 8의 (a) 및 도 8의 (b)에 도시된 본드재 제거 공정과 마찬가지로, 반도체 웨이퍼(2)의 표면에 잔존하는 본드재에 물을 공급하여, 본드재와 함께 박막(300)을 제거하는 본드재 제거 공정을 실시한다. 즉, 도 14의 (a)에 도시된 바와 같이 보호 플레이트 박리 공정이 실시되어 환형의 프레임(F)에 다이싱 테이프(T)를 통해 지지되어 있는 개개의 디바이스(22)로 분할된 반도체 웨이퍼(2)를 세정 장치(8)의 유지 테이블(81) 상에 다이싱 테이프(T)를 통해 흡인 유지하고, 세정수 공급 노즐(82)로부터 세정수를 반도체 웨이퍼(2)의 표면에 잔존하는 본드재 및 박막(300)에 공급한다. 이 결과, 도 14의 (b) 및 도 14의 (c)에 도시된 바와 같이 박막(300)은 수용성 수지로 이루어져 있기 때문에 세정수에 의해 용이하게 제거되고, 반도체 웨이퍼(2)의 표면에 잔존하는 본드재도 제거된다. 따라서, 디바이스(22)의 표면에 본드재의 일부가 잔존하는 일이 없기 때문에, 디바이스(22)의 품질을 저하시키는 일은 없다.
2: 반도체 웨이퍼 21: 분할 예정 라인
22: 디바이스 3: 수지막 형성 장치
31: 스피너 테이블 32: 액상 수지 공급 노즐
300: 박막 4: 자외선 조사기
5: 본드재 50: 본드층
6: 보호 플레이트 7: 연삭 장치
71: 연삭 장치의 척 테이블 72: 연삭 수단
724: 연삭 휠 8: 세정 장치
82: 세정수 공급 노즐 9: 절삭 장치
91: 절삭 장치의 척 테이블 92: 절삭 수단
923: 절삭 블레이드 10: 레이저 가공 장치
11: 레이저 가공 장치의 척 테이블 12: 레이저 광선 조사 수단
122: 집광기 F: 환형의 프레임
T: 다이싱 테이프

Claims (3)

  1. 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있고, 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를 가공하는 웨이퍼의 가공 방법에 있어서,
    웨이퍼의 표면에 수용성의 액상 수지를 피복하여 박막을 형성하는 수용성 수지 피복 공정과,
    웨이퍼의 표면을 보호하는 보호 플레이트와 상기 박막 사이에 본드재를 개재시켜 웨이퍼를 보호 플레이트에 고정하는 보호 플레이트 고정 공정과,
    웨이퍼가 고정된 상기 보호 플레이트측을 척 테이블로 유지하고, 웨이퍼의 이면을 연삭하여 미리 정해진 두께로 형성하는 이면 연삭 공정과,
    상기 이면 연삭 공정을 실시한 후, 웨이퍼가 고정된 상기 보호 플레이트와 함께 상기 본드재를 박리하는 보호 플레이트 박리 공정과,
    상기 보호 플레이트 박리 공정이 실시된 웨이퍼의 표면에 잔존하는 상기 본드재에 물을 공급하여, 상기 본드재와 함께 상기 박막을 제거하는 본드재 제거 공정
    을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법.
  2. 제1항에 있어서,
    상기 수용성 수지 피복 공정을 실시하기 전에, 웨이퍼의 표면측으로부터 분할 예정 라인을 따라 디바이스의 마무리 두께에 상당하는 절삭홈을 형성하는 절삭홈 형성 공정을 더 포함하고,
    상기 이면 연삭 공정에서는 웨이퍼의 이면에 절삭홈을 표출시킴으로써 웨이퍼를 개개의 디바이스로 분할하는 것인, 웨이퍼의 가공 방법.
  3. 제1항에 있어서,
    웨이퍼에 대해 투과성을 갖는 파장의 레이저 광선의 집광점을 웨이퍼의 내부에 위치시켜 분할 예정 라인을 따라 조사하여 웨이퍼의 내부에 분할 예정 라인을 따라 분할 기점이 되는 개질층을 형성하는 개질층 형성 공정을 더 포함하고,
    상기 이면 연삭 공정에서는 웨이퍼를 분할 기점이 되는 개질층이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할하는 것인, 웨이퍼의 가공 방법.

KR1020160069610A 2015-06-12 2016-06-03 웨이퍼의 가공 방법 KR20160146537A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015118922A JP2017005158A (ja) 2015-06-12 2015-06-12 ウエーハの裏面研削方法
JPJP-P-2015-118922 2015-06-12

Publications (1)

Publication Number Publication Date
KR20160146537A true KR20160146537A (ko) 2016-12-21

Family

ID=57517226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160069610A KR20160146537A (ko) 2015-06-12 2016-06-03 웨이퍼의 가공 방법

Country Status (5)

Country Link
US (1) US9640420B2 (ko)
JP (1) JP2017005158A (ko)
KR (1) KR20160146537A (ko)
CN (1) CN106252198A (ko)
TW (1) TW201701345A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6837709B2 (ja) * 2016-10-14 2021-03-03 株式会社ディスコ デバイスウェーハのレーザ加工方法
DE102016224978B4 (de) 2016-12-14 2022-12-29 Disco Corporation Substratbearbeitungsverfahren
DE102017200631B4 (de) * 2017-01-17 2022-12-29 Disco Corporation Verfahren zum Bearbeiten eines Substrats
JP6906843B2 (ja) * 2017-04-28 2021-07-21 株式会社ディスコ ウェーハの加工方法
JP6925714B2 (ja) * 2017-05-11 2021-08-25 株式会社ディスコ ウェーハの加工方法
WO2019009123A1 (ja) * 2017-07-06 2019-01-10 東京エレクトロン株式会社 基板処理方法及び基板処理システム
JP2019029941A (ja) * 2017-08-02 2019-02-21 株式会社ディスコ 弾性波デバイス用基板の製造方法
JP7028650B2 (ja) * 2018-01-11 2022-03-02 株式会社ディスコ 剥離装置
CN111545922B (zh) * 2020-04-08 2022-07-12 山东天岳先进科技股份有限公司 一种碳化硅晶体的加工方法
JP2021174920A (ja) * 2020-04-28 2021-11-01 株式会社ディスコ ウエーハの加工方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050642A (ja) 1996-07-29 1998-02-20 Disco Abrasive Syst Ltd 被加工物用保護部材及び研磨方法
JP2010219461A (ja) 2009-03-19 2010-09-30 Disco Abrasive Syst Ltd ウエーハの研磨方法
JP2012160515A (ja) 2011-01-31 2012-08-23 Disco Abrasive Syst Ltd 被加工物の加工方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP2003007648A (ja) 2001-06-18 2003-01-10 Disco Abrasive Syst Ltd 半導体ウェーハの分割システム
ES2377521T3 (es) 2002-03-12 2012-03-28 Hamamatsu Photonics K.K. Método para dividir un sustrato
JP2004160493A (ja) 2002-11-13 2004-06-10 Disco Abrasive Syst Ltd レーザー加工方法
JP4514409B2 (ja) * 2003-02-20 2010-07-28 日東電工株式会社 半導体ウエハの仮固定方法及び電子部品、回路基板
JP4471632B2 (ja) * 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005223282A (ja) 2004-02-09 2005-08-18 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2006269897A (ja) 2005-03-25 2006-10-05 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
KR100804891B1 (ko) 2006-02-14 2008-02-20 엘에스전선 주식회사 다이싱 다이 접착필름 및 이를 이용한 반도체 패키징 방법
JP4847255B2 (ja) * 2006-08-30 2011-12-28 株式会社テオス 半導体ウエーハの加工方法
JP2008235650A (ja) 2007-03-22 2008-10-02 Disco Abrasive Syst Ltd デバイスの製造方法
JP2009043931A (ja) 2007-08-08 2009-02-26 Disco Abrasive Syst Ltd ウェーハの裏面研削方法
JP5133855B2 (ja) 2008-11-25 2013-01-30 株式会社ディスコ 保護膜の被覆方法
JP2011029450A (ja) * 2009-07-27 2011-02-10 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5385060B2 (ja) 2009-09-07 2014-01-08 株式会社ディスコ 保護膜被覆方法および保護膜被覆装置
JP5600035B2 (ja) 2010-06-30 2014-10-01 株式会社ディスコ ウエーハの分割方法
JP2013041908A (ja) * 2011-08-12 2013-02-28 Disco Abrasive Syst Ltd 光デバイスウェーハの分割方法
JP5839390B2 (ja) 2011-10-06 2016-01-06 株式会社ディスコ アブレーション加工方法
JP5988601B2 (ja) 2012-02-13 2016-09-07 株式会社ディスコ 光デバイスウェーハの分割方法
US9401289B2 (en) * 2012-06-04 2016-07-26 STATS ChipPAC Pte. Ltd. Semiconductor device and method of backgrinding and singulation of semiconductor wafer while reducing kerf shifting and protecting wafer surfaces
JP6029338B2 (ja) * 2012-06-12 2016-11-24 株式会社ディスコ 光デバイスの加工方法
JP6078272B2 (ja) * 2012-09-10 2017-02-08 株式会社ディスコ ウエーハの加工方法
JP5992277B2 (ja) * 2012-09-20 2016-09-14 株式会社ディスコ 加工方法
JP2015023135A (ja) * 2013-07-18 2015-02-02 株式会社ディスコ ウエーハの加工方法
JP6162018B2 (ja) 2013-10-15 2017-07-12 株式会社ディスコ ウエーハの加工方法
JP2016001677A (ja) 2014-06-12 2016-01-07 株式会社ディスコ ウエーハの加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050642A (ja) 1996-07-29 1998-02-20 Disco Abrasive Syst Ltd 被加工物用保護部材及び研磨方法
JP2010219461A (ja) 2009-03-19 2010-09-30 Disco Abrasive Syst Ltd ウエーハの研磨方法
JP2012160515A (ja) 2011-01-31 2012-08-23 Disco Abrasive Syst Ltd 被加工物の加工方法

Also Published As

Publication number Publication date
TW201701345A (zh) 2017-01-01
US20160365270A1 (en) 2016-12-15
US9640420B2 (en) 2017-05-02
JP2017005158A (ja) 2017-01-05
CN106252198A (zh) 2016-12-21

Similar Documents

Publication Publication Date Title
KR20160146537A (ko) 웨이퍼의 가공 방법
KR102505700B1 (ko) 웨이퍼의 가공 방법
US9685377B2 (en) Wafer processing method
KR101473498B1 (ko) 광 디바이스 웨이퍼의 가공 방법
KR101584821B1 (ko) 보호막 피복 방법 및 보호막 피복 장치
TWI638396B (zh) Wafer processing method
KR20170030035A (ko) 웨이퍼의 가공 방법
US7915142B2 (en) Wafer processing method
JP2013207170A (ja) デバイスウェーハの分割方法
JP2017092125A (ja) ウエーハの加工方法
KR20180061011A (ko) 웨이퍼의 가공 방법
KR20100091105A (ko) 웨이퍼 가공 방법
JP2017028160A (ja) ウエーハの加工方法
KR20170066251A (ko) 웨이퍼의 가공 방법
KR20160075326A (ko) 웨이퍼의 가공 방법
KR102084269B1 (ko) 레이저 가공 장치 및 보호막 피복 방법
CN107808847B (zh) 芯片间隔维持方法
JP2017022162A (ja) ウエーハの加工方法
KR20150105210A (ko) 판형물의 가공 방법
JP2016207820A (ja) ウエーハの加工方法
JP7473414B2 (ja) ウエーハの加工方法
KR20170000330A (ko) 웨이퍼의 가공 방법
KR20230131771A (ko) 웨이퍼의 가공 방법
JP2021153126A (ja) 被加工物の加工方法
KR20230019786A (ko) 웨이퍼의 분할 방법