JP2020170740A - 積層デバイスチップの製造方法 - Google Patents
積層デバイスチップの製造方法 Download PDFInfo
- Publication number
- JP2020170740A JP2020170740A JP2019069837A JP2019069837A JP2020170740A JP 2020170740 A JP2020170740 A JP 2020170740A JP 2019069837 A JP2019069837 A JP 2019069837A JP 2019069837 A JP2019069837 A JP 2019069837A JP 2020170740 A JP2020170740 A JP 2020170740A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- chip
- polishing
- manufacturing
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000005498 polishing Methods 0.000 claims abstract description 49
- 238000004140 cleaning Methods 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 26
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 12
- 238000002360 preparation method Methods 0.000 claims description 11
- 239000002390 adhesive tape Substances 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 4
- 239000002002 slurry Substances 0.000 abstract description 13
- 235000012431 wafers Nutrition 0.000 description 103
- 238000005520 cutting process Methods 0.000 description 18
- 230000002950 deficient Effects 0.000 description 13
- 239000007789 gas Substances 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000011148 porous material Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000005406 washing Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000012530 fluid Substances 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000002679 ablation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02065—Cleaning during device manufacture during, before or after processing of insulating layers the processing being a planarization of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Wire Bonding (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】デバイスチップの貼り合わせ面から加工屑を良好に除去する。【解決手段】本実施形態では、第１ウェーハ分割工程において第１ウェーハＷ１を分割して第１チップＣ１を得た後に、第１チップＣ１の第１表面２ａを、研磨工程において、研磨パッド４６およびスラリーを用いたＣＭＰ研磨によって研磨する。これにより、第１チップＣ１の第１表面２ａに付着あるいは融着している加工屑を、良好に除去することができる。したがって、後の貼り合わせ工程において、第１チップＣ１の第１表面２ａと第２デバイスの第２表面とを、良好に貼り合わせることが可能となる。その結果、積層デバイスチップの製造に関する歩留まりを高めることができる。【選択図】図６
Description
本発明は、積層デバイスチップの製造方法に関する。
従来、複数層のデバイスを含む積層デバイスチップを製造するときには、特許文献１および特許文献２に開示のように、重ね合わされた二枚のウェーハを、切削ブレードを用いた切削加工によって分割するか、または、レーザー光線の照射によるアブレーション加工によって分割している。
また、積層デバイスチップの生産性を向上させるために、特許文献３に開示の技術では、分割されたデバイスチップを、他のウェーハに形成されたデバイスに貼り合わせる。その後、このウェーハを分割することによって、積層デバイスチップを製造する。
しかし、特許文献３の技術では、他のウェーハのデバイスに貼り合わせられる分割されたデバイスチップの貼り合わせ面に、分割加工で発生した加工屑（切削屑またはデブリ）が付着している場合がある。この場合、他のウェーハのデバイスに対するデバイスチップの貼り合わせが、不完全になりやすい。
また、デバイスチップの貼り合わせ面を、高圧の洗浄水を吹きつけることによって綺麗にすることも考えられる。しかし、洗浄水の圧力を高くすると、デバイスチップが粘着テープから吹き飛ばされる可能性がある。また、デバイスチップの貼り合わせ面に加工屑が融着している場合、高圧の洗浄水によっては、加工屑を除去することは困難である。
本発明の目的は、積層デバイスチップを製造する際、デバイスチップの貼り合わせ面から加工屑を良好に除去することにある。
本発明の積層デバイスチップの製造方法（本製造方法）は、複数の分割予定ラインによって区画された第１ウェーハの表面の各領域に形成されている第１デバイスと、複数の分割予定ラインによって区画された第２ウェーハの表面の各領域に形成されている第２デバイスとを含む積層デバイスチップを製造する積層デバイスチップの製造方法であって、リングフレームと、該リングフレームの開口を塞ぐように該リングフレームに貼着された粘着テープと、該粘着テープに裏面が貼着された該第１ウェーハとを含むワークセットの該第１ウェーハを、該分割予定ラインに沿って分割することによって、複数の第１チップを形成する第１ウェーハ分割工程と、該第１ウェーハ分割工程後、複数の該第１チップにおける貼り合わせ面となる該第１デバイスを含む第１表面を、研磨パッドによって研磨することによって、該第１表面から加工屑を除去する研磨工程と、該研磨工程後、該第１チップの該第１表面側に洗浄水を供給することによって該第１チップを洗浄する洗浄工程と、該洗浄工程後、該粘着テープから該第１チップを離反させるピックアップ工程と、該第１チップの該第１表面と該第２ウェーハにおける該第２デバイスの貼り合わせ面である第２表面とを貼り合わせ可能とするための準備を実施する準備工程と、該第２デバイスの該第２表面に、該第１チップの該第１表面を対面させ、該第２表面と該第１表面とを貼り合わせる貼り合わせ工程と、該貼り合わせ工程の後、該第２ウェーハの該分割予定ラインに沿って該第２ウェーハを分割することによって、個々の積層デバイスチップを製造する積層デバイスチップ製造工程と、を含む。
また、本製造方法では、該準備工程は、該第１チップの該第１表面に大気圧プラズマを照射することによって該第１表面を活性化させる第１準備工程と、該第２ウェーハの該第２デバイスの該第２表面に大気圧プラズマを照射することによって該第２表面を活性化させる第２準備工程と、を含んでもよい。
本製造方法では、第１ウェーハ分割工程において第１ウェーハを分割して第１チップを得た後に、第１チップの第１表面を、研磨工程において研磨している。これにより、第１チップの第１表面に付着あるいは融着している加工屑を、良好に除去することができる。したがって、後の貼り合わせ工程において、第１チップの第１表面と第２デバイスの第２表面とを、良好に貼り合わせることが可能となる。その結果、積層デバイスチップの製造に関する歩留まりを高めることができる。
また、本製造方法では、準備工程において、第１ウェーハの第１表面に大気圧プラズマを照射することによって第１表面を活性化させるとともに、第２デバイスの第２表面に大気圧プラズマを照射することによって第２表面を活性化させてもよい。これにより、貼り合わせ工程において、第１表面と第２表面とを、ハイブリッド接合によって貼り合わせることができる。これにより、貼り合わせのための接着剤を不要とすることができる。
本実施形態にかかる積層デバイスチップの製造方法では、第１ウェーハと第２ウェーハとの２枚のウェーハが用いられる。
図１に示すように、第１ウェーハＷ１は、表面である第１表面２ａ、および、裏面である第１裏面２ｂを有する、円板状のシリコン基板である。第１ウェーハＷ１の第１表面２ａには、格子状の複数の分割予定ライン３によって区画された領域のそれぞれに、第１デバイス４が形成されている。
図１に示すように、第１ウェーハＷ１は、表面である第１表面２ａ、および、裏面である第１裏面２ｂを有する、円板状のシリコン基板である。第１ウェーハＷ１の第１表面２ａには、格子状の複数の分割予定ライン３によって区画された領域のそれぞれに、第１デバイス４が形成されている。
一方、第２ウェーハＷ２も、第１ウェーハＷ１と同様の、図１に示す構成を有する。すなわち、第２ウェーハＷ２は、第２表面１２ａおよび第２裏面１２ｂを有する円板状のシリコン基板であり、第２表面１２ａにおける分割予定ライン１３によって区画された領域のそれぞれに、第２デバイス１４が形成されている。
なお、第１デバイス４および第２デバイス１４は、それぞれ、第１ウェーハＷ１の第１表面２ａおよび第２ウェーハＷ２の第２表面１２ａに形成されている。したがって、第１表面２ａおよび第２表面１２ａは、それぞれ、第１デバイス４および第２デバイス１４の表面でもある。また、第１表面２ａは、第１ウェーハＷ１を分割することによって得られる第１チップの表面でもある。
このため、以下では、「第１デバイス４の第１表面２ａ」、「第２デバイス１４の第２表面１２ａ」および「第１チップの第１表面２ａ」のような表現を用いることもある。
このため、以下では、「第１デバイス４の第１表面２ａ」、「第２デバイス１４の第２表面１２ａ」および「第１チップの第１表面２ａ」のような表現を用いることもある。
次に、本実施形態の各工程について説明する。
［研削工程］
この工程では、図２に示すように、第１ウェーハＷ１は、第１チャックテーブル２１および研削部２３を備えた研削装置２０に設置される。
この際、第１ウェーハＷ１における第１デバイス４が形成された第１表面２ａが、保護部材としての表面保護テープ１０によって覆われる。
この工程では、図２に示すように、第１ウェーハＷ１は、第１チャックテーブル２１および研削部２３を備えた研削装置２０に設置される。
この際、第１ウェーハＷ１における第１デバイス４が形成された第１表面２ａが、保護部材としての表面保護テープ１０によって覆われる。
第１チャックテーブル２１は、図示しない吸引源に連通可能な、ポーラス材等からなる第１保持面２２を備えている。
そして、図２に示すように、第１ウェーハＷ１の表面保護テープ１０側が、第１保持面２２に吸引保持される。これにより、第１ウェーハＷ１は、その第１裏面２ｂが上向きに露出した状態で、第１チャックテーブル２１に固定される。
そして、図２に示すように、第１ウェーハＷ１の表面保護テープ１０側が、第１保持面２２に吸引保持される。これにより、第１ウェーハＷ１は、その第１裏面２ｂが上向きに露出した状態で、第１チャックテーブル２１に固定される。
研削装置２０の研削部２３は、第１スピンドル２４、および、第１スピンドル２４とともに回転可能な研削ホイール２５を備えている。研削ホイール２５の底面には、複数の研削砥石２６が環状に配設されている。
そして、研削工程では、第１チャックテーブル２１が、たとえば矢印Ａ方向に回転する。さらに、研削部２３の研削ホイール２５が、矢印Ａ方向に回転しながら降下する。そして、研削砥石２６が、第１ウェーハＷ１の第１裏面２ｂを、押圧しながら研削する。これにより、第１ウェーハＷ１が薄化される。
［マウント工程］
この工程では、図３に示すように、研削工程において薄化された第１ウェーハＷ１と、リングフレームＦおよびダイシングテープＴとを用いて、ワークセットＷＳを形成する。
この工程では、図３に示すように、研削工程において薄化された第１ウェーハＷ１と、リングフレームＦおよびダイシングテープＴとを用いて、ワークセットＷＳを形成する。
すなわち、まず、開口Ｆａを有する環状のリングフレームＦの中心と第１ウェーハＷ１の中心を一致させ開口Ｆａ内に第１ウェーハＷ１を配置させる。次に、円形状のダイシングテープＴをリングフレームＦと第１ウェーハＷ１の第１裏面２ｂとに貼着する。
これにより、ワークセットＷＳが形成される。
これにより、ワークセットＷＳが形成される。
その後、ダイシングテープＴを介してリングフレームＦに支持された第１ウェーハＷ１の第１表面２ａから、表面保護テープ１０を剥離する。これにより、図４に示すように、ワークセットＷＳにおいて、第１ウェーハＷ１の第１表面２ａが露出される。
［第１ウェーハ分割工程］
この工程では、ワークセットＷＳの第１ウェーハＷ１を、分割予定ライン３に沿って分割することによって、第１デバイス４を含む複数の第１チップを形成する。
この工程では、図５に示すように、第１ウェーハＷ１を含むワークセットＷＳが、第２チャックテーブル３１および切削部３３を備えた切削装置３０に設置される。
第２チャックテーブル３１は、図示しない吸引源に連通可能な、ポーラス材等からなる第２保持面３２を備えている。
この工程では、ワークセットＷＳの第１ウェーハＷ１を、分割予定ライン３に沿って分割することによって、第１デバイス４を含む複数の第１チップを形成する。
この工程では、図５に示すように、第１ウェーハＷ１を含むワークセットＷＳが、第２チャックテーブル３１および切削部３３を備えた切削装置３０に設置される。
第２チャックテーブル３１は、図示しない吸引源に連通可能な、ポーラス材等からなる第２保持面３２を備えている。
分割工程では、図５に示すように、第１ウェーハＷ１の第１裏面２ｂが、ダイシングテープＴを介して、第２保持面３２に吸引保持される。また、リングフレームＦが、図示しない挟持クランプによって保持される。これにより、第１ウェーハＷ１は、その第１表面２ａが上向きに露出した状態で、第２チャックテーブル３１に固定される。
切削装置３０の切削部３３は、水平方向の回転軸を有する第２スピンドル３４、および、第２スピンドル３４とともに回転可能な切削ブレード３５を備えている。
そして、切削工程では、第２スピンドル３４が矢印Ｂ方向に回転しながら、切削部３３が降下する。さらに、第１ウェーハＷ１を保持している第２チャックテーブル３１が、水平面内で第２スピンドル３４の回転軸と直交する方向に移動する。
そして、切削工程では、第２スピンドル３４が矢印Ｂ方向に回転しながら、切削部３３が降下する。さらに、第１ウェーハＷ１を保持している第２チャックテーブル３１が、水平面内で第２スピンドル３４の回転軸と直交する方向に移動する。
これにより、切削ブレード３５が、第１ウェーハＷ１の第１表面２ａにおける第１デバイス４の間に設けられた分割予定ライン３に沿って、第１ウェーハＷ１を切断する。
その結果、第１ウェーハＷ１が複数の第１チップＣ１に分割され、第１ウェーハＷ１の第１表面２ａは、第１チップＣ１の第１表面２ａとなる。なお、第１チップＣ１は、その第１表面２ａに、１つずつの第１デバイス４を有している。この第１表面２ａは、第１チップＣ１の貼り合わせ面となる。
［研磨工程］
この工程では、複数の第１チップＣ１における貼り合わせ面となる第１デバイス４を含む第１表面２ａを、研磨パッドによって研磨することによって、第１表面２ａから加工屑を除去する。
この工程では、複数の第１チップＣ１における貼り合わせ面となる第１デバイス４を含む第１表面２ａを、研磨パッドによって研磨することによって、第１表面２ａから加工屑を除去する。
この工程では、図６に示すように、複数の第１チップＣ１に分割された第１ウェーハＷ１は、リングフレームＦおよびダイシングテープＴと一体のワークセットＷＳの形状のまま、切削装置３０から取り外されて、研磨装置４０に設置される。
研磨装置４０は、第３チャックテーブル４１および研磨部４３を備えている。第３チャックテーブル４１は、図示しない吸引源に連通可能な、ポーラス材等からなる第３保持面４２を備えている。
研磨工程では、図６に示すように、分割工程と同様に、第１ウェーハＷ１の第１裏面２ｂが、ダイシングテープＴを介して、第３保持面４２に吸引保持される。また、リングフレームＦが、図示しない挟持クランプによって保持される。これにより、第１ウェーハＷ１は、その第１表面２ａが上向きに露出した状態で、第３チャックテーブル４１に固定される。
研磨装置４０の研磨部４３は、第３スピンドル４４、および、第３スピンドル４４とともに回転可能な研磨プレート４５を備えている。研磨プレート４５の底面には、平板状の研磨パッド４６が配設されている。
そして、研磨工程では、第３チャックテーブル４１が、たとえば矢印Ｃ方向に回転する。さらに、研磨部４３の研磨プレート４５が、矢印Ｃ方向に回転しながら降下する。そして、研磨パッド４６が、第１ウェーハＷ１の第１表面２ａ、すなわち第１チップＣ１の第１表面２ａを、押圧しながら研磨する。
また、研磨パッド４６による研磨の際、第３スピンドル４４内のスラリー供給路４４ａを介して、第１チップＣ１の第１表面２ａと研磨パッド４６との間に、スラリーが供給される。
そのため、研磨プレート４５と研磨パッド４６との中心を貫通する貫通孔が形成されていて、スラリー供給路４４ａを通ったスラリーは、貫通孔を通って、第１チップＣ１の第１表面２ａと研磨パッド４６との間に供給される。
また、スラリーは、研磨パッド４６に覆われない第１ウェーハＷ１の第１表面２ａに供給されてもよい。また、第１ウェーハＷ１の第１表面２ａに接触する研磨パッド４６が第１表面２ａに接していない研磨面にスラリーが供給されてもよい。
また、供給されたスラリーがウェーハＷの外周とリングフレームＦの内周との間のダイシングテープＴの上に滞留され、研磨面に滞留されたスラリーが供給されるようにしてもよい。
そのため、研磨プレート４５と研磨パッド４６との中心を貫通する貫通孔が形成されていて、スラリー供給路４４ａを通ったスラリーは、貫通孔を通って、第１チップＣ１の第１表面２ａと研磨パッド４６との間に供給される。
また、スラリーは、研磨パッド４６に覆われない第１ウェーハＷ１の第１表面２ａに供給されてもよい。また、第１ウェーハＷ１の第１表面２ａに接触する研磨パッド４６が第１表面２ａに接していない研磨面にスラリーが供給されてもよい。
また、供給されたスラリーがウェーハＷの外周とリングフレームＦの内周との間のダイシングテープＴの上に滞留され、研磨面に滞留されたスラリーが供給されるようにしてもよい。
このような研磨により、第１チップＣ１の第１表面２ａから、従前の工程において付着あるいは融着した、研削屑、切削屑およびデブリ等の加工屑が除去される。なお、研磨除去量は、たとえば、３ｎｍ〜５ｎｍの範囲である。
［洗浄工程］
この工程では、第１チップＣ１の第１表面２ａ側に洗浄水を供給することによって、第１チップＣ１を洗浄する。
この工程では、図７に示すように、第１表面２ａの研磨後、複数の第１チップＣ１を含む第１ウェーハＷ１は、リングフレームＦおよびダイシングテープＴと一体のワークセットＷＳの形状のまま、研磨装置４０から取り外されて、スピンナ洗浄装置５０に設置される。
この工程では、第１チップＣ１の第１表面２ａ側に洗浄水を供給することによって、第１チップＣ１を洗浄する。
この工程では、図７に示すように、第１表面２ａの研磨後、複数の第１チップＣ１を含む第１ウェーハＷ１は、リングフレームＦおよびダイシングテープＴと一体のワークセットＷＳの形状のまま、研磨装置４０から取り外されて、スピンナ洗浄装置５０に設置される。
スピンナ洗浄装置５０は、スピンナテーブル５１およびスピンナ洗浄部５３を備えている。スピンナテーブル５１は、図示しない吸引源に連通可能な、ポーラス材等からなる第４保持面５２を備えている。
洗浄工程では、図７に示すように、研磨工程等と同様に、第１ウェーハＷ１の第１裏面２ｂが、ダイシングテープＴを介して、第４保持面５２に吸引保持される。また、リングフレームＦが、図示しない挟持クランプによって保持される。これにより、第１ウェーハＷ１は、その第１表面２ａが上向きに露出した状態で、スピンナテーブル５１に固定される。
スピンナ洗浄装置５０のスピンナ洗浄部５３は、洗浄ノズル５４、および、洗浄ノズル５４を水平方向に移動させるための水平移動機構５５を備えている。
水平移動機構５５は、水平方向に延びるシャフト５６、および、洗浄ノズル５４を支持する支持部材５７を有している。支持部材５７は、洗浄ノズル５４を支持（保持）したまま、シャフト５６に沿って水平方向に移動することができる。また、洗浄ノズル５４には、水供給源５８およびエア供給源５９が接続されている。
そして、洗浄工程では、スピンナテーブル５１が、たとえば矢印Ｄ方向に回転する。さらに、第１ウェーハＷ１の上方に配置された洗浄ノズル５４が、支持部材５７によって、矢印Ｅによって示すように水平方向に移動する。
この際、水供給源５８から供給された水とエア供給源５９から供給されたエアとの混合物である二流体洗浄水が、洗浄ノズル５４から噴射される。
このようにして、第１ウェーハＷ１における略全ての第１チップＣ１の第１表面２ａに二流体洗浄水が噴射されて、第１チップＣ１が洗浄される。
なお、洗浄工程においては、上記二流体洗浄では、第１チップＣ１が小さいときダイシングテープＴから第１チップＣ１が飛ぶことがある。また、スラリーを第１ウェーハＷ１の第１表面２ａから除去するのに時間が掛かることがある。その対策として、洗浄部材を第１ウェーハＷ１に接触させ第１ウェーハＷ１の第１表面２ａを洗浄してもよい。洗浄部材としては、ブラシ、ソフラススポンジが用いられる。なお、ブラシとしては、スクラブブラシが用いられると良い。
このようにして、第１ウェーハＷ１における略全ての第１チップＣ１の第１表面２ａに二流体洗浄水が噴射されて、第１チップＣ１が洗浄される。
なお、洗浄工程においては、上記二流体洗浄では、第１チップＣ１が小さいときダイシングテープＴから第１チップＣ１が飛ぶことがある。また、スラリーを第１ウェーハＷ１の第１表面２ａから除去するのに時間が掛かることがある。その対策として、洗浄部材を第１ウェーハＷ１に接触させ第１ウェーハＷ１の第１表面２ａを洗浄してもよい。洗浄部材としては、ブラシ、ソフラススポンジが用いられる。なお、ブラシとしては、スクラブブラシが用いられると良い。
［ピックアップ工程］
この工程では、ダイシングテープＴから第１チップＣ１を離反させる。すなわち、第１チップＣ１を、ダイシングテープＴからピックアップする。
この工程では、ダイシングテープＴから第１チップＣ１を離反させる。すなわち、第１チップＣ１を、ダイシングテープＴからピックアップする。
この工程では、まず、第１チップＣ１の洗浄後、ピックアップされるべき（すなわち良品の）第１チップＣ１が選択される。この選択では、たとえば、各第１チップＣ１の適否（出来栄え）が、テスターなどのプローブによって検査される。そして、検査に合格したものが、ピックアップされるべき第１チップＣ１として選択される。
その後、図８に示すように、複数の第１チップＣ１を含む第１ウェーハＷ１は、リングフレームＦおよびダイシングテープＴと一体のワークセットＷＳの形状のまま、スピンナ洗浄装置５０から取り外されて、ピックアップ装置６０に設置される。
ピックアップ装置６０は、筒状の支持台６１を備えている。支持台６１は、ワークセットＷＳにおけるリングフレームＦを支持するものであり、リングフレームＦを支持するための複数の挟持クランプ６２を備えている。
ピックアップ工程では、図８に示すように、リングフレームＦが、挟持クランプ６２を備えた支持台６１によって支持されることより、第１ウェーハＷ１は、その第１表面２ａが上向きに露出した状態で固定される。
また、ピックアップ装置６０は、支持台６１の内部の第１ウェーハＷ１の下方に、突き上げ部材６６を備えている。突き上げ部材６６は、上下方向に移動可能な突き上げピン６７を有している。
さらに、ピックアップ装置６０は、第１ウェーハＷ１の上方に配置され、吸引源６５に連通可能な第１吸引部材６３を備えている。
さらに、ピックアップ装置６０は、第１ウェーハＷ１の上方に配置され、吸引源６５に連通可能な第１吸引部材６３を備えている。
そして、ピックアップ工程では、ピックアップされるべき第１チップＣ１を、下方から、突き上げ部材６６が、突き上げピン６７によって上方に突き上げる。さらに、突き上げられた第１チップＣ１を、第１吸引部材６３によって吸引保持し、ダイシングテープＴからピックアップする。第１吸引部材６３は、ピックアップした第１チップＣ１を、所定の保管場所に搬送する。
このようにして、第１チップＣ１における全ての良品の第１チップＣ１が、保管場所に搬送される。
このようにして、第１チップＣ１における全ての良品の第１チップＣ１が、保管場所に搬送される。
［準備工程］
この工程では、第１チップＣ１の第１表面２ａと第２ウェーハＷ２における第２デバイス１４の貼り合わせ面である第２表面１２ａとを貼り合わせ可能とするための準備を実施する。
この工程では、第１チップＣ１の第１表面２ａと第２ウェーハＷ２における第２デバイス１４の貼り合わせ面である第２表面１２ａとを貼り合わせ可能とするための準備を実施する。
この工程では、まず、図１に示した第２ウェーハＷ２を、リングフレームＦおよびダイシングテープＴと一体化させることによって、図４に示した第１チップＣ１のものと同様のワークセットＷＳを形成する。
その後、図９に示すように、第２ウェーハＷ２のワークセットＷＳは、貼り合わせ装置７０に設置される。
その後、図９に示すように、第２ウェーハＷ２のワークセットＷＳは、貼り合わせ装置７０に設置される。
貼り合わせ装置７０は、第２ウェーハＷ２を保持するチャックテーブル７１、第１チップＣ１を保持する第２吸引部材７２、および、大気圧プラズマを発生するプラズマ発生器７５を備えている。
チャックテーブル７１は、保持面を吸引源に連通させることによって第２ウェーハＷ２を吸引保持するように構成されている。
チャックテーブル７１は、保持面を吸引源に連通させることによって第２ウェーハＷ２を吸引保持するように構成されている。
そして、図９に示すように、第２ウェーハＷ２の第２裏面１２ｂが、ダイシングテープＴを介して、チャックテーブル７１上に吸引保持される。また、リングフレームＦが、図示しない挟持クランプによって保持される。これにより、第２ウェーハＷ２は、その第２表面１２ａが上向きに露出した状態で、チャックテーブル７１に固定される。
次に、用いられるべき（すなわち良品の）第２デバイス１４が選択される。この選択では、たとえば、各第２デバイス１４の適否（出来栄え）が、テスターなどのプローブによって検査される。そして、検査に合格したものが、用いられるべき第２デバイス１４として選択される。たとえば、不合格の（すなわち不良品の）第２デバイス１４には、マーキングが施される。
第２吸引部材７２は、接地されているとともに、吸引源７３に連通可能に構成されている。準備工程では、第２吸引部材７２は、ピックアップ工程において所定の保管場所に搬送された良品の第１チップＣ１を、その第１裏面２ｂ側から吸引保持する。すなわち、第１チップＣ１は、第２吸引部材７２によって、貼り合わせ面である第１表面２ａが露出された状態で、吸引保持される。
そして、第２吸引部材７２は、吸引保持した第１チップＣ１を、１つの用いられるべき第２デバイス１４の上方に配置する。
そして、第２吸引部材７２は、吸引保持した第１チップＣ１を、１つの用いられるべき第２デバイス１４の上方に配置する。
プラズマ発生器７５は、たとえばアルゴンガスあるいはヘリウムガスなどの希ガスを供給するプラズマガス供給源７６、および、高周波電源７７に接続されている。
そして、準備工程では、プラズマ発生器７５の先端が、第２吸引部材７２に保持されている第１ウェーハＷ１の第１表面２ａと、その下方の第２デバイス１４の第２表面１２ａとの間に配置される。
さらに、プラズマ発生器７５は、希ガスおよび高周波電力を用いて大気圧プラズマを生成し、その先端から上下方向に、大気圧プラズマを照射する。
さらに、プラズマ発生器７５は、希ガスおよび高周波電力を用いて大気圧プラズマを生成し、その先端から上下方向に、大気圧プラズマを照射する。
これにより、第１チップＣ１の第１表面２ａに大気圧プラズマが照射され、第１表面２ａが活性化される（第１準備工程）。同様に、第２デバイス１４の第２表面１２ａに大気圧プラズマが照射され、第２表面１２ａが活性化される（第２準備工程）。
ここで、第１デバイス４の第１表面２ａおよび第２デバイス１４の第２表面１２ａには、シリコン（Ｓｉ）および銅（電極材料）が露出されている。そして、上記の活性化により、第１表面２ａおよび第２表面１２ａに、ＳｉＯＮおよびＳｉＮなどの窒化膜、ならびに、ＳｉＯ２などの酸化膜が形成される。
［貼り合わせ工程］
この工程では、第２ウェーハＷ２における第２デバイス１４の第２表面１２ａに、第１チップＣ１の第１表面２ａを対面させ、第２表面１２ａと第１表面２ａとを貼り合わせる。
この工程では、第２ウェーハＷ２における第２デバイス１４の第２表面１２ａに、第１チップＣ１の第１表面２ａを対面させ、第２表面１２ａと第１表面２ａとを貼り合わせる。
すなわち、この工程では、図１０に示すように、準備工程において活性化された第１表面２ａを有する第１チップＣ１を保持している第２吸引部材７２が、矢印Ｇに示すように下降する。
これにより、第１チップＣ１の第１表面２ａが、その下方にある第２デバイス１４の活性化された第２表面１２ａに押しつけられる。これにより、第１表面２ａと第２表面１２ａとが、ハイブリッド接合される。
すなわち、上記したように、第１表面２ａおよび第２表面１２ａには、これらが活性化されているため、銅に加えて、ＳｉＯＮおよびＳｉＮなどの窒化膜、ならびに、ＳｉＯ２などの酸化膜が形成されている。したがって、第１表面２ａと第２表面１２ａとが押しつけられることによって、酸化膜（あるいは窒化膜）同士の結合が生じ、これらによって、第１表面２ａと第２表面１２ａとが接合される。
その結果、１つの良品の第１チップＣ１と、１つの良品の第２デバイス１４とが容易に接合される。
その結果、１つの良品の第１チップＣ１と、１つの良品の第２デバイス１４とが容易に接合される。
その後、第２吸引部材７２は、図１０に示したエア供給源７４に接続される。これにより、第２吸引部材７２が第１チップＣ１から離れる。
そして、上記した準備工程および貼り合わせ工程を繰り返すことにより、用いられるべき全ての良品の第２デバイス１４のそれぞれに、良品の第１チップＣ１が接合される。
［積層デバイスチップ製造工程］
この工程では、貼り合わせ工程の後、第２ウェーハＷ２の分割予定ライン１３に沿って第２ウェーハＷ２を分割することによって、個々の積層デバイスチップを製造する。
この工程では、貼り合わせ工程の後、第２ウェーハＷ２の分割予定ライン１３に沿って第２ウェーハＷ２を分割することによって、個々の積層デバイスチップを製造する。
この工程では、図１１に示すように、第１ウェーハＷ１が第２デバイス１４に接合された状態の第２ウェーハＷ２が、図５に示した切削装置３０に設置される。すなわち、第２ウェーハＷ２が、第２デバイス１４および第１チップＣ１が露出した状態で、切削装置３０の第２チャックテーブル３１に固定される。
そして、積層デバイスチップ製造工程では、第２スピンドル３４が矢印Ｂ方向に回転しながら、切削部３３が降下する。さらに、第２ウェーハＷ２を保持している第２チャックテーブル３１が、水平面内で第２スピンドル３４の回転軸と直交する方向に移動する。
これにより、切削ブレード３５が、第２ウェーハＷ２の第２デバイス１４の間に設けられた分割予定ライン１３に沿って、第２ウェーハＷ２を切断する。
その結果、第２ウェーハＷ２が分割されて、第１チップＣ１の第１デバイス４および第２デバイス１４を１つずつ含む、積層デバイスチップＳＣを得ることができる。
その結果、第２ウェーハＷ２が分割されて、第１チップＣ１の第１デバイス４および第２デバイス１４を１つずつ含む、積層デバイスチップＳＣを得ることができる。
なお、図１１において、矢印Ｍによって示されている第２ウェーハＷ２の部分は、検査に不合格となった不良品の第２デバイス１４を示している。
以上のように、本実施形態では、第１ウェーハ分割工程において第１ウェーハＷ１を分割して第１チップＣ１を得た後に、第１チップＣ１の第１表面２ａを、研磨工程において研磨している。これにより、第１チップＣ１の第１表面２ａに付着あるいは融着している加工屑を、良好に除去することができる。したがって、後の貼り合わせ工程において、第１チップＣ１の第１表面２ａと第２デバイス１４の第２表面１２ａとを、良好に貼り合わせることが可能となる。その結果、積層デバイスチップＳＣの製造に関する歩留まりを高めることができる。
また、本実施形態では、研磨工程において、第１チップＣ１の第１表面２ａに対して、スラリーを用いたＣＭＰ（Chemical Mechanical Polishing）研磨を実施している。このようなＣＭＰ研磨は、第１ウェーハＷ１の製造時に、第１デバイス４の表面（すなわち第１表面２ａ）に実施される研磨である。このため、研磨工程において、第１表面２ａが劣化されることを抑制することができる。
また、本実施形態では、準備工程では、第１ウェーハＷ１の第１表面２ａに大気圧プラズマを照射することによって第１表面２ａを活性化させるとともに、第２デバイス１４の第２表面１２ａに大気圧プラズマを照射することによって第２表面１２ａを活性化させている。これにより、貼り合わせ工程において、第１表面２ａと第２表面１２ａとを、ハイブリッド接合によって貼り合わせることができる。これにより、貼り合わせのための接着剤を不要とすることができる。
また、本実施形態では、第１ウェーハＷ１を分割した後に良品の第１チップＣ１をピックアップして、第２ウェーハＷ２における良品の第２デバイス１４に貼り合わせてから、第２ウェーハＷ２を分割して積層デバイスチップＳＣを得ている。これにより、積層デバイスチップＳＣの製造に関する歩留まりを高められる。
すなわち、第１チップＣ１を第２ウェーハＷ２に貼り合わせた後に分割すると、不良品の第１チップＣ１を良品の第２デバイス１４に貼り合わせたり、良品の第１チップＣ１を不良品の第２デバイス１４に貼り合わせたりすることがあり、不良品の積層デバイスチップＳＣが増えて歩留りが悪化する。
なお、本実施形態では、研磨工程において、第３スピンドル４４内のスラリー供給路４４ａを介して、第１チップＣ１の第１表面２ａと研磨パッド４６との間に、スラリーを供給している。これに代えて、第１表面２ａと研磨パッド４６と間に、水を供給してもよい。
また、本実施形態では、準備工程において、第１チップＣ１の第１表面２ａおよび第２デバイス１４の第２表面１２ａを、大気圧プラズマによって活性化している。これに代えてあるいは加えて、準備工程では、第１表面２ａおよび第２表面１２ａに、接着剤を塗布してもよい。
この場合、貼り合わせ工程では、第１表面２ａと第２表面１２ａとは、接着剤によって接合される。
この場合、貼り合わせ工程では、第１表面２ａと第２表面１２ａとは、接着剤によって接合される。
ＷＳ：ワークセット、Ｆ：リングフレーム、Ｔ：ダイシングテープ、
Ｗ１：第１ウェーハ、２ａ：第１表面、２ｂ：第１裏面、
３：分割予定ライン、４：第１デバイス、
Ｗ２：第２ウェーハ、１２ａ：第２表面、１２ｂ：第２裏面、
１３：分割予定ライン、１４：第２デバイス、
Ｃ１：第１チップ、ＳＣ：積層デバイスチップ、
２０：研削装置、３０：切削装置、４０：研磨装置、
５０：スピンナ洗浄装置、６０：ピックアップ装置、７０：貼り合わせ装置
Ｗ１：第１ウェーハ、２ａ：第１表面、２ｂ：第１裏面、
３：分割予定ライン、４：第１デバイス、
Ｗ２：第２ウェーハ、１２ａ：第２表面、１２ｂ：第２裏面、
１３：分割予定ライン、１４：第２デバイス、
Ｃ１：第１チップ、ＳＣ：積層デバイスチップ、
２０：研削装置、３０：切削装置、４０：研磨装置、
５０：スピンナ洗浄装置、６０：ピックアップ装置、７０：貼り合わせ装置
Claims (2)
- 複数の分割予定ラインによって区画された第１ウェーハの表面の各領域に形成されている第１デバイスと、複数の分割予定ラインによって区画された第２ウェーハの表面の各領域に形成されている第２デバイスとを含む積層デバイスチップを製造する積層デバイスチップの製造方法であって、
リングフレームと、該リングフレームの開口を塞ぐように該リングフレームに貼着された粘着テープと、該粘着テープに裏面が貼着された該第１ウェーハとを含むワークセットの該第１ウェーハを、該分割予定ラインに沿って分割することによって、複数の第１チップを形成する第１ウェーハ分割工程と、
該第１ウェーハ分割工程後、複数の該第１チップにおける貼り合わせ面となる該第１デバイスを含む第１表面を、研磨パッドによって研磨することによって、該第１表面から加工屑を除去する研磨工程と、
該研磨工程後、該第１チップの該第１表面側に洗浄水を供給することによって該第１チップを洗浄する洗浄工程と、
該洗浄工程後、該粘着テープから該第１チップを離反させるピックアップ工程と、
該第１チップの該第１表面と該第２ウェーハにおける該第２デバイスの貼り合わせ面である第２表面とを貼り合わせ可能とするための準備を実施する準備工程と、
該第２デバイスの該第２表面に、該第１チップの該第１表面を対面させ、該第２表面と該第１表面とを貼り合わせる貼り合わせ工程と、
該貼り合わせ工程の後、該第２ウェーハの該分割予定ラインに沿って該第２ウェーハを分割することによって、個々の積層デバイスチップを製造する積層デバイスチップ製造工程と、
を含む、積層デバイスチップの製造方法。 - 該準備工程は、
該第１チップの該第１表面に大気圧プラズマを照射することによって該第１表面を活性化させる第１準備工程と、
該第２ウェーハの該第２デバイスの該第２表面に大気圧プラズマを照射することによって該第２表面を活性化させる第２準備工程と、
を含む、
請求項１記載の積層デバイスチップの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019069837A JP7235566B2 (ja) | 2019-04-01 | 2019-04-01 | 積層デバイスチップの製造方法 |
| TW109110691A TWI822984B (zh) | 2019-04-01 | 2020-03-27 | 積層器件晶片之製造方法 |
| KR1020200039026A KR20200116423A (ko) | 2019-04-01 | 2020-03-31 | 적층 디바이스 칩의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019069837A JP7235566B2 (ja) | 2019-04-01 | 2019-04-01 | 積層デバイスチップの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020170740A true JP2020170740A (ja) | 2020-10-15 |
| JP7235566B2 JP7235566B2 (ja) | 2023-03-08 |
Family
ID=72746784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019069837A Active JP7235566B2 (ja) | 2019-04-01 | 2019-04-01 | 積層デバイスチップの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP7235566B2 (ja) |
| KR (1) | KR20200116423A (ja) |
| TW (1) | TWI822984B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023144971A1 (ja) * | 2022-01-27 | 2023-08-03 | 東京エレクトロン株式会社 | 基板処理装置、及び基板処理方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318217A (ja) * | 2001-06-20 | 2003-11-07 | Toray Eng Co Ltd | 実装方法および装置 |
| JP2011228499A (ja) * | 2010-04-20 | 2011-11-10 | Nitto Denko Corp | フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置 |
| JP2013251405A (ja) * | 2012-05-31 | 2013-12-12 | Tadatomo Suga | 金属領域を有する基板の接合方法 |
| JP2015233049A (ja) * | 2014-06-09 | 2015-12-24 | 株式会社ディスコ | 積層デバイスの製造方法 |
| WO2018157937A1 (de) * | 2017-03-02 | 2018-09-07 | Ev Group E. Thallner Gmbh | Verfahren und vorrichtung zum bonden von chips |
| WO2018191104A1 (en) * | 2017-04-13 | 2018-10-18 | Raytheon Company | Method of wafer bonding of dissimilar thickness die |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4847199B2 (ja) * | 2006-04-25 | 2011-12-28 | 株式会社ディスコ | ウエーハに装着された接着フィルムの破断方法 |
| WO2013032277A2 (en) * | 2011-09-02 | 2013-03-07 | Lg Innotek Co., Ltd. | Method of manufacturing substrate for chip packages and method of manufacturing chip package |
| JP6349121B2 (ja) | 2014-03-27 | 2018-06-27 | 株式会社ディスコ | 積層デバイスの製造方法 |
| JP6310748B2 (ja) * | 2014-03-31 | 2018-04-11 | 日東電工株式会社 | ダイボンドフィルム、ダイシングシート付きダイボンドフィルム、半導体装置、及び、半導体装置の製造方法 |
| JP6429388B2 (ja) | 2015-03-19 | 2018-11-28 | 株式会社ディスコ | 積層デバイスの製造方法 |
-
2019
- 2019-04-01 JP JP2019069837A patent/JP7235566B2/ja active Active
-
2020
- 2020-03-27 TW TW109110691A patent/TWI822984B/zh active
- 2020-03-31 KR KR1020200039026A patent/KR20200116423A/ko not_active Application Discontinuation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318217A (ja) * | 2001-06-20 | 2003-11-07 | Toray Eng Co Ltd | 実装方法および装置 |
| US20040169020A1 (en) * | 2001-06-20 | 2004-09-02 | Akira Yamauchi | Method and device for installation |
| JP2011228499A (ja) * | 2010-04-20 | 2011-11-10 | Nitto Denko Corp | フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置 |
| JP2013251405A (ja) * | 2012-05-31 | 2013-12-12 | Tadatomo Suga | 金属領域を有する基板の接合方法 |
| JP2015233049A (ja) * | 2014-06-09 | 2015-12-24 | 株式会社ディスコ | 積層デバイスの製造方法 |
| WO2018157937A1 (de) * | 2017-03-02 | 2018-09-07 | Ev Group E. Thallner Gmbh | Verfahren und vorrichtung zum bonden von chips |
| WO2018191104A1 (en) * | 2017-04-13 | 2018-10-18 | Raytheon Company | Method of wafer bonding of dissimilar thickness die |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023144971A1 (ja) * | 2022-01-27 | 2023-08-03 | 東京エレクトロン株式会社 | 基板処理装置、及び基板処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202038323A (zh) | 2020-10-16 |
| KR20200116423A (ko) | 2020-10-12 |
| JP7235566B2 (ja) | 2023-03-08 |
| TWI822984B (zh) | 2023-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI814814B (zh) | 基板處理系統及基板處理方法 | |
| JP4927484B2 (ja) | 積層用デバイスの製造方法 | |
| KR102450902B1 (ko) | SiC 웨이퍼의 생성 방법 | |
| WO2007099986A1 (ja) | ウェーハ加工方法 | |
| KR20160072775A (ko) | 웨이퍼의 가공 방법 | |
| WO2007099787A1 (ja) | ウェーハ加工方法 | |
| WO2007091670A1 (ja) | ウェーハ加工装置及び方法 | |
| JP6429388B2 (ja) | 積層デバイスの製造方法 | |
| KR20190056306A (ko) | 웨이퍼의 생성 방법 및 웨이퍼 생성 장치 | |
| JP6918420B2 (ja) | ウェーハの加工方法 | |
| KR20150140215A (ko) | 웨이퍼 가공 방법 | |
| TWI795577B (zh) | 基板處理系統及基板處理方法 | |
| TW202205421A (zh) | 矽基板製造方法 | |
| US11322403B2 (en) | Wafer processing method | |
| JP7235566B2 (ja) | 積層デバイスチップの製造方法 | |
| JP5528202B2 (ja) | 支持トレイ | |
| JP7321653B2 (ja) | ディスプレイパネルの製造方法 | |
| JP7258421B2 (ja) | ウェーハの加工方法 | |
| JP7086201B2 (ja) | 基板処理システム及び基板処理方法 | |
| JP2021100071A (ja) | 基板処理装置及び基板処理方法 | |
| JP2021068744A (ja) | ウェーハの加工方法 | |
| JP7327974B2 (ja) | ウェーハの分割方法 | |
| JP7258175B2 (ja) | 基板処理方法及び基板処理システム | |
| JP2014053350A (ja) | ウエーハの加工方法 | |
| JP2008016485A (ja) | ウェーハ搬送方法及びウェーハ搬送ユニット |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230224 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7235566 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |