CN110854011A - 堆叠键合晶圆的处理方法 - Google Patents

堆叠键合晶圆的处理方法 Download PDF

Info

Publication number
CN110854011A
CN110854011A CN201910940053.4A CN201910940053A CN110854011A CN 110854011 A CN110854011 A CN 110854011A CN 201910940053 A CN201910940053 A CN 201910940053A CN 110854011 A CN110854011 A CN 110854011A
Authority
CN
China
Prior art keywords
wafer
edge
stacked
bonded wafer
glue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910940053.4A
Other languages
English (en)
Inventor
余兴
蒋维楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Delta Region Institute of Tsinghua University Zhejiang
ICLeague Technology Co Ltd
Original Assignee
Yangtze Delta Region Institute of Tsinghua University Zhejiang
ICLeague Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Delta Region Institute of Tsinghua University Zhejiang, ICLeague Technology Co Ltd filed Critical Yangtze Delta Region Institute of Tsinghua University Zhejiang
Priority to CN201910940053.4A priority Critical patent/CN110854011A/zh
Publication of CN110854011A publication Critical patent/CN110854011A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02021Edge treatment, chamfering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

一种堆叠键合晶圆处理方法,包括:向堆叠键合晶圆的边缘注入胶体;同时切割去除所述堆叠键合晶圆的部分宽度的边缘以及边缘注入的胶体。本发明的堆叠键合晶圆处理机台在对多层堆叠键合晶圆进行处理时,在每次对两键合的晶圆进行注胶和研磨后,无需进行去除注胶和削减(切割)步骤,在多层堆叠键合晶圆形成后,通过削减单元进行一步削减工艺即可同时切割去除所述堆叠键合晶圆的部分宽度的边缘以及边缘注入的胶体,因而可以避免多层堆叠晶圆的制作过程中多次削减带来的过多的晶圆边缘削减,进而避免造成过多的良率损失。

Description

堆叠键合晶圆的处理方法
技术领域
本发明涉及半导体领域,尤其涉及一种堆叠键合晶圆的处理方法。
背景技术
随着堆栈式芯片时代的来临,边缘削减(edge trimming)技术也日益重要。晶圆边缘削减即是利用刀片(dicing blade)将堆栈式晶圆的边缘削减一部份,移除堆栈式晶圆有异常的部份。
现有的一种削减工艺包括:提供第一晶圆和第二晶圆;将第一晶圆和第二晶圆键合形成堆叠键合晶圆;对所述堆叠键合晶圆中的第二晶圆进行减薄;进行减薄后,去除所述堆叠键合晶圆的部分宽度的边缘,以去除堆叠键合晶圆中边缘异常的部分。
当存在多层晶圆的堆叠时,所以每经一次晶圆键合堆叠以及减薄步骤,都必须移除边缘异常的部份,因而在进行多层的晶圆堆叠后,边缘削减的部份则会相当可观,进而造成良率的损失。
发明内容
本发明所要解决的技术问题是怎样提高解键合的成功率。
本发明提供了一种堆叠键合晶圆处理方法,包括:
向堆叠键合晶圆的边缘注入胶体;
同时切割去除所述堆叠键合晶圆的部分宽度的边缘以及边缘注入的胶体。
可选的,所述向堆叠键合晶圆的边缘注入胶体的过程包括:向堆叠键合晶圆的边缘注入流体状的胶水;对所述注入的胶水进行硬化形成胶体。
可选的,所述硬化处理为热辐射加热。
可选的,通过刀片旋转以切割去除所述堆叠键合晶圆的部分宽度的边缘以及边缘注入的胶体,在切割时向切割位置提供润滑剂。
可选的,在进行切割的同时,所述堆叠键合晶圆旋转。
可选的,所述堆叠键合晶圆至少包括两层晶圆。
可选的,所述堆叠键合晶圆包括三层晶圆,所述三层晶圆包括第一晶圆、第二晶圆和第三晶圆,所述第二晶圆位于第一晶圆上与第一晶圆键合在一起,所述第三晶圆位于第二晶圆上与第二晶圆键合在一起。
可选的,还包括:对边缘注入有胶体的堆叠键合晶圆进行减薄;同时切割去除所述减薄后的堆叠键合晶圆的部分宽度的边缘以及边缘注入的胶体。
可选的,将第一晶圆和第二晶圆键合形成第一堆叠键合晶;在所述第一键合晶圆的边缘注入第一胶体,对边缘注入第一胶体的所述第一键合晶圆上的第二晶圆进行减薄;在减薄后的第二晶圆上键合第三晶圆形成第二堆叠键合晶圆;在所述第二堆叠键合晶圆中第三晶圆和减薄后的第二晶圆边缘注入第二胶体;对所述边缘注入第二胶体的第二键合晶圆上的第三晶圆进行减薄;同时切割去除所述减薄后的第二堆叠键合晶圆的部分宽度的边缘以及边缘注入的第一胶体和第二胶体。
与现有技术相比,本发明技术方案具有以下优点:
本发明的堆叠键合晶圆处理方法向堆叠键合晶圆的边缘注入胶体;同时切割去除所述堆叠键合晶圆的部分宽度的边缘以及边缘注入的胶体,由于堆叠键合晶圆的边缘填充有胶体,使得堆叠键合晶圆的边缘不会悬空或存在缝隙,胶体能稳定切割过程,从而有效减少或防止切割过程中在堆叠键合晶圆的边缘产生裂痕等缺陷,并能防止裂痕等缺陷向堆叠键合晶圆中心扩散。并且,当所述注入的胶体还用于对堆叠键合晶圆中顶部的晶圆进行减薄时防止裂痕产生时,在进行减薄后无需额外的工艺去除所述注入的胶体,可以通过一步削减工艺同时切割去除所述堆叠键合晶圆的部分宽度的边缘以及边缘注入的胶体,提高了处理效率并能防止胶体的残留以及胶体带来的交叉污染问题。特别是对多层堆叠键合晶圆进行处理时,在每次对两键合的晶圆进行注胶和研磨后,无需进行去除注胶和削减(切割)步骤,在多层堆叠键合晶圆形成后,通过一步削减工艺即可同时切割去除所述堆叠键合晶圆的部分宽度的边缘以及边缘注入的胶体,因而可以避免多层堆叠晶圆的制作过程中多次削减带来的过多的晶圆边缘削减,进而避免造成过多的良率损失。
进一步,将第一晶圆和第二晶圆键合形成第一堆叠键合晶;在所述第一键合晶圆的边缘注入第一胶体,对边缘注入第一胶体的所述第一键合晶圆上的第二晶圆进行减薄;在减薄后的第二晶圆上键合第三晶圆形成第二堆叠键合晶圆;在所述第二堆叠键合晶圆中第三晶圆和减薄后的第二晶圆边缘注入第二胶体;对所述边缘注入第二胶体的第二键合晶圆上的第三晶圆进行减薄;同时切割去除所述减薄后的第二堆叠键合晶圆的部分宽度的边缘以及边缘注入的第一胶体和第二胶体。本发明的堆叠键合晶圆处理方法在进行三层堆叠键合晶圆的处理过程中,无需进行多次去除注胶和削减(切割)步骤,在三层堆叠键合晶圆形成后,通过进行一步削减工艺即可同时切割去除所述堆叠键合晶圆的部分宽度的边缘以及边缘注入的第一胶体和第二胶体,因而可以避免多层堆叠晶圆的制作过程中多次削减带来的过多的晶圆边缘削减,进而避免造成过多的良率损失,同时第一胶体和第二胶体的存在保证对三层堆叠键合晶圆的边缘进行切割过程中,切割过程保持稳定,有效减少或防止切割过程中在三层堆叠键合晶圆的边缘产生裂痕等缺陷,并能防止裂痕等缺陷向三层堆叠键合晶圆中心扩散。
附图说明
图1为本发明实施例堆叠键合晶圆处理机台的结构示意图;
图2为本发明实施例堆叠键合晶圆处理方法的流程示意图;
图3-图10为本发明实施例堆叠键合晶圆处理过程的结构示意图。
具体实施方式
如背景技术所言,现有多层的晶圆堆叠时,边缘削减的部份则会相当可观,进而造成良率的损失。
研究发现,在进行多层晶圆的堆叠时,每进行一次晶圆堆叠后,均要对相应的晶圆进行减薄操作,在进行减薄操作后,相应的需要进行一次边缘削减工艺,因而进行多层晶圆堆叠时,需要进行多次减薄操作和多次削减工艺,因而多层的晶圆堆叠时,边缘削减的部份则会相当可观,进而造成良率的损失。并且由于每次进行减薄时,裂痕等缺陷都有可能向晶圆的中心扩散,使得下一次边缘削减时需要削减的宽度会更宽,进一步增大了堆叠晶圆边缘削减量,进一步造成良率的损失。并且多次削减工艺,降低了制作效率。
为此,本发明提供了一种堆叠键合晶圆处理机台及处理方法,所述处理机台,包括:注胶单元和削减单元,所述注胶单元用于向堆叠键合晶圆的边缘注入胶体,所述削减单元用于同时切割去除所述堆叠键合晶圆的部分宽度的边缘以及边缘注入的胶体,因而在进行削减时,由于堆叠键合晶圆的边缘填充有胶体,使得堆叠键合晶圆的边缘不会悬空或存在缝隙,胶体能稳定切割过程,从而有效减少或防止切割过程中在堆叠键合晶圆的边缘产生裂痕等缺陷,并能防止裂痕等缺陷向堆叠键合晶圆中心扩散。并且,当所述注入的胶体还用于对堆叠键合晶圆中顶部的晶圆进行减薄时防止裂痕产生时,在进行减薄后无需额外的工艺去除所述注入的胶体,可以通过削减单元同时切割去除所述堆叠键合晶圆的部分宽度的边缘以及边缘注入的胶体,提高了处理效率并能防止胶体的残留以及胶体带来的交叉污染问题。特别是本发明的堆叠键合晶圆处理机台在对多层堆叠键合晶圆进行处理时,在每次对两键合的晶圆进行注胶和研磨后,无需进行去除注胶和削减(切割)步骤,在多层堆叠键合晶圆形成后,通过削减单元进行一步削减工艺即可同时切割去除所述堆叠键合晶圆的部分宽度的边缘以及边缘注入的胶体,因而可以避免多层堆叠晶圆的制作过程中多次削减带来的过多的晶圆边缘削减,进而避免造成过多的良率损失。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时,为便于说明,示意图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明的保护范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图1为本发明实施例堆叠键合晶圆处理机台的结构示意图。
参考图1,所述堆叠键合晶圆处理机台包括:
注胶单元101,用于向堆叠键合晶圆的边缘注入胶体;
削减单元102,用于同时切割去除所述堆叠键合晶圆的部分宽度的边缘以及边缘注入的胶体。
由于晶圆的边缘一般为圆弧形,将两个晶圆键合形成堆叠键合晶圆时,堆叠键合晶圆的边缘会存在缝隙,所述注胶单元101注入胶体的位置为两键合晶圆边缘的缝隙处。具体的,请参考图4,第一晶圆301和第二晶圆304键合后形成堆叠键合晶圆,堆叠键合晶圆的边缘具有缝隙(两晶圆边缘交界处),通过注胶单元101在缝隙处注入胶体304。
在一实施例中,所述注胶单元101包括注胶模块和硬化模块,所述注胶模块用于向堆叠键合晶圆的边缘注入流体状的胶水,所述硬化模块用于对所述注入的胶水进行硬化形成胶体。
所述胶体为高分子有机材料,胶体在硬化前为流体状的胶水,注胶模块可以通过喷头将流体状的胶水注入到堆叠键合晶圆的边缘,然后硬化模块对所述注入的胶水进行硬化形成胶体。
继续参考图1,所述消减单元102包括刀片模块和润滑剂提供模块,所述刀片模块包括刀片和与刀片连接的控制模块,所述控制模块控制刀片旋转以切割去除所述堆叠键合晶圆的部分宽度的边缘以及边缘注入的胶体,所述润滑剂提供模块用于在切割时向切割位置提供润滑剂。所述控制模块至少包括动力源,所述动力源与刀片连接,用于提供刀片旋转和/或移动的动力,所述动力源包括电机。
所述润滑剂提供模块提供的润滑剂用于在切割的时候起到润滑的作用,以利于切割的进行。
所述控制模块还可以控制刀片移动(沿指向堆叠键合晶圆中心的方向后者远离中心的方向移动),以对堆叠晶圆进行更好的切割。
所述消减单元102还包括:晶圆载台,所述晶圆载台用于固定所述堆叠键合晶圆,并带动所述堆叠键合晶圆旋转。具体请参考图9,堆叠键合晶圆的边缘在注入胶体305后,将堆叠键合晶圆置于消减单元102的晶圆载台上,所述晶圆载台将堆叠键合晶圆固定并带动堆叠键合晶圆旋转,消减单元102中的刀片340在控制模块341的控制下结晶堆叠键合晶圆的边缘并使得刀片旋转,对堆叠键合晶圆的边缘以及填充的胶体304和305进行切割。
所述在消减单元102中进行边缘切割的堆叠键合晶圆至少包括两层晶圆。
在一实施例中,所述堆叠键合晶圆包括三层晶圆,所述填充的胶体包括第一胶体和第二胶体,具体请参考图7,所述三层晶圆包括第一晶圆301、第二晶圆302和第三晶圆303,所述第二晶圆302位于第一晶圆301上与第一晶圆301键合在一起,所述第一晶圆301和第二晶圆302的边缘缝隙处填充第一胶体304,所述第三晶圆303位于第二晶圆302上与第二晶圆302键合在一起,所述第三晶圆303和第二晶圆302的缝隙处填充第二胶体304。
继续参考图1,所述堆叠键合晶圆处理机台还包括研磨单元103,所述研磨单元103用于对边缘注入有胶体的堆叠键合晶圆进行减薄,相应的所述削减单元102用于同时切割去除所述减薄后的堆叠键合晶圆的部分宽度的边缘以及边缘注入的胶体,因而减薄过程、注胶过程以及边缘和注胶切割过程均可以在同一机台中进行,使得本申请堆叠键合晶圆处理机台的对堆叠键合晶圆的处理效率提升。
所述堆叠键合晶圆处理机台还包括:传送单元104,所述传送单元用于在各单元之间进行堆叠键合晶圆的传送。具体的,所述传送单元104用于在注胶单元101、研磨单元103和削减单元102之间传送堆叠键合晶圆。
所述堆叠键合晶圆处理机台还包括:还包括晶圆存储台A和晶圆存储台B,所述晶圆存储台A用于存储待处理的堆叠键合晶圆,所述晶圆存储台B用于存储处理完的堆叠键合晶圆。所述传送单元104还用于将待处理的堆叠键合晶圆的从晶圆存储台A中去除,然后传送到注胶单元101进行注胶,然后将注胶后的堆叠键合晶圆传送到研磨单元103中进行研磨,接着将研磨后的堆叠键合晶圆传送到削减单元102中切割去除所述堆叠键合晶圆的部分宽度的边缘以及边缘注入的胶体,最后将削减后的堆叠键合晶圆传送到晶圆存储台B。
当采用本申请的机台对多层堆叠键合晶圆进行处理时,以多层堆叠键合晶圆具有三层晶圆作为示例进行说明,结合参考图1和图3-图10,所述注胶单元101在第一晶圆301(参考图4)和第二晶圆302键合形成第一堆叠键合晶圆后,在第一键合晶圆的边缘注入第一胶体304,所述研磨单元103对边缘注入第一胶体304的所述第一键合晶圆上的第二晶圆302进行减薄(参考图5);所述注胶单元101在减薄后的第二晶圆302上键合第三晶圆303(参考图6)形成第二堆叠键合晶圆后,在所述第二堆叠键合晶圆中第三晶圆303和减薄后的第二晶圆302边缘注入第二胶体305(参考图7);所述研磨单元103对边缘注入第二胶体305的第二键合晶圆上的第三晶圆303进行减薄(参考图8);所述削减单元102同时切割去除所述减薄后的第二堆叠键合晶圆的部分宽度的边缘以及边缘注入的第一胶体304和第二胶体305(参考图9和图10)。
本发明的堆叠键合晶圆处理机台在对堆叠键合晶圆进行处理时,注胶单元向堆叠键合晶圆的边缘注入胶体,所述削减单元能同时切割去除所述堆叠键合晶圆的部分宽度的边缘以及边缘注入的胶体,因而在进行削减时,由于堆叠键合晶圆的边缘填充有胶体,使得堆叠键合晶圆的边缘不会悬空或存在缝隙,胶体能稳定切割过程,从而有效减少或防止切割过程中在堆叠键合晶圆的边缘产生裂痕等缺陷,并能防止裂痕等缺陷向堆叠键合晶圆中心扩散,当所述注入的胶体还用于防止对堆叠键合晶圆中顶部的晶圆进行减薄时防止裂痕产生时,在进行减薄后无需额外的工艺去除注入的胶体,可以通过削减单元同时切割去除所述堆叠键合晶圆的部分宽度的边缘以及边缘注入的胶体,提高了处理效率并能防止胶体的残留以及胶体带来的交叉污染问题。特别是本发明的堆叠键合晶圆处理机台在对多层堆叠键合晶圆进行处理时,在每次对两键合的晶圆进行注胶和研磨后,无需进行去除注胶和削减(切割)步骤,在多层堆叠键合晶圆形成后,通过削减单元进行一步削减工艺即可同时切割去除所述堆叠键合晶圆的部分宽度的边缘以及边缘注入的胶体,因而可以避免多层堆叠晶圆的制作过程中多次削减带来的过多的晶圆边缘削减,进而避免造成过多的良率损失。
本发明还提供了一种堆叠键合晶圆处理方法,参考图2,包括:
步骤S201,向堆叠键合晶圆的边缘注入胶体;
步骤S202,同时切割去除所述堆叠键合晶圆的部分宽度的边缘以及边缘注入的胶体。
下面结合附图对前述过程进行详细描述。
所述堆叠键合晶圆中晶圆的数量至少为两层,后续以形成三层的堆叠键合晶圆作为示例进行说明。
参考图3,提供第一晶圆301和第二晶圆302,将第一晶圆301和第二晶圆302键合在一起。
所述第一晶圆301和第二晶圆302的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC);也可以是绝缘体上硅(SOI),绝缘体上锗(GOI);或者还可以为其它的材料,例如砷化镓等Ⅲ-Ⅴ族化合物。
所述第一晶圆301和第二晶圆302上通过半导体集成制作工艺形成有集成电路。所述第一晶圆301和第二晶圆302上形成的集成电路的功能可以不同或相同。
将所述第一晶圆301和第二晶圆302键合的工艺可以为直接键合工艺、共晶键合工艺、金属扩散键合工艺或其他合适的键合工艺。
由于第一晶圆301和第二晶圆302的编程具有弧度,因而第一晶圆301和第二晶圆302键合在一起形成第一堆叠键合晶圆后,所述第一堆叠键合晶圆的边缘会存在缝隙。
参考图2,向堆叠键合晶圆的边缘注入胶体,具体的向在第一键合晶圆的边缘注入第一胶体304。
所述第一胶体304一方面在后续对第二晶圆302进行减薄时,防止所述第一键合晶圆的边缘悬空,从而防止减薄时产生裂痕等缺陷,本发明中所述第一胶体304在对第二晶圆进行减薄后不去除,所述第一胶体304和后续形成的第二胶体进行配合,在对后续形成的第三晶圆进行减薄后,在三层堆叠键合晶圆进行一步削减时,第一胶体304和第二胶体使得三层堆叠键合晶圆的边缘不会悬空或存在缝隙,第一胶体304和第二胶体能稳定切割过程,从而有效减少或防止切割过程中在三层堆叠键合晶圆的边缘产生裂痕等缺陷,并能防止裂痕等缺陷向三层堆叠键合晶圆中心扩散。
在一实施例中,所述向堆叠键合晶圆(第一堆叠键合晶圆)的边缘注入胶体的过程包括:向堆叠键合晶圆(第一堆叠键合晶圆)的边缘注入流体状的胶水;对所述注入的胶水进行硬化形成胶体(第一胶体304)。
所述硬化处理为热辐射加热。
参考图5,对边缘注入第一胶体304的所述第一键合晶圆上的第二晶圆302进行减薄。
所述减薄工艺为化学机械研磨工艺。
参考图6,在减薄后的第二晶圆302上键合第三晶圆303形成第二堆叠键合晶圆。
所述第三晶圆303可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC);也可以是绝缘体上硅(SOI),绝缘体上锗(GOI);或者还可以为其它的材料,例如砷化镓等Ⅲ-Ⅴ族化合物。
所述第三晶圆303上通过半导体集成制作工艺形成有集成电路。所述第三晶圆303上形成集成电路的功能可以与所述第一晶圆301和第二晶圆302上形成的集成电路的功能可以不同或相同。
参考图7,在所述二堆叠键合晶圆中第三晶圆303和减薄后的第二晶圆302边缘注入第二胶体305。
所述第二胶体305的形成过程与第一胶体304的形成过程类似,在此不在赘述。
参考图8,对边缘注入第二胶体305的第二键合晶圆上的第三晶圆303进行减薄。
参考图9和图10,同时切割去除所述减薄后的第二堆叠键合晶圆的部分宽度的边缘以及边缘注入的第一胶体304和第二胶体305(参考图9)。
通过刀片旋转以切割去除所述堆叠键合晶圆的部分宽度的边缘以及边缘注入的胶体,在切割时向切割位置提供润滑剂。在进行切割的同时,所述堆叠键合晶圆旋转。
本发明的堆叠键合晶圆处理方法向堆叠键合晶圆的边缘注入胶体;同时切割去除所述堆叠键合晶圆的部分宽度的边缘以及边缘注入的胶体,由于堆叠键合晶圆的边缘填充有胶体,使得堆叠键合晶圆的边缘不会悬空或存在缝隙,胶体能稳定切割过程,从而有效减少或防止切割过程中在堆叠键合晶圆的边缘产生裂痕等缺陷,并能防止裂痕等缺陷向堆叠键合晶圆中心扩散。并且,当所述注入的胶体还用于对堆叠键合晶圆中顶部的晶圆进行减薄时防止裂痕产生时,在进行减薄后无需额外的工艺去除所述注入的胶体,可以通过一步削减工艺同时切割去除所述堆叠键合晶圆的部分宽度的边缘以及边缘注入的胶体,提高了处理效率并能防止胶体的残留以及胶体带来的交叉污染问题。特别是对多层堆叠键合晶圆进行处理时,在每次对两键合的晶圆进行注胶和研磨后,无需进行去除注胶和削减(切割)步骤,在多层堆叠键合晶圆形成后,通过一步削减工艺即可同时切割去除所述堆叠键合晶圆的部分宽度的边缘以及边缘注入的胶体,因而可以避免多层堆叠晶圆的制作过程中多次削减带来的过多的晶圆边缘削减,进而避免造成过多的良率损失。
需要说明的是,本实施例中与前述实施例中相同或相似部分的限定或描述,在本实施例中不再赘述,具体请参考前述实施例(堆叠键合晶圆处理机台)中相应的部分的限定或描述。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种堆叠键合晶圆处理方法,其特征在于,包括:
向堆叠键合晶圆的边缘注入胶体;
同时切割去除所述堆叠键合晶圆的部分宽度的边缘以及边缘注入的胶体。
2.如权利要求1所述的堆叠键合晶圆处理方法,其特征在于,所述向堆叠键合晶圆的边缘注入胶体的过程包括:向堆叠键合晶圆的边缘注入流体状的胶水;对所述注入的胶水进行硬化形成胶体。
3.如权利要求2所述的堆叠键合晶圆处理方法,其特征在于,所述硬化处理为热辐射加热。
4.如权利要求1所述的堆叠键合晶圆处理方法,其特征在于,通过刀片旋转以切割去除所述堆叠键合晶圆的部分宽度的边缘以及边缘注入的胶体,在切割时向切割位置提供润滑剂。
5.如权利要求4所述的堆叠键合晶圆处理方法,其特征在于,在进行切割的同时,所述堆叠键合晶圆旋转。
6.如权利要求1所述的堆叠键合晶圆处理方法,其特征在于,所述堆叠键合晶圆至少包括两层晶圆。
7.如权利要求6所述的堆叠键合晶圆处理方法,其特征在于,所述堆叠键合晶圆包括三层晶圆,所述三层晶圆包括第一晶圆、第二晶圆和第三晶圆,所述第二晶圆位于第一晶圆上与第一晶圆键合在一起,所述第三晶圆位于第二晶圆上与第二晶圆键合在一起。
8.如权利要求1或6所述的堆叠键合晶圆处理方法,其特征在于,还包括:对边缘注入有胶体的堆叠键合晶圆进行减薄;同时切割去除所述减薄后的堆叠键合晶圆的部分宽度的边缘以及边缘注入的胶体。
9.如权利要求8所述的堆叠键合晶圆处理方法,其特征在于,将第一晶圆和第二晶圆键合形成第一堆叠键合晶圆;在所述第一键合晶圆的边缘注入第一胶体,对边缘注入第一胶体的所述第一键合晶圆上的第二晶圆进行减薄;在减薄后的第二晶圆上键合第三晶圆形成第二堆叠键合晶圆;在所述第二堆叠键合晶圆中第三晶圆和减薄后的第二晶圆边缘注入第二胶体;对所述边缘注入第二胶体的第二键合晶圆上的第三晶圆进行减薄;同时切割去除所述减薄后的第二堆叠键合晶圆的部分宽度的边缘以及边缘注入的第一胶体和第二胶体。
CN201910940053.4A 2019-09-30 2019-09-30 堆叠键合晶圆的处理方法 Pending CN110854011A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910940053.4A CN110854011A (zh) 2019-09-30 2019-09-30 堆叠键合晶圆的处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910940053.4A CN110854011A (zh) 2019-09-30 2019-09-30 堆叠键合晶圆的处理方法

Publications (1)

Publication Number Publication Date
CN110854011A true CN110854011A (zh) 2020-02-28

Family

ID=69597508

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910940053.4A Pending CN110854011A (zh) 2019-09-30 2019-09-30 堆叠键合晶圆的处理方法

Country Status (1)

Country Link
CN (1) CN110854011A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430276A (zh) * 2020-04-24 2020-07-17 武汉新芯集成电路制造有限公司 多晶圆堆叠修边方法
CN111508823A (zh) * 2020-04-24 2020-08-07 武汉新芯集成电路制造有限公司 多晶圆堆叠的晶边处理方法及多晶圆堆叠结构
CN112599502A (zh) * 2020-12-08 2021-04-02 武汉新芯集成电路制造有限公司 多层晶圆的制备方法
CN115458464A (zh) * 2022-08-30 2022-12-09 杨士琦 一种临时键合晶圆的设备及方法、半导体器件的制备工艺

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4610079A (en) * 1980-01-22 1986-09-09 Tokyo Shibaura Denki Kabushiki Kaisha Method of dicing a semiconductor wafer
JPH08107193A (ja) * 1994-09-30 1996-04-23 Kyushu Komatsu Denshi Kk Soi基板の製造方法
CN101295653A (zh) * 2007-04-25 2008-10-29 台湾积体电路制造股份有限公司 半导体元件的制造方法
CN101327572A (zh) * 2007-06-22 2008-12-24 中芯国际集成电路制造(上海)有限公司 晶圆背面减薄工艺
TW201023300A (en) * 2008-12-01 2010-06-16 United Microelectronics Corp Crack stopping structure and method for fabricating the same
CN101870142A (zh) * 2009-04-24 2010-10-27 株式会社东京精密 切割装置、切割装置组件和切割方法
CN102017092A (zh) * 2008-09-02 2011-04-13 S.O.I.Tec绝缘体上硅技术公司 顺序冲切方法
CN103413772A (zh) * 2013-06-25 2013-11-27 上海华力微电子有限公司 一种晶圆减薄的方法
US20150001681A1 (en) * 2013-07-01 2015-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded Wafer Edge Protection Scheme
CN104282590A (zh) * 2013-07-04 2015-01-14 南亚科技股份有限公司 半导体晶粒及其制备方法和检测该半导体晶粒裂缝的方法
KR20150104935A (ko) * 2014-03-07 2015-09-16 (주)에스티아이 관통전극 웨이퍼 제조방법
CN105161410A (zh) * 2015-07-21 2015-12-16 武汉新芯集成电路制造有限公司 一种用于切割键合晶圆的接缝缺陷的切割方法
CN105390408A (zh) * 2014-09-03 2016-03-09 中芯国际集成电路制造(上海)有限公司 晶圆结构及其减薄方法
CN105448669A (zh) * 2015-12-30 2016-03-30 西安立芯光电科技有限公司 一种用于适应背面减薄的晶圆金属镀层结构以及工装
CN110189985A (zh) * 2019-06-19 2019-08-30 武汉新芯集成电路制造有限公司 一种键合结构及其制造方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4610079A (en) * 1980-01-22 1986-09-09 Tokyo Shibaura Denki Kabushiki Kaisha Method of dicing a semiconductor wafer
JPH08107193A (ja) * 1994-09-30 1996-04-23 Kyushu Komatsu Denshi Kk Soi基板の製造方法
CN101295653A (zh) * 2007-04-25 2008-10-29 台湾积体电路制造股份有限公司 半导体元件的制造方法
CN101327572A (zh) * 2007-06-22 2008-12-24 中芯国际集成电路制造(上海)有限公司 晶圆背面减薄工艺
CN102017092A (zh) * 2008-09-02 2011-04-13 S.O.I.Tec绝缘体上硅技术公司 顺序冲切方法
TW201023300A (en) * 2008-12-01 2010-06-16 United Microelectronics Corp Crack stopping structure and method for fabricating the same
CN101870142A (zh) * 2009-04-24 2010-10-27 株式会社东京精密 切割装置、切割装置组件和切割方法
CN103413772A (zh) * 2013-06-25 2013-11-27 上海华力微电子有限公司 一种晶圆减薄的方法
US20150001681A1 (en) * 2013-07-01 2015-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded Wafer Edge Protection Scheme
CN104282590A (zh) * 2013-07-04 2015-01-14 南亚科技股份有限公司 半导体晶粒及其制备方法和检测该半导体晶粒裂缝的方法
KR20150104935A (ko) * 2014-03-07 2015-09-16 (주)에스티아이 관통전극 웨이퍼 제조방법
CN105390408A (zh) * 2014-09-03 2016-03-09 中芯国际集成电路制造(上海)有限公司 晶圆结构及其减薄方法
CN105161410A (zh) * 2015-07-21 2015-12-16 武汉新芯集成电路制造有限公司 一种用于切割键合晶圆的接缝缺陷的切割方法
CN105448669A (zh) * 2015-12-30 2016-03-30 西安立芯光电科技有限公司 一种用于适应背面减薄的晶圆金属镀层结构以及工装
CN110189985A (zh) * 2019-06-19 2019-08-30 武汉新芯集成电路制造有限公司 一种键合结构及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430276A (zh) * 2020-04-24 2020-07-17 武汉新芯集成电路制造有限公司 多晶圆堆叠修边方法
CN111508823A (zh) * 2020-04-24 2020-08-07 武汉新芯集成电路制造有限公司 多晶圆堆叠的晶边处理方法及多晶圆堆叠结构
CN111430276B (zh) * 2020-04-24 2021-04-23 武汉新芯集成电路制造有限公司 多晶圆堆叠修边方法
CN112599502A (zh) * 2020-12-08 2021-04-02 武汉新芯集成电路制造有限公司 多层晶圆的制备方法
CN112599502B (zh) * 2020-12-08 2023-11-24 武汉新芯集成电路制造有限公司 多层晶圆的制备方法
CN115458464A (zh) * 2022-08-30 2022-12-09 杨士琦 一种临时键合晶圆的设备及方法、半导体器件的制备工艺

Similar Documents

Publication Publication Date Title
CN110854011A (zh) 堆叠键合晶圆的处理方法
CN110854039A (zh) 堆叠键合晶圆处理装置
CN105990208B (zh) 层叠器件的制造方法
CN107275234B (zh) 封装晶片的制造方法和器件芯片的制造方法
TW201717267A (zh) 晶圓的加工方法
CN103295892B (zh) 半导体装置的制造方法
CN111524804B (zh) 生产衬底的方法以及生产衬底的系统
CN110783185B (zh) 芯片制造方法
JP2009160700A (ja) 研磨装置
JP5378727B2 (ja) バイト工具を備えた加工装置
CN109285771B (zh) 晶片的加工方法和切削装置
JP6991656B2 (ja) チップの製造方法
KR20190003348A (ko) 웨이퍼의 가공 방법
KR101277999B1 (ko) 반도체칩의 제조방법
JP2015076561A (ja) 円形板状物の分割方法
KR102253564B1 (ko) 패키지 웨이퍼의 제조 방법
JP2017126725A (ja) ウエーハの加工方法
TW202305911A (zh) 晶片的製造方法
CN115706052A (zh) 晶片的加工方法
CN115440580A (zh) 晶片的加工方法
TW202236925A (zh) 基板處理裝置及基板處理方法
JP6925721B2 (ja) チップの製造方法
JP6925720B2 (ja) チップの製造方法
JP2007005366A (ja) 半導体装置の製造方法
JP6851690B2 (ja) チップの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200228