CN105990208B - 层叠器件的制造方法 - Google Patents

层叠器件的制造方法 Download PDF

Info

Publication number
CN105990208B
CN105990208B CN201610139782.6A CN201610139782A CN105990208B CN 105990208 B CN105990208 B CN 105990208B CN 201610139782 A CN201610139782 A CN 201610139782A CN 105990208 B CN105990208 B CN 105990208B
Authority
CN
China
Prior art keywords
wafer
bonding material
device wafer
temporary bonding
temporary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610139782.6A
Other languages
English (en)
Other versions
CN105990208A (zh
Inventor
儿玉祥一
前田辰秀
金永淑
川合章仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN105990208A publication Critical patent/CN105990208A/zh
Application granted granted Critical
Publication of CN105990208B publication Critical patent/CN105990208B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

层叠器件的制造方法。在本发明中，借助临时粘合材料(4)临时粘合于第1器件晶片(1)的正面(1a)的支承晶片(3)由硅晶片构成，在实施贴合晶片形成工序之后，实施临时粘合材料露出工序使临时粘合材料(4)露出时，由于不对临时粘合材料(4)进行加热，对支承晶片(3)至少进行磨削而将其去除，因此，能够容易地将支承晶片(3)从第1器件晶片(1)去除，层叠的状态的第1器件晶片(1)和第2器件晶片(2)不会产生偏移。在临时粘合材料露出工序之后，实施临时粘合材料去除工序，由于将临时粘合材料(4)从第1器件晶片(1)的器件(D)去除，因此，能够同时进行临时粘合材料(4)的去除和器件(D)的清洗。

Description

层叠器件的制造方法
技术领域
本发明涉及层叠器件的制造方法。
背景技术
近年来，随着半导体器件的小型化，开发出了将晶片与晶片层叠并通过称作TSV(Through Silicon Via)的贯穿电极将各个晶片中具备的多个器件连接的三维安装技术。
在该技术中，存在如下方法：为了将多个晶片层叠，例如，使通过临时粘合材料将晶片临时粘合在支承晶片上的状态的临时晶片减薄，通过固定用粘合材料将临时晶片贴合于其他的基底的晶片，由此，形成贴合晶片。在该方法中，能够通过对固定用粘合材料加热来使固定用粘合材料软化，并且对固定用粘合材料进行加压而使其扩张并夹在临时晶片与基底的晶片之间之后，通过固定用粘合材料硬化而将2个晶片贴合。
由于在形成贴合晶片之后，需要将支承晶片从临时粘合材料剥离，因此，作为容易从临时粘合材料剥离的支承晶片，例如使用玻璃基板。当要将玻璃基板从临时粘合材料剥离时，例如使激光通过玻璃基板而照射到临时粘合材料，从而只使与玻璃基板接触的临时粘合材料硬化(灰化)，在使粘合力减弱之后将玻璃基板剥离，或者通过加热处理使临时粘合材料的粘合力减小，从而使其相对于玻璃基板与晶片被临时粘合材料固定的面水平滑动，而将玻璃基板从晶片剥离(例如，参照下述专利文献1及2)。
专利文献
专利文献1：日本特开2011－225814号公报
专利文献2：日本特开2010－506406号公报
但是，如上所述，如果当将玻璃基板从临时粘合材料剥离时对临时粘合材料进行加热，则在将晶片与晶片贴合的情况下，不仅临时粘合材料软化，固定用粘合材料也软化，因此，有时在固定用粘合材料硬化之前，临时粘合材料软化，晶片偏移而层叠，或者固定用粘合材料的厚度变得不均匀。
此外，由于在将玻璃基板从晶片剥离之后，有时临时粘合材料会残留于器件区域，因此，需要通过清洗液等来清洗该器件区域，作业负担较大。
进而，为了再使用玻璃基板，需要去除和清洗临时粘合材料，作业负担较大。
发明内容
本发明是鉴于上述情况而完成的，其目的在于能够容易地将支承晶片从晶片去除。
本发明是一种层叠器件的制造方法，该层叠器件层叠有多个半导体器件，其中，该层叠器件的制造方法包含：
第1器件晶片准备工序，准备第1器件晶片，该第1器件晶片在正面的由交叉的分割预定线划分出的区域形成有器件；
支承晶片准备工序，准备由硅晶片构成的支承晶片；
第2器件晶片准备工序，准备第2器件晶片，该第2器件晶片在正面的由交叉的分割预定线划分出的区域形成有器件；
临时晶片形成工序，通过临时粘合材料将该第1器件晶片的正面与该支承晶片临时粘合而形成临时晶片；
减薄工序，通过卡盘工作台来保持构成该临时晶片形成工序中形成的该临时晶片的该支承晶片，从该第1器件晶片的背面侧进行磨削来将该第1器件晶片减薄至规定的厚度，
贴合晶片形成工序，以维持临时粘合有该支承晶片的状态，将在该减薄工序中减薄后的该第1器件晶片的被磨削面与该第2器件晶片的正面贴合而形成贴合晶片；
临时粘合材料露出工序，通过卡盘工作台来保持该贴合晶片形成工序中形成的该贴合晶片的该第2器件晶片的背面并至少对该支承晶片进行磨削而使该临时粘合材料露出；
临时粘合材料去除工序，将在该临时粘合材料露出工序中露出的临时粘合材料从该第1器件晶片的正面去除而使该第1器件晶片的正面露出；以及
贯穿电极形成工序，在该临时粘合材料去除工序之后，形成贯穿该第1器件晶片和该第2器件晶片的贯穿电极。
可以在该贯穿电极形成工序之后，实施沿着该第1器件晶片的分割预定线分割成一个个器件的分割工序。
在本发明的层叠器件的制造方法中，由于实施临时晶片形成工序，通过临时粘合材料将由硅晶片构成的支承晶片临时粘合于第1器件晶片的正面而形成临时晶片之后，以维持第1器件晶片被临时粘合材料临时粘合于支承晶片的状态的方式将在减薄工序中减薄后的第1器件晶片的被磨削面与第2器件晶片的正面贴合来实施贴合晶片形成工序，因此，不会出现第1器件晶片与第2器件晶片偏移地贴合的现象。
此外，由于不对临时粘合材料进行加热，对支承晶片至少进行磨削而使临时粘合材料露出，因此，能够容易地将支承晶片从第1器件晶片去除，层叠的状态的第1器件晶片与第2器件晶片不会产生偏移。
进而，在临时粘合材料露出工序之后实施临时粘合材料去除工序时，由于将临时粘合材料从第1器件晶片的器件去除，因此，能够同时进行临时粘合材料的去除和第1器件晶片的正面的清洗，作业负担减轻。
附图说明
图1中的(a)是示出第1器件晶片准备工序，(b)是示出支承晶片准备工序，(c)是示出第2器件晶片准备工序的剖视图。
图2是示出临时晶片形成工序的剖视图。
图3是示出减薄工序的剖视图。
图4是示出贴合晶片形成工序的剖视图。
图5是示出临时粘合材料露出工序中的通过卡盘工作台保持贴合晶片的第2器件晶片的状态的剖视图。
图6是示出临时粘合材料露出工序中的通过磨削机构来对构成贴合晶片的支承晶片进行磨削的状态的剖视图。
图7是示出临时粘合材料去除工序的剖视图。
图8是示出贯穿电极形成工序的剖视图。
图9是示出分割工序的剖视图。
图10是示出层叠器件晶片的剖视图。
图11是示出层叠器件晶片被分割的状态的剖视图。
标号说明
1：第1器件晶片；1a：正面；1b：背面；2：第2器件晶片；2a：正面；2b：背面；3：支承晶片；4：临时粘合材料；5：临时晶片；6：固定用粘合材料；7：贴合晶片；8：贯穿电极；9：带；10：卡盘工作台；11：保持部；12：保持面；13：吸引源；20：磨削机构；21：主轴；22：磨轮；23：磨石；30：气体供给部；31：电源；32：气体；40：层叠器件晶片；41：器件晶片；41a：正面；42：贯穿电极；D：器件；C、C1：芯片；S：分割预定线。
具体实施方式
以下参照附图对层叠有多个半导体器件的层叠器件的制造方法进行说明。
(1)第1器件晶片准备工序
如图1中的(a)所示，准备第1器件晶片1。第1器件晶片1在正面1a的由交叉的分割预定线S划分出的各区域内形成有器件D。在正面1a的相反侧即背面1b不形成有器件，例如成为被磨石磨削的被磨削面。图示的例子中的第1器件晶片1例如由硅晶片构成，预先使正面1a侧朝下，使背面1b侧朝上。
(2)支承晶片准备工序
如图1中的(b)所示，准备用于保护第1器件晶片1的正面1a的支承晶片3。支承晶片3由硅晶片构成。在支承晶片3的正面和背面，未特别形成任何部件。在磨削或输送第1器件晶片1时等，支承晶片3被覆盖于正面1a的整个面而使用。
(3)第2器件晶片准备工序
如图1中的(c)所示，准备第2器件晶片2。第2器件晶片2也与第1器件晶片1同样地构成。即，在正面2a的由交叉的分割预定线S划分出的各区域内形成有器件D，在正面2a的相反侧即背面2b不形成有器件。图示的例中的第2器件晶片2与第1器件晶片1同样地例如由硅晶片构成，预先使正面2a侧朝上，使背面2b侧朝下。另外，第2器件晶片准备工序只要是至少在后述的贴合晶片形成工序之前实施即可。
(4)临时晶片形成工序
将第1器件晶片1与支承晶片3临时粘合。具体而言，如图2所示，通过临时粘合材料4将第1器件晶片1的正面1a与支承晶片3临时粘合，由此，形成了第1器件晶片1与支承晶片3成为一体的临时晶片5。由此，通过支承晶片3覆盖第1器件晶片1的正面1a的整个面来保护多个器件D。临时粘合材料4的材质没有特别限定，使用具有在磨削或输送第1器件晶片1时等能够维持以使该第1器件晶片1不移动而临时粘合的状态的粘合力的材质。
(5)减薄工序
在实施临时晶片形成工序之后，如图3所示，通过磨削机构20对保持于卡盘工作台10的临时晶片5进行磨削。卡盘工作台10具有多孔部件11，多孔部件11的上表面成为吸引保持晶片的一个面的保持面12。多孔部件11与吸引源13连接，能够使吸引源13的吸引力作用于保持面12。磨削机构20至少具备具有铅直方向的轴心的主轴21、安装于主轴21的下端的磨轮22、环状地固定安装于磨轮22的下部的磨石23。主轴21被未图示的马达驱动而以规定的旋转速度旋转，由此，能够使磨轮22以规定的旋转速度进行旋转。
在通过磨削机构20对临时晶片5进行磨削时，例如通过能够进行吸引保持的输送机构来保持临时晶片5，使支承晶片3侧载置于卡盘工作台10的保持面12，使第1器件晶片1的背面1b朝上露出。接下来，使吸引源13的吸引力作用于保持面12，在保持面12上对支承晶片3侧进行吸引保持，并且使卡盘工作台10例如朝向箭头A方向旋转。接下来，使主轴21旋转而使磨轮22朝向箭头A方向旋转，并且使磨削机构20朝向接近于第1器件晶片1的背面1b的方向下降，通过旋转的磨石23来按压第1器件晶片1的背面1b并磨削至规定的厚度而使其减薄。
(6)贴合晶片形成工序
如图4所示，通过固定用粘合材料6将在减薄工序中减薄后的第1器件晶片1与在第2器件晶片准备工序准备的第2器件晶片2贴合。首先，使第1器件晶片1的作为被磨削面的背面1b与第2器件晶片2的正面2a相对。接下来通过固定用粘合材料6将第1器件晶片1的背面1b与第2器件晶片2的正面2a粘合。固定用粘合材料6的材质没有特别限定。
在形成贴合晶片时，例如，对固定用粘合材料6进行加热而使其软化，并且通过未图示的按压部件从支承晶片3侧向下方按压，使固定用粘合材料6在径向上扩张。此时，虽然由硅晶片构成的支承晶片3侧也被加热，但是由于第1器件晶片1以不移动的方式被临时粘合材料4固定安装于支承晶片3，因此，不会将第1器件晶片1偏移地贴合于第2器件晶片2。此后，如果固定用粘合材料6被例如冷却等而硬化，则形成为第1器件晶片1与第2器件晶片2层叠的状态的贴合晶片7。
(7)临时粘合材料露出工序
如图5及图6所示，使用磨削机构20将支承晶片3从贴合晶片7去除，由此，使临时粘合材料4露出。具体而言，将第2器件晶片2侧载置于卡盘工作台10的保持面12，使支承晶片3侧朝上露出。此外，使吸引源13的吸引力作用于保持面12，在保持面12上对第2器件晶片2的背面2b进行吸引保持，并且使卡盘工作台10例如朝向箭头A方向旋转。并且，使主轴21旋转，使磨轮22朝向箭头A方向旋转并使磨削机构20朝向接近于支承晶片3的方向下降，通过旋转的磨石23按压支承晶片3的上端面并进行磨削。
这里，虽然可以通过磨削机构20将支承基板3磨削至临时粘合材料4露出，但是，也能够在将支承晶片3磨削至临时粘合材料4即将露出之前的阶段停止磨削机构20的磨削，通过对减薄后的支承晶片3实施湿蚀刻或干蚀刻来使临时粘合材料4露出。这样，只要至少在临时粘合材料4露出之前停止磨削，就能够防止磨石23的堵塞而减小磨削力的下降。此外，可以通过在磨削后进行CMP(Chemical Mechanical Polishing)来去除支承晶片3而使临时粘合材料4露出。通过在最初进行磨削，能够高效地进行支承晶片3的去除。
(8)临时粘合材料去除工序
在实施临时粘合材料露出工序之后，如图7所示，将图6所示的露出的临时粘合材料4从第1器件晶片1的正面1a去除。具体而言，例如使用气体供给部30来实施等离子灰化。气体供给部30从气体32向腔室内供给氧气等气体并且通过电源31施加高频电力，由此，产生氧等离子，只将临时粘合材料4从第1器件晶片1的器件D去除。其结果，成为第1器件晶片1的正面1a露出的状态。
此外，也可以例如向填充有臭氧等气体的灰化装置的处理室内输送贴合晶片7，利用与气体的化学反应来将临时粘合材料4从器件D去除。
(9)贯穿电极形成工序
在实施临时粘合材料去除工序之后，如图8所示，形成了贯穿第1器件晶片1和第2器件晶片2的贯穿电极。即，形成了贯穿层叠的各个器件D的正面和背面的贯穿孔，将作为电极的导电材料填充于该贯穿孔而形成贯穿电极8。
(10)分割工序
在实施贯穿电极形成工序之后，如图9所示，将贴合晶片7分割成具有一个个器件D的芯片。例如，将贴合晶片7粘贴于带9，将切削刀具沿着第1器件晶片1的分割预定线S切入直至到达带9从而完全切割，或者，通过激光照射来完全切割，由此，分割成一个个芯片C。此后，通过未图示的输送机构来拾取各芯片C。另外，分割工序不限于本例中示出的那样。
如上所述，在本发明的层叠器件的制造方法中，借助临时粘合材料4而临时粘合于第1器件晶片1的正面1a的支承晶片3由硅晶片构成，即使在贴合晶片形成工序中，对固定用粘合材料6进行加热并加压而使其扩张，但由于维持了第1器件晶片1以不移动的方式经由临时粘合材料4粘合于支承晶片3的状态，因此，不会将第1器件晶片1偏移地贴合于第2器件晶片2，能够使扩张的固定用粘合材料6的厚度均匀。
此外，由于不对临时粘合材料4进行加热，通过对支承晶片3至少进行磨削来去除支承晶片3，因此，能够容易地将支承晶片3从第1器件晶片1去除，层叠的第1器件晶片1与第2器件晶片2不会产生偏移。
进而，在临时粘合材料露出工序之后，实施临时粘合材料去除工序时，由于通过等离子灰化将临时粘合材料4从第1器件晶片1的器件D去除，因此，能够同时进行临时粘合材料4的去除和器件D的清洗。
另外，第2器件晶片也可以是例如图10所示的层叠器件晶片40。该层叠器件晶片40是通过将减薄的器件晶片41在图1中的(c)所示的第2器件晶片2上层叠多个并通过固定用粘合材料6来固定多个器件晶片41而构成的。
该层叠器件晶片40是通过重复进行从器件晶片准备工序至临时粘合剂去除工序与层叠个数相同的次数而形成的。即，图10所示的层叠器件晶片40是通过重复进行从器件晶片准备工序至临时粘合剂去除工序4次来在第2器件晶片2的正面2a侧层叠4个器件晶片41。并且，此后，通过实施贯穿电极形成工序，形成贯穿全部器件D的贯穿电极42。
构成该层叠器件晶片40的一个个器件晶片41在被正面41a的交叉的分割预定线S划分的各区域形成有器件D，如图11所示，通过将最下层的第2器件晶片2与带9贴合，并沿着器件晶片41的分割预定线S进行切削等，来分割出一个个芯片C1。

Claims (2)

1.一种层叠器件的制造方法，该层叠器件层叠有多个半导体器件，其中，该层叠器件的制造方法包含：
第1器件晶片准备工序，准备第1器件晶片，该第1器件晶片在正面的由交叉的分割预定线划分出的区域内形成有器件；
支承晶片准备工序，准备由硅晶片构成的支承晶片；
第2器件晶片准备工序，准备第2器件晶片，该第2器件晶片在正面的由交叉的分割预定线划分出的区域内形成有器件；
临时晶片形成工序，通过临时粘合材料将该第1器件晶片的正面与该支承晶片临时粘合而形成临时晶片；
减薄工序，通过卡盘工作台来保持构成该临时晶片的该支承晶片并对该第1器件晶片的背面侧进行磨削，由此，将该第1器件晶片减薄至规定的厚度；
贴合晶片形成工序，以维持临时粘合有该支承晶片的状态，将在该减薄工序中减薄后的该第1器件晶片的被磨削面与该第2器件晶片的正面贴合而形成贴合晶片；
临时粘合材料露出工序，通过卡盘工作台来保持该贴合晶片形成工序中形成的该贴合晶片的该第2器件晶片的背面并至少对该支承晶片进行磨削而使该临时粘合材料露出；
临时粘合材料去除工序，针对在该临时粘合材料露出工序中露出的临时粘合材料，通过从气体供给部供给气体来实施等离子灰化、或者将该贴合晶片搬入灰化装置的处理室内利用与填充于该处理室内的气体的化学反应来将该临时粘合材料从该第1器件晶片的正面去除而使该第1器件晶片的正面露出；以及
贯穿电极形成工序，在该临时粘合材料去除工序之后，形成贯穿该第1器件晶片和该第2器件晶片的贯穿电极。
2.根据权利要求1所述的层叠器件的制造方法，其中，
该层叠器件的制造方法在该贯穿电极形成工序之后包含分割工序，在该分割工序中，沿着该第1器件晶片的分割预定线，将该贴合晶片分割成一个个器件。
CN201610139782.6A 2015-03-19 2016-03-11 层叠器件的制造方法 Active CN105990208B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015055913A JP6429388B2 (ja) 2015-03-19 2015-03-19 積層デバイスの製造方法
JP2015-055913 2015-03-19

Publications (2)

Publication Number Publication Date
CN105990208A CN105990208A (zh) 2016-10-05
CN105990208B true CN105990208B (zh) 2021-04-23

Family

ID=57043916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610139782.6A Active CN105990208B (zh) 2015-03-19 2016-03-11 层叠器件的制造方法

Country Status (4)

Country Link
JP (1) JP6429388B2 (zh)
KR (1) KR102363209B1 (zh)
CN (1) CN105990208B (zh)
TW (1) TWI655744B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101833522B1 (ko) * 2017-03-14 2018-02-28 대영코어텍(주) 로터리테이블용 롤러기어캠의 5-축 가공방법
WO2019230668A1 (ja) 2018-05-28 2019-12-05 株式会社ダイセル 半導体装置製造方法
JP7211758B2 (ja) 2018-10-23 2023-01-24 株式会社ダイセル 半導体装置製造方法
US11887975B2 (en) 2018-10-23 2024-01-30 Daicel Corporation Semiconductor device manufacturing method
JP7224138B2 (ja) 2018-10-23 2023-02-17 株式会社ダイセル 半導体装置製造方法
JP7201386B2 (ja) 2018-10-23 2023-01-10 株式会社ダイセル 半導体装置製造方法
JP7285059B2 (ja) * 2018-10-23 2023-06-01 株式会社ダイセル 半導体装置製造方法
JP7201387B2 (ja) 2018-10-23 2023-01-10 株式会社ダイセル 半導体装置製造方法
JP7235566B2 (ja) 2019-04-01 2023-03-08 株式会社ディスコ 積層デバイスチップの製造方法
KR20220008093A (ko) 2020-07-13 2022-01-20 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102150269A (zh) * 2008-09-11 2011-08-10 富士胶片株式会社 用于制造固态成像装置的方法
CN103035483A (zh) * 2012-08-28 2013-04-10 上海华虹Nec电子有限公司 一种应用于薄硅片的临时键合和解离工艺方法
CN103213371A (zh) * 2012-01-18 2013-07-24 旭硝子株式会社 电子器件的制造方法以及玻璃层叠体的制造方法
JP2014003082A (ja) * 2012-06-15 2014-01-09 Shin Etsu Polymer Co Ltd 半導体ウェーハの取扱方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2616662B1 (fr) * 1987-06-16 1994-02-18 Guyomarch Sa Ets Additif alimentaire pour animaux, aliments comportant un tel additif et procede pour ameliorer la croissance des animaux
EP1107295A3 (en) * 1999-12-08 2005-04-13 Canon Kabushiki Kaisha Composite member separating method, thin film manufacturing method, and composite member separating apparatus
AU2003234794A1 (en) * 2002-05-13 2003-11-11 Jsr Corporation Composition and method for temporarily fixing solid
US6869894B2 (en) * 2002-12-20 2005-03-22 General Chemical Corporation Spin-on adhesive for temporary wafer coating and mounting to support wafer thinning and backside processing
KR100618837B1 (ko) * 2004-06-22 2006-09-01 삼성전자주식회사 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법
US20080200011A1 (en) 2006-10-06 2008-08-21 Pillalamarri Sunil K High-temperature, spin-on, bonding compositions for temporary wafer bonding using sliding approach
JP2010034254A (ja) * 2008-07-29 2010-02-12 Mitsubishi Chemicals Corp 三次元ｌｓｉ
JP5010668B2 (ja) * 2009-12-03 2012-08-29 信越化学工業株式会社 積層型半導体集積装置の製造方法
EP2551323A1 (en) * 2010-03-24 2013-01-30 Sekisui Chemical Co., Ltd. Adhesive composition, adhesive tape, method for processing semiconductor wafer and method for producing tsv wafer
JP5691538B2 (ja) 2010-04-02 2015-04-01 Jsr株式会社 仮固定用組成物、仮固定材、基材の処理方法、および半導体素子
SG177817A1 (en) * 2010-07-19 2012-02-28 Soitec Silicon On Insulator Temporary semiconductor structure bonding methods and related bonded semiconductor structures
TW201241941A (en) * 2010-10-21 2012-10-16 Sumitomo Bakelite Co A method for manufacturing an electronic equipment, and the electronic equipment obtained by using the method, as well as a method for manufacturing electronics and electronic parts, and the electronics and the electronic parts obtained using the method
JP5943544B2 (ja) * 2010-12-20 2016-07-05 株式会社ディスコ 積層デバイスの製造方法及び積層デバイス
JP2013201205A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 半導体装置の製造方法
WO2014003056A1 (ja) * 2012-06-29 2014-01-03 日立化成株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102150269A (zh) * 2008-09-11 2011-08-10 富士胶片株式会社 用于制造固态成像装置的方法
CN103213371A (zh) * 2012-01-18 2013-07-24 旭硝子株式会社 电子器件的制造方法以及玻璃层叠体的制造方法
JP2014003082A (ja) * 2012-06-15 2014-01-09 Shin Etsu Polymer Co Ltd 半導体ウェーハの取扱方法
CN103035483A (zh) * 2012-08-28 2013-04-10 上海华虹Nec电子有限公司 一种应用于薄硅片的临时键合和解离工艺方法

Also Published As

Publication number Publication date
CN105990208A (zh) 2016-10-05
TW201705440A (zh) 2017-02-01
JP6429388B2 (ja) 2018-11-28
KR102363209B1 (ko) 2022-02-14
KR20160112989A (ko) 2016-09-28
TWI655744B (zh) 2019-04-01
JP2016178162A (ja) 2016-10-06

Similar Documents

Publication Publication Date Title
CN105990208B (zh) 层叠器件的制造方法
KR20160072775A (ko) 웨이퍼의 가공 방법
TW202007742A (zh) 晶圓加工方法
CN108022876B (zh) 晶片的加工方法
TWI754754B (zh) 晶圓加工方法
CN110199379B (zh) 半导体基板的处理方法和半导体基板的处理装置
TW201946140A (zh) 基板處理系統及基板處理方法
JP7058737B2 (ja) 基板処理システム及び基板処理方法
TW201917783A (zh) 晶圓加工方法
KR20170066251A (ko) 웨이퍼의 가공 방법
CN108015650B (zh) 晶片的加工方法
WO2003058697A1 (fr) Procede de fabrication d'une microplaquete semi-conductrice
JP2007287796A (ja) ウェーハの加工方法
KR20180133808A (ko) 디바이스칩의 제조 방법
CN115440580A (zh) 晶片的加工方法
CN107316833B (zh) 晶片的加工方法
JP2016051779A (ja) ウエーハの貼り合わせ方法及び貼り合わせワークの剥離方法
CN115706052A (zh) 晶片的加工方法
JP7235566B2 (ja) 積層デバイスチップの製造方法
JP6957091B2 (ja) ウェーハの加工方法
JP2021100071A (ja) 基板処理装置及び基板処理方法
JP6710465B2 (ja) ウェーハの加工方法
US20240128087A1 (en) Wafer processing method
JP6270525B2 (ja) 半導体の製造方法及び半導体製造装置
JP7134561B2 (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant