TW201705440A - 積層元件的製造方法 - Google Patents

積層元件的製造方法 Download PDF

Info

Publication number
TW201705440A
TW201705440A TW105103777A TW105103777A TW201705440A TW 201705440 A TW201705440 A TW 201705440A TW 105103777 A TW105103777 A TW 105103777A TW 105103777 A TW105103777 A TW 105103777A TW 201705440 A TW201705440 A TW 201705440A
Authority
TW
Taiwan
Prior art keywords
wafer
temporary
carrier
component
front surface
Prior art date
Application number
TW105103777A
Other languages
English (en)
Other versions
TWI655744B (zh
Inventor
Shoichi Kodama
Nobuhide Maeda
Young-Suk Kim
Akihito Kawai
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of TW201705440A publication Critical patent/TW201705440A/zh
Application granted granted Critical
Publication of TWI655744B publication Critical patent/TWI655744B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

本發明之課題是要能夠輕易地將載體晶圓從晶圓上除去。作為解決手段之本發明是，在第1元件晶圓之正面透過暫時性接著材所暫時接著之載體晶圓由矽晶圓所構成，在實施貼合晶圓形成步驟之後，實施暫時性接著材露出步驟而使暫時性接著材露出時，由於不加熱暫時性接著材，而是至少磨削至除去載體晶圓，所以能夠輕易地從第1元件晶圓上除去載體晶圓，不會有積層狀態之第1元件晶圓與第2元件晶圓間產生偏移的情況。在暫時性接著材露出步驟之後，由於實施暫時性接著材除去步驟，將暫時性接著材從第1元件晶圓之元件上除去，所以同時進行暫時性接著材之除去與元件之洗淨將變得可行。

Description

積層元件的製造方法 發明領域
本發明是有關於積層元件的製造方法。
發明背景
近年來，隨著半導體元件之小型化，研發出了積層晶圓與晶圓且將具備於各晶圓的複數個元件以被稱為TSV(Through Silicon Via)之貫通電極連接的3D安裝技術。
在如此技術中，為了積層複數個晶圓，存在著例如將透過暫時性接著材將晶圓暫時接著在載體晶圓上之狀態的暫時性晶圓薄化，藉由透過固定用接著材使暫時性晶圓與其他基底晶圓貼合以形成貼合晶圓的方法。在此方法中，透過加熱固定用接著材使固定用接著材軟化，同時加壓固定用接著材使其擴張而介在暫時性晶圓與基底晶圓之間後，透過固定用接著材之硬化便能使2片晶圓貼合。
形成貼合晶圓之後，由於有必要將載體晶圓從暫時性接著材上剝離，所以作為容易從暫時性接著材上剝離之載體晶圓，會使用例如玻璃基板。在將玻璃基板從暫時性接著材上剝離時，例如通過玻璃基板使雷射光照射暫時性接著材僅使接觸玻璃基板之暫時性接著材硬化(灰化)而 減弱其接着力後再剝離玻璃基板，或透過加熱處理降低暫時性接著材之接著力，使玻璃基板與晶圓相對於透過暫時性接著材所固定之面水平滑動而從晶圓上剝離玻璃基板(參照例如下述之專利文獻1及2)。
先前技術文獻 專利文獻
專利文獻1：日本專利特開2011-225814號公報
專利文獻2：日本專利特開2010-506406號公報
發明概要
然而，如上所述在從暫時性接著材剝離玻璃基板時加熱暫時性接著材的話，在使晶圓與晶圓貼合的情況下，除了暫時性接著材外固定用接著材也會跟著軟化，所以在固定用接著材硬化前暫時性接著材便已軟化，將有晶圓偏移地被積層、或是固定用接著材之厚度不均一的情況。
又，將玻璃基板從晶圓上剥離之後，由於會有暫時性接著材殘存於元件區域之情況，所以有透過洗淨液等洗淨該元件區域之必要，作業負擔大。
另外，為了再使用玻璃基板，所以暫時性接著材之除去與洗淨是必要的，作業負擔大。
本發明是有鑑於上述之問題點所做成的發明，其目的在於能夠使載體晶圓輕易地從晶圓上除去。
本發明是一種由複數個半導體元件所積層之積層元件的製造方法，其構成包括：第1元件晶圓準備步驟，是準備第1元件晶圓，該第1元件晶圓是在透過正面之交叉的分割預定線所劃分之區域內形成元件；載體晶圓準備步驟，是準備由矽晶圓所構成之載體晶圓；第2元件晶圓準備步驟，是準備第2元件晶圓，該第2元件晶圓是在透過正面之交叉的分割預定線所劃分之區域內形成元件；暫時性晶圓形成步驟，是將該第1元件晶圓之正面與該載體晶圓透過暫時性接著材暫時接著以形成暫時性晶圓；薄化步驟，是將構成在該暫時性晶圓形成步驟中所形成之該暫時性晶圓的該載體晶圓，以工作夾台保持且從該第1元件晶圓之背面側磨削而使該第1元件晶圓薄化至預定之厚度；貼合晶圓形成步驟，是在維持著暫時接著該載體晶圓之狀態下，使在該薄化步驟中被薄化之該第1元件晶圓之被磨削面與該第2元件晶圓之正面貼合以形成貼合晶圓；暫時性接著材露出步驟，是將在該貼合晶圓形成步驟所形成之該貼合晶圓的該第2元件晶圓之背面以工作夾台保持且將該載體晶圓至少磨削至使該暫時性接著材露出；暫時性接著材除去步驟，是將在該暫時性接著材露出工程中露出之暫時性接著材從該第1元件晶圓之正面除去且使該第1元件晶圓之正面露出；及貫通電極形成步驟，是在該暫時性接著材除去步驟之後，形成貫通該第1元件晶圓與該第2元件晶圓之貫通電極。
在該貫通電極形成步驟之後，也可實施分割步驟，沿 該第1元件晶圓之分割預定線分割成各個元件。
由於本發明之積層元件的製造方法是，實施暫時性晶圓形成步驟，在第1元件晶圓之正面上將由矽晶圓所構成之載體晶圓以暫時性接著材暫時接著形成暫時性晶圓後，實施貼合晶圓形成步驟，在維持著使第1元件晶圓以暫時性接著材暫時接著在載體晶圓之狀態下，貼合在薄化步驟中被薄化之第1元件晶圓之被磨削面與第2元件晶圓之正面，所以第1元件晶圓與第2元件晶圓不會有偏移地被貼合的情況。
又，由於是不加熱暫時性接著材，使載體晶圓至少磨削至露出暫時性接著材，所以能夠從第1元件晶圓上輕易地除去載體晶圓，不會有積層之狀態下之第1元件晶圓與第2元件晶圓間產生偏移的情況。
另外，在暫時性接著材露出步驟之後實施暫時性接著材除去步驟時，由於會將暫時性接著材從第1元件晶圓之元件上除去，所以同時進行暫時性接著材之除去與第1元件晶圓之正面之洗淨變得可行，將減輕作業負擔。
1‧‧‧第1元件晶圓
1a‧‧‧正面
1b‧‧‧背面
2‧‧‧第2元件晶圓
2a‧‧‧正面
2b‧‧‧背面
3‧‧‧載體晶圓
4‧‧‧暫時性接著材
5‧‧‧暫時性晶圓
6‧‧‧固定用接著材
7‧‧‧貼合晶圓
8‧‧‧貫通電極
9‧‧‧膠帶
10‧‧‧工作夾台
11‧‧‧保持部
12‧‧‧保持面
13‧‧‧吸引源
20‧‧‧磨削機構
21‧‧‧轉軸
22‧‧‧磨削輪
23‧‧‧磨削磨石
30‧‧‧氣體供給部
31‧‧‧電源
32‧‧‧氣體
40‧‧‧積層元件晶圓
41‧‧‧元件晶圓
41a‧‧‧正面
42‧‧‧貫通電極
A‧‧‧箭頭
C、C1‧‧‧晶片
D‧‧‧元件
S‧‧‧分割預定線
圖1(a)是顯示第1元件晶圓準備步驟之剖面圖，圖1(b)是顯示載體晶圓準備步驟之剖面圖，圖1(c)是顯示第2元件晶圓準備步驟之剖面圖。
圖2是顯示暫時性晶圓形成步驟之剖面圖。
圖3是顯示薄化步驟之剖面圖。
圖4是顯示貼合晶圓形成步驟之剖面圖。
圖5是顯示在暫時性接著材露出步驟之中，將貼合晶圓之第2元件晶圓以工作夾台保持之狀態的剖面圖。
圖6是顯示在暫時性接著材露出步驟之中，透過磨削機構磨削構成貼合晶圓之載體晶圓的狀態之剖面圖。
圖7是顯示暫時性接著材除去步驟之剖面圖。
圖8是顯示貫通電極形成步驟之剖面圖。
圖9是顯示分割步驟之剖面圖。
圖10是顯示積層元件晶圓之剖面圖。
圖11是顯示積層元件晶圓被分割之狀態的剖面圖。
用以實施發明之形態
以下，將參照所附之圖式，並針對積層複數個半導體元件之積層元件的製造方法進行說明。
(1)第1元件晶圓準備步驟
如圖1(a)所示，準備第1元件晶圓1。第1元件晶圓1在透過正面1a上之交叉的分割預定線S所劃分之各區域內形成有元件D。在正面1a相反側之背面1b處並未形成元件，而是成為例如將被磨削磨石所磨削之被磨削面。在圖示之例中的第1元件晶圓1，例如是由矽晶圓所構成，使正面1a側朝下，使背面1b側朝上。
(2)載體晶圓準備步驟
如圖1(b)所示，準備用以保護第1元件晶圓1之正面1a之載體晶圓3。載體晶圓3是由矽晶圓所構成的。在載體晶圓3 之正背面並未特別形成什麼物體。載體晶圓3使用於在第1元件晶圓1之磨削時或搬送時等情況下披覆於正面1a之全面。
(3)第2元件晶圓準備步驟
如圖1(c)所示，準備第2元件晶圓2。第2元件晶圓2也與第1元件晶圓1同樣地被構成。亦即，在透過正面2a之交叉的分割預定線S所劃分的各區域內形成有元件D，在正面2a相反側之背面2b處並未形成元件。在圖示之例中的第2元件晶圓2，與第1元件晶圓1同樣是例如由矽晶圓所構成的，使正面2a側朝上而背面2b側朝下。另外，第2元件晶圓準備步驟在至少後述之貼合晶圓形成步驟之前實施即可。
(4)暫時性晶圓形成步驟
使第1元件晶圓1與載體晶圓3暫時接著。具體來說，如圖2所示，藉由使第1元件晶圓1之正面1a與載體晶圓3透過暫時性接著材4暫時接著，形成第1元件晶圓1與載體晶圓3成為一體之暫時性晶圓5。如此進行，透過載體晶圓3覆蓋第1元件晶圓1之正面1a之全面以保護複數個元件D。暫時性接著材4之材質並非特別限定之材質，使用的是在第1元件晶圓1之磨削時或搬送時等，具備能夠維持該第1元件晶圓1不移動之暫時接著狀態的接著力之材質。
(5)薄化步驟
在實施暫時性晶圓形成步驟之後，如圖3所示，透過磨削機構20，磨削被工作夾台10所保持之暫時性晶圓5。工作夾台10具有多孔質構件11，多孔質構件11之上表面成為吸 引保持晶圓之一側之面的保持面12。多孔質構件11連接著吸引源13，能夠使吸引源13之吸引力作用在保持面12上。磨削機構20至少具備：具鉛直方向之軸心的轉軸21、安裝於轉軸21之下端之磨削輪22、及環狀固接於磨削輪22之下部之磨削磨石23。藉由令轉軸21由圖未示之馬達所驅動而以預定之旋轉速度旋轉，能夠使磨削輪22以預定之旋轉速度旋轉。
在透過磨削機構20磨削暫時性晶圓5時，例如透過可吸引保持之搬送機構保持暫時性晶圓5，在工作夾台10之保持面12上載置載體晶圓3側而使第1元件晶圓1之背面1b朝上露出。接著，使吸引源13之吸引力作用於保持面12上且在保持面12上吸引保持載體晶圓3側，並使工作夾台10朝例如箭頭A方向旋轉。接著，使轉軸21旋轉以使磨削輪22朝箭頭A方向旋轉並使磨削機構20朝靠近第1元件晶圓1之背面1b之方向下降，以旋轉之磨削磨石23按壓第1元件晶圓1之背面1b並磨削薄化至預定之厚度。
(6)貼合晶圓形成步驟
如圖4所示，將在薄化步驟中被薄化之第1元件晶圓1、與在第2元件晶圓準備步驟所準備之第2元件晶圓2透過固定用接著材6加以貼合。首先，使第1元件晶圓1之被磨削面即背面1b與第2元件晶圓2之正面2a相對。接著將第1元件晶圓1之背面1b與第2元件晶圓2之正面2a透過固定用接著材6加以接著。固定用接著材6之材質並未特別受到限制。
在形成貼合晶圓時，例如，加熱固定用接著材6 使其軟化，並以圖未示之按壓構件從載體晶圓3側朝下方按壓以使固定用接著材6朝徑向擴張。此時，由矽晶圓所構成之載體晶圓3側也會被加熱，但由於第1元件晶圓1被暫時性接著材4固接在載體晶圓3上而無法移動，所以不會有使第1元件晶圓1相對於第2元件晶圓2偏移地貼合之情況。之後，在固定用接著材6例如冷卻等而硬化後，形成第1元件晶圓1與第2元件晶圓2呈已積層之狀態的貼合晶圓7。
(7)暫時性接著材露出步驟
如圖5及圖6所示，透過使用磨削機構20，從貼合晶圓7上除去載體晶圓3以使暫時性接著材4露出。具體來說，在工作夾台10之保持面12上載置第2元件晶圓2側使載體晶圓3側朝上露出。又，使吸引源13之吸引力作用在保持面12上且在保持面12上吸引保持第2元件晶圓2之背面2b，並使工作夾台10朝例如箭頭A方向旋轉。並且，使轉軸21旋轉以使磨削輪22朝箭頭A方向旋轉並使磨削機構20朝接近載體晶圓3之方向下降，透過旋轉之磨削磨石23按壓載體晶圓3之上端面且加以磨削。
在此，可以透過磨削機構20將載體基板3磨削至暫時性接著材4露出為止，但在磨削載體晶圓3到暫時性接著材4即將露出前之階段時停止透過磨削機構20所進行之磨削，對於已薄化之載體晶圓3施以濕蝕刻或乾蝕刻也能夠使暫時性接著材4露出。如此進行，至少在暫時性接著材4露出前停止磨削的話，能夠防止磨削磨石23之切屑堵塞而降低磨削力之低下。又，也可以在磨削後透過進行 CMP(Chemical Mechanical Polishing)，除去載體晶圓3使暫時性接著材4露出。透過一開始先進行磨削，能夠有效率地進行載體晶圓3之除去。
(8)暫時性接著材除去步驟
在實施暫時性接著材露出步驟之後，如圖7所示，從第1元件晶圓1之正面1a上除去圖6所示之露出的暫時性接著材4。具體來說，例如使用氣體供給部30實施電漿灰化。氣體供給部30透過從氣體32對處理室內供給氧氣等之氣體且從電源31施加高頻電力以產生氧電漿，從第1元件晶圓1之元件D上僅除去暫時性接著材4。其結果是變成第1元件晶圓1之正面1a露出之狀態。
又，例如也可以將貼合晶圓7搬送至充填有臭氧等之氣體的灰化裝置之處理室內，利用與氣體間之化學反應從元件D上除去暫時性接著材4。
(9)貫通電極形成步驟
在實施暫時性接著材除去步驟之後，如圖8所示，形成貫通第1元件晶圓1與第2元件晶圓2之貫通電極。亦即，形成貫通被積層之各個元件D之正背面的貫通孔，在該貫通孔填充作為電極之導電材以形成貫通電極8。
(10)分割步驟
在實施貫通電極形成步驟之後，如圖9所示，將貼合晶圓7分割成各個具元件D之晶片。例如，在膠帶9上黏貼貼合晶圓7，沿第1元件晶圓1之分割預定線S使切削刀切入至膠帶9將其完全裁切，或透過雷射照射完全裁切以分割成各個 晶片C。之後，透過圖未示之搬送機構拾取各晶片C。另外，分割步驟並不受本例示所限定。
如以上所述，在本發明之積層元件的製造方法中，第1元件晶圓1之正面1a以暫時性接著材4所暫時接着之載體晶圓3是由矽晶圓所構成，由於在貼合晶圓形成步驟中即便加熱固定用接著材6並加壓使其擴張，仍維持著第1元件晶圓1隔著暫時性接著材4接著於載體晶圓3上而無法移動之狀態，所以不會有使第1元件晶圓1相對於第2元件晶圓2偏移地貼合之情況，且能夠使被擴張之固定用接著材6之厚度保持均一。
又，由於不加熱暫時性接著材4，透過至少磨削載體晶圓3以除去載體晶圓3，所以能夠從第1元件晶圓1上輕易地除去載體晶圓3，所積層之第1元件晶圓1與第2元件晶圓2間不會產生偏移。
另外，在暫時性接著材露出步驟之後，實施暫時性接著材除去步驟時，由於透過電漿灰化將暫時性接著材4從第1元件晶圓1之元件D上除去，所以使同時進行暫時性接著材4之除去與元件D之洗淨變得可行。
另外，第2元件晶圓也可以是例如圖10所示之積層元件晶圓40。此積層元件晶圓40是在如圖1(C)所示之第2元件晶圓2之上，積層複數個已薄化之元件晶圓41，藉由將複數個元件晶圓41透過固定用接著材6加以固定所構成的。
此積層元件晶圓40是透過將從元件晶圓準備步驟到暫時接著劑除去步驟，反覆進行與積層片數相同之次 數所形成的。亦即，圖10所示之積層元件晶圓40是透過將從元件晶圓準備步驟到暫時接著劑除去步驟反覆進行4次，在第2元件晶圓2之正面2a側積層4片元件晶圓41。而在其後，透過實施貫通電極形成步驟，形成貫通所有元件D之貫通電極42。
構成此積層元件晶圓40之各個元件晶圓41，是在透過正面41a上交叉之分割預定線S所劃分的各區域內形成有元件D，如圖11所示，將最下層之第2元件晶圓2貼合於膠帶9，透過沿元件晶圓41之分割預定線S切削等動作，分割成各個晶片C1。
1‧‧‧第1元件晶圓
1a‧‧‧正面
1b‧‧‧背面
2‧‧‧第2元件晶圓
2a‧‧‧正面
2b‧‧‧背面
3‧‧‧載體晶圓
4‧‧‧暫時性接著材
6‧‧‧固定用接著材
7‧‧‧合晶圓
D‧‧‧元件

Claims (2)

  1. 一種積層複數個半導體元件之積層元件的製造方法，其構成包括：第1元件晶圓準備步驟，是準備第1元件晶圓，該第1元件晶圓是在透過正面之交叉的分割預定線所劃分之區域內形成元件；載體晶圓準備步驟，是準備由矽晶圓所構成之載體晶圓；第2元件晶圓準備步驟，是準備第2元件晶圓，該第2元件晶圓是在透過正面之交叉的分割預定線所劃分之區域內形成元件；暫時性晶圓形成步驟，是將該第1元件晶圓之正面與該載體晶圓透過暫時性接著材暫時接著以形成暫時性晶圓；薄化步驟，是將構成該暫時性晶圓之該載體晶圓以工作夾台保持並透過磨削該第1元件晶圓之背面側以使該第1元件晶圓薄化至預定之厚度；貼合晶圓形成步驟，是維持暫時接著該載體晶圓之狀態，使在該薄化步驟中被薄化之該第1元件晶圓之被磨削面與該第2元件晶圓之正面貼合形成貼合晶圓；暫時性接著材露出步驟，是將在該貼合晶圓形成步驟中所形成之該貼合晶圓之該第2元件晶圓之背面以工作夾台保持且將該載體晶圓至少磨削至露出該暫時 性接著材；暫時性接著材除去步驟，是將在該暫時性接著材露出步驟中露出之暫時性接著材從該第1元件晶圓之正面上除去以使該第1元件晶圓之正面露出；及貫通電極形成步驟，是在該暫時性接著材除去步驟之後，形成貫通該第1元件晶圓與該第2元件晶圓之貫通電極。
  2. 如請求項1之積層元件的製造方法，其中，包括分割步驟，是在該貫通電極形成步驟之後，沿該第1元件晶圓之分割預定線分割成各個元件。
TW105103777A 2015-03-19 2016-02-04 積層元件的製造方法 TWI655744B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-055913 2015-03-19
JP2015055913A JP6429388B2 (ja) 2015-03-19 2015-03-19 積層デバイスの製造方法

Publications (2)

Publication Number Publication Date
TW201705440A true TW201705440A (zh) 2017-02-01
TWI655744B TWI655744B (zh) 2019-04-01

Family

ID=57043916

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105103777A TWI655744B (zh) 2015-03-19 2016-02-04 積層元件的製造方法

Country Status (4)

Country Link
JP (1) JP6429388B2 (zh)
KR (1) KR102363209B1 (zh)
CN (1) CN105990208B (zh)
TW (1) TWI655744B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI787552B (zh) * 2018-10-23 2022-12-21 日商大賽璐股份有限公司 半導體裝置製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101833522B1 (ko) * 2017-03-14 2018-02-28 대영코어텍(주) 로터리테이블용 롤러기어캠의 5-축 가공방법
US11502002B2 (en) 2018-05-28 2022-11-15 Daicel Corporation Method for manufacturing semiconductor device
JP7224138B2 (ja) 2018-10-23 2023-02-17 株式会社ダイセル 半導体装置製造方法
JP7285059B2 (ja) * 2018-10-23 2023-06-01 株式会社ダイセル 半導体装置製造方法
JP7211758B2 (ja) 2018-10-23 2023-01-24 株式会社ダイセル 半導体装置製造方法
JP7201387B2 (ja) 2018-10-23 2023-01-10 株式会社ダイセル 半導体装置製造方法
KR102609475B1 (ko) 2018-10-23 2023-12-06 주식회사 다이셀 반도체 장치 제조 방법
JP7235566B2 (ja) 2019-04-01 2023-03-08 株式会社ディスコ 積層デバイスチップの製造方法
KR20220008093A (ko) 2020-07-13 2022-01-20 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2616662B1 (fr) * 1987-06-16 1994-02-18 Guyomarch Sa Ets Additif alimentaire pour animaux, aliments comportant un tel additif et procede pour ameliorer la croissance des animaux
US6653205B2 (en) * 1999-12-08 2003-11-25 Canon Kabushiki Kaisha Composite member separating method, thin film manufacturing method, and composite member separating apparatus
KR20050006120A (ko) * 2002-05-13 2005-01-15 제이에스알 가부시끼가이샤 고체의 일시적 고정을 위한 조성물 및 방법
US6869894B2 (en) * 2002-12-20 2005-03-22 General Chemical Corporation Spin-on adhesive for temporary wafer coating and mounting to support wafer thinning and backside processing
KR100618837B1 (ko) * 2004-06-22 2006-09-01 삼성전자주식회사 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법
US20080200011A1 (en) * 2006-10-06 2008-08-21 Pillalamarri Sunil K High-temperature, spin-on, bonding compositions for temporary wafer bonding using sliding approach
JP2010034254A (ja) * 2008-07-29 2010-02-12 Mitsubishi Chemicals Corp 三次元ｌｓｉ
JP5091066B2 (ja) * 2008-09-11 2012-12-05 富士フイルム株式会社 固体撮像装置の製造方法
JP5010668B2 (ja) * 2009-12-03 2012-08-29 信越化学工業株式会社 積層型半導体集積装置の製造方法
WO2011118506A1 (ja) * 2010-03-24 2011-09-29 積水化学工業株式会社 接着剤組成物、接着テープ、半導体ウエハの処理方法、及び、ｔｓｖウエハの製造方法
JP5691538B2 (ja) 2010-04-02 2015-04-01 Jsr株式会社 仮固定用組成物、仮固定材、基材の処理方法、および半導体素子
SG177817A1 (en) * 2010-07-19 2012-02-28 Soitec Silicon On Insulator Temporary semiconductor structure bonding methods and related bonded semiconductor structures
TW201241941A (en) * 2010-10-21 2012-10-16 Sumitomo Bakelite Co A method for manufacturing an electronic equipment, and the electronic equipment obtained by using the method, as well as a method for manufacturing electronics and electronic parts, and the electronics and the electronic parts obtained using the method
JP5943544B2 (ja) * 2010-12-20 2016-07-05 株式会社ディスコ 積層デバイスの製造方法及び積層デバイス
JP5887946B2 (ja) * 2012-01-18 2016-03-16 旭硝子株式会社 電子デバイスの製造方法、およびガラス積層体の製造方法
JP2013201205A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 半導体装置の製造方法
JP2014003082A (ja) * 2012-06-15 2014-01-09 Shin Etsu Polymer Co Ltd 半導体ウェーハの取扱方法
CN104412369B (zh) * 2012-06-29 2017-05-24 日立化成株式会社 半导体装置的制造方法
CN103035483B (zh) * 2012-08-28 2015-10-14 上海华虹宏力半导体制造有限公司 一种应用于薄硅片的临时键合和解离工艺方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI787552B (zh) * 2018-10-23 2022-12-21 日商大賽璐股份有限公司 半導體裝置製造方法

Also Published As

Publication number Publication date
KR20160112989A (ko) 2016-09-28
JP2016178162A (ja) 2016-10-06
CN105990208A (zh) 2016-10-05
KR102363209B1 (ko) 2022-02-14
CN105990208B (zh) 2021-04-23
TWI655744B (zh) 2019-04-01
JP6429388B2 (ja) 2018-11-28

Similar Documents

Publication Publication Date Title
TWI655744B (zh) 積層元件的製造方法
CN110574151B (zh) 用于形成微电子系统或器具的方法
TWI837149B (zh) 基板處理系統及基板處理方法
US20150251396A1 (en) Method and apparatus for temporary bonding of ultra thin wafers
KR20140041338A (ko) 표면 보호 부재 및 가공 방법
TWI754754B (zh) 晶圓加工方法
TWI824139B (zh) 層積晶圓之加工方法
JP2004202684A (ja) 加工品の処理方法および加工品キャリア
TWI795577B (zh) 基板處理系統及基板處理方法
TWI767022B (zh) 基板處理方法及基板處理系統
TWI816969B (zh) 載板移除方法
JP6298723B2 (ja) 貼り合わせウェーハ形成方法
TW200532786A (en) Wafer transcription method
JP2018207010A (ja) デバイスチップの製造方法
JP2004022899A (ja) 薄シリコンウエーハの加工方法
JP2016051779A (ja) ウエーハの貼り合わせ方法及び貼り合わせワークの剥離方法
TW202109660A (zh) 晶圓加工方法
US9824926B1 (en) Wafer processing method
JP2021100071A (ja) 基板処理装置及び基板処理方法
TWI845749B (zh) 載板之除去方法
TWI858112B (zh) 晶圓加工方法
US9082713B2 (en) Method of grinding wafer stacks to provide uniform residual silicon thickness
TW202422848A (zh) 晶片轉移結構的製造方法
TW202108303A (zh) 晶圓加工方法
TW202431403A (zh) 晶圓的加工方法