KR100727185B1

KR100727185B1 - Ｓｏｉ 기판상에서 실리콘 부양구조물의 제조방법

Info

Publication number: KR100727185B1
Application number: KR1020050068782A
Authority: KR
Inventors: 이용성
Original assignee: 현대자동차주식회사
Priority date: 2005-07-28
Filing date: 2005-07-28
Publication date: 2007-06-13
Also published as: KR20070014288A

Abstract

본 발명은 SOI 기판에서 실리콘 부양구조물의 제조방법에 관한 것으로서, 더욱 상세하게는 통상적인 SOI 웨이퍼가 가지는 실리콘 산화물의 두께를 사용하면서도 상부 진동구조물의 식각을 회피하고 하부 핸들링 웨이퍼만을 식각하여, 실리콘 구조물과 하부 핸들링 웨이퍼 간의 갭을 50 미크론 이상 확보할 수 있도록 한 SOI 기판에서 실리콘 부양구조물의 제조방법에 관한 것이다.

이를 위해, 본 발명은 공정에 사용될 SOI 웨이퍼를 준비하는 1단계; 포토리소그래피 공정을 수행하여 패턴을 일반화하는 2단계; PR 패턴을 이용하여 마스크를 패터닝하는 3단계; 상기 패터닝된 마스크에 의해 프로세스 웨이퍼를 식각하여 실리콘 구조물을 한정하는 4단계; 상기 실리콘 구조물의 측벽면을 보호하기 위해 산화막을 형성하는 5단계; 상기 실리콘 구조물의 식각으로 드러난 실리콘 산화막을 식각하여 제거하는 6단계; 상기 실리콘 구조물의 형상과 동일하게 핸들링 웨이퍼에 투영된 부분을 제거하는 7단계; 및 상기 실리콘 구조물을 둘러싸고 있는 산화막을 제거하는 8단계로 이루어지는 것을 특징으로 하는 SOI 기판에서 실리콘 부양구조물의 제조방법을 제공한다.

SOI 웨이퍼, 실리콘 산화물, 포토리소그래피, 마스크, 프로세스 웨이퍼, 실리콘 구조물

Description

ＳＯＩ 기판상에서 실리콘 부양구조물의 제조방법{Method for manufacture of silicon release structure using Silicon On Insulator}

도 1은 종래의 SOI 웨이퍼를 나타내는 단면도.

도 2a 내지 도 2h는 본 발명에 따른 SOI 기판에서 실리콘 부양구조물의 제조방법을 나타내는 단면도.

<도면의 주요부분에 대한 부호의 설명>

10 : SOI 웨이퍼 11 : 프로세스 웨이퍼

12 : 핸들링 웨이퍼 13 : 마스크

14 : 실리콘 산화막

일반적으로, MEMS(Micro-Electro Mechanical Systems, 이하 "MEMS"라 한다)는 반도체 칩에 내장된 센서, 밸브, 기어, 반사경, 그리고 구동기 등과 같은 아주 작은 기계장치와 컴퓨터를 결합하는 기술로서, "영리한 물건"이라고도 불린다.

기본적으로, MEMS 디바이스는 반사경이나 센서와 같은 일부 기계 장치가 제작되었던 아주 작은 실리콘 칩 위에 마이크로회로를 포함한다.

어쩌면, 이러한 칩들은 낮은 가격에 많은 량이 조립됨으로써, 여러 용도로 비용면에서, 효율적으로 만들어질 수 있을 것이다.

실리콘 웨이퍼를 이용한 MEMS(Micro-Electro-Mechanical System)는 기계구조와 전기회로를 결합할 수 있다는 장점 때문에 여러가지 시스템이 활발히 연구되고 있다.

그 중에서도 Resonator와 Gyroscope와 같이 실리콘 구조물이 진동하는 시스템이 많이 연구되고 있다.

실리콘 진동체가 적정 주파수로 진동하기 위해서는 기본적으로 실리콘 진동체가 공기의 저항을 덜 받도록 설계해야한다.

이러한 공기의 저항을 줄이려면 실리콘 구조물과 하부 기판과의 거리를 증가 시키거나, 실리콘 구조물을 진공으로 패키지하는 방법이 있다.

상기 진공으로 패키지하는 방법은 공기 저항을 감소시키는 면에서 탁월하지만, 가격이 비싸고 내구성이 저하되는 문제점이 있다.

따라서, 최근에는 진공 패키지를 사용하지 않고 실리콘 구조물과 이 구조물이 결합된 하부기판 간의 거리를 크게 늘려(최소 50미크론 이상) 실리콘 구조물을 부양시키는 연구가 활발하게 진행되고 있다.

즉, 실리콘 구조물이 만들어질 실리콘 웨이퍼(프로세스 웨이퍼)와 하부기판(핸들링 웨이퍼)을 결합한 후, 실리콘 웨이퍼를 패터닝하고 식각하여 구조물을 형성한 다음, 하부기판을 일정한 두께로 식각해 내어 구조물과 하부기판간의 갭을 확보한다(부양공정).

그러나, 하부 기판과 실리콘 구조물간의 갭을 늘리기 위해서는 동일한 식각 물질(공정)에 대해 실리콘 구조물과 하부기판이 차별성 있게 식각되어야 한다.

이를 위해서는 실리콘 구조물과 하부기판의 물질이 달라야 하는데, 이럴 때 가장 큰 문제는 두 물질이 갖는 열팽창계수의 차이로 인해 생기는 결합부위의 응력이다.

이 응력은 설계한 공진 주파수의 변화에 영향을 주어 오동작을 일으키는 원인이 된다.

상기 응력을 최소화하기 위해 실리콘과 열팽창계수가 유사한 유리(예-코닝사 7470등)를 기판으로 사용하는데, 이 기판 또한, 저온영역(영하)에서는 실리콘과 비교적 큰 열팽창계수의 차이를 보이기 때문에 이 영역에서의 오차의 증가를 피할 수 없는 단점이 있다.

이와같은 단점을 회피하는 가장 좋은 방법은 하부기판을 구조물의 재질과 동일한 실리콘 웨이퍼를 사용하는 것이다.

이러한 용도로 사용될 수 있는 웨이퍼로는 SOI(Silicon On Insulator) 웨이퍼가 있다.

SOI 웨이퍼는 도 1에 도시한 바와 같이 실리콘 구조물이 형성될 프로세스 웨이퍼(100)와 하부기판인 핸들링 웨이퍼(110) 사이가 실리콘 산화물(120)(SiO₂-Buried oxide layer)을 매개로 결합되어있는 구조이다.

이와 같은 웨이퍼를 사용하여 부양된 구조물을 만들기 위해서는 중간의 실리콘 산화물(120)의 두께가 최소 50미크론 이상이 필요한데(통상은 0.5또는 1미크론), 상기 웨이퍼는 실리콘과의 열팽창계수 차이로 인한 응력 때문에 상기 웨이퍼의 제조 및 사용이 불가능하다.

따라서, 통상적인 SOI 웨이퍼(산화물 두께 1미크론)를 사용하려면 실리콘인 핸들링 웨이퍼(110)를 식각해야 하는데, 동일한 재질의 프로세스 웨이퍼(100)의 식각을 피하면서, 핸들링 웨이퍼(110)만을 식각하기에는 난해한 문제점이 있다.

본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 실리콘 산화물을 매개로 프로세스 웨이퍼와 핸들링 웨이퍼가 결합된 SOI 기판에 있어서, 포토리소그래피공정을 수행하여 패턴을 일반화하는 단계, PR 패턴을 이용하여 프로세스 웨이퍼 위에 증착된 마스크 산화막을 패터닝하는 단계, 상기 패터닝된 마스크를 이용하여 프로세스 웨이퍼를 DRIE하여 실리콘 구조물의 형상을 식각하는 단계, 상기 실리콘 구조물의 측벽을 보호하기 위하여 산화막을 형성하는 단계, 구조물의 식각으로 드러난 중간 산화막을 이방성 식각으로 제거하는 단계, 등방성 건식식각으로 실리콘 구조물의 형상과 동일하게 핸들링 웨이퍼에 투영된 부분을 제거하는 단계 및 상기 실리콘 구조물을 둘러싸고 있는 산화막을 제거해 주는 단계로 이루어짐으로써, 통상적인 SOI 웨이퍼가 가지는 실리콘 산화물의 두께를 사용하면서도 상부 진동구조물의 식각을 회피하고 하부 핸들링 웨이퍼만을 식각하여 실리콘 구조물과 하부 핸들링 웨이퍼 간의 갭을 50 미크론 이상 확보할 수 있도록 한 SOI 기판에서 실리콘 부양구조물의 제조방법을 제공하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명은 실리콘 산화막을 매개로 프로세스 웨이퍼와 핸들링 웨이퍼가 결합되는 SOI 기판에서 실리콘 부양구조물의 제조방법에 있어서,

공정에 사용될 SOI 웨이퍼를 준비하는 1단계; 포토리소그래피 공정을 수행하여 패턴을 일반화하는 2단계; PR 패턴을 이용하여 마스크를 패터닝하는 3단계; 상기 패터닝된 마스크에 의해 프로세스 웨이퍼를 식각하여 실리콘 구조물을 한정하는 4단계; 상기 실리콘 구조물의 측벽면을 보호하기 위해 산화막을 형성하는 5단계; 상기 실리콘 구조물의 식각으로 드러난 실리콘 산화막을 식각하여 제거하는 6단계; 상기 실리콘 구조물의 형상과 동일하게 핸들링 웨이퍼에 투영된 부분을 제거하는 7단계; 및 상기 실리콘 구조물을 둘러싸고 있는 산화막을 제거하는 8단계 로 이루어지는 것을 특징으로 한다.

바람직한 구현예로서, 상기 4단계와 5단계 사이에는 원활하고 균일한 산화막 형성을 위하여 DRIE시에 실리콘 구조물 벽면에 증착된 폴리머 막을 제거하는 공정을 더 포함하는 것을 특징으로 하는 SOI 기판에서 실리콘 부양구조물의 제조방법.

더욱 바람직한 구현예로서, 상기 6단계에서 실리콘 구조물의 식각으로 드러난 실리콘 산화막은 이방성 건식 식각으로 제거되는 것을 특징으로 한다.

또한, 상기 7단계에서 실리콘 구조물의 형상과 동일하게 핸들링 웨이퍼에 투영된 부분은 등방성 건식 식각으로 제거되는 것을 특징으로 한다.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명한다.

첨부한 도 2a 내지 도 2h는 본 발명에 따른 SOI 기판에서 실리콘 부양구조물의 제조방법을 나타내는 단면도이다.

본 발명은 하부 기판인 핸들링 웨이퍼(12)와 실리콘 구조물이 형성될 프로세스 웨이퍼(11) 간의 갭을 확보하기 위해 SOI 웨이퍼(10)를 채용하여 동일한 식각 물질(공정)에 대해 실리콘 구조물과 하부기판이 차별성 있게 식각되도록 한 점에 주안점이 있다.

전술한 바와 같이, 실리콘 온 인슐레이터(Silicon On Insulator)은 절연막 위에 실리콘 단결정층이 있는 구조의 웨이퍼로서, 흔히 SOI라는 약어로 불린다.

SOI는 회로를 형성하는 프로세스 웨이퍼(11)와 핸들링 웨이퍼(12) 사이에 얇은 절연막층이 매입(bury)되어 있기 때문에 기생 용량(parasitic capacitance)이 감소되어 소자의 성능을 높일 수 있는 특징이 있다.

또한, SOI는 같은 전압에서 동작 속도를 빠르게 할 수 있고, 같은 속도에서 전원 전압을 낮게 할 수 있다.

본 발명에 따른 SOI 기판에서 실리콘 부양구조물의 제조방법을 설명하면 다음과 같다.

① 먼저 공정에 사용될 SOI 웨이퍼(10)를 준비한다.(도 2a 참조)

상기 SOI 웨이퍼(10)는 상부에 위치한 순으로 마스크(13)(Etch mask SiO₂), 프로세스 웨이퍼(11), 실리콘 산화막(14)(buried SiO₂) 및 핸들링 웨이퍼(12)로 구성되어 있다.

상기 마스크(13)는 4단계의 실리콘 구조물의 식각이 끝나 후에도 실리콘 산화막(14)보다 두꺼워야 한다.

상기 프로세스 웨이퍼(11)의 두께는 최종적으로 제작하고자 하는 디바이스 즉 실리콘 구조물의 두께가 되도록 한다.

상기 실리콘 산화막(14)의 두께는 얇을 수록 6단계의 산화막(SiO₂) 이방 식각 시에 다른 부분에 손상(ATTACK)을 최소화할 수 있다.

② 상기 마스크(13)의 상면에 포토리소그래피공정(photolithography)을 수행하여 패턴을 일반화한다.(도 2b 참조)

③ 상기 2단계에서 형성된 PR 패턴을 이용하여 산화막의 마스크(13)를 패터닝(patterning)한다.(도 2c 참조)

이때, 산화막(SiO₂)의 식각은 건식, 습식 모두 가능하나 정교한 패터닝을 위 해서는 이방 식각이 가능한 건식 식각을 이용하는 것이 바람직하다.

④ 상기 3단계에서 패터닝된 마스크(13)에 의해 실리콘 구조물로 형성될 프로세스 웨이퍼(11)를 DRIE하여 실리콘 구조물을 한정(define)한다.(도 2d 참조)

⑤ 상기 실리콘 구조물의 측벽면을 보호하기 위하여 산화(oxidation)을 수행하여 실리콘 구조물의 벽면에 산화막을 형성한다. 이때, 성장된 산화막(SiO₂)의 두께는 8단계에서 XeF₂ 건식 등방 식각 시에 프로세스 웨이퍼(11) 측의 구조물이 손상을 받지 않도록 두께를 결정한다.(도 2e 참조)

상기 4단계와 5단계 사이에는 경우에 따라 원활하고 균일한 산화(oxidation)를 위하여 DRIE(deep reactive ion etching) 시에 실리콘 구조물 벽면에 증착된 폴리머 막을 제거하는 공정이 추가 될 수 있다.

⑥ 상기 5단계에서 실리콘 구조물의 식각으로 드러난 실리콘 산화막(14)(buried oxide)부분을 이방성 건식 식각으로 제거한다. 이때, 실리콘 구조물의 측벽면을 보호하고 있는 산화막은 손상받지 않도록 유의 한다.(도 2f 참조)

⑦ 최종적으로 XeF₂ 등방성(isotropic) 건식 식각으로 실리콘 구조물의 형상과 동일하게 핸들링 웨이퍼(12)에 투영된 부분을 제거한다.(도 2g 참조)

이때, 실리콘 구조물은 상,하면과 측면이 모두 산화막(SiO₂)으로 보호되어 있어 건식 등방성 식각에 의해 손상받지 않는다.

⑧ 상기 실리콘 구조물을 둘러싸고 있는 산화막(SiO₂)을 제거해 준다. 이때, 습식 또는 건식 등방성 식각으로 제거할 수 있다.(도 2h 참조)

예를 들어 습식 등방 식각에는 HF 나 완충된 HF(buffered HF) 등이 사용될 수 있으며, HK fume을 이용한 건식 식각 등도 사용될 수 있다.

본 발명에 따른 SOI 웨이퍼(10)를 이용한 실리콘 부양구조물의 제조방법은 프로세스 웨이퍼(11)를 DRIE하여 실리콘 구조물을 구현한 다음, 이 실리콘 구조물의 측벽면을 산화막(SiO₂)으로 보호함으로써, 상부 진동구조물의 식각을 회피하고 하부 핸들링 웨이퍼(12)만을 식각하여 실리콘 구조물과 하부 핸들링 웨이퍼 간의 갭을 50 미크론 이상 확보할 수 있다.

이상에서 본 바와 같이, 본 발명에 따른 SOI 기판에서 실리콘 부양구조물의 제조방법에 의하면, 프로세스 웨이퍼를 DRIE하여 실리콘 구조물을 구현한 다음, 이 실리콘 구조물의 측벽면을 산화막(SiO₂)으로 보호함으로써, 상부 진동구조물의 식각을 회피하고 하부 핸들링 웨이퍼만을 식각하여 실리콘 구조물과 하부 핸들링 웨이퍼 간의 갭을 50 미크론 이상 확보할 수 있다.

또한, 상부 실리콘 구조물 및 하부 핸들링 웨이퍼의 열팽창계수가 정확히 일치하므로 응력발생의 여지가 없으며, 실리콘 구조물을 하부 기판과 50 미크론 이상 큰 간격으로 부양할 수 있으므로 공기저항이 적으면서도 정밀도가 우수한 실리콘 구조물을 제작할 수 있다.

Claims

실리콘 산화막을 매개로 프로세스 웨이퍼와 핸들링 웨이퍼가 결합되는 SOI 기판에서 실리콘 부양구조물의 제조방법에 있어서,

공정에 사용될 SOI 웨이퍼를 준비하는 1단계;

포토리소그래피 공정을 수행하여 패턴을 일반화하는 2단계;

PR 패턴을 이용하여 마스크를 패터닝하는 3단계;

상기 패터닝된 마스크에 의해 프로세스 웨이퍼를 식각하여 실리콘 구조물을 한정하고, 원활하고 균일한 산화막 형성을 위하여 DRIE시에 실리콘 구조물 벽면에 증착된 폴리머 막을 제거하는 4단계;

상기 실리콘 구조물의 측벽면을 보호하기 위해 산화막을 형성하는 5단계;

상기 실리콘 구조물의 식각으로 드러난 실리콘 산화막을 식각하여 제거하는 6단계;

상기 실리콘 구조물의 형상과 동일하게 핸들링 웨이퍼에 투영된 부분을 제거하는 7단계; 및

상기 실리콘 구조물을 둘러싸고 있는 산화막을 제거하는 8단계로 이루어지는 것을 특징으로 하는 SOI 기판에서 실리콘 부양구조물의 제조방법.
삭제
청구항 1에 있어서, 상기 6단계에서 실리콘 구조물의 식각으로 드러난 실리콘 산화막은 이방성 건식 식각으로 제거되는 것을 특징으로 하는 SOI 기판에서 실리콘 부양구조물의 제조방법.
청구항 1에 있어서, 상기 7단계에서 실리콘 구조물의 형상과 동일하게 핸들링 웨이퍼에 투영된 부분은 등방성 건식 식각으로 제거되는 것을 특징으로 하는 SOI 기판에서 실리콘 부양구조물의 제조방법.