TWI610451B - 半導體裝置 - Google Patents
半導體裝置 Download PDFInfo
- Publication number
- TWI610451B TWI610451B TW106101149A TW106101149A TWI610451B TW I610451 B TWI610451 B TW I610451B TW 106101149 A TW106101149 A TW 106101149A TW 106101149 A TW106101149 A TW 106101149A TW I610451 B TWI610451 B TW I610451B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- wire
- wire layer
- layers
- extension
- Prior art date
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
一種半導體裝置包括設置於一絕緣層內的一第一層位且圍繞絕緣層的一中心區域的第一繞線部及第二繞線部。每一繞線部各自包括由內向外排列的複數導線層。第一延伸導線層及局部圍繞第一延伸導線層的第二延伸導線層設置於絕緣層內的第一層位。第三延伸導線層設置於絕緣層內的一第二層位。第一延伸導線層耦接於第二繞線部中的最內側導線層與第三延伸導線層之間,而第二延伸導線層耦接於第一繞線部中的最內側導線層與第三延伸導線層之間。第一延伸導線層及與其耦接的第三延伸導線層在空間上為螺旋型或渦漩型配置。
Description
本發明係有關於一種半導體裝置,特別為有關於一種具有電感元件之半導體裝置。
許多數位/類比部件及電路已成功地運用於半導體積體電路。上述部件包含了被動元件,例如電阻、電容或電感等。典型的半導體積體電路包含一層以上的介電層設置於一半導體基底上,且一層以上的金屬層設置於介電層中。這些金屬層可藉由現行的半導體製程技術而形成晶片內建部件,例如晶片內建電感元件(on-chip inductor)。
晶片內建電感元件形成於基底上,此晶片內建電感元件包括一金屬層,金屬層基於一中心區域由外向內圍繞,且在最靠近中心區域時,再由內向外圍饒。金屬層的兩端係位於最外圈,且分別連接至一輸出/輸入部。再者,上述的晶片內建電感元件可包括一分支結構與金屬層的最內圈連接。
上述的晶片內建電感元件的兩輸入/輸出部及分支結構所構成的等效電路為T型線圈(T-coil),其提供的電路參數包括第一電感值、第二電感值及耦合係數。通常可以透過改變金屬層中最內圈連接分支結構的位置來調整第一電感值、第二電感值及耦合係數(k)。
然而,由於金屬層最內圈中連接分支結構的位置受限於金屬層最內圈的側邊寬度,因此難以滿足各種電路設計的需求。
因此,有必要尋求一種新穎的具有電感元件之半導體裝置,其能夠解決或改善上述的問題。
本發明實施例係提供一種半導體裝置,包括:一絕緣層,設置於一基底上,其中絕緣層具有一中心區域;一第一繞線部及與其電性連接的一第二繞線部,設置於絕緣層內的一第一層位且圍繞中心區域,其中第一繞線部及第二繞線部各自包括由內向外排列的複數導線層;一第一延伸導線層及局部圍繞該第一延伸導線層的一第二延伸導線層,設置於絕緣層內的第一層位,其中第一繞線部及第二繞線部圍繞第一延伸導線層及第二延伸導線層;以及一第三延伸導線層,設置於絕緣層內的一第二層位並圍繞中心區域;其中第一延伸導線層、第二延伸導線層及第三延伸導線層及導線層具有一第一端及一第二端,其中第一延伸導線層的第一端及第二端分別耦接至第二繞線部的導線層中最內側者的第一端及第三延伸導線層的第一端,而第二延伸導線層的第一端及第二端分別耦接至第一繞線部的導線層中最內側者的第一端及第三延伸導線層的第二端,且其中第一延伸導線層及與其耦接的第三延伸導線層構成螺旋型或一渦漩型的空間配置。
本發明實施例係提供另一種半導體裝置,包括:一絕緣層,設置於一基底上,其中絕緣層具有一中心區域;一
第一繞線部及與其電性連接的一第二繞線部,設置於絕緣層內的一第一層位且圍繞中心區域,其中第一繞線部及第二繞線部各自包括由內向外排列的複數導線層;一第一延伸導線層及局部圍繞該第一延伸導線層的一第二延伸導線層,設置於絕緣層內的第一層位,其中第一繞線部及第二繞線部圍繞第一延伸導線層及第二延伸導線層;以及一第三延伸導線層,設置於絕緣層內的一第二層位並圍繞中心區域;其中第一延伸導線層、第二延伸導線層及第三延伸導線層及導線層具有一第一端及一第二端,其中第一延伸導線層的第一端及第二端分別耦接至第一繞線部的導線層中最內側者的第一端及第三延伸導線層的第二端,而第二延伸導線層的第一端及第二端分別耦接至第二繞線部的導線層中最內側者的第一端及第三延伸導線層的第一端,且其中第一延伸導線層及與其耦接的第三延伸導線層構成螺旋型或一渦漩型的空間配置。
100‧‧‧基底
120‧‧‧絕緣層
200、200’‧‧‧第一繞線部
300、300’‧‧‧第二繞線部
210、210’、310、310’‧‧‧第一導線層
211、211’、221、221’、231、241、311、311’、321、321’、331、341、401、401’、411、421‧‧‧第一端
212、212’、222、222’、232、242、312、312’、322、322’、332、342、402、402’、412、422‧‧‧第二端
220、220’、320、320’‧‧‧第二導線層
230、330‧‧‧第三導線層
240、340‧‧‧第四導線層
240a、340a‧‧‧第四導線層的一部分
400、400’‧‧‧第一延伸導線層
410‧‧‧第二延伸導線層
420‧‧‧第三延伸導線層
420a、420b‧‧‧連接部
420c、420d‧‧‧第三延伸導線層的一部分
600、600’‧‧‧第一對連接層
601、601’、611、621、621’、631‧‧‧上跨接層
602、602’、612、622、622’、632‧‧‧下跨接層
610、620’‧‧‧第二對連接層
620‧‧‧第三對連接層
630‧‧‧第四對連接層
700‧‧‧第一輸入/輸出部
710‧‧‧第二輸入/輸出部
720‧‧‧第三輸入/輸出部
800‧‧‧靜電放電防護裝置
900‧‧‧防護環
A‧‧‧中心區域
C1、C2‧‧‧繞線層
P1、P2、P3、V4‧‧‧部分
R‧‧‧調整範圍
V1、V2、V3、V4、V5、V6‧‧‧導電插塞
第1A圖係繪示出根據本發明一實施例之具有電感元件的半導體裝置平面示意圖。
第1B圖係繪示出根據本發明一實施例之具有電感元件的半導體裝置平面示意圖。
第2A圖係繪示出根據本發明一實施例之具有電感元件的半導體裝置平面示意圖。
第2B圖係繪示出根據本發明一實施例之具有電感元件的半導體裝置平面示意圖。
第3A圖係繪示出根據本發明一實施例之具有電感元件的半導體裝置平面示意圖。
第3B圖係繪示出根據本發明一實施例之具有電感元件的半導體裝置平面示意圖。
第4A圖係繪示出根據本發明一實施例之具有電感元件的半導體裝置平面示意圖。
第4B圖係繪示出根據本發明一實施例之具有電感元件的半導體裝置平面示意圖。
第5圖係繪示出根據本發明一實施例之具有電感元件的半導體裝置平面示意圖。
以下說明本發明實施例之製作與使用。然而,可輕易了解本發明實施例提供許多合適的發明概念而可實施於廣泛的各種特定背景。所揭示的特定實施例僅僅用於說明以特定方法製作及使用本發明,並非用以侷限本發明的範圍。再者,在本發明實施例之圖式及說明內容中係使用相同的標號來表示相同或相似的部件。
請參照第1A圖,其繪示出根據本發明一實施例之具有電感元件的半導體裝置平面示意圖。在本實施例中,具有電感元件的半導體裝置包括一基底100,例如一矽基底或其他習知的半導體基底。基底100中可包含各種不同的元件(未繪示),例如,電晶體、電阻及其他習用的半導體元件。
在本實施例中,半導體裝置更包括一絕緣層120設置於基底100上方。絕緣層120具有一中心區域A。再者,絕緣
層120可為單層介電材料層(例如,氧化矽層、氮化矽層或低介電材料層)或是多層介電結構。
在本實施例中,半導體裝置更包括一第一繞線部200及電性連接第一繞線部200的一第二繞線部300設置於絕緣層120內的一第一層位,且圍繞中心區域A。在一實施例中,第一繞線部200及第二繞線部300各自包括由內向外排列的複數導線層。舉例來說,如第1A圖所示,第一繞線部200可包括由內向外排列的一第一導線層210、一第二導線層220、一第三導線層230及一第四導線層240。再者,第二繞線部300可包括由內向外排列且依序對應第一導線層210、第二導線層220、第三導線層230及第四導線層240的一第一導線層310、一第二導線層320、一第三導線層330及一第四導線層340。然而,可以理解的是導線層的數量取決於設計需求,並未局限於第1A圖所示的實施例。在其他實施例中,第一繞線部200及第二繞線部300各自包括由內向外排列的二個或多於四個的導線層。
在第一繞線部200中,第一導線層210具有一第一端211及一第二端212;第二導線層220具有一第一端221及一第二端222;第三導線層230具有一第一端231及一第二端232;以及第四導線層240具有一第一端241及一第二端242。再者,第二繞線部300中,第一導線層310具有一第一端311及一第二端312;第二導線層320具有一第一端321及一第二端322;第三導線層330具有一第一端331及一第二端332;以及第四導線層340具有一第一端341及一第二端342。在一實施例中,第一繞線部200的第一導線層210、第二導線層220及第三導線層230與對應
的第二繞線部300的第一導線層310、第二導線層320及第三導線層330對稱配置。在一實施例中,第一繞線部200及第二繞線部300可構成大體為圓形、矩形、六邊形、八邊形或多邊形之外型。此處為了簡化圖式,係以矩形作為範例說明。再者,在一實施例中,第一導線層210及310、第二導線層220及320、第三導線層230及330及第四導線層240及440具有相同的線寬。
在一實施例中,第一導線層210及310、第二導線層220及320、第三導線層230及330及第四導線層240及440可包括金屬,例如銅、鋁或其合金。在此情形中,第一層位可為最上層位,使第一導線層210及310、第二導線層220及320、第三導線層230及330及第四導線層240及440由最頂層金屬層所構成。
在本實施例中,半導體裝置更包括具有一第一延伸導線層400及局部圍繞第一延伸導線層400的一第二延伸導線層410。第一延伸導線層400及第二延伸導線層410設置於絕緣層120內的第一層位,且第一繞線部200及第二繞線部300圍繞第一延伸導線層400及第二延伸導線層410。在一實施例中,第一延伸導線層400大體圍繞中心區域A且具有一第一端401及一第二端402。再者,第二延伸導線層410局部圍繞中心區域A且具有一第一端411及一第二端412。再者,在一實施例中,第一延伸導線層400及第二延伸導線層410具有相同於第一導線層210及310、第二導線層220及320、第三導線層230及330及第四導線層240及440的線寬。
在一實施例中,第一延伸導線層400及第二延伸導
線層410可包括金屬,例如銅、鋁或其合金。在此情形中,第一延伸導線層400及第二延伸導線層410可由最頂層金屬層所構成。
在本實施例中,半導體裝置更包括一耦接部,設置於第一繞線部200及第二繞線部300之間的絕緣層120內,使第一繞線部200電性連接第二繞線部300。在一實施例中,耦接部包括一第一對連接層600、一第二對連接層610、一第三對連接層620以及一第四對連接層630。在一實施例中,第一對連接層600包括設置於絕緣層120內的第一層位的一上跨接層(cross-connect)601及設置於絕緣層120內的第二層位(位於第一層位下方)的一下跨接層602。再者,上跨接層601將第二繞線部300中最內側的導線層(即,第一導線層310)的第一端311連接於第一延伸導線層400的第一端401。下跨接層602藉由位於第一層位與第二層位之間的導電插塞(未繪示)而將第一繞線部200中最內側的導線層(即,第一導線層210)的第一端211連接於第二延伸導線層410的第一端411。上跨接層601和下跨接層602在空間上交錯配置。
在一實施例中,第二對連接層610包括設置於絕緣層120內的第一層位的一上跨接層611及設置於絕緣層120內的第二層位的一下跨接層612。再者,上跨接層611將第二導線層320的第一端321連接於第三導線層230的第一端231。下跨接層612藉由位於第一層位與第二層位之間的導電插塞(未繪示)而將第二導線層220的第一端221連接於第三導線層330的第一端331。上跨接層611和下跨接層612在空間上交錯配置。
在一實施例中,第三對連接層620包括設置於絕緣層120內的第一層位的一上跨接層621及設置於絕緣層120內的第二層位的一下跨接層622。再者,上跨接層621將第一導線層210的第二端212連接於第二導線層320的第二端322。下跨接層622藉由位於第一層位與第二層位之間的導電插塞(未繪示)而將第一導線層310的第二端312連接於第二導線層220的第二端222。上跨接層621和下跨接層622在空間上交錯配置。
在一實施例中,第四對連接層630包括設置於絕緣層120內的第一層位的一上跨接層631及設置於絕緣層120內的第二層位的一下跨接層632。再者,上跨接層631將第三導線層330的第二端332連接於第四導線層240的第二端242。下跨接層632藉由位於第一層位與第二層位之間的導電插塞(未繪示)而將第三導線層230的第二端232連接於第四導線層340的第二端342。上跨接層631和下跨接層632在空間上交錯配置。
在一實施例中,上跨接層601、611、621、631及下跨接層602、612、622、632可包括金屬,例如銅、鋁或其合金。
在本實施例中,半導體裝置更包括一第三延伸導線層420設置於絕緣層120內的第二層位並圍繞中心區域A。再者,在一實施例中,第三延伸導線層420與第一延伸導線層400及第二延伸導線層410具有相同線寬。在此情形中,部分的第三延伸導線層420對應於第四導電層240及340的正下方,使第四導電層240及340沿第三延伸導線層420延伸且與第三延伸導線層420重疊。再者,第三延伸導線層420具有連接部420a及
420b分別延伸至第一延伸導線層400及第二延伸導線層410下方。
在一實施例中,第三延伸導線層420具有一第一端421對應於連接部420a的一端,且具有一第二端422對應於連接部420b的一端。在此情形中,第三延伸導線層420的第一端421耦接至第一延伸導線層400的第二端402,而第三延伸導線層420的第二端422耦接至第二延伸導線層410的第二端412。舉例來說,第三延伸導線層420的第一端421可藉由位於第一層位與第二層位之間的導電插塞(未繪示)而連接至第一延伸導線層400的第二端402,且第三延伸導線層420的第二端422可藉由位於第一層位與第二層位之間的導電插塞(未繪示)而連接至第二延伸導線層410的第二端412。在本實施例中,由上視角度來看,第三延伸導線層420的第一端421藉由位於第一層位與第二層位之間的導電插塞(未繪示)而連接至第一延伸導線層400的第二端402後,第三延伸導線層420的部分的連接部420a沿著第一延伸導線層400延伸而對應配置在第一延伸導線層400下方(即第二層位)。換言之,由上視角度來看,第三延伸導線層420的部分的連接部420a與部分的第一延伸導線層400重疊,使第三延伸導線層420的部分的連接部420a與上方的第一延伸導線層400在空間上為螺旋(helix)型配置。在一實施例中,第三延伸導線層420可包括金屬,例如銅、鋁或其合金。
在本實施例中,半導體裝置更包括設置於絕緣層120內的第一層位的一第一輸入/輸出部700及一第二輸入/輸出部710以及設置於絕緣層120內的第二層位的一第三輸入/輸出
部720(也稱為分支結構)。在一實施例中,第一輸入/輸出部700自第一繞線部200中最外側的導線層(即,第四導線層240)的第一端241向外延伸。第二輸入/輸出部710自第二繞線部300中最外側的導線層(即,第四導線層340)的第一端341向外延伸,而第三輸入/輸出部720自第三延伸導線層420向外延伸。
在一實施例中,由上視角度來看,第一輸入/輸出部700與第二輸入/輸出部710彼此不平行,例如第一輸入/輸出部700與第二輸入/輸出部710彼此垂直設置。在此情形中,第三輸入/輸出部720可與第一輸入/輸出部700或第二輸入/輸出部710平行設置。在其他實施例中,由上視角度來看,第一輸入/輸出部700與第二輸入/輸出部710彼此平行設置。在此情形中,第三輸入/輸出部720可與第一輸入/輸出部700及第二輸入/輸出部710平行設置或垂直設置。
在本實施例中,第一輸入/輸出部700與第二輸入/輸出部710的位置可透過調整第四導線層240及340的長度而改變而不局限於第1A圖所示的位置。再者,第三輸入/輸出部720可依不同的需求,配置於調整範圍R中而不局限於第1A圖所示的位置。在一實施例中,第三輸入/輸出部720可連接至一靜電放電防護裝置800。
在製程設計上,由於位於絕緣層120內的第一層位的第一繞線部200及第二繞線部300的導線層(例如,頂層金屬層)的厚度通常大於位於絕緣層120內的第二層位的導線層(例如第三延伸導線層420)的厚度,而可能造成導體損失的增加。因此,在一實施例中,半導體裝置更包括一多層內連線結構(未
繪示)位於絕緣層120內的第二層位下方,且透過至少兩個導電插塞連接至第三延伸導線層420。
多層內連線結構包括多層導電層及位於導電層之間的導電插塞,且設置於第三延伸導線層420與基底100之間,且與第三延伸導線層420重疊,以維持電感元件的品質。
第1B圖係繪示出根據本發明一實施例之具有電感元件的半導體裝置平面示意圖,其中相同於第1A圖中的部件係使用相同的標號並省略其說明。在本實施例中,具有電感元件的半導體裝置相似於第1A圖中具有電感元件的半導體裝置。然而,在本實施例中,由上視角度來看,沿第三延伸導線層420延伸的第四導線層240的一部分240a相對於第三延伸導線層420的一部分420d橫向偏移,且沿第三延伸導線層420延伸的第四導線層340的一部分340a相對於第三延伸導線層420的一部分420c橫向偏移。在一實施例中,由上視角度來看,第四導線層240的一部分240a與對應的第三延伸導線層420的一部分420d彼此不重疊,且第四導線層340的一部分340a與對應的第三延伸導線層420的一部分420c彼此不重疊,如第1B圖所示。如此一來,第1B圖中電感元件的耦合係數(k)小於第1A圖中的電感元件的耦合係數(k)。在本實施例中,由上視角度來看,第三延伸導線層420的一部分420d位在對應的第四導線層240的一部分240a與對應的第三導線層230之間。第三延伸導線層420的一部分420c位在對應的第四導線層340的一部分340a與對應的第三導線層330之間。
在其他實施例中,由上視角度來看,第四導線層
240的一部分240a部分重疊於對應的第三延伸導線層420的一部分420d,且第四導線層340的一部分340a部分重疊於對應的第三延伸導線層420的一部分420c。如此一來,此配置中電感元件的耦合係數(k)小於第1A圖中的電感元件的耦合係數(k)且大於第1B圖中的電感元件的耦合係數(k)。因此,可透過上述重疊來調整所需的電感元件的耦合係數(k)。
第2A圖係繪示出根據本發明一實施例之具有電感元件的半導體裝置平面示意圖,其中相同於第1A圖中的部件係使用相同的標號並省略其說明。在本實施例中,具有電感元件的半導體裝置相似於第1A圖中具有電感元件的半導體裝置。然而,不同於第1A圖中第一延伸導線層400與第三延伸導線層420所構成的螺旋型配置,在本實施例中,由上視角度來看,第三延伸導線層420的第一端421藉由位於第一層位與第二層位之間的導電插塞(未繪示)而連接至第一延伸導線層400’的第二端402’後,第三延伸導線層420的部分的連接部420a並未沿著第一延伸導線層400’延伸。換言之,由上視角度來看,第三延伸導線層420的部分的連接部420a與部分的第一延伸導線層400’相交,使第三延伸導線層420的部分的連接部420a與上方的第一延伸導線層400’在空間上為渦漩型配置。相似地,第一延伸導線層400’大體圍繞中心區域A且具有一第一端401’及一第二端402’。再者,第一對連接層600的上跨接層601將第二繞線部300中最內側的導線層(即,第一導線層310)的第一端311連接於第一延伸導線層400’的第一端401’。第三延伸導線層420的第一端421藉由位於第一層位與第二層位之間的導電插塞(未繪示)
而連接至第一延伸導線層400’的第二端402’。
第2B圖係繪示出根據本發明一實施例之具有電感元件的半導體裝置平面示意圖,其中相同於第2A圖中的部件係使用相同的標號並省略其說明。在本實施例中,具有電感元件的半導體裝置相似於第2A圖中具有電感元件的半導體裝置。然而,在本實施例中,由上視角度來看,沿第三延伸導線層420延伸的第四導線層240的一部分240a相對於第三延伸導線層420的一部分420d橫向偏移,且沿第三延伸導線層420延伸的第四導線層340的一部分340a相對於第三延伸導線層420的一部分420c橫向偏移。第四導線層240的一部分240a與對應的第三延伸導線層420的一部分420d可彼此不重疊(如第2B圖所示)或局部重疊。相似地,第四導線層340的一部分340a與對應的第三延伸導線層420的一部分420c可彼此不重疊(如第2B圖所示)或局部重疊。在本實施例中,由上視角度來看,第三延伸導線層420的一部分420d位在對應的第四導線層240的一部分240a與對應的第三導線層230之間。第三延伸導線層420的一部分420c位在對應的第四導線層340的一部分340a與對應的第三導線層330之間。
第3A圖係繪示出根據本發明一實施例之具有電感元件的半導體裝置平面示意圖,其中相同於第1A圖中的部件係使用相同的標號並省略其說明。在本實施例中,具有電感元件的半導體裝置相似於第1A圖中具有電感元件的半導體裝置。然而,不同於第1A圖中第一延伸導線層400及第二延伸導線層410的排置,在本實施例中,第一對連接層600的上跨接層601將第
二繞線部300中最內側的導線層(即,第一導線層310)的第一端311連接於第二延伸導線層410的第一端411。第一對連接層600的下跨接層602藉由位於第一層位與第二層位之間的導電插塞(未繪示)而將第一繞線部200中最內側的導線層(即,第一導線層210)的第一端211連接於第一延伸導線層400的第一端401。再者,第三延伸導線層420的第一端421及第二端422可藉由位於第一層位與第二層位之間的導電插塞(未繪示)而分別連接至第二延伸導線層410的第二端412及第一延伸導線層400的第二端402。在本實施例中,由上視角度來看,第三延伸導線層420的第二端422藉由位於第一層位與第二層位之間的導電插塞(未繪示)而連接至第一延伸導線層400的第二端402後,第三延伸導線層420的部分的連接部420b沿著第一延伸導線層400延伸而對應配置在第一延伸導線層400下方(即第二層位)。換言之,由上視角度來看,第三延伸導線層420的部分的連接部420b與部分的第一延伸導線層400重疊,使第三延伸導線層420的部分的連接部420b與上方的第一延伸導線層400在空間上為螺旋型配置。
第3B圖係繪示出根據本發明一實施例之具有電感元件的半導體裝置平面示意圖,其中相同於第3A圖中的部件係使用相同的標號並省略其說明。在本實施例中,具有電感元件的半導體裝置相似於第3A圖中具有電感元件的半導體裝置。然而,在本實施例中,由上視角度來看,沿第三延伸導線層420延伸的第四導線層240的一部分240a相對於第三延伸導線層420的一部分420d橫向偏移,且沿第三延伸導線層420延伸的第
四導線層340的一部分340a相對於第三延伸導線層420的一部分420c橫向偏移。第四導線層240的一部分240a與對應的第三延伸導線層420的一部分420d可彼此不重疊(如第3B圖所示)或局部重疊。相似地,第四導線層340的一部分340a與對應的第三延伸導線層420的一部分420c可彼此不重疊(如第3B圖所示)或局部重疊。在本實施例中,由上視角度來看,第三延伸導線層420的一部分420d位在對應的第四導線層240的一部分240a與對應的第三導線層230之間。第三延伸導線層420的一部分420c位在對應的第四導線層340的一部分340a與對應的第三導線層330之間。
第4A圖係繪示出根據本發明一實施例之具有電感元件的半導體裝置平面示意圖,其中相同於第3A圖中的部件係使用相同的標號並省略其說明。在本實施例中,具有電感元件的半導體裝置相似於第3A圖中具有電感元件的半導體裝置。然而,不同於第3A圖中第一延伸導線層400與第三延伸導線層420所構成的螺旋型配置,在本實施例中,由上視角度來看,第三延伸導線層420的第二端422藉由位於第一層位與第二層位之間的導電插塞(未繪示)而連接至第一延伸導線層400’的第二端402’後,第三延伸導線層420的部分的連接部420b並未沿著第一延伸導線層400’延伸。換言之,由上視角度來看,第三延伸導線層420的部分的連接部420b與部分的第一延伸導線層400’相交,使第三延伸導線層420的部分的連接部420b與上方的第一延伸導線層400’在空間上為渦漩型配置。相似地,第一延伸導線層400’大體圍繞中心區域A且具有一第一端401’及一第二
端402’。再者,第一對連接層600的下跨接層602藉由位於第一層位與第二層位之間的導電插塞(未繪示)而將第一繞線部200中最內側的導線層(即,第一導線層210)的第一端211連接於第一延伸導線層400’的第一端401’。第三延伸導線層420的第二端422藉由位於第一層位與第二層位之間的導電插塞(未繪示)而連接至第一延伸導線層400’的第二端402’。
第4B圖係繪示出根據本發明一實施例之具有電感元件的半導體裝置平面示意圖,其中相同於第4A圖中的部件係使用相同的標號並省略其說明。在本實施例中,具有電感元件的半導體裝置相似於第4A圖中具有電感元件的半導體裝置。然而,在本實施例中,由上視角度來看,沿第三延伸導線層420延伸的第四導線層240的一部分240a相對於第三延伸導線層420的一部分420d橫向偏移,且沿第三延伸導線層420延伸的第四導線層340的一部分340a相對於第三延伸導線層420的一部分420c橫向偏移。橫向偏移的第四導線層240的一部分240a與對應的第三延伸導線層420的一部分420d可彼此不重疊(如第4B圖所示)或局部重疊。相似地,橫向偏移的第四導線層340的一部分340a與對應的第三延伸導線層420的一部分420c可彼此不重疊(如第4B圖所示)或局部重疊。在本實施例中,由上視角度來看,第三延伸導線層420的一部分420d位在對應的第四導線層240的一部分240a與對應的第三導線層230之間。第三延伸導線層420的一部分420c位在對應的第四導線層340的一部分340a與對應的第三導線層330之間。
第5圖係繪示出根據本發明一實施例之具有電感
元件的半導體裝置平面示意圖,其中相同於第4B圖中的部件係使用相同的標號並省略其說明。在本實施例中,具有電感元件的半導體裝置相似於第4B圖中具有電感元件的半導體裝置。然而,在本實施例中,第一繞線部200’可包括由內向外排列的一第一導線層210’及一第二導線層220’。再者,第二繞線部300’可包括由內向外排列的一第一導線層310’及一第二導線層320’。相似地,在第一繞線部200’中,第一導線層210’具有一第一端211’及一第二端212’以及第二導線層220’具有一第一端221’及一第二端222’。再者,第二繞線部300’中,第一導線層310’具有一第一端311’及一第二端312’以及第二導線層320’具有一第一端321’及一第二端322’。
在本實施例中,半導體裝置更包括一耦接部,設置於第一繞線部200’及第二繞線部300’之間的絕緣層120內,使第一繞線部200’電性連接第二繞線部300’。在一實施例中,耦接部包括一第一對連接層600’以及一第二對連接層620’。在一實施例中,第一對連接層600’包括一上跨接層601’及一下跨接層602’。再者,下跨接層602’藉由位於第一層位與第二層位之間的導電插塞V1及V2將第二繞線部300’中最內側的導線層(即,第一導線層310’)的第一端311’連接於第二延伸導線層410的第一端411。上跨接層601’將第一繞線部200中最內側的導線層(即,第一導線層210’)的第一端211’連接於第一延伸導線層400’的第一端401’。上跨接層601’和下跨接層602’在空間上交錯配置。
第二對連接層620’包括一上跨接層621’及一下跨
接層622’。再者,上跨接層621’將第一導線層310’的第二端312’連接於第二導線層220’的第二端222’。下跨接層622’藉由位於第一層位與第二層位之間的導電插塞V3及V4而將第一導線層210’的第二端212’連接於第二導線層320’的第二端322’。上跨接層621’和下跨接層622’在空間上交錯配置。
第三延伸導線層420具有一第一端421對應於連接部420a的一端,且具有一第二端422對應於連接部420b的一端。在此情形中,第三延伸導線層420的第一端421可藉由位於第一層位與第二層位之間的導電插塞V6而連接至第二延伸導線層410的第二端412,且第三延伸導線層420的第二端422可藉由位於第一層位與第二層位之間的導電插塞V5而連接至第一延伸導線層400’的第二端402’。
在本實施例中,第一延伸導線層400’大體圍繞中心區域A(例如:圍繞至少一圈)。再者,第二延伸導線層410局部圍繞中心區域A且局部圍繞對應的第一延伸導線層400’。在本實施例中,由上視角度來看,連接部420b圍繞中心區域A。再者,第三延伸導線層420的一部分420d及連接部420b的一部分位於第一繞線部200’的第一導線層210’與第二導線層220’之間,且與第一對連接層600’及第二對連接層620’隔開。在本實施例中,從上視角度來看,第三延伸導線層420的連接部420b其圍繞方式是:第一延伸導線層400’的第二端402’藉由位於第一層位與第二層位之間的導電插塞V5而連接至第三延伸導線層420的第二端422(可視為連接部420b的一端),此時連接部420b位於第二層位,並且在第二層位大致圍繞一圈而形成繞線
層C1後,再與第三延伸導線層420的一部分420d連接。特別是,從上視角度來看,繞線層C1的一部分P1在對應的第一導線層210’和對應的第二延伸導線層410之間,繞線層C1的另一部分P2在對應的第一延伸導線層400’和對應的第二延伸導線層410之間。相似地,第三延伸導線層420的一部分420c及連接部420a的一部分位於第二繞線部200’的第一導線層310’與第二導線層320’之間,且與第一對連接層600’及第二對連接層620’隔開。然而,連接部420a並未圍繞中心區域A。在本實施例中,從上視角度來看,第三延伸導線層420的連接部420a其圍繞方式是:第二延伸導線層410的第二端412藉由位於第一層位與第二層位之間的導電插塞V6而連接至第三延伸導線層420的第一端421(可視為連接部420a的一端),此時連接部420a位於第二層位,並且在第二層位大致圍繞一圈而形成繞線層C2後,再與第三延伸導線層420的一部分420c連接。特別是,從上視角度來看,繞線層C2的一部分P3在對應的第一導線層310’和對應的第一延伸導線層400’之間,繞線層C2的另一部分P4在對應的相鄰、相互平行的第一延伸導線層400’的二線段之間。
在本實施例中,半導體裝置更包括一防護環900設置於絕緣層120內的一第三層位(位於第二層位下方),且大體上圍繞第一繞線部200’及第二繞線部300’。在一實施例中,防護環900可藉由位於基底100與絕緣層120的第三層位之間的導電插塞(未繪示)而電性連接至基底100。可以理解的是,在第1A、1B、2A、2B、3A、3B、4A及4B圖所示的不同實施例中,半導體裝置也可包括如第5圖所示的防護環900,其設置於絕緣層
120內的一第三層位(位於第二層位下方),且大體上圍繞第一繞線部200及第二繞線部300。
在習知的晶片內建電感元件中,繞線部通常設置於同一層位並圍繞中心區域。再者,通常透過改變繞線部的最內圈導線層與分支結構的連接位置來調整第一電感值、第二電感值及耦合係數。然而,由於分支結構的位置受限於位於最內側導線層的側邊寬度(例如,矩形導線層中的一側邊寬度),因此習知的晶片內建電感元件的結構難以滿足各種電路設計的需求。
根據本發明實施例,在具有電感元件的半導體裝置中,連接於繞線部的第三延伸導線層與繞線部位於不同層位。因此,可在不增加電感元件的使用面積下,增加第一電感值及第二電感值。再者,第一延伸導線層及第二延伸導線層連接於繞線部中最內側的導線層。因此,可在不增加電感元件的使用面積下,進一步增加第一電感值及第二電感值。
再者,分支結構(即,第三輸入/輸出部)設置於繞線部下方且延伸自第三延伸導線層(其沿著繞線部中最外側的導線層(如,第四導線層)延伸)。由於第三延伸導線層增加最外側的導線層的側邊寬度大於最內側導線層的側邊寬度,因此可增加第一電感值、第二電感值及耦合係數的調整範圍,進而改善晶片內建電感元件之電路設計的彈性,以得到所需的電路特性。
再者,第四導線層與對應的第三延伸導線層可局部重疊或不重疊,藉以進一步調整耦合係數。除此之外,透過
本發明的電感元件設計,當此電感元件連接其他電路後,可增加其他電路之使用頻寬。
另外,所屬技術領域中具有通常知識者可輕易了解到本發明上述實施例可運用於二匝或四匝以上的電感元件中,且具有相同或相似的優點。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可更動與組合上述各種實施例。
100‧‧‧基底
120‧‧‧絕緣層
200‧‧‧第一繞線部
300‧‧‧第二繞線部
210、310‧‧‧第一導線層
211、221、231、241、311、321、331、341、401、411、421‧‧‧第一端
212、222、232、242、312、322、332、342、402、412、422‧‧‧第二端
220、320‧‧‧第二導線層
230、330‧‧‧第三導線層
240、340‧‧‧第四導線層
400‧‧‧第一延伸導線層
410‧‧‧第二延伸導線層
420‧‧‧第三延伸導線層
420a、420b‧‧‧連接部
600‧‧‧第一對連接層
601、611、621、631‧‧‧上跨接層
602、612、622、632‧‧‧下跨接層
610‧‧‧第二對連接層
620‧‧‧第三對連接層
630‧‧‧第四對連接層
700‧‧‧第一輸入/輸出部
710‧‧‧第二輸入/輸出部
720‧‧‧第三輸入/輸出部
800‧‧‧靜電放電防護裝置
A‧‧‧中心區域
R‧‧‧調整範圍
Claims (20)
- 一種半導體裝置,包括:一絕緣層,設置於一基底上,其中該絕緣層具有一中心區域;一第一繞線部及與其電性連接的一第二繞線部,設置於該絕緣層內的一第一層位且圍繞該中心區域,其中該第一繞線部及該第二繞線部各自包括由內向外排列的複數導線層;一第一延伸導線層及局部圍繞該第一延伸導線層的一第二延伸導線層,設置於該絕緣層內的該第一層位,其中該第一繞線部及該第二繞線部圍繞該第一延伸導線層及該第二延伸導線層;以及一第三延伸導線層,設置於該絕緣層內的一第二層位並圍繞該中心區域;其中該等延伸導線層及該等導線層具有一第一端及一第二端,其中該第一延伸導線層的該第一端及該第二端分別耦接至該第二繞線部的該等導線層中最內側者的該第一端及該第三延伸導線層的該第一端,而該第二延伸導線層的該第一端及該第二端分別耦接至該第一繞線部的該等導線層中最內側者的該第一端及該第三延伸導線層的該第二端,且其中該第一延伸導線層及與其耦接的該第三延伸導線層構成螺旋型或一渦漩型的空間配置。
- 如申請專利範圍第1項所述之半導體裝置,其中由內向外排列的該等導線層依序包括一第一導線層、一第二導線層、一第三導線層及一第四導線層。
- 如申請專利範圍第2項所述之半導體裝置,其中該等第四導 線層沿該第三延伸導線層延伸且與該第三延伸導線層重疊。
- 如申請專利範圍第2項所述之半導體裝置,其中該等第四導線層沿該第三延伸導線層延伸,且每一該等第四導線層的一部分相對於該第三延伸導線層的一部分橫向偏移。
- 如申請專利範圍第2項所述之半導體裝置,更包括一耦接部,設置於該第一繞線部及該第二繞線部之間的該絕緣層內,其中該耦接部包括:一第一對連接層,將該等第一導線層的該等第一端分別連接於該第一延伸導線層及該第二延伸導線層的該等第一端;一第二對連接層,交錯連接該等第二導線層及該等第三導線層的該等第一端;一第三對連接層,交錯連接該等第一導線層及該等第二導線層的該等第二端;以及一第四對連接層,交錯連接該等第三導線層及該等第四導線層的該等第二端。
- 如申請專利範圍第1項所述之半導體裝置,更包括:一第一輸入/輸出部,自該第一繞線部的該等導線層中最外側者的該第一端向外延伸;一第二輸入/輸出部,自該第二繞線部的該等導線層中最外側者的該第一端向外延伸;以及一第三輸入/輸出部,自該第三延伸導線層向外延伸。
- 如申請專利範圍第1項所述之半導體裝置,更包括一多層內連線結構,位於該絕緣層內的該第二層位下方,且透過至少兩個導電插塞連接至該第三延伸導線層。
- 如申請專利範圍第1項所述之半導體裝置,更包括一防護環,位於該絕緣層內的該第二層位下方的一第三層位,圍繞該第一繞線部及該第二繞線部,且電性連接至該基底。
- 如申請專利範圍第1項所述之半導體裝置,其中該第三延伸導線層具有圍繞該中心區域一圈的一連接部,且該連接部的一端為該第三延伸導線層的該第一端。
- 如申請專利範圍第1項所述之半導體裝置,其中該第三延伸導線層具有圍繞一圈的一連接部,且該連接部的一端為該第三延伸導線層的該第二端。
- 一種半導體裝置,包括:一絕緣層,設置於一基底上,其中該絕緣層具有一中心區域;一第一繞線部及與其電性連接的一第二繞線部,設置於該絕緣層內的一第一層位且圍繞該中心區域,其中該第一繞線部及該第二繞線部各自包括由內向外排列的複數導線層;一第一延伸導線層及局部圍繞該第一延伸導線層的一第二延伸導線層,設置於該絕緣層內的該第一層位,其中該第一繞線部及該第二繞線部圍繞該第一延伸導線層及該第二延伸導線層;以及一第三延伸導線層,設置於該絕緣層內的一第二層位並圍繞該中心區域;其中該等延伸導線層及該等導線層具有一第一端及一第二端,且其中該第一延伸導線層的該第一端及該第二端分別 耦接至該第一繞線部的該等導線層中最內側者的該第一端及該第三延伸導線層的該第二端,而該第二延伸導線層的該第一端及該第二端分別耦接至該第二繞線部的該等導線層中最內側者的該第一端及該第三延伸導線層的該第一端,且其中該第一延伸導線層及與其耦接的該第三延伸導線層構成螺旋型或一渦漩型的空間配置。
- 如申請專利範圍第11項所述之半導體裝置,其中由內向外排列的該等導線層依序包括一第一導線層、一第二導線層、一第三導線層及一第四導線層。
- 如申請專利範圍第12項所述之半導體裝置,其中該等第四導線層沿該第三延伸導線層延伸且與該第三延伸導線層重疊。
- 如申請專利範圍第12項所述之半導體裝置,其中該等第四導線層沿該第三延伸導線層延伸,且每一該等第四導線層的一部分相對於該第三延伸導線層的一部分橫向偏移。
- 如申請專利範圍第12項所述之半導體裝置,更包括一耦接部,設置於該第一繞線部及該第二繞線部之間的該絕緣層內,其中該耦接部包括:一第一對連接層,將該等第一導線層的該等第一端分別連接於該第一延伸導線層及該第二延伸導線層的該等第一端;一第二對連接層,交錯連接該等第二導線層及該等第三導線層的該等第一端;一第三對連接層,交錯連接該等第一導線層及該等第二導 線層的該等第二端;以及一第四對連接層,交錯連接該等第三導線層及該等第四導線層的該等第二端。
- 如申請專利範圍第11項所述之半導體裝置,更包括:一第一輸入/輸出部,自該第一繞線部的該等導線層中最外側者的該第一端向外延伸;一第二輸入/輸出部,自該第二繞線部的該等導線層中最外側者的該第一端向外延伸;以及一第三輸入/輸出部,自該第三延伸導線層向外延伸。
- 如申請專利範圍第11項所述之半導體裝置,更包括一多層內連線結構,位於該絕緣層內的該第二層位下方,且透過至少兩個導電插塞連接至該第三延伸導線層。
- 如申請專利範圍第11項所述之半導體裝置,更包括一防護環,位於該絕緣層內的該第二層位下方的一第三層位,圍繞該第一繞線部及該第二繞線部,且電性連接至該基底。
- 如申請專利範圍第11項所述之半導體裝置,其中該第三延伸導線層具有圍繞該中心區域一圈的一連接部,且該連接部的一端為該第三延伸導線層的該第二端。
- 如申請專利範圍第11項所述之半導體裝置,其中該第三延伸導線層具有圍繞一圈的一連接部,且該連接部的一端為該第三延伸導線層的該第一端。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710089528.4A CN106876379B (zh) | 2016-07-07 | 2017-02-20 | 半导体装置 |
US15/440,082 US9991327B2 (en) | 2016-07-07 | 2017-02-23 | Semiconductor device having inductor |
US15/971,218 US10103217B2 (en) | 2016-07-07 | 2018-05-04 | Semiconductor device having inductor |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662359261P | 2016-07-07 | 2016-07-07 | |
US62/359,261 | 2016-07-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI610451B true TWI610451B (zh) | 2018-01-01 |
TW201810690A TW201810690A (zh) | 2018-03-16 |
Family
ID=61728329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106101149A TWI610451B (zh) | 2016-07-07 | 2017-01-13 | 半導體裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI610451B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030137385A1 (en) * | 2000-03-10 | 2003-07-24 | Ahn Kie Y | Integrated circuit inductor with a magnetic core |
US20090108978A1 (en) * | 2005-08-24 | 2009-04-30 | Avago Technologies General Ip (Singapore) Pte. Ltd. (Company Registration No. 200512430D) | Cross-coupled Inductor Pair Formed in an Integrated Circuit |
TW201131592A (en) * | 2009-10-23 | 2011-09-16 | Maxim Integrated Products | Inductors and methods for integrated circuits |
TW201351457A (zh) * | 2012-05-03 | 2013-12-16 | Qualcomm Mems Technologies Inc | 三維多層螺線管變壓器 |
TW201432739A (zh) * | 2012-11-21 | 2014-08-16 | Qualcomm Inc | 半導體器件上之混合變壓器結構 |
TWI459422B (zh) * | 2010-05-20 | 2014-11-01 | Harris Corp | 半導體裝置及其製造方法 |
TWI506654B (zh) * | 2011-12-29 | 2015-11-01 | Intel Corp | 積體電路裝置用的集成電感器 |
-
2017
- 2017-01-13 TW TW106101149A patent/TWI610451B/zh active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030137385A1 (en) * | 2000-03-10 | 2003-07-24 | Ahn Kie Y | Integrated circuit inductor with a magnetic core |
US20090108978A1 (en) * | 2005-08-24 | 2009-04-30 | Avago Technologies General Ip (Singapore) Pte. Ltd. (Company Registration No. 200512430D) | Cross-coupled Inductor Pair Formed in an Integrated Circuit |
TW201131592A (en) * | 2009-10-23 | 2011-09-16 | Maxim Integrated Products | Inductors and methods for integrated circuits |
TWI459422B (zh) * | 2010-05-20 | 2014-11-01 | Harris Corp | 半導體裝置及其製造方法 |
TWI506654B (zh) * | 2011-12-29 | 2015-11-01 | Intel Corp | 積體電路裝置用的集成電感器 |
TW201351457A (zh) * | 2012-05-03 | 2013-12-16 | Qualcomm Mems Technologies Inc | 三維多層螺線管變壓器 |
TW201432739A (zh) * | 2012-11-21 | 2014-08-16 | Qualcomm Inc | 半導體器件上之混合變壓器結構 |
Also Published As
Publication number | Publication date |
---|---|
TW201810690A (zh) | 2018-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI397930B (zh) | 螺旋電感元件 | |
US7598836B2 (en) | Multilayer winding inductor | |
US8253523B2 (en) | Spiral inductor device | |
US7312685B1 (en) | Symmetrical inductor | |
US7633368B2 (en) | On-chip inductor | |
US7724116B2 (en) | Symmetrical inductor | |
US11367773B2 (en) | On-chip inductor structure | |
TWI796910B (zh) | 多層式晶片內建電感結構 | |
US7312683B1 (en) | Symmetrical inductor | |
US9583555B2 (en) | Semiconductor device having inductor | |
US10103217B2 (en) | Semiconductor device having inductor | |
US8022805B2 (en) | Spiral inductor device | |
US20230187347A1 (en) | Multilayer-type on-chip inductor structure | |
TWI610451B (zh) | 半導體裝置 | |
US7477125B1 (en) | Symmetrical inductor device | |
TWI514547B (zh) | 半導體裝置 | |
JP7430376B2 (ja) | スパイラルインダクタ及びパッシブ集積回路 | |
CN116153913A (zh) | 多层式芯片内置电感结构 |