CN116153913A - 多层式芯片内置电感结构 - Google Patents

Abstract

本发明公开一种多层式芯片内置电感结构，包括：具有一电感中心区的一金属层间介电层、位于金属层间介电层内的一第一金属绕线部以及位于金属层间介电层内且电连接位于上方的第一金属绕线部的一第二金属绕线部。第一金属绕线部包括：围绕电感中心区的一第一螺旋型线圈以及围绕第一螺旋型线圈的一第一开放型环形线圈。第二金属绕线部包括：垂直重叠第一螺旋型线圈及第一开放型环形线圈的一第二螺旋型线圈，使第二螺旋型线圈的一最外匝线圈对应于第一开放型环形线圈。

Description

多层式芯片内置电感结构

技术领域

本发明涉及一种半导体结构，特别是涉及一种可缩小平面尺寸的多层式芯片内置电感(on-chip inductor)结构。

背景技术

许多数字及模拟部件及电路已成功地运用于半导体集成电路。上述部件包含了被动(无源)元件，例如电感元件、电阻元件或电容元件等。典型的半导体集成电路包含一硅基底。一层以上的介电层设置于基底上，且一层以上的金属层设置于介电层中。这些金属层可通过现行的半导体制作工艺技术而形成芯片内置部件，例如，芯片内置电感元件。

在上述芯片内置电感元件中，采用介电层内的多层金属层作为螺旋线圈会因为厚度较薄而会有品质因素(quality factor/Q value)降低的问题。再者，电感元件的电感值通常正比于螺旋线圈的长度，因此为了达到所需的电杆值，而造成电感元件的平面尺寸增加以及制造成本的增加。

因此，有必要寻求一种新的电感元件结构，其可排除或改善上述的问题。

发明内容

在一些实施例中，提供一种多层式芯片内置电感结构，包括：具有一电感中心区的一金属层间介电层、位于金属层间介电层内一第一金属绕线部以及位于金属层间介电层内且电连接位于上方的第一金属绕线部的一第二金属绕线部。第一金属绕线部包括：围绕电感中心区的一第一螺旋型线圈以及围绕第一螺旋型线圈的一第一开放型环形线圈。第二金属绕线部包括：垂直重叠第一螺旋型线圈及第一开放型环形线圈的一第二螺旋型线圈，使第二螺旋型线圈的一最外匝线圈对应于第一开放型环形线圈。

在一些实施例中，提供一种多层式芯片内置电感结构，包括：具有一电感中心区的一金属层间介电层、位于金属层间介电层内的一最顶层金属层、位于金属层间介电层内的一次顶层金属层以及设置于最顶层金属层与次顶层金属层之间并与之电连接第一、第二及第三介层连接结构区。最顶层金属层包括：围绕电感中心区的一第一双匝螺旋型线圈以及围绕第一双匝螺旋型线圈的一第一单匝开放型环形线圈。次顶层金属层包括：围绕电感中心区且垂直重叠第一双匝螺旋型线圈的一内匝线圈的一第二单匝开放型环形线圈以及围绕第二单匝开放型环形线圈一第二双匝螺旋型线圈。第一单匝开放型环形线圈垂直重叠第二双匝螺旋型线圈的一外匝线圈。

在一些实施例中，提供一种多层式芯片内置电感结构，包括：具有一电感中心区的一金属层间介电层、位于金属层间介电层内的一最顶层金属层以及位于金属层间介电层内的一次顶层金属层。最顶层金属层包括：围绕电感中心区的一单匝螺旋型线圈以及围绕单匝螺旋型线圈的一单匝开放型环形线圈。次顶层金属层包括：围绕的电感中心区的一双匝螺旋型线圈。单匝螺旋型线圈垂直重叠双匝螺旋型线圈的一内匝线圈，且单匝开放型环形线圈垂直重叠双匝螺旋型线圈的一外匝线圈。多层式芯片内置电感结构也包括：一第一介层连接结构区及一第二介层连接结构区。第一介层连接结构区电连接单匝开放型环形线圈的一第一端部与双匝螺旋型线圈的外匝线圈的一端部。第二介层连接结构区电连接单匝螺旋型线圈的一第一端部与双匝螺旋型线圈的内匝线圈的一端部。

附图说明

图1为本发明一些实施例的多层式芯片内置电感结构平面示意图；

图2为本发明一些实施例的具有图1所示多层式芯片内置电感结构的半导体电路剖面示意图；

图3A为图1中多层式芯片内置电感结构的第一金属绕线部平面示意图；

图3B为图1中多层式芯片内置电感结构的第二金属绕线部平面示意图；

图3C为图3A及图3B中第一及第二金属绕线部的排置平面示意图；

图4为本发明一些实施例的多层式芯片内置电感结构平面示意图；

图5为本发明一些实施例的具有图4所示多层式芯片内置电感结构的半导体电路剖面示意图；

图6A为图4中多层式芯片内置电感结构的第一金属绕线部平面示意图；

图6B为图4中多层式芯片内置电感结构的第二金属绕线部平面示意图；

图6C为图6A及图6B中第一及第二金属绕线部的排置平面示意图。

符号说明

10,20:多层式芯片内置电感结构

100:基底

101,102,103,105,107:接线层

105a:第二螺旋型线圈

105b:第二开放型环形线圈

107a:第一输出/输入部

107b:第一开放型环形线圈

107c:第一螺旋型线圈

107d:第二输出/输入部

200:重布线结构

210:绝缘重布线层

212:重布线层

212a:导电跨接层

220:钝化护层

240:连接器

A,B:区域

C:电感中心区

E11,E12,E21,E22,E31,E32,E41,E42:端部

V1,V2,V3,V4:导电插塞

V31,V32,V33,V44a,V44b:介层连接结构区

具体实施方式

以下将详细说明本发明实施例的制作与使用方式。然而应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。

请参照图1及图2，其中图1绘示出根据本发明一些实施例的多层式芯片内置电感结构10平面示意图，而图2绘示出根据本发明一些实施例的具有图1所示多层式芯片内置电感结构10的半导体电路剖面示意图，其中区域A(以虚线表示)为沿图1的A-A’线的剖面示意图。在一些实施例中，半导体电路包括一基底100、设置于基底100上的金属层间介电(inter-metal dielectric,IMD)层102、设置于金属层间介电层102上的绝缘重布线层210、设置于金属层间介电层102及绝缘重布线层210内的多个垂直及水平导电特征部件及多层式芯片内置电感结构10、覆盖绝缘重布线层210上的钝化护层220以及设置于钝化护层220内的连接器240(例如，焊料凸块或焊球)，如图2所示。

在一些实施例中，基底100包括一硅基底或其他现有的半导体材料基底。基底100中可包含各种不同的元件，例如晶体管、电阻、电容及其他现有的半导体元件。再者，基底100也可包含其他导电层(例如，铜、铝、或其合金)以及一或多层绝缘层(例如，氧化硅层、氮化硅层、或低介电材料层)。此处为了简化附图，仅以一平整基底表示之。

在一些实施例中，金属层间介电层102可为一单层介电材料层或是多层介电结构。举例来说，金属层间介电层102可包括多层介电材料层，其与水平导电特征部件(例如，接线层101、103、105及107)依序交替形成在基底100之上。为了简化附图，此处仅以一平整基底表示金属层间介电层102。接线层101、103、105及107通过垂直导电特征部件(例如，导电插塞V1、V2及V3)彼此电连接，且与金属层间介电层102形成一内连接结构，以电连接位于基底100的各种不同的元件。在一些实施例中，金属层间介电层102可包括氧化硅层、氮化硅层、低介电材料层或其他合适的介电材料层。

在一些实施例中，绝缘重布线层210可为一单层介电材料层或是多层介电结构。举例来说，绝缘重布线层210可包括单层介电材料层，其内具有一重布线层212及至少一导电插塞V4而构成一重布线结构200。连接器240通过绝缘重布线层210内的重布线层212及导电插塞V4而电连接至金属层间介电层102中的内连接结构，使基底10内的元件电连接至连接器240。在一些实施例中，绝缘重布线层210可包括无机介电层(例如，氧化硅层、氮化硅层、或低介电材料层)、有机介电层(例如，聚酰亚胺(polyimide,PI))或其他合适的介电材料层。

在一些实施例中，如图2所示，多层式芯片内置电感结构10包括金属层间介电层102、位于金属层间介电层102上的绝缘重布线层210、位于金属层间介电层102内的第一金属绕线部(请参照图3A)及第二金属绕线部(请参照图3B)以及位于绝缘重布线层210内的导电跨接层212a(请参照图1)。在一些实施例中，第一金属绕线部及第二金属绕线部分别具有大体上为圆型、矩型、六边型、八边型、或多边型的外型。此处，为了简化附图，是以矩型作为范例说明。再者，第一金属绕线部及第二金属绕线部围绕金属层间介电层102的一电感中心区C(如图1所示)。

在一些实施例中，第一金属绕线部及第二金属绕线部可由金属层间介电层102内的水平导电特征部件所构成，而导电跨接层212a可由绝缘重布线层210内的水平导电特征部件所构成。第一金属绕线部及第二金属绕线部各自包括至少一线圈。在一些实施例中，这些线圈具有相同的线宽及/或线距。

请参照图1、图2及图3A，其中图3A绘示出图1中多层式芯片内置电感结构10的第一金属绕线部平面示意图。在一些实施例中，第一金属绕线部包括一第一输出/输入部107a、第一开放型环形线圈107b、第一螺旋型线圈107c以及一第二输出/输入部107d。在本文中，用语「开放型环形线圈」所指的是具有开口且排列成环形形式的”C形”线圈。再者，接线层107与第一金属绕线部(包括第一输出/输入部107a、第一开放型环形线圈107b、第一螺旋型线圈107c以及一第二输出/输入部107d)位于金属层间介电层102内的相同层位。举例来说，接线层107与第一金属绕线部可由金属层间介电层102内的最顶层金属层定义而成。

在一些实施例中，第一螺旋型线圈107c为单匝螺旋型线圈，且围绕电感中心区C。再者，第一开放型环形线圈107b也为单匝螺旋型线圈，且围绕第一螺旋型线圈107c。另外，第一输出/输入部107a及第二输出/输入部107d位于第一开放型环形线圈107b外侧的金属层间介电层102内。第一输出/输入部107a延伸至第一开放型环形线圈107b的一端部E11，而第二输出/输入部107d与第一开放型环形线圈107b通过金属层间介电层102彼此物理性隔开。

在一些实施例中，第一输出/输入部107a、第一开放型环形线圈107b、第一螺旋型线圈107c以及一第二输出/输入部107d的材质可包括铜、铝、其合金或其他适合的金属材料。

请参照图1、图2及图3B，其中图3B绘示出图1中多层式芯片内置电感结构10的第二金属绕线部平面示意图。在一些实施例中，第二金属绕线部位于金属层间介电层102内，且电连接位于上方的第一金属绕线部。第二金属绕线部包括一第二螺旋型线圈105a，第二螺旋型线圈105a为多匝螺旋型线圈(例如，双匝螺旋型线圈)且对应于第一开放型环形线圈107b及第一螺旋型线圈107c。再者，接线层105与第二螺旋型线圈105a位于金属层间介电层102内的相同层位。举例来说，接线层105与第二螺旋型线圈105a可由金属层间介电层102内的次顶层金属层定义而成。

在一些实施例中，第一螺旋型线圈107c与第二螺旋型线圈105a为具有不同匝数的螺旋型线圈。举例来说，第一螺旋型线圈107c为单匝螺旋型线圈，第二螺旋型线圈105a为双匝螺旋型线圈，且围绕电感中心区C。在一些实施例中，第二螺旋型线圈105a的材质可相同或不同于第一金属绕线部，例如，第二螺旋型线圈105a可由铜、铝、其合金或其他适合的金属材料制成。

在一些实施例中，第二螺旋型线圈105a垂直重叠第一开放型环形线圈107b及第一螺旋型线圈107c，使第二螺旋型线圈105a(双匝螺旋型线圈)的一外匝线圈对应于第一开放型环形线圈107b。如图3C所示，第一螺旋型线圈107c(单匝螺旋型线圈)垂直重叠第二螺旋型线圈105a(双匝螺旋型线圈)的一内匝线圈，且第一螺旋型线圈107c垂直重叠第二螺旋型线圈105a的一外匝线圈。

在一些实施例中，多层式芯片内置电感结构10还包括介层连接结构区V31及V32，如图3C所示。介层连接结构区V31及V32各自包括多个导电插塞(即，金属层间介电层102内的垂直导电特征部件)。这些导电插塞材质及结构相似于导电插塞V3(请参照图2)的材质及结构，且设置于金属层间介电层102内。

在一些实施例中，介层连接结构区V31设置于第一开放型环形线圈107b与第二螺旋型线圈105a的外匝线圈之间，使第一开放型环形线圈107b电连接第二螺旋型线圈105a。举例来说，一介层连接结构区V31电连接第一开放型环形线圈107b(单匝开放型环形线圈)的一端部E12与第二螺旋型线圈105a(双匝螺旋型线圈)的外匝线圈的一端部E31。再者，从俯视角度来看，介层连接结构区V31位于第一开放型环形线圈107b的端部E12与第二螺旋型线圈105a的端部E31之间。

在一些实施例中，介层连接结构区V32设置于第一螺旋型线圈107c与第二螺旋型线圈105a的一内匝线圈之间，使第一螺旋型线圈107c电连接第二螺旋型线圈105a。举例来说，介层连接结构区V32电连接第一螺旋型线圈107c(单匝螺旋型线圈)的一端部E21与第二螺旋型线圈105a(双匝螺旋型线圈)的内匝线圈的一端部E32。再者，从俯视角度来看，介层连接结构区V32位于第一螺旋型线圈107c的端部E21与第二螺旋型线圈105a的端部E32之间。

在一些实施例中，如图1及图2所示，位于绝缘重布线层210内的导电跨接层212a电连接第二输出/输入部107d与第一螺旋型线圈107c(单匝螺旋型线圈)的一端部E22。导电跨接层212a与重布线层212位于绝缘重布线层210内的相同层位。举例来说，导电跨接层212a与重布线层212可由重布线结构200中的最顶层金属层定义而成。

在一些实施例中，多层式芯片内置电感结构10还包括介层连接结构区V44a及V44b，如图1及图2所示。介层连接结构区V44a及V44b各自包括一或多个导电插塞(例如，单一导电插塞)。这些导电插塞材质及结构相似于导电插塞V4(请参照图2)的材质及结构，且设置于绝缘重布线层210内。在一些实施例中，介层连接结构区V44a设置于导电跨接层212a与第一螺旋型线圈107c(单匝螺旋型线圈)的端部E22之间。再者，介层连接结构区V44b设置于导电跨接层212a与第二输出/输入部107d之间。

请参照图4及图5，其中图4绘示出根据本发明一些实施例的多层式芯片内置电感结构20平面示意图，而图5绘示出根据本发明一些实施例的具有图4所示多层式芯片内置电感结构10的半导体电路剖面示意图，其中区域B(以虚线表示)为沿图4的B-B’线的剖面示意图。此处，相同或相似于图1、图2中多层式芯片内置电感结构10的部件是使用相同或相似的标号并可能省略其说明。在一些实施例中，图4及图5所示的多层式芯片内置电感结构20具有相似于图1、图2中的多层式芯片内置电感结构10的结构。再者，图5所示的半导体电路也相同或相似于图2所示的半导体电路。

在一些实施例中，如图5所示，多层式芯片内置电感结构20包括金属层间介电层102、位于金属层间介电层102上的绝缘重布线层210、位于金属层间介电层102内的第一金属绕线部(请参照图6A)及第二金属绕线部(请参照图6B)以及位于绝缘重布线层210内的导电跨接层212a(请参照图4)。在一些实施例中，第一金属绕线部及第二金属绕线部分别具有大体上为圆型、矩型、六边型、八边型、或多边型的外型。此处，为了简化附图，是以矩型作为范例说明。再者，第一金属绕线部及第二金属绕线部围绕金属层间介电层102的一电感中心区C(如图4所示)，且各自包括至少一线圈。在一些实施例中，这些线圈具有相同的线宽及/或线距。

请参照图4、图5及图6A，其中图6A绘示出图4中多层式芯片内置电感结构20的第一金属绕线部平面示意图。在一些实施例中，第一金属绕线部包括一第一输出/输入部107a、第一开放型环形线圈107b、第一螺旋型线圈107c以及一第二输出/输入部107d。接线层107与第一金属绕线部(包括第一输出/输入部107a、第一开放型环形线圈107b、第一螺旋型线圈107c以及一第二输出/输入部107d可由金属层间介电层102内的最顶层金属层定义而成。

在一些实施例中，第一螺旋型线圈107c为多匝螺旋型线圈(例如，双匝螺旋型线圈或三匝以上的螺旋型线圈)，且围绕电感中心区C。再者，第一开放型环形线圈107b为单匝螺旋型线圈，且围绕第一螺旋型线圈107c。另外，第一输出/输入部107a及第二输出/输入部107d位于第一开放型环形线圈107b外侧的金属层间介电层102内。第一输出/输入部107a延伸至第一开放型环形线圈107b的一端部E11，而第二输出/输入部107d与第一开放型环形线圈107b通过金属层间介电层102彼此物理性隔开。

请参照图4、图5及图6B，其中图3B绘示出图4中多层式芯片内置电感结构20的第二金属绕线部平面示意图。在一些实施例中，第二金属绕线部位于金属层间介电层102内，且电连接位于上方的第一金属绕线部。第二金属绕线部包括一第二螺旋型线圈105a及一第二开放型环形线圈105b。第二螺旋型线圈105a为多匝螺旋型线圈(例如，双匝螺旋型线圈或三匝以上的螺旋型线圈)，且围绕电感中心区C。再者，第二开放型环形线圈105b为单匝螺旋型线圈，第二螺旋型线圈105a围绕第二开放型环形线圈105b。第二螺旋型线圈105a对应于第一开放型环形线圈107b及一部分的第一螺旋型线圈107c，而第二开放型环形线圈105b则对应于另一部分的第一螺旋型线圈107c。再者，接线层105与第二螺旋型线圈105a及第二开放型环形线圈105b位于金属层间介电层102内的相同层位。举例来说，接线层105与第二螺旋型线圈105a及第二开放型环形线圈105b可由金属层间介电层102内的次顶层金属层定义而成。

在一些实施例中，第一螺旋型线圈107c与第二螺旋型线圈105a为具有相同匝数的螺旋型线圈，例如二者都为双匝螺旋型线圈。第一开放型环形线圈107b与第二开放型环形线圈105b也为具有相同匝数的开放型环形线圈。举例来说，第一开放型环形线圈107b及第二开放型环形线圈105b都为单匝开放型环形线圈，且围绕电感中心区C。

在一些实施例中，如图6C所示，第二螺旋型线圈105a(双匝螺旋型线圈)垂直重叠第一开放型环形线圈107b及一部分的第一螺旋型线圈107c(双匝螺旋型线圈)且第二开放型环形线圈105b则对应于另一部分的第一螺旋型线圈107c，使第二螺旋型线圈105a的一最外匝线圈对应于第一开放型环形线圈107b，且第二螺旋型线圈105a的一最内匝线圈对应于第一螺旋型线圈107c的最外匝线圈。再者，第二开放型环形线圈(单匝开放型环形线圈)105b垂直重叠第一螺旋型线圈107c的一最内匝线圈。

在一些实施例中，多层式芯片内置电感结构10还包括介层连接结构区V31、V32及V33，如图6C所示。相同于介层连接结构区V31及V32，及介层连接结构区V33也包括多个导电插塞，其材质及结构也相似于导电插塞V3(请参照图2)的材质及结构，且设置于金属层间介电层102内。

在一些实施例中，介层连接结构区V31设置于第一开放型环形线圈107b与第二螺旋型线圈105a的外匝线圈之间，使第一开放型环形线圈107b电连接第二螺旋型线圈105a。举例来说，一介层连接结构区V31电连接第一开放型环形线圈107b(单匝开放型环形线圈)的一端部E12与第二螺旋型线圈105a(双匝螺旋型线圈)的外匝线圈的一端部E31。再者，从俯视角度来看，介层连接结构区V31位于第一开放型环形线圈107b的端部E12与第二螺旋型线圈105a的端部E31之间，且与端部E12及端部E31相邻。

在一些实施例中，介层连接结构区V32设置于第一螺旋型线圈107c的一外匝线圈与第二螺旋型线圈105a的一内匝线圈之间，使第一螺旋型线圈107c电连接第二螺旋型线圈105a。举例来说，介层连接结构区V32电连接第一螺旋型线圈107c(双匝螺旋型线圈)的外匝线圈的一端部E21与第二螺旋型线圈105a(双匝螺旋型线圈)的内匝线圈的一端部E32。再者，从俯视角度来看，介层连接结构区V32位于第一螺旋型线圈107c的端部E21与第二螺旋型线圈105a的端部E32之间，且与端部E21及端部E32相邻。

在一些实施例中，介层连接结构区V33设置于第一螺旋型线圈107c的一内匝线圈与第二开放型环形线圈105b之间，使第一螺旋型线圈107c叠置于第二开放型环形线圈105b上，并与之电连接。举例来说，介层连接结构区V33电连接第一螺旋型线圈107c(双匝螺旋型线圈)的内匝线圈叠置于第二开放型环形线圈105b(单匝开放型环形线圈)上并与之电连接。再者，从俯视角度来看，介层连接结构区V33位于第二开放型环形线圈105b的端部E41与第二开放型环形线圈105b的端部E42之间，且与第一螺旋型线圈107c的端部E22以及第二开放型环形线圈105b的端部E41及E42相邻。

由金属层间介电层102中的最顶层金属层定义而成的第一螺旋型线圈107c及由金属层间介电层102中的次顶层金属层定义而成的第二开放型环形线圈105b所构成的堆叠层可大幅增加电感元件的截面积。此处，「截面积」一词表示电感元件中与电流方向垂直的线圈堆叠层的面积。如此一来，多层式芯片内置电感结构20因具有较厚的线圈而可减少绕线部的导体损失(conductor loss)，进而提升电感元件的品质因素及提高电感效能。以图6C为例，在12nm的制作工艺条件下，若要达到与图6C近似的电感值，且仅能在最顶层金属层设计多匝螺旋型线圈，则大约需要27.5μm×25μm的面积，而在图6C的实施例中，则仅需要21μm×21μm的面积。所以通过在次顶层金属层定义第二螺旋型线圈(和第二开放型环形线圈)，还可以减少电感元件所占用的面积。

在一些实施例中，如图4及图5所示，位于绝缘重布线层210内的导电跨接层212a电连接第二输出/输入部107d与第一螺旋型线圈107c(双匝螺旋型线圈)的内匝线圈的一端部E22。

在一些实施例中，多层式芯片内置电感结构10还包括介层连接结构区V44a及V44b，如图4及图5所示。介层连接结构区V44a及V44b各自包括一或多个导电插塞(例如，单一导电插塞)。这些导电插塞材质及结构相似于导电插塞V4(请参照图5)的材质及结构，且设置于绝缘重布线层210内。在一些实施例中，介层连接结构区V44a设置于导电跨接层212a与第一螺旋型线圈107c(双匝螺旋型线圈)的内匝线圈的端部E22之间。再者，介层连接结构区V44b设置于导电跨接层212a与第二输出/输入部107d之间。

根据上述实施例的多层式芯片内置电感结构中，采用金属层间介电层内的最顶层金属层形成电感元件的第一金属绕线部(包括螺旋型线圈及围绕螺旋型线圈的开放型环形线圈)。再者，采用金属层间介电层内的次顶层金属层形成电感元件的第二金属绕线部(包括螺旋型线圈或包括开放型环形线圈及围绕开放型环形线圈的螺旋型线圈)。如此一来，第一金属绕线部与第二金属绕线部的堆叠所构成的电感结构相较于单层式螺旋型电感结构，可有效增加线圈长度而得得到所需的电感值，同时减少电感元件所占用的面积。由于减少了电感元件所占用的面积，因此可降低制造成本。

根据上述实施例的多层式芯片内置电感结构中，金属层间介电层中的最顶层金属层定义而成的螺旋型线圈及由金属层间介电层中的次顶层金属层定义而成的开放型环形线圈所构成的堆叠层可大幅增加电感元件的截面积。如此一来，可减少电感元件中绕线部的导体损失，进而提升电感元件的品质因素及提高电感效能。

另外，由于多层式芯片内置电感结构可于制作内连接结构及重布线结构期间形成，因此无需采用额外的金属层及额外的制作工艺来制作多层式芯片内置电感结构。如此一来，制造成本并不会增加。

以上概略说明了本发明数个实施例的特征，使所属技术领域中普通技术人员对于本发明的型态可更为容易理解。任何所属技术领域中普通技术人员应了解到可轻易利用本发明作为其它制作工艺或结构的变更或设计基础，以进行相同于此处所述实施例的目的及/或获得相同的优点。任何所属技术领域中普通技术人员也可理解与上述等同的结构并未脱离本发明的精神和保护范围内，且可在不脱离本发明的精神和范围内，当可作更动、替代与润饰。

Claims (19)

1.一种多层式芯片内置电感结构，包括：

金属层间介电层，具有电感中心区；

第一金属绕线部，位于该金属层间介电层内，包括：

第一螺旋型线圈，围绕该电感中心区；以及

第一开放型环形线圈，围绕该第一螺旋型线圈；以及

第二金属绕线部，位于该金属层间介电层内，且电连接位于上方的该第一金属绕线部，包括：

第二螺旋型线圈，垂直重叠该第一螺旋型线圈及该第一开放型环形线圈，使该第二螺旋型线圈的最外匝线圈对应于该第一开放型环形线圈。

2.如权利要求1所述的多层式芯片内置电感结构，还包括：

第一介层连接结构区，设置于该第一开放型环形线圈与该第二螺旋型线圈的该最外匝线圈之间，使该第一开放型环形线圈电连接该第二螺旋型线圈；以及

第二介层连接结构区，设置于该第一螺旋型线圈的最外匝线圈与该第二螺旋型线圈的最内匝线圈之间，使该第一螺旋型线圈电连接该第二螺旋型线圈。

3.如权利要求1所述的多层式芯片内置电感结构，其中该第二金属绕线部还包括：

第二开放型环形线圈，垂直重叠该第一螺旋型线圈的最内匝线圈。

4.如权利要求3所述的多层式芯片内置电感结构，还包括：

第一介层连接结构区，设置于该第一开放型环形线圈与该第二螺旋型线圈的该最外匝线圈之间，使该第一开放型环形线圈电连接该第二螺旋型线圈；

第二介层连接结构区，设置于该第一螺旋型线圈的最外匝线圈与该第二螺旋型线圈的最内匝线圈之间，使该第一螺旋型线圈电连接该第二螺旋型线圈；以及

第三介层连接结构区，设置于该第一螺旋型线圈的该最内匝线圈与该第二开放型环形线圈与之间，使该第一螺旋型线圈电连接该第二开放型环形线圈。

5.如权利要求3所述的多层式芯片内置电感结构，其中该第一螺旋型线圈与该第二螺旋型线圈为具有相同匝数的螺旋型线圈。

6.如权利要求1所述的多层式芯片内置电感结构，还包括：

第一输出/输入部及第二输出/输入部，位于该第一开放型环形线圈外侧的该金属层间介电层内，

其中该第一输出/输入部延伸至该第一开放型环形线圈的端部；以及

其中该第二输出/输入部与该第一开放型环形线圈物理性隔开。

7.如权利要求6所述的多层式芯片内置电感结构，还包括：

绝缘重布线层，设置于该金属层间介电层上；以及

导电跨接层，位于该绝缘重布线层内，且电连接该第二输出/输入部与该第一螺旋型线圈的最内匝线圈的端部。

8.如权利要求7所述的多层式芯片内置电感结构，还包括：

第一介层连接结构区，设置于该绝缘重布线层内，且位于该导电跨接层与该第二输出/输入部之间；以及

第二介层连接结构区，设置于该绝缘重布线层内，且位于该导电跨接层与该第一螺旋型线圈的该最内匝线圈的该端部之间。

9.如权利要求1所述的多层式芯片内置电感结构，其中该第一金属绕线部由该金属层间介电层内的最顶层金属层所定义形成，且该第二金属绕线部由次顶层金属层所定义形成。

10.如权利要求1所述的多层式芯片内置电感结构，其中该第一螺旋型线圈与该第二螺旋型线圈为具有不同匝数的螺旋型线圈。

11.一种多层式芯片内置电感结构，包括：

金属层间介电层，具有电感中心区；

最顶层金属层，位于该金属层间介电层内，包括：

第一双匝螺旋型线圈，围绕该电感中心区；以及

第一单匝开放型环形线圈，围绕该第一双匝螺旋型线圈；

次顶层金属层，位于该金属层间介电层内，包括：

第二单匝开放型环形线圈，围绕该电感中心区，且垂直重叠该第一双匝螺旋型线圈的内匝线圈；

第二双匝螺旋型线圈，围绕该第二单匝开放型环形线圈，其中该第一单匝开放型环形线圈垂直重叠该第二双匝螺旋型线圈的外匝线圈；以及

第一、第二及第三介层连接结构区，设置于该最顶层金属层与该次顶层金属层之间，并与之电连接。

12.如权利要求11所述的多层式芯片内置电感结构，其中该最顶层金属层还包括：

第一输出/输入部及第二输出/输入部，位于该第一单匝开放型环形线圈外侧的该金属层间介电层内，

其中该第一输出/输入部延伸至该第一单匝开放型环形线圈的端部；以及

其中该第二输出/输入部与该第一单匝开放型环形线圈物理性隔开。

13.如权利要求12所述的多层式芯片内置电感结构，还包括：

绝缘重布线层，设置于该金属层间介电层上；以及

导电跨接层，位于该绝缘重布线层内，且电连接该第二输出/输入部与该第一双匝螺旋型线圈的该内匝线圈的端部。

14.如权利要求13所述的多层式芯片内置电感结构，还包括：

第四介层连接结构区，设置于该绝缘重布线层内，且位于该导电跨接层与该第二输出/输入部之间；以及

第五介层连接结构区，设置于该绝缘重布线层内，且位于该导电跨接层与该第一双匝螺旋型线圈的该内匝线圈的该端部之间。

15.如权利要求11所述的多层式芯片内置电感结构，其中：

该第一介层连接结构区，对应设置于该第二双匝螺旋型线圈上方，且邻近于该第二双匝螺旋型线圈的该外匝线圈的端部；

该第二介层连接结构区，对应设置于该第二双匝螺旋型线圈上方，且邻近于该第二双匝螺旋型线圈的一内匝线圈的端部；以及

该第三介层连接结构区，对应设置于该第二单匝开放型环形线圈上方。

16.一种多层式芯片内置电感结构，包括：

金属层间介电层，具有电感中心区；

最顶层金属层，位于该金属层间介电层内，包括：

单匝螺旋型线圈，围绕该电感中心区；以及

单匝开放型环形线圈，围绕该单匝螺旋型线圈；

次顶层金属层，位于该金属层间介电层内，包括：

双匝螺旋型线圈，围绕该电感中心区，其中该单匝螺旋型线圈垂直重叠该双匝螺旋型线圈的内匝线圈，且该单匝开放型环形线圈垂直重叠该双匝螺旋型线圈的外匝线圈；

第一介层连接结构区，电连接该单匝开放型环形线圈的第一端部与该双匝螺旋型线圈的该外匝线圈的端部；以及

第二介层连接结构区，电连接该单匝螺旋型线圈的第一端部与该双匝螺旋型线圈的该内匝线圈的端部。

17.如权利要求16所述的多层式芯片内置电感结构，其中该最顶层金属层还包括：

第一输出/输入部及第二输出/输入部，位于该单匝开放型环形线圈外侧的该金属层间介电层内，

其中该第一输出/输入部延伸至该单匝开放型环形线圈的第二端部；以及

其中该第二输出/输入部与该单匝开放型环形线圈物理性隔开。

18.如权利要求17所述的多层式芯片内置电感结构，还包括：

绝缘重布线层，设置于该金属层间介电层上；以及

导电跨接层，位于该绝缘重布线层内，且电连接该第二输出/输入部与该单匝螺旋型线圈的第二端部。

19.如权利要求18所述的多层式芯片内置电感结构，还包括：

第三介层连接结构区，设置于该绝缘重布线层内，且位于该导电跨接层与该第二输出/输入部之间；以及

第四介层连接结构区，设置于该绝缘重布线层内，且位于该导电跨接层与该单匝螺旋型线圈的该端部之间。

Images