CN207731927U - 一种模组结构 - Google Patents

Abstract

本实用新型提供了一种模组结构，该模组结构，包括：基底、至少一个无源器件、至少两个金属柱和至少一个芯片；至少一个无源器件、至少两个金属柱和至少一个芯片位于基底的同一侧，无源器件位于基底与金属柱和芯片所在膜层之间；芯片在基底上的垂直投影与金属柱在基底上的垂直投影构成的线段或图形存在交叠区域；无源器件在基底上的垂直投影与金属柱在基底上的垂直投影构成的线段或图形存在交叠区域；和/或，无源器件在基底上的垂直投影与芯片在基底上的垂直投影存在交叠区域。本实用新型提供的技术方案，减小了模组结构的面积，提高了模组结构的空间利用率，有利于实现模组结构高度集成化的目的。

Description

一种模组结构

技术领域

本实用新型实施例涉及集成电路模组技术，尤其涉及一种模组结构。

背景技术

随着电子产品的日益发展，各类元器件的研发都朝着高集成化、多功能的方向发展，因此，对集成器件的集成电路模组结构的要求也在日益提高。

在集成电路的模组结构中会存在多种元件，例如，功放、低噪放、开关、声波滤波器等芯片和电容、电感等无源器件，一般情况下，这些元件均平铺在模组结构的基底上，这些平铺设置的元件会增大模组结构的面积，使集成电路模组结构的空间利用率较低，不利于实现集成电路模组结构的高度集成化。

实用新型内容

本实用新型提供一种模组结构，以降低模组结构的面积，提高模组结构的空间利用率，以实现模组结构高度集成化的目的。

本实用新型实施例提出一种模组结构，包括：基底、至少一个无源器件、至少两个金属柱和至少一个芯片；

所述至少一个无源器件、至少两个金属柱和至少一个芯片位于所述基底的同一侧，所述至少一个无源器件位于所述基底与所述至少两个金属柱和所述至少一个芯片所在膜层之间；

所述至少一个芯片在所述基底上的垂直投影与所述至少两个金属柱在所述基底上的垂直投影构成的线段或图形存在交叠区域；

所述至少一个无源器件在所述基底上的垂直投影与所述至少两个金属柱在所述基底上的垂直投影构成的线段或图形存在交叠区域；和/或，所述至少一个无源器件在所述基底上的垂直投影与所述至少一个芯片在所述基底上的垂直投影存在交叠区域。

可选的，单个所述金属柱形成电感或者至少部分所述金属柱之间相互电连接形成电感线圈。

可选的，所述的模组结构，还包括：

第一介电层，所述第一介电层覆盖或包裹所述无源器件；

第二介电层，所述第二介电层位于所述第一介电层远离所述基底的一侧，所述第二介电层远离所述基底一侧的表面与所述金属柱远离所述基底一侧的表面平齐，或者所述第二介电层远离所述基底一侧的表面低于或高于所述金属柱远离所述基底一侧的表面；

第三介电层，所述第三介电层位于所述第二介电层远离所述基底的一侧，所述第三介电层覆盖所述第二介电层。

可选的，所述无源器件包括电容、电阻或者电感之间的至少一种。

可选的，所述的模组结构，还包括：

位于所述第一介电层远离所述基底一侧的第一连接层；

位于所述第二介电层远离所述基底一侧的第二连接层。

可选的，所述第一介电层中形成有第一过孔，所述第一过孔中形成有第一导电材料，所述无源器件与所述金属柱和/或所述芯片通过所述第一导电材料及所述第一连接层电连接；

所述第二介电层中形成有第二过孔，所述第二过孔中形成有第二导电材料，所述金属柱与所述芯片通过所述第二导电材料及所述第二连接层电连接。

可选的，所述芯片包括至少一个接口，所述接口位于所述芯片靠近所述基底一侧的表面或远离所述基底一侧的表面。

可选的，所述接口位于所述芯片远离所述基底一侧的表面时，所述模组结构还包括：

支撑层，所述支撑层位于所述芯片与所述基底之间，用于减小所述接口与所述金属柱远离所述基底一侧的端面之间的垂直距离。

本实用新型实施例提供了一种模组结构，该模组结构包括：基底、至少一个无源器件、至少两个金属柱和至少一个芯片；至少一个无源器件、至少两个金属柱和至少一个芯片位于基底的同一侧，无源器件位于基底与金属柱和芯片所在膜层之间；芯片在基底上的垂直投影与金属柱在基底上的垂直投影构成的线段或图形存在交叠区域；无源器件在基底上的垂直投影与金属柱在基底上的垂直投影构成的线段或图形存在交叠区域；和/或，无源器件在基底上的垂直投影与芯片在基底上的垂直投影存在交叠区域。本实用新型提供的技术方案，通过将无源器件设置在基底与芯片和金属柱所在膜层之间，以实现无源器件与其他元件之间的三维堆叠，而不是平铺设置，以降低模组结构的面积，并且将芯片设置在金属柱之间，使芯片与金属柱构成嵌套结构，可以提高模组结构的空间利用率，有利于实现模组结构高度集成化的目的。

附图说明

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

图1是本实用新型实施例一提供的一种模组结构的结构示意图；

图2是本实用新型实施例一提供的一种金属柱连接的结构示意图；

图3是本实用新型实施例一提供的另一种模组结构的结构示意图；

图4是本实用新型实施例一提供的又一种模组结构的结构示意图；

图5是本实用新型实施例二提供的一种模组结构的制作方法的流程图；

图6是本实用新型实施例三提供的一种模组结构的制作方法的流程图；

图7-图13是利用图6中提供的模组结构的制作方法制作模组结构时，模组结构各个状态的结构示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

实施例一

图1是本实用新型实施例一提供的一种模组结构的结构示意图。参见图1，该模组结构，包括：基底1、至少一个无源器件2、至少两个金属柱3和至少一个芯片4；至少一个无源器件2、至少两个金属柱3和至少一个芯片4位于基底1的同一侧，至少一个无源器件2位于基底1与至少两个金属柱3和至少一个芯片4所在膜层之间；至少一个芯片4在基底1上的垂直投影与至少两个金属柱3在基底1上的垂直投影构成的线段或图形存在交叠区域；至少一个无源器件2在基底1上的垂直投影与至少两个金属柱2在基底1上的垂直投影构成的线段或图形存在交叠区域，和至少一个无源器件2在基底1上的垂直投影与至少一个芯片4在基底1上的垂直投影存在交叠区域。

可以理解的是，在图1中，无源器件2在基底1上的垂直投影与金属柱3在基底1上的垂直投影构成的线段或图形和芯片4在基底1上垂直投影均存在交叠区域，仅是本实用新型的一种具体示例，而非对本申请的限制。可选地，无源器件2在基底1上的垂直投影可以只与金属柱2在基底1上的垂直投影构成的线段或图形存在交叠区域，或者只与芯片4在基底1上的垂直投影存在交叠区域。

其中，无源器件2位于基底1与金属柱3和芯片4所在膜层之间，并且在基底1上的垂直投影与金属柱3在基底1上的垂直投影构成的线段或图形，和/或芯片4在基底1上垂直投影存在交叠区域，可以使无源器件2与金属柱3和芯片4等元件实现三维立体堆叠，而不再是与其他元件均平铺设置在基底1上，可以实现空间的重复利用，减小构成的模组结构的面积。

金属柱3与芯片4处于同一膜层，芯片4在基底1上的垂直投影与金属柱3在基底1上的垂直投影构成的线段或图形存在交叠区域，即芯片4与金属柱3可以构成嵌套结构，芯片4在金属柱3之间放置，可以进一步提高空间利用率，减小模组结构的面积。

模组结构中的基底可以是硅片、玻璃晶圆、基板或面板等结构。当模组结构中包括多个芯片4时，芯片4可以是相同的芯片也可以是不同的芯片，例如，可以是功放、低噪放、开关、声波滤波器等芯片。同样，当模组结构中包括多个无源器件2时，无源器件2可以是相同的结构也可以是不同的结构，可选的，无源器件2可以包括电容、电阻或者电感之间的至少一种。

可以理解的是，在保证模组结构可以正常工作的前提下，为了进一步减小模组结构的面积，使模组结构的空间利用率更高，还可以通过合理设计使模组结构中的其他元件之间均为三维立体堆叠或嵌套堆叠。示例性地，可以设置除芯片4外的其他元件(如电容)与金属柱3实现嵌套堆叠，即电容与金属柱3位于同一膜层，电容在基底1上的垂直投影与金属柱3在基底1上的垂直投影构成的线段或图形存在交叠区域。考虑到芯片4与金属柱3之间存在高度差，在芯片4与金属柱3嵌套堆叠的同时，还可以设置其他元件位于二者高度差之间的空间。

本实用新型实施例一提供的模组结构，通过将无源器件设置在基底与芯片和金属柱所在膜层之间，以实现无源器件与其他元件之间的三维堆叠，而不是平铺设置，以降低模组结构的面积，并且将芯片设置在金属柱之间，使芯片与金属柱构成嵌套结构，可以提高模组结构的空间利用率，有利于实现模组结构高度集成化的目的。

金属柱3可以通过不同的连接方式实现不同的功能，金属柱3的连接方式可以根据实际需要确定。图2是本实用新型实施例一提供的一种金属柱连接的结构示意图。参见图2，可选的，可以单个金属柱3形成电感或者可以至少部分金属柱3之间相互电连接形成电感线圈。

在实际应用过程中，金属柱3之间可以不连接，单个金属柱3可以当作是一个电感元件或者一个电阻，也可以当作是一个连接导线。或者部分金属柱3之间可以相互连接形成电感线圈，以便可以实现电感线圈的特定功能。示例性地，在金属柱3相互连接时可以形成螺旋结构的电感线圈，也可以根据需求形成多个闭合结构线圈。可以理解的是，根据实际电路连接需求，金属柱3也可以与芯片4、无源器件2等其他元件之间电连接。

为了保证模组结构中的电路不会因各个元件的三维立体堆叠以及嵌套堆叠而出现短路或漏电等情况，可以在模组结构中设置介电层，使各个元件之间可以电绝缘。图3是本实用新型实施例一提供的另一种模组结构的结构示意图。示例性地，参见图3，模组结构还包括：第一介电层5，第一介电层5覆盖或包裹无源器件2；第二介电层6，第二介电层6位于第一介电层5远离基底1的一侧，第二介电层6远离基底1一侧的表面与金属柱3远离基底1一侧的表面平齐；第三介电层7，第三介电层7位于第二介电层6远离基底1的一侧，第三介电层7覆盖第二介电层6。

第一介电层5、第二介电层6和第三介电层7可以由相同的介电材料构成，也可以由不同的介电材料构成。第一介电层5、第二介电层6和第三介电层7可以避免模组结构中的电路发生短路等情况，但是不会影响模组结构的正常工作。

其中，当基底1与金属柱3和芯片4所在膜层之间存在其他元件时，第一介电层5也可以将覆盖或包裹该其他元件，即第一介电层5可以覆盖或包裹位于基底1与金属柱3和芯片4所在膜层之间的元件。此外，第一介电层5除绝缘作用外，还可以支撑金属柱3和芯片4，使金属柱3和芯片4可以设置在无源器件2等元件远离基底1的一侧，以便实现各元件之间的三维立体堆叠。

第二介电层6用于实现金属柱3以及芯片4等元件之间的电绝缘。可以理解的是，在图3中，第二介电层6远离基底1一侧的表面与金属柱3远离基底1一侧的表面平齐，这仅是本申请的一个具体示例，而非对本申请的限制。可选的，第二介电层6远离基底1一侧的表面可以高于或低于金属柱3远离基底1一侧的表面。

当第二介电层6远离基底1一侧的表面与金属柱3远离基底1一侧的表面平齐时，可以在第二介电层6上直接形成连接金属柱3的导线，以实现金属柱3之间或金属柱3与芯片4的电连接；当第二介电层6远离基底1一侧的表面高于金属柱3远离基底1一侧的表面时，需要在第二介电层6中形成过孔，在过孔中填充导电材料，通过将导线与过孔中的导电材料电连接，实现金属柱3之间或金属柱3与芯片4的电连接；当第二介电层6远离基底1一侧的表面低于金属柱3远离基底1一侧的表面时，可以在第二介电层6低于金属柱3的表面上形成连接金属柱3的导线，不需要打孔，可选的，该种情况下金属柱3高出第二介电层6部分的厚度与导线的厚度相等。

一般情况下，可以设置金属柱3的厚度大于芯片4的厚度，但是金属柱3的厚度以及芯片4的厚度也可以根据实际情况进行调节。继续参见图3，可选的，模组结构，还包括：位于第一介电层5远离基底1一侧的第一连接层8；位于第二介电层6远离基底1一侧的第二连接层9。

第一连接层8和第二连接层9可以为金属结构。可以理解的是，第一连接层8和第二连接层9可以是按照各元件预设连接路径形成的金属图案，直接通过第一连接层8和第二连接层9实现各元件之间的电连接，避免了在连接过程中在金属柱3、无源器件2等元件上形成焊球，降低了模组结构中的寄生电阻，可以提高模组结构中电容和电感的品质因数。

其中，第一连接层8和第二连接层9还可以分别包括由第一连接层8或第二连接层9中的部分金属形成的电感等元件。

此外，当至少部分金属柱3之间相互电连接时，可以通过分别与金属柱3电连接的第一连接层8和第二连接层9使部分金属柱3形成电感线圈。

一般情况下，模组结构中的各个元件之间均是通过焊球实现电连接。考虑到模组结构在射频或高频条件下时，焊球中的寄生电阻会影响模组结构中电容或电感的品质因数，影响模组结构的性能。为了降低模组结构中的寄生电阻，提高电容或电感的品质因数，可以通过在介电层之间形成过孔，在过孔中填充导电材料连接模组结构中的不同膜层中的各个元件。金属柱3也可以被用作第二介电层6中的过孔，从而实现上下连接的功能。

示例性地，继续参见图3，第一介电层5中形成有第一过孔，第一过孔中形成有第一导电材料51，无源器件2与金属柱3和/或芯片4通过第一导电材料51及第一连接层8电连接；第二介电层6中形成有第二过孔，第二过孔中形成有第二导电材料61，金属柱3与芯片4通过第二导电材料61及第二连接层9电连接。

可以理解的是，第一过孔和第二过孔可以是根据实际需要分别对第一介电层5或第二介电层6进行刻蚀或腐蚀等操作形成的。在第一过孔和第二过孔中填充形成的第一导电材料51和第二导电材料61可以是导电性能好、电导率高的金属材料。

第一导电材料51位于第一介电层5的第一过孔中，用于实现第一介电层5覆盖的元件与位于其它膜层的元件之间的电连接。即，第一导电材料51不仅可以实现无源器件2与金属柱3或芯片4之间的电连接，当第一介电5覆盖其他元件时，也可以通过第一导电材料51实现该元件与其他膜层的元件之间的电连接。此外，第一导电材料51和第一连接层8之间可以按照实际电路设计进行电连接，可以通过第一导电材料51和第一连接层8之间的配合，实现各个元件之间的电连接。示例性地，当第一介电层5覆盖或包裹的无源器件2不止一个时，还可以通过第一导电材料51和第一导电层8实现多个无源器件2之间的电连接。

同理，第二导电材料61用于实现第二介电层6覆盖的元件与其他膜层的元件之间的电连接。第二导电材料61可以通过与第一连接层8或第二连接层9之间的配合实现金属柱3与芯片4之间的电连接。示例性地，可以设置第二导电材料61与芯片4对应设置，使第二导电材料61与芯片4实现电连接，第二导电材料61与第二连接层9电连接，其中，第二连接层9与金属柱3之间电连接，以实现金属柱3与芯片4之间的电连接。

通过第一导电材料51、第二导电材料61、第一连接层8以及第二连接层9之间的相互配合，可以实现各膜层元件之间的电连接，避免了形成焊球，降低了模组结构的寄生电阻，优化了模组结构的性能。

可以理解的是，可以通过一次沉积工艺形成第一导电材料51和第一连接层8，以及可以通过一次沉积工艺形成第二导电材料61和第二连接层9。

可以理解的是，第三介电层7中也可以形成有第三过孔，第三过孔可以实现模组结构与其它结构(例如其他模组结构或芯片)之间的电连接。为了降低寄生电阻，第三过孔中可以形成有第三导电材料。

可选的，芯片4包括至少一个接口，接口位于芯片4靠近基底1一侧的表面或远离基底1一侧的表面。

其中，芯片4中的接口可以为I/O接口。当芯片中的接口不止一个时，可以设置所有接口仅位于芯片4靠近或远离基底1一侧的表面，也可以设置接口分别位于芯片4靠近基底1一侧的表面和远离基底1一侧的表面。为了实际电路结构的精简，可以根据与芯片4接口连接的结构确定芯片4接口的朝向。

示例性地，可以设置芯片4的接口位于芯片4靠近基底1一侧的表面。示例性地，则在制作过程中，可以先在第一介电层5上形成第一连接层8，其中第一连接层8中设有金属接口，将芯片4中接口处的金属直接压合到金属接口上实现芯片接口与第一连接层的电连接。

图4是本实用新型实施例一提供的又一种模组结构的结构示意图。可选的，当接口位于芯片4远离基底1一侧的表面时，模组结构还包括：支撑层10，支撑层10位于芯片4与基底1之间，用于减小接口与金属柱3远离基底1一侧的端面之间的垂直距离。

一般情况下，芯片4与金属柱3之间存在高度差，为了方便金属柱3远离基底1一侧的端面与接口之间电连接，可以设置支撑层10。支撑层10仅用于减小高度差，在不影响模组结构正常工作及性能的前提下，对其材质及其形状结构等均不做任何限制。

实施例二

图5是本实用新型实施例二提供的一种模组结构的制作方法的流程图。参见图5，该制作方法，包括：

S10：提供基底。

S20：在基底上设置至少一个无源器件。

S30：在至少一个无源器件远离基底的一侧设置至少两个金属柱和至少一个芯片。

其中，至少一个芯片在基底上的垂直投影与至少两个金属柱在基底上的垂直投影构成的线段或图形存在交叠区域；至少一个无源器件在基底上的垂直投影与至少两个金属柱在基底上的垂直投影构成的线段或图形存在交叠区域；和/或，至少一个无源器件在基底上的垂直投影与至少一个芯片在基底上的垂直投影存在交叠区域。

可以理解的是，无源器件、金属柱以及芯片在制作过程中均按照实际需求电路实现电连接，形成的模组结构可以正常工作，实现其特定的功能。在形成的模组结构中，还可以包括处无源器件、金属柱和芯片之外的其他元件，以完善或增加其功能。

通过本实用新型实施例提供的制作方法制作的模组结构，将无源器件设置在基底与芯片和金属柱所在膜层之间，可以实现无源器件与其他元件之间的三维堆叠，而不是平铺设置，减小了模组结构的面积，并且将芯片设置在金属柱之间，使芯片与金属柱构成嵌套结构，可以提高模组结构的空间利用率，有利于实现模组结构高度集成化的目的。

可选的，S30可以包括：

首先，在基底靠近无源器件的一侧形成第一介电层，第一介电层覆盖或包裹无源器件，第一介电层中形成有第一过孔，第一过孔中形成有第一导电材料。

然后，在第一介电层远离无源器件的一侧设置至少两个金属柱和至少一个芯片。

为了保证无源器件与金属柱和芯片不在同一膜层，实现三维立体堆叠，可以形成第一介电层，第一介电层可以使无源器件和金属柱或芯片之间绝缘，可以避免出现各元件之间因不必要的接触而导致的短路或漏电等情况发生。

可以理解的是，还可以在第一介电层上形成第一连接层，以便可以实现第一介电层覆盖的元件与其他元件之间的电连接。例如，当第一介电层只覆盖无源器件时，可以通过第一导电材料和第一连接层的配合，实现无源器件之间，无源器件与金属柱之间，无源器件与芯片之间，或者无源器件与金属柱和芯片之间等结构的电连接。考虑到实际电路情况，第一介电层还可以覆盖其他元件，则第一导电材料和第一连接层可以实现该元件与其他元件之间的电连接。

通过第一导电材料和第一连接层连接模组结构中的各个元件，可以避免焊球的出现，可以降低模组结构中的寄生电阻，提高电容或电感的品质因数，优化模组结构的性能。

可以理解的是，设置金属柱和芯片之后还可以形成第二介电层，第二介电层远离基底一侧的表面与金属柱远离基底一侧的表面平齐，或者第二介电层远离基底一侧的表面低于或高于金属柱远离基底一侧的表面。在第二介电层中形成有第二过孔，第二过孔中形成有第二导电材料。还可以在第二介电层上形成第二连接层，第二导电材料与第一连接层或第二连接层配合，可以实现各元件之间的电连接。

还可以在第二介电层远离基底的一侧形成第三介电层，第三介电层覆盖第二介电层。在第三介电层中也可以形成有第三过孔，第三过孔可以实现模组结构与其它结构(例如其他模组结构或芯片)之间的电连接。为了降低寄生电阻，第三过孔中可以形成有第三导电材料。

实施例三

本实施例为上述实施例的一种优选实例。本实施例三提供了一种根据上述模组结构的制作方法制作的模组结构。

图6是本实用新型实施例三提供的一种模组结构的制作方法的流程图。图7-图13是利用图6中提供的模组结构的制作方法制作模组结构时，模组结构各个状态的结构示意图。

示例性地，制作的模组结构中包括一个无源器件，多个金属柱，一个芯片，三层介电层，其中无源器件为电容，芯片中包括三个接口，三个接口均设置在芯片远离基底一侧的表面。则该模组结构的制作方法可以包括：

S100：提供基底。

S201：在基底上形成电容。

参见图8，可以通过沉积刻蚀的方式形成金属-绝缘体-金属(Metal-Insulator-Metal，MIM)电容，电容22可以用薄膜的方式实现。示例性地，可以先在基底上形成电容22的一个电极，再形成电容22的介电层，最后形成电容22的另一个电极的方式形成电容。其中电容22电极的大小及电容22中介电层的材质均可以根据实际需要进行调整，例如，靠近基板一侧的电容电极的面积大于远离基板一侧的电容电极的面积，电容22的介电层的材质为氮化硅等。

S202：在电容上形成第一介电层。

参见图9，可以通过沉积的方式在基底21和电容22上形成第一介电层23。可以通过激光或刻蚀的方式，在第一介电层23上形成第一过孔。可以通过重布线、沉积、电镀或曝光显影等方式，在形成的第一过孔及第一介电层上形成第一导电材料231和第一连接层，其中，第一导电材料231与电容22的电极电连接，以实现电容22与其他元件之间的电连接；第一连接层可以根据实际电路的需求形成，用于实现模组结构中各个元件之间的电连接，第一连接层可以包括连接金属柱的第一连接部，也可以包括用于实现其他元件之间电连接的其他导线。其中，使用第一连接层和第一导电材料实现模组结构中的各个元件的电连接，可以避免使用焊球，降低了模组结构中寄生电阻，实现优化模组结构的性能的目的。

S301：在第一介电层远离基底的一侧形成至少两个金属柱。

参见图10，可以在第一连接层中的需要形成金属柱24的端点处形成金属柱24，形成金属柱24的方式有很多，示例性地，可以通过电镀的方式形成金属柱24。

S302：在金属柱之间设置芯片。

参见图11，芯片25可以设置在金属柱24之间，即芯片25在基底21上的垂直投影与至少两个金属柱24在基底21上的垂直投影构成的线段或图形存在交叠区域。即，芯片25在金属柱24围成的区域之间，以实现芯片25和金属柱24的嵌套堆叠，减小模组结构的面积，提高模组结构的空间利用率。

需要说明的是，电容22在基底21上的垂直投影与金属柱24在基底上的垂直投影构成的线段或图形存在交叠区域；或电容22在基底21上的垂直投影与芯片25在基底21上的垂直投影存在交叠区域；或者电容22在基底21上的垂直投影与金属柱24在基底21上的垂直投影构成的线段或图形和芯片25在基底21上的垂直投影均存在交叠区域。即，芯片25和金属柱24围成区域与电容22在垂直方向上存在交叠，以实现模组结构中元件的三维立体堆叠，以便进一步减小模组结构的面积，使模组结构的空间利用率进一步提高。

考虑到芯片25与金属柱24之间存在高度差，可以在设置芯片25前，在芯片25下方设置支撑层26，以便芯片25上的接口与金属柱24远离基底21一侧的端面之间的垂直距离。

S303：在第一介电层远离基底的一侧形成第二介电层。

参见图12，可以通过沉积等方式形成第二介电层27，使第二介电层27覆盖芯片25和金属柱24，且第二介电层27远离基底21一侧的端面与金属柱24远离基底21一侧的端面平齐。

为了方便金属柱24和芯片25之间的电连接，可以在第二介电层27中形成第二过孔，在第二过孔中形成第二导电材料，还可以在第二介电层27远离基底21一侧的表面形成第二连接层。第二过孔可以与芯片中的接口对应设置，以便第二导电材料实现芯片25接口与第二连接层之间的电连接。第二连接层可以与金属柱24之间实现电连接。可以通过第一导电材料、第二导电材料、第一连接层以及第二连接层之间的相互配合，实现各膜层中元件之间的电连接。

S304：在第二介电层远离基底一侧形成第三介电层。

参见图13，第三介电层28用于防止模组结构中的元件与其他结构之间出现短路或漏电等情况发生。可以在第三介电层28中形成第三过孔，以便后续工艺中可以与其他结构连接。

本实用新型实施例三提供的模组结构，通过将无源器件设置在基底与芯片和金属柱所在膜层之间，实现了无源器件与其他元件之间的三维堆叠，而不是平铺设置，降低了模组结构的面积，并且将芯片设置在金属柱之间，使芯片与金属柱构成嵌套结构，提高了模组结构的空间利用率，有利于实现模组结构高度集成化的目的。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (8)

1.一种模组结构，其特征在于，包括：基底、至少一个无源器件、至少两个金属柱和至少一个芯片；

所述至少一个无源器件、至少两个金属柱和至少一个芯片位于所述基底的同一侧，所述至少一个无源器件位于所述基底与所述至少两个金属柱和所述至少一个芯片所在膜层之间；

所述至少一个芯片在所述基底上的垂直投影与所述至少两个金属柱在所述基底上的垂直投影构成的线段或图形存在交叠区域；

所述至少一个无源器件在所述基底上的垂直投影与所述至少两个金属柱在所述基底上的垂直投影构成的线段或图形存在交叠区域；和/或，所述至少一个无源器件在所述基底上的垂直投影与所述至少一个芯片在所述基底上的垂直投影存在交叠区域。

2.根据权利要求1所述的模组结构，其特征在于，单个所述金属柱形成电感或者至少部分所述金属柱之间相互电连接形成电感线圈。

3.根据权利要求1所述的模组结构，其特征在于，还包括：

第一介电层，所述第一介电层覆盖或包裹所述无源器件；

第二介电层，所述第二介电层位于所述第一介电层远离所述基底的一侧，所述第二介电层远离所述基底一侧的表面与所述金属柱远离所述基底一侧的表面平齐，或者所述第二介电层远离所述基底一侧的表面低于或高于所述金属柱远离所述基底一侧的表面；

第三介电层，所述第三介电层位于所述第二介电层远离所述基底的一侧，所述第三介电层覆盖所述第二介电层。

4.根据权利要求1所述的模组结构，其特征在于，所述无源器件包括电容、电阻或者电感之间的至少一种。

5.根据权利要求3所述的模组结构，其特征在于，还包括：

位于所述第一介电层远离所述基底一侧的第一连接层；

位于所述第二介电层远离所述基底一侧的第二连接层。

6.根据权利要求5所述的模组结构，其特征在于，所述第一介电层中形成有第一过孔，所述第一过孔中形成有第一导电材料，所述无源器件与所述金属柱和/或所述芯片通过所述第一导电材料及所述第一连接层电连接；

所述第二介电层中形成有第二过孔，所述第二过孔中形成有第二导电材料，所述金属柱与所述芯片通过所述第二导电材料及所述第二连接层电连接。

7.根据权利要求1所述的模组结构，其特征在于，所述芯片包括至少一个接口，所述接口位于所述芯片靠近所述基底一侧的表面或远离所述基底一侧的表面。

8.根据权利要求7所述的模组结构，其特征在于，所述接口位于所述芯片远离所述基底一侧的表面时，所述模组结构还包括：

支撑层，所述支撑层位于所述芯片与所述基底之间，用于减小所述接口与所述金属柱远离所述基底一侧的端面之间的垂直距离。