JP2018046051A - インダクタ部品およびインダクタ部品内蔵基板 - Google Patents

Abstract

【課題】回路設計の自由度を向上できるインダクタ部品を提供する。
【解決手段】インダクタ部品は、平面状に巻回されたスパイラル配線と、スパイラル配線が巻回された平面に対する法線方向両側からスパイラル配線を挟む位置にある第１磁性層および第２磁性層と、スパイラル配線から法線方向に延在し、第１磁性層または第２磁性層の内部を貫通する垂直配線とを有する。
【選択図】図１

Description

従来、インダクタ部品内蔵基板としては、特開２００４−３１９８７５号公報（特許文献１）に記載されたものがある。このインダクタ部品内蔵基板は、巻線構造のインダクタ部品と、インダクタ部品が埋め込まれた基板とを備える。該インダクタ部品の巻線のコイル径は基板の厚み方向と平行である。

また、特開２０１４−１９７５９０号公報（特許文献２）には、平面状に巻回されたスパイラル配線と、スパイラル配線が巻回された平面の法線方向両側からスパイラル配線を挟む位置にある第１磁性層および第２磁性層とを備えるインダクタ部品が記載されている。このインダクタ部品の外形は、直方体であり、上記法線方向と垂直な上面および下面と、上記法線方向と平行な４つの側面を有している。該インダクタは、表面実装型のチップ部品であり、スパイラル配線は、その外周端に接続された引出部（端子電極＋引出電極）を介して、外部電極に接続されている。引出部は上記側面から、外部電極は上記上面からそれぞれ外部に露出し、Ｌ字状の外部端子を構成している。

特開２００４−３１９８７５号公報 特開２０１４−１９７５９０号公報

インダクタ部品の小型・低背化に伴い、従来の表面実装だけでなく、ＳｉＰ(System in Package)技術やＰｏＰ(Package on Package)技術などを適用したインダクタ部品の３次元実装が検討されている。例えば、インダクタ部品を基板に埋め込むことにより、システム全体を小型・薄型化することができる。しかしながら、特許文献１のインダクタ内蔵基板では、インダクタ部品が巻線構造であることや、巻線のコイル径が基板の厚み方向と平行であることから、基板を薄くした場合に、インダクタ部品の特性を維持することが難しい。

そこで、特許文献２のインダクタ部品を、スパイラル配線が巻回された平面と基板の厚み方向とが直交するように基板に埋め込むことが考えられる。これにより、基板の薄型化によるインダクタ部品の特性への影響を小さくすることができる。

一方で、特許文献２のインダクタ部品は、表面実装を想定しており、３次元実装に対応した構成となっているとは言い難い。例えば、特許文献２のインダクタ部品では、スパイラル配線は、引出部により、一旦インダクタ部品の側面側（スパイラル配線が巻回された平面に沿った方向＝基板の主面方向）に引き出されてから外部端子に接続されている。これは、表面実装では、基板の配線パターンは基板の主面に沿って、側面側からインダクタ部品に接続されることを想定したものである。一方で、３次元実装ではインダクタ部品に対して上面側または下面側から基板の配線パターンが接続されるが、特許文献２のインダクタ部品のように、スパイラル配線が一旦側面側に引き出されていると、配線パターンは、一旦インダクタ部品の側面側に迂回してからスパイラル配線と接続することになり、不要な配線引き回しが発生する。

また、特許文献２のインダクタ部品のようにＬ字状の外部端子だけではなく、上面または下面のみから外部端子を露出させた底面電極型のインダクタ部品なども含めた表面実装型のインダクタ部品では、外部端子は、基本的に側面側に寄せて配置される。これは、表面実装では、インダクタ部品は基板にはんだ実装されるため、はんだの濡れ広がりによる電極間ショートを防ぐよう、なるべく外部端子間の間隔を広く取るためである。一方で、３次元実装においては、インダクタ部品と基板の配線パターンとの接続ははんだ実装とは限らない。よって、広い外部端子間の間隔は、不要な配線引き回しに繋がるおそれがある。

そこで、本開示の課題は、３次元実装にも対応することで、回路設計の自由度を向上できるインダクタ部品および該インダクタを備えるインダクタ内蔵基板を提供することにある。

前記課題を解決するため、本開示の一態様であるインダクタ部品は、
平面状に巻回されたスパイラル配線と、
前記スパイラル配線が巻回された平面に対する法線方向両側から前記スパイラル配線を挟む位置にある第１磁性層および第２磁性層と、
前記スパイラル配線から前記法線方向に延在し、前記第１磁性層または前記第２磁性層の内部を貫通する垂直配線と
を備える。
また、インダクタ部品の一実施形態では、前記第１磁性層と前記第２磁性層との間に配置され、前記スパイラル配線が埋め込まれた絶縁層をさらに備え、前記垂直配線は、前記スパイラル配線から前記法線方向に延在し、前記絶縁層の内部を貫通するビア導体と、前記ビア導体から前記法線方向に延在し、前記第１磁性層または前記第２磁性層の内部を貫通する柱状配線と、を含む。

ここで、「内部を貫通する」とは、延在方向（前記法線方向）からみたときに、貫通する物体（垂直配線、柱状配線、ビア導体）の周囲が貫通する対象（磁性層、絶縁層）に囲まれている状態をいい、延在方向からみたときに、貫通する物体の側面が貫通する対象から露出している状態は含まない。

前記インダクタ部品によれば、３次元実装にも対応し、回路設計の自由度を向上できる。

また、インダクタ部品の一実施形態では、前記垂直配線は、前記スパイラル配線を挟んだ前記法線方向の両側のそれぞれに位置する。

前記実施形態によれば、回路設計の自由度を一層向上できる。

また、インダクタ部品の一実施形態では、
前記スパイラル配線は、前記垂直配線と接続される接続部分を含み、
前記第１磁性層側の前記垂直配線と前記第２磁性層側の前記垂直配線は、前記スパイラル配線の共通の接続部分に、接続される。

前記実施形態によれば、回路設計の自由度を向上できる。

また、インダクタ部品の一実施形態では、前記第１磁性層または前記第２磁性層の表面に設けられ、前記スパイラル配線と電気的に接続されていない導電性のダミー端子をさらに備える。

前記実施形態によれば、放熱性が向上し、信頼性の高いインダクタ部品を提供できる。また、ダミー端子が接地されている場合、静電気が外部回路に伝搬することを抑制でき、ノイズによる誤作動などを防ぐことができる。また、インダクタ部品を表面実装する場合、ダミー端子をインダクタ部品の姿勢の安定に利用できる。

また、インダクタ部品の一実施形態では、前記垂直配線の前記第１磁性層または前記第２磁性層の表面から露出する端面には、防錆処理が施されていない。

前記実施形態によれば、基板に埋め込まれる場合などにおいて、薄型化を実現できる。

また、インダクタ部品の一実施形態では、
前記第１磁性層または前記第２磁性層の表面から露出する前記垂直配線の端面を覆う外部端子をさらに備え、
前記法線方向からみて、前記外部端子の面積は、前記垂直配線の面積よりも大きい。

前記実施形態によれば、インダクタ部品の実装信頼性が向上する。また、インダクタ部品を実装基板に埋め込む際、歩留まりを向上できる。

また、インダクタ部品の一実施形態では、前記外部端子の表面は、前記第１磁性層または前記第２磁性層の前記表面よりも、前記法線方向の外側に位置する。

前記実施形態によれば、例えば、インダクタ部品が基板に埋め込まれた場合に、基板の製造効率を向上できる。

また、インダクタ部品の一実施形態では、前記外部端子は、前記スパイラル配線を挟んだ前記法線方向の両側のそれぞれに位置する。

前記実施形態によれば、回路設計の自由度を向上できる。

また、インダクタ部品の一実施形態では、前記第１磁性層または前記第２磁性層の表面を覆い、前記垂直配線の端面の少なくとも一部を露出させる被覆膜をさらに備える。

前記実施形態によれば、インダクタ部品の信頼性や外部端子の配置の自由度を上げることができる。

また、インダクタ部品の一実施形態では、前記垂直配線の前記被覆膜から露出する端面は、前記法線方向からみて、該垂直配線と前記スパイラル配線との接触面に対してずれた位置にある。

前記実施形態によれば、外部端子の配置の自由度が向上する。

また、インダクタ部品の一実施形態では、前記第１磁性層の厚みは、前記第２磁性層の厚みと異なる。

前記実施形態によれば、回路設計の自由度を上げることができる。

また、インダクタ部品の一実施形態では、前記垂直配線は、前記第１磁性層および前記第２磁性層のうち厚みの厚い側の内部を貫通する。

前記実施形態によれば、外部回路へのノイズ伝播が抑制できる。

また、インダクタ部品の一実施形態では、
前記第１磁性層または前記第２磁性層の表面に設けられ、前記スパイラル配線と電気的に接続されていないダミー端子をさらに備え、
前記ダミー端子は、前記第１磁性層および前記第２磁性層のうちの厚みの薄い側の表面に、設けられている。

前記実施形態によれば、放熱効果を向上できる。

また、インダクタ部品の一実施形態では、前記スパイラル配線は、複数あり、前記複数個のスパイラル配線間を直列に接続する第２ビア導体をさらに備える。

前記実施形態によれば、インダクタンス値を向上できる。

また、インダクタ部品の一実施形態では、前記スパイラル配線は、第１スパイラル配線と第２スパイラル配線とを含み、前記第１スパイラル配線および前記第２スパイラル配線は、共通の前記垂直配線に電気的に接続されている。

前記実施形態によれば、配線引き回し量を低減できる。

また、インダクタ部品の一実施形態では、前記第１スパイラル配線と前記第２スパイラル配線は、前記法線方向に積層されている。

前記実施形態によれば、インダクタ部品の小型化が実現できる。

また、本開示の一態様に係るインダクタ部品内蔵基板は、
前記インダクタ部品と、
前記インダクタ部品が埋め込まれた基板と、
前記基板の主面に沿った方向に延在するパターン部と、前記基板の厚み方向に延在するビア部とを含む基板配線と
を備え、
前記基板配線は前記ビア部において、前記インダクタ部品と接続している。

前記インダクタ部品内蔵基板によれば、回路設計の自由度を向上できる。

また、インダクタ部品内蔵基板の一実施形態では、前記ビア部は、前記法線方向の一方側から前記インダクタ部品に接続する第１ビア部と、前記法線方向の他方側から前記インダクタ部品に接続する第２ビア部とを含む。

前記実施形態によれば、回路設計の自由度を向上できる。

また、インダクタ部品内蔵基板の一実施形態では、
前記スパイラル配線は、前記垂直配線と接続される接続部分を含み、
前記第１ビア部と、前記第２ビア部とは、前記スパイラル配線の共通の前記接続部分に電気的に接続される。

前記実施形態によれば、回路設計の自由度を向上できる。

また、インダクタ部品内蔵基板の一実施形態では、
前記インダクタ部品は、前記第１磁性層または前記第２磁性層の表面に設けられ、前記スパイラル配線と電気的に接続されていないダミー端子を有し、
前記ダミー端子は、前記基板配線に接続される。

前記実施形態によれば、放熱性を向上できる。

また、インダクタ部品内蔵基板の一実施形態では、前記ダミー端子は、前記基板配線の接地線に接続される。

前記実施形態によれば、静電気が外部回路に伝搬することを抑制でき、ノイズによる誤動作などを防ぐことができる。

本開示の一態様であるインダクタ部品およびインダクタ部品内蔵基板によれば、回路設計の自由度を向上できる。

第１実施形態に係るインダクタ部品を示す分解透視斜視図である。 第１実施形態に係るインダクタ部品を示す平面図である。 第１実施形態に係るインダクタ部品を示す断面図である。 第１実施形態に係るインダクタ部品の製法を説明する説明図である。 第１実施形態に係るインダクタ部品の製法を説明する説明図である。 第１実施形態に係るインダクタ部品の製法を説明する説明図である。 第１実施形態に係るインダクタ部品の製法を説明する説明図である。 第１実施形態に係るインダクタ部品の製法を説明する説明図である。 第１実施形態に係るインダクタ部品の製法を説明する説明図である。 第１実施形態に係るインダクタ部品の製法を説明する説明図である。 第１実施形態に係るインダクタ部品の製法を説明する説明図である。 第１実施形態に係るインダクタ部品の製法を説明する説明図である。 第１実施形態に係るインダクタ部品の製法を説明する説明図である。 第１実施形態に係るインダクタ部品の製法を説明する説明図である。 第１実施形態に係るインダクタ部品の製法を説明する説明図である。 第１実施形態に係るインダクタ部品の製法を説明する説明図である。 第２実施形態に係るインダクタ部品を示す透視平面図である。 第２実施形態に係るインダクタ部品を示す断面図である。 第３実施形態に係るインダクタ部品を示す透視斜視図である。 第３実施形態に係るインダクタ部品を示す断面図である。 第４実施形態に係るインダクタ部品を示す分解透視斜視図である。 第４実施形態に係るインダクタ部品を示す断面図である。 第４実施形態に係るインダクタ部品の製法を説明する説明図である。 第４実施形態に係るインダクタ部品の製法を説明する説明図である。 第４実施形態に係るインダクタ部品の製法を説明する説明図である。 第４実施形態に係るインダクタ部品の製法を説明する説明図である。 第４実施形態に係るインダクタ部品の製法を説明する説明図である。 第４実施形態に係るインダクタ部品の製法を説明する説明図である。 第４実施形態に係るインダクタ部品の製法を説明する説明図である。 第４実施形態に係るインダクタ部品の製法を説明する説明図である。 第４実施形態に係るインダクタ部品の製法を説明する説明図である。 第４実施形態に係るインダクタ部品の製法を説明する説明図である。 第４実施形態に係るインダクタ部品の製法を説明する説明図である。 第４実施形態に係るインダクタ部品の製法を説明する説明図である。 第５実施形態に係るインダクタ部品を示す分解透視斜視図である。 第５実施形態に係るインダクタ部品を示す断面図である。 インダクタ部品内蔵基板の一実施形態を示す断面図である。 ＬＣリップルフィルタを示す簡略構成図である。 一実施形態に係るインダクタ部品内蔵基板の製法を説明する説明図である。 一実施形態に係るインダクタ部品内蔵基板の製法を説明する説明図である。 一実施形態に係るインダクタ部品内蔵基板の製法を説明する説明図である。 一実施形態に係るインダクタ部品内蔵基板の製法を説明する説明図である。 一実施形態に係るインダクタ部品内蔵基板の製法を説明する説明図である。

以下、本開示の一態様を図示の実施の形態により詳細に説明する。

（第１実施形態）
（構成）
図１は、インダクタ部品の第１実施形態を示す分解透視斜視図である。図２は、インダクタ部品を示す透視平面図である。図３は、図２のＸ−Ｘ断面図である。

インダクタ部品１は、例えば、パソコン、ＤＶＤプレーヤー、デジカメ、ＴＶ、携帯電話、カーエレクトロニクスなどの電子機器に搭載され、例えば全体として直方体形状の部品である。ただし、インダクタ部品１の形状は、特に限定されず、円柱状や多角形柱状、円錐台形状、多角形錐台形状であってもよい。

図１から図３に示すように、インダクタ部品１は、磁性層１０と、絶縁層１５と、スパイラル配線２１，２２と、垂直配線５１〜５３と、外部端子４１〜４３と、ダミー端子４５と、被覆膜５０とを有する。

第１スパイラル配線２１は、導電性材料からなり、平面状に巻回されている。第１スパイラル配線２１が巻回された平面に対する法線方向を、図中、Ｚ方向（上下方向）とし、以下では、順Ｚ方向を上側、逆Ｚ方向を下側とする。なお、Ｚ方向は他の実施形態、実施例においても同様とする。第１スパイラル配線２１は、上側からみて、内周端２１ａから外周端２１ｂに向かって時計回り方向に渦巻状に巻回されている。第２スパイラル配線２２は、第１スパイラル配線２１と同様の構成であり、内周端２２ａから外周端２２ｂに向かって時計回り方向に渦巻状に巻回されている。第１スパイラル配線２１と第２スパイラル配線２２は、同一平面上に並列に配置されている。

磁性層１０は、磁性材料からなり、第１磁性層１１と、第２磁性層１２と、内磁路部１３と、外磁路部１４とによって構成される。第１磁性層１１および第２磁性層１２は、Ｚ方向（スパイラル配線２１，２２が巻回された平面に対する法線方向）両側からスパイラル配線２１，２２を挟む位置にある。具体的には、第１磁性層１１はスパイラル配線２１，２２の上側、第２磁性層１２はスパイラル配線２１，２２の下側に位置している。内磁路部１３、外磁路部１４は、図２に示すように、それぞれスパイラル配線２１，２２の内側、外側に配置され、かつ図３に示すように第１磁性層１１および第２磁性層１２に接続されている。このように、磁性層１０はスパイラル配線２１，２２に対して閉磁路を構成している。なお、図では、第１磁性層１１、第２磁性層１２、内磁路部１３、外磁路部１４は、区別して描かれているが、磁性層１０として一体化していてもよい。

絶縁層１５は、絶縁性材料からなり、第１磁性層１１と第２磁性層１２との間に配置され、該絶縁層１５には、第１スパイラル配線２１および第２スパイラル配線２２が埋め込まれている。なお、図１では、磁性層１０および絶縁層１５を透明にした図で示しているが、磁性層１０および絶縁層１５は透明、半透明、不透明のいずれであってもよいし、着色されていてもよい。

垂直配線５１〜５３は、導電性材料からなり、スパイラル配線２１，２２からＺ方向に延在し、第１磁性層１１または第２磁性層１２の内部を貫通している。垂直配線５１〜５３は、スパイラル配線２１，２２からＺ方向に延在し、絶縁層１５の内部を貫通するビア導体２５と、ビア導体２５からＺ方向に延在し、第１磁性層１１または第２磁性層１２の内部を貫通する柱状配線３１〜３３とを含む。

第１垂直配線５１は、第１スパイラル配線２１の内周端２１ａの上面から上側に延在するビア導体２５と、該ビア導体２５から上側に延在し、第１磁性層１１の内部を貫通する第１柱状配線３１とを含む。第２垂直配線５２および第３垂直配線５３は、第１スパイラル配線２１を挟んだＺ方向の両側のそれぞれに存在する。第２垂直配線５２は、第１スパイラル配線２１の外周端２１ｂの上面から上側に延在するビア導体２５と、該ビア導体２５から上側に延在し、第１磁性層１１の内部を貫通する第２柱状配線３２とを含む。第３垂直配線５３は、第１スパイラル配線２１の外周端２１ｂの下面から下側に延在するビア導体２５と、該ビア導体２５から下側に延在し、第２磁性層１２の内部を貫通する第３柱状配線３３とを含む。第２スパイラル配線２２側の垂直配線５１〜５３についても同様である。

外部端子４１〜４３は、導電性材料からなり、第１磁性層１１または第２磁性層１２の表面から露出する垂直配線５１〜５３の端面を覆っている。なお、「表面」とは、インダクタ部品１の外側を向く面であり、第１磁性層１１の表面は上面であり、第２磁性層１２の表面は下面である。第１外部端子４１は、第１磁性層１１の上面に設けられ、該上面から露出する垂直配線５１（第１柱状配線３１）の端面を覆っている。第２外部端子４２および第３外部端子４３は、第１スパイラル配線２１を挟んだＺ方向の両側のそれぞれに存在する。第２外部端子４２は、第１磁性層１１の上面に設けられ、該上面から露出する垂直配線５２（第２柱状配線３２）の端面を覆っている。第３外部端子４３は、第２磁性層１２の下面に設けられ、該下面から露出する垂直配線５３（第３柱状配線３３）の端面を覆っている。第２スパイラル配線２２側の外部端子４１〜４３についても同様である。

ダミー端子４５は、導電性材料からなり、第２磁性層１２の下面に、２つ設けられている。ダミー端子４５は、第１スパイラル配線２１および第２スパイラル配線２２と電気的に接続されていない。一方のダミー端子４５は、第１スパイラル配線２１の下側に重なるように、第２磁性層１２の下面に設けられている。他方のダミー端子４５は、第２スパイラル配線２２の下側に重なるように、第２磁性層１２の下面に設けられている。
外部端子４１〜４３およびダミー端子４５の少なくとも一方には、好ましくは、防錆処理が施されている。ここで、防錆処理とは、ＮｉおよびＡｕ、または、ＮｉおよびＳｎなどで被膜することである。これにより、はんだによる銅喰われや、錆びを抑制することができ、実装信頼性の高いインダクタ部品１を提供できる。

被覆膜５０は、絶縁性材料からなり、図３に示すように、第１磁性層１１の上面および第２磁性層１２の下面を覆い、垂直配線５１〜５３、外部端子４１〜４３およびダミー端子４５の端面を露出させている。なお、図１と図２では、被覆膜５０を省略して描いている。

前記インダクタ部品１によれば、垂直配線５１〜５３が、スパイラル配線２１，２２からＺ方向に延在し、第１磁性層１１または第２磁性層１２の内部を貫通する。より具体的には、垂直配線５１〜５３は、スパイラル配線２１，２２からＺ方向に延在し、絶縁層１５の内部を貫通するビア導体２５と、ビア導体２５からＺ方向に延在し、第１磁性層１１または第２磁性層１２の内部を貫通する柱状配線３１〜３３と、を含む。

すなわち、インダクタ部品１では、スパイラル配線２１，２２から直接Ｚ方向に配線が引き出されている。これは、スパイラル配線２１，２２が、インダクタ部品の上面側または下面側に最短距離で引き出されていることを意味し、基板配線がインダクタ部品１の上面側または下面側から接続される３次元実装において、不要な配線引き回しを低減できることを意味する。したがって、インダクタ部品１は、３次元実装に十分に対応できる構成を有しており、回路設計の自由度を向上できる。

また、インダクタ部品１では、スパイラル配線２１，２２から側面方向に配線が引き出されないため、Ｚ方向から見たインダクタ部品１の面積、すなわち実装面積の低減を実現することができる。したがって、インダクタ部品１は、表面実装および３次元実装のいずれにおいても求められる実装面積の低減も実現でき、回路設計の自由度を向上できる。

また、インダクタ部品１では、柱状配線３１〜３３は、磁性層１０の内部を貫通し、スパイラル配線２１，２２が巻回された平面に対して法線方向に延在する。この場合、柱状配線３１〜３３においては、電流はスパイラル配線２１，２２が巻回された平面に沿った方向に流れず、Ｚ方向に流れる。

ここで、インダクタ部品１のサイズが小さくなると、相対的に磁性層１０も小さくなるが、特に内磁路部１３では磁束密度が高くなり、磁気飽和しやすくなる。しかし、柱状配線３１〜３３に流れるＺ方向の電流による磁束は、内磁路部１３を通らないので、磁気飽和特性、すなわち直流重畳特性への影響を低減できる。一方で、従来技術のように、スパイラル配線から引出部によって側面側（スパイラル配線が巻回された平面に沿った方向側）に配線を引き出した場合は、引出部に流れる電流により発生する磁束の一部は内磁路部や外磁路部を通過してしまうため、磁気飽和特性、直流重畳特性への影響を避けることができない。

なお、柱状配線３１〜３３が第１磁性層１１または第２磁性層１２の内部を貫通するため、スパイラル配線２１，２２から配線を引き出す際に磁性層１０の開口箇所を小さくすることができ、容易に閉磁路構造を取ることができる。これにより、基板側へのノイズ伝播を抑制することができる。

さらに、インダクタ部品１では、垂直配線５１〜５３は、スパイラル配線２１，２２を挟んだＺ方向の両側のそれぞれに位置するので、スパイラル配線２１，２２を挟んだＺ方向の両側のそれぞれに配線を引き出すことができる。具体的には、例えば、インダクタ部品１では、外部端子４１〜４３は、スパイラル配線２１，２２を挟んだＺ方向の両側のそれぞれに位置する。この場合、例えば、インダクタ部品１の上下面側から基板配線が接続することができる３次元実装に対して、基板配線の接続方法の選択肢を広げることができ、好適となる。

なお、外部端子４１〜４３は、インダクタ部品１の必須構成ではなく、例えば、垂直配線５１〜５３（柱状配線３１〜３３）の第１磁性層１１または第２磁性層１２の表面（被覆膜５０）から露出する端面に直接基板配線を接続してもよい。また、この際、垂直配線５１〜５３の第１磁性層１１または第２磁性層１２の表面から露出する端面には、防錆処理が施されていなくてもよい。インダクタ部品１を基板に埋め込む際、インダクタ部品１を外気に触れさせないようにすれば、防錆処理を施さなくても接続信頼性が低下することがなく、また、防錆処理の被膜分、インダクタ部品１をさらに低背化することができる。また、垂直配線５１〜５３、外部端子４１〜４３は、スパイラル配線２１，２２からＺ方向の一方（上側または下側）のみに形成してもよい。

さらに、スパイラル配線２１，２２は磁性層１０に沿った平面状に巻回されているため、薄型化に対しても内磁路部１３を大きく取ることができ、磁気飽和特性の高い薄型のインダクタ部品１を提供できる。これに対して、従来のように巻線のコイル径が基板の厚み方向と平行であるインダクタ部品を用いると、インダクタ部品の更なる薄型化、すなわち基板の厚み方向の薄型化に対し、コイル径＝磁性層の面積が縮小する。これにより、磁気飽和特性が悪化して、インダクタへの十分な通電ができない。また、線径に限界のある巻線にてインダクタを形成しているため、そもそも基板埋込なども考慮した小型・薄型化が困難である。また、巻き線の一部を外部端子とし、実装基板とはんだ付けで電気的に接続するため、はんだの厚みにより薄型化が阻害される。また、マルチフェーズ電源対応のためのインダクタアレイ化が困難となる。

さらに、前記インダクタ部品１は、第１磁性層１１または第２磁性層１２の表面に設けられ、スパイラル配線２１，２２と電気的に接続されていない導電性のダミー端子４５を備える。ダミー端子４５は導電性であり、すなわち熱伝導率が高いため、放熱性が向上して、信頼性の高い（高環境耐性の）インダクタ部品１を提供できる。例えば、ダミー端子４５が、基板（埋め込み型の基板を含む）の基板配線に接続された場合は、ダミー端子４５から基板配線を通る放熱経路が構成されるため、さらに放熱性が向上する。

また、ダミー端子４５が接地されている場合、例えば、ダミー端子４５が、基板配線の接地線に接続されている場合、ダミー端子４５が静電シールドを構成することで、静電気が外部回路に伝搬することを抑制でき、ノイズによる誤動作などを防ぐことができる。

また、インダクタ部品１を表面実装する場合、ダミー端子４５をインダクタ部品１の姿勢の安定に利用できる。

さらに、インダクタ部品１は、図３に示すように、第１磁性層１１または第２磁性層１２の表面を覆い、垂直配線５１〜５３の端面を露出させる被覆膜５０を備えている。ここで、上記「露出」には、インダクタ部品１の外方への露出だけでなく、他の部材への露出も含めている。

具体的に述べると、第１磁性層１１の上面において、被覆膜５０は、外部端子４１，４２を除く領域を覆っている。第２磁性層１２の下面において、被覆膜５０は、外部端子４３およびダミー端子４５を除く領域を覆っている。このように、外部端子４１〜４３と接続する垂直配線５１〜５３の端面は、被覆膜５０から露出している。したがって、隣り合う外部端子４１，４２（垂直配線５１，５２）の間および外部端子４３（垂直配線５３）とダミー端子４５の間の絶縁を確実にとることができる。これにより、インダクタ部品１の耐圧性や耐環境性を確保することができる。また、被覆膜５０の形状によって、磁性層１０の表面に形成される外部端子４１〜４３やダミー端子４５の形成領域を任意に設定できるようになることから、実装時の自由度を上げることができるとともに、外部端子４１〜４３、ダミー端子４５を容易に形成できる。

なお、インダクタ部品１では、図３に示すように、外部端子４１〜４３の表面は、第１磁性層１１または第２磁性層１２の表面よりも、Ｚ方向の外側に位置する。具体的には、外部端子４１〜４３は、被覆膜５０に埋め込まれており、外部端子４１〜４３の表面は、第１磁性層１１または第２磁性層１２の表面と同一平面となっていない。このとき、磁性層１０の表面と外部端子４１〜４３の表面との位置関係を独立に設定することができ、外部端子４１〜４３の厚みの自由度を上げることができる。ダミー端子４５についても、外部端子４１〜４３と同様である。この構成によれば、インダクタ部品１における外部端子４１〜４３の表面の高さ位置を調整することができ、例えば、インダクタ部品１が基板に埋め込まれた際に、他の埋め込み部品の外部端子の高さ位置と合わせ込むことが可能となる。よって、インダクタ部品１を用いることにより、基板のビア形成時のレーザの焦点合わせ工程を合理化することができ、基板の製造効率を向上できる。

さらに、インダクタ部品１では、図２に示すように、Ｚ方向からみて、垂直配線５１〜５３（柱状配線３１〜３３）の端面を覆う外部端子４１〜４３の面積は、垂直配線５１〜５３（柱状配線３１〜３３）の面積よりも大きい。したがって、実装時の接合面積が大きくなり、インダクタ部品１の実装信頼性が向上する。また、基板に実装する時に基板配線とインダクタ部品１との接合位置について、アライメントマージンを確保することができ、実装信頼性を高めることができる。なお、このとき、柱状配線３１〜３３の体積に関わらず、実装信頼性を向上できるため、柱状配線３１〜３３のＺ方向から見た断面積を小さくすることにより、第１磁性層１１または第２磁性層１２の体積の減少を抑制し、インダクタ部品１の特性低下を抑制することができる。

また、インダクタ部品１では、図２、図３に示すように、スパイラル配線２１，２２は、垂直配線５１〜５３（ビア導体２５）と接続される接続部分２１０を含み、第１磁性層１１側の垂直配線５２と第２磁性層１２側の垂直配線５３は、スパイラル配線２１，２２の共通の接続部分２１０に、接続される。したがって、垂直配線５２と垂直配線５３とがスパイラル配線２１，２２における電気回路上の同じ位置（接続部分２１０）に接続され、接続部分２１０に対して、インダクタ部品１の上面側、下面側のどちらからも基板配線が接続することが可能となる。

スパイラル配線２１，２２、垂直配線５１〜５３（ビア導体２５、柱状配線３１〜３３）、外部端子４１〜４３およびダミー端子４５は、好ましくは、銅を主体とする材料により構成されている。これにより、安価で低抵抗なインダクタ部品１を提供できる。また、銅を主体とすることで、スパイラル配線２１，２２、垂直配線５１〜５３、外部端子４１〜４３およびダミー端子４５間の接合力や導電性の向上を図ることもできる。

なお、磁性層１０について、第１磁性層１１の厚みは、第２磁性層１２の厚みと異なっていてもよい。この場合、第１磁性層１１側と第２磁性層１２側とで、スパイラル配線２１，２２からの放熱性やノイズ伝播性を変えることができ、インダクタ部品１の設計自由度を上げることができる。また、このとき、垂直配線５１〜５３は、第１磁性層１１および第２磁性層１２のうち、厚みの厚い側の内部を貫通する構成であってもよい。これにより、インダクタ部品１の基板への実装後、垂直配線５１〜５３を介して接続された基板の外部回路とスパイラル配線２１，２２との間に、厚みの厚い磁性層を配置でき、外部回路へのノイズ伝播が抑制できる。また、第１磁性層１１の厚みが第２磁性層１２の厚みと異なる場合に、ダミー端子４５は、第１磁性層１１および第２磁性層１２のうち、厚みの薄い側の表面に、設けられていてもよい。これにより、放熱効果を向上できる。

ただし、インダクタ部品１では、第１磁性層１１の厚みと第２磁性層１２の厚みが略同じであってもよい。この場合、インダクタの磁気抵抗を最も下げることができるので、インダクタンス値を高くできる。

なお、インダクタ部品１では、第１磁性層１１と第２磁性層１２との間に配置され、スパイラル配線２１，２２が埋め込まれた絶縁層１５を備える。これにより、インダクタ部品１では、配線間のスペースが非常に狭い場合であっても、配線間において金属磁性体などの磁性材料を介した電気的な短絡経路ができる可能性を除くことができるので信頼性の高いインダクタ部品を提供することができる。ただし、絶縁層１５が、磁性材料からなることで、磁性層１０の一部となっていてもよい。絶縁層１５が磁性層１０の一部である場合は、同じチップサイズで考えると、磁性層１０のボリュームが増えることから、インダクタンス値を高くすることができる。なお、この場合、垂直配線５１〜５３は、ビア導体２５と柱状配線３１〜３３とが一体化され、区別されない構成であってもよい。

インダクタ部品１は、同一平面上に巻回された２つのスパイラル配線２１，２２を備えるが、この構成に限られず、１つのスパイラル配線２１，２２のみを備えていてもよいし、３つ以上のスパイラル配線が配置されていてもよい。

ただし、インダクタ部品１では外部端子４１〜４３の形成自由度が高いため、外部端子の数が多いインダクタ部品において、その効果はより一層顕著となる。

（実施例）
次に、インダクタ部品１の実施例について説明する。

スパイラル配線２１，２２、垂直配線５１〜５３（ビア導体２５、柱状配線３１〜３３）、外部端子４１〜４３、ダミー端子４５は、例えばＣｕ、Ａｇ、Ａｕなどの低抵抗な金属によって構成される。好ましくは、ＳＡＰ（Semi Additive Process；セミアディティブ工法）によって形成される銅めっきを用いることで、低抵抗でかつ狭ピッチなスパイラル配線２１，２２を安価に形成できる。なお、スパイラル配線２１，２２、垂直配線５１〜５３、外部端子４１〜４３、ダミー端子４５は、ＳＡＰ以外のめっき工法、スパッタリング法や蒸着法、塗布法などで形成してもよい。

本実施例においては、スパイラル配線２１，２２、垂直配線５１〜５３は、ＳＡＰによる銅めっきで形成され、外部端子４１〜４３及びダミー端子４５は、無電解Ｃｕめっきで形成される。なお、スパイラル配線２１，２２、垂直配線５１〜５３（ビア導体２５、柱状配線３１〜３３）、外部端子４１〜４３、ダミー端子４５を全て同じ工法で形成してもよい。

磁性層１０（第１磁性層１１、第２磁性層１２、内磁路部１３および外磁路部１４）は、例えば、磁性材料の粉末を含有する樹脂からなり、好ましくは、略球形の金属磁性材料を含む。したがって、磁性材料の磁路の充填性を良くできる。これにより、磁路を小さくでき、小型なインダクタ部品１を提供することができる。ただし、磁性層は、フェライトなどの磁性材料の粉末を含有する樹脂であってもよいし、フェライト基板や磁性材料のグリーンシートを焼結したものであってもよい。
本実施例においては、磁性層１０を構成する樹脂は、例えば、エポキシ系樹脂、ビスマレイミド、液晶ポリマ、ポリイミドからなる有機絶縁材料である。また、磁性層１０の磁性材料の粉末は、平均粒径５μｍ以下の金属磁性体である。金属磁性体は、例えば、ＦｅＳｉＣｒなどのＦｅＳｉ系合金、ＦｅＣｏ系合金、ＮｉＦeなどのＦｅ系合金、または、それらのアモルファス合金である。磁性材料の含有率は、好ましくは、磁性層１０全体に対して５０vol％以上８５vol％以下である。

上記のように、平均粒径が５μｍ以下と粒径の小さい磁性材料を使うことで、金属磁性体に発生する渦電流を抑制することができ、数十ＭＨｚといった高周波でも損失の小さいインダクタ部品１を得ることができる。

また、Ｆｅ系の磁性材料を使うことで、フェライトなどよりも大きな磁気飽和特性を得ることができる。

また、磁性材料の充填量を５０vol％以上にすることで透磁率を高くすることができ、所望のインダクタンス値の取得に必要なスパイラル配線のターン数を低減できるため、直流抵抗と近接効果による高周波でのロスを低減できる。さらに、充填量が８５vol％以下の場合、磁性材料に対して有機絶縁樹脂のボリュームが十分大きく、磁性材料の流動性を確保できるため、充填性が向上し、実効透磁率や、磁性材料自体の強度を向上できる。

本実施例においては、被覆膜５０は、ポリイミド、フェノール、エポキシ樹脂などの有機絶縁樹脂からなる感光性レジストやソルダーレジストで形成されている。

また、外部端子４１〜４３およびダミー端子４５の表面に施される防錆処理は、Ｎｉ、Ａｕ、Ｓｎなどのめっきである。

絶縁層１５は、本実施例では、例えば、平均粒径０．５μｍ以下のＳｉＯ_２フィラーを含有する樹脂からなる。ただし、絶縁層１５において、フィラーは必須構成ではない。

本実施例において、スパイラル配線２１，２２の配線幅は５０μｍ、配線間スペースは１０μｍ、配線厚みは４５μｍである。

なお、配線間スペースは２０μｍ以下３μｍ以上が好ましい。配線間スペースを２０μｍ以下にすることで配線幅を大きくとることができるので、直流抵抗を下げることができる。配線間スペースを３μｍ以上にすることで配線間の絶縁性が十分に保てる。

また、配線厚みは４０μｍ以上１２０μｍ以下が好ましい。配線厚みを４０μｍ以上にすることで直流抵抗を十分に下げることができる。配線厚みを１２０μｍ以下にすることで配線アスペクトを極端に大きくすることがなくなり、プロセスばらつきを抑制することができる。

スパイラル配線２１，２２と第１磁性層１１との間、スパイラル配線２１，２２と第２磁性層１２との間にある絶縁層１５の厚みは１０μｍであり、内磁路部１３とスパイラル配線２１，２２との間にある絶縁層１５の厚みは、３５μｍである。

なお、スパイラル配線２１，２２と第１磁性層１１、第２磁性層１２との間にある絶縁層１５の幅は３μｍ以上２０μｍ以下が好ましい。３μｍ以上距離をとることでスパイラル配線２１，２２と第１磁性層１１、第２磁性層１２が接触することを確実に防ぐことができ、２０μｍ以下にすることでインダクタ部品１の薄型化が実現できる。

内磁路部１３とスパイラル配線２１，２２との間にある絶縁層１５の幅は３μｍ以上４５μｍ以下が好ましい。３μｍ以上距離をとることでスパイラル配線２１，２２と内磁路部１３が接触することを確実に防ぐことができ、４５μｍ以下にすることで内磁路部１３あるいは外磁路部１４を広くとることができるので磁気飽和特性を向上し、インダクタンス値を高くとることができる。

スパイラル配線２１，２２のターン数は本実施形態では、２．５ターンである。ターン数は５ターン以下が好ましい。ターン数が５ターン以下であれば５０ＭHzから１５０ＭＨｚといった高周波スイッチング動作に対して近接効果のロスを小さくすることできる。

第１磁性層１１、第２磁性層１２の厚みは、本実施形態では、それぞれ２０μｍである。第１、第２磁性層１１，１２の厚みは１０μｍ以上１００μｍ以下が好ましい。第１、第２磁性層１１，１２の厚みが薄すぎると第１、第２磁性層１１，１２の研削時にプロセスばらつきによりスパイラル配線２１，２２が露出してしまう恐れがある。また、第１、第２磁性層１１，１２に含まれる磁性材料の平均粒径に対して、第１、第２磁性層１１，１２の厚みが薄いと脱粒による実効透磁率の低下が大きい。第１、第２磁性層１１，１２の厚みを１００μｍ以下にするとインダクタ部品の薄膜化が実現できる。

防錆処理を含めた外部端子４１〜４３およびダミー端子４５の厚みは、無電解銅めっき厚５μｍ、Ｎｉめっき厚５μｍ、Ａｕめっき厚０．１μｍである。また、被覆膜５０の厚みは１０μｍである。これらの厚みも適便チップ厚みと実装信頼性の観点から厚み、大きさが選択されてよい。

以上より、本実施例によると、チップサイズ１０１０（１．０ｍｍ ｘ １．０ｍｍ）、厚み０．１２５ｍｍでありながら、内磁路部１３を比較的大きくとれることから（本実施例における内磁路部１３の短辺は０．１２ｍｍであり金属磁性体の粒径より十分に大きい）、磁気飽和特性が高い薄型インダクタを提供することができる。

（製造方法）
次に、インダクタ部品１の製造方法について説明する。

図４Ａに示すようにダミーコア基板６１を準備する。ダミーコア基板６１の両面には基板銅箔を有する。本実施形態では、ダミーコア基板６１はガラスエポキシ基板である。ダミーコア基板６１の厚みは、インダクタ部品の厚みに影響を与えないため、加工上のそりなどの理由から適便取り扱いやすい厚さのものを用いればよい。

次に、基板銅箔の面上に銅箔６２を接着する。銅箔６２は基板銅箔の円滑面に接着される。このため、銅箔６２と基板銅箔の接着力を弱くすることでき、後工程において、ダミーコア基板６１を銅箔６２から容易に剥がすことができる。好ましくはダミーコア基板６１とダミー金属層（銅箔６２）を接着する接着剤は、低粘着剤とする。また、ダミーコア基板６１と銅箔６２の接着力を弱くするために、ダミーコア基板６１と銅箔６２の接着面を光沢面とすることが望ましい。

その後、銅箔６２上に絶縁層６３を積層する。このとき絶縁層６３は、真空ラミネータやプレス機などにより、熱圧着し、熱硬化する。

図４Ｂに示すように、絶縁層６３をレーザ加工などにより開口部６３ａを形成する。そして、図４Ｃに示すように、絶縁層６３上にダミー銅６４ａとスパイラル配線６４ｂを形成する。詳しくは、絶縁層６３上に無電解めっきやスパッタリング、蒸着などによりＳＡＰのための給電膜（図示せず）を形成する。給電膜の形成後、給電膜上に感光性のレジストを塗布や貼りつけ、フォトリソグラフィによって配線パターンとなる箇所に感光性レジストの開口部を形成する。その後、ダミー銅６４ａ、スパイラル配線６４ｂに相当するメタル配線を感光性レジスト層の開口部に形成する。メタル配線形成後、感光性レジストを薬液により剥離除去し、給電膜をエッチング除去する。その後、さらにこのメタル配線を給電部として、追加の銅電解めっきを施すことで狭スペースな配線を得る。また、ＳＡＰにより図４Ｂに形成された開口部６３ａには銅が充填される。

そして、図４Ｄに示すように、ダミー銅６４ａ、スパイラル配線６４ｂを絶縁層６５で覆う。絶縁層６５は真空ラミネータやプレス機などにより、熱圧着し、熱硬化する。

次に、図４Ｅに示すように、レーザ加工などにより絶縁層６５に開口部６５ａを形成する。

その後、ダミーコア基板６１を銅箔６２から剥がす。そして、銅箔６２をエッチングなどにより取り除き、ダミー銅６４ａをエッチングなどにより取り除いて、図４Ｆに示すように、内磁路部１３に対応する孔部６６ａと外磁路部１４に対応する孔部６６ｂを形成する。

その後、図４Ｇに示すように、絶縁層開口部６７ａをレーザ加工などにより形成する。そして、図４Ｈに示すように、ＳＡＰにより絶縁層開口部６７ａを銅により充填し、絶縁層６７上に柱状配線６８を形成する。

次に、図４Ｉに示すように、磁性材料（磁性層）６９によりスパイラル配線、絶縁層、柱状配線を覆って、インダクタ基板を形成する。磁性材料６９は、真空ラミネータやプレス機などにより、熱圧着し、熱硬化する。このとき、磁性材料６９は、孔部６６ａ，６６ｂにも充填される。

そして、図４Ｊに示すように、インダクタ基板の上下の磁性材料６９を研削工法により薄層化する。このとき、柱状配線６８の一部を露出されることで、磁性材料６９の同一平面上に柱状配線６８の露出部が形成される。このとき、インダクタンス値が得られるのに十分な厚みまで磁性材料６９を研削することで、インダクタ部品の薄型化を図ることができる。

その後、図４Ｋに示すように、印刷工法により磁性体表面に絶縁樹脂（被覆膜）７０を形成する。ここで、絶縁樹脂７０の開口部７０ａを、外部端子の形成部分とする。本実施例では、印刷工法を用いたが、フォトリソグラフィ法によって開口部７０ａを形成してもよい。

次に、図４Ｌに示すように、無電解銅めっきや、ＮｉおよびＡｕなどのめっき被膜し、外部端子７１ａやダミー端子７１ｂを形成し、図４Ｍに示すように、破線部Ｌにてダイシングにより個片化し、図３のインダクタ部品を得る。なお、図４Ｂ以降、記載を省略したが、ダミーコア基板６１の両面にインダクタ基板を形成してもよい。これにより、高い生産性を得ることができる。

（第２実施形態）
（構成）
図５Ａは、インダクタ部品の第２実施形態を示す透視平面図である。図５Ｂは、図５ＡのＸ−Ｘ断面図である。第２実施形態は、第１実施形態とは、第１垂直配線（第１柱状配線）の構成が相違する。この相違する構成を以下に説明する。なお、第２実施形態において、第１実施形態と同一の符号は、第１実施形態と同じ構成であるため、その説明を省略する。

図５Ａと図５Ｂに示すように、インダクタ部品１Ａは、インダクタ部品１と同様に、スパイラル配線２１，２２からＺ方向に延伸し、第１磁性層１１または第２磁性層１２の内部を貫通する垂直配線５１Ａ，５２，５３を備える。一方、インダクタ部品１Ａにおいて、第１スパイラル配線２１の接続部分２１０と第１外部端子４１とは、共通の第１垂直配線５１Ａに接続されている。ここで、第１垂直配線５１Ａが含む第１柱状配線３１Ａは、Ｚ方向に延在しつつ、ビア導体２５との接触面から、Ｚ方向に直交する方向にも延在した形状を有している。すなわち、Ｚ方向からみて、第１垂直配線５１Ａの被覆膜５０から露出する端面（第１柱状配線３１Ａと第１外部端子４１との接触面）Ｚ１は、第１垂直配線５１Ａと第１スパイラル配線２１との接触面（ビア導体２５と接続部分２１０との接触面）Ｚ２に対してずれた位置にある。なお、Ｚ方向からみて、端面Ｚ１が接触面Ｚ２に対してずれた位置にある、とは、Ｚ方向からみて、端面Ｚ１と接触面Ｚ２とが完全に重なる場合を除いた位置関係を指し、端面Ｚ１と接触面Ｚ２とは、互いに一部が重なっていてもよく、まったく重なっていなくてもよい。

したがって、インダクタ部品１Ａでは、Ｚ方向に延在しつつＺ方向に直交する方向にも延在する第１柱状配線３１Ａにより、ビア導体２５のスパイラル配線２１の接続部分２１０との接触面とは独立して、第１外部端子４１の位置を自由に設定できる。具体的に述べると、ビア導体２５が内周端２１ａと接続されているとき、インダクタ部品１Ａの厚みを厚くすることなく、第１外部端子４１の位置を、インダクタ部品１Ａの中心に対して、第２外部端子４２と対称に配置することができ、実装信頼性を向上できる。なお、上記説明から分かるように、第１垂直配線５１Ａにおいて、スパイラル配線２１との接触面とは独立して、被覆膜５０から露出する端面の位置を自由に設定できるため、インダクタ部品１Ａにおいて、ビア導体２５、第１外部端子４１は必須構成ではない。また、上記では、第１スパイラル配線２１側のみについて説明したが、第２スパイラル配線２２側についても同様である。

特に、ターン数が０．５周より多い奇数層のスパイラル配線２１，２２の直列接続によって構成されるインダクタの場合、インダクタの一方の端部は外側にあり、もう一方の端部はスパイラル配線の内側に配置される。また、ターン数が増えるとインダクタの最内周部に設置される端部はチップ中心に寄ることになる。その状態でインダクタの内周端部直上に第１外部端子４１を形成すると、他の外部端子４２，４３との間の距離が狭くなりすぎ、耐圧性の低下、実装時のショート、実装時のチップ傾きなどの問題が生じる。

一方、スパイラル配線２１，２２上に再度配線層を形成し、第１外部端子４１までの配線を引き回した場合、配線形成工程が追加されることによるコスト増加や、配線厚みが追加されることにより、チップ薄膜化に対する阻害要因となる。

そこで、第１柱状配線４１ＡをＺ方向と直交する方向に延在させることで、配線加工工程及びチップ厚みを増やすことなく、ターン数に寄らず、第１外部端子４１をチップ外側に配置でき、自由に外部端子４１〜４３を形成することができる。

また、第１柱状配線３１Ａの第１磁性層１１の表面に露出した端面のうち、第１外部端子４１と接触していない部分は被覆膜５０に覆われることで絶縁性が確保される。

また、第１柱状配線３１ＡのＺ方向に直交して延在する方向は、スパイラル配線２１，２２により発生する磁束を妨げない方向であることが好ましい。スパイラル配線２１，２２により発生する磁束を妨げない方向とは、すなわちスパイラル配線２１，２２のターン数が実質的に減らないようになる方向である。こうすることで、磁性層の材料のボリュームが減少することによるインダクタンス値の低下を押さえることができる。

具体的には、例えば、例えば、図５Ａでは、スパイラル配線２１は、外周端２１ｂから時計回りに巻回され、接続部分２１０（内周端２１ａ）では図５Ａの紙面右上に向かっており、第１柱状配線３１Ａは、接続部分２１０から、さらに紙面右上に延在している。この場合、第１柱状配線３１Ａを流れる電流により発生する磁束は、スパイラル配線２１，２２に流れる電流により発生する磁束を打ち消さず、インダクタンス値の低下は発生しない。一方、図５Ａに示す、第１柱状配線３１Ａを第１スパイラル配線２１の接続部分２１０を基点に時計周りに９０度回転させた場合、同じように外部端子４１に接続できるがターン数としてはスパイラル配線２１に対して逆巻きになる。したがって、第１柱状配線３１Ａに流れる電流により発生する磁束は、スパイラル配線２１に流れる電流により発生する磁束を打ち消し、インダクタンス値が減少する。

（実施例）
次に、インダクタ部品１Ａの実施例について説明する。

本実施例におけるチップサイズは、１０１０（１．０ｍｍ ｘ １．０ｍｍ）、厚み０．１２５ｍｍであり、スパイラル配線Ｌ／Ｓ／ｔ＝５０／１０／４５μｍ、ターン数は２．５ターンである。

なお、スパイラル配線２１，２２の接続部分２１０，２２０の外径は、ビア導体２５の外径よりも２０μｍ以上大きい。こうすることで、レーザ加工時のアライメントズレによりビアホールの踏み外しを抑制することができる。また、柱状配線３１ＡはＺ方向に延在しており、かつ外部端子と接触する程度まで柱状配線幅が大きい。ここで、柱状配線３１Ａの幅は、スパイラル配線２１，２２が形成される平面方向に沿った幅と定義している。

（第３実施形態）
（構成）
図６Ａは、インダクタ部品の第３実施形態を示す透視斜視図である。図６Ｂは、図６ＡのＸ−Ｘ断面図である。第３実施形態は、第１実施形態とは、スパイラル配線の構成が相違する。この相違する構成を以下に説明する。なお、第３実施形態において、他の実施形態と同一の符号は、第１実施形態と同じ構成であるため、その説明を省略する。

図６Ａと図６Ｂに示すように、インダクタ部品１Ｂは、インダクタ部品１と同様に、スパイラル配線２１Ｂ〜２４ＢからＺ方向に延伸し、第１磁性層１１または第２磁性層１２の内部を貫通する垂直配線５１，５２を備える。一方、インダクタ部品１Ｂにおいて、第１スパイラル配線２１Ｂ、第２スパイラル配線２２Ｂ、第３スパイラル配線２３Ｂおよび第４スパイラル配線２４Ｂは、Ｚ方向から見たときに、半楕円形の弧状である。すなわち、第１〜第４スパイラル配線２１Ｂ〜２４Ｂは、約半周分巻回された曲線状の配線である。また、スパイラル配線２１Ｂ〜２４Ｂは、中間部分で直線部を含んでいる。このように、本開示において、「平面状に巻回されたスパイラル配線」とは、平面状に形成された曲線（２次元曲線）であって、ターン数が１周未満の曲線であってもよく、一部直線部を有していてもよい。

第１、第４スパイラル配線２１Ｂ，２４Ｂは、その両端が外側に位置する第１垂直配線５１および第２垂直配線５２に接続され、第１垂直配線５１および第２垂直配線５２からインダクタ部品１Ｂの中心側に向かって孤を描く曲線状である。

第２、第３スパイラル配線２２Ｂ，２３Ｂは、その両端が内側に位置する第１垂直配線５１（ビア導体２５、第１柱状配線３１）および第２垂直配線５２（ビア導体２５、第２柱状配線３２）に接続され、第１垂直配線５１および第２垂直配線５２からインダクタ部品１Ｂの縁側に向かって孤を描く曲線状である。

ここで、第１〜第４スパイラル配線２１Ｂ〜２４Ｂのそれぞれにおいて、スパイラル配線２１Ｂ〜２４Ｂが描く曲線と、スパイラル配線２１Ｂ〜２４Ｂの両端を結んだ直線とに囲まれる範囲を内径部分とする。このとき、Ｚ方向からみて、いずれのスパイラル配線２１Ｂ〜２４Ｂについても、その内径部分同士は重ならない。

一方、第１、第２スパイラル配線２１Ｂ，２２Ｂはお互いに近接している。すなわち、第１スパイラル配線２１Ｂで発生した磁束は、近接する第２スパイラル配線２２Ｂの周囲を回り込み、第２スパイラル配線２２Ｂで発生した磁束は、近接する第１スパイラル配線２１Ｂの周囲を回り込む。これは、互いに近接している第３、第４スパイラル配線２３Ｂ，２４Ｂでも同様である。したがって、第１スパイラル配線２１Ｂと第２スパイラル配線２２Ｂとの磁気結合、第３スパイラル配線２３Ｂと第４スパイラル配線２４Ｂとの磁気結合は強くなる。

なお、第１、第２スパイラル配線２１Ｂ，２２Ｂにおいて、同じ側にある一端からその反対側にある他端に向かって同時に電流が流れた場合、互いの磁束は強めあう。これは、第１スパイラル配線２１Ｂと第２スパイラル配線２２Ｂの同じ側にある各一端を共にパルス信号の入力側、その反対側にある各他端を共にパルス信号の出力側とした場合に、第１スパイラル配線２１Ｂと第２スパイラル配線２２Ｂとは正結合されていることを意味する。一方、例えば、第１スパイラル配線２１Ｂと第２スパイラル配線２２Ｂの一方のスパイラル配線では一端側を入力、他端側を出力とし、他方のスパイラル配線では一端側を出力、他端側を入力とすれば、第１スパイラル配線２１Ｂと第２スパイラル配線２２Ｂとは負結合されている状態とできる。これは第３、第４スパイラル配線２３Ｂ，２４Ｂについても同様である。

第１、第３スパイラル配線２１Ｂ，２３Ｂの一端側に接続された第１垂直配線５１、および、第２、第４スパイラル配線２２Ｂ，２４Ｂの他端側に接続された第２垂直配線５２は、それぞれ、第１磁性層１１の内部を貫通し、上面において露出する。また、第１、第３スパイラル配線２１Ｂ，２３Ｂの他端側に接続された第２垂直配線５２、および、第２、第４スパイラル配線２２Ｂ，２４Ｂの一端側に接続された第１垂直配線５１は、それぞれ、第２磁性層１２の内部を貫通し、下面において露出する。

この構成によれば、例えば、インダクタ部品１Ｂを基板に埋め込むとともに、第１磁性層１１の上面側にパルス信号の入力ラインを配置し、第２磁性層１２の下面側にパルス信号の出力ラインを配置することにより、第１、第２スパイラル配線２１Ｂ，２２Ｂの組、第３、第４スパイラル配線２３Ｂ，２４Ｂの組のそれぞれをより容易に負結合させることができる。

なお、インダクタ部品１Ｂでは、スパイラル配線２１Ｂ〜２４Ｂの垂直配線５１，５２との接続位置からチップの外側に向かってさらに配線が伸びているが、これはＳＡＰにて銅配線を形成後、追加銅電解めっきを行う際の給電配線と接続される配線である。この給電配線によりＳＡＰの給電膜を除去した後で合っても、追加銅電解めっきを容易に行うことができ、配線間距離を狭くすることができる。また、ＳＡＰ形成後に追加銅電極めっきを行うことで、第１、第２スパイラル配線２１Ｂ，２２Ｂの配線間距離および第３、第４スパイラル配線２３Ｂ，２４Ｂの配線間距離を狭くでき、高い磁気結合を得ることができる。

（実施例）
次に、インダクタ部品１Ｂの実施例について説明する。

本実施例におけるチップサイズは、２０１２５（２．０ｍｍ ｘ １．２５ｍｍ）、厚み０．２８５ｍｍであり、スパイラル配線Ｌ／Ｓ／ｔ＝５０／１０／４５μｍ、磁性層の厚みはそれぞれ上下で１００μｍである。スパイラル配線のターン数は、０．５ターン以下である。

本実施例では、第１スパイラル配線２１Ｂ及び第２スパイラル配線２２Ｂ、または、第３スパイラル配線２３Ｂ及び第４スパイラル配線２４Ｂの最小配線間距離は、１０μｍである。第２スパイラル配線２２Ｂと第３スパイラル配線２３Ｂの配線間距離は、これよりも大きい。こうすることで、第１スパイラル配線２１Ｂ及び第２スパイラル配線２２Ｂ、第３スパイラル配線２３Ｂ及び第４スパイラル配線２４Ｂの磁気結合を強くとることできる。本実施例においては第１スパイラル配線２１Ｂ及び第２スパイラル配線２２Ｂ、第３スパイラル配線２３Ｂ及び第４スパイラル配線２４Ｂの磁気結合は第２スパイラル配線２２Ｂ及び第３スパイラル配線２３Ｂの磁気結合の４倍以上である。

（第４実施形態）
（構成）
図７Ａは、インダクタ部品の第４実施形態を示す分解透視斜視図である。図７Ｂは、インダクタ部品の断面図である。第４実施形態は、第１実施形態とは、スパイラル配線の構成が相違する。この相違する構成を以下に説明する。なお、第４実施形態において、他の実施形態と同一の符号は、第１実施形態と同じ構成であるため、その説明を省略する。

図７Ａと図７Ｂに示すように、インダクタ部品１Ｃは、インダクタ部品１と同様に、スパイラル配線２１〜２４からＺ方向に延伸し、第１磁性層１１または第２磁性層１２の内部を貫通する垂直配線５１〜５３を備える。図７Ａでは、図７Ｂの内磁路部１３および外磁路部１４を省略して描いている。

一方、インダクタ部品１Ｃでは、スパイラル配線は第１スパイラル配線２１と第２スパイラル配線２２の複数あり、第１スパイラル配線２１と第２スパイラル配線２２との間を直列に接続する第２ビア導体２７さらに備える。具体的に述べると、第１スパイラル配線２１と第２スパイラル配線２２は、Ｚ方向に積層されている。第１スパイラル配線２１は、上側からみて、外周端２１ｂから内周端２１ａに向かって反時計回り方向に渦巻状に巻回されている。第２スパイラル配線２２は、上側からみて、内周端２２ａから外周端２２ｂに向かって反時計回り方向に渦巻状に巻回されている。

第１スパイラル配線２１の外周端２１ｂは、その外周端２１ｂの上側の第１垂直配線５１（ビア導体２５および第１柱状配線３１）を介して、第１外部端子４１に接続される。第１スパイラル配線２１の内周端２１ａは、その内周端２１ａの下側の第２ビア導体２７を介して、第２スパイラル配線２２の内周端２２ａに接続される。

第２スパイラル配線２２の外周端２２ｂは、その外周端２２ｂの上側の第２垂直配線５２（ビア導体２５、２６および第２柱状配線３２）を介して、第２外部端子４２に接続される。第２スパイラル配線２２の外周端２２ｂは、その外周端２２ｂの下側の第３垂直配線５３（ビア導体２５および第３柱状配線３３）を介して、第３外部端子４３に接続される。ビア導体２６は、第２スパイラル配線２２の外周端２２ｂの上側のビア導体２５からＺ方向に延在し絶縁層１５の内部を貫通する。ビア導体２６は、第１スパイラル配線２１と同一平面上に形成される。

同様に、第３スパイラル配線２３と第４スパイラル配線２４は、第２ビア導体２７を介して、直列に接続されている。第３スパイラル配線２３は、第１スパイラル配線２１と同様の構成であり、第４スパイラル配線２４は、第２スパイラル配線２２と同様の構成である。

したがって、インダクタ部品１Ｃでは、第２ビア導体２７により、第１スパイラル配線２１と第２スパイラル配線２２とが直列に接続されているので、ターン数を増やすことでインダクタンス値を向上できる。また、第１から第３垂直配線５１〜５３を第１、第２スパイラル配線２１，２２の外周から出すことができるので、第１、第２スパイラル配線２１，２２の内径を大きくとることができ、インダクタンス値を向上できる。また、第３スパイラル配線２３と第４スパイラル配線２４は、第２ビア導体２７を介して、直列に接続されているので、同様の効果を有する。

また、第１スパイラル配線２１と第２スパイラル配線２２、第３スパイラル配線２３と第４スパイラル配線２４は、それぞれ法線方向に積層されているので、ターン数に対してＺ方向からみたインダクタ部品１Ｃの面積、すなわち実装面積を低減でき、インダクタ部品１Ｃの小型化が実現できる。

なお、インダクタ部品１Ｃでは、直列接続されたスパイラル配線を偶数備える構成であったが、これに限られず、直列接続されたスパイラル配線は奇数であってもよい。垂直配線は、スパイラル配線からＺ方向に配線を引き出すため、直列接続されたスパイラル配線が奇数個であって、インダクタの一方の端部が内周側に配置されていても、該端部を外周側に引き出す必要がない。したがって、この場合、薄型化を実現することができる。また、このように、直列接続されるスパイラル配線の数の自由度が向上するため、インダクタンス値の設定範囲の自由度も向上する。

また、インダクタ部品１Ｃでは、２層のスパイラル配線からなるインダクタを同一平面上に２つ配置しているが、同一平面上にインダクタを１つのみ配置してもよいし、３つ以上配置していてもよい。

（実施例）
次に、インダクタ部品１Ｃの実施例について説明する。

本実施例におけるチップサイズは、１０１０（１．０ｍｍ ｘ １．０ｍｍ）、厚み０．１８０ｍｍであり、スパイラル配線Ｌ／Ｓ／ｔ＝５０／１０／４５μｍ、磁性材料の厚みはそれぞれ上下で２０μｍである。２層のスパイラル配線が電気的に接続されて１つのインダクタを形成する、１つのインダクタのターン数は、４．５ターンである。

（製造方法）
次に、インダクタ部品１Ｃの製造方法について説明する。

まず、インダクタ部品１の製造方法の図４Ａから図４Ｃに示す工程を行う。続いて、図８Ａに示すように、第１のダミー銅６４ａおよび第１のスパイラル配線６４ｂを第１の絶縁層６５で覆う。絶縁層６５は、真空ラミネータやプレス機などにより、熱圧着し、熱硬化する。

そして、図８Ｂに示すように、レーザ加工などにより、ダミー銅６４ａ上の絶縁層６５を開口して開口部６５ａを形成し、スパイラル配線６４ｂの端部上の絶縁層６５を開口して開口部６５ｂを形成する。

次に、図８Ｃに示すように、図８Ｃと同じようにＳＡＰとその後の追加銅電極めっきを行って、第２のダミー銅８１ａと第２のスパイラル配線８１ｂを形成する。なお、スパイラル配線の積層数を増やす場合、図８Ａから図８Ｃを繰り返せばよい。

そして、図８Ｄに示すように、第２のダミー銅８１ａおよび第２のスパイラル配線８１ｂを第２の絶縁層８２で覆う。絶縁層８２は、真空ラミネータやプレス機などにより、熱圧着し、熱硬化する。そして、レーザ加工などにより、第２のダミー銅８１ａ上の絶縁層８２の開口部８２ａを形成する。

その後、ダミーコア基板６１を銅箔６２から剥がす。そして、銅箔６２をエッチングなどにより取り除き、ダミー銅６４ａをエッチングなどにより取り除いて、図８Ｅに示すように、内磁路に対応する孔部６６ａと外磁路に対応する孔部６６ｂを形成する。

その後、図８Ｆに示すように、絶縁層８２に開口部８７ａをレーザ加工などにより形成する。そして、図８Ｇに示すように、ＳＡＰにより絶縁層８２の開口部８７ａを銅により充填し、絶縁層８２上に柱状配線６８を形成する。

次に、図８Ｈに示すように、磁性材料（磁性層）６９によりスパイラル配線、絶縁層、柱状配線を覆って、インダクタ基板を形成する。磁性材料６９は、真空ラミネータやプレス機などにより、熱圧着し、熱硬化する。このとき、磁性材料６９は、孔部６６ａ，６６ｂにも充填される。

そして、図８Ｉに示すように、インダクタ基板の上下の磁性材料６９を研削工法により薄層化する。このとき、柱状配線６８の一部を露出されることで、磁性材料６９の同一平面上に柱状配線６８の露出部が形成される。

その後、図８Ｊに示すように、印刷工法により磁性体表面に絶縁樹脂（絶縁層）７０を形成する。ここで、絶縁樹脂７０の開口部７０ａを、外部端子の形成部分とする。上記では、印刷工法を用いたが、フォトリソグラフィ法によって開口部７０ａを形成してもよい。

次に、図８Ｋに示すように、無電解銅めっきや、ＮｉおよびＡｕなどのめっき被膜し、外部端子７１ａやダミー端子７１ｂを形成し、図８Ｌに示すように、破線部Ｌにてダイシングにより個片化し、図７Ｂのインダクタ部品１Ｃを得る。なお、ダミーコア基板６１の両面にインダクタ基板を形成してもよい。これにより、高い生産性を得ることができる。

（第５実施形態）
（構成）
図９Ａは、インダクタ部品の第５実施形態を示す分解透視斜視図である。図９Ｂは、インダクタ部品の断面図である。第５実施形態は、第１実施形態とは、スパイラル配線の構成が相違する。この相違する構成を以下に説明する。なお、第５実施形態において、他の実施形態と同一の符号は、第１実施形態と同じ構成であるため、その説明を省略する。

図９Ａと図９Ｂに示すように、インダクタ部品１Ｄは、インダクタ部品１と同様に、スパイラル配線２１，２２からＺ方向に延伸し、第１磁性層１１または第２磁性層１２の内部を貫通する垂直配線５１ａ，５１ｂ，５２，５３を備える。図９Ａでは、図９Ｂの内磁路部１３および外磁路部１４を省略して描いている。

一方、インダクタ部品１Ｄにおいて、第１スパイラル配線２１および第２スパイラル配線２２は、共通の垂直配線５２，５３に電気的に接続されている。また、第１スパイラル配線２１と第２スパイラル配線２２は、Ｚ方向に積層されている。第１スパイラル配線２１は、上側からみて、外周端２１ｂから内周端２１ａに向かって反時計回り方向に渦巻状に巻回されている。第２スパイラル配線２２は、上側からみて、内周端２２ａから外周端２２ｂに向かって反時計回り方向に渦巻状に巻回されている。

なお、上記において「電気的に接続されている」とは、例えば図９Ａ、図９Ｂにおいて、第２スパイラル配線２２は、垂直配線５２とは直接接しておらず、第３ビア導体２８および第１スパイラル配線２１の内周端２１ａを介して垂直配線５２に接続されている。一方で、電気回路図で考えると、第２スパイラル配線２２と垂直配線５２との間の第３ビア導体２８および内周端２１ａは回路素子とはならず単なる配線程度の位置づけであり、第２スパイラル配線２２と垂直配線５２は「接続されている」と言える。この関係は、第１スパイラル配線２１と垂直配線５３とも同様である。このように、「電気的に接続されている」とは、回路素子に相当しない単なる配線程度の部材を介して接続する態様も含む。

第１垂直配線５１ａ（ビア導体２５および第１柱状配線３１ａ）は、第１スパイラル配線２１の外周端２１ｂからＺ方向の上側に延在し、上方の第１磁性層１１の内部を貫通して、第１外部端子４１ａに接続されている。第１垂直配線５１ｂ（ビア導体２５および第１柱状配線３１ｂ）は、第２スパイラル配線２２の外周端２２ｂからＺ方向の上側に延在し、上方の第１磁性層１１の内部を貫通して、第１外部端子４１ｂに接続されている。

第２垂直配線５２（ビア導体２５および第２柱状配線３２）は、第１スパイラル配線２１の内周端２１ａからＺ方向の上側に延在し、上方の第１磁性層１１の内部を貫通して、第２外部端子４２に接続されている。第３垂直配線５３（ビア導体２５および第３柱状配線３３）は、第２スパイラル配線２２の内周端２２ａからＺ方向の下側に延在し、下方の第２磁性層１２の内部を貫通して、第３外部端子４３に接続されている。ここで、インダクタ部品１Ｄでは、第１スパイラル配線２１と第２スパイラル配線２２は、内周端２１ａ，２２ａにおいて、第３ビア導体２８を介して、互いに接続されている。つまり、第１スパイラル配線２１と第２スパイラル配線２２は、共通の第２垂直配線５２に電気的に接続されており、かつ共通の第３垂直配線５３に電気的に接続されている。

したがって、例えば共通の垂直配線５２，５３側を第１、第２スパイラル配線２１，２２共通の出力とすることで、実装する基板側で基板配線を分岐させる必要が無く、基板配線の引き回し量を低減にできる。なお、共通の柱状配線３２，３３は出力側に限られず、入力側としてもよく、この点から回路設計の自由度を向上できる。

また、第１スパイラル配線２１と第２スパイラル配線２２は、法線方向に積層されているので、ターン数に対してＺ方向からみたインダクタ部品１Ｃの面積、すなわち実装面積を低減でき、インダクタ部品１Ｄの小型化が実現できる。また、この場合、第１スパイラル配線２１，２２の内磁路部１３が非常に近くなるため、第１スパイラル配線２１と第２スパイラル配線２２とを強く磁気結合させることができる。

また、インダクタ部品１Ｄは、２つのインダクタ（スパイラル配線）が積層されていたが、３つ以上のインダクタを積層してもよい。また、インダクタ部品１Ｃと同様に、同一平面上に複数のインダクタを配置してもよい。

（実施例）
次に、インダクタ部品１Ｄの実施例について説明する。

本実施例におけるチップサイズは、１００５（１．０ｍｍ ｘ ０．５ｍｍ）、厚み０．１８０ｍｍであり、スパイラル配線Ｌ／Ｓ／ｔ＝５０／１０／４５μｍ、磁性層の厚みはそれぞれ上下で２０μｍである。

（第６実施形態）
（構成）
図１０は、インダクタ部品内蔵基板の実施形態を示す断面図である。なお、この実施形態において、第１実施形態と同一の符号は、第１実施形態と同じ構成であるため、その説明を省略する。

図１０に示すように、インダクタ部品内蔵基板５は、第１実施形態のインダクタ部品１と、インダクタ部品１が埋め込まれた基板６と、基板６の主面に沿った方向に延在するパターン部６ａ〜６ｄと基板６の厚み方向に延在するビア部６ｅとを含む基板配線６ｆとを備える。基板６は、コア材７と絶縁層８を含む。インダクタ部品１は、コア材７の貫通孔７ａに配置され、コア材７とともに絶縁層８で覆われている。なお、インダクタ部品１は、基板６の主面と、磁性層１０の主面およびスパイラル配線２１，２２が巻回された平面とが実質的に平行な状態で、基板６に埋め込まれる。よって、インダクタ部品１におけるＺ方向（スパイラル配線２１，２２が巻回された平面に対する法線方向）は、基板６における厚み方向と実質的に一致し、基板６の主面と実質的に直交する。

基板配線６ｆはビア部６ｅにおいて、インダクタ部品１の外部端子４１〜４３と接続している。また、ビア部６ｅは、Ｚ方向の上側からインダクタ部品１に接続する第１ビア部と、Ｚ方向の下側からインダクタ部品１に接続する第２ビア部とを含む。具体的に述べると、第１外部端子４１は、第１外部端子４１の上側のビア部６ｅ（第１ビア部）を介して、第１パターン部６ａに接続される。第２外部端子４２は、第２外部端子４２の上側のビア部６ｅ（第１ビア部）を介して、第２パターン部６ｂに接続される。第３外部端子４３は、第３外部端子４３の下側のビア部６ｅ（第２ビア部）を介して、第３パターン部６ｃに接続される。ダミー端子４５は、ダミー端子４５の下側のビア部６ｅ（第２ビア部）を介して、第４パターン部６ｄに接続される。

したがって、インダクタ部品内蔵基板５では、インダクタ部品１のスパイラル配線２１，２２と、基板配線６ｆとが、Ｚ方向に延在する垂直配線５１〜５３およびビア部６ｅによって、接続されている。これはすなわち、スパイラル配線２１，２２と基板配線６ｆとが余分な配線の引き回しなく接続されることを意味する。インダクタ部品内蔵基板５では、この余分な引き回し分の省略によって空いた空間を有効に活用できるため、従来技術のインダクタ部品やインダクタ部品内蔵基板よりも回路設計の自由度を向上できる。

また、インダクタ部品内蔵基板５では、余分な配線の引き回しがないため、配線抵抗を低減できる。さらに、インダクタ部品内蔵基板５では、比較的大きいインダクタ部品１を基板６に埋め込むことで、回路全体を小型化、薄型化できる。

また、ビア部６ｅは、第１ビア部と第２ビア部とを含み、基板配線６ｆは、インダクタ部品１のＺ方向の両側（上下）から接続されている。この場合、基板配線がインダクタ部品の一方側からしか接続されていない従来のインダクタ部品内蔵基板に比べて、パターン部６ａ〜６ｄのレイアウトの選択肢が増え、回路設計の自由度が向上する。

ここで、図１１に示すように、例えば、インダクタ部品１をＤＣ−ＤＣコンバータ回路のＬＣリップルフィルタの一部として使用する場合を考えると、インダクタ部品１の出力側は、平滑コンデンサ９ａに接続する経路と、負荷９ｂに接続する経路の２つの経路が必要である。

そこで、例えば、図１０に示すように、上側の第２外部端子４２と接続する第２パターン部６ｂを負荷９ｂに電気的に接続し、下側の第３外部端子４３と接続する第３パターン部６ｃを平滑コンデンサ９ａに電気的に接続することで、配線の引き回し量を低減にでき、容易に小型なＤＣ−ＤＣコンバータ回路を構成することができる。

また、ダミー端子４５が、基板配線６ｆのパターン部６ｄに接続されることで、インダクタ部品１の放熱経路として、ダミー端子４５および基板配線６ｆを確保できる。特に、基板配線６ｆは銅からなり、熱伝導率が非常に高いため、インダクタ部品１から発生した熱は、ダミー端子４５から基板配線６ｆを介して効率的に放熱され、放熱性を向上できる。なお、基板配線６ｆのパターン部６ｄが接地線である場合は、ダミー端子４５を静電シールドとして機能させることができる。

また、第１実施形態で説明したように、インダクタ部品１において、Ｚ方向からみて、外部端子４１〜４３の面積は、柱状配線３１〜３３の面積よりも大きいので、外部端子４１〜４３の面積を大きくできる。したがって、インダクタ部品１を基板６に埋め込む際、インダクタ部品１の外部端子４１〜４３と接続するビア部６ｅを基板６に設けるとき、外部端子４１〜４３に対するビア部６ｅの形成位置のマージンを大きくとることができて、埋め込み時の歩留まりを向上できる。

なお、図１０では、インダクタ部品内蔵基板５には、インダクタ部品１および基板配線６ｆのみしか記載されていないが、インダクタ部品内蔵基板５には、半導体部品、コンデンサ部品、抵抗部品などの別の電子部品が埋め込まれていてもよい。また、基板６の主面に別の電子部品を表面実装したり、半導体チップを接合したりしてもよい。

（実施例）
次に、インダクタ部品内蔵基板５の実施例について説明する。

本実施例において、外部端子４１〜４３及びダミー端子４５は、無電解銅めっきで形成し、銅めっきの厚みは、５μｍである。

外部端子４１〜４３及びダミー端子４５の銅めっきの厚みは、２μｍ以上２０μｍ以下が好ましい。銅めっきの厚みが、２μｍ以上あれば、端子をすべて銅めっきで覆うことができる。銅めっきの厚みを２０μｍ以下にすることで、インダクタ部品１を薄くできて、結果として、インダクタ部品１が埋め込まれる基板６を薄型化できる。

また、本実施例の基板配線６ｆは、サブトラクティブ法で形成された銅配線である。

（製造方法）
次に、インダクタ部品内蔵基板５の製造方法について説明する。

図１２Ａに示すように、コア材９０を準備する。コア材９０は，例えば基板６の小型化、薄型化のため、０．３３ｍｍや０．１８ｍｍなどの薄いものを用いる。

そして、図１２Ｂに示すように、コア材９０にドリルやレーザなどによりキャビティ９１を形成する。

次に、図１２Ｃに示すように、コア材９０の下面に低粘着の仮貼りテープ９３を貼りつける。なお、仮貼りテープ９３の代わりに、熱発泡シートなどを用いてもよい。そして、キャビティ９１にインダクタ部品１を設置する。

そして、図１２Ｄに示すように、ビルドアップシートやプリプレグなどの絶縁層９４をコア材９０の上面にラミネートし、インダクタ部品１とコア材９０を封止して、仮貼りテープ９３を除去する。次に、コア材９０の下面側を絶縁層９４でラミネートし、熱硬化する。

そして、図１２Ｅに示すように、インダクタ部品１の外部端子及びダミー端子と回路の接点となる絶縁層９４の部分に、レーザ加工などによりビアホールを形成する。この際、外部端子がレーザのアライメント精度より十分に大きいことが好ましい。インダクタ部品１では、Ｚ方向からみた場合の、外部端子の面積と、柱状配線の面積とを独立して設定できるため、容易に外部端子をレーザのアライメント精度より大きくすることができ、レーザによる加工不良を抑制し、生産性を向上できる。

その後、レーザのスミアを除去し、無電解めっきや電解めっきなどの手法で、回路配線層９５、スパイラル配線と電気的に接続されるビア導体９５ａ、および、スパイラル配線と電気的に接続されないビア導体９５ｂを形成する。本実施例においてはサブトラクティブ法を用いた。

そして、図１２Ｅの工程を繰り返すことで、図１０に示す多層回路配線層を得ることができる。

なお、本開示は上述の実施形態に限定されず、本開示の要旨を逸脱しない範囲で設計変更可能である。例えば、第１から第６実施形態のそれぞれの特徴点を様々に組み合わせてもよい。

また、第１から第６実施形態において、他の実施形態で説明した作用効果であって、該実施形態では特に言及せず、説明を省略しているものであっても、該実施形態で同様の構成を有する場合は、該実施形態においても基本的に同じ作用効果は発揮される。

１，１Ａ〜１Ｄ インダクタ部品
５ 電子部品
６ 基板
１０ 磁性層
１１ 第１磁性層
１２ 第２磁性層
１３ 内磁路部
１４ 外磁路部
１５ 絶縁層
２１，２１Ｂ 第１スパイラル配線
２１０ 接続部分
２２，２２Ｂ 第２スパイラル配線
２２０ 接続部分
２３，２３Ｂ 第３スパイラル配線
２４，２４Ｂ 第４スパイラル配線
２５ ビア導体
３１，３１Ａ，３１ａ，３１ｂ 第１柱状配線
３２ 第２柱状配線
３３ 第３柱状配線
４１，４１ａ，４１ｂ 第１外部端子
４２ 第２外部端子
４３ 第３外部端子
４５ ダミー端子
５０ 被覆膜
５１，５１Ａ，５１ａ，５１ｂ 第１垂直配線
５２ 第２垂直配線
５３ 第３垂直配線

Claims (22)

1. 平面状に巻回されたスパイラル配線と、
   前記スパイラル配線が巻回された平面に対する法線方向両側から前記スパイラル配線を挟む位置にある第１磁性層および第２磁性層と、
   前記スパイラル配線から前記法線方向に延在し、前記第１磁性層または前記第２磁性層の内部を貫通する垂直配線と
   を備える、インダクタ部品。
2. 前記第１磁性層と前記第２磁性層との間に配置され、前記スパイラル配線が埋め込まれた絶縁層をさらに備え、
   前記垂直配線は、前記スパイラル配線から前記法線方向に延在し、前記絶縁層の内部を貫通するビア導体と、前記ビア導体から前記法線方向に延在し、前記第１磁性層または前記第２磁性層の内部を貫通する柱状配線と、を含む請求項１に記載のインダクタ部品。
3. 前記垂直配線は、前記スパイラル配線を挟んだ前記法線方向の両側のそれぞれに位置する、請求項１または２に記載のインダクタ部品。
4. 前記スパイラル配線は、前記垂直配線と接続される接続部分を含み、
   前記第１磁性層側の前記垂直配線と前記第２磁性層側の前記垂直配線は、前記スパイラル配線の共通の接続部分に、接続される、請求項３に記載のインダクタ部品。
5. 前記第１磁性層または前記第２磁性層の表面に設けられ、前記スパイラル配線と電気的に接続されていない導電性のダミー端子をさらに備える、請求項１から４のいずれかに記載のインダクタ部品。
6. 前記垂直配線の前記第１磁性層または前記第２磁性層の表面から露出する端面には、防錆処理が施されていない、請求項１から５のいずれかに記載のインダクタ部品。
7. 前記第１磁性層または前記第２磁性層の表面から露出する前記垂直配線の端面を覆う外部端子をさらに備え、
   前記法線方向からみて、前記外部端子の面積は、前記垂直配線の面積よりも大きい、請求項１から６のいずれかに記載のインダクタ部品。
8. 前記外部端子の表面は、前記第１磁性層または前記第２磁性層の前記表面よりも、前記法線方向の外側に位置する、請求項７に記載のインダクタ部品。
9. 前記外部端子は、前記スパイラル配線を挟んだ前記法線方向の両側のそれぞれに位置する、請求項７または８に記載のインダクタ部品。
10. 前記第１磁性層または前記第２磁性層の表面を覆い、前記垂直配線の端面の少なくとも一部を露出させる被覆膜をさらに備える、請求項１から９のいずれかに記載のインダクタ部品。
11. 前記垂直配線の前記被覆膜から露出する端面は、前記法線方向からみて、該垂直配線と前記スパイラル配線との接触面に対してずれた位置にある、請求項１０に記載のインダクタ部品。
12. 前記第１磁性層の厚みは、前記第２磁性層の厚みと異なる、請求項１から１１のいずれかに記載のインダクタ部品。
13. 前記垂直配線は、前記第１磁性層および前記第２磁性層のうち厚みの厚い側の内部を貫通する、請求項１２に記載のインダクタ部品。
14. 前記第１磁性層または前記第２磁性層の表面に設けられ、前記スパイラル配線と電気的に接続されていないダミー端子をさらに備え、
    前記ダミー端子は、前記第１磁性層および前記第２磁性層のうちの厚みの薄い側の表面に、設けられている、請求項１２または１３に記載のインダクタ部品。
15. 前記スパイラル配線は、複数あり、前記複数個のスパイラル配線間を直列に接続する第２ビア導体をさらに備える、請求項１から１４のいずれかに記載のインダクタ部品。
16. 前記スパイラル配線は、第１スパイラル配線と第２スパイラル配線とを含み、前記第１スパイラル配線および前記第２スパイラル配線は、共通の前記垂直配線に電気的に接続されている、請求項１から１５のいずれかに記載のインダクタ部品。
17. 前記第１スパイラル配線と前記第２スパイラル配線は、前記法線方向に積層されている、請求項１６に記載のインダクタ部品。
18. 請求項１から１７のいずれかに記載のインダクタ部品と、
    前記インダクタ部品が埋め込まれた基板と、
    前記基板の主面に沿った方向に延在するパターン部と、前記基板の厚み方向に延在するビア部とを含む基板配線と
    を備え、
    前記基板配線は前記ビア部において、前記インダクタ部品と接続している、インダクタ部品内蔵基板。
19. 前記ビア部は、前記法線方向の一方側から前記インダクタ部品に接続する第１ビア部と、前記法線方向の他方側から前記インダクタ部品に接続する第２ビア部とを含む、請求項１８に記載のインダクタ部品内蔵基板。
20. 前記スパイラル配線は、前記垂直配線と接続される接続部分を含み、
    前記第１ビア部と、前記第２ビア部とは、前記スパイラル配線の共通の前記接続部分に電気的に接続される、請求項１９に記載のインダクタ部品内蔵基板。
21. 前記インダクタ部品は、前記第１磁性層または前記第２磁性層の表面に設けられ、前記スパイラル配線と電気的に接続されていないダミー端子を有し、
    前記ダミー端子は、前記基板配線に接続される、請求項１８から２０のいずれかに記載のインダクタ部品内蔵基板。
22. 前記ダミー端子は、前記基板配線の接地線に接続される、請求項２１に記載のインダクタ部品内蔵基板。

Images