JP2022026745A - インダクタ部品、及びｄｃｄｃコンバータ - Google Patents

Abstract

【課題】インダクタンスの取得効率が高いインダクタを有しながら、対応可能な電流を大きくできるようにすること。【解決手段】インダクタ部品１０は、非磁性材料を含む空芯本体２１内に空芯インダクタ配線２２が設けられている空芯コイル２０と、磁性材料を含む磁芯本体４１１，４１２内に磁芯インダクタ配線４３１，４３２が設けられている磁芯コイル４０１，４０２とを備える。空芯本体２１と磁芯本体４１１，４１２とが一体化されている。なお、空芯インダクタ配線２２の周辺領域における磁性材料割合は「５０％」未満である。磁芯インダクタ配線４３１，４３２の周辺領域における磁性材料割合は「５０％」以上である。【選択図】図２

Description

本開示は、インダクタ部品、及び、同インダクタ部品を備えるＤＣＤＣコンバータに関する。

特許文献１には、磁性材料を含む本体内に複数のインダクタ配線が設けられているインダクタ部品の一例が記載されている。このインダクタ部品は、各インダクタ配線が互いに電気的に接続されていないアレイ型のインダクタ部品である。

特開２０１３－２１１３３０号公報

ＤＣＤＣコンバータの動作周波数は、通常、数百ｋＨｚから数ＭＨｚであり、インダクタ部品を使用する回路としてはＤＣＤＣコンバータの動作周波数は比較的低い。しかも、ＤＣＤＣコンバータでは、インダクタ部品に対して比較的大きいインダクタンスが要求される。そのため、ＤＣＤＣコンバータに用いるパワーインダクタとしては、上記のインダクタ部品のように、インダクタ配線への通電によって発生する磁束が磁性材料を通過する構造のものが採用される。こうしたインダクタ部品によれば、磁束が磁性材料を通過することによってインダクタ部品の体積当たりのインダクタンスであるインダクタンスの取得効率を向上できる。その結果、インダクタ部品において、高いインダクタンス、小型化、低コストを実現できる。

一方、磁束が磁性材料を通過する構造のインダクタ部品は、インダクタ配線に入力される電流が大きくなると磁性材料が磁気飽和に近づくことで透磁率が低下し、インダクタンスが低下するという直流重畳特性を有している。このようにインダクタンスが低下すると、ＤＣＤＣコンバータの効率が低下したり、ＤＣＤＣコンバータの正常な動作を維持できなくなったりすることがある。そのため、ＤＣＤＣコンバータでは、インダクタ配線に流れる最大電流を考慮した上で、適切なインダクタ部品を選択する必要がある。しかし、磁性材料において、高い飽和磁束密度と高い透磁率とを何れも実現させることは難しく、負荷電流が大きいＤＣＤＣコンバータにおいては、インダクタンス、外形サイズ及びコストのうちの少なくとも１つを犠牲にしたインダクタ部品が用いられることになる。

本開示の目的は、インダクタンスの取得効率が高いインダクタを有しながら、対応可能な電流を大きくできるインダクタ部品、及び、当該インダクタ部品を備えるＤＣＤＣコンバータを提供することである。

上記課題を解決するためのインダクタ部品は、非磁性材料を含む空芯本体と、前記空芯本体内に設けられ、且つ所定平面上で延びている空芯インダクタ配線と、前記空芯インダクタ配線の第１端部と電気的に接続されている第１空芯外部端子と、前記空芯インダクタ配線の第２端部と電気的に接続されている第２空芯外部端子と、を有する空芯コイルと、磁性材料を含む磁芯本体と、前記磁芯本体内に設けられ、且つ前記所定平面と平行に延びている磁芯インダクタ配線と、前記磁芯インダクタ配線の第１端部と電気的に接続されている第１磁芯外部端子と、前記磁芯インダクタ配線の第２端部と電気的に接続されている第２磁芯外部端子と、を有する磁芯コイルと、を備えている。前記第１空芯外部端子、前記第２空芯外部端子、前記第１磁芯外部端子及び前記第２磁芯外部端子は、第１主面からそれぞれ露出している。前記空芯インダクタ配線又は前記磁芯インダクタ配線の延びる方向と直交する方向に前記インダクタ部品を切断した所定断面において、前記所定平面と平行な方向を幅方向、前記所定平面と垂直な方向を厚み方向とし、前記所定断面における前記空芯インダクタ配線又は前記磁芯インダクタ配線の前記幅方向の寸法を配線幅とし、前記所定断面における前記空芯インダクタ配線又は前記磁芯インダクタ配線の前記厚み方向の寸法を配線厚みとする。前記所定断面において、前記空芯インダクタ配線又は前記磁芯インダクタ配線の前記幅方向における第１端から当該幅方向において前記配線幅だけ離れている部分を通過する線であり、且つ前記厚み方向に延びる仮想直線を、第１直線とする。前記所定断面において、前記空芯インダクタ配線又は前記磁芯インダクタ配線の前記幅方向における第２端から当該幅方向において前記配線幅だけ離れている部分を通過する線であり、且つ前記厚み方向に延びる仮想直線を、第２直線とする。前記所定断面において、前記空芯インダクタ配線又は前記磁芯インダクタ配線の前記厚み方向における第１端から当該厚み方向において前記配線厚みだけ離れている部分を通過する線であり、且つ前記幅方向に延びる仮想直線を、第３直線とする。前記所定断面において、前記空芯インダクタ配線又は前記磁芯インダクタ配線の前記厚み方向における第２端から当該厚み方向において前記配線厚みだけ離れている部分を通過する線であり、且つ前記幅方向に延びる仮想直線を、第４直線とする。前記所定断面において、前記第１直線と、前記第２直線と、前記第３直線と、前記第４直線と、によって囲まれた領域から配線部分を除いた部分を前記空芯インダクタ配線又は前記磁芯インダクタ配線の周辺領域とする。この場合、前記第１空芯外部端子と前記第２空芯外部端子との中間位置を含む前記所定断面において、前記空芯インダクタ配線の前記周辺領域における磁性材料が占める割合である磁性材料割合が「５０％」未満となる。前記第１磁芯外部端子と前記第２磁芯外部端子との中間位置を含む前記所定断面において、前記磁芯インダクタ配線の前記周辺領域における前記磁性材料割合が「５０％」以上となる。そして、前記空芯本体と前記磁芯本体とが一体化されている。

上記構成によれば、インダクタ部品は、磁束が磁性材料を通過する割合の高い磁芯コイルを備えつつ、磁束が磁性材料を通過する割合の低い空芯コイルをも備えている。このようなインダクタ部品の使い方としては、例えば、負荷電流が比較的小さいときには磁芯コイルに電流を流し、負荷電流が比較的大きいときには空芯コイルに電流を流すという使い方を挙げることができる。したがって、インダクタンスの取得効率が高い磁芯コイルを有しながら、負荷電流が一定以上大きくなった際は空芯コイルに電流を流すことで、磁芯コイルのみを備えるインダクタ部品よりも対応可能な電流を大きくできる。

ＤＣＤＣコンバータの一態様は、上記のインダクタ部品と、前記空芯コイルに電気的に接続されている空芯用スイッチング素子と、前記磁芯コイルに電気的に接続されている磁芯用スイッチング素子と、を備える。

上記構成では、負荷電流が比較的小さいときには、空芯用スイッチング素子をオフ、磁芯用スイッチング素子をオンとすることで、磁束が磁性材料を通過する割合の高い磁芯コイルに電流を流すことができる。また、負荷電流が比較的大きいときには、空芯用スイッチング素子をオン、磁芯用スイッチング素子をオフとすることで、磁束が磁性材料を通過する割合の低い空芯コイルに電流を流すことができる。これにより、上記構成では、インダクタンスの取得効率が高い磁芯コイルを利用しつつ、磁芯コイルのみを備えるＤＣＤＣコンバータよりも対応可能な負荷電流を大きくできる。

上記構成によれば、インダクタンスの取得効率が高いインダクタを有しながら、対応可能な電流を大きくできる。

第１実施形態のインダクタ部品を模式的に示す斜視図。 同インダクタ部品の断面図。 同インダクタ部品の断面図。 同インダクタ部品の断面図。 図３において、一点鎖線で囲まれた部分を拡大した模式図。 同インダクタ部品の断面図。 同インダクタ部品を備えるＤＣＤＣコンバータの概略を示す構成図。 同インダクタ部品の製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 第２実施形態のインダクタ部品を模式的に示す断面図。 第３実施形態のインダクタ部品を模式的に示す断面図。 同インダクタ部品の製造方法の説明図。 同製造方法の説明図。 第４実施形態のインダクタ部品を模式的に示す断面図。 同インダクタ部品の断面図。 同インダクタ部品の断面図。 第５実施形態のインダクタ部品を模式的に示す平面図。 同インダクタ部品の断面図。 同インダクタ部品の断面図。 図２９の一部を拡大した断面図。 同インダクタ部品の製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 同製造方法の説明図。 第６実施形態のインダクタ部品を模式的に示す平面図。 同インダクタ部品の断面図。 同インダクタ部品の断面図。 第７実施形態のインダクタ部品を模式的に示す平面図。 同インダクタ部品の断面図。 同インダクタ部品の断面図。 インダクタ配線に対応する周辺領域を説明する模式図。

（第１実施形態）
以下、インダクタ部品及びＤＣＤＣコンバータの一実施形態を図１～図２０に従って説明する。なお、図面は理解を容易にするために構成要素を拡大して示している場合がある。構成要素の寸法比率は実際のものと、又は別の図中のものと異なる場合がある。また、断面図ではハッチングを付しているが、理解を容易にするために一部の構成要素のハッチングを省略している場合がある。

図１及び図２に示すように、本実施形態のインダクタ部品１０は、電流が入力されると、磁界を発生するものである。インダクタ部品１０は、空芯コイル２０と、磁芯コイル４０１，４０２とを一体化したアレイ型の部品である。空芯コイル２０は、空芯本体２１と、空芯本体２１内に設けられている空芯インダクタ配線２２とを有している。磁芯コイル４０１，４０２は、磁芯本体４１１，４１２と、磁芯本体４１１，４１２内に設けられている磁芯インダクタ配線４３１，４３２とを有している。そして、空芯本体２１と磁芯本体４１１，４１２とが一体化している。

ここでいう「空芯本体と磁芯本体との一体化」とは、以下に示す３つの場合（Ａ１），（Ａ２），（Ａ３）の何れをも含んでいる。
（Ａ１）空芯本体と磁芯本体とが境界面を有さずに完全に一体化している場合。
（Ａ２）空芯本体と磁芯本体との間に境界面が存在しているものの、空芯本体と磁芯本体とが密着している場合。
（Ａ３）空芯本体と磁芯本体との間に境界面及び隙間が存在しているものの、表層や基板などの共通の別部材に空芯本体及び磁芯本体が接合している場合。

本例では、図１に示すように、インダクタ部品１０が直方体状をなしている。そして、インダクタ部品１０の側面のうち、図３における上面を「インダクタ部品１０の第１主面１１」といい、図３における下面を「インダクタ部品１０の第２主面１２」という。インダクタ部品１０の側面のうち、第１主面１１及び第２主面１２以外の部分を、「非主面１３」という。すなわち、インダクタ部品１０の側面は、第１主面１１、第２主面１２及び非主面１３を含んでいる。なお、インダクタ部品１０の形状は、直方体に限定されず、例えば、円柱状及び多角形状であってもよい。

ここでいう「主面」とは、例えば、インダクタ部品の各側面のうち、面積が最も大きい面である。本例にあっては、インダクタ部品１０の側面のうち、図３における上面と下面とが面積の最も大きい面であるため、図３における上面と下面とが主面に該当する。また例えば、インダクタ部品を回路基板上に実装した場合に、回路基板に対向するインダクタ部品の側面と、後述するインダクタ配線を挟んで当該側面の反対側に位置する側面との双方を、主面といってもよい。

本例では、図２に示すように、インダクタ部品１０が１つの空芯コイル２０と、２つの磁芯コイル４０１，４０２とを備えている。図２～図４では、磁芯コイル４０１と磁芯コイル４０２との境界を示す境界線Ｙが二点鎖線で示されている。そして、空芯コイル２０及び各磁芯コイル４０１，４０２が図中上下方向に配列されている。すなわち、図中上下方向において、空芯コイル２０と磁芯コイル４０２との間に磁芯コイル４０１が配置されるように、空芯コイル２０及び各磁芯コイル４０１，４０２が配列されている。また、図３に示すように、図中上下方向において第１主面１１と第２主面１２との間に位置する所定の配置平面Ｚ１上に、各インダクタ配線２２，４３１，４３２が配置されている。配置平面Ｚ１は、図３に示すように第１主面１１及び第２主面１２と平行であってもよいし、第１主面１１及び第２主面１２と平行でなくてもよい。

空芯インダクタ配線２２が配置される仮想平面を「所定平面」と定義した場合、本例では、配置平面Ｚ１が所定平面に該当する。また、本例では、各磁芯インダクタ配線４３１，４３２もまた配置平面Ｚ１上で延びている。そのため、各磁芯インダクタ配線４３１，４３２が、所定平面と平行に延びているといえる。

なお、図３は、図２に一点鎖線で示す線ＬＮ１でインダクタ部品１０を切断した場合の断面を示す図である。図４は、図２に一点鎖線で示す線ＬＮ２でインダクタ部品１０を切断した場合の断面を示す図である。線ＬＮ２は、線ＬＮ１と同じ方向に延びる線である。これら各線ＬＮ１，ＬＮ２は、第１主面１１に沿って延びている。そのため、図３及び図４において、左右方向は第１主面１１に沿う方向であり、上下方向は第１主面１１に直交する方向であるといえる。

ここで、線ＬＮ１は、空芯コイル２０の空芯インダクタ配線２２と電気的に接続されている後述する第１空芯外部端子３０と第２空芯外部端子３１との中間位置、磁芯コイル４０１の磁芯インダクタ配線４３１と電気的に接続されている後述する第１磁芯外部端子５１１と第２磁芯外部端子５２１との中間位置、及び、磁芯コイル４０２の磁芯インダクタ配線４３２と電気的に接続されている後述する第１磁芯外部端子５１２と第２磁芯外部端子５２２との中間位置を通過するように設定された仮想直線である。また、線ＬＮ２は、空芯コイル２０の空芯インダクタ配線２２の後述する第２端部２４、磁芯コイル４０１の磁芯インダクタ配線４３１の後述する第２端部４５１、及び、磁芯コイル４０２の磁芯インダクタ配線４３２の後述する第２端部４５２を切断できる位置に設定された仮想直線である。

図３及び図４に示す空芯インダクタ配線２２の断面は、空芯インダクタ配線２２の延びる方向と直交する方向に空芯インダクタ配線２２を切断した場合の断面である。詳しくは、図３に示す空芯インダクタ配線２２の断面は、後述する空芯インダクタ配線２２の第１端部２３と第２端部２４との中間位置における空芯インダクタ配線２２の断面である。図４に示す空芯インダクタ配線２２の断面は、後述する空芯インダクタ配線２２の第２端部２４の断面である。また、図３及び図４に示す磁芯コイル４０１の磁芯インダクタ配線４３１の断面は、磁芯インダクタ配線４３１の延びる方向と直交する方向に磁芯インダクタ配線４３１を切断した場合の断面である。詳しくは、図３に示す磁芯インダクタ配線４３１の断面は、後述する磁芯インダクタ配線４３１の第１端部４４１と第２端部４５１との中間位置における磁芯インダクタ配線４３１の断面である。図４に示す磁芯インダクタ配線４３１の断面は、後述する磁芯インダクタ配線４３１の第２端部４５１の断面である。また、図３及び図４に示す磁芯コイル４０２の磁芯インダクタ配線４３２の断面は、磁芯インダクタ配線４３２の延びる方向と直交する方向に磁芯インダクタ配線４３２を切断した場合の断面である。詳しくは、図３に示す磁芯インダクタ配線４３２の断面は、後述する磁芯インダクタ配線４３２の第１端部４４２と第２端部４５２との中間位置における磁芯インダクタ配線４３２の断面である。図４に示す磁芯インダクタ配線４３２の断面は、後述する磁芯インダクタ配線４３２の第２端部４５２の断面である。

図３及び図４に示すインダクタ部品１０の断面において、図中左右方向である配置平面Ｚ１と平行な方向を「幅方向Ｘ１」とし、図中上下方向である配置平面Ｚ１と直交する方向を「厚み方向Ｘ２」とする。この場合、厚み方向Ｘ２は、幅方向Ｘ１と直交する方向である。空芯インダクタ配線２２の幅方向Ｘ１における寸法を空芯インダクタ配線２２の配線幅Ｗａとし、空芯インダクタ配線２２の厚み方向Ｘ２における寸法を空芯インダクタ配線２２の配線厚みＨａとする。磁芯インダクタ配線４３１の幅方向Ｘ１における寸法を磁芯インダクタ配線４３１の配線幅Ｗｂとし、磁芯インダクタ配線４３１の厚み方向Ｘ２における寸法を磁芯インダクタ配線４３１の配線厚みＨｂとする。磁芯インダクタ配線４３２の幅方向Ｘ１における寸法を磁芯インダクタ配線４３２の配線幅Ｗｃとし、磁芯インダクタ配線４３２の厚み方向Ｘ２における寸法を磁芯インダクタ配線４３２の配線厚みＨｃとする。

図３及び図４に示すように、インダクタ部品１０は、空芯コイル２０の空芯本体２１の図中上面である空芯本体２１の主面２１ａと、磁芯コイル４０１の磁芯本体４１１の図中上面である磁芯本体４１１の主面４１１ａと、磁芯コイル４０２の磁芯本体４１２の図中上面である磁芯本体４１２の主面４１２ａとを被覆する表層１６を備えている。そして、表層１６の表面である図中上面が、インダクタ部品１０の第１主面１１に相当する。

表層１６は、非磁性の絶縁体である。表層１６の絶縁性は、磁芯本体４１１，４１２の絶縁性よりも高い。本実施形態において、絶縁体とは、比抵抗が「１ＭΩ・ｃｍ」以上のもののことである。また、非磁性の物体とは、比透磁率が「１」となる材料からなるもののことをいう。表層１６は、例えば、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、フェノール樹脂、液晶ポリマーからなる。表層１６の絶縁性能を高めるために、表層１６は、シリカフィラーなどの絶縁フィラーを含有していてもよい。

次に、空芯コイル２０について説明する。
空芯コイル２０の空芯本体２１は、非磁性の絶縁層を有している。空芯本体２１は、１つの絶縁層で構成されたものであってもよいし、複数の絶縁層を積層した積層体であってもよい。空芯本体２１を構成する絶縁層は、例えば、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、フェノール樹脂、液晶ポリマーを含有している。当該絶縁層の絶縁性能を高めるために、絶縁層は、シリカフィラーなどの絶縁フィラーを含有していてもよい。

図２に示すように、空芯コイル２０の空芯インダクタ配線２２は、空芯インダクタ配線２２の図中左端部である第１端部２３と、空芯インダクタ配線２２の図中右端部である第２端部２４と、第１端部２３と第２端部２４とを繋ぐ配線本体２５とを有している。すなわち、図３に示す空芯インダクタ配線２２の断面は、配線本体２５の断面である。

空芯インダクタ配線２２は、導電性材料を含有している。空芯インダクタ配線２２は、例えば、銅、銀、金及びアルミニウムの少なくとも１つを導電性材料として含んでいる。また例えば、空芯インダクタ配線２２は、銅、銀、金及びアルミニウムの少なくとも１つを含有する合金を導電性材料として含んでいてもよい。図３及び図４に示すように、空芯インダクタ配線２２は、シード層である空芯用配線シード層２６と、空芯用配線シード層２６上に配置されている導電層２７とを備えている。空芯用配線シード層２６は、例えば、銅を導電性材料として含んでいる。空芯用配線シード層２６の厚み方向Ｘ２の寸法は、導電層２７の厚み方向Ｘ２の寸法よりも小さい。空芯用配線シード層２６は、さらに層中に、チタンを含む層、タングステンを含む層の少なくとも１つの層を含む構成であってもよい。

導電層２７は、例えば、銅及び硫黄を含んでいる。このように導電層２７が銅及び硫黄を含んでいる場合、例えば、導電層２７では、銅の比率を「９９ｗｔ％」以上とし、硫黄の比率を「０．１ｗｔ％」以上且つ「１．０ｗｔ％」未満とすることが好ましい。これにより、導電層２７の導電性を良好に確保できる。ここでいう比率とは、導電層２７全体の重量に対する比率である。なお、空芯インダクタ配線２２は、空芯用配線シード層２６を備えない構成であってもよい。

図３に示す空芯インダクタ配線２２の配線本体２５の断面では、配線幅Ｗａが、例えば、「９０μｍ」以上且つ「１１０μｍ」以下である。当該断面において、配線本体２５のうち、幅方向Ｘ１において最も第１側（図中左側）に位置する部分と、幅方向Ｘ１において最も第２側（図中右側）に位置する部分との幅方向Ｘ１における寸法を、当該断面における配線本体２５の配線幅Ｗａとすればよい。

また、図３に示す空芯インダクタ配線２２の配線本体２５の断面では、配線厚みＨａが、例えば、「３５μｍ」以上且つ「５５μｍ」以下である。当該断面において、配線本体２５のうち、厚み方向Ｘ２において最も第１側（図中上側）に位置する部分と、厚み方向Ｘ２において最も第２側（図中下側）に位置する部分との厚み方向Ｘ２における寸法を、当該断面における配線本体２５の配線厚みＨａとすればよい。

なお、図２に示すように、空芯インダクタ配線２２には、所定の配置平面Ｚ１上に配置されているダミー配線が接続されている。具体的には、空芯インダクタ配線２２の第１端部２３に接続されているダミー配線２８と、空芯インダクタ配線２２の第２端部２４に接続されているダミー配線２８とが設けられている。これら各ダミー配線２８は、空芯インダクタ配線２２との接続部分から、空芯本体２１の非主面１３まで延びている。すなわち、各ダミー配線２８の端面は、非主面１３から露出している。

図２及び図４に示すように、空芯本体２１内には、空芯インダクタ配線２２との接続部分から空芯本体２１の主面２１ａまで延びている垂直配線が設けられている。すなわち、空芯本体２１内には、空芯インダクタ配線２２の第１端部２３に接続されている垂直配線２９と、空芯インダクタ配線２２の第２端部２４に接続されている垂直配線２９とが設けられている。

空芯コイル２０は、空芯インダクタ配線２２の第１端部２３と電気的に接続されている外部端子である第１空芯外部端子３０と、空芯インダクタ配線２２の第２端部２４と電気的に接続されている外部端子である第２空芯外部端子３１とを有している。第１空芯外部端子３０及び第２空芯外部端子３１は、第１主面１１からそれぞれ露出している。第１空芯外部端子３０は、垂直配線２９を介して第１端部２３と電気的に接続されている。第２空芯外部端子３１は、垂直配線２９を介して第２端部２４と電気的に接続されている。

各空芯外部端子３０，３１は、表層１６から外部に露出している。各空芯外部端子３０，３１は、空芯本体２１と、表層１６との双方に接触している。すなわち、表層１６には、空芯本体２１の主面２１ａを外部に露出させる貫通孔１６ａが設けられている。そして、貫通孔１６ａを埋めるように各空芯外部端子３０，３１が形成されている。そのため、各空芯外部端子３０，３１は、垂直配線２９の端面（図４における上面）、空芯本体２１の主面２１ａ、貫通孔１６ａの周壁及び第１主面１１の何れにも接触している。

各空芯外部端子３０，３１は、複数の層を積層した積層体である。積層体は、例えば、以下のような層を含んでいる。
（Ｂ１）置換型の触媒を含む層。
（Ｂ２）無電解めっきによって生成された層。

置換型の触媒を含む層の形成手法としては、例えば、空芯本体２１において貫通孔１６ａから露出する部分、及び、垂直配線２９上に形成された無電解銅めっきの層上に置換型の触媒を含む処理液を接触させる手法を挙げることができる。これにより、無電解銅めっきの表面部分が置換型の触媒、例えばパラジウムによって置換され、触媒を含む層が形成される。その後、さらに、例えば無電解ニッケルめっきのめっき液に浸すことで置換型の触媒を含む層の上に無電解ニッケルめっきの層が形成される。

なお、置換型触媒を使わない方法としては、アルカリキャタリストプロセス法を挙げることができる。この場合、触媒（例えば鉛イオン）が表層１６上にも堆積され、表層１６上にも触媒を含む層が形成される。そのため、表層１６上にも無電解めっきによって層が形成される。したがって、表層１６上の不要な層を除去する必要がある。

無電解めっきによって生成された層は、例えば、銅の比率が「９９ｗｔ％」以下となるとともに、ニッケルの比率が「０．１ｗｔ％」以上となる導電層である。ここでいう比率は、無電解めっきによって生成された層全体の重量に対する比率である。例えば、当該比率は、無電解めっきによって生成された層全体に対する各元素の含有量に基づいて算出できる。具体的には、当該層をＩＣＰ分析することにより、比率を算出できる。「ＩＣＰ」とは、「Inductively Coupled Plasma」の略記である。

次に、磁芯コイル４０１，４０２について説明する。
磁芯コイル４０１，４０２の磁芯本体４１１，４１２は、磁性層４２を備えている。磁性層４２は、磁性粉を磁性材料として含有している。磁性層４２に含まれる磁性粉の平均粒子径は、「１μｍ」以上且つ「５μｍ」であることが好ましい。ここでいう平均粒子径とは、例えば、メディアン径「Ｄ５０」である。なお、磁性材料とは、比透磁率が「１」よりも大きい材料である。

平均粒子径の測定手法としては、例えば以下のような手法を挙げることができる。図３に示すような磁芯本体４１１，４１２の断面において、互いに位置の異なる３箇所で、３０個以上の磁性粉を含む磁性層４２の断面の画像が取得される。断面の画像は、倍率が適切な大きさ（例えば、１０００倍）に調整されたＳＥＭ（走査型電子顕微鏡）によって取得される。そして、それらの画像から磁性粉の粒子径が、面積からの換算値として算出される。各粒子径のうち、昇順で並べた際に中央に位置する値（累積５０％値）が、平均粒子径とされる。

磁性層４２は、例えば、金属磁性粉を含む樹脂で構成されている。金属磁性粉を含む樹脂で磁性層４２を構成する場合、磁性層４２は、金属磁性粉として、鉄、及び、鉄を含む合金のうちの少なくとも一方を含有することが好ましい。

また、鉄及び鉄を含む合金などの鉄系金属以外の金属磁性粉を、磁性層４２に含有させてもよい。鉄系金属以外の金属磁性粉としては、例えば、ニッケル、クロム、銅、アルミニウム、並びにこれらの合金を挙げることができる。なお、鉄系金属以外の金属磁性粉を磁性層４２が含有している場合、磁性層４２は、鉄系金属の磁性粉も含有していてもよいし、鉄系金属の磁性粉を含有していなくてもよい。

磁性層４２は、その全重量に対して金属磁性粉を「６０ｗｔ％」以上含むことが好ましい。また、金属磁性粉を含む樹脂の充填性を高くするために、粒度分布の異なる２種類又は３種類の金属磁性粉を樹脂に含有させることがさらに好ましい。

金属磁性粉を含む樹脂としては、エポキシ樹脂などの樹脂材料を挙げることができる。絶縁性や成形性を考慮すると、ポリイミド樹脂、アクリル樹脂、フェノール樹脂を、当該樹脂として採用することが好ましい。

なお、磁性層４２は、金属磁性粉の代わりにフェライト粉を含有する樹脂で構成されるものであってもよいし、金属磁性粉及びフェライト粉の双方を含有する樹脂で構成されるものであってもよい。また例えば、磁性層４２は、フェライト粉を焼結によって固めた基板、すなわちフェライトの焼結体であってもよい。

磁芯コイル４０１の磁芯本体４１１の体積は、磁芯コイル４０２の磁芯本体４１２の体積と異なっている。本例では、磁芯本体４１１の体積は、磁芯本体４１２の体積よりも大きい。具体的には、図３に示す厚み方向Ｘ２において磁芯本体４１１の寸法は磁芯本体４１２の寸法と同じであるとともに、図２に示す幅方向Ｘ１及び図３に示す厚み方向Ｘ２の双方と直交する方向において磁芯本体４１１の寸法は磁芯本体４１２の寸法と同じであるものの、図２に示す幅方向Ｘ１において磁芯本体４１１の寸法は磁芯本体４１２の寸法よりも大きい。このように体積を相違させることにより、磁芯本体の構成材料が同じであって且つ磁芯本体における磁性材料の含有率が同じであっても、磁芯コイル４０１の透磁率を磁芯コイル４０２の透磁率と異ならせることができる。もちろん、磁芯本体４１１の体積を、磁芯本体４１２の体積と同じとしてもよい。

図２に示すように、磁芯コイル４０１の磁芯インダクタ配線４３１は、磁芯インダクタ配線４３１の図中左端部である第１端部４４１と、磁芯インダクタ配線４３１の図中右端部である第２端部４５１と、第１端部４４１と第２端部４５１とを繋ぐ配線本体４６１とを有している。すなわち、図３に示す磁芯インダクタ配線４３１の断面は、配線本体４６１の断面である。本例では、図２に示すように、第１端部４４１は、図中左右方向において、空芯インダクタ配線２２の第１端部２３と同一位置に配置されている。また、第２端部４５１は、図中左右方向において、空芯インダクタ配線２２の第２端部２４と同一位置に配置されている。

磁芯コイル４０２の磁芯インダクタ配線４３２は、図２における左右方向において、磁芯インダクタ配線４３１の第１端部４４１と同一位置に配置される第１端部４４２と、磁芯インダクタ配線４３１の第２端部４５１と同一位置に配置される第２端部４５２と、第１端部４４２と第２端部４５２とを繋ぐ配線本体４６２とを有している。すなわち、図３に示す磁芯インダクタ配線４３２の断面は、配線本体４６２の断面である。配線本体４６２は、第１端部４４２との接続部分から蛇行しながら第２端部４５２との接続部分まで延びている。そのため、磁芯インダクタ配線４３２の線路長は、磁芯インダクタ配線４３１の線路長及び空芯インダクタ配線２２の線路長の何れよりも長い。

各磁芯インダクタ配線４３１，４３２は、導電性材料を含有している。各磁芯インダクタ配線４３１，４３２は、例えば、銅、銀、金及びアルミニウムの少なくとも１つを導電性材料として含んでいる。また例えば、各磁芯インダクタ配線４３１，４３２は、銅、銀、金及びアルミニウムの少なくとも１つを含有する合金を導電性材料として含んでいてもよい。図３及び図４に示すように、各磁芯インダクタ配線４３１，４３２は、シード層である磁芯用配線シード層４７と、磁芯用配線シード層４７上に配置されている導電層４８とを備えている。磁芯用配線シード層４７は、例えば、銅を導電性材料として含有している。磁芯用配線シード層４７の厚み方向Ｘ２の寸法は、導電層４８の厚み方向Ｘ２の寸法よりも小さい。磁芯用配線シード層４７は、さらに層中に、チタンを含む層、タングステンを含む層の少なくとも１つの層を含む構成であってもよい。

導電層４８は、例えば、銅及び硫黄を含有している。このように導電層４８が銅及び硫黄を含んでいる場合、例えば、導電層４８では、銅の比率を「９９ｗｔ％」以上とし、硫黄の比率を「０．１ｗｔ％」以上且つ「１．０ｗｔ％」未満としてよい。ここでいう比率とは、導電層４８全体の重量に対する比率である。なお、各磁芯インダクタ配線４３１，４３２は、磁芯用配線シード層４７を備えない構成であってもよい。

図３に示す磁芯インダクタ配線４３１の配線本体４６１の断面では、配線幅Ｗｂが、例えば、「４０μｍ」以上且つ「６０μｍ」以下である。当該断面において、配線本体４６１のうち、幅方向Ｘ１において最も第１側（図中左側）に位置する部分と、幅方向Ｘ１において最も第２側（図中右側）に位置する部分との幅方向Ｘ１における寸法を、当該断面における配線本体４６１の配線幅Ｗｂとすればよい。

また、図３に示す磁芯インダクタ配線４３１の配線本体４６１の断面では、配線厚みＨｂが、例えば、「３５μｍ」以上且つ「５５μｍ」以下である。当該断面において、配線本体４６１のうち、厚み方向Ｘ２において最も第１側（図中上側）に位置する部分と、厚み方向Ｘ２において最も第２側（図中下側）に位置する部分との厚み方向Ｘ２における寸法を、当該断面における配線本体４６１の配線厚みＨｂとすればよい。

図３に示す磁芯インダクタ配線４３２の配線本体４６２の断面では、配線幅Ｗｃが、例えば、「４０μｍ」以上且つ「６０μｍ」以下である。当該断面において、配線本体４６２のうち、幅方向Ｘ１において最も第１側（図中左側）に位置する部分と、幅方向Ｘ１において最も第２側（図中右側）に位置する部分との幅方向Ｘ１における寸法を、当該断面における配線本体４６２の配線幅Ｗｃとすればよい。

また、図３に示す磁芯インダクタ配線４３２の配線本体４６２の断面では、配線厚みＨｃが、例えば、「３５μｍ」以上且つ「５５μｍ」以下である。当該断面において、配線本体４６２のうち、厚み方向Ｘ２において最も第１側（図中上側）に位置する部分と、厚み方向Ｘ２において最も第２側（図中下側）に位置する部分との厚み方向Ｘ２における寸法を、当該断面における配線本体４６２の配線厚みＨｃとすればよい。

図２に示すように、各磁芯コイル４０１，４０２には、磁芯インダクタ配線４３１，４３２に接続されているダミー配線４９が設けられている。ダミー配線４９は、磁芯インダクタ配線４３１，４３２との接続部分から、磁芯本体４１１，４１２の非主面１３まで延びている。本例では、磁芯インダクタ配線４３１，４３２の第１端部４４１，４４２に接続されているダミー配線４９と、磁芯インダクタ配線４３１，４３２の第２端部４５１，４５２に接続されているダミー配線４９とが設けられている。これら各ダミー配線４９は、磁芯インダクタ配線４３１，４３２との接続部分から、磁芯本体４１１，４１２の非主面１３まで延びている。すなわち、各ダミー配線４９の端面は、非主面１３から露出している。

図２及び図４に示すように、各磁芯本体４１１，４１２内には、磁芯インダクタ配線４３１，４３２との接続部分から磁芯本体４１１，４１２の主面４１１ａ，４１２ａに向けて延びている垂直配線が設けられている。すなわち、各磁芯本体４１１，４１２内には、磁芯インダクタ配線４３１，４３２の第１端部４４１，４４２に接続されている垂直配線５０と、磁芯インダクタ配線４３１，４３２の第２端部４５１，４５２に接続されている垂直配線５０とが設けられている。

各磁芯コイル４０１，４０２は、磁芯インダクタ配線４３１，４３２の第１端部４４１，４４２と電気的に接続されている外部端子である第１磁芯外部端子５１１，５１２と、磁芯インダクタ配線４３１，４３２の第２端部４５１，４５２と電気的に接続されている外部端子である第２磁芯外部端子５２１，５２２とを有している。各第１磁芯外部端子５１１，５１２及び各第２磁芯外部端子５２１，５２２は、第１主面１１からそれぞれ露出している。第１磁芯外部端子５１１，５１２は、垂直配線５０を介して第１端部４４１，４４２と電気的に接続されている。第２磁芯外部端子５２１，５２２は、垂直配線５０を介して第２端部４５１，４５２と電気的に接続されている。

各磁芯外部端子５１１，５１２，５２１，５２２は、表層１６から外部に露出している。そして、各磁芯外部端子５１１，５１２，５２１，５２２は、磁芯本体４１１，４１２と、表層１６との双方に接触している。すなわち、表層１６には、磁芯本体４１１，４１２の主面４１１ａ，４１２ａを外部に露出させる貫通孔１６ｂが設けられている。そして、貫通孔１６ｂを埋めるように各磁芯外部端子５１１，５１２，５２１，５２２が形成されている。そのため、各磁芯外部端子５１１，５１２，５２１，５２２は、垂直配線５０の端面（図４における上面）、磁芯本体４１１，４１２の主面４１１ａ，４１２ａ、貫通孔１６ｂの周壁及び第１主面１１の何れにも接触している。

各磁芯外部端子５１１，５１２，５２１，５２２は、複数の層を積層した積層体である。積層体は、例えば、上記（Ｂ１）及び（Ｂ２）のような層を含んでいる。
本例では、図２～図４に示すように、各磁芯本体４１１，４１２内には、磁芯インダクタ配線４３１，４３２及びダミー配線４９に接触する絶縁層５３が設けられている。各絶縁層５３は、インダクタ部品１０の第１主面１１と第２主面１２との間に配置されている。詳しくは、各絶縁層５３は、磁芯インダクタ配線４３１，４３２と第２主面１２との間に配置されている。すなわち、図３及び図４に示すように、磁芯インダクタ配線４３１，４３２及びダミー配線４９の図中下面が、絶縁層５３に接触している。一方、磁芯インダクタ配線４３１，４３２及びダミー配線４９の図中上面は、絶縁層５３に接触していない。

各絶縁層５３は、非磁性の絶縁体である。各絶縁層５３は、例えば、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、フェノール樹脂、液晶ポリマーからなる。各絶縁層５３の絶縁性能を高めるために、各絶縁層５３は、シリカフィラーなどの絶縁フィラーを含有していてもよい。

次に、空芯本体２１と磁芯本体４１１との境界部分について説明する。図５は、図３において破線で囲んだ部分の拡大図である。
図３及び図５に示すように、空芯本体２１及び磁芯本体４１１は互いに隣り合っている。そして、空芯本体２１と磁芯本体４１１との境界部分においては、磁芯本体４１１の含有する磁性粉Ｐの一部が空芯本体２１内に入り込んでいることもある。このような場合、図５に示すように空芯本体２１と磁芯本体４１１との境界面が凹凸形状となる。なお、互いに隣り合う空芯本体２１と磁芯本体４１１との境界が確認できない態様で空芯本体２１と磁芯本体４１１とが接していてもよい。また、図３及び図４では、磁芯本体４１１と磁芯本体４１２との境界が確認できない態様で磁芯本体４１１と磁芯本体４１２とが接している。しかし、これに限らず、磁芯本体４１１と磁芯本体４１２との境界が確認できる態様で磁芯本体４１１と磁芯本体４１２とが接していてもよい。

次に、空芯本体に設けられている空芯コイルの定義、及び、磁芯本体に設けられている磁芯コイルの定義について説明する。
図６は、図２に示した線ＬＮ１でインダクタ部品１０を切断した場合における断面図である。図６に示す断面は、各インダクタ配線２２，４３１，４３２の何れもが直交する方向におけるインダクタ部品１０の横断面である。すなわち、図６は、空芯インダクタ配線２２の延びる方向と直交する方向にインダクタ部品１０を切断した所定断面であるといえる。また、図６は、磁芯インダクタ配線４３１の延びる方向と直交する方向にインダクタ部品１０を切断した所定断面であるといえる。また、図６は、磁芯インダクタ配線４３２の延びる方向と直交する方向にインダクタ部品１０を切断した所定断面であるといえる。

なお、本例では、３つのインダクタ配線２２，４３１，４３２の延びる方向が互いに平行な部分が存在している。しかし、３つのインダクタ配線２２，４３１，４３２の延びる方向が互いに平行な部分が存在しないこともある。このような場合、各インダクタ配線２２，４３１，４３２の所定断面は、１つのインダクタ部品１０の断面で取得できない。よって、インダクタ配線２２，４３１，４３２毎に個別にインダクタ部品１０を切断することにより、各インダクタ配線２２，４３１，４３２の所定断面を取得することになる。

図６に示すインダクタ部品１０の横断面において、インダクタ配線を囲む領域が、周辺領域Ｆとして設定される。周辺領域Ｆは、第１直線Ｂ１、第２直線Ｂ２、第３直線Ｂ３及び第４直線Ｂ４によって囲まれた領域から配線部分を除いた部分である。配線部分とは、空芯本体２１や磁芯本体４１１内に設けられており、且つ電流が流れる部分である。すなわち、本実施形態では、配線部分は、各インダクタ配線２２，４３１，４３２及び垂直配線２９，５０を含んでいる。その一方で、配線部分は、磁性粉を含まない。第１直線Ｂ１及び第２直線Ｂ２は厚み方向Ｘ２に延びる仮想直線であり、第３直線Ｂ３及び第４直線Ｂ４は幅方向Ｘ１に延びる仮想直線である。詳しくは、図６におけるインダクタ配線の配線本体の配線幅をインダクタ配線の配線幅とした場合、第１直線Ｂ１は、図６に示す断面におけるインダクタ配線の幅方向Ｘ１の第１端（図中左端）から幅方向Ｘ１においてインダクタ配線の配線幅だけ離れている部分を通過する線である。第２直線Ｂ２は、図６に示す断面におけるインダクタ配線の幅方向Ｘ１の第２端（図中右端）から幅方向Ｘ１においてインダクタ配線の配線幅だけ離れている部分を通過する線である。図６におけるインダクタ配線の配線本体の配線厚みをインダクタ配線の配線厚みとした場合、第３直線Ｂ３は、図６に示す断面におけるインダクタ配線の厚み方向Ｘ２の第１端（図中上端）から厚み方向Ｘ２においてインダクタ配線の配線厚みだけ離れている部分を通過する線である。第４直線Ｂ４は、図６に示す断面におけるインダクタ配線の厚み方向Ｘ２の第２端（図中下端）から厚み方向Ｘ２においてインダクタ配線の配線厚みだけ離れている部分を通過する線である。

周辺領域Ｆのうち、磁性材料が占める割合を「磁性材料割合Ｒａ」と定義した場合、磁性材料割合Ｒａが「５０％」未満となるインダクタが空芯コイルと定義される。磁性材料割合Ｒａが「５０％」以上となるインダクタが磁芯コイルと定義される。周辺領域Ｆのうち、非磁性の絶縁体の面積と、磁性材料を含有する部分の面積との和を分母とし、磁性材料を含有する部分の面積を分子とした値が、磁性材料割合Ｒａとして導出される。

ここで、磁性材料割合Ｒａの測定方法の一例について説明する。磁性材料が粉体である場合、倍率が適切な大きさ（例えば、１０００倍）に調整されたＳＥＭによって周辺領域Ｆを含むインダクタ部品１０の断面が撮影される。続いて、当該断面における多数の粉体の面積の総計が、磁性材料を含有する部分の面積として導出される。そして、周辺領域Ｆの全体面積を分母とし、導出した磁性材料を含有する部分の面積を分子とした値が、磁性材料割合Ｒａとして導出される。

なお、磁性材料が粉体ではないこともある。例えば、フェライトの焼結体が磁性材料であることもある。この場合、当該焼結体の全体が磁性材料となるため、周辺領域Ｆ内における当該焼結体の面積を、磁性材料を含有する部分の面積として導出すればよい。

図６には、空芯インダクタ配線２２に対する周辺領域ＦＡとして、第１直線Ｂ１Ａ、第２直線Ｂ２Ａ、第３直線Ｂ３Ａ及び第４直線Ｂ４Ａによって囲まれた領域から空芯インダクタ配線２２を除いた部分が示されている。磁芯インダクタ配線４３１に対する周辺領域ＦＢとして、第１直線Ｂ１Ｂ、第２直線Ｂ２Ｂ、第３直線Ｂ３Ｂ及び第４直線Ｂ４Ｂによって囲まれた領域から磁芯インダクタ配線４３１を除いた部分が示されている。磁芯インダクタ配線４３２に対する周辺領域ＦＣとして、第１直線Ｂ１Ｃ、第２直線Ｂ２Ｃ、第３直線Ｂ３Ｃ及び第４直線Ｂ４Ｃによって囲まれた領域から磁芯インダクタ配線４３２を除いた部分が示されている。図６に示すように各インダクタ配線２２，４３１，４３２のうち、空芯インダクタ配線２２の断面の面積が最も広い。そのため、各周辺領域ＦＡ，ＦＢ，ＦＣのうち、周辺領域ＦＡの面積が最大となる。

そして、図６に示す周辺領域ＦＡにおいて磁性材料割合Ｒａは「５０％」未満である。具体的には、磁性材料割合Ｒａは約「０％」である。図６に示す周辺領域ＦＢにおいて磁性材料割合Ｒａは「５０％」以上である。具体的には、磁性材料割合Ｒａは約「９５％」である。図６に示す周辺領域ＦＣにおいて磁性材料割合Ｒａは「５０％」以上である。具体的には、磁性材料割合Ｒａは約「９５％」である。

なお、インダクタ配線の設置位置や形状によっては、周辺領域Ｆが、インダクタ部品１０の断面からはみ出すことがある。周辺領域Ｆの一部がインダクタ部品１０の断面からはみ出す場合、周辺領域Ｆのうち当該断面からはみ出している部分を排除した部分を排除して磁性材料割合Ｒａが導出される。

図４は、各インダクタ配線２２，４３１，４３２の第２端部２４，４５１，４５２を含むインダクタ部品１０の断面図である。詳しくは、図４に示す断面は、空芯インダクタ配線２２の延びる方向と直交する方向にインダクタ部品１０を切断した場合の断面である。また、図４に示す断面は、磁芯インダクタ配線４３１の延びる方向と直交する方向にインダクタ部品１０を切断した場合の断面でもある。また、図４に示す断面は、磁芯インダクタ配線４３２の延びる方向と直交する方向にインダクタ部品１０を切断した場合の断面でもある。すなわち、図４には、空芯インダクタ配線２２の第２端部２４を含む所定断面が図示されている。また、図４には、磁芯インダクタ配線４３１の第２端部４５１を含む所定断面が図示されている。また、図４には、磁芯インダクタ配線４３２の第２端部４５２を含む所定断面が図示されている。

図４には、空芯インダクタ配線２２の第２端部２４の周辺領域ＦＡとして、第１直線Ｂ１Ａ、第２直線Ｂ２Ａ、第３直線Ｂ３Ａ及び第４直線Ｂ４Ａによって囲まれた領域から空芯インダクタ配線２２及び垂直配線２９を除いた部分が示されている。また、磁芯インダクタ配線４３１の第２端部４５１の周辺領域ＦＢとして、第１直線Ｂ１Ｂ、第２直線Ｂ２Ｂ、第３直線Ｂ３Ｂ及び第４直線Ｂ４Ｂによって囲まれた領域から磁芯インダクタ配線４３１及び垂直配線５０を除いた部分が示されている。また、磁芯インダクタ配線４３２の第２端部４５２の周辺領域ＦＣとして、第１直線Ｂ１Ｃ、第２直線Ｂ２Ｃ、第３直線Ｂ３Ｃ及び第４直線Ｂ４Ｃによって囲まれた領域から磁芯インダクタ配線４３２及び垂直配線５０を除いた部分が示されている。

そして、図４に示す周辺領域ＦＡにおいて磁性材料割合Ｒａは「５０％」未満である。具体的には、磁性材料割合Ｒａは約「０％」である。図４に示す周辺領域ＦＢにおいて磁性材料割合Ｒａは「５０％」以上である。具体的には、磁性材料割合Ｒａは約「９５％」である。図４に示す周辺領域ＦＣにおいて磁性材料割合Ｒａは「５０％」以上である。具体的には、磁性材料割合Ｒａは約「９５％」である。なお、図４に示す周辺領域ＦＡにおける磁性材料割合Ｒａは、「５０％」未満であれば「０％」でなくてもよい。図４に示す周辺領域ＦＢにおける磁性材料割合Ｒａは、「５０％」以上であれば「９５％」でなくてもよい。図４に示す周辺領域ＦＣにおける磁性材料割合Ｒａは、「５０％」以上であれば「９５％」でなくてもよい。

ちなみに、図４に示した場合と同様に、空芯インダクタ配線２２の第１端部２３を切断するインダクタ部品１０の断面には、空芯インダクタ配線２２の第１端部２３の周辺領域ＦＡを設定できる。また、磁芯インダクタ配線４３１の第１端部４４１を切断するインダクタ部品１０の断面には、磁芯インダクタ配線４３１の第１端部４４１の周辺領域ＦＢを設定できる。また、磁芯インダクタ配線４３２の第１端部４４２を切断するインダクタ部品１０の断面には、磁芯インダクタ配線４３２の第１端部４４２の周辺領域ＦＣを設定できる。そして、第１端部２３の周辺領域ＦＡにおいて磁性材料割合Ｒａは「５０％」未満である。具体的には、磁性材料割合Ｒａは約「０％」である。第１端部４４１の周辺領域ＦＢにおいて磁性材料割合Ｒａは「５０％」以上である。具体的には、磁性材料割合Ｒａは約「９５％」である。第１端部４４２の磁性材料割合Ｒａは「５０％」以上である。具体的には、磁性材料割合Ｒａは約「９５％」である。

また、本実施形態において磁芯コイル４０１，４０２は次のような特徴を有している。すなわち、磁芯コイル４０１，４０２では、磁芯インダクタ配線４３１，４３２に入力されるインダクタ電流ＬＣの周波数が「１ＭＨｚ」以上且つ「５０ＭＨｚ」以下である場合には実効透磁率が「３」以上となる。インダクタ電流ＬＣとは、インダクタ配線に流れる電流のことである。

実効透磁率とは、漏れ磁束を無視できる磁芯において、実行自己インダクタンスに基づいて導出できる透磁率である。すなわち、実効透磁率とは、自己インダクタンスに基づいて導出できる透磁率である。例えば、インピーダンスアナライザやネットワークアナライザを用いて磁芯コイルのインダクタンスが測定される。このとき、磁芯コイルに入力される小信号（電流）は、磁芯コイルが磁気飽和しない程度に十分に小さい直流バイアスである。当該小信号の周波数を「１ＭＨｚ」から「５０ＭＨｚ」にスイープさせて、インダクタンスが測定される。次に磁芯コイルの構造シミュレーションによって、インダクタンスの実測値と、インダクタンスのシミュレーション値との調整が行われる。これにより、局部的な磁性材料の粗密の影響などを丸め込んだ磁芯コイルの全体的な透磁率を、磁芯コイルの実効透磁率として得ることができる。

次に、本実施形態における空芯コイル２０、磁芯コイル４０１及び磁芯コイル４０２の特性の相違について説明する。
各磁芯コイル４０１，４０２の何れにおいても磁気飽和が発生しないインダクタ電流ＬＣの領域を「低電流領域ＡＬＣ」とする。この場合、インダクタ電流ＬＣの大きさが低電流領域ＡＬＣ内に含まれるときには、磁芯コイル４０１で磁気飽和が発生しないため、磁芯コイル４０１のインダクタンスは、空芯コイル２０のインダクタンスよりも大きい。同様に、インダクタ電流ＬＣの大きさが低電流領域ＡＬＣ内に含まれるときには、磁芯コイル４０２で磁気飽和が発生しないため、磁芯コイル４０２のインダクタンスは、空芯コイル２０のインダクタンスよりも大きい。一方、インダクタ電流ＬＣの大きさが低電流領域ＡＬＣの上限よりも大きい場合、磁芯コイル４０１，４０２で磁気飽和が発生することがある。そして、磁芯コイル４０１で磁気飽和が発生する場合、磁芯コイル４０１のインダクタンスは、空芯コイル２０のインダクタンスよりも小さい。同様に、磁芯コイル４０２で磁気飽和が発生する場合、磁芯コイル４０２のインダクタンスは、空芯コイル２０のインダクタンスよりも小さい。

空芯コイル２０の直流電気抵抗は、磁芯コイル４０１の直流電気抵抗よりも低いとともに、磁芯コイル４０２の直流電気抵抗よりも低い。
具体的には、空芯インダクタ配線２２の線路長は、磁芯インダクタ配線４３１の線路長と等しい。一方、図３に示すように、空芯インダクタ配線２２が延びる方向と直交する方向で空芯インダクタ配線２２を切断した場合の空芯インダクタ配線２２の断面の面積は、磁芯インダクタ配線４３１が延びる方向と直交する方向で磁芯インダクタ配線４３１を切断した場合の磁芯インダクタ配線４３１の断面の面積よりも広い。これにより、空芯コイル２０の直流電気抵抗を、磁芯コイル４０１の直流電気抵抗よりも低くできる。

空芯インダクタ配線２２の線路長は、磁芯インダクタ配線４３２の線路長よりも短い。また、図３に示すように、空芯インダクタ配線２２が延びる方向と直交する方向で空芯インダクタ配線２２を切断した場合の空芯インダクタ配線２２の断面の面積は、磁芯インダクタ配線４３２が延びる方向と直交する方向で磁芯インダクタ配線４３２を切断した場合の磁芯インダクタ配線４３２の断面の面積よりも広い。これにより、空芯コイル２０の直流電気抵抗を、磁芯コイル４０２の直流電気抵抗よりも低くできる。

磁芯インダクタ配線４３１の線路長は、磁芯インダクタ配線４３２の線路長よりも短い。また、図３に示すように、磁芯インダクタ配線４３１が延びる方向と直交する方向で磁芯インダクタ配線４３１を切断した場合の磁芯インダクタ配線４３１の断面の面積は、磁芯インダクタ配線４３２が延びる方向と直交する方向で磁芯インダクタ配線４３２を切断した場合の磁芯インダクタ配線４３２の断面の面積と等しい。これにより、磁芯インダクタ配線４３１の直流電気抵抗を、磁芯コイル４０２の直流電気抵抗よりも低くできる。直流電気抵抗の低い磁芯コイルを「第１磁芯コイル」と定義し、直流電気抵抗の高い磁芯コイルを「第２磁芯コイル」と定義した場合、各磁芯コイル４０１，４０２のうち、磁芯インダクタ配線４３１を有する磁芯コイル４０１が第１磁芯コイルに相当し、磁芯インダクタ配線４３２を有する磁芯コイル４０２が第２磁芯コイルに相当する。

また、磁芯インダクタ配線４３１の線路長と、磁芯インダクタ配線４３２の線路長とが互いに異なるため、磁芯コイル４０１のインダクタンスが、磁芯コイル４０２と異なっている。インダクタンスの大きい磁芯コイルを「第１磁芯コイル」と定義し、インダクタンスの小さい磁芯コイルを「第２磁芯コイル」と定義した場合、各磁芯コイル４０１，４０２のうち、インダクタンスの大きい方の磁芯コイルが第１磁芯コイルに相当し、インダクタンスの小さい方の磁芯コイルが第２磁芯コイルに相当する。

次に、図７を参照し、上記のインダクタ部品１０を搭載するＤＣＤＣコンバータ８０について説明する。
ＤＣＤＣコンバータ８０は、スイッチング回路８２を備えている。このＤＣＤＣコンバータ８０では、直流電源８１からの入力信号（直流電流）がスイッチング回路８２を介してインダクタ部品１０に入力される。スイッチング回路８２は、インダクタ部品１０におけるインダクタ配線２２，４３１，４３２と同数のスイッチング素子８２ａ，８２ｂ，８２ｃを有している。各スイッチング素子８２ａ，８２ｂ，８２ｃは、互いに並列となるように配置されている。すなわち、各スイッチング素子８２ａ，８２ｂ，８２ｃのうち、オンとなるスイッチング素子に電気的に接続されているインダクタのみに直流電源８１からの入力信号が流れる。スイッチング素子８２ａ，８２ｂ，８２ｃとして、例えば、ＭＯＳ－ＦＥＴ回路を挙げることができる。ＭＯＳ－ＦＥＴ回路としては、例えば、２つのＦＥＴを備えるもの、１つのＭＯＳ－ＦＥＴとダイオードとを備えるものを挙げることができる。２つのＦＥＴを備えるＭＯＳ－ＦＥＴ回路は、２つのＦＥＴとコントローラ８３とで構成されることもある。

そして、インダクタ部品１０のインダクタ配線２２，４３１，４３２には、各スイッチング素子８２ａ，８２ｂ，８２ｃのうち、電気的に接続されているスイッチング素子を通じてインダクタ電流ＬＣが流れる。

また、ＤＣＤＣコンバータ８０には、インダクタ部品１０から出力された電流の大きさを基に、各スイッチング素子８２ａ，８２ｂ，８２ｃのオン・オフを制御するコントローラ８３が設けられている。すなわち、コントローラ８３によって、各インダクタ配線２２，４３１，４３２のうち、インダクタ電流ＬＣを流すインダクタ配線が選択される。

なお、空芯コイルに電気的に接続されているスイッチング素子を「空芯用スイッチング素子」と定義し、磁芯コイルに電気的に接続されているスイッチング素子を「磁芯用スイッチング素子」と定義したとする。この場合、スイッチング素子８２ａが空芯用スイッチング素子に相当し、各スイッチング素子８２ｂ，８２ｃが磁芯用スイッチング素子に相当する。

そして、コントローラ８３は、インダクタ部品１０に対する負荷電流が第１負荷電流判定値以下であるときには、空芯コイル用であるスイッチング素子８２ａをオフとし、磁芯コイル用である各スイッチング素子８２ｂ，８２ｃのうち、第１スイッチング素子をオンとし、第２スイッチング素子をオフとする。これにより、空芯コイル２０よりもインダクタンスの大きい磁芯コイル４０１及び磁芯コイル４０２のうちの一方に電流が流れる。一方、コントローラ８３は、インダクタ部品１０に対する負荷電流が第１負荷電流判定値を越えるときには、スイッチング素子８２ａをオンとし、各スイッチング素子８２ｂ，８２ｃをオフとする。これにより、磁芯コイル４０１，４０２よりも直流重畳特性の良好な空芯コイル２０に電流が流れる。すなわち、高負荷であるか否かの判断基準となる負荷電流の大きさを「所定電流」と定義した場合、第１負荷電流判定値が所定電流に相当する。

本実施形態において、インダクタ部品１０は、２つの磁芯コイル４０１，４０２を備えている。そして、磁芯コイル４０２のインダクタンスは磁芯コイル４０１のインダクタンスよりも大きく、磁芯コイル４０２の直流電気抵抗は磁芯コイル４０１の直流電気抵抗よりも高いとする。この場合、負荷電流が、第１負荷電流判定値よりも小さい第２負荷電流判定値以下であるときには、スイッチング素子８２ｃをオンとし、各スイッチング素子８２ａ，８２ｂをオフとするとよい。これにより、低インダクタンス及び低直流電気抵抗の磁芯コイル４０２に電流を流すことができる。また、負荷電流が第２負荷電流判定値よりも大きく且つ第１負荷電流判定値以下であるときには、各スイッチング素子８２ａ，８２ｃをオフとし、スイッチング素子８２ｂをオンとするとよい。これにより、中インダクタンス及び中直流電気抵抗の磁芯コイル４０１に電流を流すことができる。また、負荷電流が第１負荷電流判定値を越えるときには、スイッチング素子８２ｂ，８２ｃをオフとし、スイッチング素子８２ａをオンとするとよい。これにより、高インダクタンス及び高直流電気抵抗の空芯コイル２０に電流を流すことができる。このように３つのインダクタを使い分けることにより、インダクタ部品１０によるインダクタンスの取得効率を高くできる。

本実施形態では、以下に示す作用及び効果を得ることができる。
（１－１）インダクタ部品１０は、磁芯コイル４０１，４０２に加え、磁芯コイル４０１，４０２と比較して磁気飽和する電流値の高い空芯コイル２０も備えている。そのため、インダクタ部品１０に入力される電流が比較的大きいＤＣＤＣコンバータ８０においては、負荷電流の大きさによって磁芯コイル４０１，４０２と空芯コイル２０とを使い分けることにより、ＤＣＤＣコンバータ８０を適切に動作させることができる。したがって、インダクタンスの取得効率が高いインダクタを有しながら、対応可能な電流を大きくできる。

（１－２）磁芯コイル４０１，４０２によれば、インダクタ電流ＬＣの周波数が「１ＭＨｚ」以上且つ「５０ＭＨｚ」以下である場合には実効透磁率が「３」以上となる。このような周波数の領域は、ＣＰＵやＧＰＵへの電源供給用などの高周波ＤＣＤＣコンバータで使用されるスイッチング周波数である。そのため、上記のように磁芯コイル４０１，４０２を構成することにより、インダクタ部品１０を、ＣＰＵやＧＰＵ用のＤＣＤＣコンバータに適したインダクタ部品とすることができる。

（１－３）磁芯コイル４０１，４０２のインダクタンスが空芯コイル２０のインダクタンスよりも大きいため、磁芯コイル４０１，４０２のインダクタンスの取得効率は空芯コイル２０のインダクタンスの取得効率よりも高い。このようにインダクタンスの取得効率の高い磁芯コイルをインダクタ部品１０が備えることにより、インダクタンスの取得効率を高くしつつ、インダクタ部品１０の大型化を抑制できる。詳しくは、第１主面１１及び第２主面１２の面積を狭くできる。その結果、回路基板にインダクタ部品１０を実装するに際し、回路基板上にインダクタ部品１０の設置箇所を確保しやすくなる。

（１－４）ＤＣＤＣコンバータ８０では、負荷側に流れる電流である負荷電流が比較的大きい場合、インダクタ部品に求められる性能として、インダクタンスが大きいことよりも直流電気抵抗が低いことが優先される。本実施形態では、空芯コイル２０の直流電気抵抗が磁芯コイル４０１，４０２の直流電気抵抗よりも低い。そのため、インダクタ部品１０をＤＣＤＣコンバータ８０に使用した場合、負荷電流が大きいときには、磁気飽和の発生しにくい空芯コイル２０に電流を流すようにすることにより、インダクタンスの低下を抑制できる分、インダクタ部品１０としての機能を発揮しやすくできる。

（１－５）本実施形態では、インダクタ部品１０は、複数のインダクタ、すなわち空芯コイル２０及び各磁芯コイル４０１，４０２を備えている。そのため、負荷電流の大きさに応じて、電流を流すインダクタを変更したり、電流を流すインダクタの数を変えたりすることにより、インダクタ部品１０のインダクタンスを、そのときの負荷電流に応じた適切な値にすることができる。これにより、ＤＣＤＣコンバータ８０の効率を高くできる。

（１－６）本実施形態では、所定の配置平面Ｚ１上に各インダクタ配線２２，４３１，４３２が配置されている。そのため、各インダクタ配線２２，４３１，４３２のうち、一部のインダクタ配線の厚み方向Ｘ２における位置が、残りのインダクタ配線の厚み方向Ｘ２における位置と異なる場合と比較し、インダクタ部品１０の厚み方向Ｘ２における寸法が大きくなることを抑制できる。そのため、インダクタ部品１０を、ＣＰＵやＧＰＵの周辺などのように３次元実装によって部品実装効率の向上する回路に適したインダクタ部品とすることができる。

（１－７）図２に示すように、空芯コイル２０において第１空芯外部端子３０から第２空芯外部端子３１までの直線距離ＮＡと、磁芯コイル４０１において第１磁芯外部端子５１１から第２磁芯外部端子５２１までの直線距離ＮＢと、磁芯コイル４０２において第１磁芯外部端子５１２から第２磁芯外部端子５２２までの直線距離ＮＣとが互いに等しい。これにより、各直線距離ＮＡ，ＮＢ，ＮＣのうち、一部の直線距離が残りの直線距離と相違する場合と比較し、回路基板上にインダクタ部品１０を実装しやすくできる。

ここでいう一対の外部端子の直線距離とは、インダクタ部品１０の第１主面１１上において、一対の外部端子のうち、第１外部端子の中心から第２外部端子の中心までの距離である。なお、一対の外部端子とは、１つのインダクタ配線と電気的に接続されている２つの外部端子である。

（１－８）各磁芯本体４１１，４１２の体積を互いに異ならせることにより、磁性材料や組成比率が同じであっても、透磁率が高く、且つ直流重畳特性が低い磁芯コイルと、透磁率が低く、且つ直流重畳特性が高い磁芯コイルとの双方を、インダクタ部品１０に設けることができる。

（１－９）配置平面Ｚ１を第１主面１１と平行とした場合、インダクタ配線２２，４３１，４３２から外部端子３０，３１，５１１，５２１，５１２，５２２までの直線距離が長くなることを抑制できる。

（１－１０）インダクタ部品１０は、表層１６を有している。これにより、磁芯本体４１１，４１２に含まれる金属材料の酸化を抑制できる。
（１－１１）空芯コイル２０及び磁芯コイル４０１，４０２を一体化したインダクタ部品１０をＤＣＤＣコンバータ８０に使用することにより、空芯コイル２０と、磁芯コイル４０１，４０２とが個別にＤＣＤＣコンバータ８０に設けられる場合と比較し、ＤＣＤＣコンバータ８０の部品点数の増大を抑制できる。その結果、ＤＣＤＣコンバータ８０の大型化を抑制できる。また、１つの部品を実装することにより、複数のインダクタを実装したことになる。そのため、複数のインダクタを個別に実装する場合と比較し、部品実装に要する工数を削減できる。

（１－１２）インダクタ部品１０をＤＣＤＣコンバータ８０に使用した場合、高負荷ではないときには、電流を流すインダクタを、磁芯コイル４０１と磁芯コイル４０２との中から選択できる。そのため、インダクタ部品１０で対応できる電源回路の幅を広げ、ひいては電源回路の設計の自由度を高くできる。

次に、図８～図２０を参照し、上記のインダクタ部品１０の製造方法の一例について説明する。ここで説明する製造方法は、インダクタ配線２２，４３１，４３２の形成にセミアディティブ法を利用する方法である。

図８に示すように、はじめの工程では、基板１００上に第１製造用絶縁層１０５が形成される。基板１００は、板状をなしている。基板１００の材質としては、例えば、セラミックスを挙げることができる。図８において、基板１００の上面を表面１０１とし、基板１００の下面を裏面１０２とする。そして、基板１００の表面１０１全体を覆うように、基板１００上に第１製造用絶縁層１０５が形成される。第１製造用絶縁層１０５は、上記インダクタ部品１０を構成する絶縁層５３や空芯本体２１と同じ非磁性の材料によって構成される。例えば、トリフルオロメチル基とシルセスキオキサンとを含むポリイミドワニスをスピンコートによって基板１００の表面１０１に塗布することにより、第１製造用絶縁層１０５を形成できる。

第１製造用絶縁層１０５の形成が完了すると、次の工程が開始される。当該工程では、第１製造用絶縁層１０５上に第２製造用絶縁層１１０が形成される。詳しくは後述するが、第２製造用絶縁層１１０の一部が、磁芯コイル４０１，４０２の絶縁層５３となる。例えば、トリフルオロメチル基とシルセスキオキサンとを含むポリイミドワニスをスピンコートによって第１製造用絶縁層１０５上に塗布することにより、第２製造用絶縁層１１０を形成できる。

第２製造用絶縁層１１０の形成が完了すると、次の工程が開始される。当該工程では、図９に示すように第２製造用絶縁層１１０が加工される。例えば、フォトリソグラフィによって、第２製造用絶縁層１１０の一部が除去される。図９に示す例では、第２製造用絶縁層１１０のうち、空芯コイル２０の空芯本体２１が形成される位置、磁芯コイル４０１の絶縁層５３として機能させる位置、及び、磁芯コイル４０１の絶縁層５３として機能させる位置はそれぞれ残り、それ以外の部分が除去される。

フォトリソグラフィについて説明する。まずはじめに、スピンコートによってフォトレジストが第２製造用絶縁層１１０上に塗布される。続いて、露光装置を用いた露光が実行される。これにより、フォトレジストのうち、第２製造用絶縁層１１０における除去対象部分を被覆する部分は、後述する現像処理によって除去可能となり、それ以外の部分は硬化する。なお、フォトレジストとしてネガ型のレジストを採用する場合、当該フォトレジストのうち、露光された部分が硬化し、それ以外の部分が除去可能になる。一方、フォトレジストとしてポジ型のレジストを採用する場合、当該フォトレジストのうち、露光された部分が除去可能となり、それ以外の部分が硬化する。フォトレジストのうち、露光される部分を制御することにより、第２製造用絶縁層１１０上に付着している部分の一部分を硬化させることができる。続いて、現像液を用いた現像処理によって、フォトレジストのうち、除去対象部分が除去される。そして、フォトレジストのうち、硬化した部分が保護膜として残る。このように保護膜をパターニングすることにより、パターンが形成される。当該パターンは、上記除去対象部分の形状に応じた開口形状をなす。続いて、ウェットエッチングによって、第２製造用絶縁層１１０のうち、露出している部分、すなわち保護膜が被覆されていない部分が除去される。その後、剥離液を用いた処理によって、保護膜が除去される。

第２製造用絶縁層１１０の加工が完了されると、次の工程が開始される。当該工程では、シード層１１５が形成される。すなわち、図９に示すように、第１製造用絶縁層１０５のうちの露出している部分、及び、第２製造用絶縁層１１０の図中上面全体を覆うようにシード層１１５が形成される。例えば、スパッタリングによって、銅を含むシード層１１５が形成される。例えば、「２００ｎｍ」程度の厚みのシード層１１５が形成される。詳しくは後述するが、シード層１１５の一部が、空芯用配線シード層２６となる。また、別の一部が、磁芯用配線シード層４７となる。

シード層１１５の形成が完了すると、次の工程が開始される。当該工程では、図１０に示すように第１保護膜１２０が形成される。例えば、スピンコートによってフォトレジストがシード層１１５上に塗布される。続いて、露光装置を用いた露光が実行される。これにより、フォトレジストのうち、インダクタ配線２２，４３１，４３２を形成する位置に対応する部分は後述する現像処理によって除去可能となり、それ以外の部分は硬化する。続いて、現像液を用いた現像処理によって、図１０に示すように、フォトレジストのうち、インダクタ配線２２，４３１，４３２を形成する位置に対応する部分が除去される。そして、フォトレジストのうち、硬化した部分が第１保護膜１２０として残る。このように第１保護膜１２０をパターニングすることにより、配線パターンＰＴ１が形成される。配線パターンＰＴ１は、インダクタ配線２２，４３１，４３２の形状に応じた開口形状をなす。

配線パターンＰＴ１の形成が完了すると、次の工程が開始される。当該工程では、配線パターンＰＴ１内に導電性材料を供給することによって、図１１に示すような導電層２７，４８が形成される。例えば、硫酸銅水溶液を用いた電解銅めっきを行うことにより、シード層１１５のうち露出している部分に主に銅及び微量の硫黄が析出する。これにより、導電層２７，４８が形成される。硫酸銅水溶液を用いるため、導電層２７，４８には硫黄が含まれることになる。シード層１１５のうちの導電層２７，４８が接触する部分と、導電層２７，４８とにより、インダクタ配線２２，４３１，４３２が形成される。すなわち、シード層１１５のうち、導電層２７が接触する部分が、空芯用配線シード層２６となり、導電層４８が接触する部分が、磁芯用配線シード層４７となる。

そして、導電層２７，４８の形成が完了すると、剥離液を用いた処理によって、図１１に示すように第１保護膜１２０が除去される。また、第１保護膜１２０の除去が完了すると、シード層１１５のうち、第１保護膜１２０に接触していた部分が除去される。例えば、ウェットエッチングによって、シード層１１５のうち、第１保護膜１２０に接触していた部分が除去される。すなわち、シード層１１５のうち、空芯用配線シード層２６や磁芯用配線シード層４７となる部分以外が除去される。

次の工程では、図１２に示すように第２保護膜１２５が形成される。すなわち、フォトレジストがインダクタ配線２２，４３１，４３２を隠すように塗布される。例えば、スピンコートによってフォトレジストが塗布される。続いて、露光装置を用いた露光が実行される。これにより、フォトレジストのうち、垂直配線２９，５０を形成する位置に対応する部分は後述する現像処理によって除去可能となり、それ以外の部分は硬化する。続いて、現像液を用いた現像処理によって、フォトレジストのうち、硬化していない部分が除去され、硬化した部分が第２保護膜１２５として残る。これにより、垂直配線２９，５０を形成するためのパターンである垂直パターンが形成される。

垂直パターンの形成が終了すると、次の工程が開始される。当該工程では、図１２に示すように垂直配線２９，５０が形成される。例えば、硫酸銅水溶液を用いた電解銅めっきを行うことにより、垂直パターン内に導電性材料が供給されるため、垂直配線２９，５０を形成できる。この場合、ダミー配線２８，４９を介してインダクタ配線２２，４３１，４３２に給電することにより、垂直パターン内に、導電性材料である銅が供給される。このように硫酸銅水溶液を用いる場合、垂直配線２９，５０には微少の硫黄が含まれることになる。そして、垂直配線２９，５０の形成が完了すると、剥離液を用いた処理によって、図１３に示すように第２保護膜１２５が除去される。

第２保護膜１２５の除去が完了すると、次の工程が開始される。当該工程では、第２製造用絶縁層１１０と同じ非磁性の絶縁材料をスピンコートなどによって塗布することにより、図１４に示すように、各インダクタ配線２２，４３１，４３２を被覆する第３製造用絶縁層１３０が形成される。第３製造用絶縁層１３０のうち、一部が空芯コイル２０の空芯本体２１となる。

続いて、図１５に示すように、第３製造用絶縁層１３０のうち、各磁芯インダクタ配線４３１，４３２を被覆していた部分が除去される。例えば、フォトリソグラフィによって、第３製造用絶縁層１３０のうち、各磁芯インダクタ配線４３１，４３２を被覆していた部分を除去できる。当該部分の除去は、フォトリソグラフィの代わりに、当該部分を削るレーザを用いてもよい。

こうした処理によって各磁芯インダクタ配線４３１，４３２を露出させると、次の工程が開始される。当該工程では、磁性シート１３５を、図１６における上方から押し付けることにより、製造用磁性層１３６が形成される。この際、図中上下方向に複数の磁性シート１３５を積層することにより、製造用磁性層１３６を形成してもよい。製造用磁性層１３６が形成されると、図１６に示すように、製造用磁性層１３６によって、各磁芯インダクタ配線４３１，４３２及び第３製造用絶縁層１３０が被覆される。

製造用磁性層１３６の形成が完了すると、次の工程が開始される。当該工程では、製造用磁性層１３６及び第３製造用絶縁層１３０が研削される。図１７に示すように、各垂直配線２９，５０の端面（図中上面）が露出するまで当該研削が行われる。第３製造用絶縁層１３０のうち、残っている部分が、磁芯本体４１１，４１２の磁性層４２として機能する。

研削が完了すると、次の工程が開始される。当該工程では、図１８に示すように第３製造用絶縁層１３０及び磁性層４２の図中上面に、表層１６が形成される。すなわち、第３製造用絶縁層１３０の図中上面が、空芯コイル２０の空芯本体２１の主面２１ａとなる。磁性層４２の図中上面のうち、図中左側の部分が、磁芯コイル４０１の磁芯本体４１１の主面４１１ａとなり、図中右側の部分が、磁芯コイル４０２の磁芯本体４１２の主面４１２ａとなる。表層１６は、例えば、非磁性の絶縁樹脂を塗布することによって形成できる。この状態では、垂直配線２９，５０も表層１６で覆われた状態となる。そこで、表層１６のうち、外部端子３０，３１，５１１，５１２，５２１，５２２が形成される位置の各々に、貫通孔１６ａ，１６ｂが形成される。例えば、レーザを表層１６に照射することによって、貫通孔１６ａ，１６ｂを形成できる。なお、表層１６を形成する場合、フォトリソグラフィによって図中上面に非磁性の絶縁樹脂をパターニングすることにより、表層１６を形成してもよい。この場合、フォトリソグラフィによって貫通孔１６ａ，１６ｂを有する表層１６を形成できるため、レーザを用いて貫通孔１６ａ，１６ｂを形成する工程を省略できる。

表層１６の形成が完了すると、次の工程が開始される。当該工程では、図１８に示すように、研削によって、基板１００及び第１製造用絶縁層１０５が除去される。研削は、磁性層４２が見えるようになるまで行われる。

研削が完了すると、次の工程が開始される。当該工程では、図１９に示すように、フォトリソグラフィによって、第４製造用絶縁層１４０が形成される。第４製造用絶縁層１４０は、第３製造用絶縁層１３０の図中下面には接触する一方で、磁性層４２の図中下面には接触していない。そして、第３製造用絶縁層１３０及び第４製造用絶縁層１４０により、空芯コイル２０の空芯本体２１が形成される。

空芯本体２１の形成が完了すると、次の工程が開始される。当該工程では、図２０に示すように、磁性シート１４５を磁性層４２に押し付けることにより、磁芯コイル４０１の磁芯本体４１１及び磁芯コイル４０２の磁芯本体４１２が形成される。

各磁芯本体４１１，４１２の形成が完了すると、次の工程が開始される。当該工程では、熱硬化によって、空芯本体２１と磁芯本体４１１と磁芯本体４１２とが一体化される。各本体２１，４１１，４１２が一体化されると、次の工程が開始される。当該工程では、図２０に示すように、各外部端子３０，３１，５１１，５１２，５２１，５２２が形成される。これにより、インダクタ部品１０の製造方法を構成する一連の処理が終了される。

なお、上記の製造方法は、インダクタ部品１０を１つずつ製造する場合の一例である。しかし、インダクタ部品１０の製造方法はこれに限らない。例えば、基板１００上に複数のインダクタ部品１０となるべき部分を行列状に配置し、外部端子３０，３１，５１１，５１２，５２１，５２２を形成する工程の終了後においてダイシングなどによって個片化させてもよい。また、非磁性の絶縁樹脂の塗布後や磁性シートのプレス後に必要に応じて加熱などの硬化工程を行ってもよい。また、各本体２１，４１１，４１２を一体化する工程は、各外部端子３０，３１，５１１，５１２，５２１，５２２を形成する工程よりも後に実行してもよいし、各工程の途中で熱硬化を行うことによって各本体２１，４１１，４１２を一体化させてもよい。

（第２実施形態）
次に、インダクタ部品の第２実施形態を図２１に従って説明する。以下の説明においては、第１実施形態と相違している部分について主に説明するものとし、第１実施形態と同一又は相当する部材構成には同一符号を付して重複説明を省略するものとする。

図２１に示すように、本実施形態のインダクタ部品１０Ａにおいて、空芯コイル２０Ａは、空芯インダクタ配線２２との接続部分から第１主面１１に向けて延びる垂直配線である第１垂直配線２９Ａと、当該接続部分から第２主面１２まで延びる垂直配線である第２垂直配線３２Ａとを有している。すなわち、第２垂直配線３２Ａの両端面のうち、第２主面１２から露出する端面が、外部端子である空芯外部端子３４となる。図２１には、空芯インダクタ配線２２の第２端部２４と電気的に接続されている空芯外部端子３４が図示されているが、空芯インダクタ配線２２の第１端部２３と電気的に接続されている空芯外部端子３４も存在している。なお、第２主面１２に露出し、且つ空芯インダクタ配線２２と電気的に接続されている外部端子を「第３空芯外部端子」と定義した場合、空芯外部端子３４が、第３空芯外部端子に該当する。

各磁芯コイル４０１Ａ，４０２Ａは、磁芯インダクタ配線４３１，４３２との接続部分から第１主面１１に向けて延びる垂直配線である第１垂直配線５０Ａと、当該接続部分から第２主面１２まで延びる第２垂直配線５４Ａとを有している。すなわち、第２垂直配線５４Ａの両端面のうち、第２主面１２から露出する端面が、外部端子である磁芯外部端子５６１，５６２となる。図２１には、磁芯インダクタ配線４３１の第２端部４５１と電気的に接続されている磁芯外部端子５６１と、磁芯インダクタ配線４３２の第２端部４５２と電気的に接続されている磁芯外部端子５６２とが図示されているが、磁芯インダクタ配線４３１の第１端部４４１と電気的に接続されている磁芯外部端子５６１及び磁芯インダクタ配線４３２の第１端部４４２と電気的に接続されている磁芯外部端子５６２も存在している。なお、第２主面１２に露出し、且つ磁芯インダクタ配線４３１，４３２と電気的に接続されている外部端子を「第３磁芯外部端子」と定義した場合、磁芯外部端子５６１，５６２が、第３磁芯外部端子に該当する。

各第２垂直配線５４Ａは、絶縁層５３を貫通している。すなわち、各第２垂直配線５４Ａは、絶縁層５３を貫通するビア５４ａと、ビア５４ａに接続されている柱状配線５４ｂとを有している。

本実施形態によれば、上記（１－１）～（１－１１）と同等の効果に加え、以下に示す効果をさらに得ることができる。
（２－１）インダクタ部品１０Ａを回路基板上に実装する際に、第１主面１１が回路基板に対向するようにインダクタ部品１０Ａを実装させたり、第２主面１２が回路基板に対向するようにインダクタ部品１０Ａを実装させたりすることができる。すなわち、インダクタ部品１０Ａを回路基板に実装するに際し、その自由度を高くできる。

（第３実施形態）
次に、インダクタ部品の第３実施形態を図２２～図２４に従って説明する。以下の説明においては、第１実施形態と相違している部分について主に説明するものとし、第１実施形態と同一又は相当する部材構成には同一符号を付して重複説明を省略するものとする。

図２２に示すように、本実施形態のインダクタ部品１０Ｂにおいて、空芯コイル２０Ｂの空芯本体２１Ｂは、厚み方向Ｘ２に沿って積層される絶縁層３３ａと磁性層３３ｂとを有している。具体的には、厚み方向Ｘ２において、表層１６と磁性層３３ｂとの間に絶縁層３３ａが位置するように、絶縁層３３ａ及び磁性層３３ｂが積層されている。そして、空芯インダクタ配線２２は、絶縁層３３ａ内に設けられている。この場合、絶縁層３３ａは、非磁性の絶縁体である。磁性層３３ｂは、磁性材料を含有している。例えば、磁性層３３ｂは、金属磁性粉を含む樹脂で構成される。

本実施形態では、絶縁層３３ａ内に空芯インダクタ配線２２が配置されている。そして、空芯インダクタ配線２２の周辺領域ＦＡにおいては、上記磁性材料割合Ｒａを「５０％」未満とすることにより、空芯コイル２０をインダクタ部品１０Ｂに設けることができる。

インダクタ部品１０Ｂにおいて、磁芯コイル４０１Ｂの磁芯本体４１１Ｂは、厚み方向Ｘ２に沿って積層されている第１磁性層４２ａと第２磁性層４２ｂとを有している。また、磁芯コイル４０２Ｂの磁芯本体４１２Ｂは、磁芯本体４１１Ｂと同様に、厚み方向Ｘ２に沿って積層されている第１磁性層４２ａと第２磁性層４２ｂとを有している。具体的には、厚み方向Ｘ２において、表層１６と第２磁性層４２ｂとの間に第１磁性層４２ａが位置するように、第１磁性層４２ａ及び第２磁性層４２ｂが積層されている。そして、磁芯インダクタ配線４３１，４３２は、第１磁性層４２ａ内に設けられている。

第１磁性層４２ａは、第２磁性層４２ｂが含有しない磁性材料を含有している。例えば、第１磁性層４２ａは、鉄を含む合金や鉄などの鉄系の磁性粉を含有するようにし、第２磁性層４２ｂは、鉄系の磁性粉以外の他の磁性材料を含有するようにしてもよい。例えば、第２磁性層４２ｂは、フェライト粉を焼結によって固めた基板、すなわちフェライトの焼結体である。また、第２磁性層４２ｂは、鉄系ではない磁性粉を含有する樹脂であってもよい。このような場合、第２磁性層４２ｂは、鉄系の磁性粉を含有しないことになる。なお、第２磁性層４２ｂが含有する磁性材料は、第１磁性層４２ａが含有する磁性材料と同じであってもよい。

本実施形態では、磁芯インダクタ配線４３１及び垂直配線５０は、全周に亘って絶縁膜５３Ｂによって被覆された状態で第１磁性層４２ａ内に設けられている。絶縁膜５３Ｂは非常に薄い。そのため、磁芯インダクタ配線４３１の周辺領域ＦＢにおいては上記磁性材料割合Ｒａは「５０％」以上である。一方、磁芯インダクタ配線４３２は、絶縁膜５３Ｂによって被覆されていない。そのため、磁芯インダクタ配線４３２の周辺領域ＦＣにおいても磁性材料割合Ｒａは「５０％」である。これにより、各磁芯コイル４０１Ｂ，４０２Ｂをインダクタ部品１０Ｂに設けることができる。

本実施形態では、空芯本体２１Ｂの磁性層３３ｂ、磁芯本体４１１Ｂの第２磁性層４２ｂ、及び磁芯本体４１２Ｂの第２磁性層４２ｂは、同じ磁性材料を含有している。しかし、磁芯本体４１１Ｂの第２磁性層４２ｂは、空芯本体２１Ｂの磁性層３３ｂ及び磁芯本体４１２Ｂの第２磁性層４２ｂの何れにも含有されていない磁性材料を含有していてもよい。空芯本体２１Ｂの磁性層３３ｂは、磁芯本体４１１Ｂの第２磁性層４２ｂ及び磁芯本体４１２Ｂの第２磁性層４２ｂの何れにも含有されていない磁性材料を含有していてもよい。磁芯本体４１２Ｂの第２磁性層４２ｂは、空芯本体２１Ｂの磁性層３３ｂ及び磁芯本体４１１Ｂの第２磁性層４２ｂの何れにも含有されていない磁性材料を含有していてもよい。

本実施形態によれば、上記（１－１）～（１－１２）と同等の効果に加え、以下に示す効果をさらに得ることができる。
（３－１）異なる磁性材料を含む複数の磁性層の積層体を磁芯本体４１１Ｂ，４１２Ｂとすることにより、磁芯コイル４０１Ｂ，４０２Ｂの透磁率及び直流重畳特性を適切な大きさに設定しやすくなる。

次に、図２３及び図２４を参照し、上記のインダクタ部品１０Ｂの製造方法の一例の一部について説明する。
各インダクタ配線２２，４３１，４３２を被覆する第３製造用絶縁層１３０を形成するまでは、上記第１実施形態で説明した製造方法と同様である。第３製造用絶縁層１３０の形成後の次の工程では、図２３に示すように、第３製造用絶縁層１３０の一部が除去される。具体的には、空芯コイル２０Ｂの空芯本体２１Ｂを構成する部分、及び、磁芯コイル４０１Ｂの磁芯インダクタ配線４３１及び垂直配線５０を被覆する絶縁膜５３Ｂを構成する部分は残され、それ以外の部分が除去される。

次の工程では、図２４に示すように、磁芯コイル４０１Ｂの磁芯本体４１１Ｂの第１磁性層４２ａが形成される。すなわち、第１磁性層４２ａを形成するための第１磁性シート１３５Ａが基板１００に押し付けられる。続いて、磁芯コイル４０２Ｂの磁芯本体４１２Ｂの第１磁性層４２ａが形成される。すなわち、第１磁性層４２ａを形成するための第２磁性シート１３５Ｂが基板１００に押し付けられる。

その後においては、研削によって、空芯本体２１Ｂの絶縁層３３ａ、各磁芯コイル４０１Ｂ，４０２Ｂの第１磁性層４２ａが形成される。その後、研削によって基板１００や第１製造用絶縁層１０５が除去される。この状態で、空芯本体２１Ｂの磁性層３３ｂ、各磁芯コイル４０１Ｂ，４０２Ｂの第２磁性層４２ｂが形成される。なお、基板１００を、フェライトの焼結体とした場合、基板１００を空芯本体２１Ｂの絶縁層３３ａ、各磁芯コイル４０１Ｂ，４０２Ｂの第１磁性層４２ａにできるため、基板１００を除去しなくてもよい。

（第４実施形態）
次に、インダクタ部品の第４実施形態を図２５～図２７に従って説明する。以下の説明においては、第１実施形態と相違している部分について主に説明するものとし、第１実施形態と同一又は相当する部材構成には同一符号を付して重複説明を省略するものとする。

図２５は、本実施形態のインダクタ部品１０Ｃの断面図である。図２６は、図２５に一点鎖線で示す線ＬＮ３でインダクタ部品１０Ｃを切断した場合の断面を示す図である。図２７は、図２５に一点鎖線で示す線ＬＮ４でインダクタ部品１０Ｃを切断した場合の断面を示す図である。線ＬＮ４は、線ＬＮ３と平行な仮想直線である。

図２５及び図２６に示すように、インダクタ部品１０Ｃは、空芯コイルと、磁芯コイルとを一体化したアレイ型の部品である。本例では、図２５に示すように、インダクタ部品１０Ｃが２つの磁芯コイル４０１Ｃ，４０２Ｃと、１つの空芯コイル２０Ｃとを備えている。そして、各磁芯コイル４０１Ｃ，４０２Ｃ及び空芯コイル２０Ｃが図中上下方向に配列されている。すなわち、図中上下方向において、磁芯コイル４０１Ｃと空芯コイル２０Ｃとの間に磁芯コイル４０２Ｃが配置されるように、各磁芯コイル４０１Ｃ，４０２Ｃ及び空芯コイル２０Ｃが配列されている。よって、磁芯コイル４０２Ｃの磁芯本体４１２Ｃは、磁芯コイル４０１Ｃの磁芯本体４１１Ｃと、空芯コイル２０Ｃの空芯本体２１Ｃとの何れにも接触している。磁芯コイル４０１Ｃでは、磁芯本体４１１Ｃ内に磁芯インダクタ配線４３１Ｃが設けられている。磁芯コイル４０２Ｃでは、磁芯本体４１２Ｃ内に磁芯インダクタ配線４３２Ｃが設けられている。空芯コイル２０Ｃでは、空芯本体２１Ｃ内に空芯インダクタ配線２２Ｃが設けられている。そして、図２６に示すように、図中上下方向において第１主面１１と第２主面１２との間に位置する所定の配置平面Ｚ１上に、各インダクタ配線４３１Ｃ，４３２Ｃ，２２Ｃが配置されている。

なお、線ＬＮ３は、空芯コイル２０Ｃの空芯インダクタ配線２２Ｃと電気的に接続されている第１空芯外部端子３０と第２空芯外部端子３１との中間位置、磁芯コイル４０１Ｃの磁芯インダクタ配線４３１Ｃと電気的に接続されている第１磁芯外部端子５１１と第２磁芯外部端子５２１との中間位置、及び、磁芯コイル４０２Ｃの磁芯インダクタ配線４３２Ｃと電気的に接続されている第１磁芯外部端子５１２と第２磁芯外部端子５２２との中間位置を通過するように設定された仮想直線である。また、線ＬＮ４は、空芯インダクタ配線２２Ｃの第２端部２４Ｃ、磁芯インダクタ配線４３１Ｃの第２端部４５１Ｃ、及び、磁芯インダクタ配線４３２Ｃの第２端部４５２Ｃを切断できる位置に設定された仮想直線である。

本実施形態では、各磁芯コイル４０１Ｃ，４０２Ｃの磁芯本体４１１Ｃ，４１２Ｃは、磁性層を有している。磁性層は、磁芯インダクタ配線４３１Ｃ，４３２Ｃの周辺領域Ｆにおいて磁性材料割合Ｒａが「５０％」以上となるように構成されている。そのため、磁芯コイルを備えるインダクタ部品１０Ｃを構成できる。また、空芯コイル２０Ｃの空芯本体２１Ｃは、絶縁層を有している。絶縁層は、空芯インダクタ配線２２Ｃの周辺領域Ｆにおいて磁性材料割合Ｒａが「５０％」未満となるように構成されている。そのため、空芯コイルを備えるインダクタ部品１０Ｃを構成できる。

磁芯コイル４０１Ｃの磁芯本体４１１Ｃの体積は、磁芯コイル４０２Ｃの磁芯本体４１２Ｃの体積と異なっている。本例では、図２５～図２７に示すように、磁芯本体４１１Ｃの体積は、磁芯本体４１２Ｃの体積よりも大きい。なお、磁芯本体４１１Ｃの体積を、磁芯本体４１２Ｃと同じとしてもよいし、磁芯本体４１２Ｃの体積よりも小さくしてもよい。

図２５に示すように、磁芯コイル４０１Ｃにおいて、磁芯インダクタ配線４３１Ｃは図中左右方向に延びている。同様に、磁芯コイル４０２Ｃにおいて、磁芯インダクタ配線４３２Ｃは図中左右方向に延びている。そして、各磁芯インダクタ配線４３１Ｃ，４３２Ｃにあっては、図中左端部である第１端部４４１Ｃ，４４２Ｃに垂直配線５０が接続され、図中右端部である第２端部４５１Ｃ，４５２Ｃに垂直配線５０が接続されている。また、各磁芯インダクタ配線４３１Ｃ，４３２Ｃは、第１端部４４１Ｃ，４４２Ｃと第２端部４５１Ｃ，４５２Ｃとを繋ぐ配線本体４６１Ｃ，４６２Ｃを有している。本例では、図２６に示すように、磁芯インダクタ配線４３１Ｃの配線本体４６１Ｃの断面の面積は、磁芯インダクタ配線４３２Ｃの配線本体４６２Ｃの断面の面積よりも広い。

また、各磁芯コイル４０１Ｃ，４０２Ｃは、磁芯インダクタ配線４３１Ｃ，４３２Ｃの第１端部４４１Ｃ，４４２Ｃとは垂直配線５０を介して電気的に接続されている第１磁芯外部端子５１１，５１２と、磁芯インダクタ配線４３１Ｃ，４３２Ｃの第２端部４５１Ｃ，４５２Ｃとは垂直配線５０を介して電気的に接続されている第２磁芯外部端子５２１，５２２とを有している。磁芯コイル４０１Ｃにおける第１磁芯外部端子５１１から第２磁芯外部端子５２１までの直線距離ＮＡ１は、磁芯コイル４０２Ｃにおける第１磁芯外部端子５１２から第２磁芯外部端子５２２までの直線距離ＮＢ１と等しい。

空芯コイル２０Ｃの空芯インダクタ配線２２Ｃは、図２５における左右方向において、磁芯インダクタ配線４３１Ｃ，４３２Ｃの第１端部４４１Ｃ，４４２Ｃと同一位置に配置されている第１端部２３Ｃと、磁芯インダクタ配線４３１Ｃ，４３２Ｃの第２端部４５１Ｃ，４５２Ｃと同一位置に配置されている第２端部２４Ｃと、第１端部２３Ｃと第２端部２４Ｃとを繋ぐ配線本体２５Ｃとを有している。配線本体２５Ｃは、第１端部２３Ｃとの接続部分から蛇行しながら第２端部２４Ｃとの接続部分まで延びている。そのため、空芯インダクタ配線２２Ｃの線路長は、磁芯インダクタ配線４３１Ｃ，４３２Ｃの線路長よりも長い。また、本例では、図２６に示すように、空芯インダクタ配線２２Ｃの配線本体２５Ｃの断面の面積は、磁芯インダクタ配線４３２Ｃの配線本体４６２Ｃの断面の面積と同等ではあるものの、磁芯インダクタ配線４３１Ｃの配線本体４６１Ｃの断面の面積よりも狭い。これにより、空芯コイル２０Ｃの直流電気抵抗を、各磁芯コイル４０１Ｃ，４０２Ｃの直流電気抵抗よりも高くできる。

また、空芯コイル２０Ｃは、空芯インダクタ配線２２Ｃの第１端部２３Ｃとは垂直配線２９を介して電気的に接続されている第１空芯外部端子３０と、空芯インダクタ配線２２Ｃの第２端部２４Ｃとは垂直配線２９を介して電気的に接続されている第２空芯外部端子３１とを有している。空芯コイル２０Ｃにおける第１空芯外部端子３０から第２空芯外部端子３１までの直線距離ＮＣ１は、上記直線距離ＮＡ１，ＮＢ１と等しい。

上記構成によれば、上記（１－１）、（１－２）及び（１－４）～（１－１２）と同等の効果に加え、以下に示す効果をさらに得ることができる。
（３－１）本実施形態では、空芯コイル２０Ｃの直流電気抵抗が、各磁芯コイル４０１Ｃ，４０２Ｃの直流電気抵抗よりも高い。そして、空芯コイル２０Ｃのインダクタンスを、各磁芯コイル４０１Ｃ，４０２Ｃのインダクタンスよりは小さいものの、比較的大きくできる。そのため、インダクタ部品１０ＣをＤＣＤＣコンバータ８０に使用した場合において、電流を空芯コイル２０Ｃに流す際に、インダクタ部品１０Ｃのインダクタンスを大きくできる。その結果、電流を空芯コイル２０Ｃに流す際におけるＤＣＤＣコンバータ８０の効率を高くできる。

（第５実施形態）
次に、インダクタ部品の第５実施形態を図２８～図４５に従って説明する。以下の説明においては、第１実施形態と相違している部分について主に説明するものとし、第１実施形態と同一又は相当する部材構成には同一符号を付して重複説明を省略するものとする。

図２８は、本実施形態のインダクタ部品１０Ｄを示す平面図である。図２９は、図２８に一点鎖線で示す線ＬＮ５でインダクタ部品１０Ｄを切断した場合の断面を示す図である。図３０は、図２８に一点鎖線で示す線ＬＮ６でインダクタ部品１０Ｄを切断した場合の断面を示す図である。線ＬＮ６は、線ＬＮ５と直交する仮想直線である。図２９及び図３０において、図中上下方向が厚み方向Ｘ２である。また、線ＬＮ５の延びる方向であって図２９における左右方向を、幅方向Ｘ１とする。

インダクタ部品１０Ｄは、複数の空芯コイル２０１Ｄ，２０２Ｄと、１つの磁芯コイル４０Ｄとを一体化したアレイ型のインダクタ部品である。図２８及び図２９に示すように、各空芯コイル２０１Ｄ，２０２Ｄと、磁芯コイル４０Ｄとは、厚み方向Ｘ２で異なる位置にそれぞれ配置されている。本例では、図中上側である厚み方向Ｘ２における第１側に各空芯コイル２０１Ｄ，２０２Ｄが位置し、図中下側である厚み方向Ｘ２における第２側に磁芯コイル４０Ｄが位置している。

図２８に示すように、インダクタ部品１０Ｄの第１主面１１には、各空芯コイル２０１Ｄ，２０２Ｄの第１空芯外部端子３０１Ｄ，３０２Ｄ及び第２空芯外部端子３１１Ｄ，３１２Ｄと、磁芯コイル４０Ｄの第１磁芯外部端子５１Ｄ及び第２磁芯外部端子５２Ｄとが露出している。各第１空芯外部端子３０１Ｄ，３０２Ｄ及び第１磁芯外部端子５１Ｄは、図中左右方向における中心よりも第１側（図中左側）に位置し、各第２空芯外部端子３１１Ｄ，３１２Ｄ及び第２磁芯外部端子５２Ｄは、図中左右方向における中心よりも第２側（図中右側）に位置している。また、図中上下方向において、空芯コイル２０１Ｄの各空芯外部端子３０１Ｄ，３１１Ｄが最も上側に位置し、空芯コイル２０２Ｄの各空芯外部端子３０２Ｄ，３１２Ｄが真ん中に位置し、磁芯コイル４０Ｄの各磁芯外部端子５１Ｄ，５２Ｄが最も下側に位置している。

空芯コイル２０１Ｄにおける、第１空芯外部端子３０１Ｄから第２空芯外部端子３１１Ｄまでの直線距離を、第１空芯直線距離とし、空芯コイル２０２Ｄにおける、第１空芯外部端子３０２Ｄから第２空芯外部端子３１２Ｄまでの直線距離を、第２空芯直線距離とする。また、磁芯コイル４０Ｄにおける、第１磁芯外部端子５１Ｄから第２磁芯外部端子５２Ｄまでの直線距離を、磁芯直線距離とする。この場合、第１空芯直線距離、第２空芯直線距離及び磁芯直線距離は互いに等しい。なお、ここでいう直線距離とは、電気的に接続されている一対の外部端子のうち、第１外部端子の中心と、第２外部端子の中心とを繋ぐ直線の長さである。

本例では、インダクタ部品１０Ｄの第２主面１２は、非磁性の絶縁体である表層１６Ｄによって構成されている。すなわち、厚み方向Ｘ２において、磁芯コイル４０Ｄを挟んだ各空芯コイル２０１Ｄの反対側に表層１６Ｄが配置されている。

インダクタ部品１０Ｄは、厚み方向Ｘ２に沿って配置される磁性部６１Ｄと絶縁部６２Ｄとを備えている。表層１６Ｄと磁性部６１Ｄとの間に磁性部６１Ｄが位置するように、磁性部６１Ｄ及び絶縁部６２Ｄが配置されている。そして、磁性部６１Ｄは、複数の磁性層を厚み方向Ｘ２に積層した積層体であってもよいし、１つの磁性層で構成されたものであってもよい。同様に、絶縁部６２Ｄは、複数の絶縁層を厚み方向Ｘ２に積層した積層体であってもよいし、１つの絶縁層で構成されたものであってもよい。

なお、磁性を有するとともに、磁芯インダクタ配線４３Ｄが設けられている部分を、「磁芯本体」と定義した場合、磁性部６１Ｄが磁芯本体に相当する。非磁性の絶縁体であるとともに、空芯インダクタ配線が設けられる部分を、「空芯本体」と定義した場合、絶縁部６２Ｄは、空芯コイル２０１Ｄの空芯本体と、空芯コイル２０２Ｄの空芯本体との双方を有しているといえる。

磁芯インダクタ配線４３Ｄは、第１磁芯外部端子５１Ｄと電気的に接続されている第１端部４４Ｄと、第２磁芯外部端子５２Ｄと電気的に接続されている第２端部４５Ｄと、第１端部４４Ｄと第２端部４５Ｄとを繋ぐ配線本体４６Ｄとを有している。配線本体４６Ｄは、所定の磁芯用平面Ｚ２上に延びている。つまり、本実施形態では、磁芯用平面Ｚ２が所定平面に該当する。図２８及び図２９に示すように、配線本体４６Ｄは、所定の磁芯用平面Ｚ２上において、図２９に示すインダクタ部品１０Ｄの中心軸Ｓ１を中心とした渦巻状をなしている。配線本体４６Ｄは、上面視すると、径方向外側の第１端部４４Ｄから径方向内側の第２端部４５Ｄに向かって図中反時計回りに渦巻状に巻回されている。

ここで、インダクタ配線のターン数は、仮想ベクトルに基づいて定められる。仮想ベクトルの始点は、インダクタ配線の配線幅中央を通ってインダクタ配線の延伸方向に延びる仮想中心線上に配置されている。そして、仮想ベクトルは、厚み方向Ｘ２から見たときにインダクタ配線の延伸方向に延びる仮想中心線に接している。仮想ベクトルの始点を仮想中心線の一方の端に配置した状態から、始点を仮想中心線の他方の端まで移動させたときに、仮想ベクトルの向きが回転した角度が「３６０°」のときに、ターン数は「１．０ターン」として定められている。したがって、例えば「１８０°」巻回されると、ターン数は「０．５ターン」となる。

ちなみに、本例では、磁芯インダクタ配線４３Ｄの配線本体４６Ｄのターン数は、「３ターン」以上である。
また、磁性部６１Ｄ内には、図２９及び図３０に示すように、磁芯インダクタ配線４３Ｄに接触する絶縁膜５３Ｄが設けられている。なお、絶縁膜５３Ｄを省略してもよい。

空芯コイル２０１Ｄの空芯インダクタ配線２２１Ｄは、第１空芯外部端子３０１Ｄと電気的に接続されている第１端部２３１Ｄと、第２空芯外部端子３１１Ｄと電気的に接続されている第２端部２４１Ｄと、第１端部２３１Ｄと第２端部２４１Ｄとを繋ぐ配線本体２５１Ｄとを有している。配線本体２５１Ｄは、磁芯用平面Ｚ２に平行に延びている。本例では、図２８に示すように配線本体２５１Ｄは図中左右方向に延びている。すなわち、空芯インダクタ配線２２１Ｄのターン数は、磁芯コイル４０Ｄの磁芯インダクタ配線４３Ｄのターン数よりも少ない。より詳しくは、空芯インダクタ配線２２１Ｄのターン数は「１．０」ターン未満である。

空芯コイル２０２Ｄのインダクタ配線２２２Ｄは、第１空芯外部端子３０２Ｄと電気的に接続されている第１端部２３２Ｄと、第２空芯外部端子３１２Ｄと電気的に接続されている第２端部２４２Ｄと、第１端部２３２Ｄと第２端部２４２Ｄとを繋ぐ配線本体２５２Ｄとを有している。配線本体２５２Ｄは、磁芯用平面Ｚ２に平行に延びている。配線本体２５２Ｄは、第１端部２３２Ｄに接続されている第１本体部２５ａ、第１本体部２５ａに接続されている第２本体部２５ｂ、及び、第２本体部２５ｂと第２端部２４２Ｄとに接続されている第３本体部２５ｃを有している。第１本体部２５ａは、第１端部２３２Ｄとの接続部分から図中上下方向において空芯インダクタ配線２２１Ｄに接近した後、インダクタ配線２２１Ｄから離間して第２本体部２５ｂに接続されている。第２本体部２５ｂは、第１本体部２５ａとの接続部分から図中上下方向において空芯インダクタ配線２２１Ｄから遠ざかる方向（図中下方）に延びた後、空芯インダクタ配線２２１Ｄに接近して第３本体部２５ｃに接続されている。第３本体部２５ｃは、第２本体部２５ｂとの接続部分から図中上下方向において空芯インダクタ配線２２１Ｄに接近した後、空芯インダクタ配線２２１Ｄから離間して第２端部２４２Ｄに接続されている。そのため、インダクタ配線２２２Ｄのターン数は、磁芯コイル４０Ｄの磁芯インダクタ配線４３Ｄのターン数よりも少ない。より詳しくは、インダクタ配線２２２Ｄのターン数は「１．０」ターン未満である。

本実施形態では、図２９及び図３０に示すように、磁性部６１Ｄ内に、磁芯コイル４０Ｄの磁芯インダクタ配線４３Ｄが配置されている。また、図２９に示すように、絶縁部６２Ｄ内に、各空芯コイル２０１Ｄ，２０２Ｄの空芯インダクタ配線２２１Ｄ，２２２Ｄが配置されている。空芯インダクタ配線２２１Ｄの周辺領域Ｆにおいて磁性材料割合Ｒａが「５０％」未満となり、空芯インダクタ配線２２２Ｄの周辺領域Ｆにおいて磁性材料割合Ｒａが「５０％」未満となり、磁芯インダクタ配線４３Ｄの周辺領域Ｆにおいて磁性材料割合Ｒａが「５０％」以上となるように、磁性部６１Ｄ及び絶縁部６２Ｄがそれぞれ構成されている。これにより、インダクタ部品１０Ｄは、磁芯コイル４０Ｄ及び各空芯コイル２０１Ｄ，２０２Ｄを備えることができる。

なお、図２８に示す線ＬＮ５は、空芯インダクタ配線２２１Ｄと電気的に接続されている第１空芯外部端子３０１Ｄと第２空芯外部端子３１１Ｄとの中間位置、空芯インダクタ配線２２２Ｄと電気的に接続されている第１空芯外部端子３０２Ｄと第２空芯外部端子３１２Ｄとの中間位置、及び、磁芯インダクタ配線４３Ｄと電気的に接続されている第１磁芯外部端子５１Ｄと第２磁芯外部端子５２Ｄとの中間位置を通過するように設定された仮想直線である。また、線ＬＮ６は、第１磁芯外部端子５１Ｄと第２磁芯外部端子５２Ｄとを切断できる位置に設定された仮想直線である。

ここで、図２９及び図３１を参照し、ターン数が「１．０ターン」以上となるインダクタ配線に対応する周辺領域Ｆの定義について説明する。図２９に示す断面は、磁芯インダクタ配線４３Ｄと電気的に接続されている２つの磁芯外部端子５１Ｄ，５２Ｄの中間位置において、磁芯インダクタ配線４３Ｄと直交する方向にインダクタ部品１０Ｄを切断した場合の断面である。本例のように磁芯インダクタ配線４３Ｄが周回している場合、磁芯インダクタ配線４３Ｄの線路長の中心に近い側の部分で磁性材料割合Ｒａを確認することが好ましい。すなわち、図３１に示すような断面において、磁芯インダクタ配線４３Ｄのうち、最も内側に位置する部分の内側の端から最も外側に位置する部分の外側の端までの距離を、磁芯インダクタ配線４３Ｄの配線幅Ｗａ１とする。また、当該断面において、磁芯インダクタ配線４３Ｄの厚み方向Ｘ２における寸法を磁芯インダクタ配線４３Ｄの配線厚みＨａ１とする。この場合、周辺領域Ｆを区画する第１直線Ｂ１、第２直線Ｂ２、第３直線Ｂ３及び第４直線Ｂ４は、以下のように設定すればよい。
・第１直線Ｂ１は、磁芯インダクタ配線４３Ｄのうち、最も外側に位置する部分の外側の端から幅方向Ｘ１において磁芯インダクタ配線４３Ｄから配線幅Ｗａ１だけ離れている部分を通過する直線である。
・第２直線Ｂ２は、磁芯インダクタ配線４３Ｄのうち、最も内側に位置する部分の内側の端から幅方向Ｘ１において磁芯インダクタ配線４３Ｄから配線幅Ｗａ１だけ離れている部分を通過する直線である。
・第３直線Ｂ３は、磁芯インダクタ配線４３Ｄの厚み方向Ｘ２における第１端（図中上端）から厚み方向Ｘ２において配線厚みＨａ１だけ離れている部分を通過する線である。
・第４直線Ｂ４は、磁芯インダクタ配線４３Ｄの厚み方向Ｘ２における第２端（図中下端）から厚み方向Ｘ２において配線厚みＨａ１だけ離れている部分を通過する線である。

図２９に示すように、空芯コイル２０１Ｄの空芯インダクタ配線２２１Ｄの配線本体２５１Ｄの断面の面積は、空芯コイル２０２Ｄの空芯インダクタ配線２２２Ｄの配線本体２５２Ｄの断面の面積よりも広い。空芯インダクタ配線２２１Ｄの線路長は、空芯インダクタ配線２２２Ｄの線路長よりも短い。また、磁芯コイル４０Ｄの磁芯インダクタ配線４３Ｄの配線本体４６Ｄの断面の面積は、空芯インダクタ配線２２２Ｄの配線本体２５２Ｄの断面の面積と等しいものの、空芯インダクタ配線２２１Ｄの配線本体２５１Ｄの断面の面積よりも狭い。磁芯インダクタ配線４３Ｄの線路長は、空芯インダクタ配線２２１Ｄの線路長、及び、空芯インダクタ配線２２２Ｄの線路長の何れよりも長い。そのため、磁芯コイル４０Ｄの直流電気抵抗を、各空芯コイル２０１Ｄ，２０２Ｄの直流電気抵抗よりも高くできる。空芯コイル２０２Ｄの直流電気抵抗を、空芯コイル２０１Ｄの直流電気抵抗よりも高くできる。

図３０には、磁芯コイル４０Ｄにおいて、磁芯インダクタ配線４３Ｄと磁芯外部端子５１Ｄ，５２Ｄとの接続構造が示されている。磁芯コイル４０Ｄは、磁芯インダクタ配線４３Ｄの第１端部４４Ｄに接続されている垂直配線５０と、磁芯インダクタ配線４３Ｄの第２端部４５Ｄに接続されている垂直配線５０とを有している。各垂直配線５０は、磁性部６１Ｄ内に位置しており、磁性部６１Ｄと絶縁部６２Ｄとの境界まで延びている。絶縁部６２Ｄ内には、第１磁芯外部端子５１Ｄに接続されている第１引き出し配線５４Ｄと、第２磁芯外部端子５２Ｄに接続されている第２引き出し配線５５Ｄとが設けられている。図３０に示すように、図中左右方向において、磁芯インダクタ配線４３Ｄの第２端部４５Ｄは、第２磁芯外部端子５２Ｄよりも内側に位置している。そのため、第２引き出し配線５５Ｄは、図中左右方向に延びる延伸部５５１を有している。すなわち、延伸部５５１は、磁芯用平面Ｚ２に平行に延びている。

本実施形態によれば、上記（１－１）～（１－５）、（１－７）及び（１－１２）の効果に加え、以下に示す効果をさらに得ることができる。
（４－１）磁芯コイル４０Ｄの磁芯インダクタ配線４３Ｄのターン数を「１．０」ターン以上とすることにより、磁芯コイル４０Ｄのインダクタンスを大きくできる。そのため、インダクタ部品１０ＤをＤＣＤＣコンバータ８０に使用した場合、磁芯コイル４０Ｄに電流が流れる際におけるＤＣＤＣコンバータ８０の効率を高くできる。

（４－２）磁芯インダクタ配線４３Ｄと磁芯外部端子５１Ｄ，５２Ｄとを電気的に接続する経路に、引き出し配線５４Ｄ，５５Ｄを設けることにより、磁芯インダクタ配線４３Ｄの形状の設計の自由度を高くできる。すなわち、磁芯外部端子５１Ｄ，５２Ｄの設置位置によらず、磁芯インダクタ配線４３Ｄの位置や形状を決めることができる。

次に、図３２～図４５を参照し、上記のインダクタ部品１０Ｄの製造方法の一例について説明する。ここで説明する製造方法は、インダクタ配線２２１Ｄ，２２２Ｄ，４３Ｄの形成にセミアディティブ法を利用する方法である。

図３２に示すように、はじめの工程では、基板１００上に第１製造用絶縁層１０５Ｄが形成される。すなわち、基板１００の表面１０１全体を覆うように、基板１００上に第１製造用絶縁層１０５Ｄが形成される。例えば、トリフルオロメチル基とシルセスキオキサンとを含むポリイミドワニスをスピンコートによって基板１００に塗布することにより、第１製造用絶縁層１０５Ｄを形成できる。

第１製造用絶縁層１０５Ｄの形成が完了すると、次の工程が開始される。当該工程では、第１製造用絶縁層１０５Ｄ上に第２製造用絶縁層１１０Ｄが形成される。詳しくは後述するが、第２製造用絶縁層１１０Ｄの一部が、磁芯コイル４０Ｄにおいて磁芯インダクタ配線４３Ｄに接触する絶縁膜５３Ｄの一部となる。例えば、トリフルオロメチル基とシルセスキオキサンとを含むポリイミドワニスをスピンコートによって第１製造用絶縁層１０５Ｄ上に塗布することにより、第２製造用絶縁層１１０Ｄを形成できる。

第２製造用絶縁層１１０Ｄの形成が完了すると、次の工程が開始される。当該工程では、図３３に示すように第２製造用絶縁層１１０Ｄが加工される。例えば、フォトリソグラフィによって、第２製造用絶縁層１１０Ｄの一部が除去される。図３３に示す例では、第２製造用絶縁層１１０Ｄのうち、絶縁膜５３Ｄを構成する部分は残され、それ以外の部分が除去される。

第２製造用絶縁層１１０Ｄの加工が完了されると、次の工程が開始される。当該工程では、シード層１１５Ｄが形成される。すなわち、図３３に示すように、第１製造用絶縁層１０５Ｄのうちの露出している部分、及び、第２製造用絶縁層１１０Ｄの図中上面全体を覆うようにシード層１１５Ｄが形成される。例えば、スパッタリングによって、銅を含むシード層１１５Ｄが形成される。詳しくは後述するが、シード層１１５Ｄの一部が、磁芯インダクタ配線４３Ｄを構成する。

シード層１１５Ｄの形成が完了すると、次の工程が開始される。当該工程では、図３３に示すように第１保護膜１２０Ｄが形成される。例えば、スピンコートによってフォトレジストがシード層１１５Ｄ上に塗布される。続いて、露光装置を用いた露光が実行される。これにより、フォトレジストのうち、磁芯インダクタ配線４３Ｄを形成する位置に対応する部分は後述する現像処理によって除去可能となり、それ以外の部分は硬化する。続いて、現像液を用いた現像処理によって、図３３に示すように、フォトレジストのうち、磁芯インダクタ配線４３Ｄを形成する位置に対応する部分が除去される。そして、フォトレジストのうち、硬化した部分が第１保護膜１２０Ｄとして残る。このように第１保護膜１２０Ｄをパターニングすることにより、配線パターンＰＴＤ１が形成される。配線パターンＰＴＤ１は、磁芯インダクタ配線４３Ｄの形状に応じた開口形状をなす。

配線パターンＰＴＤ１の形成が完了すると、次の工程が開始される。当該工程では、配線パターンＰＴＤ１内に導電性材料を供給することによって、図３４に示すような導電層４８Ｄが形成される。例えば、硫酸銅水溶液を用いた電解銅めっきを行うことにより、シード層１１５Ｄのうち露出している部分に主に銅及び微量の硫黄が析出する。これにより、導電層４８Ｄが形成される。シード層１１５Ｄのうちの導電層４８Ｄが接触する部分と、導電層４８Ｄとにより、磁芯インダクタ配線４３Ｄが形成される。

そして、導電層４８Ｄの形成が完了すると、剥離液を用いた処理によって、図３４に示すように第１保護膜１２０Ｄが除去される。また、第１保護膜１２０Ｄの除去が完了すると、シード層１１５Ｄのうち、第１保護膜１２０Ｄに接触していた部分が除去される。例えば、ウェットエッチングによって、シード層１１５Ｄのうち、第１保護膜１２０Ｄに接触していた部分が除去される。すなわち、シード層１１５Ｄのうち、磁芯インダクタ配線４３Ｄを構成する部分以外が除去される。

次の工程では、図３５に示すように絶縁膜５３Ｄが形成される。例えば、フォトリソグラフィによって、絶縁膜５３Ｄが形成される。すなわち、フォトレジストを塗布した後、露光装置で露光を行うことにより、絶縁膜５３Ｄを形成するための保護膜が形成される。続いて、保護膜に形成されたパターン内に絶縁材料が供給される。そして、パターン内の絶縁材料を硬化させることにより、絶縁膜５３Ｄが形成される。その後、剥離液を用いた処理によって、保護膜が除去される。

絶縁膜５３Ｄの形成が完了すると、次の工程が開始される。当該工程では、図３５に示すように、磁芯インダクタ配線４３Ｄに接続されている垂直配線５０が形成される。例えば、フォトリソグラフィによって、垂直配線５０が形成される。すなわち、フォトレジストを塗布した後、露光装置で露光を行うことにより、垂直配線５０を形成するための保護膜が形成される。続いて、保護膜に形成されたパターン内に導電性材料が供給される。例えば、硫酸銅水溶液を用いた電解銅めっきを行うことにより、当該パターン内に垂直配線５０を形成できる。この場合、磁芯インダクタ配線４３Ｄに給電することにより、パターン内に、導電性材料として銅が供給される。このように硫酸銅水溶液を用いる場合、垂直配線５０には微少の硫黄が含まれることになる。そして、垂直配線５０の形成が完了すると、剥離液を用いた処理によって、保護膜が除去される。

垂直配線５０の形成が完了すると、次の工程が開始される。当該工程では、磁性シート１３５Ｄを、図３６における上方から押し付けることにより、第１製造用磁性層１３６Ｄが形成される。この際、図中上下方向に複数の磁性シート１３５Ｄを積層することにより、第１製造用磁性層１３６Ｄを形成してもよい。この場合、磁性シート１３５Ｄを押し付けることにより、垂直配線５０が磁性シート１３５Ｄによって被覆されることがある。そのため、磁性シート１３５Ｄを押し付けた後、垂直配線５０の端面が露出するまで磁性シート１３５Ｄを研削してもよい。

第１製造用磁性層１３６Ｄの形成が完了すると、次の工程が開始される。当該工程では、図３７に示すように第４製造用絶縁層１４０Ｄが第１製造用磁性層１３６Ｄ上に形成される。第４製造用絶縁層１４０Ｄは、絶縁部６２Ｄを構成する。本例では、第４製造用絶縁層１４０Ｄには、垂直配線５０の端面を露出させる貫通孔１４１が形成される。こうした第４製造用絶縁層１４０Ｄは、例えば、フォトリソグラフィによって形成される。

第４製造用絶縁層１４０Ｄの形成が完了すると、次の処理が開始される。当該処理では、図３８に示すように、磁芯コイル４０Ｄの各引き出し配線５４Ｄ，５５Ｄ、及び、各空芯コイル２０１Ｄ，２０２Ｄの空芯インダクタ配線２２１Ｄ，２２２Ｄが形成される。例えば、各空芯インダクタ配線２２１Ｄ，２２２Ｄの形成位置に、シード層２６Ｄが形成される。当該シード層２６Ｄが形成されると、フォトリソグラフィによって保護膜が形成される。当該保護膜は、各空芯インダクタ配線２２１Ｄ，２２２Ｄの形成位置、及び、各引き出し配線５４Ｄ，５５Ｄの形成位置に開口する配線パターンを有している。そして、例えば電解めっきによって、配線パターン内に導電性材料が供給される。この際、第４製造用絶縁層１４０Ｄの貫通孔１４１内に導電性材料を供給するためにビアフィリングめっきも行われることがある。これにより、各引き出し配線５４Ｄ，５５Ｄ、及び、空芯インダクタ配線２２１Ｄ，２２２Ｄが形成される。電解めっきにおいて硫酸銅水溶液を用いた場合、各引き出し配線５４Ｄ，５５Ｄ、及び、空芯インダクタ配線２２１Ｄ，２２２Ｄには微少の硫黄が含まれることになる。なお、ビアフィリングめっきが行われた場合、引き出し配線５５Ｄには、図３９に示すように凹み５５ｂが形成されることがある。

続いて、図４０に示すように、引き出し配線５４Ｄの接続部分５４ｃ、及び、引き出し配線５５Ｄの接続部分５５ｃが形成される。接続部分５４ｃ，５５ｃは、磁芯外部端子５１Ｄ，５２Ｄに接続されている部分である。例えば、フォトリソグラフィによって各接続部分５４ｃ，５５ｃが形成される。すなわち、フォトリソグラフィによって形成される保護膜には、接続部分５４ｃ，５５ｃを形成するための配線パターンが形成される。そして、配線パターンに導電性材料を供給することにより、接続部分５４ｃ，５５ｃが形成される。このとき、硫酸銅水溶液を用いた電解めっきを行うと、各接続部分５４ｃ，５５ｃには、微少の硫黄が含まれることになる。

なお、各接続部分５４ｃ，５５ｃを形成する際には、空芯コイル２０１Ｄ，２０２Ｄの垂直配線２９も形成される。
各引き出し配線５４Ｄ，５５Ｄの形成が完了すると、次の工程が開始される。当該工程では、図４１に示すように第５製造用絶縁層１５０Ｄが第４製造用絶縁層１４０Ｄ上に形成される。第５製造用絶縁層１５０Ｄは、絶縁部６２Ｄを構成する。例えば、絶縁材料を第４製造用絶縁層１４０Ｄ上に塗布することにより、第５製造用絶縁層１５０Ｄを形成できる。このとき、各引き出し配線５４Ｄ，５５Ｄが第５製造用絶縁層１５０Ｄに被覆された場合、第５製造用絶縁層１５０Ｄの表面を研削することにより、各引き出し配線５４Ｄ，５５Ｄの端面を露出させればよい。

このように第２製造用絶縁層１１０Ｄ、すなわち絶縁部６２Ｄの形成が完了すると、次の工程が開始される。当該工程では、研削によって、図４２に示すように基板１００及び第１製造用絶縁層１０５Ｄが除去される。

除去が完了すると、次の工程が開始される。当該工程では、磁性シート１４５Ｄを、図４３における下方から押し付けることにより、第２製造用磁性層１４６Ｄが形成される。この際、図中上下方向に複数の磁性シート１４５Ｄを積層することにより、第２製造用磁性層１４６Ｄを形成してもよい。すなわち、本例では、第１製造用磁性層１３６Ｄと、第２製造用磁性層１４６Ｄとにより、磁性部６１Ｄが形成される。

磁性部６１Ｄの形成が完了すると、次の工程が開始される。当該工程では、熱硬化によって、磁性部６１Ｄと絶縁部６２Ｄとが一体化される。各本体２１，４１１，４１２が一体化されると、次の工程が開始される。当該工程では、図４４に示すように表層１６Ｄが形成される。磁性部６１Ｄの図４４における下面に絶縁材料を塗布することにより、表層１６Ｄが形成される。

表層１６Ｄの形成が完了すると、次の工程が開始される。当該工程では、図４５に示すように各外部端子３０１Ｄ，３１１Ｄ、３０２Ｄ，３１２Ｄ，５１Ｄ，５２Ｄが形成される。これにより、インダクタ部品１０Ｄの製造方法を構成する一連の処理が終了される。

なお、上記の製造方法は、インダクタ部品１０Ｄを１つずつ製造する場合の一例である。しかし、インダクタ部品１０Ｄの製造方法はこれに限らない。例えば、基板１００上に複数のインダクタ部品１０Ｄとなるべき部分を行列状に配置し、外部端子３０１Ｄ，３１１Ｄ、３０２Ｄ，３１２Ｄ，５１Ｄ，５２Ｄを形成する工程の終了後においてダイシングなどによって個片化させてもよい。また、非磁性の絶縁樹脂の塗布後や磁性シートのプレス後に必要に応じて加熱などの硬化工程を行ってもよい。

（第６実施形態）
次に、インダクタ部品の第６実施形態を図４６～図４８に従って説明する。以下の説明においては、第５実施形態と相違している部分について主に説明するものとし、第５実施形態と同一又は相当する部材構成には同一符号を付して重複説明を省略するものとする。

図４６は、本実施形態のインダクタ部品１０Ｅを示す平面図である。図４７は、図４６に一点鎖線で示す線ＬＮ７でインダクタ部品１０Ｅを切断した場合の断面を示す図である。図４８は、図４６に一点鎖線で示す線ＬＮ８でインダクタ部品１０Ｅを切断した場合の断面を示す図である。図４６及び図４７において、図中上下方向が厚み方向Ｘ２である。また、線ＬＮ７の延びる方向であって図４６における左右方向を、幅方向Ｘ１とする。

インダクタ部品１０Ｅは、１つの空芯コイル２０Ｅと、２つの磁芯コイル４０１Ｅ，４０２Ｅとを一体化したアレイ型のインダクタ部品である。図４６及び図４７に示すように、空芯コイル２０Ｅと磁芯コイル４０１Ｅとは、厚み方向Ｘ２において同一位置にそれぞれ配置されている。磁芯コイル４０２Ｅは、厚み方向Ｘ２において、空芯コイル２０Ｅ及び磁芯コイル４０１Ｅとは異なる位置に配置されている。

空芯コイル２０Ｅにおける、第１空芯外部端子３０Ｅから第２空芯外部端子３１Ｅまでの直線距離を、空芯直線距離とする。また、磁芯コイル４０１Ｅにおける、第１磁芯外部端子５１１Ｅから第２磁芯外部端子５２１Ｅまでの直線距離を、第２磁芯直線距離とし、磁芯コイル４０２Ｅにおける、第１磁芯外部端子５１２Ｅから第２磁芯外部端子５２２Ｅまでの直線距離を、第２磁芯直線距離とする。この場合、空芯直線距離、第１磁芯直線距離及び第２空芯直線距離は互いに等しい。

図４７及び図４８に示すように、磁性部６１Ｅ内に、各磁芯コイル４０１Ｅ，４０２Ｅの磁芯インダクタ配線４３１Ｅ，４３２Ｅが配置されている。また、絶縁部６２Ｅ内に、空芯コイル２０Ｅの空芯インダクタ配線２２Ｅが配置されている。磁性部６１Ｅは磁性材料を含有しており、絶縁部６２Ｅは非磁性の絶縁材料を含有している。例えば、磁性部６１Ｅは磁性層を積層した積層体であり、絶縁部６２Ｅは絶縁層を積層した積層体である。空芯インダクタ配線２２Ｅの周辺領域Ｆにおいて磁性材料割合Ｒａが「５０％」未満となり、磁芯インダクタ配線４３１Ｅの周辺領域Ｆにおいて磁性材料割合Ｒａが「５０％」以上となり、磁芯インダクタ配線４３２Ｅの周辺領域Ｆにおいて磁性材料割合Ｒａが「５０％」以上となるように、磁性部６１Ｅ及び絶縁部６２Ｅがそれぞれ構成されている。これにより、インダクタ部品１０Ｅは、各磁芯コイル４０１Ｅ，４０２Ｅ及び空芯コイル２０Ｅを備えることができる。

なお、図４６に示す線ＬＮ７は、空芯インダクタ配線２２Ｅと電気的に接続されている第１空芯外部端子３０Ｅと第２空芯外部端子３１Ｅとの中間位置、磁芯インダクタ配線４３１Ｅと電気的に接続されている第１磁芯外部端子５１１Ｅと第２磁芯外部端子５２１Ｅとの中間位置、及び、磁芯インダクタ配線４３２Ｅと電気的に接続されている第１磁芯外部端子５１２Ｅと第２磁芯外部端子５２２Ｅとの中間位置を通過するように設定された仮想直線である。また、線ＬＮ８は、第１磁芯外部端子５１２Ｅと第２磁芯外部端子５２２Ｅとを切断できる位置に設定された仮想直線である。

磁芯インダクタ配線４３２Ｅでは、その配線本体４６２Ｅは、上面視すると、径方向外側の第１端部４４２Ｅから径方向内側の第２端部４５２Ｅに向かって図中反時計回りに渦巻状に巻回されている。すなわち、磁芯インダクタ配線４３２Ｅのターン数は「１．０ターン」以上である。一方、磁芯インダクタ配線４３１Ｅのターン数、及び、空芯インダクタ配線２２Ｅのターン数は、「１．０」ターン未満である。つまり、空芯インダクタ配線２２Ｅのターン数は、磁芯インダクタ配線４３２Ｅのターン数よりも少ない。

本実施形態によれば、上記第５実施形態と同等の効果を得ることができる。
（第７実施形態）
次に、インダクタ部品の第７実施形態を図４９～図５１に従って説明する。以下の説明においては、第５実施形態と相違している部分について主に説明するものとし、第５実施形態と同一又は相当する部材構成には同一符号を付して重複説明を省略するものとする。

図４９は、本実施形態のインダクタ部品１０Ｆを示す平面図である。図５０は、図４９に一点鎖線で示す線ＬＮ９でインダクタ部品１０Ｆを切断した場合の断面を示す図である。図５１は、図４９に一点鎖線で示す線ＬＮ１０でインダクタ部品１０Ｆを切断した場合の断面を示す図である。

インダクタ部品１０Ｆは、複数の磁芯コイル４０１Ｆ，４０２Ｆと、１つの空芯コイル２０Ｆとを一体化したアレイ型のインダクタ部品である。図５０及び図５１に示すように、各磁芯コイル４０１Ｆ，４０２Ｆと、空芯コイル２０Ｆとは、厚み方向Ｘ２で異なる位置にそれぞれ配置されている。本例では、図中上側である厚み方向Ｘ２における第１側に各磁芯コイル４０１Ｆ，４０２Ｆが位置し、図中下側である厚み方向Ｘ２における第２側に空芯コイル２０Ｆが位置している。

本例では、磁性部６１Ｆ及び絶縁部６２Ｆのうち、絶縁部６２Ｆは、厚み方向Ｘ２における第２側（図５０及び図５１における下側）に位置する。磁性部６１Ｆは、厚み方向Ｘ２における第１側（図５０及び図５１における上側）に位置する。そのため、空芯コイル２０Ｆの空芯インダクタ配線２２Ｆは、引き出し配線３２Ｆを介して空芯外部端子３０Ｆ，３１Ｆと電気的に接続されている。

なお、磁性部６１Ｆは、厚み方向Ｘ２に積層された複数の磁性層を有している。各磁性層のうち、図５０及び図５１に破線で示す層は、他の磁性層よりも磁性粉（磁性材料）の含有率の少ない低含有率磁性層６１Ａである。低含有率磁性層６１Ａの厚み方向Ｘ２における寸法は非常に小さいため、図５０及び図５１では低含有率磁性層６１Ａは破線で示されている。本例では、低含有率磁性層６１Ａの底面（図中下面）は、各磁芯インダクタ配線４３１Ｆ，４３２Ｆの底面（図中下面）と同一平面上に位置している。そのため、低含有率磁性層６１Ａは、各磁芯インダクタ配線４３１Ｆ，４３２Ｆと接触している。なお、低含有率磁性層６１Ａの底面とは、低含有率磁性層６１Ａの両主面のうち、第２主面１２の近くに位置する主面である。磁芯インダクタ配線４３１Ｆ，４３２Ｆの底面とは、第２主面１２の近くに位置する主面である。

ここでいう他の磁性層よりも磁性粉の含有率が少ないとは、他の磁性層における磁性粉の含有率の半分以下であることをいう。磁性分の含有率とは、磁性層の体積のうち、磁性粉が占める部分の比率である。

なお、図４９に示す線ＬＮ９は、磁芯インダクタ配線４３１Ｆと電気的に接続されている第１磁芯外部端子５１１Ｆと第２磁芯外部端子５２１Ｆとの中間位置、磁芯インダクタ配線４３２Ｆと電気的に接続されている第１磁芯外部端子５１２Ｆと第２磁芯外部端子５２２Ｆとの中間位置、及び、空芯インダクタ配線２２Ｆと電気的に接続されている第１空芯外部端子３０Ｆと第２空芯外部端子３１Ｆとの中間位置を切断できる位置に設定された仮想直線である。また、線ＬＮ１０は、第１空芯外部端子３０Ｆと第２空芯外部端子３１Ｆとを切断できる位置に設定された仮想直線である。

本実施形態によれば、上記第５実施形態と同等の効果に加え、以下に示す効果をさらに得ることができる。
（７－１）磁性部６１Ｆは、複数の磁性層を積層した積層体である。そして、各磁性層のうち、一つの磁性層は、他の磁性層と比較して磁性粉の含有率の低い低含有率磁性層６１Ａである。このように低含有率磁性層６１Ａを設けることにより、低含有率磁性層６１Ａを磁性部６１Ｆが設けていない場合と比較し、磁気飽和特性を向上できる。すなわち、各磁芯コイル４０１Ｆ，４０２Ｆにおいて磁気飽和が発生しにくくできる。

（変更例）
上記各実施形態は、以下のように変更して実施することができる。上記各実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。

・上記第７実施形態において、磁性部６１Ｆ内で低含有率磁性層６１Ａが磁芯インダクタ配線に接触しているのであれば、図５０における磁芯インダクタ配線の下面以外の部分に低含有率磁性層６１Ａが接触していてもよい。

・上記第７実施形態において、磁性部６１Ｆが低含有率磁性層６１Ａを含む複数の磁性層を積層したものであるのであれば、磁性部６１Ｆ内で低含有率磁性層６１Ａが磁芯インダクタ配線に接触していなくてもよい。

・上記第７実施形態において、磁性部６１Ｆを構成する積層体は、低含有率磁性層６１Ａを含んでいなくてもよい。
・上記第５実施形態、第６実施形態及び第７実施形態において、各インダクタ配線のうち、厚み方向Ｘ２における第２主面１２側に位置するインダクタ配線に電気的に接続されている外部端子は、第１主面１１ではなく第２主面１２に露出させるようにしてもよい。

・上記各実施形態において、磁芯コイルの磁芯本体内には、磁芯インダクタ配線に接触する絶縁層や絶縁膜を設けなくてもよい。
・上記各実施形態において、表層を設けなくてもよい。

・上記第５実施形態において、各空芯コイル２０１Ｄ，２０２Ｄのうち、少なくとも一方の空芯コイルは、空芯インダクタ配線のターン数が「１．０ターン」以上となる構成であってもよい。ただし、当該空芯コイルの空芯インダクタ配線のターン数は、磁芯コイル４０Ｄの磁芯インダクタ配線４３Ｄのターン数未満であることが好ましい。

・上記第６実施形態において、空芯コイル２０Ｅは、空芯インダクタ配線２２Ｅのターン数が「１．０ターン」以上となる構成であってもよい。ただし、空芯インダクタ配線２２Ｅのターン数は、磁芯コイル４０２Ｅの磁芯インダクタ配線４３２Ｅのターン数未満であることが好ましい。

・インダクタ配線は、厚み方向Ｘ２において互いに異なる位置に配置される複数の配線部を有する構成であってもよい。図５２には、厚み方向Ｘ２において互いに異なる位置に配置される２つの配線部７１，７２を有するインダクタ配線７０の一例が図示されている。インダクタ配線７０は、「１．０ターン」以上のターン数を有する第１配線部７１と、「１．０ターン」以上のターン数を有する第２配線部７２と、第１配線部７１と第２配線部７２とを繋ぐ連結配線部７３とを有している。なお、第１配線部７１のターン数は、第２配線部７２のターン数と同じであってもよいし、第２配線部７２のターン数と異なっていてもよい。

この場合、インダクタ配線７０に対する周辺領域Ｆに全てのインダクタ配線を除いた部分のうち、磁性材料が占める割合である磁性材料割合Ｒａが「５０％」以上である場合、インダクタ配線７０を有するインダクタは、磁芯コイルである。一方、磁性材料割合Ｒａが「５０％」未満である場合、インダクタ配線７０を有するインダクタは、空芯コイルである。

ここで、図５２を参照し、複数の配線部７１，７２を有するインダクタ配線７０に対応する周辺領域Ｆの定義について説明する。すなわち、図５２に示すような断面において、インダクタ配線７０のうち、最も内側に位置する部分の内側の端から最も外側に位置する部分の外側の端までの距離を、インダクタ配線７０の配線幅Ｗａ２とする。また、当該断面において、インダクタ配線７０のうち、図中上側の端から図中下側の端までの距離を、インダクタ配線７０の配線厚みＨａ２とする。この場合、周辺領域Ｆを区画する第１直線Ｂ１、第２直線Ｂ２、第３直線Ｂ３及び第４直線Ｂ４は、以下のように設定すればよい。
・第１直線Ｂ１は、インダクタ配線７０のうち、最も外側に位置する部分の外側の端から幅方向Ｘ１においてインダクタ配線７０から配線幅Ｗａ２だけ離れている部分を通過する直線である。
・第２直線Ｂ２は、インダクタ配線７０のうち、最も内側に位置する部分の内側の端から幅方向Ｘ１においてインダクタ配線７０から配線幅Ｗａ２だけ離れている部分を通過する直線である。
・第３直線Ｂ３は、インダクタ配線７０の厚み方向Ｘ２における第１端（図中上端）から厚み方向Ｘ２において配線厚みＨａ２だけ離れている部分を通過する線である。
・第４直線Ｂ４は、インダクタ配線７０の厚み方向Ｘ２における第２端（図中下端）から厚み方向Ｘ２において配線厚みＨａ２だけ離れている部分を通過する線である。

・上記第７実施形態において、各磁芯コイル４０１Ｆ，４０２Ｆのうち、少なくとも一方の磁芯コイルは、磁芯インダクタ配線のターン数が「１．０ターン」以上となる構成であってもよい。ただし、当該磁芯コイルの磁芯インダクタ配線のターン数は、空芯コイル２０Ｆの空芯インダクタ配線２２Ｆのターン数未満であることが好ましい。

・上記各実施形態では、磁芯コイルにおける第１磁芯外部端子から第２磁芯外部端子までの直線距離を、空芯コイルにおける第１空芯外部端子から第２空芯外部端子までの直線距離と同じとしているが、これに限らない。例えば、磁芯コイルにおける第１磁芯外部端子から第２磁芯外部端子までの直線距離を、空芯コイルにおける第１空芯外部端子から第２空芯外部端子までの直線距離と相違させてもよい。

・上記各実施形態において、各インダクタ配線の何れにおいても線路長を同じとしてもよい。
・上記各実施形態において、各インダクタ配線の何れにおいても配線本体の断面の面積を同じとしてもよい。

・上記各実施形態において、磁芯インダクタ配線は、空芯インダクタ配線が含有しない導電性材料を含有するものであってもよい。
・上記各実施形態において、磁芯コイルの直流電気抵抗を、空芯コイルの直流電気抵抗と同じとしてもよい。

・上記第１実施形態、第２実施形態、第３実施形態及び第４実施形態において、インダクタ部品は、空芯コイルの数が磁芯コイルの数よりも多い構成であってもよい。また、インダクタ部品は、空芯コイルの数が磁芯コイルの数と同じとなる構成であってもよい。

・上記第１実施形態、第２実施形態、第３実施形態及び第４実施形態において、インダクタ部品は、２つの磁芯コイルの間に空芯コイルが配置される構成であってもよい。
・上記各実施形態において、インダクタ部品は、磁芯コイルと空芯コイルとの双方を備える構成であれば、磁芯コイルの数と空芯コイルの数との合計が「２」となるものであってもよい。また、インダクタ部品は、磁芯コイルの数と空芯コイルの数との双方を備える構成であれば、磁芯コイルの数と空芯コイルの数との合計が「４」以上となるものであってもよい。

・インダクタ部品が備える磁芯コイルは、磁性層の内部に絶縁層が設けられている構成であってもよい。ただし、この場合であっても、磁芯インダクタ配線の周辺領域における磁性材料割合Ｒａは「５０％」以上である。

・上記第３実施形態において、インダクタ部品は、空芯コイル２０Ｂが第２磁性層４２ｂの直上に配置されている構成であってもよい。ただし、空芯コイル２０Ｂにおいて、空芯インダクタ配線の周辺領域における磁性材料割合Ｒａは「５０％」未満である。

・上記インダクタ部品を搭載するＤＣＤＣコンバータは、上記各実施形態で説明したＤＣＤＣコンバータ８０とは別の構成であってもよい。ＤＣＤＣコンバータは、低負荷時には磁芯コイルに電流を流し、高負荷時には空芯コイルに電流を流す方式のものに限らず、例えば、負荷電流が小さい負荷と、最大負荷電流が比較的大きい負荷の２ラインに電流を流すＤＣＤＣコンバータであってもよい。このようなＤＣＤＣコンバータにあっては、負荷電流が小さい負荷側には磁芯コイルに電流を流し、最大負荷電流が大きい負荷側には空芯コイルに電流を流す方式のものでもよい。また、ＤＣＤＣコンバータは、マルチフェーズ方式のＤＣＤＣコンバータであってもよい。

・上記インダクタ部品は、ＤＣＤＣコンバータ８０以外の他の電子機器に搭載してもよい。
・インダクタ部品は、セミアディティブ法を利用しない他の製造方法で製造したものであってもよい。例えば、インダクタ部品は、シート積層工法、印刷積層工法などを用いて製造したものであってもよい。インダクタ配線は、スパッタリング、蒸着などの薄膜法、印刷・塗布などの厚膜法、フルアディティブ、サブトラクティブなどのめっき工法で形成したものであってもよい。

１０，１０Ａ～１０Ｆ…インダクタ部品
１１…第１主面
１２…第２主面
１６，１６Ｄ…表層
２０，２０Ａ～２０Ｃ，２０１Ｄ，２０２Ｄ，２０Ｅ，２０Ｆ…空芯コイル
２１，２１Ｂ，２１Ｃ…空芯本体
２１ａ…主面
２２，２２Ｃ，２２１Ｄ，２２２Ｄ，２２Ｅ，２２Ｆ…空芯インダクタ配線
３０，３０１Ｄ，３０２Ｄ，３０Ｅ，３０Ｆ…第１空芯外部端子
３１，３１１Ｄ，３１２Ｄ，３１Ｅ，３１Ｆ…第２空芯外部端子
３２Ｆ…引き出し配線
４０１，４０２，４０１Ａ～４０１Ｃ，４０２Ａ～４０２Ｃ，４０Ｄ，４０１Ｅ，４０２Ｅ，４０１Ｆ，４０２Ｆ…磁芯コイル
４１１，４１１Ｂ，４１１Ｃ，４１２，４１２Ｂ，４１２Ｃ…磁芯本体
４１１ａ，４１２ａ…主面
４３１，４３２，４３１Ｃ，４３２Ｃ，４３Ｄ，４３１Ｅ，４３２Ｅ，４３１Ｆ，４３２Ｆ…磁芯インダクタ配線
５１１，５１２，５１Ｄ，５１１Ｅ，５１２Ｅ，５１１Ｆ，５１２Ｆ…第１磁芯外部端子
５２１，５２２，５２Ｄ，５２１Ｅ，５２２Ｅ，５２１Ｆ，５２２Ｆ…第２磁芯外部端子
５４Ｄ…第１引き出し配線
５５Ｄ…第２引き出し配線
５６１，５６２…磁芯外部端子
６１Ａ…低含有率磁性層
７０…インダクタ配線
８０…ＤＣＤＣコンバータ
８２…スイッチング回路
８２ａ～８２ｃ…スイッチング素子

Claims (25)

1. 電流が入力されると磁界を発生させるインダクタ部品であって、
   非磁性材料を含む空芯本体と、前記空芯本体内に設けられ、且つ所定平面で延びている空芯インダクタ配線と、前記空芯インダクタ配線の第１端部と電気的に接続されている第１空芯外部端子と、前記空芯インダクタ配線の第２端部と電気的に接続されている第２空芯外部端子と、を有する空芯コイルと、
   磁性材料を含む磁芯本体と、前記磁芯本体内に設けられ、且つ前記所定平面と平行に延びている磁芯インダクタ配線と、前記磁芯インダクタ配線の第１端部と電気的に接続されている第１磁芯外部端子と、前記磁芯インダクタ配線の第２端部と電気的に接続されている第２磁芯外部端子と、を有する磁芯コイルと、を備え、
   前記第１空芯外部端子、前記第２空芯外部端子、前記第１磁芯外部端子及び前記第２磁芯外部端子は、第１主面からそれぞれ露出し、
   前記空芯インダクタ配線又は前記磁芯インダクタ配線の延びる方向と直交する方向に前記インダクタ部品を切断した所定断面において、前記所定平面と平行な方向を幅方向、前記所定平面と垂直な方向を厚み方向とし、前記所定断面における前記空芯インダクタ配線又は前記磁芯インダクタ配線の前記幅方向の寸法を配線幅とし、前記所定断面における前記空芯インダクタ配線又は前記磁芯インダクタ配線の前記厚み方向の寸法を配線厚みとし、
   前記所定断面において、前記空芯インダクタ配線又は前記磁芯インダクタ配線の前記幅方向における第１端から当該幅方向において前記配線幅だけ離れている部分を通過する線であり、且つ前記厚み方向に延びる仮想直線を、第１直線とし、
   前記所定断面において、前記空芯インダクタ配線又は前記磁芯インダクタ配線の前記幅方向における第２端から当該幅方向において前記配線幅だけ離れている部分を通過する線であり、且つ前記厚み方向に延びる仮想直線を、第２直線とし、
   前記所定断面において、前記空芯インダクタ配線又は前記磁芯インダクタ配線の前記厚み方向における第１端から当該厚み方向において前記配線厚みだけ離れている部分を通過する線であり、且つ前記幅方向に延びる仮想直線を、第３直線とし、
   前記所定断面において、前記空芯インダクタ配線又は前記磁芯インダクタ配線の前記厚み方向における第２端から当該厚み方向において前記配線厚みだけ離れている部分を通過する線であり、且つ前記幅方向に延びる仮想直線を、第４直線とし、
   前記所定断面において、前記第１直線と、前記第２直線と、前記第３直線と、前記第４直線と、によって囲まれた領域から配線部分を除いた部分を前記空芯インダクタ配線又は前記磁芯インダクタ配線の周辺領域とした場合、
   前記第１空芯外部端子と前記第２空芯外部端子との中間位置を含む前記所定断面において、前記空芯インダクタ配線の前記周辺領域における磁性材料が占める割合である磁性材料割合が「５０％」未満となり、
   前記第１磁芯外部端子と前記第２磁芯外部端子との中間位置を含む前記所定断面において、前記磁芯インダクタ配線の前記周辺領域における前記磁性材料割合が「５０％」以上となり、
   前記空芯本体と前記磁芯本体とが一体化されている
   インダクタ部品。
2. 前記空芯インダクタ配線の前記第１端部を含む前記所定断面、及び、当該空芯インダクタ配線の前記第２端部を含む前記所定断面の各々において、当該空芯インダクタ配線の前記周辺領域における前記磁性材料割合が「５０％」未満となり、
   前記磁芯インダクタ配線の前記第１端部を含む前記所定断面、及び、当該磁芯インダクタ配線の前記第２端部を含む前記所定断面の各々において、当該磁芯インダクタ配線の前記周辺領域における前記磁性材料割合が「５０％」以上となる
   請求項１に記載のインダクタ部品。
3. 前記磁芯コイルでは、前記磁芯インダクタ配線に入力される電流の周波数が「１ＭＨｚ」以上且つ「５０ＭＨｚ」以下である場合における実効透磁率が「３」以上となる
   請求項２に記載のインダクタ部品。
4. 前記磁芯コイルのインダクタンスは、当該磁芯コイルが磁気飽和していないときには前記空芯コイルのインダクタンスよりも大きく、当該磁芯コイルが磁気飽和しているときには前記空芯コイルのインダクタンスよりも小さい
   請求項１～請求項３のうち何れか一項に記載のインダクタ部品。
5. 前記空芯コイルの直流電気抵抗は、前記磁芯コイルの直流電気抵抗よりも低い
   請求項４に記載のインダクタ部品。
6. 前記空芯インダクタ配線の前記所定断面に含まれる当該空芯インダクタ配線の面積は、前記磁芯インダクタ配線の前記所定断面に含まれる当該磁芯インダクタ配線の面積よりも広い
   請求項５に記載のインダクタ部品。
7. 前記磁芯インダクタ配線の線路長は、前記空芯インダクタ配線の線路長よりも長い
   請求項５又は請求項６に記載のインダクタ部品。
8. 前記空芯コイルとして、第１空芯コイルと、第２空芯コイルと、を備え、
   前記第１空芯コイルの直流電気抵抗は、前記第２空芯コイルの直流電気抵抗よりも低い
   請求項１～請求項７のうち何れか一項に記載のインダクタ部品。
9. 前記磁芯コイルとして、第１磁芯コイルと、第２磁芯コイルと、を備え、
   前記第１磁芯コイルのインダクタンスは、前記第２磁芯コイルのインダクタンスよりも大きい
   請求項１～請求項７のうち何れか一項に記載のインダクタ部品。
10. 前記磁芯コイルとして、第１磁芯コイルと、第２磁芯コイルと、を備え、
    前記第１磁芯コイルの前記磁芯本体は、前記第２磁芯コイルの前記磁芯本体が含有する磁性材料とは異なる磁性材料を含有する
    請求項１～請求項９のうち何れか一項に記載のインダクタ部品。
11. 前記磁芯コイルとして、第１磁芯コイルと、第２磁芯コイルと、を備え、
    前記第１磁芯コイルの前記磁芯本体の体積は、前記第２磁芯コイルの前記磁芯本体の体積よりも大きい
    請求項１～請求項９のうち何れか一項に記載のインダクタ部品。
12. 前記第１空芯外部端子から前記第２空芯外部端子までの直線距離は、前記第１磁芯外部端子から前記第２磁芯外部端子までの直線距離と同じである
    請求項１～請求項１１のうち何れか一項に記載のインダクタ部品。
13. 前記所定平面は、前記第１主面と平行である
    請求項１～請求項１２のうち何れか一項に記載のインダクタ部品。
14. 前記第１主面に沿う方向に前記空芯本体及び前記磁芯本体が並んでおり、
    前記インダクタ部品は、前記空芯本体の主面と前記磁芯本体の主面との双方を被覆する絶縁性の表層を備え、
    前記表層が、前記第１主面を含む
    請求項１２に記載のインダクタ部品。
15. 前記インダクタ部品は、主面として、前記第１主面と、前記各インダクタ配線を挟んで前記第１主面の反対側に位置する第２主面と、を有しており、
    前記空芯コイルは、前記空芯インダクタ配線と電気的に接続され、前記第２主面から露出する第３空芯外部端子を有する
    請求項１～請求項１１のうち何れか一項に記載のインダクタ部品。
16. 前記インダクタ部品は、主面として、前記第１主面と、前記各インダクタ配線を挟んで前記第１主面の反対側に位置する第２主面と、を有しており、
    前記磁芯コイルは、前記磁芯インダクタ配線と電気的に接続され、前記第２主面から露出する第３磁芯外部端子を有する
    請求項１～請求項１１及び請求項１５のうち何れか一項に記載のインダクタ部品。
17. 前記空芯インダクタ配線及び前記磁芯インダクタ配線のうち、第１インダクタ配線のターン数は「１．０ターン」以上であり、第２インダクタ配線のターン数は前記第１インダクタ配線のターン数未満である
    請求項１～請求項３のうち何れか一項に記載のインダクタ部品。
18. 前記第２インダクタ配線のターン数は、「１．０ターン」未満である
    請求項１７に記載のインダクタ部品。
19. 前記空芯コイルと前記磁芯コイルとが、前記所定平面に直交する方向に積層されている
    請求項１７又は請求項１８に記載のインダクタ部品。
20. 前記磁芯本体は、前記所定平面に直交する方向に積層されている複数の磁性層を含み、
    複数の前記磁性層のうち、一つの磁性層は、他の磁性層と比較して磁性材料の含有率の低い低含有率磁性層である
    請求項１７～請求項１９のうち何れか一項に記載のインダクタ部品。
21. 前記低含有率磁性層の底面は、前記磁芯インダクタ配線の底面と同一平面上に位置する
    請求項２０に記載のインダクタ部品。
22. 前記空芯インダクタ配線及び前記磁芯インダクタ配線が前記所定平面に直交する方向に積層されているとともに、前記第１主面と前記磁芯インダクタ配線との間に前記空芯インダクタ配線が配置されており、
    前記空芯本体内には、前記磁芯インダクタ配線と前記磁芯外部端子とを電気的に接続し、且つ前記所定平面に平行に延びている引き出し配線が設けられている
    請求項１７～請求項２１のうち何れか一項に記載のインダクタ部品。
23. 前記磁芯本体内には、前記磁芯インダクタ配線に接触する絶縁層が設けられている
    請求項１～請求項２２のうち何れか一項に記載のインダクタ部品。
24. 請求項１～請求項２３のうち何れか一項に記載のインダクタ部品と、
    前記空芯コイルに電気的に接続されている空芯用スイッチング素子と、
    前記磁芯コイルに電気的に接続されている磁芯用スイッチング素子と、を備える
    ＤＣＤＣコンバータ。
25. 負荷電流が所定電流以下であるときには、前記空芯用スイッチング素子がオフとなり、前記磁芯用スイッチング素子がオンとなることにより、前記磁芯コイルに電流が流れ、
    負荷電流が前記所定電流を超えるときには、前記空芯用スイッチング素子がオンとなり、前記磁芯用スイッチング素子がオフとなることにより、前記空芯コイルに電流が流れる
    請求項２４に記載のＤＣＤＣコンバータ。

Images