CN107818864B - 电感部件以及电感部件内置基板 - Google Patents

Abstract

本发明提供能够提高电路设计的自由度的电感部件以及电感部件内置基板。电感部件具有：螺旋布线，其被卷绕成平面状；第一磁性层和第二磁性层，它们位于从相对于卷绕有螺旋布线的平面的法线方向两侧夹着螺旋布线的位置；以及垂直布线，其从螺旋布线沿法线方向延伸，并贯通第一磁性层或者第二磁性层的内部。

Description

电感部件以及电感部件内置基板

背景技术

以往，作为电感部件内置基板，有日本特开2004－319875号公报(专利文献1)所记载的基板。该电感部件内置基板具备绕组构造的电感部件和埋入有电感部件的基板。该电感部件的绕组的线圈直径与基板的厚度方向平行。

另外，在日本特开2014－197590号公报(专利文献2)中记载有电感部件，该电感部件具备被卷绕成平面状的螺旋布线、和位于从卷绕有螺旋布线的平面的法线方向两侧夹着螺旋布线的位置的第一磁性层及第二磁性层。该电感部件的外形为立方体，具有与上述法线方向垂直的上表面及下表面、和与上述法线方向平行的四个侧面。该电感器是表面安装型芯片部件，螺旋布线经由与其外周端连接的引出部(端子电极+引出电极)与外部电极连接。引出部从上述侧面向外部露出，外部电极从上述上表面向外部露出，构成L字形的外部端子。

专利文献1：日本特开2004－319875号公报

专利文献2：日本特开2014－197590号公报

随着电感部件的小型/低矮化的发展，不仅研究现有的表面安装，还研究应用了SiP(System in Package：系统级封装)技术、PoP(Package on Package：堆叠式封装)技术等的电感部件的三维安装。例如，能够通过将电感部件埋入基板来将系统整体小型/轻薄化。然而，在专利文献1的电感器内置基板中，由于电感部件是绕组构造、绕组的线圈直径与基板的厚度方向平行，所以在减薄了基板的情况下，难以维持电感部件的特性。

因此，考虑将专利文献2的电感部件以使卷绕有螺旋布线的平面与基板的厚度方向正交的方式埋入基板。由此，能够减小由基板的轻薄化所引起的对电感部件的特性的影响。

然而，专利文献2的电感部件假定为表面安装，很难说是成为与三维安装对应的结构。例如，在专利文献2的电感部件中，螺旋布线通过引出部而暂时被引出到电感部件的侧面侧(沿着卷绕有螺旋布线的平面的方向＝基板的主面方向)之后与外部端子连接。这是假定了在表面安装中，基板的布线图案沿着基板的主面、且从侧面侧与电感部件连接的情况。然而，在三维安装中基板的布线图案相对于电感部件从上表面侧或下表面侧连接，但若像专利文献2的电感部件那样，将螺旋布线暂时引出到侧面侧，则布线图案暂时迂回到电感部件的侧面侧之后与螺旋布线连接，从而产生不必要的布线走线。

另外，在像专利文献2的电感部件那样不仅包括L字形的外部端子，还包括仅从上表面或者下表面露出外部端子的底面电极型电感部件等表面安装型的电感部件中，外部端子基本上靠近侧面侧配置。这是由于在表面安装中，电感部件被焊接安装于基板，而为了防止由焊接的湿润扩散所引起的电极间短路，尽量扩大外部端子之间的间隔。然而，在三维安装中，电感部件与基板的布线图案的连接并不限定于焊接安装。因此，较大的外部端子间的间隔可能会引起不必要的布线走线。

发明内容

因此，本发明的课题在于提供一种能够通过也对应三维安装来提高电路设计的自由度的电感部件和具备该电感器的电感器内置基板。

为了解决上述课题，作为本发明的一个方式的电感部件具备：

螺旋布线，其被卷绕成平面状；

第一磁性层和第二磁性层，它们位于从相对于卷绕有上述螺旋布线的平面的法线方向两侧夹着上述螺旋布线的位置；以及

垂直布线，其从上述螺旋布线沿上述法线方向延伸，并贯通上述第一磁性层或者上述第二磁性层的内部。

另外，在电感部件的一实施方式中，还具备绝缘层，该绝缘层配置于上述第一磁性层与上述第二磁性层之间，并埋入有上述螺旋布线，上述垂直布线包括：通孔导体，其从上述螺旋布线沿上述法线方向延伸，并贯通上述绝缘层的内部；和柱状布线，其从上述通孔导体沿上述法线方向延伸，并贯通上述第一磁性层或者上述第二磁性层的内部。

此处，“贯通内部”是指在从延伸方向(上述法线方向)观察时，贯通的物体(垂直布线、柱状布线、通孔导体)的周围被贯通的对象(磁性层、绝缘层)围起的状态，不包括在从延伸方向观察时，贯通的物体的侧面从贯通的对象露出的状态。

根据上述电感部件，也对应三维安装，从而能够提高电路设计的自由度。

另外，在电感部件的一实施方式中，上述垂直布线分别位于夹着上述螺旋布线的上述法线方向的两侧。

根据上述实施方式，能够进一步提高电路设计的自由度。

另外，在电感部件的一实施方式中，

上述螺旋布线包括与上述垂直布线连接的连接部分，

上述第一磁性层侧的上述垂直布线和上述第二磁性层侧的上述垂直布线被连接于上述螺旋布线的共同的连接部分。

根据上述实施方式，能够提高电路设计的自由度。

另外，根据电感部件的一实施方式，还具备导电性的虚设端子，该虚设端子设置于上述第一磁性层或者上述第二磁性层的表面、且不与上述螺旋布线电连接。

根据上述实施方式，散热性提高，能够提供可靠性高的电感部件。另外，在虚设端子接地的情况下，能够抑制静电向外部电路传播，并能够防止因噪声所带来的误动作等。另外，在对电感部件进行表面安装的情况下，能够将虚设端子用于稳定电感部件的姿势。

另外，在电感部件的一实施方式中，在上述垂直布线的从上述第一磁性层或者上述第二磁性层的表面露出的端面不实施防锈处理。

根据上述实施方式，能够在埋入基板的情况下等，实现轻薄化。

另外，在电感部件的一实施方式中，

还具备外部端子，该外部端子覆盖从上述第一磁性层或者上述第二磁性层的表面露出的上述垂直布线的端面，

从上述法线方向观察时，上述外部端子的面积大于上述垂直布线的面积。

根据上述实施方式，电感部件的安装可靠性提高。另外，能够在将电感部件埋入安装基板时，提高成品率。

另外，在电感部件的一实施方式中，上述外部端子的表面位于比上述第一磁性层或者上述第二磁性层的上述表面更靠上述法线方向的外侧。

根据上述实施方式，例如能够在将电感部件埋入到基板的情况下，提高基板的制造效率。

另外，在电感部件的一实施方式中，上述外部端子分别位于夹着上述螺旋布线的上述法线方向的两侧。

根据上述实施方式，能够提高电路设计的自由度。

另外，在电感部件的一实施方式中，还具备被覆膜，该被覆膜覆盖上述第一磁性层或者上述第二磁性层的表面，并使上述垂直布线的端面的至少一部分露出。

根据上述实施方式，能够提高电感部件的可靠性、外部端子的配置的自由度。

另外，在电感部件的一实施方式中，在从上述法线方向观察时，上述垂直布线的从上述被覆膜露出的端面位于相对于该垂直布线与上述螺旋布线的接触面错开的位置。

根据上述实施方式，外部端子的配置的自由度提高。

另外，在电感部件的一实施方式中，上述第一磁性层的厚度与上述第二磁性层的厚度不同。

根据上述实施方式，能够提高电路设计的自由度。

另外，在电感部件的一实施方式中，上述垂直布线贯通上述第一磁性层和上述第二磁性层中的厚度较厚一侧的内部。

根据上述实施方式，能够抑制向外部电路的噪声传播。

另外，在电感部件的一实施方式中，

还具有虚设端子，其设置于上述第一磁性层或者上述第二磁性层的表面、且不与上述螺旋布线电连接，

上述虚设端子设置于上述第一磁性层和上述第二磁性层中的厚度较薄一侧的表面。

根据上述实施方式，能够提高散热效果。

另外，在电感部件的一实施方式中，上述螺旋布线有多个，还具备将上述多个螺旋布线之间串联连接的第二通孔导体。

根据上述实施方式，能够提高电感值。

另外，在电感部件的一实施方式中，上述螺旋布线包括第一螺旋布线和第二螺旋布线，上述第一螺旋布线和上述第二螺旋布线被电连接于共同的上述垂直布线。

根据上述实施方式，能够减少布线走线量。

另外，在电感部件的一实施方式中，上述第一螺旋布线与上述第二螺旋布线沿上述法线方向层叠。

根据上述实施方式，能够实现电感部件的小型化。

另外，本发明的一个方式的电感部件内置基板具备：

上述电感部件；

基板，其埋入有上述电感部件；以及

基板布线，其包括在沿着上述基板的主面的方向延伸的图案部、和在上述基板的厚度方向延伸的通孔部，

上述基板布线在上述通孔部中与上述电感部件连接。

根据上述电感部件内置基板，能够提高电路设计的自由度。

另外，在电感部件内置基板的一实施方式中，上述通孔部包括：第一通孔部，其从上述法线方向的一侧与上述电感部件连接；和第二通孔部，其从上述法线方向的另一侧与上述电感部件连接。

根据上述实施方式，能够提高电路设计的自由度。

另外，在电感部件内置基板的一实施方式中，

上述螺旋布线包括与上述垂直布线连接的连接部分，

上述第一通孔部和上述第二通孔部被电连接于上述螺旋布线的共同的上述连接部分。

根据上述实施方式，能够提高电路设计的自由度。

另外，在电感部件内置基板的一实施方式中，

上述电感部件具有设置于上述第一磁性层或者上述第二磁性层的表面、且不与上述螺旋布线电连接的虚设端子，

上述虚设端子与上述基板布线连接。

根据上述实施方式，能够提高散热性。

另外，在电感部件内置基板的一实施方式中，上述虚设端子与上述基板布线的接地线连接。

根据上述实施方式，能够抑制静电向外部电路传播，能够防止因噪声所引起的误动作等。

根据作为本发明的一个方式的电感部件和电感部件内置基板，能够提高电路设计的自由度。

附图说明

图1是表示第一实施方式所涉及的电感部件的分解透视立体图。

图2是表示第一实施方式所涉及的电感部件的俯视图。

图3是表示第一实施方式所涉及的电感部件的剖视图。

图4A是对第一实施方式所涉及的电感部件的制法进行说明的说明图。

图4B是对第一实施方式所涉及的电感部件的制法进行说明的说明图。

图4C是对第一实施方式所涉及的电感部件的制法进行说明的说明图。

图4D是对第一实施方式所涉及的电感部件的制法进行说明的说明图。

图4E是对第一实施方式所涉及的电感部件的制法进行说明的说明图。

图4F是对第一实施方式所涉及的电感部件的制法进行说明的说明图。

图4G是对第一实施方式所涉及的电感部件的制法进行说明的说明图。

图4H是对第一实施方式所涉及的电感部件的制法进行说明的说明图。

图4I是对第一实施方式所涉及的电感部件的制法进行说明的说明图。

图4J是对第一实施方式所涉及的电感部件的制法进行说明的说明图。

图4K是对第一实施方式所涉及的电感部件的制法进行说明的说明图。

图4L是对第一实施方式所涉及的电感部件的制法进行说明的说明图。

图4M是对第一实施方式所涉及的电感部件的制法进行说明的说明图。

图5A是表示第二实施方式所涉及的电感部件的透视俯视图。

图5B是表示第二实施方式所涉及的电感部件的剖视图。

图6A是表示第三实施方式所涉及的电感部件的透视立体图。

图6B是表示第三实施方式所涉及的电感部件的剖视图。

图7A是表示第四实施方式所涉及的电感部件的分解透视立体图。

图7B是表示第四实施方式所涉及的电感部件的剖视图。

图8A是对第四实施方式所涉及的电感部件的制法进行说明的说明图。

图8B是对第四实施方式所涉及的电感部件的制法进行说明的说明图。

图8C是对第四实施方式所涉及的电感部件的制法进行说明的说明图。

图8D是对第四实施方式所涉及的电感部件的制法进行说明的说明图。

图8E是对第四实施方式所涉及的电感部件的制法进行说明的说明图。

图8F是对第四实施方式所涉及的电感部件的制法进行说明的说明图。

图8G是对第四实施方式所涉及的电感部件的制法进行说明的说明图。

图8H是对第四实施方式所涉及的电感部件的制法进行说明的说明图。

图8I是对第四实施方式所涉及的电感部件的制法进行说明的说明图。

图8J是对第四实施方式所涉及的电感部件的制法进行说明的说明图。

图8K是对第四实施方式所涉及的电感部件的制法进行说明的说明图。

图8L是对第四实施方式所涉及的电感部件的制法进行说明的说明图。

图9A是表示第五实施方式所涉及的电感部件的分解透视立体图。

图9B是表示第五实施方式所涉及的电感部件的剖视图。

图10是表示电感部件内置基板的一实施方式的剖视图。

图11是表示LC脉动滤波器的简略构成图。

图12A是对一实施方式所涉及的电感部件内置基板的制法进行说明的说明图。

图12B是对一实施方式所涉及的电感部件内置基板的制法进行说明的说明图。

图12C是对一实施方式所涉及的电感部件内置基板的制法进行说明的说明图。

图12D是对一实施方式所涉及的电感部件内置基板的制法进行说明的说明图。

图12E是对一实施方式所涉及的电感部件内置基板的制法进行说明的说明图。

附图标记说明：

1、1A～1D…电感部件；5…电子部件；6…基板；10…磁性层；11…第一磁性层；12…第二磁性层；13…内磁路部；14…外磁路部；15…绝缘层；21、21B…第一螺旋布线；210…连接部分；22、22B…第二螺旋布线；220…连接部分；23、23B…第三螺旋布线；24、24B…第四螺旋布线；25…通孔导体；31、31A、31a、31b…第一柱状布线；32…第二柱状布线；33…第三柱状布线；41、41a、41b…第一外部端子；42…第二外部端子；43…第三外部端子；45…虚设端子；50…被覆膜；51、51A、51a、51b…第一垂直布线；52…第二垂直布线；53…第三垂直布线。

具体实施方式

以下，利用图示的实施方式对本发明的一个方式详细地进行说明。

(第一实施方式)

(结构)

图1是表示电感部件的第一实施方式的分解透视立体图。图2是表示电感部件的透视俯视图。图3是图2的X－X剖视图。

电感部件1例如搭载于个人计算机、DVD播放机、数码相机、TV、手机、汽车电子产品等电子设备，例如是整体为立方体形状的部件。其中，电感部件1的形状不做特别限定，也可以为圆柱状、多边形柱状、截锥形状、多边形截锥形状。

如图1～图3所示，电感部件1具有：磁性层10、绝缘层15、螺旋布线21、22、垂直布线51～53、外部端子41～43、虚设端子45以及被覆膜50。

第一螺旋布线21由导电性材料构成、且被卷绕成平面状。将相对于卷绕有第一螺旋布线21的平面的法线方向在图中设为Z方向(上下方向)，以下，将顺Z方向设为上侧，将逆Z方向设为下侧。此外，Z方向在其他实施方式、实施例中也是同样的。第一螺旋布线21在从上侧观察时从内周端21a朝向外周端21b沿顺时针方向被卷绕成漩涡状。第二螺旋布线22是与第一螺旋布线21相同的结构，从内周端22a朝向外周端22b沿顺时针方向被卷绕成漩涡状。第一螺旋布线21与第二螺旋布线22并列配置在同一平面上。

磁性层10由磁性材料构成，由第一磁性层11、第二磁性层12、内磁路部13以及外磁路部14构成。第一磁性层11和第二磁性层12位于从Z方向(相对于卷绕有螺旋布线21、22的平面的法线方向)两侧夹着螺旋布线21、22的位置。具体而言，第一磁性层11位于螺旋布线21、22的上侧，第二磁性层12位于螺旋布线21、22的下侧。内磁路部13、外磁路部14如图2所示分别配置于螺旋布线21、22的内侧、外侧，并且如图3所示与第一磁性层11和第二磁性层12连接。这样，磁性层10相对于螺旋布线21、22构成闭磁路。此外，在图中，第一磁性层11、第二磁性层12、内磁路部13以及外磁路部14被区别地描绘，但作为磁性层10也可以构成为一体化。

绝缘层15由绝缘性材料构成，配置于第一磁性层11与第二磁性层12之间，在该绝缘层15中埋入第一螺旋布线21和第二螺旋布线22。此外，在图1中，将磁性层10和绝缘层15利用透明的图来表示，但磁性层10和绝缘层15可以是透明、半透明、不透明中的任意一种，也可以被着色。

垂直布线51～53由导电性材料构成，从螺旋布线21、22沿Z方向延伸，并贯通第一磁性层11或者第二磁性层12的内部。垂直布线51～53包括从螺旋布线21、22沿Z方向延伸并贯通绝缘层15的内部的通孔导体(Via conductor)25、和从通孔导体25沿Z方向延伸并贯通第一磁性层11或者第二磁性层12的内部的柱状布线31～33。

第一垂直布线51包括从第一螺旋布线21的内周端21a的上表面向上侧延伸的通孔导体25、和从该通孔导体25向上侧延伸并贯通第一磁性层11的内部的第一柱状布线31。第二垂直布线52和第三垂直布线53分别存在于夹着第一螺旋布线21的Z方向的两侧。第二垂直布线52包括从第一螺旋布线21的外周端21b的上表面向上侧延伸的通孔导体25、和从该通孔导体25向上侧延伸并贯通第一磁性层11的内部的第二柱状布线32。第三垂直布线53包括从第一螺旋布线21的外周端21b的下表面向下侧延伸的通孔导体25、和从该通孔导体25向下侧延伸并贯通第二磁性层12的内部的第三柱状布线33。对于第二螺旋布线22侧的垂直布线51～53也是同样的。

外部端子41～43由导电性材料构成，并覆盖从第一磁性层11或者第二磁性层12的表面露出的垂直布线51～53的端面。此外，“表面”是指朝向电感部件1的外侧的面，第一磁性层11的表面为上表面，第二磁性层12的表面为下表面。第一外部端子41设置于第一磁性层11的上表面，并覆盖从该上表面露出的垂直布线51(第一柱状布线31)的端面。第二外部端子42和第三外部端子43分别位于夹着第一螺旋布线21的Z方向的两侧。第二外部端子42设置于第一磁性层11的上表面，并覆盖从该上表面露出的垂直布线52(第二柱状布线32)的端面。第三外部端子43设置于第二磁性层12的下表面，并覆盖从该下表面露出的垂直布线53(第三柱状布线33)的端面。对于第二螺旋布线22侧的外部端子41～43也是同样的。

虚设端子45由导电性材料构成，并在第二磁性层12的下表面设置有两个。虚设端子45不与第一螺旋布线21以及第二螺旋布线22电连接。一个虚设端子45设置于第二磁性层12的下表面以便与第一螺旋布线21的下侧重叠。另一个虚设端子45设置于第二磁性层12的下表面以便与第二螺旋布线22的下侧重叠。

优选对外部端子41～43和虚设端子45中的至少一方实施防锈处理。此处，防锈处理是指用Ni及Au、或者Ni及Sn等进行被膜(覆盖一层膜)的意思。由此，能够抑制由焊接所引起的铜腐蚀、生锈，能够提供安装可靠性高的电感部件1。

如图3所示，被覆膜50由绝缘性材料构成，覆盖第一磁性层11的上表面和第二磁性层12的下表面，并使垂直布线51～53、外部端子41～43以及虚设端子45的端面露出。此外，在图1及图2中，省略描绘被覆膜50。

根据上述电感部件1，垂直布线51～53从螺旋布线21、22沿Z方向延伸，并贯通第一磁性层11或者第二磁性层12的内部。更具体而言，垂直布线51～53包括从螺旋布线21、22沿Z方向延伸并贯通绝缘层15的内部的通孔导体25、和从通孔导体25沿Z方向延伸并贯通第一磁性层11或者第二磁性层12的内部的柱状布线31～33。

即，在电感部件1中，将布线从螺旋布线21、22直接沿Z方向引出。这意味着将螺旋布线21、22以最短距离引出到电感部件的上表面侧或者下表面侧，并且意味着在从电感部件1的上表面侧或者下表面侧连接基板布线的三维安装中，能够减少不必要的布线走线(日文：引き回し)。因此，电感部件1具有能够充分地对应三维安装的结构，从而能够提高电路设计的自由度。

另外，在电感部件1中，由于不从螺旋布线21、22向侧面方向引出布线，因此能够实现在从Z方向观察时的电感部件1的面积、即安装面积的减少。因此，电感部件1还能够实现在表面安装和三维安装的任一种中所要求的安装面积的减少，能够提高电路设计的自由度。

另外，在电感部件1中，柱状布线31～33贯通磁性层10的内部，并相对于卷绕有螺旋布线21、22的平面沿法线方向延伸。在该情况下，在柱状布线31～33中，电流不向沿着卷绕有螺旋布线21、22的平面的方向流动，而沿Z方向流动。

此处，若电感部件1的尺寸变小，则相对地磁性层10也变小，特别是在内磁路部13中磁通密度变高，而容易发生磁饱和。但是，由于流过柱状布线31～33的Z方向的电流所产生的磁通不通过内磁路部13，因此能够减少对磁饱和特性、即直流叠加特性的影响。然而，像现有技术那样，在通过引出部将布线从螺旋布线引出到侧面侧(沿着卷绕有螺旋布线的平面的方向侧)的情况下，由于因流过引出部的电流而产生的磁通的一部分通过内磁路部、外磁路部，因此无法避免对磁饱和特性、直流叠加特性的影响。

此外，由于柱状布线31～33贯通第一磁性层11或者第二磁性层12的内部，因此能够减小从螺旋布线21、22引出布线时磁性层10的开口部位，能够容易地得到闭磁路构造。由此，能够抑制向基板侧的噪声传播。

另外，在电感部件1中，由于垂直布线51～53分别位于夹着螺旋布线21、22的Z方向的两侧，因此能够分别向夹着螺旋布线21、22的Z方向的两侧引出布线。具体而言，例如在电感部件1中，外部端子41～43分别位于夹着螺旋布线21、22的Z方向的两侧。在该情况下，例如相对于基板布线能够从电感部件1的上下表面侧连接的三维安装而言，能够扩大基板布线的连接方法的选项，是优选的。

此外，外部端子41～43并不是电感部件1的必需结构，例如可以在从垂直布线51～53(柱状布线31～33)的第一磁性层11或者第二磁性层12的表面(被覆膜50)露出的端面直接连接基板布线。另外，此时，可以在垂直布线51～53的从第一磁性层11或者第二磁性层12的表面露出的端面不实施防锈处理。只要在将电感部件1埋入基板时，不使电感部件1与外部空气接触，即使不实施防锈处理也不会降低连接可靠性，并且，能够将与防锈处理的被膜量、电感部件1进一步低矮化(日文：低背化)。另外，垂直布线51～53、外部端子41～43可以从螺旋布线21、22仅朝向Z方向的一个方向(上侧或者下侧)形成。

另外，由于螺旋布线21、22被卷绕成沿着磁性层10的平面状，所以即使针对轻薄化也能够较大地取得内磁路部13，能够提供磁饱和特性高的薄型的电感部件1。与此相对，若像以往那样使用绕组的线圈直径与基板的厚度方向平行的电感部件，则对于电感部件的进一步轻薄化、即基板的厚度方向的轻薄化而言，线圈直径＝磁性层的面积缩小。由此，磁饱和特性恶化，而无法进行向电感器的充分的通电。另外，由于利用线径存在极限的绕组来形成电感器，因此原本考虑了基板埋入等的小型/轻薄化是困难的。另外，由于将线圈的一部分作为外部端子，并通过焊接与安装基板电连接，因此因焊接的厚度而阻碍轻薄化。另外，用于对应多相电源的电感阵列化变得困难。

另外，上述电感部件1具备导电性的虚设端子45，该虚设端子45设置于第一磁性层11或者第二磁性层12的表面、且不与螺旋布线21、22电连接。虚设端子45导电性即热传导率较高，因此散热性提高，从而能够提供可靠性高的(高环境耐受性的)电感部件1。例如，在虚设端子45与基板(包括埋入型基板)的基板布线连接的情况下，由于构成从虚设端子45通过基板布线的散热路径，因此进一步提高散热性。

另外，在虚设端子45接地的情况下，例如，在虚设端子45与基板布线的接地线连接的情况下，能够通过虚设端子45构成静电屏蔽来抑制静电向外部电路传播，能够防止由噪声所引起的误动作等。

另外，在对电感部件1进行表面安装的情况下，能够将虚设端子45用于稳定电感部件1的姿势。

另外，如图3所示，电感部件1具备被覆膜50，该被覆膜50覆盖第一磁性层11或者第二磁性层12的表面，并使垂直布线51～53的端面露出。此处，上述“露出”不仅包括向电感部件1的外侧的露出，还包括向其他部件的露出。

具体叙述，在第一磁性层11的上表面，被覆膜50覆盖除了外部端子41、42之外的区域。在第二磁性层12的下表面，被覆膜50覆盖除了外部端子43和虚设端子45之外的区域。这样，与外部端子41～43连接的垂直布线51～53的端面从被覆膜50露出。因此，能够可靠地实现相邻的外部端子41、42(垂直布线51、52)之间以及外部端子43(垂直布线53)与虚设端子45之间的绝缘。由此，能够确保电感部件1的耐压性、耐环境性。另外，由于能够根据被覆膜50的形状的不同而任意地设定形成于磁性层10的表面的外部端子41～43、虚设端子45的形成区域，所以能够提高安装时的自由度，并能够容易地形成外部端子41～43、虚设端子45。

此外，在电感部件1中，如图3所示，外部端子41～43的表面位于比第一磁性层11或者第二磁性层12的表面更靠Z方向的外侧。具体而言，外部端子41～43被埋入被覆膜50，外部端子41～43的表面不与第一磁性层11或者第二磁性层12的表面为同一平面。此时，能够将磁性层10的表面与外部端子41～43的表面的位置关系设定为相独立，从而能够提高外部端子41～43的厚度的自由度。对于虚设端子45也是与外部端子41～43同样的。根据该结构，能够调整电感部件1中的外部端子41～43的表面的高度位置，例如，在将电感部件1埋入基板时，能够与其他埋入部件的外部端子的高度位置配合地埋入。因此，能够通过利用电感部件1来将基板的通孔形成时的激光的对焦工序合理化，能够提高基板的制造效率。

另外，在电感部件1中，如图2所示，在从Z方向观察时，覆盖垂直布线51～53(柱状布线31～33)的端面的外部端子41～43的面积大于垂直布线51～53(柱状布线31～33)的面积。因此，安装时的接合面积变大，电感部件1的安装可靠性提高。另外，对于在安装于基板时基板布线与电感部件1的接合位置，能够确保对准余量(Alignment margin)，能够提高安装可靠性。此外，此时，由于无论柱状布线31～33的体积如何，都能够提高安装可靠性，所以能够通过减小柱状布线31～33的从Z方向观察时的截面积来抑制第一磁性层11或者第二磁性层12的体积的减少，能够抑制电感部件1的特性降低。

另外，在电感部件1中，如图2、图3所示，螺旋布线21、22包括与垂直布线51～53(通孔导体25)连接的连接部分210，第一磁性层11侧的垂直布线52和第二磁性层12侧的垂直布线53与螺旋布线21、22的共同的连接部分210连接。因此，垂直布线52和垂直布线53与螺旋布线21、22中的电路上的相同位置(连接部分210)连接，基板布线可以相对于连接部分210从电感部件1的上表面侧、下表面侧的任意一侧连接。

螺旋布线21、22、垂直布线51～53(通孔导体25、柱状布线31～33)、外部端子41～43以及虚设端子45优选由以铜为主体的材料构成。由此，能够提供廉价且低电阻的电感部件1。另外，还能够通过以铜为主体来实现螺旋布线21、22、垂直布线51～53、外部端子41～43以及虚设端子45之间的接合力、导电性的提高。

此外，对于磁性层10而言，第一磁性层11的厚度可以与第二磁性层12的厚度不同。在该情况下，能够在第一磁性层11侧与第二磁性层12侧改变从螺旋布线21、22的散热性、噪声传播性，从而能够提高电感部件1的设计自由度。另外，此时，垂直布线51～53也可以是贯通第一磁性层11和第二磁性层12中的、厚度的较厚一侧的内部的结构。由此，能够在电感部件1安装于基板之后，在经由垂直布线51～53连接的基板的外部电路与螺旋布线21、22之间配置厚度较厚的磁性层，从而能够抑制向外部电路的噪声传播。另外，在第一磁性层11的厚度与第二磁性层12的厚度不同的情况下，虚设端子45可以设置于第一磁性层11和第二磁性层12中的、厚度较薄一侧的表面。由此，能够提高散热效果。

其中，在电感部件1中，第一磁性层11的厚度也可以与第二磁性层12的厚度大致相同。在该情况下，由于能够最大限度地降低电感器的磁阻，所以能够提高电感值。

此外，在电感部件1中，具备绝缘层15，该绝缘层15配置于第一磁性层11与第二磁性层12之间、且埋入有螺旋布线21、22。由此，在电感部件1中，即使在布线间的空间非常狭窄的情况下，也能够消除在布线间经由金属磁性体等磁性材料的电短路路径的可能性，因而能够提供可靠性高的电感部件。其中，由于绝缘层15由磁性材料构成，所以绝缘层15可以成为磁性层10的一部分。在绝缘层15为磁性层10的一部分的情况下，若以相同的芯片尺寸来考虑，则由于能够增加磁性层10的量，所以能够提高电感值。此外，在该情况下，垂直布线51～53可以为通孔导体25和柱状布线31～33被一体化，而成为不被区别的结构。

电感部件1具备卷绕于同一平面上的两个螺旋布线21、22，但并不限定于该结构，可以仅具备一个螺旋布线21、22，也可以配置有三个以上的螺旋布线。

其中，由于在电感部件1中外部端子41～43的形成自由度较高，所以在外部端子的数量较多的电感部件中，其效果变得更加显著。

(实施例)

接下来，针对电感部件1的实施例进行说明。

螺旋布线21、22、垂直布线51～53(通孔导体25、柱状布线31～33)、外部端子41～43、以及虚设端子45例如由Cu、Ag、Au等低电阻的金属构成。优选能够通过利用由SAP(SemiAdditive Process；半加成法)形成的镀铜来廉价地形成低电阻且窄间距的螺旋布线21、22。此外，螺旋布线21、22、垂直布线51～53、外部端子41～43以及虚设端子45也可以通过除了SAP之外的电镀法、溅射法、蒸镀法、涂覆法等来形成。

在本实施例中，螺旋布线21、22、垂直布线51～53通过基于SAP的镀铜来形成，外部端子41～43和虚设端子45通过无电解镀铜来形成。此外，也可以通过全部相同的方法来形成螺旋布线21、22、垂直布线51～53(通孔导体25、柱状布线31～33)、外部端子41～43以及虚设端子45。

磁性层10(第一磁性层11、第二磁性层12、内磁路部13以及外磁路部14)例如由含有磁性材料的粉末的树脂构成，优选包含大致球形的金属磁性材料。因此，能够改善磁性材料的磁路的填充性。由此，能够减小磁路，能够提供小型的电感部件1。其中，磁性层可以是含有铁氧体等磁性材料的粉末的树脂，也可以将铁氧体基板、磁性材料的生片烧结而成。

在本实施例中，构成磁性层10的树脂例如是由环氧系树脂、双马来酰亚胺、液晶聚合物、聚酰亚胺构成的有机绝缘材料。另外，磁性层10的磁性材料的粉末是平均粒径为5μm以下的金属磁性体。金属磁性体例如是FeSiCr等FeSi系合金、FeCo系合金、NiFe等Fe系合金、或者它们的非晶体合金。磁性材料的含有率优选相对于磁性层10整体为50vol％以上且85vol％以下。

如上所述，能够通过使用平均粒径为5μm以下的粒径较小的磁性材料来抑制在金属磁性体产生的涡流，能够得到即使在数十MHz这样的高频下损失也较小的电感部件1。

另外，能够通过使用Fe系的磁性材料来得到比铁氧体等更大的磁饱和特性。

另外，能够通过将磁性材料的填充量形成为50vol％以上来提高透磁率，能够减少为了取得所希望的电感值而需要的螺旋布线的匝数，因此能够减小由直流电阻和邻近效应所引起的高频下的损耗。并且，在填充量为85vol％以下的情况下，能够相对于磁性材料充分增大有机绝缘树脂的量，确保磁性材料的流动性，因此填充性提高，能够提高有效透磁率、磁性材料本身的强度。

在本实施例中，被覆膜50由聚酰亚胺、苯酚、环氧树脂等有机绝缘树脂构成的光致抗蚀膜(Photosensitive resist)、阻焊膜(Solder resist)来形成。

另外，对外部端子41～43以及虚设端子45的表面实施的防锈处理是Ni、Au、Sn等的电镀。

在本实施例中，绝缘层15例如由含有平均粒径为0.5μm以下的SiO₂填料的树脂构成。其中，在绝缘层15中，填料不是必需结构。

在本实施例中，螺旋布线21、22的布线宽度为50μm，布线间空间为10μm，布线厚度为45μm。

此外，布线间空间优选为20μm以下且3μm以上。由于能够通过将布线间空间形成为20μm以下来增大布线宽度，所以能够降低直流电阻。通过将布线间空间形成为3μm以上来充分地确保布线间的绝缘性。

另外，布线厚度优选为40μm以上且120μm以下。能够通过将布线厚度形成为40μm以上来充分地降低直流电阻。能够通过将布线厚度形成为120μm以下来消除极端地增大布线宽高的情况，能够抑制工序偏差。

位于螺旋布线21、22与第一磁性层11之间、螺旋布线21、22与第二磁性层12之间的绝缘层15的厚度为10μm，位于内磁路部13与螺旋布线21、22之间的绝缘层15的厚度为35μm。

此外，优选位于螺旋布线21、22与第一磁性层11、第二磁性层12之间的绝缘层15的宽度为3μm以上且20μm以下。能够通过取3μm以上距离来可靠地防止螺旋布线21、22与第一磁性层11、第二磁性层12接触的情况，并能够通过形成为20μm以下来实现电感部件1的轻薄化。

优选位于内磁路部13与螺旋布线21、22之间的绝缘层15的宽度为3μm以上且45μm以下。能够通过取3μm以上距离来可靠地防止螺旋布线21、22与内磁路部13接触的情况，并能够通过形成为45μm以下来扩大内磁路部13或外磁路部14，因此能够提高磁饱和特性，能够提高电感值。

在本实施方式中，螺旋布线21、22的匝数为2.5匝。匝数优选为5匝以下。若匝数为5匝以下则能够相对于50MHz～150MHz这样的高频开关动作减小邻近效应的损耗。

在本实施方式中，第一磁性层11、第二磁性层12的厚度分别为20μm。第一、第二磁性层11、12的厚度优选为10μm以上且100μm以下。若第一、第二磁性层11、12的厚度过薄则存在磨削第一、第二磁性层11、12时因工序偏差而使螺旋布线21、22露出的担忧。另外，对于第一、第二磁性层11、12所包含的磁性材料的平均粒径而言，若第一、第二磁性层11、12的厚度较薄则由脱粒(日文：脱粒)所引起的有效透磁率的降低变大。若将第一、第二磁性层11、12的厚度形成为100μm以下则能够实现电感部件的薄膜化。

包括防锈处理在内的外部端子41～43以及虚设端子45的厚度为无电解镀铜厚5μm、Ni电镀厚5μm、Au电镀厚0.1μm。另外，被覆膜50的厚度为10μm。这些厚度也可以从适宜芯片厚度和安装可靠性的观点来选择厚度、大小。

以上，根据本实施例，由于芯片尺寸为1010(1.0mmx1.0mm)、厚度为0.125mm、且相对较大地得到内磁路部13(本实施例中的内磁路部13的短边为0.12mm且充分大于金属磁性体的粒径)，所以能够提供磁饱和特性高的薄型电感。

(制造方法)

接下来，针对电感部件1的制造方法进行说明。

如图4A所示准备虚设芯基板61。在虚设芯基板61的两面具有基板铜箔。在本实施方式中，虚设芯基板61为玻璃环氧基板。虚设芯基板61的厚度不对电感部件的厚度带来影响，因此根据加工上的翘曲等理由只要使用适宜操作的厚度的基板即可。

接下来，在基板铜箔的面上粘合铜箔62。铜箔62粘合于基板铜箔的圆滑面。因此，能够减弱铜箔62与基板铜箔的粘合力，在后工序中，能够容易地从铜箔62剥下虚设芯基板61。优选粘合虚设芯基板61与虚设金属层(铜箔62)的粘合剂为弱粘合剂(日文：低粘着剤)。另外，为了减弱虚设芯基板61与铜箔62的粘合力，优选使虚设芯基板61与铜箔62的粘合面为光泽面。

然后，在铜箔62上层叠绝缘层63。此时绝缘层63通过真空层压机、冲压机等进行热压、热固化。

如图4B所示，通过激光加工等在绝缘层63形成开口部63a。然后，如图4C所示，在绝缘层63上形成虚设铜64a和螺旋布线64b。详细而言，在绝缘层63上通过无电解镀、溅射、蒸镀等形成用于SAP的供电膜(未图示)。形成供电膜之后，在供电膜上涂覆、粘贴光致抗蚀膜，并利用光刻在成为布线图案处形成光致抗蚀膜的开口部。然后，将相当于虚设铜64a、螺旋布线64b的金属布线形成于光致抗蚀膜的开口部。在金属布线形成之后，利用药液来剥离去除光致抗蚀膜，并蚀刻去除供电膜。然后，进一步以该金属布线为供电部，通过实施追加的铜电镀来得到狭窄空间的布线。另外，通过SAP在图4B中形成的开口部63a中填充铜。

然后，如图4D所示，利用绝缘层65覆盖虚设铜64a、螺旋布线64b。绝缘层65通过真空层压机、冲压机等进行热压、热固化。

接下来，如图4E所示，通过激光加工等在绝缘层65形成开口部65a。

然后，将虚设芯基板61从铜箔62剥下。然后，通过蚀刻等去除铜箔62，并通过蚀刻等去除虚设铜64a，如图4F所示，形成与内磁路部13对应的孔部66a和与外磁路部14对应的孔部66b。

然后，如图4G所示，通过激光加工等形成绝缘层开口部67a。然后，如图4H所示，通过SAP并用铜来填充绝缘层开口部67a，在绝缘层67上形成柱状布线68。

接下来，如图4I所示，利用磁性材料(磁性层)69覆盖螺旋布线、绝缘层、柱状布线，形成电感器基板。磁性材料69通过真空层压机、冲压机等进行热压、热固化。此时，也向孔部66a、66b填充磁性材料69。

然后，如图4J所示，通过磨削法使电感器基板的上下的磁性材料69薄层化。此时，通过使柱状布线68的一部分露出，而在磁性材料69的同一平面上形成柱状布线68的露出部。此时，通过磨削磁性材料69直至能够得到电感值所需的充分的厚度，由此能够实现电感部件的轻薄化。

然后，如图4K所示，通过印刷法在磁性体表面形成绝缘树脂(被覆膜)70。此处，将绝缘树脂70的开口部70a形成为外部端子的形成部分。在本实施例中，虽然使用了印刷法，但也可以通过光刻法来形成开口部70a。

接下来，如图4L所示，进行无电解镀铜、Ni以及Au等的电镀被膜，形成外部端子71a、虚设端子71b，如图4M所示，通过切割在虚线部L进行单片化，得到图3的电感部件。此外，虽图4B及图4B之后的附图，省略了记载，但也可以在虚设芯基板61的两面形成电感器基板。由此，能够得到较高的生产性。

(第二实施方式)

(结构)

图5A是表示电感部件的第二实施方式的透视俯视图。图5B是图5A的X－X剖视图。第二实施方式与第一实施方式在第一垂直布线(第一柱状布线)的结构上不同。以下对该不同的结构进行说明。此外，在第二实施方式中，与第一实施方式相同的附图标记为与第一实施方式相同的结构，因此省略其说明。

如图5A及图5B所示，电感部件1A与电感部件1同样地具备从螺旋布线21、22沿Z方向延伸并贯通第一磁性层11或者第二磁性层12的内部的垂直布线51A、52、53。另一方面，在电感部件1A中，第一螺旋布线21的连接部分210和第一外部端子41与共同的第一垂直布线51A连接。此处，第一垂直布线51A所包括的第一柱状布线31A具有不仅沿Z方向延伸而且还从与通孔导体25的接触面沿与Z方向正交的方向延伸的形状。即，在从Z方向观察时，第一垂直布线51A的从被覆膜50露出的端面(第一柱状布线31A与第一外部端子41的接触面)Z1位于相对于第一垂直布线51A与第一螺旋布线21的接触面(通孔导体25与连接部分210的接触面)Z2错开的位置。此外，在从Z方向观察时，端面Z1位于相对于接触面Z2错开的位置是指，在从Z方向观察时，除了端面Z1与接触面Z2完全重叠的情况之外的位置关系，端面Z1与接触面Z2可以相互局部重叠，也可以完全不重叠。

因此，在电感部件1A中，通过不仅沿Z方向延伸而且还沿与Z方向正交的方向延伸的第一柱状布线31A，能够与通孔导体25的与螺旋布线21的连接部分210的接触面相独立地自由地设定第一外部端子41的位置。具体叙述，在将通孔导体25与内周端21a连接时，能够不加厚电感部件1A的厚度地，将第一外部端子41的位置相对于电感部件1A的中心而与第二外部端子42对称地配置，从而能够提高安装可靠性。此外，根据上述说明可知，在第一垂直布线51A中，由于能够和与螺旋布线21的接触面相独立地自由地设定从被覆膜50露出的端面的位置，所以在电感部件1A中，通孔导体25、第一外部端子41不是必需结构。另外，在上述中，虽然仅针对第一螺旋布线21侧进行了说明，但对于第二螺旋布线22侧也是同样的。

特别是在通过匝数多于0.5周的奇数层的螺旋布线21、22的串联连接而构成的电感器的情况下，电感器的一个端部位于外侧，另一个端部配置于螺旋布线的内侧。另外，若匝数增加则设置于电感的最内周部的端部靠近芯片中心。在该状态下若在电感器的内周端部正上方形成第一外部端子41，则其他外部端子42、43之间的距离变得过窄，因而产生耐压性的降低、安装时的短路、安装时的芯片倾斜等问题。

另一方面，在螺旋布线21、22上再次形成布线层，并走线了直至第一外部端子41为止的布线的情况下，因追加布线形成工序而引起成本增加、因追加布线厚度而成为对于芯片薄膜化的重要阻碍因素。

因此，通过使第一柱状布线41A沿与Z方向正交的方向延伸，能够不增加布线加工工序和芯片厚度、且与匝数无关地将第一外部端子41配置于芯片外侧，从而能够自由地形成外部端子41～43。

另外，第一柱状布线31A的在第一磁性层11的表面露出的端面中的、不与第一外部端子41接触的部分通过被被覆膜50覆盖来确保绝缘性。

另外，第一柱状布线31A的与Z方向正交地延伸的方向优选为不妨碍由螺旋布线21、22所产生的磁通的方向。不妨碍由螺旋布线21、22所产生的磁通的方向即为螺旋布线21、22的匝数实际上不减少的方向。这样一来，能够抑制由磁性层的材料的量减少所引起的电感值的降低。

具体而言，例如，在图5A中，螺旋布线21从外周端21b被顺时针卷绕，在连接部分210(内周端21a)朝向图5A的纸面右上，第一柱状布线31A从连接部分210进一步向纸面右上延伸。在该情况下，由流过第一柱状布线31A的电流所产生的磁通不抵消由流过螺旋布线21、22的电流所产生的磁通，因此不产生电感值的降低。另一方面，在将图5A所示的第一柱状布线31A以第一螺旋布线21的连接部分210为基点顺时针旋转90度的情况下，同样地能够与外部端子41连接但作为匝数相对于螺旋布线21变为反卷。因此，由流过第一柱状布线31A的电流所产生的磁通抵消由流过螺旋布线21的电流所产生的磁通，电感值减少。

(实施例)

接下来，针对电感部件1A的实施例进行说明。

本实施例中的芯片尺寸为1010(1.0mmx1.0mm)、厚度为0.125mm，螺旋布线L/S/t＝50μm/10μm/45μm，匝数为2.5匝。

此外，螺旋布线21、22的连接部分210、220的外径比通孔导体25的外径大20μm以上。这样一来，能够抑制因激光加工时的错位导致的导通孔(Via hole)的偏离。另外，柱状布线31A沿Z方向延伸，并且柱状布线宽度增大至与外部端子接触的程度。此处，柱状布线31A的宽度定义为沿着形成螺旋布线21、22的平面方向的宽度。

(第三实施方式)

(结构)

图6A是表示电感部件的第三实施方式的透视立体图。图6B是图6A的X－X剖视图。第三实施方式与第一实施方式在螺旋布线的结构上不同。以下对该不同的结构进行说明。此外，在第三实施方式中，与其他实施方式相同的附图标记为与第一实施方式相同的结构，因此省略其说明。

如图6A及图6B所示，电感部件1B与电感部件1同样地具备从螺旋布线21B～24B沿Z方向延伸并贯通第一磁性层11或者第二磁性层12的内部的垂直布线51、52。另一方面，在电感部件1B中，第一螺旋布线21B、第二螺旋布线22B、第三螺旋布线23B以及第四螺旋布线24B在从Z方向观察时为半椭圆形的弧状。即，第一～第四螺旋布线21B～24B是大约卷绕了半周程度的曲线状的布线。另外，螺旋布线21B～24B在中间部分包括直线部。这样，在本发明中，“被卷绕成平面状的螺旋布线”是指形成为平面状的曲线(二维曲线)，匝数可以是小于1周的曲线，也可以具有一部分直线部。

第一、第四螺旋布线21B、24B的两端与位于外侧的第一垂直布线51和第二垂直布线52连接，并为从第一垂直布线51和第二垂直布线52朝向电感部件1B的中心侧描绘圆弧的曲线状。

第二、第三螺旋布线22B、23B的两端与位于内侧的第一垂直布线51(通孔导体25、第一柱状布线31)和第二垂直布线52(通孔导体25、第二柱状布线32)连接，并为从第一垂直布线51和第二垂直布线52朝向电感部件1B的缘侧描绘圆弧的曲线状。

此处，在各个第一～第四螺旋布线21B～24B中，将螺旋布线21B～24B所描绘的曲线、与连结螺旋布线21B～24B的两端的直线所围起的范围作为内径部分。此时，在从Z方向观察时，对于任何一个螺旋布线21B～24B而言，其内径部分彼此不重叠。

另一方面，第一、第二螺旋布线21B、22B相互接近。即，在第一螺旋布线21B所产生的磁通环绕接近的第二螺旋布线22B的周围，在第二螺旋布线22B所产生的磁通环绕接近的第一螺旋布线21B的周围。这对于相互接近的第三、第四螺旋布线23B、24B也是同样的。因此，第一螺旋布线21B与第二螺旋布线22B的磁耦合、第三螺旋布线23B与第四螺旋布线24B的磁耦合变强。

此外，在第一、第二螺旋布线21B、22B中，在从位于相同侧的一端朝向位于其相反侧的另一端同时流过了电流的情况下，彼此的磁通加强。这表示在将第一螺旋布线21B与第二螺旋布线22B的位于相同侧的各一端共同作为脉冲信号的输入侧，将位于其相反侧的各另一端共同作为脉冲信号的输出侧的情况下，第一螺旋布线21B与第二螺旋布线22B正耦合。另一方面，例如，若在第一螺旋布线21B与第二螺旋布线22B的一个螺旋布线中将一端侧作为输入，将另一端侧作为输出，在另一螺旋布线中将一端侧作为输出，将另一端侧作为输入，则第一螺旋布线21B与第二螺旋布线22B能够成为负耦合的状态。这对于第三、第四螺旋布线23B、24B也是同样的。

与第一、第三螺旋布线21B、23B的一端侧连接的第一垂直布线51以及与第二、第四螺旋布线22B、24B的另一端侧连接的第二垂直布线52分别贯通第一磁性层11的内部，并在上表面露出。另外，与第一、第三螺旋布线21B、23B的另一端侧连接的第二垂直布线52以及与第二、第四螺旋布线22B、24B的一端侧连接的第一垂直布线51分别贯通第二磁性层12的内部，并在下表面露出。

根据该结构，例如，能够通过将电感部件1B埋入基板，并在第一磁性层11的上表面侧配置脉冲信号的输入线，在第二磁性层12的下表面侧配置脉冲信号的输出线来使各个第一、第二螺旋布线21B、22B的组、第三、第四螺旋布线23B、24B的组更加容易地负耦合。

此外，在电感部件1B中，布线从螺旋布线21B～24B的与垂直布线51、52的连接位置朝向芯片的外侧进一步延伸，但其是在通过SAP形成铜布线之后，与进行追加铜电镀时的供电布线连接的布线。即使是在去除了SAP的供电膜之后，也能够通过该供电布线容易地进行追加铜电镀，能够缩短布线之间距离。另外，能够通过在SAP形成后进行追加铜电极电镀来缩短第一、第二螺旋布线21B、22B的布线间距离以及第三、第四螺旋布线23B、24B的布线间距离，从而能够得到较高的磁耦合。

(实施例)

接下来，针对电感部件1B的实施例进行说明。

本实施例中的芯片尺寸为20125(2.0mmx1.25mm)、厚度为0.285mm，螺旋布线L/S/t＝50μm/10μm/45μm，磁性层的厚度在上下分别为100μm。螺旋布线的匝数为0.5匝以下。

在本实施例中，第一螺旋布线21B与第二螺旋布线22B或者第三螺旋布线23B与第四螺旋布线24B的最小布线间距离为10μm。第二螺旋布线22B与第三螺旋布线23B的布线间距离大于10μm。这样一来，能够加强第一螺旋布线21B与第二螺旋布线22B、第三螺旋布线23B与第四螺旋布线24B的磁耦合。在本实施例中第一螺旋布线21B与第二螺旋布线22B、第三螺旋布线23B与第四螺旋布线24B的磁耦合为第二螺旋布线22B与第三螺旋布线23B的磁耦合的4倍以上。

(第四实施方式)

(结构)

图7A是表示电感部件的第四实施方式的分解透视立体图。图7B是电感部件的剖视图。第四实施方式与第一实施方式在螺旋布线的结构上不同。以下对该不同的结构进行说明。此外，在第四实施方式中，与其他实施方式相同的附图标记为与第一实施方式相同的结构，因此省略其说明。

如图7A及图7B所示，电感部件1C与电感部件1同样地具备从螺旋布线21～24沿Z方向延伸并贯通第一磁性层11或者第二磁性层12的内部的垂直布线51～53。在图7A中，省略描绘图7B的内磁路部13和外磁路部14。

另一方面，在电感部件1C中，螺旋布线有多个第一螺旋布线21和第二螺旋布线22，并且还具备将第一螺旋布线21与第二螺旋布线22之间串联连接的第二通孔导体27。具体叙述，第一螺旋布线21和第二螺旋布线22沿Z方向层叠。第一螺旋布线21在从上侧观察时从外周端21b朝向内周端21a沿逆时针方向被卷绕成漩涡状。第二螺旋布线22在从上侧观察时从内周端22a朝向外周端22b沿逆时针方向被卷绕成漩涡状。

第一螺旋布线21的外周端21b经由其外周端21b的上侧的第一垂直布线51(通孔导体25和第一柱状布线31)与第一外部端子41连接。第一螺旋布线21的内周端21a经由其内周端21a的下侧的第二通孔导体27与第二螺旋布线22的内周端22a连接。

第二螺旋布线22的外周端22b经由其外周端22b的上侧的第二垂直布线52(通孔导体25、26以及第二柱状布线32)与第二外部端子42连接。第二螺旋布线22的外周端22b经由其外周端22b的下侧的第三垂直布线53(通孔导体25和第三柱状布线33)与第三外部端子43连接。通孔导体26从第二螺旋布线22的外周端22b的上侧的通孔导体25沿Z方向延伸并贯通绝缘层15的内部。通孔导体26形成于与第一螺旋布线21同一平面上。

同样，第三螺旋布线23与第四螺旋布线24经由第二通孔导体27串联连接。第三螺旋布线23是与第一螺旋布线21相同的结构，第四螺旋布线24是与第二螺旋布线22相同的结构。

因此，在电感部件1C中，通过第二通孔导体27将第一螺旋布线21与第二螺旋布线22串联连接，因此能够通过增加匝数来提高电感值。另外，由于能够将第一～第三垂直布线51～53从第一、第二螺旋布线21、22的外周引出，因此能够扩大第一、第二螺旋布线21、22的内径，从而能够提高电感值。另外，第三螺旋布线23与第四螺旋布线24经由第二通孔导体27串联连接，因此具有同样的效果。

另外，第一螺旋布线21与第二螺旋布线22、第三螺旋布线23与第四螺旋布线24分别沿法线方向层叠，因此针对相同匝数能够减少从Z方向观察时的电感部件1C的面积、即安装面积，从而能够实现电感部件1C的小型化。

此外，在电感部件1C中，形成为具备偶数个串联连接的螺旋布线的结构，但并不限定于此，串联连接的螺旋布线也可以是奇数个。由于垂直布线从螺旋布线沿Z方向引出布线，所以即使串联连接的螺旋布线为奇数个、且电感器的一端部配置于内周侧，也不需要将该端部向外周侧引出。因此，在该情况下，能够实现轻薄化。另外，这样串联连接的螺旋布线的数量的自由度提高，因此电感值的设定范围的自由度也提高。

另外，在电感部件1C中，虽然将两个由双层的螺旋布线构成的电感器配置于同一平面上，但是可以在同一平面上仅配置一个电感器，也可以配置三个以上电感器。

(实施例)

接下来，针对电感部件1C的实施例进行说明。

本实施例中的芯片尺寸为1010(1.0mmx1.0mm)，厚度为0.180mm，螺旋布线L/S/t＝50μm/10μm/45μm，磁性材料的厚度在上下分别为20μm。双层的螺旋布线电连接而形成一个电感器，一个电感器的匝数为4.5匝。

(制造方法)

接下来，针对电感部件1C的制造方法进行说明。

首先，进行电感部件1的制造方法的图4A～图4C所示的工序。接着，如图8A所示，用第一绝缘层65覆盖第一虚设铜64a和第一螺旋布线64b。绝缘层65通过真空层压机、冲压机等进行热压、热固化。

然后，如图8B所示，通过激光加工等将虚设铜64a上的绝缘层65开口而形成开口部65a，将螺旋布线64b的端部上的绝缘层65开口而形成开口部65b。

接下来，如图8C所示，如图8C那样地进行SAP和之后的追加铜电极电镀，形成第二虚设铜81a和第二螺旋布线81b。此外，在增加螺旋布线的层叠数的情况下，只要重复图8A～图8C即可。

然后，如图8D所示，用第二绝缘层82覆盖第二虚设铜81a和第二螺旋布线81b。绝缘层82通过真空层压机、冲压机等进行热压、热固化。然后，通过激光加工等形成第二虚设铜81a上的绝缘层82的开口部82a。

然后，将虚设芯基板61从铜箔62剥下。然后，通过蚀刻等去除铜箔62，并通过蚀刻等去除虚设铜64a，然后如图8E所示，形成与内磁路对应的孔部66a和与外磁路对应的孔部66b。

然后，如图8F所示，通过激光加工等在绝缘层82形成开口部87a。然后，如图8G所示，通过SAP并用铜填充绝缘层82的开口部87a，在绝缘层82上形成柱状布线68。

接下来，如图8H所示，利用磁性材料(磁性层)69覆盖螺旋布线、绝缘层、柱状布线，形成电感器基板。磁性材料69通过真空层压机、冲压机等进行热压、热固化。此时，也向孔部66a、66b填充磁性材料69。

然后，如图8I所示，通过磨削法使电感器基板的上下的磁性材料69薄层化。此时，通过使柱状布线68的一部分露出，而在磁性材料69的同一平面上形成柱状布线68的露出部。

然后，如图8J所示，通过印刷法在磁性体表面形成绝缘树脂(绝缘层)70。此处，将绝缘树脂70的开口部70a形成为外部端子的形成部分。在上述中，虽然使用了印刷法，但也可以通过光刻法来形成开口部70a。

接下来，如图8K所示，进行无电解镀铜、Ni以及Au等的电镀被膜，形成外部端子71a、虚设端子71b，如图8L所示，通过切割在虚线部L进行单片化，得到图7B的电感部件1C。此外，可以在虚设芯基板61的两面形成电感器基板。由此，能够得到较高的生产性。

(第五实施方式)

(结构)

图9A是表示电感部件的第五实施方式的分解透视立体图。图9B是电感部件的剖视图。第五实施方式与第一实施方式在螺旋布线的结构上不同。以下对该不同的结构进行说明。此外，在第五实施方式中，与其他实施方式相同的附图标记为与第一实施方式相同的结构，因此省略其说明。

如图9A及图9B所示，电感部件1D与电感部件1同样地具备从螺旋布线21、22沿Z方向延伸并贯通第一磁性层11或者第二磁性层12的内部的垂直布线51a、51b、52、53。在图9A中，省略描绘图9B的内磁路部13和外磁路部14。

另一方面，在电感部件1D中，第一螺旋布线21和第二螺旋布线22与共同的垂直布线52、53电连接。另外，第一螺旋布线21和第二螺旋布线22沿Z方向层叠。第一螺旋布线21在从上侧观察时从外周端21b朝向内周端21a沿逆时针方向被卷绕成漩涡状。第二螺旋布线22在从上侧观察时从内周端22a朝向外周端22b沿逆时针方向被卷绕成漩涡状。

此外，在上述中“电连接”是指，例如在图9A、图9B中，第二螺旋布线22不与垂直布线52直接接触，而经由第三通孔导体28和第一螺旋布线21的内周端21a与垂直布线52连接。另一方面，若利用电路图来考虑，则第二螺旋布线22与垂直布线52之间的第三通孔导体28和内周端21a并不是电路元件而仅仅是布线程度的定位，可以说是第二螺旋布线22与垂直布线52“连接”。这一关系对于第一螺旋布线21与垂直布线53而言也是同样的。这样，“电连接”还包括经由并不相当于电路元件而仅仅是布线程度的部件而连接的方式。

第一垂直布线51a(通孔导体25和第一柱状布线31a)从第一螺旋布线21的外周端21b向Z方向的上侧延伸，贯通上方的第一磁性层11的内部，并与第一外部端子41a连接。第一垂直布线51b(通孔导体25和第一柱状布线31b)从第二螺旋布线22的外周端22b向Z方向的上侧延伸，贯通上方的第一磁性层11的内部，并与第一外部端子41b连接。

第二垂直布线52(通孔导体25和第二柱状布线32)从第一螺旋布线21的内周端21a向Z方向的上侧延伸，贯通上方的第一磁性层11的内部，并与第二外部端子42连接。第三垂直布线53(通孔导体25和第三柱状布线33)从第二螺旋布线22的内周端22a向Z方向的下侧延伸，贯通下方的第二磁性层12的内部，并与第三外部端子43连接。此处，在电感部件1D中，第一螺旋布线21与第二螺旋布线22在内周端21a、22a中经由第三通孔导体28相互连接。换句话说，第一螺旋布线21和第二螺旋布线22与共同的第二垂直布线52电连接，并且与共同的第三垂直布线53电连接。

因此，能够通过例如将共同的垂直布线52、53侧作为第一、第二螺旋布线21、22共同的输出，而无需在安装的基板侧使基板布线分叉，能够减少基板布线的走线量(日文：引き回し量)。此外，共同的柱状布线32、33并不限定于输出侧，也可以作为输入侧，根据这点能够提高电路设计的自由度。

另外，第一螺旋布线21与第二螺旋布线22沿法线方向层叠，因此针对相同匝数能够减少从Z方向观察时的电感部件1C的面积、即安装面积，从而能够实现电感部件1D的小型化。另外，在该情况下，由于第一螺旋布线21、22的内磁路部13非常接近，所以能够使第一螺旋布线21与第二螺旋布线22强力地磁耦合。

另外，虽然电感部件1D层叠有两个电感器(螺旋布线)，但也可以层叠三个以上的电感器。另外，与电感部件1C同样地可以在同一平面上配置多个电感器。

(实施例)

接下来，针对电感部件1D的实施例进行说明。

本实施例中的芯片尺寸为1005(1.0mmx0.5mm)，厚度为0.180mm，螺旋布线L/S/t＝50μm/10μm/45μm，磁性层的厚度在上下分别为20μm。

(第六实施方式)

(结构)

图10是表示电感部件内置基板的实施方式的剖视图。此外，在本实施方式中，与第一实施方式相同的附图标记为与第一实施方式相同的结构，因此省略其说明。

如图10所示，电感部件内置基板5具备：第一实施方式的电感部件1；基板6，其埋入有电感部件1；以及基板布线6f，其包括向沿着基板6的主面的方向延伸的图案部6a～6d和沿基板6的厚度方向延伸的通孔部6e。基板6包括芯材7和绝缘层8。电感部件1配置于芯材7的贯通孔7a，与芯材7一同被绝缘层8所覆盖。此外，电感部件1在与基板6的主面、磁性层10的主面以及卷绕有螺旋布线21、22的平面实际上平行的状态下埋入基板6。因此，电感部件1中的Z方向(相对于卷绕有螺旋布线21、22的平面的法线方向)与基板6中的厚度方向实际上一致，与基板6的主面实际上正交。

基板布线6f在通孔部6e中与电感部件1的外部端子41～43连接。另外，通孔部6e包括从Z方向的上侧与电感部件1连接的第一通孔部、和从Z方向的下侧与电感部件1连接的第二通孔部。具体叙述，第一外部端子41经由第一外部端子41的上侧的通孔部6e(第一通孔部)与第一图案部6a连接。第二外部端子42经由第二外部端子42的上侧的通孔部6e(第一通孔部)与第二图案部6b连接。第三外部端子43经由第三外部端子43的下侧的通孔部6e(第二通孔部)与第三图案部6c连接。虚设端子45经由虚设端子45的下侧的通孔部6e(第二通孔部)与第四图案部6d连接。

因此，在电感部件内置基板5中，电感部件1的螺旋布线21、22与基板布线6f由沿Z方向延伸的垂直布线51～53以及通孔部6e连接。这即意味着螺旋布线21、22与基板布线6f没有多余的布线的走线地被连接。在电感部件内置基板5中，能够有效地活用因该多余的走线的量的省略而空出的空间，因此能够比现有技术的电感部件、电感部件内置基板进一步提高电路设计的自由度。

另外，在电感部件内置基板5中，由于没有多余的布线的走线，因此能够减少布线电阻。并且，在电感部件内置基板5中，能够通过将相对较大的电感部件1埋入基板6来将电路整体小型化、轻薄化。

另外，通孔部6e包括第一通孔部和第二通孔部，基板布线6f从电感部件1的Z方向的两侧(上下)被连接。在该情况下，与基板布线仅从电感部件的一侧被连接的现有的电感部件内置基板相比，图案部6a～6d的布局的选项增加，电路设计的自由度提高。

此处，如图11所示，例如若考虑将电感部件1用作DC－DC转换器电路的LC脉动滤波器(Ripple filter)的一部分的情况，则电感部件1的输出侧需要与平滑电容器9a连接的路径、和与负荷9b连接的路径的两个路径。

因此，例如图10所示，能够通过使与上侧的第二外部端子42连接的第二图案部6b与负荷9b电连接，使与下侧的第三外部端子43连接的第三图案部6c与平滑电容器9a电连接来减少布线的走线量，从而能够容易地构成小型的DC－DC转换器电路。

另外，能够通过将虚设端子45与基板布线6f的图案部6d连接来确保虚设端子45和基板布线6f作为电感部件1的散热路径。特别是由于基板布线6f由铜构成，热传导率非常高，因此从电感部件1产生的热量从虚设端子45经由基板布线6f高效地散热，从而能够提高散热性。此外，在基板布线6f的图案部6d为接地线的情况下，能够使虚设端子45作为静电屏蔽发挥功能。

另外，如在第一实施方式中所说明的那样，在电感部件1中，在从Z方向观察时，外部端子41～43的面积大于柱状布线31～33的面积，因此能够增大外部端子41～43的面积。因此，在将电感部件1埋入基板6时，在将与电感部件1的外部端子41～43连接的通孔部6e设置于基板6时，能够增大相对于外部端子41～43的通孔部6e的形成位置的界限(Margin)，从而能够提高埋入时的成品率。

此外，在图10中，虽然在电感部件内置基板5中仅记载了电感部件1和基板布线6f，但在电感部件内置基板5中也可以埋入半导体部件、电容器部件、电阻部件等其他电子部件。另外，还可以在基板6的主面表面安装其他电子部件、或接合半导体晶片。

(实施例)

接下来，针对电感部件内置基板5的实施例进行说明。

在本实施例中，外部端子41～43以及虚设端子45由无电解镀铜形成，镀铜的厚度为5μm。

外部端子41～43以及虚设端子45的镀铜的厚度优选为2μm以上且20μm以下。若镀铜的厚度为2μm以上，则能够用镀铜覆盖整个端子。能够通过将镀铜的厚度形成为20μm以下来减薄电感部件1，作为结果，能够将埋入电感部件1的基板6轻薄化。

另外，本实施例的基板布线6f是通过减色法(Subtractive method)形成的铜布线。

(制造方法)

接下来，针对电感部件内置基板5的制造方法进行说明。

如图12A所示，准备芯材90。芯材90例如为了基板6的小型化、轻薄化而使用0.33mm、0.18mm等较薄的材料。

然后，如图12B所示，通过钻孔、激光等在芯材90形成空腔91。

接下来，如图12C所示，在芯材90的下表面粘贴低粘性的临时粘贴胶带93。此外，也可以使用热发泡片材等来代替临时粘贴胶带93。然后，在空腔91设置电感部件1。

然后，如图12D所示，将积层片材、预浸料等绝缘层94层压于芯材90的上表面，密封电感部件1与芯材90，去除临时粘贴胶带93。接下来，用绝缘层94层压芯材90的下表面侧，并进行热固化。

然后，如图12E所示，通过激光加工等在成为电感部件1的外部端子以及虚设端子与电路的接点的绝缘层94的部分形成导通孔。此时，优选外部端子充分大于激光的对准精度。在电感部件1中，由于能够独立设定在从Z方向观察的情况下的、外部端子的面积与柱状布线的面积，所以能够容易使外部端子大于激光的对准精度，从而能够抑制由激光所引起的加工不良，提高生产性。

然后，去除激光的污迹，并通过无电解镀、电镀(电解镀)等方法形成电路布线层95、与螺旋布线电连接的通孔导体95a以及不与螺旋布线电连接的通孔导体95b。在本实施例中使用了减色法。

然后，能够通过反复图12E的工序来得到图10所示的多层电路布线层。

此外，本发明并不限定于上述实施方式，能够在不脱离本发明的主旨的范围内变更设计。例如，可以将第一～第六实施方式各自的特征点进行各种各样地组合。

另外，在第一～第六实施方式中，不管是在其他实施方式中说明的作用效果、还是在本实施方式未特别言及而省略了说明的效果，在本实施方式中具有相同的结构的情况下，在本实施方式中也发挥基本相同的作用效果。

Claims (18)

1.一种电感部件，其中，具备：

螺旋布线，其被卷绕成平面状；

第一磁性层和第二磁性层，它们位于从相对于卷绕有所述螺旋布线的平面的法线方向两侧夹着所述螺旋布线的位置；以及

垂直布线，其从所述螺旋布线沿所述法线方向延伸，并贯通所述第一磁性层或者所述第二磁性层的内部，

所述垂直布线分别位于夹着同一个单一的所述螺旋布线的所述法线方向的两侧，

所述螺旋布线包括与所述垂直布线连接的连接部分，

所述第一磁性层侧的所述垂直布线和所述第二磁性层侧的所述垂直布线被连接于所述螺旋布线的共同的连接部分。

2.根据权利要求1所述的电感部件，其中，

还具备绝缘层，该绝缘层配置于所述第一磁性层与所述第二磁性层之间，并埋入有所述螺旋布线，

所述垂直布线包括：通孔导体，其从所述螺旋布线沿所述法线方向延伸，并贯通所述绝缘层的内部；和柱状布线，其从所述通孔导体沿所述法线方向延伸，并贯通所述第一磁性层或者所述第二磁性层的内部。

3.根据权利要求1或2所述的电感部件，其中，

还具备导电性的虚设端子，该虚设端子设置于所述第一磁性层或者所述第二磁性层的表面、且不与所述螺旋布线电连接。

4.根据权利要求1或2所述的电感部件，其中，

在所述垂直布线的从所述第一磁性层或者所述第二磁性层的表面露出的端面不实施防锈处理。

5.根据权利要求1或2所述的电感部件，其中，

还具备外部端子，该外部端子覆盖从所述第一磁性层或者所述第二磁性层的表面露出的所述垂直布线的端面，

从所述法线方向观察，所述外部端子的面积大于所述垂直布线的面积。

6.根据权利要求5所述的电感部件，其中，

所述外部端子的表面位于比所述第一磁性层或者所述第二磁性层的所述表面更靠所述法线方向的外侧。

7.根据权利要求5所述的电感部件，其中，

所述外部端子分别位于夹着所述螺旋布线的所述法线方向的两侧。

8.根据权利要求1或2所述的电感部件，其中，

还具备被覆膜，该被覆膜覆盖所述第一磁性层或者所述第二磁性层的表面，并使所述垂直布线的端面的至少一部分露出。

9.根据权利要求8所述的电感部件，其中，

从所述法线方向观察，所述垂直布线的从所述被覆膜露出的端面位于相对于该垂直布线与所述螺旋布线的接触面错开的位置。

10.根据权利要求1或2所述的电感部件，其中，

所述第一磁性层的厚度与所述第二磁性层的厚度不同。

11.根据权利要求10所述的电感部件，其中，

所述垂直布线贯通所述第一磁性层和所述第二磁性层中的厚度较厚一侧的内部。

12.根据权利要求10所述的电感部件，其中，

还具备虚设端子，该虚设端子设置于所述第一磁性层或者所述第二磁性层的表面、且不与所述螺旋布线电连接，

所述虚设端子设置于所述第一磁性层和所述第二磁性层中的厚度较薄一侧的表面。

13.根据权利要求1或2所述的电感部件，其中，

所述螺旋布线有多个，还具备将所述多个螺旋布线之间串联连接的第二通孔导体。

14.一种电感部件内置基板，其中，具备：

权利要求1～13中任一项所述的电感部件；

基板，其埋入有所述电感部件；以及

基板布线，其包括在沿着所述基板的主面的方向延伸的图案部、和在所述基板的厚度方向延伸的通孔部，

所述基板布线在所述通孔部中与所述电感部件连接。

15.根据权利要求14所述的电感部件内置基板，其中，

所述通孔部包括：第一通孔部，其从所述法线方向的一侧与所述电感部件连接；和第二通孔部，其从所述法线方向的另一侧与所述电感部件连接。

16.根据权利要求15所述的电感部件内置基板，其中，

所述螺旋布线包括与所述垂直布线连接的连接部分，

所述第一通孔部和所述第二通孔部被电连接于所述螺旋布线的共同的所述连接部分。

17.根据权利要求14～16中任一项所述的电感部件内置基板，其中，

所述电感部件具有设置于所述第一磁性层或者所述第二磁性层的表面、且不与所述螺旋布线电连接的虚设端子，

所述虚设端子与所述基板布线连接。

18.根据权利要求17所述的电感部件内置基板，其中，

所述虚设端子与所述基板布线的接地线连接。