JP2019145764A - プリント回路基板 - Google Patents
プリント回路基板 Download PDFInfo
- Publication number
- JP2019145764A JP2019145764A JP2018142968A JP2018142968A JP2019145764A JP 2019145764 A JP2019145764 A JP 2019145764A JP 2018142968 A JP2018142968 A JP 2018142968A JP 2018142968 A JP2018142968 A JP 2018142968A JP 2019145764 A JP2019145764 A JP 2019145764A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- printed circuit
- circuit board
- pad
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
【課題】上下接続が効率的に行われる複層構造のプリント回路基板を提供する。【解決手段】一面110に第1パッド130を備えた第1基板100と、一面210に第2パッド230を備え、第1パッド130と第2パッド230とが互いに対向するように第1基板100と離隔して配置された第2基板200と、第1基板100と第2基板200との間に介在される第3基板300と、第3基板内に挿入される第4基板と、を含む。第4基板は、絶縁層及び複数の回路を含み、複数の回路は、絶縁層により互いに絶縁され、第1基板と第2基板とを結ぶ一方向に並んで形成される、複数の回路の両端がそれぞれ第1基板100及び第2基板200に向いており、上記複数の回路のうちの選択された隣接している2つ以上の回路の両端はそれぞれ、第1パッド130及び第2パッド230と接合される。【選択図】図1
Description
本発明は、プリント回路基板(Printed Circuit Board)に関する。
各種電子機器の使用が爆発的に増加するとともにデジタル技術や半導体技術等の発達により精密かつ複雑な電子機器の応用分野が広範囲になっている。電子機器の内部部品等の密集度が高くなることにより、個個の部品(active、passive)を接続するために必要なPCB面積が大きくなっている。一方、バッテリーの大きさは大きくなる傾向にあり、これにより、電子機器の限定された空間内でのPCBの効率的な配置、装着等が求められる。
本発明は、上下接続が効率的に行われる複層構造のプリント回路基板を提供することを目的とする。
本発明の一側面によれば、一面に第1パッドを備えた第1基板と、一面に第2パッドを備え、上記第1パッドと上記第2パッドとが互いに対向するように、上記第1基板と離隔して配置された第2基板と、上記第1基板と上記第2基板との間に介在される第3基板と、上記第3基板内に挿入される第4基板と、を含み、上記第4基板は、絶縁層及び複数の回路を含み、上記複数の回路は、上記絶縁層により互いに絶縁され、上記第1基板と上記第2基板とを結ぶ一方向に並んで形成され、上記複数の回路の両端がそれぞれ上記第1基板及び上記第2基板に向いており、上記複数の回路のうちの選択された隣接している2つ以上の回路の両端はそれぞれ、上記第1パッド及び上記第2パッドと接合するプリント回路基板が提供される。
本発明に係るプリント回路基板の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに対する重複説明を省略する。
また、以下で使用する第1、第2等の用語は、同一または相応する構成要素を区別するための識別記号に過ぎず、同一または相応する構成要素が第1、第2等の用語により限定されることはない。
また、「結合」とは、各構成要素の間の接触関係において、各構成要素が物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、その他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用する。
図1は、本発明の実施例に係るプリント回路基板を示す図であり、図2及び図3は、本発明の実施例に係るプリント回路基板の第3基板を示す図であり、図4から図6は、本発明の実施例に係るプリント回路基板の様々な第4基板を示す図であり、図7は、本発明の実施例に係るプリント回路基板の第3基板に第4基板を挿入する過程を示す図である。
図1を参照すると、本発明の実施例に係るプリント回路基板は、第1基板と、第2基板と、第3基板と、第4基板と、を含む。第1基板と第2基板とは、互いに離隔して上下に配置されており、第3基板は、第1基板と第2基板との間に介在され、第4基板は、第3基板内に挿入されている。
以下では、これら基板の構成や基板間の結合関係等について説明する。
第1基板100及び第2基板200は、携帯電話等の電子機器に装着するメインボード(main board)であることができる。第1基板100と第2基板200とは、互いに上下に離隔して配置され、複層構造、スタック(stack)構造、サンドイッチ(sandwich)構造を形成する。具体的に、第1基板100の一面110と第2基板200の一面210とが対向するように、第1基板100と第2基板200とが離隔して配置される。
第1基板100及び第2基板200のそれぞれは、板状からなり、複数の絶縁材層と複数の回路層とで構成された多層基板であってもよく、回路層を基準にして8層または10層基板であってもよい。
第1基板100及び第2基板200の絶縁材層は、エポキシ樹脂、ポリイミド樹脂、BT樹脂、LCP(Liquid Crystal Polymer)等の絶縁物質で形成された層である。回路層は、銅(Cu)等の金属等の伝導性物質で形成され、特定パターンを有するように設計される。回路層は、絶縁材層の片面または両面に形成され、互いに異なる層の回路層は、絶縁材層を貫通する接続導体を介して電気的に接続することができる。
第1基板100の一面110には、第1電子素子E1が実装される。ここで、第1電子素子E1は、能動素子、受動素子、集積回路等を含むことができ、種類に制限はない。 また、第1基板100の他面120には、第3電子素子E3を実装することができる。
第1基板100の一面110には、第1パッド130が備えられる。第1パッド130は、回路層により第1電子素子E1に電気的に接続することができる。
第1パッド130は、第1基板100の一面側の最外層に位置した回路層の一部であってもよい。具体的に、第1パッド130は、第1基板100の最外層の絶縁材層に形成され、ソルダーレジスト330によりカバーされた回路層の一部であってもよく、第1パッド130は、ソルダーレジスト330の開口331から露出することができる。
第1パッド130は、複数形成可能であり、第1基板100の一面110の端に配置されることができる。
第2基板200の一面210には、第2電子素子E2が実装される。ここで、第2電子素子E2は、能動素子、受動素子、集積回路等を含むことができ、種類に制限はない。
また、第2基板200の一面210には、第2パッド230が備えられる。第2パッド230は、回路層により第2電子素子E2に電気的に接続することができる。
第2パッド230は、第2基板200の一面側の最外層に位置した回路層の一部であってもよい。具体的に、第2パッド230は、第2基板200の最外層の絶縁材層に形成され、ソルダーレジスト330によりカバーされた回路層の一部であってもよく、第2パッド230は、ソルダーレジスト330の開口331から露出することができる。
第2パッド230は、複数形成可能であり、第2基板200の一面210の端に配置することができる。
第1基板100の一面110と第2基板200の一面210とが互いに向かい合い、第1パッド130と第2パッド230とが互いに向かい合う。ここで、第1パッド130と第2パッド230との位置は互いに対応しており、具体的に、第1パッド130と第2パッド230とを結ぶ線が第1基板100及び第2基板200のそれぞれと垂直をなすことができる。第1パッド130及び第2パッド230のそれぞれは複数形成可能であり、複数の第1パッド130と複数の第2パッド230とは互いに対応して形成されることができる。
第3基板300は、第1基板100と第2基板200との間に介在される。すなわち、第3基板300は、第1基板100の一面110及び第2基板200の一面210の両方ともに結合し、第1基板100と第2基板200との離隔状態は、第3基板300により維持することができる。
第1基板100と第2基板200とが第3基板300により離隔して形成された第1基板100と第2基板200との間の空間には、第1電子素子E1及び第2電子素子E2が収容される。すなわち、第1基板100に実装された第1電子素子E1と、第2基板200に実装された第2電子素子E2は、第3基板300により取り囲まれた空間に収容され、電子素子の上面同士が互いに向かい合う。
第3基板300は、第1基板100と第2基板200との間の端に位置することができる。第3基板300の幅は、1〜2mmであってもよい。
図2を参照すると、第3基板300は、分離された複数のピース基板を含むことができ、分離された複数のピース基板は、第1基板100と第2基板200との間の周縁に沿って配置されることができる。電子素子は、分離された複数のピース基板により取り囲まれた空間内に位置する。
図3を参照すると、第3基板300は、ベース基板と、キャビティCと、ソルダーレジスト330と、を含み、キャビティC内に第4基板400を収容する。一方、第3基板300は、表面処理層(図7の340参照)をさらに含むことができる。
ベース基板は、絶縁材310と、絶縁材310の両面に積層された金属層320とを含む。ベース基板は、銅張積層板(CCL)であってもよい。すなわち、絶縁材310は、ガラス繊維等の補強基材にエポキシ(epoxy)等の樹脂を含浸したプリプレグ(PPG)であり、金属層320は、銅箔(Cu)であることができる。金属層320は、第3基板300に剛性を付与する。
一方、第3基板300が第1基板100と第2基板200との間に介在されるとき、ベース基板の一面は、第1基板100と対向し、他面は、第2基板200と対向する。具体的に、ベース基板の一面及び他面にそれぞれ形成された金属層320は、第1基板100及び第2基板200と対向する。
ベース基板にはキャビティCが形成される。キャビティCは、ベース基板を厚さ方向に全層貫通する。すなわち、キャビティCは、ベース基板の第1基板100と対向する一面から、第2基板200と対向する他面まで貫通して形成される。キャビティCは、レーザードリル、CNCドリル等により加工することができる。キャビティCは、第4基板400を収容する。すなわち、第3基板300は、第4基板400を支持する役割をする。 これにより、第3基板300にはCCLによる金属層320が存在するが、上記金属層320が別の回路パターンに形成される必要はなく、第4基板400の回路420と第3基板300の金属層320とは、電気的に接続されず、互いに離隔して絶縁される。
第4基板400は、第3基板300のキャビティC内に挿入される基板であって、絶縁層410と複数の回路420とを含む。
絶縁層410は、エポキシ樹脂、ポリイミド樹脂、BT樹脂等の絶縁物質で形成された板状の層であり、絶縁物質は、上述したものに制限されない。
図4を参照すると、複数の回路420は、絶縁層410の表面に形成されるが、'一方向'に並んで形成されて、相互間は絶縁層410により互いに絶縁される。回路420は、第1基板100と第2基板200とを電気的に接続させる役割を担う。よって、複数の回路420が並んで形成される'一方向'とは、第1基板100と第2基板200とを結ぶ方向であって、第1基板100と第2基板200とを結ぶことができるすべての方向が含まれる。第1基板100及び第2基板200が上下(z軸)に配置される場合、複数の回路420のそれぞれも上下(z軸)に長く伸びるように形成される。すなわち、複数の回路420のそれぞれの両端は、第1基板100及び第2基板200に向く。しかし、複数の回路420が必ずしもz軸と平行になる必要はなく、z軸に対して斜線になることもできる。
一方、複数の回路420の両端は、第4基板400の側面から露出する。複数の回路420の両端が第1基板100及び第2基板200と対向するために、第4基板400は、製作が完了した後に90°回転(x軸またはy軸に回転)されて第3基板300に挿入される。
複数の回路420の両端は、第3基板300に対しても露出され、第1基板100の第1パッド130、及び第2基板200の第2パッド230とそれぞれ接合される。特に、複数の回路420のうちの選択された、隣接している二つ以上の回路420において、それら回路420の両端は、第1パッド130及び第2パッド230とそれぞれ接合され、これにより、第1パッド130(または第2パッド230)1つに対して2つ以上の回路420が接合することになる。
複数の回路420はすべて同一の形態を有するため、第3基板300内に第4基板400が挿入されるとき、第4基板400の挿入位置が(設計上の位置に対して)ずれても、または第1パッド130(または第2パッド230)の位置が(設計上の位置に対して)ずれても、第1パッド130(または第2パッド230)は、結果的に複数の回路420のうちのいずれか2つ以上と接合することができる。
このアラインメント(alignment)の自由度を高めるために、第1パッド130及び第2パッド230のそれぞれの横断面積は、回路420の横断面積(図3の(a)において四角形1つの面積)よりも大きくてもよい。また、それぞれの回路420は、互いに最大限近く位置することができる。例えば、回路420の幅(図3の(a)において四角形1つの幅)は、同一絶縁層410の表面に形成された回路420間の間隔よりも大きくすることができる。
回路420の幅は、1〜1000μmの値を有することができる。但し、回路420の用途別に複数の回路420が互いに異なる幅を有することもできる。回路420の用途としては、有効な電気信号の伝達、グラウンド信号の伝達等があり、有効な電気信号を伝達する回路420は、相対的に小さい幅を有することができる。
図4から図6に示すように、絶縁層410は、重ねて積層された複数層を有することができ、複数の絶縁層410の表面ごとに複数の回路420が形成される。よって、複数の回路420も絶縁層410とともに上下(z軸)に積層される。この場合、第4基板400は、絶縁層410と回路層(絶縁層410の同一の一表面に形成された複数の回路420の集合体)とが交互に積層された構造を有する。但し、最外層に位置した絶縁層410の表面には、回路420が形成されなくてもよい。
図1に示されているように、第3基板300に第4基板400が挿入された最終プリント回路基板の状態では、第4基板400の複数の絶縁層410の積層方向と第1基板100(及び第2基板200)の絶縁材層の積層方向とが互いに垂直となることがある。これは、第4基板400は、90°回転された状態で第3基板300に挿入されるからである。例えば、第1基板100(及び第2基板200)の絶縁材層が、z軸方向に積層されている場合、第4基板400の絶縁層410は、x軸方向またはy軸方向に積層されている。
図4を参照すると、絶縁層410は、第1絶縁層411と、第1絶縁層411の両面に順次積層される複数の第2絶縁層412とを含む。また、複数の回路420は、第1絶縁層411の両面及び複数の第2絶縁層412の表面に形成される。最外層には、第3絶縁層410が積層されることにより回路420が露出されないこともある。
図4の(a)を参照すると、両面銅張積層板(CCL)を準備し、両面銅張積層板の第1絶縁層411の両面に銅箔を用いて回路420を形成する。
図4の(b)を参照すると、両面銅張積層板の両方に片面銅張積層板が積層され、片面銅張積層板の絶縁材310を第2絶縁層412といい、第1絶縁層411と区分することができる。
但し、第1絶縁層411と第2絶縁層412とは同じ材質で形成され、最終的に製造された第4基板400においては第1絶縁層411と第2絶縁層412との間の区分(境界)が無くなることもある。
図4の(c)を参照すると、片面銅張積層板の銅箔を用いて、再度回路420を形成する。図4の(b)及びc)を繰り返して行い、第1絶縁層411上に第2絶縁層412が複数積層され、各の第2絶縁層412ごとに回路420が形成される。最外層に第3絶縁層410を積層すると、図4の(d)に示すような第4基板400を製作することができる。第3絶縁層410も第1絶縁層411及び第2絶縁層412と同じ材質で形成することができるが、但し、区分のために第3という用語を使用した。勿論、第3絶縁層410が、第1絶縁層411及び/または第2絶縁層412とは異なる材質で形成されることもできる。
図4の(d)に示すように、複数の回路420の両端は、第4基板400の側面から露出され、図4の(e)を参照すると、第4基板400は、第3基板300に挿入されるとき、90°回転(x軸またはy軸)され、第3基板300に挿入された第4基板400においての複数の回路420の両端は、第1基板100及び第2基板200にそれぞれ向くことになる。
一方、図5に示すように、互いに異なる第2絶縁層412に形成された回路420は、互いに垂直上で重ならないようにできる。すなわち、ある1つの第2絶縁層412に形成された回路420は、隣り合う第2絶縁層412に形成された回路420のそれぞれの間に対応して形成されることができる。この場合、アラインメントの自由度がさらに高められる。
図6に示すように、絶縁層410は、複数の第1絶縁層411と、複数の第1絶縁層411の間に介在された第2絶縁層412とを含み、複数の第1絶縁層411の両面に回路420が形成されることができる。但し、最外層に位置した第1絶縁層411に対しては片面にのみ回路420が形成されることができる。または、最外層に位置した第1絶縁層411上には、第3絶縁層410が形成されてもよい(図示せず)。
図6の(b)を参照すると、両面CCLを用いて第1絶縁層411の両面に1番目の回路420を形成することができる。但し、図6の(a)及び(c)に示すように、最外層に位置する第1絶縁層411に対しては、片面CCLを用いて第1絶縁層411の片面にのみ回路420を形成することにする。図6の(b)のような過程を最大100回まで繰り返し、その結果形成された複数の第1絶縁層411を重ねて配置するが、このとき、複数の第1絶縁層411の間ごとに第2絶縁層412を介在して第1絶縁層411及び第2絶縁層412を一括積層する(図6の(d)及び(e)参照)。
但し、第1絶縁層411と第2絶縁層412は、同じ材質で形成され、最終的に製造された第4基板400においては第1絶縁層411と第2絶縁層412との間の境界がなくなることもある。
図6の(e)に示すように、複数の回路420の両端は、第4基板400の側面から露出され、図6の(f)を参照すると、第4基板400は、第3基板300に挿入されるとき、90°回転(x軸またはy軸)され、第3基板300に挿入された第4基板400において複数の回路420の両端は、第1基板100及び第2基板200にそれぞれ向くことになる。
図7には、第3基板300に第4基板400が挿入される過程が示されている。
図7の(a)を参照すると、上述したように、ベース基板として両面CCLを準備し、図7の(b)に示すように、キャビティCを加工する。ここで、キャビティCは、ベース基板を厚さ方向にすべて貫通するので、キャビティCの加工後に第4基板400を臨時的に固定できるテープがベース基板の下面に付着される。図7の(c)を参照すると、第4基板400が第3基板300のキャビティC内に挿入されるが、上述したように、第4基板400は、90°回転して挿入される。これにより、第4基板400の複数の回路420の両端は、第3基板300のベース基板の両面(または両面CCLの両方の銅箔)にそれぞれ向くことになる。
図7の(d)を参照すると、ソルダーレジスト330がベース基板上に形成される。すなわち、第3基板300の最外層にソルダーレジスト330が備えられる。特に、キャビティC内の第4基板400を除いた領域にもソルダーレジスト330が充填されるが、これは、第4基板400の大きさよりもキャビティCが大きい場合に、第4基板400を固定するためである。キャビティCの大きさを、第4基板400と完全に一致するように形成することが困難となる場合もあるので、キャビティCを第4基板400よりも大きく形成し、第4基板400を挿入した後にソルダーレジスト330をキャビティCに充填して第4基板400の位置を固定する。一方、キャビティCの加工後に、付着されたテープのためにソルダーレジスト330は、キャビティCの内部及びベース基板の上面に形成され、図7の(e)に示すように、テープの除去後にベース基板の下面にもソルダーレジスト330が形成され、ソルダーレジストが第4基板400のすべての面をカバーすることになる。これにより、第4基板400は、第3基板300内にさらに強く固定されることができる。
図7の(f)を参照すると、ソルダーレジスト330に開口331が形成される。開口331は、第4基板400の側面(90°回転する前の状態での側面を言い)から露出した回路420の端部を露出させる。すなわち、ソルダーレジスト330の開口331の底から回路420の端部が露出する。露出した回路420の端部は、第1基板100の第1パッド130及び第2基板200の第2パッド230と接合するが、接合は、ソルダーSにより果たすことができる。この場合、ソルダーSは、パッドと回路420の端部との間に、ソルダーレジスト330の開口331内に形成されることができる(図1参照)。すなわち、ソルダーレジスト330は、ソルダーSがパッドと回路420との間に安定的に位置するようにして、パッドと回路420との間の接合信頼性を向上させる。
一方、ソルダーレジスト330が感光性である場合、開口331は、フォトリソグラフィ工程により形成可能であり、離隔して複数形成されることができる。
図7の(g)を参照すると、ソルダーレジスト330の開口331を介して露出した回路420の端部に、表面処理層340を形成することができる。表面処理層340は、金(Au)、ニッケル(Ni)等の金属で形成することができ、金(Au)、ニッケル(Ni)の二重層で構成されることもできる。この表面処理層340は、回路420の端部の腐食を防止することができる。
表面処理層340を形成すると、ソルダーSは、表面処理層340上に載置され、ソルダーSにより表面処理層340と第1パッド130または第2パッド230との接合が可能となる。
図8は、本発明の実施例に係るプリント回路基板の第3基板300を示す図であり、図9から図13は、図8の第3基板300を製造する方法を示す図であり、図14から図18は、図8の第3基板300を製造する他の方法を示す図である。
図8を参照すると、第3基板300は、リング(ring)形状を有することができる。 ここで、リング形状とは、内側空間が空いている形状を意味する。このとき、第1パッド130及び第2パッド230は、第3基板300の形状に対応して第1基板100の一面110の縁、及び第2基板200の一面210の縁にそれぞれ位置することができる。 また、第3基板300がリング形状である場合、空いている内側空間には第1電子素子E1及び第2電子素子E2が収容されることができる。すなわち、第1基板100の一面110に実装された第1電子素子E1及び第2基板200の一面210に実装された第2電子素子E2が第3基板300の内側空間に収容され、第3基板300により取り囲まれる。
一方、第4基板400は、分離されたピース基板で構成され、それぞれの上記ピース基板に対応するキャビティCが第3基板300に形成され、分離されたピース基板形態の第4基板400がそれぞれのキャビティC内に挿入されることができる。または、第4基板400は、第3基板300に対応してリング形状を有することができる。図9から図13には前者の場合が、図14から図18には後者の場合が示されている。
図9から図13を参照すると、銅張積層板からなったベース基板が準備され、内側の一部が除去されて空間Aが形成される。残ったリング形状のベース基板に、複数のキャビティCが形成される。複数のキャビティCは、様々な方式により配列可能であり、リング形状のベース基板に沿って自由に配列されることができる。また、キャビティCの数にも制限はない。キャビティCの間には、キャビティ化されていないベース基板が存在する。
キャビティCには第4基板400が挿入されるが、分離されたピース基板がそれぞれのキャビティC内に挿入される。第4基板400がキャビティCに挿入された後、ソルダーレジスト330がキャビティCの内部空間及びベース基板の上面に形成され、ベース基板の下面にも形成される。ソルダーレジスト330に開口331が形成されると、その開口331を介して第4基板400の回路420が露出される。また、上記開口331の底面には、表面処理層(図7の340、図8から18には図示せず)が形成されることができる。
図14から図18を参照すると、銅張積層板からなったベース基板が準備され、内側の一部が除去されて空間Aが形成される。残ったリング形状のベース基板に、リング形状のキャビティCが形成される。リング形状のキャビティCは、リング形状のベース基板に対応する。ここで、リング形状のベース基板の内側部分が分離されないように、ベース基板の下面にテープが付着されてもよい。このテープは、上述したように、第4基板400を臨時的に固定する役割を担うこともできる。
キャビティCには、リング形状の第4基板400が挿入されることができる。リング形状の第4基板400は、図4から図6により製造された第4基板400をリング形状に加工することにより製造できる。第4基板400がキャビティCに挿入された後に、ソルダーレジスト330がキャビティCの内部空間及びベース基板の上面に形成され、ベース基板の下面にも形成される。ソルダーレジスト330に開口331が形成されると、その開口331を介して第4基板400の回路420が露出される。上記開口331の底面には、表面処理層(図7の340、図8から図18には図示せず)が形成されることができる。
本発明では、複層構造、スタック構造、サンドイッチ構造を有する第1基板100と第2基板200との間に第3基板300が介在され、第3基板300により第1基板100及び第2基板200の構造が維持される一方、第3基板300に挿入された第4基板400により、第1基板100と第2基板200との電気的接続が可能となる。
特に、第4基板400に形成された複数の回路420は、その両端が第1基板100及び第2基板200にそれぞれ向く両面から露出され、第3基板300に対しても露出されて、複数の回路420のうちの選択された隣接している2つ以上の回路420の両端が第1基板100の第1パッド130、第2基板200の第2パッド230とそれぞれ接合する。これら複数の回路420は、第4基板400と第1パッド130(または、第2パッド230)のアラインメントに対する自由度を高める。
パッドと回路420との接合は、ソルダーSにより可能となる。この場合、第3基板300に形成されたソルダーレジスト330は、第4基板400を固定するとともに、ソルダーレジスト330の開口331内にソルダーSを収容することで、接合の信頼性の向上を図る。
以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば、特許請求の範囲に記載された本発明の思想から逸脱しない範囲内で、構成要素の付加、変更、削除または追加等により本発明を様々に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。
100 第1基板
110 一面
120 他面
130 第1パッド
E1 第1電子素子
E3 第3電子素子
200 第2基板
210 一面
220 他面
230 第2パッド
E2 第2電子素子
300 第3基板
310 絶縁材
320 金属層
C キャビティ
330 ソルダーレジスト
331 開口
340 表面処理層
400 第4基板
410 絶縁層
411 第1絶縁層
412 第2絶縁層
420 回路
S ソルダー
110 一面
120 他面
130 第1パッド
E1 第1電子素子
E3 第3電子素子
200 第2基板
210 一面
220 他面
230 第2パッド
E2 第2電子素子
300 第3基板
310 絶縁材
320 金属層
C キャビティ
330 ソルダーレジスト
331 開口
340 表面処理層
400 第4基板
410 絶縁層
411 第1絶縁層
412 第2絶縁層
420 回路
S ソルダー
Claims (17)
- 一面に第1パッドを備えた第1基板と、
一面に第2パッドを備え、前記第1パッドと前記第2パッドとが互いに対向するように前記第1基板と離隔して配置された第2基板と、
前記第1基板と前記第2基板との間に介在される第3基板と、
前記第3基板内に挿入される第4基板と、を含み、
前記第4基板は、
絶縁層と複数の回路とを含み、
前記複数の回路は、前記絶縁層により互いに絶縁され、前記第1基板と前記第2基板とを結ぶ一方向に並んで形成され、前記複数の回路の両端がそれぞれ前記第1基板及び前記第2基板に向いており、
前記複数の回路のうちの選択された隣接している2つ以上の回路の両端はそれぞれ、前記第1パッド及び前記第2パッドと接合する、プリント回路基板。 - 前記第3基板は、最外層にソルダーレジストを備え、
前記ソルダーレジストは、前記第4基板の表面をカバーし、
前記ソルダーレジストには、前記複数の回路のうちの選択された隣接している2つ以上の回路の両端を露出するための開口が形成された請求項1に記載のプリント回路基板。 - 前記開口内には、前記複数の回路のうちの選択された隣接している2つ以上の回路の両端と前記第1パッド及び前記第2パッドとを接合するためのソルダーが形成される請求項2に記載のプリント回路基板。
- 前記開口を介して露出した、前記複数の回路のうちの選択された隣接している2つ以上の回路の両端には、表面処理層が形成される請求項2または3に記載のプリント回路基板。
- 前記開口は、互いに離隔して複数形成される請求項2から4いずれか一項に記載のプリント回路基板。
- 前記第4基板において、
前記絶縁層は、複数の第1絶縁層と、前記複数の第1絶縁層の間に介在される第2絶縁層と、を含み、
前記複数の回路は、前記複数の第1絶縁層のそれぞれの両面に形成される請求項1から5いずれか一項に記載のプリント回路基板。 - 前記第4基板において、
前記絶縁層は、第1絶縁層と、前記第1絶縁層の両面に順次積層される複数の第2絶縁層と、を含み、
前記複数の回路は、前記第1絶縁層の両面及び前記複数の第2絶縁層の表面に形成される請求項1から6いずれか一項に記載のプリント回路基板。 - 前記第1基板及び前記第2基板のそれぞれは、複数の絶縁材層が積層された多層基板であり、
前記第1基板及び前記第2基板の絶縁材層の積層方向は、
前記第4基板の前記第1絶縁層及び前記第2絶縁層の積層方向と垂直である請求項6または請求項7に記載のプリント回路基板。 - 前記第3基板は、
絶縁材と、
前記絶縁材の両面に積層された金属層と、を含み、
前記絶縁材及び前記金属層には、前記絶縁材及び前記金属層を貫通するキャビティが形成され、
前記第4基板は、前記キャビティ内に挿入される請求項1から8いずれか一項に記載のプリント回路基板。 - 前記第3基板の前記金属層と前記第4基板の前記回路とは、互いに電気的に絶縁される請求項9に記載のプリント回路基板。
- 前記キャビティ内、前記第4基板を除いた空間にソルダーレジストが充填される請求項9または10に記載のプリント回路基板。
- 前記第1パッドは、前記第1基板の一面の縁に位置し、
前記第2パッドは、前記第2基板の一面の縁に位置し、
前記第3基板は、前記第1パッド及び第2パッドに対応するリング(ring)形状を有し、
前記第3基板の内側に空間が形成された請求項1から11いずれか一項に記載のプリント回路基板。 - 前記第1基板の一面に第1電子素子が実装され、
前記第2基板の一面に第2電子素子が実装され、
前記第1電子素子及び前記第2電子素子は、前記空間内に収容される請求項12に記載のプリント回路基板。 - 前記第1基板の他面に第3電子素子が実装される請求項13に記載のプリント回路基板。
- 前記第4基板は、前記第3基板に対応してリング(ring)形状を有する請求項12から14いずれか一項に記載のプリント回路基板。
- 前記第4基板は、分離された複数のピース基板で構成され、
前記キャビティは、前記分離された複数のピース基板のそれぞれに対応して複数形成される請求項9から11いずれか一項に記載のプリント回路基板。 - 前記第3基板は、分離された複数のピース基板で構成され、
前記分離された複数のピース基板は、前記第1基板と前記第2基板との間の周縁に沿って配列される請求項1から11いずれか一項に記載のプリント回路基板。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180019559A KR20190099738A (ko) | 2018-02-19 | 2018-02-19 | 인쇄회로기판 |
KR10-2018-0019559 | 2018-02-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019145764A true JP2019145764A (ja) | 2019-08-29 |
Family
ID=67772700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018142968A Pending JP2019145764A (ja) | 2018-02-19 | 2018-07-30 | プリント回路基板 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2019145764A (ja) |
KR (1) | KR20190099738A (ja) |
TW (1) | TW201936018A (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101324595B1 (ko) | 2013-08-07 | 2013-11-01 | (주)드림텍 | 조립성 및 유동성이 우수한 휴대 단말기용 메인 보드 |
-
2018
- 2018-02-19 KR KR1020180019559A patent/KR20190099738A/ko unknown
- 2018-07-30 TW TW107126257A patent/TW201936018A/zh unknown
- 2018-07-30 JP JP2018142968A patent/JP2019145764A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
KR20190099738A (ko) | 2019-08-28 |
TW201936018A (zh) | 2019-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9723729B2 (en) | Printed wiring board | |
US7989706B2 (en) | Circuit board with embedded component and method of manufacturing same | |
KR20230092854A (ko) | 인쇄회로기판 | |
KR101155624B1 (ko) | 임베디드 인쇄회로기판 및 제조방법 | |
US20150114690A1 (en) | Flex-rigid wiring board and method for manufacturing flex-rigid wiring board | |
JP2004335550A (ja) | 多層プリント配線板の接続構造 | |
JP2011023751A (ja) | 電子部品内蔵型多層印刷配線基板及びその製造方法 | |
JP2009277916A (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
JP2015159153A (ja) | 電子部品内蔵多層配線板 | |
JP2019145760A (ja) | インタポーザ及びこれを含むプリント回路基板 | |
CN109922600B (zh) | 线路板结构及其制作方法 | |
JP2019145766A (ja) | プリント回路基板 | |
JP5692473B1 (ja) | 部品内蔵基板及び通信モジュール | |
KR101701380B1 (ko) | 소자 내장형 연성회로기판 및 이의 제조방법 | |
JP5189672B2 (ja) | 部品内蔵基板およびその製造方法 | |
KR20170059536A (ko) | 캐비티 인쇄회로기판 제조 방법 | |
JP2019192893A (ja) | インターポーザ及びこれを含むプリント回路基板 | |
JP2009044124A (ja) | 多層印刷回路基板及びその製造方法 | |
JP2019145764A (ja) | プリント回路基板 | |
JP2017126740A (ja) | プリント回路基板 | |
JP6105517B2 (ja) | 配線基板 | |
CN112566390B (zh) | 多层柔性线路板及其制备方法 | |
JP6735793B2 (ja) | 複合基板及びリジッド基板 | |
JP2004282003A (ja) | 回路基板用コア材 | |
JP5997200B2 (ja) | 配線基板 |