JP2016178247A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2016178247A5 JP2016178247A5 JP2015058415A JP2015058415A JP2016178247A5 JP 2016178247 A5 JP2016178247 A5 JP 2016178247A5 JP 2015058415 A JP2015058415 A JP 2015058415A JP 2015058415 A JP2015058415 A JP 2015058415A JP 2016178247 A5 JP2016178247 A5 JP 2016178247A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- wiring
- hole
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000149 penetrating Effects 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims 17
- 238000010030 laminating Methods 0.000 claims 4
- 238000004519 manufacturing process Methods 0.000 claims 4
- 239000000758 substrate Substances 0.000 claims 3
- 239000004065 semiconductor Substances 0.000 claims 2
- 238000000034 method Methods 0.000 claims 1
- 230000035515 penetration Effects 0.000 claims 1
Description
本発明の一観点によれば、下面に第1配線層が形成され、上面に最上層の第2配線層が形成された第1絶縁層と、前記第1絶縁層の上面に積層され、前記第2配線層の側面全面を被覆し、前記第2配線層よりも厚く形成された第2絶縁層とを有する絶縁層と、前記第2絶縁層の上面に形成された凹部と、前記凹部と平面視で重なる位置に形成され、前記絶縁層を厚さ方向に貫通する第1貫通孔と、前記第1配線層と一体に形成され、前記第1貫通孔に充填されたビア配線と、前記ビア配線と一体に形成され、前記凹部内に突出して配置され外部に露出されたバンプとを有する接続端子と、を有し、前記バンプの上端面は、前記第2配線層の上面よりも高い位置に設けられるとともに、前記凹部の底面よりも上方に位置する前記第2絶縁層の上面と同一平面上に形成されている。
Claims (10)
- 下面に第1配線層が形成され、上面に最上層の第2配線層が形成された第1絶縁層と、前記第1絶縁層の上面に積層され、前記第2配線層の側面全面を被覆し、前記第2配線層よりも厚く形成された第2絶縁層とを有する絶縁層と、
前記第2絶縁層の上面に形成された凹部と、
前記凹部と平面視で重なる位置に形成され、前記絶縁層を厚さ方向に貫通する第1貫通孔と、
前記第1配線層と一体に形成され、前記第1貫通孔に充填されたビア配線と、前記ビア配線と一体に形成され、前記凹部内に突出して配置され外部に露出されたバンプとを有する接続端子と、を有し、
前記バンプの上端面は、前記第2配線層の上面よりも高い位置に設けられるとともに、前記凹部の底面よりも上方に位置する前記第2絶縁層の上面と同一平面上に形成されていることを特徴とする配線基板。 - 前記バンプは、前記第1絶縁層及び前記第2絶縁層を厚さ方向に貫通する前記第1貫通孔から前記凹部内に突出していることを特徴とする請求項1に記載の配線基板。
- 厚さ方向に貫通して前記第1貫通孔と連通する第2貫通孔を有し、前記凹部の底面に形成された第3配線層を有し、
前記ビア配線は、前記第1貫通孔及び前記第2貫通孔を充填して形成され、
前記バンプは、前記第3配線層の上面から上方に突出していることを特徴とする請求項1に記載の配線基板。 - 下面に第1配線層が形成され、上面に最上層の第2配線層が形成された第1絶縁層と、前記第1絶縁層の上面に積層され、前記第2配線層の側面全面を被覆し、前記第2配線層よりも厚く形成された第2絶縁層とを有する絶縁層と、
前記第2絶縁層の上面に形成された凹部と、
前記凹部の底面に形成された第3配線層と、
前記凹部と平面視で重なる位置に形成され、前記絶縁層を厚さ方向に貫通する第1貫通孔と、
前記第1貫通孔と平面視で重なる位置に形成され、前記第3配線層を厚さ方向に貫通する第2貫通孔と、
前記第1配線層と一体に形成され、前記第1貫通孔に充填された第1ビア配線と、
前記第1ビア配線と電気的に接続され、前記第2貫通孔に充填された第2ビア配線と、前記第3配線層の上面から上方に突出して前記凹部内に配置され外部に露出されるバンプとが一体に形成されてなる接続端子と、を有し、
前記バンプの上端面は、前記第2配線層の上面よりも高い位置に設けられるとともに、前記凹部の底面よりも上方に位置する前記第2絶縁層の上面と同一平面上に形成されていることを特徴とする配線基板。 - 前記バンプは、前記絶縁層の下面側から前記絶縁層の上面側に向かうに連れて細くなるように形成されていることを特徴とする請求項1〜4のいずれか一項に記載の配線基板。
- 請求項1〜5のいずれか一項に記載の配線基板と、
前記バンプとフリップチップ接合された半導体素子とを有する半導体装置。 - 支持体を準備する工程と、
前記支持体上に、金属層と、最外層の配線層となる第2配線層とを順に積層する工程と、
前記支持体上に、前記金属層及び前記第2配線層の側面全面を被覆し、前記第2配線層よりも厚い第2絶縁層を形成する工程と、
前記第2絶縁層上に、前記第2絶縁層及び前記第2配線層を被覆するように第1絶縁層を形成する工程と、
少なくとも前記第1絶縁層を厚さ方向に貫通して前記支持体を露出する貫通孔を形成する工程と、
前記貫通孔を充填する接続端子を形成するとともに、前記第1絶縁層上に第1配線層を形成する工程と、
前記支持体及び前記金属層を除去するとともに、前記第2絶縁層の前記支持体と接していた側の面である上面に凹部を形成し、前記凹部内に配置される前記接続端子の上端部を外部に露出する工程と、を有し、
前記接続端子の上端部を外部に露出する工程では、前記凹部内に配置される前記接続端子の上端面が、前記第2配線層の上面よりも高い位置に設けられるとともに、前記凹部の底面よりも上方に位置する前記第2絶縁層の上面と同一平面上に形成されることを特徴とする配線基板の製造方法。 - 前記支持体は、支持基板と、前記支持基板上に形成された金属膜とを有し、
前記凹部を形成する工程は、
前記支持基板を除去する工程と、
前記金属膜に、前記第2絶縁層の一部を露出する開口部を形成する工程と、
前記開口部を通して前記第2絶縁層を薄化して前記凹部を形成する工程と、
前記金属膜及び前記金属層を除去する工程と、
を有することを特徴とする請求項7に記載の配線基板の製造方法。 - 前記金属層及び前記第2配線層を積層する工程では、前記支持体上に、前記金属層と第3配線層とを順に積層し、
前記第2絶縁層を形成する工程では、前記金属層及び前記第2配線層及び前記第3配線層を被覆するように前記第2絶縁層を形成し、
前記貫通孔を形成する工程では、前記第1絶縁層を厚さ方向に貫通する第1貫通孔と、前記第1貫通孔と連通し前記第3配線層を厚さ方向に貫通する第2貫通孔と、前記第2貫通孔と連通し前記金属層を厚さ方向に貫通する第3貫通孔とからなる前記貫通孔を形成し、
前記凹部は、前記支持体及び前記金属層を除去することにより形成されることを特徴とする請求項7に記載の配線基板の製造方法。 - 支持体を準備する工程と、
前記支持体上に、金属層と、最外層の配線層となる第2配線層とを順に積層するとともに、前記金属層と第3配線層とを順に積層する工程と、
前記第3配線層を厚さ方向に貫通する第2貫通孔と、前記第2貫通孔と連通し前記金属層を厚さ方向に貫通して前記支持体を露出する第3貫通孔を形成する工程と、
前記第2貫通孔及び前記第3貫通孔を充填する接続端子を形成するとともに、前記第3配線層上に第4配線層を形成する工程と、
前記金属層及び前記第3配線層及び前記第2配線層の側面全面を被覆し、前記第2配線層よりも厚い第2絶縁層を形成する工程と、
前記第2絶縁層上に、前記第2絶縁層及び前記第2配線層を被覆するとともに、前記第4配線層を被覆する第1絶縁層を形成する工程と、
前記第1絶縁層を厚さ方向に貫通して前記第4配線層を露出する第1貫通孔を形成する工程と、
前記第1貫通孔を充填する第1ビア配線を形成するとともに、前記第1絶縁層上に第1配線層を形成する工程と、
前記支持体を除去する工程と、
前記金属層を除去することにより、前記第2絶縁層の前記支持体と接していた側の面である上面に凹部を形成し、前記凹部内に配置される前記接続端子の上端部を外部に露出する工程と、を有し、
前記接続端子の上端部を外部に露出する工程では、前記凹部内に配置される前記接続端子の上端面が、前記第2配線層の上面よりも高い位置に設けられるとともに、前記凹部の底面よりも上方に位置する前記第2絶縁層の上面と同一平面上に形成されることを特徴とする配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015058415A JP6533680B2 (ja) | 2015-03-20 | 2015-03-20 | 配線基板、半導体装置及び配線基板の製造方法 |
US15/056,515 US9966331B2 (en) | 2015-03-20 | 2016-02-29 | Wiring substrate and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015058415A JP6533680B2 (ja) | 2015-03-20 | 2015-03-20 | 配線基板、半導体装置及び配線基板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016178247A JP2016178247A (ja) | 2016-10-06 |
JP2016178247A5 true JP2016178247A5 (ja) | 2017-11-30 |
JP6533680B2 JP6533680B2 (ja) | 2019-06-19 |
Family
ID=56923768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015058415A Active JP6533680B2 (ja) | 2015-03-20 | 2015-03-20 | 配線基板、半導体装置及び配線基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9966331B2 (ja) |
JP (1) | JP6533680B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10535591B2 (en) * | 2017-08-10 | 2020-01-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and method of manufacturing the same |
JP7240909B2 (ja) * | 2019-03-13 | 2023-03-16 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP2021093435A (ja) * | 2019-12-10 | 2021-06-17 | イビデン株式会社 | プリント配線板 |
JP2022002260A (ja) * | 2020-06-22 | 2022-01-06 | 株式会社村田製作所 | 表面実装型受動部品 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3633252B2 (ja) * | 1997-01-10 | 2005-03-30 | イビデン株式会社 | プリント配線板及びその製造方法 |
JP2003101197A (ja) * | 2000-02-09 | 2003-04-04 | Matsushita Electric Ind Co Ltd | 配線基板および多層配線基板 |
JP4108643B2 (ja) | 2004-05-12 | 2008-06-25 | 日本電気株式会社 | 配線基板及びそれを用いた半導体パッケージ |
JP4769056B2 (ja) | 2005-10-07 | 2011-09-07 | 日本特殊陶業株式会社 | 配線基板及びその製法方法 |
JP5183893B2 (ja) * | 2006-08-01 | 2013-04-17 | 新光電気工業株式会社 | 配線基板及びその製造方法、及び半導体装置 |
WO2009022461A1 (ja) * | 2007-08-10 | 2009-02-19 | Sanyo Electric Co., Ltd. | 回路装置及びその製造方法、携帯機器 |
JP5439713B2 (ja) * | 2007-08-10 | 2014-03-12 | 三洋電機株式会社 | 回路装置及びその製造方法、携帯機器 |
WO2009041159A1 (ja) * | 2007-09-28 | 2009-04-02 | Sanyo Electric Co., Ltd. | 素子搭載用基板及びその製造方法、回路装置及びその製造方法、携帯機器 |
US8097946B2 (en) * | 2007-10-31 | 2012-01-17 | Sanyo Electric Co., Ltd. | Device mounting board, semiconductor module, and mobile device |
US7932170B1 (en) * | 2008-06-23 | 2011-04-26 | Amkor Technology, Inc. | Flip chip bump structure and fabrication method |
JP2010141055A (ja) * | 2008-12-10 | 2010-06-24 | Sanyo Electric Co Ltd | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
KR101077380B1 (ko) * | 2009-07-31 | 2011-10-26 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
KR101678052B1 (ko) * | 2010-02-25 | 2016-11-22 | 삼성전자 주식회사 | 단층 배선 패턴을 포함한 인쇄회로기판(pcb), pcb를 포함한 반도체 패키지, 반도체 패키지를 포함한 전기전자장치, pcb제조방법, 및 반도체 패키지 제조방법 |
KR101119306B1 (ko) * | 2010-11-04 | 2012-03-16 | 삼성전기주식회사 | 회로기판의 제조방법 |
US9704793B2 (en) * | 2011-01-04 | 2017-07-11 | Napra Co., Ltd. | Substrate for electronic device and electronic device |
JP2012174791A (ja) * | 2011-02-18 | 2012-09-10 | Furukawa Electric Co Ltd:The | 配線基板およびその製造方法ならびに半導体装置 |
TWI495051B (zh) * | 2011-07-08 | 2015-08-01 | Unimicron Technology Corp | 無核心層之封裝基板及其製法 |
CN104321861B (zh) * | 2012-05-31 | 2017-10-20 | 京瓷株式会社 | 电子元件搭载用基板以及电子装置 |
JP5942951B2 (ja) * | 2012-09-25 | 2016-06-29 | 株式会社デンソー | 電子装置 |
KR20140082444A (ko) * | 2012-12-24 | 2014-07-02 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판 제조 방법 |
JP5848404B2 (ja) * | 2014-06-17 | 2016-01-27 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
-
2015
- 2015-03-20 JP JP2015058415A patent/JP6533680B2/ja active Active
-
2016
- 2016-02-29 US US15/056,515 patent/US9966331B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011258772A5 (ja) | ||
JP2014049476A5 (ja) | ||
JP2017108019A5 (ja) | ||
JP6816964B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
KR102033789B1 (ko) | 적층형 패키지 및 그 제조방법 | |
JP2010251395A5 (ja) | ||
JP2013254830A5 (ja) | ||
JP2010267805A5 (ja) | ||
WO2016026199A1 (zh) | 芯片封装模组 | |
JP2010186847A5 (ja) | ||
JP2013118255A5 (ja) | ||
JP2016207957A5 (ja) | ||
JP2013062474A5 (ja) | 配線基板及び配線基板の製造方法と半導体装置及び半導体装置の製造方法 | |
JP2015070007A5 (ja) | ||
JP2013131720A5 (ja) | ||
JP2014049477A5 (ja) | ||
JP2016096292A5 (ja) | ||
JP2017118067A5 (ja) | ||
TWI552282B (zh) | 封裝結構及其製法 | |
JP2017228719A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2016225414A5 (ja) | ||
JP2016178247A5 (ja) | ||
JP2015149325A5 (ja) | ||
WO2014148485A1 (ja) | 半導体装置及びその製造方法 | |
US20110248408A1 (en) | Package substrate and fabricating method thereof |