CN101488484B - 元件搭载用基板、半导体模块及便携装置 - Google Patents

元件搭载用基板、半导体模块及便携装置 Download PDF

Info

Publication number
CN101488484B
CN101488484B CN2008101895530A CN200810189553A CN101488484B CN 101488484 B CN101488484 B CN 101488484B CN 2008101895530 A CN2008101895530 A CN 2008101895530A CN 200810189553 A CN200810189553 A CN 200810189553A CN 101488484 B CN101488484 B CN 101488484B
Authority
CN
China
Prior art keywords
electrode
mounting substrate
element mounting
glass fabric
scolder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101895530A
Other languages
English (en)
Other versions
CN101488484A (zh
Inventor
斋藤浩一
中里真弓
臼井良辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101488484A publication Critical patent/CN101488484A/zh
Application granted granted Critical
Publication of CN101488484B publication Critical patent/CN101488484B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明涉及元件搭载用基板、半导体模块及便携装置，其中，元件搭载用基板包括：由绝缘性树脂形成的绝缘层、覆盖绝缘层表面的玻璃纤维布以及设置在贯穿玻璃纤维布的贯穿部的电极。所述玻璃纤维布与焊料的接触角比树脂与焊料的接触角大，因此，在元件搭载用基板的电极上容易精度良好地形成焊料凸起。

Description

元件搭载用基板、半导体模块及便携装置
技术领域
本发明涉及元件搭载用基板以及具有元件搭载用基板的半导体模块。
背景技术
近年，随着LSI等电路元件的进一步高性能化、高功能化，对于LSI等电路元件的电极端子的多管脚化、窄间距化的需求正在提高。与此相应地，安装基板也要求小型化、高密度化，并且在安装基板上形成与多管脚化、窄间距化相应的凸起的必要性也正在提高。
目前，已知一种带有凸起的基板的制造方法，即在具有多个电极的基板上提供包括焊料粉和具有沸点的添加剂的树脂，在基板上被供给的树脂的表面抵接平板，并且使基板和平板之间的距离保持为一定，在添加剂的沸点以上并且焊料粉的熔融温度以上加热树脂，使焊料粉聚集在电极上而形成凸起，从而在多个电极上能够形成凸起。
但是，由于目前的方法需要使用包含特殊添加剂的树脂，因此其成为提高制造成本的一个原因。
发明内容
本发明鉴于这种状况，并且为了达到其目的，提供一种在电极上容易精度良好地形成焊料凸起的元件搭载用基板。
为了解决上述课题，本发明一实施方式的元件搭载用基板，包括：由绝缘性树脂形成的绝缘层、覆盖绝缘层表面的覆盖部以及设置在被覆盖部所包围的区域的电极。覆盖部与焊料的接触角比树脂与焊料的接触角大。
根据该实施方式，在电极上为了形成焊料凸起，将熔融的焊料提供给覆盖部时，由于电极周围的覆盖部与焊料的接触角比树脂与焊料的接触角大，且焊料不易浸润覆盖部，因此焊料容易聚集在电极上，该电极设置在被覆盖部包围的区域中。所谓“被覆盖部包围的区域”不仅指电极周围完全被包围的情况，而且也指电极周围部分地被包围的情况。
本发明的其他实施方式的元件搭载用基板，包括：由绝缘性树脂形成的绝缘层、覆盖绝缘层表面的覆盖部以及设置在贯穿覆盖部的贯穿部的电极。覆盖部与焊料的接触角比树脂与焊料的接触角大。
根据该实施方式，在电极上为了形成焊料凸起，将熔融的焊料提供给覆盖部时，由于电极周围的覆盖部与焊料的接触角比树脂与焊料的接触角大，且焊料不易浸润覆盖部，因此焊料容易聚集在电极上。
电极也可以形成为电极露出的面位于贯穿部的内部。
覆盖部的热传导率也可以比树脂高。
覆盖部也可以是玻璃纤维。
覆盖部也可以是将玻璃纤维在交叉的多个方向编织而成的玻璃纤维布。
覆盖部也可以具有散布的凸部和凹部。
还可以具有：在绝缘层的与形成有覆盖部的一侧相反侧的面上形成的配线层，以及将电极和配线层电连接的贯穿导体。
本发明的另一实施方式是半导体模块。该半导体模块包括：具有电极端子的半导体元件和元件搭载用基板。电极端子和电极通过焊料进行接合。
根据该实施方式，由于元件搭载用基板和半导体元件的接合，通过精度良好地形成在元件搭载用基板的电极上的焊料凸起来实现，从而提高半导体模块的可靠性。
本发明的另一实施方式是便携装置。该便携装置可以搭载上述的任意一种半导体模块。
附图说明
图1是表示第一实施方式的元件搭载用基板的大致结构的剖面图；
图2(a)～图2(c)表示第一实施方式的元件搭载用基板的制造方法的工序剖面图；
图3(a)及图3(b)是表示第一实施方式的元件搭载用基板的制造方法的工序剖面图；
图4(a)及图4(b)是表示第一实施方式的元件搭载用基板的制造方法的工序剖面图；
图5是用扫描电子显微镜拍摄的第一实施方式的元件搭载用基板表面的照片图；
图6是表示第一实施方式的带有焊料凸起的元件搭载用基板的制造方法的工序剖面图；
图7是第一实施方式的带有焊料凸起的元件搭载用基板的剖面图；
图8是用扫描电子显微镜拍摄的第一实施方式的带有焊料凸起的元件搭载用基板表面的照片图；
图9(a)及图9(b)是表示第一实施方式的半导体模块的制造方法的工序剖面图；
图10(a)及图10(b)是表示第二实施方式的元件搭载用基板的制造方法的工序剖面图；
图11是第二实施方式的带有焊料凸起的元件搭载用基板的剖面图；
图12是第五实施方式的便携电话的结构图；
图13是图12中表示的便携电话的局部剖面图；
图14是表示第一实施方式的元件搭载用基板的其他制造方法的工序剖面图；
图15(a)～图15(c)是表示第三实施方式的元件搭载用基板的制造方法的工序剖面图；
图16是第三实施方式的带有焊料凸起的元件搭载用基板的剖面图；
图17是形成有保护膜的元件搭载用基板的俯视图，该保护膜用于防止焊料附着在一部分作为凸起发挥作用的配线图案上的除凸起以外区域；
图18是图17中表示的元件搭载用基板的B-B剖面图；
图19是第四实施方式的半导体模块的剖面图。
具体实施方式
本发明将参考优选实施方式进行描述。这并不意味着限制本发明，而仅仅是为了使本发明变得更清晰。
下面，将参考附图来说明本发明的实施方式。在附图说明中，对于相同的要素使用相同的附图标记，以适当地省略重复说明。另外，在下面所描述的构成仅仅是示例，并不对本发明的范围作任何限定。
第一实施方式
图1是表示第一实施方式的元件搭载用基板的大致结构的剖面图。元件搭载用基板10包括：由绝缘性树脂形成的绝缘层12和从绝缘层12的下表面贯穿到上表面而设置的电极14。在绝缘层12中含有作为填充材料的玻璃纤维布(ガラスクロス)16，该玻璃纤维布16的热传导率比绝缘层12含有的树脂的热传导率高。玻璃纤维布16是玻璃纤维的方向与基板表面的垂直方向交叉的纤维状的填充材料。本实施方式的树脂的热传导率是0.2W/m·K，玻璃纤维布16的热传导率是1.0W/m·K左右。玻璃纤维布16具有从与绝缘层12的电极14露出的一侧同一侧的表面露出的露出部16a。换言之，玻璃纤维布16的露出部16a作为覆盖绝缘层12表面的覆盖部而发挥功能。另外，配线层18由后述的第二导体膜26和镀层30a构成，该镀层30a形成为在形成贯穿导体30时覆盖所述第二导体膜26。
因此，在将根据已知技术形成有规定电路的半导体元件搭载在元件搭载用基板10上时，半导体元件中产生的热量能够通过具有比树脂高的热传导率的玻璃纤维布16进行散热。并且，元件搭载用基板10本身的热量也能够有效地散发。
另外，元件搭载用基板10在图1所示的绝缘层12的下表面侧形成有配线层18。本实施方式的电极14被形成在贯穿绝缘层12的孔中，换言之，被形成在贯穿玻璃纤维布16的贯穿部中，并且包括一端与配线层18电连接的贯穿导体30。也就是，贯穿导体30的另一端作为连接有半导体元件的电极端子的电极14而发挥功能。本实施方式的电极14使用铜。另外，本实施方式的玻璃纤维布16采用与通常使用的焊料的接触角比绝缘层12包含的树脂与通常使用的焊料的接触角更大的材料。此外，电极14比玻璃纤维布16的露出部16a更加突出。
接着，对元件搭载用基板10的制造方法进行说明。图2至图4是第一实施方式的元件搭载用基板的制造方法的工序剖面图。
首先，如图2(a)所示，准备具有绝缘层12的基板22，该绝缘层12由绝缘性树脂形成，且含有比该树脂对于焊料的接触角大的玻璃纤维布16。在绝缘层12的一面上形成有由铜构成的第一导体膜24，而在另一个面上形成有由铜构成的第二导体膜26。
其次，如图2(b)所示，利用与形成有连接孔的位置相对应的图案去除第二导体膜26，该连接孔是为了把元件搭载用基板10和LSI等半导体元件进行电连接而形成的。作为形成该图案的方法，有利用光刻的曝光和蚀刻。作为蚀刻优选例如利用氯化铁的湿式蚀刻。
接着，如图2(c)所示，从第二导体膜26侧照射激光去除绝缘层12的一部分直到第一导体膜24露出为止，从而形成开口部28。在此，所述激光可以使用例如二氧化碳激光。激光照射分两个阶段进行，即在利用高能量密度的光束挖掘到任意深度的第一照射条件以及利用低能量密度的光束修正贯穿孔侧壁形状的第二照射条件下进行。据此，能够将第二导体膜26侧的直径为约100μm、第一导体膜24侧的直径为约80μm的开口部28作为贯穿孔而形成，该贯穿孔具有直径随着从绝缘层12的表面(图中下侧的第二导体膜26侧)接近第一导体膜24而缩小的锥形的侧壁。
接着，如图3(a)所示，利用化学镀法以及电解镀法，在开口部28的内表面和第二导体膜26上镀上厚度约为20μm的铜。其结果，在开口部28内部形成贯穿导体30，同时在第二导体膜26上形成镀层30a，通过贯穿孔第一导体膜24和第二导体膜26被导通。之后，如图3(b)所示，利用公知的方法，把第二导体膜26蚀刻成规定的图案，从而形成配线层18。另外，图3(a)中所示的贯穿导体30在开口部28形成倒V形的空间，但是如图14所示，也可以在开口部28中全部填充铜。为了在开口部28中全部填充铜，需要延长镀层的形成时间，但此时，在第二导体膜26上形成的镀层30也变厚。因此，通过根据流过包含第二导体模26的配线层18的电流而进行的对镀层的全面蚀刻，使得镀层30a的厚度得到适度调整。
接着，如图4(a)所示，通过蚀刻等去除第一导体膜24。由此，在绝缘层12中，电极14处于贯穿玻璃纤维布16的状态。之后，如图4(b)所示，将绝缘层12的与电极14露出的一侧同一侧的树脂熔融并去除，使玻璃纤维布16的一部分露出，从而制造元件搭载用基板10。此外，还可以通过基于O2等离子处理的蚀刻去除树脂，使玻璃纤维布16露出。
图5是用扫描电子显微镜拍摄的第一实施方式的元件搭载用基板10表面的照片图。由图5可知，电极14贯穿玻璃纤维布16突出。
接着，对在上述元件搭载用基板10上形成焊料凸起的带有焊料凸起的元件搭载用基板的制造方法进行说明。图6是第一实施方式的带有焊料凸起的元件搭载用基板的制造方法的工序剖面图。图7是第一实施方式的带有焊料凸起的元件搭载用基板的剖面图。
首先，准备上述元件搭载用基板10。之后，向包含玻璃纤维布16的露出部16a表面的元件搭载用基板10全面提供熔融的焊料36。焊料36的供给方法例如可以将熔融的焊料36吹附上去或者将元件搭载用基板10自身浸入熔融焊料槽中来实现。此外，也可以通过根据丝网印刷在露出部16a上配置焊料糊，之后利用回流加热来实现。根据这种方法，在包含露出部16a表面的元件搭载用基板10的整个表面上，可以简便地提供熔融焊料36。
为了在电极14上形成焊料凸起，如果向包含露出部16a表面的元件搭载用基板10上提供熔融焊料36，则电极14周围的露出部16a与焊料的接触角比树脂与焊料的接触角要大，焊料37在露出部16a上不易于被浸润，因此焊料37易于聚集在电极14。
如图5所示，本实施方式的玻璃纤维布16是将玻璃纤维在多个方向上相互交叉而编织成的。露出部16a是凸部和凹部周期性地散布而形成的。因此，在露出部16a上不易被浸润的焊料37因部分的倾斜而易于移动，焊料37的一部分向着电极14移动。由于电极14比玻璃纤维布16更容易浸润焊料37，因此一旦达到电极14的焊料37就易于停留在电极14上。其结果，如图7所示那样，经自我调整在电极14上形成焊料凸起38。因此，在电极14上可以形成精度良好的焊料凸起38。
另外，由于没有到达电极14或者对形成焊料凸起38没有作出贡献的焊料37，成为大小为聚集在露出部16a的凹部程度的焊料球，因此通过倾斜元件搭载用基板10等，可以轻易地从元件搭载用基板10的表面去除焊料37。据此，根据本实施方式的制造方法，能够简单地制造带有焊料凸起的元件搭载用基板50。
图8是用扫描电子显微镜拍摄的第一实施方式的带有焊料凸起的元件搭载用基板50表面的照片图。由图8可知，在电极14上形成有焊料凸起38。
图9是第一实施方式的半导体模块的制造方法的工序剖面图。首先，如图9(a)所示，把LSI和IC等半导体元件32搭载在带有焊料凸起的元件搭载用基板50上。这时，把半导体元件32的电极端子34和元件搭载用基板10的焊料凸起38进行相互对位而进行接触。
之后，在加热的环境中进行回流处理，如图9(b)所示利用焊料凸起38把元件搭载用基板和半导体元件32进行接合，完成半导体模块100。由于带有焊料凸起的元件搭载用基板50和半导体32的接合，通过在电极14上精度良好地形成的焊料凸起38而实现，因此可以提高半导体模块100的可靠性。
第二实施方式
虽然在上述元件搭载用基板10中，电极14设置为比露出部16a更凸出，但是在本实施方式中，电极14设置在比露出部16a更凹陷的位置，这是与前面最大区别点。下面，以与第一实施方式不同的点为中心进行说明。
图10是第二实施方式的元件搭载用基板的制造方法的工序剖面图。本实施方式的元件搭载用基板与图2所示的工序相同，利用通过激光形成有开口部28的基板22被制造的。
如图10(a)所示，剥离第一导体膜24，进一步利用蚀刻去除贯孔导体30的一部分。由此在绝缘层12上形成电极14。此后，如图10(b)所示，将绝缘层12的与电极14露出的一侧相同侧表面的树脂熔融并去除，使玻璃纤维布16的一部分露出，从而制造元件搭载用基板40。由此，在本实施方式中，由于通过去除贯穿导体30的一部分而形成电极，因此能够简单地制造露出部16a的高度比电极14的高度更高的元件搭载用基板40。
图11是第二实施方式的带有焊料凸起的元件搭载用基板60的剖面图。同样，在本实施方式中，首先，准备上述的元件搭载用基板40。之后，与第一实施方式一样，向玻璃纤维布16的露出部16a表面提供熔融的焊料36。其结果，与第一实施方式一样，在电极14上经自我调整形成焊料凸起38。特别地，由于在本实施方式的元件搭载用基板40中，通过去除贯穿导体30的一部分来形成电极，因此电极14被设置在比露出部16a更凹陷的位置。也就是，在贯穿玻璃纤维布16的贯穿部内部形成电极14。因此，焊料更容易聚集在电极14，并且熔融的焊料到达电极14后，就难以再离开电极14，从而精度良好地形成焊料凸起38。
第三实施例
在上述元件搭载用基板10，60中，作为形成有焊料的电极，以贯穿电极作为例子进行了说明。但是，本发明即使对不一定贯穿玻璃纤维布等的覆盖部的电极也有效。下面，以与上述各实施方式的不同点为中心进行说明。
图15是第三实施方式的元件搭载用基板的制造方法的工序剖面图。
本实施方式的元件搭载用基板是以与图2和图3所示的工序相同的方法，利用如图15(a)所示的在其他面上形成有配线层18的基板22来制造的。在图15(a)所示的第一导电膜24中，通过光刻工序制造如图15(b)所示的覆盖相当于凸起62和电极14区域的掩膜，而对于其他区域，则利用蚀刻去除。据此，在基板22的一面上形成多个电极。
此后，如图15(c)所示，把绝缘层12的与凸起62及电极14露出的一侧同侧的表面的树脂熔融并去除，使玻璃纤维布16的一部分露出，从而制成元件搭载用基板70。此外，也可以利用基于O2等离子处理的蚀刻去除树脂，使玻璃纤维布16露出。由此，在本实施方式的制造方法中，在玻璃纤维布16上能够形成作为不贯穿玻璃纤维布16的电极而发挥作用的凸起62。
图16是第三实施方式的带有焊料凸起的元件搭载用基板的剖面图。利用如图15所示方法形成的凸起62和电极14的周围被露出的玻璃纤维布16包围。由于玻璃纤维布16与焊料的接触角比树脂与焊料的接触角大，因此，例如当把熔融的焊料供给到玻璃纤维布16时，焊料不易浸润玻璃纤维布16的露出部16a。其结果，如图16所示，焊料经自我调整合后附着在电极14和凸起62并形成焊料凸起38。
也就是，根据本实施方式的制造方法，由于能够在包括贯穿导体30的电极14和作为凸起电极的凸起62上，简单地且精度良好地形成焊料凸起38，因此能够利用简易的方法制造带有焊料凸起的元件搭载用基板80。然后，将LSI、IC等半导体元件32搭载在带有焊料凸起的元件搭载用基板80上。此时，把半导体元件32的电极端子34和带有焊料凸起的元件搭载用基板80的焊料凸起38相互对位而进行接触。
此后，在加热的环境中进行回流处理，并且如图16所示，利用焊料凸起38把元件搭载用基板70和半导体元件32进行接合，从而完成半导体模块110。由于带有焊料凸起的元件搭载用基板80和半导体元件32的接合，通过精度良好地形成在包含贯穿导体30的电极14和凸起62上的焊料凸起38来实现，因此可以提高半导体模块110的连接可靠性。
另外，由于凸起62没有贯穿玻璃纤维布16，因此有时也可以作为用于与其他区域导通的配线图案的一部分而形成。因此，在形成有这种凸起62的元件搭载用基板中，在玻璃纤维布16上提供焊料时，有可能焊料附着在整个配线图案上。因此，需要一种在配线图案中仅在凸起62的相应位置上形成焊料凸起的方法。
图17是形成有保护膜的元件搭载用基板的俯视图，该保护膜用于防止焊料附着在一部分作为凸起62发挥作用的配线图案上的、除凸起62以外的区域。保护膜64是在图15(c)的工序之后，根据公知的曝光工序被形成为覆盖含有凸起62的配线图案66的一部分的树脂层。另外，图15(c)所示元件搭载用基板70的剖面图相当于图17的A-A剖面图。
图18是图17所示的元件搭载用基板的B-B剖面图。如图18所示，凸起62的一部分露出，并且其露出的周围被玻璃纤维布16包围。由此，即使在不贯穿玻璃纤维布16的凸起62的情况下，由于凸起62露出的部分设置在被露出的玻璃纤维布16所包围的区域中，因此供给的焊料容易聚集在凸起62。
第四实施方式
图19是第四实施方式的半导体模块的剖面图。本实施方式的半导体模块200具有形成有多层(四层)配线图案的元件搭载用基板90以及通过形成在元件搭载用基板90的电极上的焊料凸起38接合的半导体元件92。半导体元件92具有未图示的电极端子。
元件搭载用基板90在图19所示的绝缘层12的下表面侧形成有配线层94。本实施方式的电极96形成在贯穿绝缘层12外侧到内侧的孔中，换言之，形成在贯穿玻璃纤维布16的贯穿部中，包括一端与配线层94电连接的贯穿导体98。也就是，贯穿导体98作为其另一端与半导体元件92相连接的电极而发挥功能。此外，本实施方式的电极97包含与形成在元件搭载用基板90内部的配线层99导通的填孔(フイルドビア)102。在此，填孔102形成为贯穿玻璃纤维布16。即使在如此构成的半导体模块200，也能获得上述的效果。
第五实施方式
接着，对具备上述半导体模块的便携装置进行说明。虽然以在作为便携装置的便携电话上进行搭载为例进行说明，但是还可以是例如个人便携信息终端(PDA)、数字摄像机(DVC)以及数字静态照相机(DSC)等电子设备。
图12是表示具有本实施方式的半导体模块的便携电话构成的图。便携电话111的结构为由可动部120连接第一框体112和第二框体114。第一框体112和第二框体114能够以可动部120为轴转动。在第一框体112设置有显示文字、画面等信息的显示部118和扬声器124。在第二框体114设置有操作用的按钮之类的操作部122、话筒部126。此外，前述实施方式的半导体模块搭载在这种便携电话111内部。
图13是图12所示的便携电话的局部剖面图(第一框体112的剖面图)。本实施方式的半导体模块110通过焊料凸起42搭载在印刷基板128上，通过这种印刷基板128与显示部118等进行电连接。此外，在半导体模块100的内表面侧(与焊料凸起42相反的一侧的表面)设置有金属基板等散热基板116，例如，将半导体模块100产生的热不聚集在第一框体112的内部，而有效地向第一框体112的外部散热。
根据具有本实施方式的半导体模块100的便携装置，由于可以提高半导体元件与元件搭载用基板的连接可靠性，而且提高半导体模块100的连接可靠性，因此提高搭载有所述半导体模块100的便携电话的可靠性。
综上，虽然参照上述的实施方式对本发明进行了说明，但是这仅仅是示例，并不把本发明限定在上述的各实施方式，即使适当地组合或替换上述的各实施方式的结构，仍包含在本发明中。此外，根据本领域技术人员的知识，还可以对各实施方式进行各种设计变更，并且如此添加变更的实施方式也包括在本发明的范围之内。
例如，在上述的各实施方式中，虽然配线层为单层，但并不限于此，配线层也可以是多层。
此外，在上述的各实施方式中的凸起形成工序中，也可以在距离元件搭载用基板表面一定高度处配置平板，并且在元件搭载用基板和平板之间的间隙中提供熔融的焊料。由此，也可以使焊料凸起的高度变得一致。
此外，作为去除对于焊料凸起的形成不作出贡献的焊料的工序，也可以去掉前述的平板，并在所述平板被去除的状态下倾斜元件搭载用基板。由此，从元件搭载用基板上，简单地去除在电极上未形成焊料凸起而聚集在覆盖部上形成球状的焊料。
本申请基于2007年10月31日提交的2007-284470号和2008年10月22日提交的2008-272393号的在先日本专利申请的优先权，并要求其整体内容合并在此作为参考。

Claims (14)

1.一种元件搭载用基板，其特征在于，具有：
由绝缘性树脂形成的绝缘层，
覆盖所述绝缘层表面的玻璃纤维布，
贯穿所述玻璃纤维布而露出的电极，以及
设置在所述电极上的焊料；
所述玻璃纤维布与所述焊料的浸润性比所述电极与所述焊料的浸润性小。
2.如权利要求1所述的元件搭载用基板，其特征在于：
所述玻璃纤维布的热传导率比所述树脂高。
3.如权利要求1所述的元件搭载用基板，其特征在于：
所述玻璃纤维布是将玻璃纤维在交叉的多个方向编织而成的。
4.如权利要求1所述的元件搭载用基板，其特征在于：
所述玻璃纤维布具有散布的凸部和凹部。
5.一种半导体模块，其特征在于，具有：
含有电极端子的半导体元件，以及
如权利要求1所述的元件搭载用基板；
所述电极端子和所述电极通过焊料进行接合。
6.一种便携装置，其特征在于：
搭载有如权利要求5所述的半导体模块。
7.一种元件搭载用基板，其特征在于，具有：
由绝缘性树脂形成的绝缘层，
覆盖所述绝缘层表面的玻璃纤维布，
贯穿所述玻璃纤维布和所述绝缘层的贯穿部，
设置在所述贯穿部上的电极，以及
设置在所述电极上的焊料；
所述玻璃纤维布与所述焊料的浸润性比所述电极与所述焊料的浸润性小。
8.如权利要求7所述的元件搭载用基板，其特征在于：
所述电极形成为该电极露出的面位于所述贯穿部的内部。
9.如权利要求7所述的元件搭载用基板，其特征在于：
所述玻璃纤维布的热传导率比所述树脂高。
10.如权利要求7所述的元件搭载用基板，其特征在于：
所述玻璃纤维布是将玻璃纤维在交叉的多个方向编织而成的。
11.如权利要求7所述的元件搭载用基板，其特征在于：
所述玻璃纤维布具有散布的凸部和凹部。
12.如权利要求7所述的元件搭载用基板，其特征在于，还具有：
在所述绝缘层的与形成有玻璃纤维布的一侧相反侧的表面上形成的配线层，以及
将所述电极和所述配线层电连接的贯穿导体。
13.一种半导体模块，其特征在于，具有：
含有电极端子的半导体元件，以及
如权利要求7所述的元件搭载用基板；
所述电极端子和所述电极通过焊料进行接合。
14.一种便携装置，其特征在于：
搭载有如权利要求13所述的半导体模块。
CN2008101895530A 2007-10-31 2008-10-31 元件搭载用基板、半导体模块及便携装置 Expired - Fee Related CN101488484B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007284470 2007-10-31
JP284470/07 2007-10-31
JP2008272393A JP5335364B2 (ja) 2007-10-31 2008-10-22 素子搭載用基板、半導体モジュール及び携帯機器
JP272393/08 2008-10-22

Publications (2)

Publication Number Publication Date
CN101488484A CN101488484A (zh) 2009-07-22
CN101488484B true CN101488484B (zh) 2012-11-14

Family

ID=40867000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101895530A Expired - Fee Related CN101488484B (zh) 2007-10-31 2008-10-31 元件搭载用基板、半导体模块及便携装置

Country Status (2)

Country Link
JP (1) JP5335364B2 (zh)
CN (1) CN101488484B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194966A (zh) * 2010-03-17 2011-09-21 宏齐科技股份有限公司 具有高效率散热效果的发光二极管结构及其制作方法
US20120212115A1 (en) * 2011-02-18 2012-08-23 Pem Management, Inc. Window glass mounted fastener
US9219020B2 (en) * 2012-03-08 2015-12-22 Infineon Technologies Ag Semiconductor device, wafer assembly and methods of manufacturing wafer assemblies and semiconductor devices
JP6376761B2 (ja) * 2014-01-31 2018-08-22 日本航空電子工業株式会社 中継部材及び中継部材の製造方法
TWI826965B (zh) 2016-06-03 2023-12-21 日商大日本印刷股份有限公司 貫通電極基板及其製造方法、以及安裝基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02251145A (ja) * 1989-03-24 1990-10-08 Citizen Watch Co Ltd 突起電極形成方法
JPH0574975A (ja) * 1991-09-17 1993-03-26 Denki Kagaku Kogyo Kk 接続用部品付きマトリツクス回路基板
JPH0964538A (ja) * 1995-08-23 1997-03-07 Toppan Printing Co Ltd プリント配線板の製造方法
JPH09326412A (ja) * 1996-06-07 1997-12-16 Tokuyama Corp ハンダボールの取り付け方法
JP3471690B2 (ja) * 1999-12-16 2003-12-02 沖電気工業株式会社 半導体素子の実装方法
JP4929784B2 (ja) * 2006-03-27 2012-05-09 富士通株式会社 多層配線基板、半導体装置およびソルダレジスト
JP5442192B2 (ja) * 2007-09-28 2014-03-12 三洋電機株式会社 素子搭載用基板、半導体モジュール、および、素子搭載用基板の製造方法
JP5439713B2 (ja) * 2007-08-10 2014-03-12 三洋電機株式会社 回路装置及びその製造方法、携帯機器

Also Published As

Publication number Publication date
CN101488484A (zh) 2009-07-22
JP2009135452A (ja) 2009-06-18
JP5335364B2 (ja) 2013-11-06

Similar Documents

Publication Publication Date Title
CN101488484B (zh) 元件搭载用基板、半导体模块及便携装置
US8299369B2 (en) Power-ground plane partitioning and via connection to utilize channel/trenches for power delivery
TWI493670B (zh) 使用導電粒子之低應力矽穿孔設計
TWI660652B (zh) 印刷電路板及其製造方法
JP6508333B2 (ja) 電子回路モジュール
JP2013229548A (ja) 電子部品内蔵基板及びその製造方法
US8097946B2 (en) Device mounting board, semiconductor module, and mobile device
JP2005109101A (ja) 電磁シールド型可撓性回路基板
JP5150246B2 (ja) 多層プリント配線板及びその製造方法
US20070178750A1 (en) Flexible printed circuit having inter-lead ribs in a welding area
CN101471208B (zh) 表面接着型薄膜保险丝的制造方法
WO2018181678A1 (ja) 配線基板及びその製造方法
JP2011146510A (ja) 部品内蔵基板および電子回路モジュール
JP2009071138A (ja) 実装基板
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP2018082070A (ja) 配線基板およびこれを用いた電子装置
KR20040058418A (ko) 휴대폰용 리지드 플렉시블 인쇄회로기판의 제조방법
CN103310926B (zh) 超小型表面贴装型过电流过热保护装置及其制作方法
KR20150014385A (ko) 배선 기판의 제조 방법
JP2010212481A (ja) 撮像装置
JP2013179157A (ja) プリント配線基板、及び電子部品付きプリント配線基板
JP2009111291A (ja) はんだバンプ付素子搭載用基板の製造方法及び半導体モジュールの製造方法
CN108461405A (zh) 线路载板及其制造方法
JP2012094637A (ja) フレキシブルプリント配線板、電子機器、フレキシブルプリント配線板の製造方法
JP2006186289A (ja) 回路基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121114

Termination date: 20201031

CF01 Termination of patent right due to non-payment of annual fee