KR20150014385A - 배선 기판의 제조 방법 - Google Patents

배선 기판의 제조 방법 Download PDF

Info

Publication number
KR20150014385A
KR20150014385A KR20140093868A KR20140093868A KR20150014385A KR 20150014385 A KR20150014385 A KR 20150014385A KR 20140093868 A KR20140093868 A KR 20140093868A KR 20140093868 A KR20140093868 A KR 20140093868A KR 20150014385 A KR20150014385 A KR 20150014385A
Authority
KR
South Korea
Prior art keywords
plating
metal layer
layer
semiconductor element
mask
Prior art date
Application number
KR20140093868A
Other languages
English (en)
Inventor
코이치 오수미
수미코 노구치
Original Assignee
쿄세라 서킷 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿄세라 서킷 솔루션즈 가부시키가이샤 filed Critical 쿄세라 서킷 솔루션즈 가부시키가이샤
Publication of KR20150014385A publication Critical patent/KR20150014385A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

하지 금속층(2a) 상에 제 1 도금 마스크(8)를 형성하고, 다음에 제 1 도금 마스크(8)로부터 노출되는 하지 금속층(2a) 상에 주 도체층(2b)을 형성하고, 다음에 그들 상에 제 2 도금 마스크(9)를 형성하고, 다음에 제 2 도금 마스크(9)로부터 노출되는 주 도체층(2b)의 상면에 도금 금속층(7)을 피착하고, 다음에 제 1 도금 마스크 및 제 2 도금 마스크(8, 9)를 제거한 후, 주 도체층(2b)이 피착되지 않고 있는 부분의 하지 금속층(2a)을 에칭 제거하고, 최후에 솔더 레지스트층(3)을 형성한다.

Description

배선 기판의 제조 방법{METHOD FOR MANUFACTURING WIRING SUBSTRATE}
본 발명은 반도체 집적 회로 소자 등의 반도체 소자를 탑재하기 위한 배선 기판의 제조 방법에 관한 것이다.
반도체 소자를 탑재하기 위한 배선 기판은 절연 기판의 상면에 반도체 소자와 전기적으로 접속하기 위한 동으로 이루어지는 배선 도체를 갖고 있다. 또한, 절연 기판의 상면에는 반도체 소자와 전기적으로 접속되는 배선 도체의 일부를 노출시키도록 하고 솔더 레지스트층이 피착되어 있다. 또한, 솔더 레지스트층으로부터 노출되는 배선 도체의 표면에는 땜납 젖음성이 우수한 도금 금속층이 피착되어 있다. 그리고, 이 도금 금속층이 피착된 배선 도체 상에 반도체 소자의 전극이 땜납 을 통하여 접속된다. 땜납 젖음성이 우수한 도금 금속층으로서는 니켈 도금층을 하지로 한 금 도금층이 통상 사용되고 있다.
이러한 배선 기판에 있어서, 일본특허공개 2006-120667호 공보에는 절연 기판의 상면에 배선 도체 및 솔더 레지스트층을 형성함과 아울러, 배선 도체의 솔더 레지스트층으로부터의 노출부에 도금 금속층을 피착해서 배선 기판을 제조하는 방법이 개시되어 있다. 이 종래의 방법에 대해서, 도 13∼도 24를 기초로 해서 설명한다. 또한, 도 13∼도 24는 배선 기판의 일부만을 나타낸 공정 마다의 확대 사시도이다.
우선, 도 13에 나타내는 바와 같이 절연 기판(11)의 상면의 전면에 배선 도체용의 하지 금속층(12a)을 피착한다. 하지 금속층(12a)은 무전해 동 도금층이나 극박 동박으로 이루어진다.
다음에 도 14에 나타내는 바와 같이, 하지 금속층(12a) 상에 제 1 도금 마스크(18)를 형성한다. 제 1 도금 마스크(18)는 하지 금속층(12a)을 배선 도체에 대응한 형상으로 노출시킨다.
다음에, 도 15에 나타내는 바와 같이, 제 1 도금 마스크(18)로부터 노출되는 하지 금속층(12a) 상에, 전해 동 도금층으로 이루어지는 주 도체층(12b)을 피착한다.
다음에, 도 16에 나타내는 바와 같이 제 1 도금 마스크(18)를 박리 제거한다.
다음에, 도 17에 나타내는 바와 같이, 에칭 마스크(19)를 형성한다. 에칭 마스크(19)는 하지 금속층(12a)의 일부 및 그 상의 주 도체층(12b)을 주 도체층(12b)의 복수의 패턴에 걸쳐서 피복한다.
다음에, 도 18에 나타내는 바와 같이, 에칭 마스크(19)로부터 노출되는 부분에 있어서, 주 도체층(12b)이 피착되지 않고 있는 부분의 하지 금속층(12a)을 에칭 제거한다.
다음에, 도 19에 나타내는 바와 같이, 에칭 마스크(19)를 박리 제거한다. 이 때, 주 도체층(12b)의 복수의 패턴은 이들 사이에 에칭되지 않고 남은 하지 금속층(12a)에 의해 서로 전기적으로 접속된 상태가 된다.
다음에, 도 20에 나타내는 바와 같이, 도금 금속층을 피착시키는 부위의 하지 금속층(12a) 및 주 도체층(12b)을 노출시키도록 해서 제 2 도금 마스크(20)를 형성한다. 제 2 도금 마스크(20)는 인접하는 주 도체층(12b)의 패턴 사이에 에칭되지 않고 남은 하지 금속층(12a)을 완전하게 덮도록 한다.
다음에, 도 21에 나타내는 바와 같이, 제 2 도금 마스크(20)로부터 노출되는 하지 금속층(12a) 및 주 도체층(12b)의 표면에 도금 금속층(17)을 전해 도금법에 의해 피착한다. 이 때, 전해 도금을 위한 전하는 주 도체층(12b)의 패턴 사이에 에칭되지 않고 남은 하지 금속층(12a)을 통하여 공급된다.
다음에, 도 22에 나타내는 바와 같이, 제 2 도금 마스크(20)를 박리 제거한다.
다음에, 도 23에 나타내는 바와 같이, 주 도체층(12b)의 패턴 사이에 에칭되지 않고 남아 있었던 부분의 하지 금속층(12a)을 에칭 제거한다. 이것에 의해 하지 금속층(12a)과 주 도체층(12b)으로 이루어지고, 일부의 측면 및 상면에 도금 금속층(17)이 피착된 배선 도체(12)가 서로 전기적으로 독립한 상태로 형성된다.
최후에, 도 24에 나타내는 바와 같이 도금 금속층(17)이 피착된 부분의 배선 도체(12)를 노출시키는 개구부(13a)를 갖는 솔더 레지스트층(13)을 형성한다. 이것에 의해 배선 기판이 완성된다.
그러나, 상술한 종래의 배선 기판의 제조 방법에 의하면, 솔더 레지스트층(13)으로부터 노출되는 배선 도체(12)의 상면 및 측면의 전면에 도금 금속층(17)이 피착된다. 그 때문에, 서로 인접하는 배선 도체(12)끼리의 절연 간격이 배선 도체(12)의 측면에 피착된 도금 금속층(17)에 의해 좁아져 버린다. 또한, 배선 도체(12)의 측면에 피착된 도금 금속층(17)은 땜납 젖음성이 우수하다. 따라서, 도금 금속층(17)이 피착된 배선 도체(12) 상에 반도체 소자의 전극을 땜납을 통하여 접속할 때에, 땜납이 배선 도체(12)의 측면에까지 젖어서 넓어져 버린다. 그 때문에 서로 인접하는 배선 도체(12)끼리의 간격이 예를 들면, 20㎛ 이하로 좁은 경우, 배선 도체(12)의 측면에 젖어서 넓어진 땜납에 의해 인접하는 배선 도체(12)끼리의 전기적인 절연성이 손상되어 버릴 위험성이 높다. 또한, 주 도체층(12b)이 피착되지 않고 있는 부분의 하지 금속층(12a)을 2회로 나누어서 에칭할 필요가 있어 그 제조 공정이 번잡했다.
본 발명의 과제는 인접하는 배선 도체끼리의 전기적인 절연 신뢰성이 높은 배선 기판을 간편하게 제조하는 방법을 제공하는 것에 있다.
본 발명의 다른 과제 및 이점은 이하의 설명으로부터 확인된다.
본 발명의 배선 기판의 제조 방법은
(1) 절연 기판의 상면에 배선 도체용의 하지 금속층을 피착하는 공정과,
(2) 상기 하지 금속층 상에 배선 도체에 대응한 형상으로 상기 하지 금속층을 노출시키는 제 1 도금 마스크를 형성하는 공정과,
(3) 상기 제 1 도금 마스크로부터 노출되는 상기 하지 금속층 상에 배선 도체용의 주 도체층을 전해 도금법에 의해 피착하는 공정과,
(4) 상기 제 1 도금 마스크상 및 상기 주 도체층 상에, 상기 주 도체층에 있어서의 반도체 소자 접속 패드에 대응하는 부분의 상면을 노출시키는 제 2 도금 마스크를 형성하는 공정과,
(5) 상기 제 1 도금 마스크 및 제 2 도금 마스크로부터 노출되는 상기 주 도체층의 상면에 도금 금속층을 전해 도금법에 의해 피착하는 공정과,
(6) 상기 제 1 도금 마스크 및 제 2 도금 마스크를 제거하는 공정과,
(7) 상기 주 도체층이 피착되지 않고 있는 부분의 상기 하지 금속층을 에칭 제거하여 상기 하지 금속층 및 상기 주 도체층으로 이루어지고, 반도체 소자 접속 패드의 상면에 상기 도금 금속층이 피착된 배선 도체를 형성하는 공정과,
(8) 상기 절연 기판 및 상기 배선 도체 상에 상기 반도체 소자 접속 패드를 노출시키는 개구부를 갖는 솔더 레지스트층을 형성하는 공정을 포함하고 있다.
본 발명에 의하면, 배선 도체용의 주 도체층 상에 도금 금속층을 피착할 때, 주 도체층의 측면은 제 1 도금 마스크로 피복되어 있다. 그 때문에 주 도체층의 측면에 도금 금속층이 피착되는 경우는 없다. 따라서, 인접하는 배선 도체끼리의 전기적인 절연 간격이 도금 금속층에 의해 좁아지는 경우는 없다. 또한, 반도체 소자 접속 패드의 측면은 도금 금속층이 피착되지 않고 있는 점에서 땜납 젖음성이 열악하다. 그 때문에 반도체 소자의 전극을 반도체 소자 접속 패드 상에 땜납을 통하여 접속할 때에, 땜납이 반도체 소자 접속 패드의 측면에서 젖어 넓어지는 경우가 없어서 인접하는 배선 도체간의 전기적인 절연성이 양호하게 유지된다.
또한, 주 도체층이 피착되지 않고 있는 부분의 하지 금속층의 에칭 제거를 1회의 에칭으로 완료할 수 있으므로 간편한 제조 공정으로 할 수 있다.
도 1은 본 발명의 일실시 형태에 따른 제조 방법에 의해 제조되는 배선 기판의 개략 단면도이다.
도 2는 도 1에 나타내는 배선 기판의 개략 상면도이다.
도 3은 도 1에 나타내는 배선 기판의 요부 확대 단면도이다.
도 4는 본 발명의 일실시 형태에 따른 배선 기판의 제조 방법을 설명하기 위한 요부 확대 사시도이다.
도 5는 본 발명의 일실시 형태에 따른 배선 기판의 제조 방법을 설명하기 위한 요부 확대 사시도이다.
도 6은 본 발명의 일실시 형태에 따른 배선 기판의 제조 방법을 설명하기 위한 요부 확대 사시도이다.
도 7은 본 발명의 일실시 형태에 따른 배선 기판의 제조 방법을 설명하기 위한 요부 확대 사시도이다.
도 8은 본 발명의 일실시 형태에 따른 배선 기판의 제조 방법을 설명하기 위한 요부 확대 사시도이다.
도 9는 본 발명의 일실시 형태에 따른 배선 기판의 제조 방법을 설명하기 위한 요부 확대 사시도이다.
도 10은 본 발명의 일실시 형태에 따른 배선 기판의 제조 방법을 설명하기 위한 요부 확대 사시도이다.
도 11은 본 발명의 일실시 형태에 따른 배선 기판의 제조 방법을 설명하기 위한 요부 확대 사시도이다.
도 12는 본 발명의 다른 실시 형태에 따른 배선 기판의 제조 방법을 설명하기 위한 요부 확대 사시도이다.
도 13∼24는 종래의 배선 기판의 제조공정을 설명하기 위한 요부 확대 사시도이다.
다음에 본 발명의 배선 기판의 제조 방법에 대해서, 첨부의 도면을 기초로 해서 설명한다. 도 1은 본 발명의 방법에 의해 제조되는 배선 기판의 예를 나타내는 개략 단면도이다. 도 2는 도 1에 나타내는 배선 기판의 개략 상면도이다. 도 3은 도 1에 나타내는 배선 기판의 요부 확대 단면도이다.
이 배선 기판은 절연 기판(1)과 배선 도체(2)와 솔더 레지스트층(3)을 구비하고 있다. 도 2에 있어서는 절연 기판(1) 상면의 배선 도체(2) 중 솔더 레지스트층(3)으로 피복되어 있는 부분을 파선으로 나타내고 있다.
절연 기판(1)은 단층 또는 다층의 절연층을 열경화시킨 수지계 전기 절연 재료로 이루어진다. 절연층은 예를 들면, 글래스 크로스 기재에 에폭시 수지나 비스말레이미드 트리아진 수지 등의 열경화성 수지를 함침시킨 것이다. 절연 기판(1)의 두께는 30∼200㎛ 정도이다. 절연 기판(1)은 그 상면의 중앙부에 반도체 소자(S)를 탑재하기 위한 탑재부(1a)를 갖고 있다. 절연 기판(1)에는, 그 상면으로부터 하면에 걸쳐서 스루홀(4)이 형성되어 있다. 스루홀(4)의 직경은 50∼300㎛ 정도, 바람직하게는 50∼150㎛ 정도이다.
배선 도체(2)는 동으로 이루어지고, 절연 기판(1)의 상면의 탑재부(1a)로부터 스루홀(4) 내벽을 통하여 절연 기판(1)의 하면에 도출되어 있다. 배선 도체(2)의 두께는 10∼20㎛ 정도이다. 절연 기판(1)의 상면의 배선 도체(2)는 탑재부(1a)의 외주부에 다수의 반도체 소자 접속 패드(5)를 갖고 있다. 각 반도체 소자 접속 패드(5)의 크기는 폭이 10∼30㎛ 정도, 길이가 40∼150㎛ 정도이다. 이들 반도체 소자 접속 패드(5)는 도 2에 나타내는 바와 같이, 반도체 소자(S)의 외주변을 따라서, 예를 들면 배선 기판의 내측의 열과 배선 기판의 외측의 열의 2열의 배열로 배치되어 있다. 또한, 절연 기판(1)의 하면의 배선 도체(2)는 다수의 외부 접속 패드(6)를 갖고 있다. 외부 접속 패드(6)의 직경은 200∼500㎛ 정도이다. 이들의 외부 접속 패드(6)는 절연 기판(1)의 하면에 격자상의 배열로 배치되어 있다. 반도체 소자 접속 패드(5)와 외부 접속 패드(6)는 배선 도체(2)를 통하여 서로 전기적으로 접속되어 있다.
솔더 레지스트층(3)은 에폭시 수지 등의 열경화성 수지로 이루어지고, 절연 기판(1)의 상하면에 피착되어 있음과 아울러, 스루홀(4)내에 충전되어 있다. 솔더 레지스트층(3)의 두께는 절연 기판(1)의 상하면에 피착된 부분에서 20∼40㎛ 정도이다. 솔더 레지스트층(3)에는 절연 기판(1)의 상면측에 있어서 반도체 소자 접속 패드(5)를 노출시키는 개구부(3a)가 형성되어 있다. 개구부(3a)는 내외 2열의 반도체 소자 접속 패드(5)를 일괄해서 노출시키도록 탑재부(1a)의 외주부를 따른 방형 프레임상을 하고 있다. 또한, 솔더 레지스트층(3)에는 절연 기판(1)의 하면측에 있어서 외부 접속 패드(6)를 노출시키는 개구부(3b)가 형성되어 있다. 개구부(3b)는 각 외부 접속 패드(6)를 개별적으로 노출시키는 원형을 하고 있다.
그리고, 이 배선 기판에 의하면, 탑재부(1a) 상에 반도체 소자(S)를, 각 전극 단자(T)와 대응하는 반도체 소자 접속 패드(5)가 마주 보도록 해서 배치함과 아울러 전극 단자(T)와 반도체 소자 접속 패드(5)를 땜납을 통하여 접속한다. 이것에 의해 반도체 소자(S)가 탑재부(1a) 상에 실장되는 것이 된다.
또한, 이 배선 기판에 있어서는 도 3에 나타내는 바와 같이 반도체 소자 접속 패드(5)의 상면에 땜납 젖음성이 우수한 도금 금속층(7)이 피착되어 있다. 도금 금속층(7)은 니켈 도금층 및 그 상의 금 도금층으로 이루어지고, 전해 도금법에 의해 피착되어 있다. 니켈 도금층의 두께는 0.05∼10㎛ 정도, 바람직하게는 1∼5㎛ 정도, 금 도금층의 두께는 0.5∼2㎛ 정도이다. 이 도금 금속층(7)에 의해, 반도체 소자 접속 패드(5)의 땜납에 대한 젖음성이 양호하게 된다.
다음에 본 발명의 배선 기판의 제조 방법에 대해서 도 4∼도 11을 기초로 해서 설명한다. 도 4∼도 11은 상술의 배선 기판의 예에 있어서의 반도체 소자 접속 패드(5)의 근방만을 나타낸 공정 마다의 확대 사시도이다.
우선, 도 4에 나타내는 바와 같이 절연 기판(1)의 상면의 전면에 배선 도체(2)용의 하지 금속층(2a)을 피착한다. 하지 금속층(2a)은 예를 들면, 두께가 0.1∼1㎛ 정도의 무전해 동 도금층으로 이루어진다. 또는, 하지 금속층(2a)은 두께가 1∼3㎛ 정도의 동박이어도 된다. 또한, 하지 금속층(2a)은 두께가 1∼3㎛ 정도의 동박의 표면에 두께가 0.1∼1㎛ 정도의 무전해 동 도금층을 피착시킨 것으로 이루어지고 있어도 된다.
다음에 도 5에 나타내는 바와 같이, 하지 금속층(2a) 상에 제 1 도금 마스크(8)를 형성한다. 제 1 도금 마스크(8)는 하지 금속층(2a)을 배선 도체(2)에 대응한 형상으로 노출시키도록 포트리소그래피 기술을 이용하여 형성한다.
다음에, 도 6에 나타내는 바와 같이, 제 1 도금 마스크(8)로부터 노출되는 하지 금속층(2a) 상에 전해 동 도금층으로 이루어지는 주 도체층(2b)을 피착한다. 주 도체층(2b)은 5∼25㎛ 정도의 두께이고, 하지 금속층(2a)으로부터 전해 도금을 위한 전하를 공급하면서 전해 동 도금을 실시함으로써 형성된다.
다음에 도 7에 나타내는 바와 같이 제 1 도금 마스크(8) 상 및 주 도체층(2b) 상에 제 2 도금 마스크(9)를 형성한다. 제 2 도금 마스크(9)는 주 도체층(2b)의 상면에 있어서의 도금 금속층(7)을 피착해야 할 영역을 노출시키도록 포토리소그래피 기술을 이용하여 형성한다.
다음에, 도 8에 나타내는 바와 같이, 제 1 도금 마스크(8) 및 제 2 도금 마스크(9)로부터 노출되는 주 도체층(2b)의 표면에 도금 금속층(7)을 피착한다. 도금 금속층(7)은 두께가 0.05∼10㎛ 정도, 바람직하게는 1∼5㎛ 정도의 니켈 도금층 및 두께가 0.1∼2㎛ 정도의 금 도금층을 순차적으로 피착시켜서 이루어진다. 도금 금속층(7)은 하지 금속층(2a)으로부터 전해 도금을 위한 전하를 공급하면서 전해 니켈 도금 및 전해 금도금을 순차적으로 실시함으로써 형성된다.
다음에, 도 9에 나타내는 바와 같이, 제 1 도금 마스크(8) 및 제 2 도금 마스크(9)를 박리 제거한다.
다음에, 도 10에 나타내는 바와 같이, 주 도체층(2b)으로 피복되어 있지 않은 부분의 하지 금속층(2a)을 에칭 제거한다. 이것에 의해, 남은 하지 금속층(2a) 및 주 도체층(2b)에 의해 배선 도체(2)를 형성한다. 이 배선 도체(2)는 상술한 반도체 소자 접속 패드(5)를 포함하고 있다.
최후에, 도 11에 나타내는 바와 같이 절연 기판(1) 및 배선 도체(2) 상에 솔더 레지스트층(3)을 형성한다. 솔더 레지스트층(3)은 반도체 소자 접속 패드(5)를 노출시키는 개구부(3a)를 갖도록 포트리소그래피 기술을 이용하여 형성한다.
이리하여, 본 발명에 의하면, 솔더 레지스트층(3)의 개구부(3a) 내에 노출하는 반도체 소자 접속 패드(5)의 상면에 니켈 도금층 및 금 도금층으로 이루어지는 도금 금속층(7)이 피착된 배선 기판이 얻어진다.
이 배선 기판은 반도체 소자 접속 패드(5)의 측면에 도금 금속층(7)이 피착되지 않고 있다. 따라서, 인접하는 반도체 소자 접속 패드(5)끼리의 전기적인 절연 간격이 도금 금속층(7)에 의해 좁아지는 경우는 없다.
또한, 반도체 소자 접속 패드(5)의 측면은 도금 금속층(7)이 피착되지 않고 있기 때문에 땜납 젖음성이 열악하다. 그 때문에 반도체 소자(S)의 전극(T)을 반도체 소자 접속 패드(5) 상에 땜납을 통하여 접속할 때에, 땜납이 반도체 소자 접속 패드(5)의 측면에 젖어 넓어지는 경우가 없어 인접하는 배선 도체(2)간의 전기적인 절연성이 양호하게 유지된다.
또한, 본 발명은 상술의 예에 한정되는 것은 아니고, 청구항의 발명의 범위이면, 각종 변경이나 개량이 가능하다.
예를 들면, 상술의 예에서는 도금 금속층(7)은 솔더 레지스트층(3)의 개구부(3a)로부터 노출되는 배선 도체(2)의 상면의 전면에 피착되어 있었지만, 도 12 에 나타내는 바와 같이 도금 금속층(7)은 배선 도체(2)의 상면에 있어서의 반도체 소자 접속 패드(5) 상 및 그 근방에만 피착되어 있어도 된다. 이 경우, 솔더 레지스트층(3)의 개구부(3a)로부터 노출되는 배선 도체(2)는 도금 금속층(7)이 피착되어 있는 반도체 소자 접속 패드(5) 및 그 근방만이 땜납 젖음성이 우수하고, 나머지의 부분은 땜납 젖음성이 열악하다. 그 때문에 반도체 소자(S)의 전극(T)을 반도체 소자 접속 패드(5) 상에 땜납을 통하여 접속할 때에, 땜납이 반도체 소자 접속 패드(5)로부터 나머지의 배선 도체(2) 상에 크게 젖어 넓어지는 경우가 없고, 반도체 소자(S)의 전극(T)과 반도체 소자 접속 패드(5)를 접속하는 땜납의 메니스커스를 양호하게 형성할 수 있어 양자를 강고하게 접속할 수 있다.

Claims (4)

  1. 절연 기판의 상면에 배선 도체용의 하지 금속층을 피착하는 공정과,
    상기 하지 금속층 상에 배선 도체에 대응한 형상으로 상기 하지 금속층을 노출시키는 제 1 도금 마스크를 형성하는 공정과,
    상기 제 1 도금 마스크로부터 노출되는 상기 하지 금속층 상에 배선 도체용의 주 도체층을 전해 도금법에 의해 피착하는 공정과,
    상기 제 1 도금 마스크 상 및 상기 주 도체층 상에 상기 주 도체층에 있어서의 반도체 소자 접속 패드에 대응하는 부분의 상면을 노출시키는 제 2 도금 마스크를 형성하는 공정과,
    상기 제 1 도금 마스크 및 제 2 도금 마스크로부터 노출되는 상기 주 도체층의 상면에 도금 금속층을 전해 도금법에 의해 피착하는 공정과,
    상기 제 1 도금 마스크 및 제 2 도금 마스크를 제거하는 공정과,
    상기 주 도체층이 피착되어 있지 않은 부분의 상기 하지 금속층을 에칭 제거하여 상기 하지 금속층 및 상기 주 도체층으로 이루어지고, 반도체 소자 접속 패드의 상면에 상기 도금 금속층이 피착된 배선 도체를 형성하는 공정과,
    상기 절연 기판 및 상기 배선 도체 상에 상기 반도체 소자 접속 패드를 노출시키는 개구부를 갖는 솔더 레지스트층을 형성하는 공정을 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  2. 제 1 항에 있어서,
    도금 금속층은 니켈 도금층 및 이 니켈 도금층 상에 형성된 금 도금층으로 이루어지는 것을 특징으로 하는 배선 기판의 제조 방법.
  3. 제 1 항에 있어서,
    상기 제 1 도금 마스크 및 제 2 도금 마스크로부터 노출되는 상기 주 도체층의 상면의 전면에 도금 금속층을 전해 도금법에 의해 피착하는 것을 특징으로 하는 배선 기판의 제조 방법.
  4. 제 1 항에 있어서,
    상기 제 1 도금 마스크 및 제 2 도금 마스크로부터 노출되는 상기 주 도체층의 상면에 있어서의 반도체 소자 접속 패드 상 및 그 근방에 도금 금속층을 전해 도금법에 의해 피착하는 것을 특징으로 하는 배선 기판의 제조 방법.
KR20140093868A 2013-07-29 2014-07-24 배선 기판의 제조 방법 KR20150014385A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-156675 2013-07-29
JP2013156675A JP2015026774A (ja) 2013-07-29 2013-07-29 配線基板の製造方法

Publications (1)

Publication Number Publication Date
KR20150014385A true KR20150014385A (ko) 2015-02-06

Family

ID=52389594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20140093868A KR20150014385A (ko) 2013-07-29 2014-07-24 배선 기판의 제조 방법

Country Status (5)

Country Link
US (1) US20150027977A1 (ko)
JP (1) JP2015026774A (ko)
KR (1) KR20150014385A (ko)
CN (1) CN104349601A (ko)
TW (1) TW201515543A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MX2017014594A (es) * 2015-05-15 2018-07-06 Partura Medical Inc Aparato para proteger el suelo pelvico durante el parto vaginal.
CN110536564B (zh) * 2019-08-30 2022-04-22 宁波华远电子科技有限公司 一种凸台作为焊盘的电路板的制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3704651B2 (ja) * 1994-10-18 2005-10-12 イビデン株式会社 プリント配線板及びその製造方法
KR20080031522A (ko) * 2000-02-25 2008-04-08 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
US8188380B2 (en) * 2008-12-29 2012-05-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8592691B2 (en) * 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board
US9049808B2 (en) * 2010-08-21 2015-06-02 Ibiden Co., Ltd. Printed wiring board and a method of manufacturing a printed wiring board
JP2012204732A (ja) * 2011-03-28 2012-10-22 Kyocer Slc Technologies Corp 配線基板およびその製造方法

Also Published As

Publication number Publication date
US20150027977A1 (en) 2015-01-29
CN104349601A (zh) 2015-02-11
TW201515543A (zh) 2015-04-16
JP2015026774A (ja) 2015-02-05

Similar Documents

Publication Publication Date Title
US10490478B2 (en) Chip packaging and composite system board
JP6626697B2 (ja) 配線基板およびその製造方法
KR20090012664A (ko) 금속 베이스 패키지 기판과 이를 이용한 3차원 다층 패키지모듈 및 그 제조방법
JP5942074B2 (ja) 配線基板
JP2012054295A (ja) 配線基板およびその製造方法
US20040009629A1 (en) Electrode forming method in circuit device and chip package and multilayer board using the same
JP2011014644A (ja) 配線基板およびその製造方法
KR20150014385A (ko) 배선 기판의 제조 방법
KR100671748B1 (ko) 스티프너를 이용한 박형 인쇄회로기판 및 그 제조방법
JP5432800B2 (ja) 配線基板の製造方法
US20120049363A1 (en) Package structure
JP2005229138A (ja) 配線基板
JP6258810B2 (ja) 配線基板の製造方法
US9693453B2 (en) Wiring board
JP6058988B2 (ja) 配線基板の製造方法
KR100688697B1 (ko) 패키지 기판의 제조방법
KR101814843B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP5890978B2 (ja) 配線基板の製造方法
JP5835735B2 (ja) 配線基板の製造方法
CN108461405A (zh) 线路载板及其制造方法
JP6096641B2 (ja) 配線基板の製造方法
JP6121830B2 (ja) 配線基板
JP6082284B2 (ja) 配線基板及びその製造方法
JP2015207678A (ja) 配線基板の製造方法
JP2015070105A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid