JP2004221205A - 半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器 - Google Patents
半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器 Download PDFInfo
- Publication number
- JP2004221205A JP2004221205A JP2003005036A JP2003005036A JP2004221205A JP 2004221205 A JP2004221205 A JP 2004221205A JP 2003005036 A JP2003005036 A JP 2003005036A JP 2003005036 A JP2003005036 A JP 2003005036A JP 2004221205 A JP2004221205 A JP 2004221205A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- mounting
- terminals
- wiring board
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】低温での接合が可能な半導体チップの実装方法、半導体実装基板、信頼性の高い電子デバイス、および、かかる電子デバイスを備える電子機器を提供すること。
【解決手段】本発明の半導体チップの実装方法は、無電解メッキ法により形成された端子３を有する半導体チップ１を、半導体チップ１の熱膨張係数と異なる熱膨張係数の配線基板４に実装する半導体チップの実装方法であり、半導体チップ１の端子３と、これに対応する配線基板４の端子６とを、半導体チップ１の端子３の構成材料より融点の低い材料で構成された低融点金属層７を介して接触するよう位置決めする工程と、低融点金属層７を溶融して、対応する前記端子同士を接合する工程と、少なくとも半導体チップ１と配線基板４との間に形成される間隙１０に封止材８を供給する工程とを有している。
【選択図】図２
【解決手段】本発明の半導体チップの実装方法は、無電解メッキ法により形成された端子３を有する半導体チップ１を、半導体チップ１の熱膨張係数と異なる熱膨張係数の配線基板４に実装する半導体チップの実装方法であり、半導体チップ１の端子３と、これに対応する配線基板４の端子６とを、半導体チップ１の端子３の構成材料より融点の低い材料で構成された低融点金属層７を介して接触するよう位置決めする工程と、低融点金属層７を溶融して、対応する前記端子同士を接合する工程と、少なくとも半導体チップ１と配線基板４との間に形成される間隙１０に封止材８を供給する工程とを有している。
【選択図】図２
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器に関するものである。
【０００２】
【従来の技術】
半導体チップをテープ基板（可撓性配線基板）に実装する技術として、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）実装技術がある（例えば、特許文献１参照。）。
このＣＯＦ実装技術を用いて、半導体チップをテープ基板に実装する際には、半導体チップの端子と、対応する配線基板の端子とを位置決めして、この状態で、加熱・加圧を行うことにより、対応する端子同士を、例えば溶融して合金化して接合している。
【０００３】
ところが、従来の方法では、端子同士を合金化して接合することから、この接合の際に行われる加熱・加圧を、高温かつ高荷重で行う必要がある。この際、半導体チップとテープ基板とは、それぞれ高温での加熱により膨張するが、それらの熱膨張係数の違いにより、対応する端子同士にズレが生じ、確実な接合を行うことができないという問題があった。
【０００４】
また、近年、電子機器の高性能化、小型化に伴って、半導体チップに設けられる端子同士の間隔（ピッチ）は、ますます狭くなっている（狭ピッチ化している）。このような状況下、前述のような高温かつ高荷重による加熱・加圧を用いた場合、隣接する端子同士のリークの発生率が高くなる可能性が危惧される。
また、特許文献１に記載の半導体チップの端子は、電解メッキ法により形成されたものであるが、このような電解メッキ法で端子を形成する場合、その製造工程を考慮すると、端子同士の間隔をさらに狭いピッチとすることが困難であると考えられる。
【０００５】
【特許文献１】
特開２００２−２９９３６３号公報
【０００６】
【発明が解決しようとする課題】
本発明の目的は、低温での接合が可能な半導体チップの実装方法、半導体実装基板、信頼性の高い電子デバイス、および、かかる電子デバイスを備える電子機器を提供することにある。
【０００７】
【課題を解決するための手段】
このような目的は、下記の本発明により達成される。
本発明の半導体チップの実装方法は、無電解メッキ法により形成された端子を有する半導体チップを、前記半導体チップの熱膨張係数と異なる熱膨張係数の配線基板に実装する半導体チップの実装方法であって、
前記半導体チップの端子と、これに対応する前記配線基板の端子とを、前記半導体チップの端子の構成材料より融点の低い材料で構成された低融点金属層を介して接触するよう位置決めする工程と、
加熱により、前記低融点金属層を溶融して、対応する前記端子同士を接合する工程と、
少なくとも前記半導体チップと前記配線基板との間に形成される間隙を、封止材により封止する工程とを有することを特徴とする。
これにより、低温での半導体チップと配線基板との接合が可能となる。
【０００８】
本発明の半導体チップの実装方法では、前記封止材は、未硬化または半硬化の熱硬化性樹脂を主としてなるものであることが好ましい。
未硬化または半硬化の熱硬化性樹脂（熱硬化性樹脂の前駆体）を主としてなる封止材は、封止材の種々の使用目的に適している。
【０００９】
本発明の半導体チップの実装方法は、無電解メッキ法により形成された端子を有する半導体チップを、前記半導体チップの熱膨張係数と異なる熱膨張係数の配線基板に実装する半導体チップの実装方法であって、
前記半導体チップと前記配線基板との間に、粘着性または接着性を有する充填物を介在させて、これらを積層するとともに、前記半導体チップの端子と、これに対応する前記配線基板の端子とを、前記半導体チップの端子の構成材料より融点の低い材料で構成された低融点金属層を介して接触するよう位置決めする工程と、
加熱により、前記低融点金属層を溶融して、対応する前記端子同士を接合するとともに、前記充填物を硬化させる工程とを有することを特徴とする。
これにより、低温での半導体チップと配線基板との接合が可能となる。
【００１０】
本発明の半導体チップの実装方法では、前記充填物は、ペースト状またはシート状をなすものであることが好ましい。
充填物は、各種の形態のものが使用可能である。
【００１１】
本発明の半導体チップの実装方法では、前記充填物は、未硬化または半硬化の熱硬化性樹脂を主としてなるものであることが好ましい。
未硬化または半硬化の熱硬化性樹脂（熱硬化性樹脂の前駆体）を主材料とする充填物を用いることにより、実装工程の簡略化を図ることができる。
【００１２】
本発明の半導体チップの実装方法では、前記充填物は、導電性粒子を含むものであることが好ましい。
導電性粒子を含む充填物を用いることにより、各端子と対応する端子とを確実に接触させることができる。
【００１３】
本発明の半導体チップの実装方法では、前記低融点金属層は、主としてろう材で構成されていることが好ましい。
ろう材は、比較的低温で溶融するとともに、導電性に優れ、入手も容易である。
【００１４】
本発明の半導体チップの実装方法では、前記ろう材は、半田であることが好ましい。
半田は、その融点が特に低いので、低融点金属層を半田を主材料として構成することにより、前述したような効果がより向上する。
【００１５】
本発明の半導体チップの実装方法では、前記低融点金属層は、前記半導体チップの端子に設けられていることが好ましい。
これにより、低融点金属層の取り扱いや形成が容易となる。
【００１６】
本発明の半導体チップの実装方法では、前記低融点金属層は、ディッピング法または印刷法により形成されることが好ましい。
かかる方法によれば、低融点金属層を容易かつ確実に形成することができる。
【００１７】
本発明の半導体チップの実装方法では、前記半導体チップの端子は、Ｎｉ、Ａｕ、Ｃｕ、Ｓｎまたはこれらを含む合金で構成されていることが好ましい。
これらのものは、導電性に優れ、また、半導体チップの配線パターンの構成材料との密着性も高い。
【００１８】
本発明の半導体チップの実装方法では、前記配線基板は、樹脂製の基材に配線パターンが設けられた可撓性配線基板であることが好ましい。
本発明は、半導体チップを可撓性配線基板へ実装する際に、特に有効である。
【００１９】
本発明の半導体実装基板は、本発明の半導体チップの実装方法により、配線基板に半導体チップが実装されてなることを特徴とする。
これにより、信頼性の高い半導体実装基板が得られる。
【００２０】
本発明の電子デバイスは、本発明の半導体実装基板を備えることを特徴とする。
これにより、信頼性の高い電子デバイスが得られる。
【００２１】
本発明の電子機器は、本発明の電子デバイスを備えることを特徴とする。
これにより、信頼性の高い電子機器が得られる。
【００２２】
本発明の電子機器では、表示部を備えることが好ましい。
本発明の電子機器は、特に、各種の表示機能を有する電子機器へ適用するのが好ましい。
【００２３】
【発明の実施の形態】
本発明における半導体チップには、ベアチップ（個別のチップおよびウェハの双方）および半導体パッケージのいずれのものをも含む。
以下、本発明の半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器の好適な実施形態について説明する。
【００２４】
まず、本発明で用いられる半導体チップおよび配線基板の一例について、図１に基づいて説明する。
図１は、本発明で用いられる半導体チップおよび配線基板の一例を示す断面図である。なお、以下の説明では、図１中の上側を「上」、下側を「下」と言う。
図１に示す半導体チップ１は、基板２と、基板２の一方の面（下面）２１に設けられた複数の端子３とを有している。
【００２５】
基板２は、例えば、Ｓｉ等の半導体材料で構成されている。基板２の厚さ（平均）は、特に限定されないが、通常、０．０５〜１ｍｍ程度とされる。
また、基板２は、単層で構成されたもののみならず、複数の層の積層体で構成されたものでもよい。
この基板２の一方の面２１には、集積回路（図示せず）が形成され、この集積回路の配線パターン２１１の一部に接触するように端子３が配設されている。
【００２６】
配線パターン２１１は、例えば、Ａｌ、Ｃｕ、Ｗ、Ｍｏ、Ｔｉまたはこれらを含む合金等で構成されている。
また、この配線パターン２１１上には、例えば電解メッキ法等により、Ｎｉメッキ、Ａｕメッキ等が施されている。
なお、集積回路は、基板２の他方の面２２に形成されていてもよく、面２１および面２２の双方に形成されていてもよい。また、基板２が複数の層の積層体で構成される場合には、集積回路は、基板２の内部に形成されていてもよい。
【００２７】
端子３は、無電解メッキ法により形成されたものである。無電解メッキ法を用いて端子３を形成することにより、端子３同士の間隔（ピッチ）をより小さく（例えば、５〜３０μｍ程度）なるように設定（設計）することができる。これにより、電子機器の高性能化、小型化に伴って要求される、狭ピッチ化（端子の配設密度の高密度化）に対応することができる。
端子３の構成材料としては、例えば、Ｎｉ、Ａｕ、Ｃｕ、Ｓｎ、Ａｇまたはこれらを含む合金等が挙げられるが、これらの中でも、特に、Ｎｉ、Ａｕ、Ｃｕ、Ｓｎまたはこれらを含む合金であるのが好ましい。これらのものは、導電性に優れ、また、前述したような配線パターン２１１の構成材料との密着性も高い。
【００２８】
端子３は、それぞれ、ほぼ等しい厚さ（高さ）に設定されており、その厚さ（平均）は、特に限定されないが、例えば、５〜３０μｍ程度とされる。また、端子３の横断面積も、特に限定されず、例えば、５×１０−３〜５×１０−２ｍｍ２程度とされる。
このような端子３は、例えば、基板２の面２１上に、フォトリソグラフィー法により、所望のレジストパターンを形成し、このレジストパターンをマスクとして無電解メッキ法を行うことにより形成することができる。
【００２９】
一方、図１に示す配線基板４は、基板５と、基板５の一方の面（上面）５１に設けられた複数の端子６とを有している。
基板５は、例えば、各種ガラス、各種セラミックス、Ｓｉ等の半導体材料、各種樹脂材料、またはこれらを任意に組み合わせたもの等で構成されている。基板５の厚さ（平均）は、特に限定されないが、通常、０．１〜３ｍｍ程度とされる。
【００３０】
また、基板５は、単層で構成されたもののみならず、複数の層の積層体で構成されたものでもよい。
この基板５の一方の面５１には、例えば、Ａｕ、Ｓｎ、Ｃｕ、Ａｇまたはこれらを含む合金等で構成される配線パターン６０が形成されている。そして、この配線パターン（リード）６０の端部が各端子６を構成している。
なお、配線パターン６０は、基板５が複数の層の積層体で構成される場合には、基板５の内部に形成されていてもよい。
【００３１】
次に、本発明の半導体チップの実装方法について説明する。
本発明の半導体チップの実装方法は、半導体チップ１を各種の配線基板４に実装するのに用いることができるが、半導体チップ１の熱膨張係数と異なる熱膨張係数の配線基板４に実装する場合に適用するのが好ましい。
＜第１実施形態＞
まず、本発明の半導体チップの実装方法の第１実施形態について説明する。
【００３２】
図２および図３は、それぞれ、本発明の半導体チップの実装方法の第１実施形態を示す工程図（断面図）である。なお、以下の説明では、図２および図３中の上側を「上」、下側を「下」と言う。
第１実施形態の半導体チップの実装方法は、対応する端子同士の位置決め工程と、対応する端子同士の接合工程と、封止材による封止工程とを有している。以下、各工程について、順次説明する。
【００３３】
［Ａ１］ 対応する端子同士の位置決め工程
本実施形態では、まず、半導体チップ１の端子３の端部（基板２と反対側の端部）に、低融点金属層７を形成（被覆）する（図２（ａ）参照）。
この低融点金属層７は、半導体チップ１の端子３の構成材料より融点の低い材料で構成されており、次工程［Ａ２］において半導体チップ１および／または配線基板４が加熱された場合、比較的低温で溶融する。
【００３４】
低融点金属層７の形成方法としては、特に限定されないが、例えば、ディッピング法、印刷法、電解メッキ、浸漬メッキ、無電解メッキ等の湿式メッキ法、熱ＣＶＤ、プラズマＣＶＤ、レーザーＣＶＤ等の化学蒸着法（ＣＶＤ）、真空蒸着、スパッタリング、イオンプレーティング等の乾式メッキ法、溶射、金属箔の接合等が挙げられるが、これらの中でも、特に、ディッピング法または印刷法が好ましい。かかる方法によれば、低融点金属層７を容易かつ確実に形成することができる。なお、図２（ａ）には、印刷法を用いる場合について示した。
【００３５】
ディッピング法を用いる場合、低融点金属層７は、例えば、溶融状態の低融点金属層７の構成材料中に、端子３の端部を浸漬させることにより形成することができる。
また、印刷法を用いる場合、低融点金属層７は、例えば、図２（ａ）に示すように、端子３の横断面形状に対応した貫通孔を有するマスクＭを用いて、スキージＳで溶融状態の低融点金属層７の構成材料を掃くことにより、貫通孔を介して端子３の端面（図２（ａ）中、上面）に供給して形成することができる。
なお、このマスクＭには、端子３を無電解メッキ法により形成する際のレジストパターンを用いることもできる。
【００３６】
次に、配線基板４に半導体チップ１を積層して、半導体チップ１の端子３と、これに対応する配線基板４の端子６とを、低融点金属層７を介して接触するよう位置決めする（図２（ｂ）参照）。
なお、本実施形態では、半導体チップ１の端子３の端部に低融点金属層７を設ける場合を代表して説明したが、低融点金属層７は、例えば、配線基板４の端子６上（図２中、上面）に設けるようにしてもよく、また、半導体チップ１を配線基板４に積層した際に、シート状（薄片状）の低融点金属層７を端子３と端子６とで挟持するような構成としてもよい。
【００３７】
なお、低融点金属層７の取り扱いや形成が容易であるという点で、低融点金属層７は、半導体チップ１の端子３の端部に設けるのが好ましい。この場合、低融点金属層７は、予め半導体チップ１に設けられて、すなわち、端子３に接合されていてもよい。
また、半導体チップ１の端子３に、予め低融点金属層７を接合しておく場合、端子３と低融点金属層７との間には、任意の目的（例えば、端子３と低融点金属層７との密着性の向上等）の層を、１層または２層以上を設けるようにしてもよい。
【００３８】
［Ａ２］ 対応する端子同士の接合工程
次に、前記工程［Ａ１］で得られた半導体チップ１と配線基板４との一方または双方を加熱して低融点金属層７を溶融し、固化（硬化）する。これにより、半導体チップ１の端子３と対応する配線基板４の端子６とを接合する（図２（ｃ）参照）。
前述したように、低融点金属層７は、比較的低温で溶融するため、本工程［Ａ２］における加熱の温度（加熱温度）を低く設定することができる。
【００３９】
ここで、仮に、低融点金属層７を設けない（用いない）場合、端子３と端子６との接合に際し、加熱温度には、端子３および端子６の一方または双方が溶融（または軟化）する程度（例えば、３００〜５００℃程度）の温度が必要とされる。このような高温に曝されると、半導体チップ１と配線基板４とは、それらの熱膨張係数の違いにより、互いに、面方向および厚さ方向へ膨張する程度が大きく異なってくる。これにより、端子３と対応する端子６との間に位置ズレが生じる。その結果、端子３と端子６とを確実に接合することができず、半導体チップ１と配線基板４との接合信頼性（接続信頼性）が低下する。
【００４０】
これに対し、本発明では、低融点金属層７を設ける（用いる）ことにより、端子３と端子６との接合に際し、加熱温度を低くすることができるので、半導体チップ１および配線基板４の面方向および厚さ方向への膨張を、それぞれ、小さくすることができ、その結果、端子３と対応する端子６との位置ズレを防止することができる。これにより、端子３と端子６とを確実に接合することができ、半導体チップ１と配線基板４との優れた接合信頼性（接続信頼性）が得られる。
このようなことから、低融点金属層７の構成材料は、できるだけ低温で溶融するものが好ましく、具体的には、ろう材を主材料とするものが好ましい。ろう材は、比較的低温で溶融するとともに、導電性に優れ、また、入手も容易である。
【００４１】
また、ろう材としては、例えば、半田、銀ろう、銅ろう、燐銅ろう、黄銅ろう、アルミろう、ニッケルろう等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。これらの中でも、ろう材としては、特に、半田が好適である。半田は、その融点が特に低いので、低融点金属層７を半田を主材料として構成することにより、前述したような効果がより向上する。
【００４２】
本工程［Ａ２］は、例えば、ボンディングツールによる加熱・加圧、リフロー（熱風、赤外線等）による加熱等により行うことができる。
なお、リフローを用いる場合は、もちろんのこと、ボンディングツールを用いる場合においても、本発明では、比較的低温で溶融する低融点金属層７を溶融して、端子３と端子６とを接合するため、加圧の圧力を極めて小さくするか、加圧を省略することもできる。このため、溶融状態の低融点金属層７の構成材料が面方向へはみ出すのが防止され、隣接する端子同士のリークをより確実に防止することができるという利点もある。
加熱の条件は、特に限定されないが、例えば、加熱の温度が１５０〜３００℃程度、好ましくは２００〜２６０℃程度とされ、加熱の時間が、例えば、１〜３０分程度、好ましくは３〜１０分程度とされる。
【００４３】
また、本工程［Ａ２］は、必要に応じて、例えば、高周波、超音波等を付与しつつ行うようにしてもよい。
本工程［Ａ２］により、半導体チップ１の各端子３と、対応する配線基板４の端子６とが接合される。なお、この状態では、半導体チップ１と配線基板４との間には、間隙１０が形成されている。
【００４４】
ここで、配線基板４の基板５が各種樹脂材料で構成されたもの、すなわち、樹脂製の基板（基材）５に配線パターン６０が設けられた可撓性配線基板（プレキシブル配線基板）である場合には、特に、配線基板４の熱膨張係数は、半導体チップ１のそれと大きく異なるため、端子３と端子６との接合に際し、加熱温度が高温になるのを避けたいが、本発明を用いることにより、高温での加熱を回避することができ、端子３と端子６との位置ズレを防止して、これらのより確実な接合が可能となる。
このようなことから、本発明は、半導体チップ１を可撓性配線基板へ実装する際に、特に有効である。
【００４５】
［Ａ３］ 封止材による封止工程
次に、半導体チップ１と配線基板４との間に形成された間隙１０に、その縁部からノズルＮを用いて封止材８を供給（充填）する（図３（ｄ）参照）。供給された封止材８は、毛細管現象により間隙１０のほぼ全域に展開され、間隙１０が封止される。
この封止材８は、例えば、間隙１０への水分（湿気）の侵入防止、半導体チップ１と配線基板４との密着性の向上、半導体チップ１および配線基板４の保護等を目的として供給されるものである。
【００４６】
封止材８としては、例えば、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂、ケトン樹脂等の熱硬化性樹脂の前駆体（未硬化または半硬化の熱硬化性樹脂）を主材料とするものが好適に使用される。熱硬化性樹脂の前駆体を主としてなる封止材８は、前述したような目的への使用に適している。
また、封止材８中には、カップリング剤、着色剤、難燃剤、低応力成分、離型剤、酸化防止剤、無機フィラー等の各種添加剤を配合（混合）するようにしてもよい。
【００４７】
次に、必要に応じて、間隙１０に充填された封止材８を硬化させる。熱硬化性樹脂の前駆体を主としてなる封止材８を用いる場合は、加熱するようにすればよい。この場合、加熱の温度は、熱硬化性樹脂の種類により設定され、特に限定されないが、例えば、１００〜２００℃程度とされる。
なお、封止材８は、間隙１０に充填（供給）するのみでなく、半導体チップ１全体を覆うように供給して、その全体を封止してもよい。
以上のような工程を経て、本発明の半導体実装基板１００が得られる（図３（ｅ）参照）。
【００４８】
＜第２実施形態＞
次に、本発明の半導体チップの実装方法の第２実施形態について説明する。
図４は、本発明の半導体チップの実装方法の第２実施形態を示す工程図（断面図）である。なお、以下の説明では、図４中の上側を「上」、下側を「下」と言う。
【００４９】
以下、第２実施形態の半導体チップの実装方法について説明するが、前記第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第２実施形態の半導体チップの実装方法は、前記工程［Ａ１］において充填物９を介在させて半導体チップ１と配線基板４とを積層する点、および、前記工程［Ａ３］が省略される点以外は、前記第１実施形態と同様である。
【００５０】
［Ｂ１］ 対応する端子同士の位置決め工程
本実施形態では、配線基板４に半導体チップ１を積層する前に、まず、配線基板４の上面（基板５の一方の面５１）に、粘着性または接着性を有する充填物９を供給する（図示せず）。
次に、配線基板４に半導体チップ１を、充填物９を介在させるように積層するとともに、半導体チップ１の端子３と、これに対応する配線基板４の端子６とを、低融点金属層７を介して接触するよう位置決めする（図４（ｂ）参照）。
【００５１】
粘着性または接着性を有する充填物９の存在により、端子３と端子６との位置決めをより容易かつ確実に行うことができるとともに、位置決めした後においては、半導体チップ１と配線基板４とのズレを防止して、端子３と端子６とがズレるのを確実に防止することができる。
この充填物９は、ペースト状をなすもの、シート状をなすもの等のいかなるものを用いてもよい。ペースト状の充填物９を用いる場合、充填物９は、例えば、テーブル（基台）上に均一に塗布された充填物９に、配線基板４の上面を接触させる方法や、ディスペンサーにより配線基板４の上面に塗布する方法等により供給することができる。また、これらの方法は、併用することもできる。
なお、充填物９は、半導体チップ１の下面（基板２の一方の面２１）に供給するようにしてもよく、配線基板４の上面および半導体チップ１の下面の双方に供給するようにしてもよい。
【００５２】
充填物９としては、比較的高い粘度を有するものであれば、種々のものが使用可能であるが、例えば、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂、ケトン樹脂等の熱硬化性樹脂の前駆体（未硬化または半硬化の熱硬化瀬樹脂）を主材料とするものが好適に使用される。
熱硬化性樹脂の前駆体を主材料とする充填物９を用いることにより、次工程［Ｂ２］の端子３と端子６とを接合する際の加熱により、充填物９が熱硬化して、半導体チップ１と配線基板４との間に形成される間隙１０が封止される。このため、本実施形態では、前述したような工程［Ａ３］を省略することができる。
【００５３】
［Ｂ２］ 対応する端子同士の接合工程
次に、前記工程［Ａ２］と同様の工程を行う。これにより、対応する端子同士を接合するとともに、充填物９を硬化させる。
以上のような工程を経て、本発明の半導体実装基板１００’が得られる（図４（ｃ）参照）。
このような第２実施形態の半導体チップの実装方法によっても、前記第１実施形態と同様の作用・効果が得られる。
【００５４】
＜第３実施形態＞
次に、本発明の半導体チップの実装方法の第３実施形態について説明する。
図５は、本発明の半導体チップの実装方法の第３実施形態を示す工程図（断面図）である。なお、以下の説明では、図５中の上側を「上」、下側を「下」と言う。
【００５５】
以下、第３実施形態の半導体チップの実装方法について説明するが、前記第１および第２実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第３実施形態の半導体チップの実装方法は、前記工程［Ｂ１］で用いる充填物９の構成と異なる構成の充填物９’を用いる点以外は、前記第２実施形態と同様である。
【００５６】
［Ｃ１］ 対応する端子同士の位置決め工程
本実施形態では、充填物として導電性粒子９１を含む充填物９’（異方性導電性ペースト、異方性導電性膜）を用いる。
これにより、半導体チップ１の端子３と、これに対応する配線基板４の端子６とを位置決めすると、低融点金属層７と配線基板４の端子６との間に、導電性粒子９１が介在するようになる（図５（ｂ）参照）。
【００５７】
このような導電性粒子９１を含む充填物９’を用いることにより、例えば、半導体チップ１の端子３や配線基板４の端子６に、高さのバラツキがある場合等でも、半導体チップ１を配線基板４に積層した際に、このバラツキに起因して生じる端子３と対応する端子６との隙間（ギャップ）を導電性粒子９１により補うことができ、その結果、各端子３と対応する端子６とを確実に接触させることができるという利点がある。
この導電性粒子９１としては、例えば、Ｎｉ、Ｓｎ、Ａｇ、Ａｕまたはこれらを含む合金等の各種金属材料で構成される粒子、各種樹脂材料で構成された粒子の表面を前記の金属材料で被覆したもの等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
【００５８】
［Ｃ２］ 対応する端子同士の接合工程
次に、前記工程［Ｂ２］と同様の工程を行う。
以上のような工程を経て、本発明の半導体実装基板１００’’が得られる（図５（ｃ）参照）。
このような第３実施形態の半導体チップの実装方法によっても、前記第１および第２実施形態と同様の作用・効果が得られる。
【００５９】
次に、上述のような半導体実装基板１００（または１００’、１００’’）を備える電子デバイス、すなわち、本発明の電子デバイスについて説明する。
以下では、本発明の電子デバイスを表示装置に適用した場合を一例に説明する。
【００６０】
図６は、本発明の電子デバイスを表示装置に適用した場合の実施形態を示す断面図である。なお、以下の説明では、図６中の上側を「上」、下側を「下」と言う。
図６に示す表示装置（電気光学装置）３００は、透過型の液晶表示装置であり、表示パネル（表示部）２００と、本発明の半導体実装基板１００（または１００’、１００’’）と、図示しないバックライトとを有している。
【００６１】
表示パネル２００は、枠状のシール材２３０を介して貼りあわされた第１パネル基板２２０と、第１パネル基板２２０に対向する第２パネル基板２４０と、これらで囲まれる空間に封入された液晶を含む液晶層２７０とを有している。
第１パネル基板２２０および第２パネル基板２４０は、それぞれ、例えば、ガラス基板で構成されている。これらのパネル基板２２０、２４０の液晶層２７０側の面には、それぞれ、例えばＩＴＯ等で構成される透明電極２１０、２５０が設けられている。これらの透明電極２１０、２５０を介して、液晶層２７０に電圧が印加される。
【００６２】
また、第１パネル基板２２０の下面および第２パネル基板２４０の上面（いずれも液晶層２７０と反対側の面）には、それぞれ、偏光板２６０、２８０が設けられている。
また、第１パネル基板２２０は、第２パネル基板２４０から張り出した部分（張出領域２０１）を有している。この張出領域２０１にまで、各透明電極２１０、２５０が延在して設けられている。
【００６３】
半導体実装基板（可撓性回路基板）１００は、配線基板４と、この配線基板４に実装された半導体チップ１とを有している。
配線基板４は、可撓性を有する基板５の一方の面（図６中、上面）５１に配線パターン（リード）６０が形成され、その一端部（図６中、左側）において、配線パターン６０が下方を向くように長手方向の途中で折り曲げられている。
そして、この一端部において、配線パターン６０と張出領域２０１に延在する各透明電極２１０、２５０の端部とが、導電性粒子４１０を含む異方性導電性材料（異方性導電性ペースト、異方性導電性膜）４００を介して接続されている。
【００６４】
また、配線パターン６０の面方向の中央部には、配線パターン６０の端部により端子６が形成されており、この端子６に半導体チップ１の端子３が接合（接続）されている。
これにより、各透明電極２１０、２５０と半導体チップ１との電気的導通が得られている。
半導体チップ１は、表示パネル２００の駆動用ＩＣとして設けられており、各透明電極２１０、２５０への電圧の印加量、印加パターン等を制御する。この半導体チップ１の駆動制御により、表示パネル２００では、所望の情報（静止画および動画の双方を含む画像）が表示される。
【００６５】
なお、本発明の電子デバイスは、図示の表示装置３００への適用に限定されず、例えば、有機または無機ＥＬ表示装置、電気泳動表示装置等の他の表示装置、インクジェット記録ヘッド等の液滴吐出用ヘッド等に適用することもできる。
そして、このような電子デバイスを備える本発明の電子機器は、各種の電子機器に適用することができる。
【００６６】
以下、本発明の電子機器について、図７〜図９に示す実施形態に基づき、詳細に説明する。
図７は、本発明の電子機器を適用したモバイル型（またはノート型）のパーソナルコンピュータの構成を示す斜視図である。
この図において、パーソナルコンピュータ１１００は、キーボード１１０２を備えた本体部１１０４と、表示ユニット１１０６とにより構成され、表示ユニット１１０６は、本体部１１０４に対しヒンジ構造部を介して回動可能に支持されている。
このパーソナルコンピュータ１１００は、表示ユニット１１０６が前述の表示装置３００を備えており、表示パネル（表示部）２００の表示面が表示ユニット１１０６の前面に向くよう配置されている。
【００６７】
図８は、本発明の電子機器を適用した携帯電話機（ＰＨＳも含む）の構成を示す斜視図である。
この図において、携帯電話機１２００は、複数の操作ボタン１２０２、受話口１２０４および送話口１２０６とともに、前述の表示装置３００を備えている。表示装置３００の表示パネル（表示部）２００は、操作ボタン１２０２と受話口１２０４との間において、その表示面が携帯電話機１２００の前面に向くよう配置されている。
【００６８】
図９は、本発明の電子機器を適用したディジタルスチルカメラの構成を示す斜視図である。なお、この図には、外部機器との接続についても簡易的に示されている。
ここで、通常のカメラは、被写体の光像により銀塩写真フィルムを感光するのに対し、ディジタルスチルカメラ１３００は、被写体の光像をＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）などの撮像素子により光電変換して撮像信号（画像信号）を生成する。
【００６９】
ディジタルスチルカメラ１３００におけるケース（ボディー）１３０２の背面には、前述の表示装置３００の表示パネル（表示部）２００が設けられ、ＣＣＤによる撮像信号に基づいて表示を行う構成になっており、表示パネル２００は、被写体を電子画像として表示するファインダとして機能する。
また、ケース１３０２の正面側（図９においては裏面側）には、光学レンズ（撮像光学系）やＣＣＤなどを含む受光ユニット１３０４が設けられている。
撮影者が表示パネル２００に表示された被写体像を確認し、シャッタボタン１３０６を押下すると、その時点におけるＣＣＤの撮像信号が、メモリ１３０８に転送・格納される。
【００７０】
また、このディジタルスチルカメラ１３００においては、ケース１３０２の側面に、ビデオ信号出力端子１３１２と、データ通信用の入出力端子１３１４とが設けられている。そして、図９に示されるように、ビデオ信号出力端子１３１２にはテレビモニタ１４３０が、デ−タ通信用の入出力端子１３１４にはパーソナルコンピュータ１４４０が、それぞれ必要に応じて接続される。さらに、所定の操作により、メモリ１３０８に格納された撮像信号が、テレビモニタ１４３０や、パーソナルコンピュータ１４４０に出力される構成になっている。
【００７１】
なお、本発明の電子機器は、図７のパーソナルコンピュータ（モバイル型パーソナルコンピュータ）、図８の携帯電話、図９のディジタルスチルカメラの他にも、例えば、インクジェット式吐出装置（例えばインクジェットプリンタ）、ラップトップ型パーソナルコンピュータ、テレビ、ビデオカメラ、ビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ワードプロセッサ、ワークステーション、テレビ電話、防犯用テレビモニタ、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレータ等に適用することができる。
【００７２】
以上、本発明の半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器について、図示の実施形態に基づいて説明したが、本発明は、これらに限定されるものではない。
例えば、本発明の半導体チップの実装方法では、必要に応じて、任意の目的の工程を追加することもできる。
また、本発明の半導体チップの実装方法は、複数の半導体チップを積層するのに用いてもよい。
また、本発明において実装される半導体チップは、予め複数の半導体チップを積層した積層体であってもよい。
【図面の簡単な説明】
【図１】本発明で用いられる半導体チップおよび配線基板の一例を示す断面図である。
【図２】本発明の半導体チップの実装方法の第１実施形態を示す工程図（断面図）である。
【図３】本発明の半導体チップの実装方法の第１実施形態を示す工程図（断面図）である。
【図４】本発明の半導体チップの実装方法の第２実施形態を示す工程図（断面図）である。
【図５】本発明の半導体チップの実装方法の第３実施形態を示す工程図（断面図）である。
【図６】本発明の電子デバイスを表示装置に適用した場合の実施形態を示す断面図である。
【図７】本発明の電子デバイスを備える電子機器（ノート型パーソナルコンピュータ）である。
【図８】本発明の電子デバイスを備える電子機器（携帯電話）である。
【図９】本発明の電子デバイスを備える電子機器（ディジタルスチルカメラ）である。
【符号の説明】
１‥‥半導体チップ ２‥‥基板 ２１、２２‥‥面 ２１１‥‥配線パターン ３‥‥端子 ４‥‥配線基板 ５‥‥基板 ５１‥‥面 ６‥‥端子 ６０‥‥配線パターン ７‥‥低融点金属層 ８‥‥封止材 ９、９’‥‥充填物 ９１‥‥導電性粒子 １０‥‥間隙 １００、１００’、１００’’‥‥半導体実装基板 ２００‥‥表示パネル ２０１‥‥張出領域 ２１０‥‥透明電極 ２２０‥‥第１パネル基板 ２３０‥‥シール材 ２４０‥‥第２パネル基板 ２５０‥‥透明電極 ２６０、２８０‥‥偏光板 ２７０‥‥液晶層 ３００‥‥表示装置 ４００‥‥異方性導電性材料 ４１０‥‥導電性粒子 １１００‥‥パーソナルコンピュータ １１０２‥‥キーボード １１０４‥‥本体部 １１０６‥‥表示ユニット １２００‥‥携帯電話機 １２０２‥‥操作ボタン １２０４‥‥受話口 １２０６‥‥送話口 １３００‥‥ディジタルスチルカメラ １３０２‥‥ケース（ボディー） １３０４‥‥受光ユニット １３０６‥‥シャッタボタン １３０８‥‥メモリ １３１２‥‥ビデオ信号出力端子 １３１４‥‥データ通信用の入出力端子 １４３０‥‥テレビモニタ １４４０‥‥パーソナルコンピュータ Ｍ‥‥マスク Ｓ‥‥スキージ Ｎ‥‥ノズル
【発明の属する技術分野】
本発明は、半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器に関するものである。
【０００２】
【従来の技術】
半導体チップをテープ基板（可撓性配線基板）に実装する技術として、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）実装技術がある（例えば、特許文献１参照。）。
このＣＯＦ実装技術を用いて、半導体チップをテープ基板に実装する際には、半導体チップの端子と、対応する配線基板の端子とを位置決めして、この状態で、加熱・加圧を行うことにより、対応する端子同士を、例えば溶融して合金化して接合している。
【０００３】
ところが、従来の方法では、端子同士を合金化して接合することから、この接合の際に行われる加熱・加圧を、高温かつ高荷重で行う必要がある。この際、半導体チップとテープ基板とは、それぞれ高温での加熱により膨張するが、それらの熱膨張係数の違いにより、対応する端子同士にズレが生じ、確実な接合を行うことができないという問題があった。
【０００４】
また、近年、電子機器の高性能化、小型化に伴って、半導体チップに設けられる端子同士の間隔（ピッチ）は、ますます狭くなっている（狭ピッチ化している）。このような状況下、前述のような高温かつ高荷重による加熱・加圧を用いた場合、隣接する端子同士のリークの発生率が高くなる可能性が危惧される。
また、特許文献１に記載の半導体チップの端子は、電解メッキ法により形成されたものであるが、このような電解メッキ法で端子を形成する場合、その製造工程を考慮すると、端子同士の間隔をさらに狭いピッチとすることが困難であると考えられる。
【０００５】
【特許文献１】
特開２００２−２９９３６３号公報
【０００６】
【発明が解決しようとする課題】
本発明の目的は、低温での接合が可能な半導体チップの実装方法、半導体実装基板、信頼性の高い電子デバイス、および、かかる電子デバイスを備える電子機器を提供することにある。
【０００７】
【課題を解決するための手段】
このような目的は、下記の本発明により達成される。
本発明の半導体チップの実装方法は、無電解メッキ法により形成された端子を有する半導体チップを、前記半導体チップの熱膨張係数と異なる熱膨張係数の配線基板に実装する半導体チップの実装方法であって、
前記半導体チップの端子と、これに対応する前記配線基板の端子とを、前記半導体チップの端子の構成材料より融点の低い材料で構成された低融点金属層を介して接触するよう位置決めする工程と、
加熱により、前記低融点金属層を溶融して、対応する前記端子同士を接合する工程と、
少なくとも前記半導体チップと前記配線基板との間に形成される間隙を、封止材により封止する工程とを有することを特徴とする。
これにより、低温での半導体チップと配線基板との接合が可能となる。
【０００８】
本発明の半導体チップの実装方法では、前記封止材は、未硬化または半硬化の熱硬化性樹脂を主としてなるものであることが好ましい。
未硬化または半硬化の熱硬化性樹脂（熱硬化性樹脂の前駆体）を主としてなる封止材は、封止材の種々の使用目的に適している。
【０００９】
本発明の半導体チップの実装方法は、無電解メッキ法により形成された端子を有する半導体チップを、前記半導体チップの熱膨張係数と異なる熱膨張係数の配線基板に実装する半導体チップの実装方法であって、
前記半導体チップと前記配線基板との間に、粘着性または接着性を有する充填物を介在させて、これらを積層するとともに、前記半導体チップの端子と、これに対応する前記配線基板の端子とを、前記半導体チップの端子の構成材料より融点の低い材料で構成された低融点金属層を介して接触するよう位置決めする工程と、
加熱により、前記低融点金属層を溶融して、対応する前記端子同士を接合するとともに、前記充填物を硬化させる工程とを有することを特徴とする。
これにより、低温での半導体チップと配線基板との接合が可能となる。
【００１０】
本発明の半導体チップの実装方法では、前記充填物は、ペースト状またはシート状をなすものであることが好ましい。
充填物は、各種の形態のものが使用可能である。
【００１１】
本発明の半導体チップの実装方法では、前記充填物は、未硬化または半硬化の熱硬化性樹脂を主としてなるものであることが好ましい。
未硬化または半硬化の熱硬化性樹脂（熱硬化性樹脂の前駆体）を主材料とする充填物を用いることにより、実装工程の簡略化を図ることができる。
【００１２】
本発明の半導体チップの実装方法では、前記充填物は、導電性粒子を含むものであることが好ましい。
導電性粒子を含む充填物を用いることにより、各端子と対応する端子とを確実に接触させることができる。
【００１３】
本発明の半導体チップの実装方法では、前記低融点金属層は、主としてろう材で構成されていることが好ましい。
ろう材は、比較的低温で溶融するとともに、導電性に優れ、入手も容易である。
【００１４】
本発明の半導体チップの実装方法では、前記ろう材は、半田であることが好ましい。
半田は、その融点が特に低いので、低融点金属層を半田を主材料として構成することにより、前述したような効果がより向上する。
【００１５】
本発明の半導体チップの実装方法では、前記低融点金属層は、前記半導体チップの端子に設けられていることが好ましい。
これにより、低融点金属層の取り扱いや形成が容易となる。
【００１６】
本発明の半導体チップの実装方法では、前記低融点金属層は、ディッピング法または印刷法により形成されることが好ましい。
かかる方法によれば、低融点金属層を容易かつ確実に形成することができる。
【００１７】
本発明の半導体チップの実装方法では、前記半導体チップの端子は、Ｎｉ、Ａｕ、Ｃｕ、Ｓｎまたはこれらを含む合金で構成されていることが好ましい。
これらのものは、導電性に優れ、また、半導体チップの配線パターンの構成材料との密着性も高い。
【００１８】
本発明の半導体チップの実装方法では、前記配線基板は、樹脂製の基材に配線パターンが設けられた可撓性配線基板であることが好ましい。
本発明は、半導体チップを可撓性配線基板へ実装する際に、特に有効である。
【００１９】
本発明の半導体実装基板は、本発明の半導体チップの実装方法により、配線基板に半導体チップが実装されてなることを特徴とする。
これにより、信頼性の高い半導体実装基板が得られる。
【００２０】
本発明の電子デバイスは、本発明の半導体実装基板を備えることを特徴とする。
これにより、信頼性の高い電子デバイスが得られる。
【００２１】
本発明の電子機器は、本発明の電子デバイスを備えることを特徴とする。
これにより、信頼性の高い電子機器が得られる。
【００２２】
本発明の電子機器では、表示部を備えることが好ましい。
本発明の電子機器は、特に、各種の表示機能を有する電子機器へ適用するのが好ましい。
【００２３】
【発明の実施の形態】
本発明における半導体チップには、ベアチップ（個別のチップおよびウェハの双方）および半導体パッケージのいずれのものをも含む。
以下、本発明の半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器の好適な実施形態について説明する。
【００２４】
まず、本発明で用いられる半導体チップおよび配線基板の一例について、図１に基づいて説明する。
図１は、本発明で用いられる半導体チップおよび配線基板の一例を示す断面図である。なお、以下の説明では、図１中の上側を「上」、下側を「下」と言う。
図１に示す半導体チップ１は、基板２と、基板２の一方の面（下面）２１に設けられた複数の端子３とを有している。
【００２５】
基板２は、例えば、Ｓｉ等の半導体材料で構成されている。基板２の厚さ（平均）は、特に限定されないが、通常、０．０５〜１ｍｍ程度とされる。
また、基板２は、単層で構成されたもののみならず、複数の層の積層体で構成されたものでもよい。
この基板２の一方の面２１には、集積回路（図示せず）が形成され、この集積回路の配線パターン２１１の一部に接触するように端子３が配設されている。
【００２６】
配線パターン２１１は、例えば、Ａｌ、Ｃｕ、Ｗ、Ｍｏ、Ｔｉまたはこれらを含む合金等で構成されている。
また、この配線パターン２１１上には、例えば電解メッキ法等により、Ｎｉメッキ、Ａｕメッキ等が施されている。
なお、集積回路は、基板２の他方の面２２に形成されていてもよく、面２１および面２２の双方に形成されていてもよい。また、基板２が複数の層の積層体で構成される場合には、集積回路は、基板２の内部に形成されていてもよい。
【００２７】
端子３は、無電解メッキ法により形成されたものである。無電解メッキ法を用いて端子３を形成することにより、端子３同士の間隔（ピッチ）をより小さく（例えば、５〜３０μｍ程度）なるように設定（設計）することができる。これにより、電子機器の高性能化、小型化に伴って要求される、狭ピッチ化（端子の配設密度の高密度化）に対応することができる。
端子３の構成材料としては、例えば、Ｎｉ、Ａｕ、Ｃｕ、Ｓｎ、Ａｇまたはこれらを含む合金等が挙げられるが、これらの中でも、特に、Ｎｉ、Ａｕ、Ｃｕ、Ｓｎまたはこれらを含む合金であるのが好ましい。これらのものは、導電性に優れ、また、前述したような配線パターン２１１の構成材料との密着性も高い。
【００２８】
端子３は、それぞれ、ほぼ等しい厚さ（高さ）に設定されており、その厚さ（平均）は、特に限定されないが、例えば、５〜３０μｍ程度とされる。また、端子３の横断面積も、特に限定されず、例えば、５×１０−３〜５×１０−２ｍｍ２程度とされる。
このような端子３は、例えば、基板２の面２１上に、フォトリソグラフィー法により、所望のレジストパターンを形成し、このレジストパターンをマスクとして無電解メッキ法を行うことにより形成することができる。
【００２９】
一方、図１に示す配線基板４は、基板５と、基板５の一方の面（上面）５１に設けられた複数の端子６とを有している。
基板５は、例えば、各種ガラス、各種セラミックス、Ｓｉ等の半導体材料、各種樹脂材料、またはこれらを任意に組み合わせたもの等で構成されている。基板５の厚さ（平均）は、特に限定されないが、通常、０．１〜３ｍｍ程度とされる。
【００３０】
また、基板５は、単層で構成されたもののみならず、複数の層の積層体で構成されたものでもよい。
この基板５の一方の面５１には、例えば、Ａｕ、Ｓｎ、Ｃｕ、Ａｇまたはこれらを含む合金等で構成される配線パターン６０が形成されている。そして、この配線パターン（リード）６０の端部が各端子６を構成している。
なお、配線パターン６０は、基板５が複数の層の積層体で構成される場合には、基板５の内部に形成されていてもよい。
【００３１】
次に、本発明の半導体チップの実装方法について説明する。
本発明の半導体チップの実装方法は、半導体チップ１を各種の配線基板４に実装するのに用いることができるが、半導体チップ１の熱膨張係数と異なる熱膨張係数の配線基板４に実装する場合に適用するのが好ましい。
＜第１実施形態＞
まず、本発明の半導体チップの実装方法の第１実施形態について説明する。
【００３２】
図２および図３は、それぞれ、本発明の半導体チップの実装方法の第１実施形態を示す工程図（断面図）である。なお、以下の説明では、図２および図３中の上側を「上」、下側を「下」と言う。
第１実施形態の半導体チップの実装方法は、対応する端子同士の位置決め工程と、対応する端子同士の接合工程と、封止材による封止工程とを有している。以下、各工程について、順次説明する。
【００３３】
［Ａ１］ 対応する端子同士の位置決め工程
本実施形態では、まず、半導体チップ１の端子３の端部（基板２と反対側の端部）に、低融点金属層７を形成（被覆）する（図２（ａ）参照）。
この低融点金属層７は、半導体チップ１の端子３の構成材料より融点の低い材料で構成されており、次工程［Ａ２］において半導体チップ１および／または配線基板４が加熱された場合、比較的低温で溶融する。
【００３４】
低融点金属層７の形成方法としては、特に限定されないが、例えば、ディッピング法、印刷法、電解メッキ、浸漬メッキ、無電解メッキ等の湿式メッキ法、熱ＣＶＤ、プラズマＣＶＤ、レーザーＣＶＤ等の化学蒸着法（ＣＶＤ）、真空蒸着、スパッタリング、イオンプレーティング等の乾式メッキ法、溶射、金属箔の接合等が挙げられるが、これらの中でも、特に、ディッピング法または印刷法が好ましい。かかる方法によれば、低融点金属層７を容易かつ確実に形成することができる。なお、図２（ａ）には、印刷法を用いる場合について示した。
【００３５】
ディッピング法を用いる場合、低融点金属層７は、例えば、溶融状態の低融点金属層７の構成材料中に、端子３の端部を浸漬させることにより形成することができる。
また、印刷法を用いる場合、低融点金属層７は、例えば、図２（ａ）に示すように、端子３の横断面形状に対応した貫通孔を有するマスクＭを用いて、スキージＳで溶融状態の低融点金属層７の構成材料を掃くことにより、貫通孔を介して端子３の端面（図２（ａ）中、上面）に供給して形成することができる。
なお、このマスクＭには、端子３を無電解メッキ法により形成する際のレジストパターンを用いることもできる。
【００３６】
次に、配線基板４に半導体チップ１を積層して、半導体チップ１の端子３と、これに対応する配線基板４の端子６とを、低融点金属層７を介して接触するよう位置決めする（図２（ｂ）参照）。
なお、本実施形態では、半導体チップ１の端子３の端部に低融点金属層７を設ける場合を代表して説明したが、低融点金属層７は、例えば、配線基板４の端子６上（図２中、上面）に設けるようにしてもよく、また、半導体チップ１を配線基板４に積層した際に、シート状（薄片状）の低融点金属層７を端子３と端子６とで挟持するような構成としてもよい。
【００３７】
なお、低融点金属層７の取り扱いや形成が容易であるという点で、低融点金属層７は、半導体チップ１の端子３の端部に設けるのが好ましい。この場合、低融点金属層７は、予め半導体チップ１に設けられて、すなわち、端子３に接合されていてもよい。
また、半導体チップ１の端子３に、予め低融点金属層７を接合しておく場合、端子３と低融点金属層７との間には、任意の目的（例えば、端子３と低融点金属層７との密着性の向上等）の層を、１層または２層以上を設けるようにしてもよい。
【００３８】
［Ａ２］ 対応する端子同士の接合工程
次に、前記工程［Ａ１］で得られた半導体チップ１と配線基板４との一方または双方を加熱して低融点金属層７を溶融し、固化（硬化）する。これにより、半導体チップ１の端子３と対応する配線基板４の端子６とを接合する（図２（ｃ）参照）。
前述したように、低融点金属層７は、比較的低温で溶融するため、本工程［Ａ２］における加熱の温度（加熱温度）を低く設定することができる。
【００３９】
ここで、仮に、低融点金属層７を設けない（用いない）場合、端子３と端子６との接合に際し、加熱温度には、端子３および端子６の一方または双方が溶融（または軟化）する程度（例えば、３００〜５００℃程度）の温度が必要とされる。このような高温に曝されると、半導体チップ１と配線基板４とは、それらの熱膨張係数の違いにより、互いに、面方向および厚さ方向へ膨張する程度が大きく異なってくる。これにより、端子３と対応する端子６との間に位置ズレが生じる。その結果、端子３と端子６とを確実に接合することができず、半導体チップ１と配線基板４との接合信頼性（接続信頼性）が低下する。
【００４０】
これに対し、本発明では、低融点金属層７を設ける（用いる）ことにより、端子３と端子６との接合に際し、加熱温度を低くすることができるので、半導体チップ１および配線基板４の面方向および厚さ方向への膨張を、それぞれ、小さくすることができ、その結果、端子３と対応する端子６との位置ズレを防止することができる。これにより、端子３と端子６とを確実に接合することができ、半導体チップ１と配線基板４との優れた接合信頼性（接続信頼性）が得られる。
このようなことから、低融点金属層７の構成材料は、できるだけ低温で溶融するものが好ましく、具体的には、ろう材を主材料とするものが好ましい。ろう材は、比較的低温で溶融するとともに、導電性に優れ、また、入手も容易である。
【００４１】
また、ろう材としては、例えば、半田、銀ろう、銅ろう、燐銅ろう、黄銅ろう、アルミろう、ニッケルろう等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。これらの中でも、ろう材としては、特に、半田が好適である。半田は、その融点が特に低いので、低融点金属層７を半田を主材料として構成することにより、前述したような効果がより向上する。
【００４２】
本工程［Ａ２］は、例えば、ボンディングツールによる加熱・加圧、リフロー（熱風、赤外線等）による加熱等により行うことができる。
なお、リフローを用いる場合は、もちろんのこと、ボンディングツールを用いる場合においても、本発明では、比較的低温で溶融する低融点金属層７を溶融して、端子３と端子６とを接合するため、加圧の圧力を極めて小さくするか、加圧を省略することもできる。このため、溶融状態の低融点金属層７の構成材料が面方向へはみ出すのが防止され、隣接する端子同士のリークをより確実に防止することができるという利点もある。
加熱の条件は、特に限定されないが、例えば、加熱の温度が１５０〜３００℃程度、好ましくは２００〜２６０℃程度とされ、加熱の時間が、例えば、１〜３０分程度、好ましくは３〜１０分程度とされる。
【００４３】
また、本工程［Ａ２］は、必要に応じて、例えば、高周波、超音波等を付与しつつ行うようにしてもよい。
本工程［Ａ２］により、半導体チップ１の各端子３と、対応する配線基板４の端子６とが接合される。なお、この状態では、半導体チップ１と配線基板４との間には、間隙１０が形成されている。
【００４４】
ここで、配線基板４の基板５が各種樹脂材料で構成されたもの、すなわち、樹脂製の基板（基材）５に配線パターン６０が設けられた可撓性配線基板（プレキシブル配線基板）である場合には、特に、配線基板４の熱膨張係数は、半導体チップ１のそれと大きく異なるため、端子３と端子６との接合に際し、加熱温度が高温になるのを避けたいが、本発明を用いることにより、高温での加熱を回避することができ、端子３と端子６との位置ズレを防止して、これらのより確実な接合が可能となる。
このようなことから、本発明は、半導体チップ１を可撓性配線基板へ実装する際に、特に有効である。
【００４５】
［Ａ３］ 封止材による封止工程
次に、半導体チップ１と配線基板４との間に形成された間隙１０に、その縁部からノズルＮを用いて封止材８を供給（充填）する（図３（ｄ）参照）。供給された封止材８は、毛細管現象により間隙１０のほぼ全域に展開され、間隙１０が封止される。
この封止材８は、例えば、間隙１０への水分（湿気）の侵入防止、半導体チップ１と配線基板４との密着性の向上、半導体チップ１および配線基板４の保護等を目的として供給されるものである。
【００４６】
封止材８としては、例えば、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂、ケトン樹脂等の熱硬化性樹脂の前駆体（未硬化または半硬化の熱硬化性樹脂）を主材料とするものが好適に使用される。熱硬化性樹脂の前駆体を主としてなる封止材８は、前述したような目的への使用に適している。
また、封止材８中には、カップリング剤、着色剤、難燃剤、低応力成分、離型剤、酸化防止剤、無機フィラー等の各種添加剤を配合（混合）するようにしてもよい。
【００４７】
次に、必要に応じて、間隙１０に充填された封止材８を硬化させる。熱硬化性樹脂の前駆体を主としてなる封止材８を用いる場合は、加熱するようにすればよい。この場合、加熱の温度は、熱硬化性樹脂の種類により設定され、特に限定されないが、例えば、１００〜２００℃程度とされる。
なお、封止材８は、間隙１０に充填（供給）するのみでなく、半導体チップ１全体を覆うように供給して、その全体を封止してもよい。
以上のような工程を経て、本発明の半導体実装基板１００が得られる（図３（ｅ）参照）。
【００４８】
＜第２実施形態＞
次に、本発明の半導体チップの実装方法の第２実施形態について説明する。
図４は、本発明の半導体チップの実装方法の第２実施形態を示す工程図（断面図）である。なお、以下の説明では、図４中の上側を「上」、下側を「下」と言う。
【００４９】
以下、第２実施形態の半導体チップの実装方法について説明するが、前記第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第２実施形態の半導体チップの実装方法は、前記工程［Ａ１］において充填物９を介在させて半導体チップ１と配線基板４とを積層する点、および、前記工程［Ａ３］が省略される点以外は、前記第１実施形態と同様である。
【００５０】
［Ｂ１］ 対応する端子同士の位置決め工程
本実施形態では、配線基板４に半導体チップ１を積層する前に、まず、配線基板４の上面（基板５の一方の面５１）に、粘着性または接着性を有する充填物９を供給する（図示せず）。
次に、配線基板４に半導体チップ１を、充填物９を介在させるように積層するとともに、半導体チップ１の端子３と、これに対応する配線基板４の端子６とを、低融点金属層７を介して接触するよう位置決めする（図４（ｂ）参照）。
【００５１】
粘着性または接着性を有する充填物９の存在により、端子３と端子６との位置決めをより容易かつ確実に行うことができるとともに、位置決めした後においては、半導体チップ１と配線基板４とのズレを防止して、端子３と端子６とがズレるのを確実に防止することができる。
この充填物９は、ペースト状をなすもの、シート状をなすもの等のいかなるものを用いてもよい。ペースト状の充填物９を用いる場合、充填物９は、例えば、テーブル（基台）上に均一に塗布された充填物９に、配線基板４の上面を接触させる方法や、ディスペンサーにより配線基板４の上面に塗布する方法等により供給することができる。また、これらの方法は、併用することもできる。
なお、充填物９は、半導体チップ１の下面（基板２の一方の面２１）に供給するようにしてもよく、配線基板４の上面および半導体チップ１の下面の双方に供給するようにしてもよい。
【００５２】
充填物９としては、比較的高い粘度を有するものであれば、種々のものが使用可能であるが、例えば、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂、ケトン樹脂等の熱硬化性樹脂の前駆体（未硬化または半硬化の熱硬化瀬樹脂）を主材料とするものが好適に使用される。
熱硬化性樹脂の前駆体を主材料とする充填物９を用いることにより、次工程［Ｂ２］の端子３と端子６とを接合する際の加熱により、充填物９が熱硬化して、半導体チップ１と配線基板４との間に形成される間隙１０が封止される。このため、本実施形態では、前述したような工程［Ａ３］を省略することができる。
【００５３】
［Ｂ２］ 対応する端子同士の接合工程
次に、前記工程［Ａ２］と同様の工程を行う。これにより、対応する端子同士を接合するとともに、充填物９を硬化させる。
以上のような工程を経て、本発明の半導体実装基板１００’が得られる（図４（ｃ）参照）。
このような第２実施形態の半導体チップの実装方法によっても、前記第１実施形態と同様の作用・効果が得られる。
【００５４】
＜第３実施形態＞
次に、本発明の半導体チップの実装方法の第３実施形態について説明する。
図５は、本発明の半導体チップの実装方法の第３実施形態を示す工程図（断面図）である。なお、以下の説明では、図５中の上側を「上」、下側を「下」と言う。
【００５５】
以下、第３実施形態の半導体チップの実装方法について説明するが、前記第１および第２実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第３実施形態の半導体チップの実装方法は、前記工程［Ｂ１］で用いる充填物９の構成と異なる構成の充填物９’を用いる点以外は、前記第２実施形態と同様である。
【００５６】
［Ｃ１］ 対応する端子同士の位置決め工程
本実施形態では、充填物として導電性粒子９１を含む充填物９’（異方性導電性ペースト、異方性導電性膜）を用いる。
これにより、半導体チップ１の端子３と、これに対応する配線基板４の端子６とを位置決めすると、低融点金属層７と配線基板４の端子６との間に、導電性粒子９１が介在するようになる（図５（ｂ）参照）。
【００５７】
このような導電性粒子９１を含む充填物９’を用いることにより、例えば、半導体チップ１の端子３や配線基板４の端子６に、高さのバラツキがある場合等でも、半導体チップ１を配線基板４に積層した際に、このバラツキに起因して生じる端子３と対応する端子６との隙間（ギャップ）を導電性粒子９１により補うことができ、その結果、各端子３と対応する端子６とを確実に接触させることができるという利点がある。
この導電性粒子９１としては、例えば、Ｎｉ、Ｓｎ、Ａｇ、Ａｕまたはこれらを含む合金等の各種金属材料で構成される粒子、各種樹脂材料で構成された粒子の表面を前記の金属材料で被覆したもの等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
【００５８】
［Ｃ２］ 対応する端子同士の接合工程
次に、前記工程［Ｂ２］と同様の工程を行う。
以上のような工程を経て、本発明の半導体実装基板１００’’が得られる（図５（ｃ）参照）。
このような第３実施形態の半導体チップの実装方法によっても、前記第１および第２実施形態と同様の作用・効果が得られる。
【００５９】
次に、上述のような半導体実装基板１００（または１００’、１００’’）を備える電子デバイス、すなわち、本発明の電子デバイスについて説明する。
以下では、本発明の電子デバイスを表示装置に適用した場合を一例に説明する。
【００６０】
図６は、本発明の電子デバイスを表示装置に適用した場合の実施形態を示す断面図である。なお、以下の説明では、図６中の上側を「上」、下側を「下」と言う。
図６に示す表示装置（電気光学装置）３００は、透過型の液晶表示装置であり、表示パネル（表示部）２００と、本発明の半導体実装基板１００（または１００’、１００’’）と、図示しないバックライトとを有している。
【００６１】
表示パネル２００は、枠状のシール材２３０を介して貼りあわされた第１パネル基板２２０と、第１パネル基板２２０に対向する第２パネル基板２４０と、これらで囲まれる空間に封入された液晶を含む液晶層２７０とを有している。
第１パネル基板２２０および第２パネル基板２４０は、それぞれ、例えば、ガラス基板で構成されている。これらのパネル基板２２０、２４０の液晶層２７０側の面には、それぞれ、例えばＩＴＯ等で構成される透明電極２１０、２５０が設けられている。これらの透明電極２１０、２５０を介して、液晶層２７０に電圧が印加される。
【００６２】
また、第１パネル基板２２０の下面および第２パネル基板２４０の上面（いずれも液晶層２７０と反対側の面）には、それぞれ、偏光板２６０、２８０が設けられている。
また、第１パネル基板２２０は、第２パネル基板２４０から張り出した部分（張出領域２０１）を有している。この張出領域２０１にまで、各透明電極２１０、２５０が延在して設けられている。
【００６３】
半導体実装基板（可撓性回路基板）１００は、配線基板４と、この配線基板４に実装された半導体チップ１とを有している。
配線基板４は、可撓性を有する基板５の一方の面（図６中、上面）５１に配線パターン（リード）６０が形成され、その一端部（図６中、左側）において、配線パターン６０が下方を向くように長手方向の途中で折り曲げられている。
そして、この一端部において、配線パターン６０と張出領域２０１に延在する各透明電極２１０、２５０の端部とが、導電性粒子４１０を含む異方性導電性材料（異方性導電性ペースト、異方性導電性膜）４００を介して接続されている。
【００６４】
また、配線パターン６０の面方向の中央部には、配線パターン６０の端部により端子６が形成されており、この端子６に半導体チップ１の端子３が接合（接続）されている。
これにより、各透明電極２１０、２５０と半導体チップ１との電気的導通が得られている。
半導体チップ１は、表示パネル２００の駆動用ＩＣとして設けられており、各透明電極２１０、２５０への電圧の印加量、印加パターン等を制御する。この半導体チップ１の駆動制御により、表示パネル２００では、所望の情報（静止画および動画の双方を含む画像）が表示される。
【００６５】
なお、本発明の電子デバイスは、図示の表示装置３００への適用に限定されず、例えば、有機または無機ＥＬ表示装置、電気泳動表示装置等の他の表示装置、インクジェット記録ヘッド等の液滴吐出用ヘッド等に適用することもできる。
そして、このような電子デバイスを備える本発明の電子機器は、各種の電子機器に適用することができる。
【００６６】
以下、本発明の電子機器について、図７〜図９に示す実施形態に基づき、詳細に説明する。
図７は、本発明の電子機器を適用したモバイル型（またはノート型）のパーソナルコンピュータの構成を示す斜視図である。
この図において、パーソナルコンピュータ１１００は、キーボード１１０２を備えた本体部１１０４と、表示ユニット１１０６とにより構成され、表示ユニット１１０６は、本体部１１０４に対しヒンジ構造部を介して回動可能に支持されている。
このパーソナルコンピュータ１１００は、表示ユニット１１０６が前述の表示装置３００を備えており、表示パネル（表示部）２００の表示面が表示ユニット１１０６の前面に向くよう配置されている。
【００６７】
図８は、本発明の電子機器を適用した携帯電話機（ＰＨＳも含む）の構成を示す斜視図である。
この図において、携帯電話機１２００は、複数の操作ボタン１２０２、受話口１２０４および送話口１２０６とともに、前述の表示装置３００を備えている。表示装置３００の表示パネル（表示部）２００は、操作ボタン１２０２と受話口１２０４との間において、その表示面が携帯電話機１２００の前面に向くよう配置されている。
【００６８】
図９は、本発明の電子機器を適用したディジタルスチルカメラの構成を示す斜視図である。なお、この図には、外部機器との接続についても簡易的に示されている。
ここで、通常のカメラは、被写体の光像により銀塩写真フィルムを感光するのに対し、ディジタルスチルカメラ１３００は、被写体の光像をＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）などの撮像素子により光電変換して撮像信号（画像信号）を生成する。
【００６９】
ディジタルスチルカメラ１３００におけるケース（ボディー）１３０２の背面には、前述の表示装置３００の表示パネル（表示部）２００が設けられ、ＣＣＤによる撮像信号に基づいて表示を行う構成になっており、表示パネル２００は、被写体を電子画像として表示するファインダとして機能する。
また、ケース１３０２の正面側（図９においては裏面側）には、光学レンズ（撮像光学系）やＣＣＤなどを含む受光ユニット１３０４が設けられている。
撮影者が表示パネル２００に表示された被写体像を確認し、シャッタボタン１３０６を押下すると、その時点におけるＣＣＤの撮像信号が、メモリ１３０８に転送・格納される。
【００７０】
また、このディジタルスチルカメラ１３００においては、ケース１３０２の側面に、ビデオ信号出力端子１３１２と、データ通信用の入出力端子１３１４とが設けられている。そして、図９に示されるように、ビデオ信号出力端子１３１２にはテレビモニタ１４３０が、デ−タ通信用の入出力端子１３１４にはパーソナルコンピュータ１４４０が、それぞれ必要に応じて接続される。さらに、所定の操作により、メモリ１３０８に格納された撮像信号が、テレビモニタ１４３０や、パーソナルコンピュータ１４４０に出力される構成になっている。
【００７１】
なお、本発明の電子機器は、図７のパーソナルコンピュータ（モバイル型パーソナルコンピュータ）、図８の携帯電話、図９のディジタルスチルカメラの他にも、例えば、インクジェット式吐出装置（例えばインクジェットプリンタ）、ラップトップ型パーソナルコンピュータ、テレビ、ビデオカメラ、ビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ワードプロセッサ、ワークステーション、テレビ電話、防犯用テレビモニタ、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレータ等に適用することができる。
【００７２】
以上、本発明の半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器について、図示の実施形態に基づいて説明したが、本発明は、これらに限定されるものではない。
例えば、本発明の半導体チップの実装方法では、必要に応じて、任意の目的の工程を追加することもできる。
また、本発明の半導体チップの実装方法は、複数の半導体チップを積層するのに用いてもよい。
また、本発明において実装される半導体チップは、予め複数の半導体チップを積層した積層体であってもよい。
【図面の簡単な説明】
【図１】本発明で用いられる半導体チップおよび配線基板の一例を示す断面図である。
【図２】本発明の半導体チップの実装方法の第１実施形態を示す工程図（断面図）である。
【図３】本発明の半導体チップの実装方法の第１実施形態を示す工程図（断面図）である。
【図４】本発明の半導体チップの実装方法の第２実施形態を示す工程図（断面図）である。
【図５】本発明の半導体チップの実装方法の第３実施形態を示す工程図（断面図）である。
【図６】本発明の電子デバイスを表示装置に適用した場合の実施形態を示す断面図である。
【図７】本発明の電子デバイスを備える電子機器（ノート型パーソナルコンピュータ）である。
【図８】本発明の電子デバイスを備える電子機器（携帯電話）である。
【図９】本発明の電子デバイスを備える電子機器（ディジタルスチルカメラ）である。
【符号の説明】
１‥‥半導体チップ ２‥‥基板 ２１、２２‥‥面 ２１１‥‥配線パターン ３‥‥端子 ４‥‥配線基板 ５‥‥基板 ５１‥‥面 ６‥‥端子 ６０‥‥配線パターン ７‥‥低融点金属層 ８‥‥封止材 ９、９’‥‥充填物 ９１‥‥導電性粒子 １０‥‥間隙 １００、１００’、１００’’‥‥半導体実装基板 ２００‥‥表示パネル ２０１‥‥張出領域 ２１０‥‥透明電極 ２２０‥‥第１パネル基板 ２３０‥‥シール材 ２４０‥‥第２パネル基板 ２５０‥‥透明電極 ２６０、２８０‥‥偏光板 ２７０‥‥液晶層 ３００‥‥表示装置 ４００‥‥異方性導電性材料 ４１０‥‥導電性粒子 １１００‥‥パーソナルコンピュータ １１０２‥‥キーボード １１０４‥‥本体部 １１０６‥‥表示ユニット １２００‥‥携帯電話機 １２０２‥‥操作ボタン １２０４‥‥受話口 １２０６‥‥送話口 １３００‥‥ディジタルスチルカメラ １３０２‥‥ケース（ボディー） １３０４‥‥受光ユニット １３０６‥‥シャッタボタン １３０８‥‥メモリ １３１２‥‥ビデオ信号出力端子 １３１４‥‥データ通信用の入出力端子 １４３０‥‥テレビモニタ １４４０‥‥パーソナルコンピュータ Ｍ‥‥マスク Ｓ‥‥スキージ Ｎ‥‥ノズル
Claims (16)
- 無電解メッキ法により形成された端子を有する半導体チップを、前記半導体チップの熱膨張係数と異なる熱膨張係数の配線基板に実装する半導体チップの実装方法であって、
前記半導体チップの端子と、これに対応する前記配線基板の端子とを、前記半導体チップの端子の構成材料より融点の低い材料で構成された低融点金属層を介して接触するよう位置決めする工程と、
加熱により、前記低融点金属層を溶融して、対応する前記端子同士を接合する工程と、
少なくとも前記半導体チップと前記配線基板との間に形成される間隙を、封止材により封止する工程とを有することを特徴とする半導体チップの実装方法。 - 前記封止材は、未硬化または半硬化の熱硬化性樹脂を主としてなるものである請求項１に記載の半導体チップの実装方法。
- 無電解メッキ法により形成された端子を有する半導体チップを、前記半導体チップの熱膨張係数と異なる熱膨張係数の配線基板に実装する半導体チップの実装方法であって、
前記半導体チップと前記配線基板との間に、粘着性または接着性を有する充填物を介在させて、これらを積層するとともに、前記半導体チップの端子と、これに対応する前記配線基板の端子とを、前記半導体チップの端子の構成材料より融点の低い材料で構成された低融点金属層を介して接触するよう位置決めする工程と、
加熱により、前記低融点金属層を溶融して、対応する前記端子同士を接合するとともに、前記充填物を硬化させる工程とを有することを特徴とする半導体チップの実装方法。 - 前記充填物は、ペースト状またはシート状をなすものである請求項３に記載の半導体チップの実装方法。
- 前記充填物は、未硬化または半硬化の熱硬化性樹脂を主としてなるものである請求項３または４に記載の半導体チップの実装方法。
- 前記充填物は、導電性粒子を含むものである請求項３ないし５のいずれかに記載の半導体チップの実装方法。
- 前記低融点金属層は、主としてろう材で構成されている請求項１ないし６のいずれかに記載の半導体チップの実装方法。
- 前記ろう材は、半田である請求項７に記載の半導体チップの実装方法。
- 前記低融点金属層は、前記半導体チップの端子に設けられている請求項１ないし８のいずれかに記載の半導体チップの実装方法。
- 前記低融点金属層は、ディッピング法または印刷法により形成される請求項９に記載の半導体チップの実装方法。
- 前記半導体チップの端子は、Ｎｉ、Ａｕ、Ｃｕ、Ｓｎまたはこれらを含む合金で構成されている請求項１ないし１０のいずれかに記載の半導体チップの実装方法。
- 前記配線基板は、樹脂製の基材に配線パターンが設けられた可撓性配線基板である請求項１ないし１１のいずれかに記載の半導体チップの実装方法。
- 請求項１ないし１２のいずれかに記載の半導体チップの実装方法により、配線基板に半導体チップが実装されてなることを特徴とする半導体実装基板。
- 請求項１３に記載の半導体実装基板を備えることを特徴とする電子デバイス。
- 請求項１４に記載の電子デバイスを備えることを特徴とする電子機器。
- 表示部を備える請求項１５に記載の電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003005036A JP4114483B2 (ja) | 2003-01-10 | 2003-01-10 | 半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003005036A JP4114483B2 (ja) | 2003-01-10 | 2003-01-10 | 半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004221205A true JP2004221205A (ja) | 2004-08-05 |
| JP4114483B2 JP4114483B2 (ja) | 2008-07-09 |
Family
ID=32895815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003005036A Expired - Fee Related JP4114483B2 (ja) | 2003-01-10 | 2003-01-10 | 半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4114483B2 (ja) |
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008535225A (ja) * | 2005-03-25 | 2008-08-28 | スタッツ チップパック リミテッド | 基板上に狭い配線部分を有するフリップチップ配線 |
| US8129841B2 (en) | 2006-12-14 | 2012-03-06 | Stats Chippac, Ltd. | Solder joint flip chip interconnection |
| US8129837B2 (en) | 2003-11-08 | 2012-03-06 | Stats Chippac, Ltd. | Flip chip interconnection pad layout |
| US8169071B2 (en) | 2008-09-10 | 2012-05-01 | Stats Chippac, Ltd. | Semiconductor device having vertically offset bond on trace interconnects on recessed and raised bond fingers |
| US8188598B2 (en) | 2003-11-10 | 2012-05-29 | Stats Chippac, Ltd. | Bump-on-lead flip chip interconnection |
| US8193035B2 (en) | 2006-09-22 | 2012-06-05 | Stats Chippac, Ltd. | Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud bumps |
| US8198186B2 (en) | 2008-12-31 | 2012-06-12 | Stats Chippac, Ltd. | Semiconductor device and method of confining conductive bump material during reflow with solder mask patch |
| US8216930B2 (en) | 2006-12-14 | 2012-07-10 | Stats Chippac, Ltd. | Solder joint flip chip interconnection having relief structure |
| US8278144B2 (en) | 2005-05-16 | 2012-10-02 | Stats Chippac, Ltd. | Flip chip interconnect solder mask |
| US8350384B2 (en) | 2009-11-24 | 2013-01-08 | Stats Chippac, Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
| US8349721B2 (en) | 2008-03-19 | 2013-01-08 | Stats Chippac, Ltd. | Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding |
| US8409978B2 (en) | 2010-06-24 | 2013-04-02 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertically offset bond on trace interconnect structure on leadframe |
| US8435834B2 (en) | 2010-09-13 | 2013-05-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP |
| US8492197B2 (en) | 2010-08-17 | 2013-07-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate |
| USRE44500E1 (en) | 2003-11-10 | 2013-09-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming composite bump-on-lead interconnection |
| US8563418B2 (en) | 2010-03-09 | 2013-10-22 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces |
| USRE44562E1 (en) | 2003-11-10 | 2013-10-29 | Stats Chippac, Ltd. | Solder joint flip chip interconnection having relief structure |
| USRE44579E1 (en) | 2003-11-10 | 2013-11-05 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| USRE44608E1 (en) | 2003-11-10 | 2013-11-26 | Stats Chippac, Ltd. | Solder joint flip chip interconnection |
| US8659172B2 (en) | 2008-12-31 | 2014-02-25 | Stats Chippac, Ltd. | Semiconductor device and method of confining conductive bump material with solder mask patch |
| US8697490B2 (en) | 2000-03-10 | 2014-04-15 | Stats Chippac, Ltd. | Flip chip interconnection structure |
| US8841779B2 (en) | 2005-03-25 | 2014-09-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate |
| US9029196B2 (en) | 2003-11-10 | 2015-05-12 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US9064858B2 (en) | 2003-11-10 | 2015-06-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
| US9125332B2 (en) | 2008-03-25 | 2015-09-01 | Stats Chippac, Ltd. | Filp chip interconnection structure with bump on partial pad and method thereof |
| US9258904B2 (en) | 2005-05-16 | 2016-02-09 | Stats Chippac, Ltd. | Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings |
| US9345148B2 (en) | 2008-03-25 | 2016-05-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad |
| US9780057B2 (en) | 2003-11-08 | 2017-10-03 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming pad layout for flipchip semiconductor die |
| US9847309B2 (en) | 2006-09-22 | 2017-12-19 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate |
| US10388626B2 (en) | 2000-03-10 | 2019-08-20 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming flipchip interconnect structure |
| USRE47600E1 (en) | 2003-11-10 | 2019-09-10 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10192804B2 (en) * | 2012-07-09 | 2019-01-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump-on-trace packaging structure and method for forming the same |
-
2003
- 2003-01-10 JP JP2003005036A patent/JP4114483B2/ja not_active Expired - Fee Related
Cited By (61)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10388626B2 (en) | 2000-03-10 | 2019-08-20 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming flipchip interconnect structure |
| US8697490B2 (en) | 2000-03-10 | 2014-04-15 | Stats Chippac, Ltd. | Flip chip interconnection structure |
| US9780057B2 (en) | 2003-11-08 | 2017-10-03 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming pad layout for flipchip semiconductor die |
| US8129837B2 (en) | 2003-11-08 | 2012-03-06 | Stats Chippac, Ltd. | Flip chip interconnection pad layout |
| USRE47600E1 (en) | 2003-11-10 | 2019-09-10 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
| US9219045B2 (en) | 2003-11-10 | 2015-12-22 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| USRE44608E1 (en) | 2003-11-10 | 2013-11-26 | Stats Chippac, Ltd. | Solder joint flip chip interconnection |
| US9029196B2 (en) | 2003-11-10 | 2015-05-12 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US9385101B2 (en) | 2003-11-10 | 2016-07-05 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
| US9379084B2 (en) | 2003-11-10 | 2016-06-28 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US8188598B2 (en) | 2003-11-10 | 2012-05-29 | Stats Chippac, Ltd. | Bump-on-lead flip chip interconnection |
| US8810029B2 (en) | 2003-11-10 | 2014-08-19 | Stats Chippac, Ltd. | Solder joint flip chip interconnection |
| US9922915B2 (en) | 2003-11-10 | 2018-03-20 | STATS ChipPAC Pte. Ltd. | Bump-on-lead flip chip interconnection |
| US9899286B2 (en) | 2003-11-10 | 2018-02-20 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US9865556B2 (en) | 2003-11-10 | 2018-01-09 | STATS ChipPAC Pte Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US9064858B2 (en) | 2003-11-10 | 2015-06-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
| USRE44355E1 (en) | 2003-11-10 | 2013-07-09 | Stats Chippac, Ltd. | Method of forming a bump-on-lead flip chip interconnection having higher escape routing density |
| USRE44377E1 (en) | 2003-11-10 | 2013-07-16 | Stats Chippac, Ltd. | Bump-on-lead flip chip interconnection |
| US9373573B2 (en) | 2003-11-10 | 2016-06-21 | STATS ChipPAC Pte. Ltd. | Solder joint flip chip interconnection |
| USRE44761E1 (en) | 2003-11-10 | 2014-02-11 | Stats Chippac, Ltd. | Solder joint flip chip interconnection having relief structure |
| USRE44500E1 (en) | 2003-11-10 | 2013-09-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming composite bump-on-lead interconnection |
| USRE44524E1 (en) | 2003-11-10 | 2013-10-08 | Stats Chippac, Ltd. | Bump-on-lead flip chip interconnection |
| US8558378B2 (en) | 2003-11-10 | 2013-10-15 | Stats Chippac, Ltd. | Bump-on-lead flip chip interconnection |
| US9773685B2 (en) | 2003-11-10 | 2017-09-26 | STATS ChipPAC Pte. Ltd. | Solder joint flip chip interconnection having relief structure |
| USRE44562E1 (en) | 2003-11-10 | 2013-10-29 | Stats Chippac, Ltd. | Solder joint flip chip interconnection having relief structure |
| USRE44579E1 (en) | 2003-11-10 | 2013-11-05 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US8841779B2 (en) | 2005-03-25 | 2014-09-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate |
| US9159665B2 (en) | 2005-03-25 | 2015-10-13 | Stats Chippac, Ltd. | Flip chip interconnection having narrow interconnection sites on the substrate |
| US10580749B2 (en) | 2005-03-25 | 2020-03-03 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming high routing density interconnect sites on substrate |
| US8318537B2 (en) | 2005-03-25 | 2012-11-27 | Stats Chippac, Ltd. | Flip chip interconnection having narrow interconnection sites on the substrate |
| JP2008535225A (ja) * | 2005-03-25 | 2008-08-28 | スタッツ チップパック リミテッド | 基板上に狭い配線部分を有するフリップチップ配線 |
| US8278144B2 (en) | 2005-05-16 | 2012-10-02 | Stats Chippac, Ltd. | Flip chip interconnect solder mask |
| US9258904B2 (en) | 2005-05-16 | 2016-02-09 | Stats Chippac, Ltd. | Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings |
| US9545013B2 (en) | 2005-05-16 | 2017-01-10 | STATS ChipPAC Pte. Ltd. | Flip chip interconnect solder mask |
| US9545014B2 (en) | 2005-05-16 | 2017-01-10 | STATS ChipPAC Pte. Ltd. | Flip chip interconnect solder mask |
| US8193035B2 (en) | 2006-09-22 | 2012-06-05 | Stats Chippac, Ltd. | Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud bumps |
| US8525350B2 (en) | 2006-09-22 | 2013-09-03 | Stats Chippac, Ltd. | Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud bumps |
| US9847309B2 (en) | 2006-09-22 | 2017-12-19 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate |
| US8216930B2 (en) | 2006-12-14 | 2012-07-10 | Stats Chippac, Ltd. | Solder joint flip chip interconnection having relief structure |
| US8129841B2 (en) | 2006-12-14 | 2012-03-06 | Stats Chippac, Ltd. | Solder joint flip chip interconnection |
| US9418913B2 (en) | 2008-03-19 | 2016-08-16 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding |
| US8349721B2 (en) | 2008-03-19 | 2013-01-08 | Stats Chippac, Ltd. | Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding |
| US9125332B2 (en) | 2008-03-25 | 2015-09-01 | Stats Chippac, Ltd. | Filp chip interconnection structure with bump on partial pad and method thereof |
| US9345148B2 (en) | 2008-03-25 | 2016-05-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad |
| US8742566B2 (en) | 2008-09-10 | 2014-06-03 | Stats Chippac, Ltd. | Semiconductor device having vertically offset bond on trace interconnects on recessed and raised bond fingers |
| US8389398B2 (en) | 2008-09-10 | 2013-03-05 | Stats Chippac, Ltd. | Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers |
| US8169071B2 (en) | 2008-09-10 | 2012-05-01 | Stats Chippac, Ltd. | Semiconductor device having vertically offset bond on trace interconnects on recessed and raised bond fingers |
| US8659172B2 (en) | 2008-12-31 | 2014-02-25 | Stats Chippac, Ltd. | Semiconductor device and method of confining conductive bump material with solder mask patch |
| US9679811B2 (en) | 2008-12-31 | 2017-06-13 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of confining conductive bump material with solder mask patch |
| US8741766B2 (en) | 2008-12-31 | 2014-06-03 | Stats Chippac, Ltd. | Semiconductor device and method of confining conductive bump material during reflow with solder mask patch |
| US8476761B2 (en) | 2008-12-31 | 2013-07-02 | Stats Chippac, Ltd. | Semiconductor device and method of confining conductive bump material during reflow with solder mask patch |
| US8884430B2 (en) | 2008-12-31 | 2014-11-11 | Stats Chippac, Ltd. | Semiconductor device and method of confining conductive bump material during reflow with solder mask patch |
| US8198186B2 (en) | 2008-12-31 | 2012-06-12 | Stats Chippac, Ltd. | Semiconductor device and method of confining conductive bump material during reflow with solder mask patch |
| US8350384B2 (en) | 2009-11-24 | 2013-01-08 | Stats Chippac, Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
| US8563418B2 (en) | 2010-03-09 | 2013-10-22 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces |
| US8409978B2 (en) | 2010-06-24 | 2013-04-02 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertically offset bond on trace interconnect structure on leadframe |
| US8896133B2 (en) | 2010-08-17 | 2014-11-25 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate |
| US8492197B2 (en) | 2010-08-17 | 2013-07-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate |
| US9679824B2 (en) | 2010-09-13 | 2017-06-13 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in Fo-WLCSP |
| US8435834B2 (en) | 2010-09-13 | 2013-05-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP |
| KR101681332B1 (ko) * | 2010-12-06 | 2016-11-30 | 스태츠 칩팩 피티이. 엘티디. | 반도체 소자 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4114483B2 (ja) | 2008-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4114483B2 (ja) | 半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器 | |
| JP6956475B2 (ja) | 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム | |
| JP3540281B2 (ja) | 撮像装置 | |
| JP3207319B2 (ja) | 光電変換装置及びその製造方法 | |
| JP5289582B2 (ja) | 撮像装置および撮像装置モジュール | |
| JP6726070B2 (ja) | 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム | |
| KR101154565B1 (ko) | 다층 연성회로기판 및 그 제조 방법 | |
| JP3660175B2 (ja) | 実装構造体及び液晶装置の製造方法 | |
| JP5604876B2 (ja) | 電子装置及びその製造方法 | |
| US20200236261A1 (en) | Electronic module, electronic equipment, imaging sensor module, imaging apparatus, and display apparatus | |
| JP3933094B2 (ja) | 電子部品の実装方法 | |
| JP3823318B2 (ja) | 半導体チップの回路基板への実装方法、半導体装置、電子デバイスおよび電子機器 | |
| KR100863443B1 (ko) | 이방성 전도성 페이스트 및 이를 적용한 플라즈마디스플레이 패널 장치 | |
| JP2011169983A (ja) | 表示装置及び電子機器 | |
| JP3904058B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004200247A (ja) | 端子、端子の形成方法、半導体チップ、半導体実装基板、電子デバイスおよび電子機器 | |
| JP6300579B2 (ja) | 実装部材、電子部品およびモジュールの製造方法 | |
| JP2005129874A (ja) | 半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器 | |
| TWI816844B (zh) | 多層印刷線路板的製造方法和多層印刷線路板 | |
| JP4059072B2 (ja) | バンプ構造、半導体チップ、半導体チップの実装方法、電子デバイスおよび電子機器 | |
| JPH11135567A (ja) | 異方性導電膜、半導体装置の製造方法 | |
| JP2004193517A (ja) | 半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器 | |
| JP2004214515A (ja) | 半導体実装基板、電子デバイスおよび電子機器 | |
| JP2004193277A (ja) | 配線基板およびこれを有する電子回路素子 | |
| JP5344018B2 (ja) | 配線板接続体および配線板モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051104 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070718 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070919 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080325 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080407 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |