DE69912565T2 - Halbleiteranordnung - Google Patents

Halbleiteranordnung Download PDF

Info

Publication number
DE69912565T2
DE69912565T2 DE69912565T DE69912565T DE69912565T2 DE 69912565 T2 DE69912565 T2 DE 69912565T2 DE 69912565 T DE69912565 T DE 69912565T DE 69912565 T DE69912565 T DE 69912565T DE 69912565 T2 DE69912565 T2 DE 69912565T2
Authority
DE
Germany
Prior art keywords
electrode
layer
electrode pad
film
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69912565T
Other languages
English (en)
Other versions
DE69912565D1 (de
Inventor
Atsushi Yamatokoriyama-shi Ono
Yasunori Kitakatsuragi-gun Chikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Application granted granted Critical
Publication of DE69912565D1 publication Critical patent/DE69912565D1/de
Publication of DE69912565T2 publication Critical patent/DE69912565T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04073—Bonding areas specifically adapted for connectors of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die Erfindung betrifft ein Halbleiterbauteil, insbesondere ein Halbleiterbauteil vom Typ mit flächigem Kontaktfleck.
  • Beschreibung der hintergrundbildenden Technik
  • Chips vom Typ mit flächigem Kontaktfleck werden nun in der Praxis verfügbar. Beim Typ mit flächigem Kontaktfleck wird ein Elektroden-Kontaktfleck auf einer Verdrahtung oder einem aktiven Element hergestellt, um einen Bereich zu beseitigen, der nur durch den Elektroden-Kontaktfleck belegt ist, wodurch die Chipgrößen verkleinert werden. Wie es in der 5 dargestellt ist, ist ein Elektroden-Kontaktfleckabschnitt dieses Halbleiterchips mit einem Isolierfilm 22, einer Verdrahtung in einer ersten Ebene, die auch als aktives Element 23 dient, einem Zwischenschicht-Isolierfilm 24, einem Elektroden-Kontaktfleck 25 und einem Schutzfilm 26 mit einer Öffnung ausgebildet, die in dieser Reihenfolge auf einem Halbleitersubstrat 21 hergestellt sind. In diesem Fall sind eine Verdrahtung und ein aktives Element 23 unmittelbar unter dem Elektroden-Kontaktfleck 25 ausgebildet, wobei dazwischen ein Zwischenschicht-Isolierfilm 24 vorhanden ist. Daher können die Verdrahtung und das aktive Element 23 beschädigt werden und/oder der Zwischenschicht-Isolierfilm 24 kann während des Drahtbondens Risse bekommen.
  • In Verbindung mit den obigen Problemen offenbart die japanische Patentoffeniegungsschrift Nr. 1-91439 einen Zwischenschicht-Isolierfilm aus drei Schichten, die aus einem Plasma-Nitridfilm 31, einem Phasenzüchtungs-Oxidfilm Halbleiterbauteil 32 und einem Dampfzüchtungs-Oxidfilm 33 mit einem Fremdstoff bestehen. Dadurch wird eine Struktur mit guter Überdeckung und großer Festigkeit geschaffen, die dazu ausreicht, dem Drahtbonden standzuhalten. In den 4 und 5 kennzeichnet die Bezugszahl 21 ein Halbleitersubstrat, 22 einen Oxidfilm, 23 eine Verdrahtung und ein aktives Element, 24 einen Zwischenschicht-Isolierfilm, 25 einen. Elektroden-Kontaktfleck, 26 einen Schutzfilm, 31 einen Plasma-Nitridfilm, 32 einen Dampfzüchtungs-Oxidfilm, 33 einen Dampfzüchtungs-Oxidfilm mit Fremdstoff und 34 einen Isolierfilm mit hoher Haftfähigkeit zum Elektroden-Kontaktfleck.
  • Bei einer TCP(Tape Carrier Package)-Struktur, bei der ein AU-Kontakthöcker auf einem Elektroden-Kontaktfleck ausgebildet ist, kann ein Teil unter dem Elektroden-Kontaktfleck beschädigt werden, wenn der Bandträger an eine innere Leiterbahn gebondet wird, und der Kontaktfleck kann abgezogen werden.
  • Techniken im Zusammenhang mit der Herstellung eines Ni-Kontakthöckers auf einem Elektroden-Kontaktfleck sind in der japanischen Patentoffenlegung Nr. 8-264541 und anderen Dokumenten offenbart. Jedoch ist in dieser Veröffentlichung keine Struktur offenbart, bei der eine Verdrahtung oder ein aktives Element unter einem Elektroden-Kontaktfleck angeordnet wäre, wobei sich dazwischen ein Zwischenschicht-Isolierfilm befindet.
  • Jedoch erfordern die vorstehend genannten Gegenmaßnahmen eine deutliche Änderung des Waferherstellschritts und komplizierte Herstellschritte. Um die obigen Gegenmaßnahmen bei verschiedenen Arten von Bauteilen zu verwenden, muss bei jedem Prozess ein Zwischenschichtfilm geändert werden. Eine Änderung des Zwischenschichtfilms kann jedoch nicht ohne Schwierigkeiten vorgenommen werden, da dadurch die Qualität und die Eigenschaften der Bauteile beeinflusst werden.
  • Wenn der Kontaktfleck nicht mit einem Vorsprung versehen ist, kann die Qua-1ität des abschließenden Zwischenschichtfilms nicht ohne Schwierigkeiten kontrolliert werden. Um die Qualität des Zwischenschichtfilms zu kontrollieren, ist es erforderlich, den Wafer zum Bestimmen des Abschnitts zu überziehen, was zu einer Kostenerhöhung führt. Es ist auch schwierig, die Anhaftung zwischen dem Zwischenschichtfilm und dem Elektroden-Kontaktfleck zu messen. Demgemäß kann selbst dann, wenn wegen unzureichender Anhaftung Zwischen ihnen bestimmte Schwierigkeiten auftreten, das Problem nicht aufgefunden werden, bevor nicht der tatsächliche Zusammenbau erfolgt, so dass Erzeugnisse mit derartigen Störungen auf den Markt gebracht werden können, was zu einem anderen Problem führt.
  • JP-A-02014527 offenbart ein Halbleiterbauteil gemäß dem Oberbegriff des Anspruchs 1.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Gemäß der Erfindung ist Folgendes geschaffen: ein Halbleiterbauteil mit einer auf einem Substrat ausgebildeten Verbindung oder einem aktiven Element und einem auf der Verbindung oder dem aktiven Element ausgebildeten Elektroden-Kontaktfleck mit einem dazwischen ausgebildeten Zwischenschicht-Isolierfilm; wobei auf der Oberfläche des Elektroden-Kontaktflecks zum Schützen der Verbindung oder des aktiven Elements während des Verbindens mit einem externen Terminal eine vorstehende Elektrode ausgebildet ist; dadurch gekennzeichnet, dass die vorstehende Elektrode aus mindestens einer aus der aus Ni, Cu, einer Cu-Legierung und einer Ni-Legierung bestehenden Gruppe ausgewählten Materialart besteht; und die vorstehende Elektrode eine Höhe im Bereich von 0,5 μm bis 10 μm aufweist.
  • Vorzugsweise verfügt die vorstehende Elektrode über einen Oberflächenfilm aus mindestens einem aus der aus Au, Pt und Ag bestehenden Gruppe ausgewählten Materialart.
  • Der Oberflächenfilm verfügt vorzugsweise über eine Dicke im Bereich von 0,05 μm bis 2 μm.
  • Die vorstehende Elektrode ist nur in einem Ausbildungsbereich des Elektroden-Kontaktflecks ausgebildet.
  • Die vorstehende Elektrode kann aus einer NiP-Schicht mit einem Phosphorgehalt von 7% bis 11% bestehen.
  • Das Halbleiterbauteil ist vorzugsweise mit Folgendem versehen: einem Schutzfilm, der sich von einer Position über dem Zwischenschicht-Isolierfilm bis an eine Position über dem Umfang des Elektroden-Kontaktflecks erstreckt, und mit einer Öffnung auf dem Elektroden-Kontaktfleck; wobei sich die vorstehende Elektrode von einer Position über dem Elektroden-Kontaktfleck in der Öffnung bis an eine Position über dem Schutzfilm erstreckt.
  • Das Halbleiterbauteil kann über eine externe Verdrahtung verfügen, die durch das Bonden mit der vorstehenden Elektrode verbunden wird.
  • Die externe Verdrahtung verfügt vorzugsweise über einen Bonddraht oder eine Leitung.
  • Nun werden Ausführungsformen der Erfindung beispielhaft unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Schnitt, der eine Schnittstruktur eines Kontaktflecks eines Halbleiterchips gemäß der Erfindung zeigt;
  • 2 ist ein Schnitt, der die Schnittstruktur des Kontaktflecks des Halbleiterchips gemäß der Erfindung gemeinsam mit einem daran angebrachten TCP zeigt;
  • 3 ist ein Schnitt, der die Schnittstruktur des Kontaktflecks des Halbleiterchips gemäß der Erfindung gemeinsam mit einem Kunststoffgussgehäuse und einem Substrat (gedruckte Leiterplatte oder keramische Leiterplatte) zeigt;
  • 4 ist ein Schnitt, der beispielhaft die Kontaktfleckstruktur des Halbleiterchips aus dem Stand der Technik zeigt; und
  • 5 ist ein Schnitt, der ein anderes Beispiel der Kontaktfleckstruktur des Halbleiterchips aus dem Stand der Technik zeigt.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Die Erfindung wird nun unter Bezugnahme auf die Ausführungsformen detaillierter beschrieben.
  • Die 1 ist ein Schnitt, der eine Schnittstruktur eines Kontaktflecks eines Halbleiterchips gemäß der Erfindung zeigt. Die Bezugszahl 1 kennzeichnet ein Halbleitersubstrat, 2 einen Oxidfilm, 3 eine Verdrahtung und ein aktives Element, 4 einen Zwischenschicht-Isolierfilm, 5 einen Elektroden-Kontaktfleck, 6 einen Schutzfilm, 7 eine NiP-Schicht (Schutzelektrode) und 8 eine Au-Schicht (Oberflächenschicht).
  • Wie es in der 1 dargestellt ist, sind die Isolierschicht 2, die Verdrahtung der ersten Ebene mit aktiver Schicht 3, der Zwischenschicht-Iso-lierfilm 4, der Elektroden-Kontaktfleck 5 und der Schutzfilm 6 mit einer Öffnung in dieser Reihenfolge auf dem Halbleitersubstrat 1 ausgebildet. Die NiP-Schicht 7, die 7%, bis 11%, Phosphor enthält und die vorstehende Elek trode von 5 μm Höhe bildet sowie die Au-Schicht 8 mit einer Dicke von 1 μm, die einen Oberflächenfilm zum Schützen der Oberfläche der vorstehenden Elektrode bildet, sind in dieser Reihenfolge in der Öffnung ausgebildet. Die NiP-Schicht 7 und die Au-Schicht 8 werden durch stromloses Plattieren hergestellt. Um Stößen während des Drahtbondens und des Anbondens der inneren Zuleitung standzuhalten, muss die NiP-Schicht 7 über eine Höhe von 0,5 μm oder mehr verfügen. Auch beträgt die Höhe der NiP-Schicht 7 angesichts einer Verringerung der zu ihrer Herstellung benötigten Zeit vorzugsweise 10 μm oder weniger. Statt durch eine NiP-Schicht kann ein ähnlicher Effekt durch eine Schicht erzielt werden, die aus einem Material besteht, das aus der Ni, Cu, Ni-Legierungen und Cu-Legierungen enthaltenden Gruppe ausgewählt wird.
  • Um eine Oberflächenoxidation der NiP-Schicht 7 zu verhindern, muss die Au-Schicht 8 lediglich eine Dicke von 0,05 μm der mehr aufweisen. Selbst dann, wenn die Au-Schicht 8 für eutectisches Bonden mit Sn verwendet wird, muss sie lediglich über eine Dicke von 2 μm oder mehr verfügen. Um die zum Herstellen der Au-Schicht 8 benötigte Zeit zu verkürzen, verfügt sie vorzugsweise über eine Dicke im Bereich von 0,05 μm bis 2 μm. Anstelle einer Au-Schicht 8 kann eine Schicht aus einem Edelmetall wie Pt oder Ag verwendet werden, oder sie kann als Verbundschicht ausgebildet werden, die ein Edelmetall enthält, in welchem Fall ein ähnlicher Effekt erzielt werden kann.
  • Nun wird ein Verfahren zum Herstellen der NiP-Schicht 7 und der Au-Schicht 8 beschrieben.
  • Als Erstes wird Al auf der Oberfläche des Elektroden-Kontaktflecks 5, die durch die im Schutzfilm 6 ausgebildete Öffnung freigelegt wird, durch Zn ersetzt, was eine Austausch(Substitutions)reaktion mit Ni erlaubt. Dann wird der Chip in eine Plattierungslösung eingetaucht, und es wird ein stromloses Plattieren ausgeführt, um eine NiP-Schicht 7 mit einer Dicke von 5 μm, gemessen ab dem Schutzfilm 6, auszubilden. Das Abscheiden von NiP durch dieses stromloses Plattieren zeigt Selektivität.
  • Eine NiP-Schicht wird durch eine Austauschreaktion gebildet, die zwischen dem Ni und der auf der Oberfläche des Elektroden-Kontaktflecks 5 hergestellten Zn-Schicht erfolgt. Dann schreitet das stromlose Plattieren auf der Oberfläche der Ni-Schicht dank einer Autokatalyse fort. Demgemäß ist es nicht erforderlich, ein Resistmuster zur Plattierung auszubilden. Ferner ist es wegen des stromlosen Plattierens nicht erforderlich, auf der Wafer oberfläche einen leitenden Film auszubilden.
  • Die für den obigen Vorgang verwendete Lösung für stromloses Plattieren von Ni ist eine übliche Lösung, die hauptsächlich aus Nickelsulfat und Natriumhydrophosphit besteht.
  • Dann wird die Au-Schicht 8 auf der NiP-Schicht 7 hergestellt. Ni auf der Oberfläche der NiP-Schicht 7 wird unter Verwendung einer Au-Substitutions-Plattierungslösung durch Au ausgetauscht. Diese Reaktion ist eine Austauschreaktion, und die durch diese Reaktion gebildete Au-Schicht 8 kann über eine Dicke von 0,1 μm oder weniger verfügen. Diese Dicke ist ausreichend groß, um die Oberfläche der NiP-Schicht 7 durch die Au-Schicht 8 zu schützen. Ferner wird stromloses Au-Plattieren ausgeführt, um die Dicke der Au-Schicht 8 auf 1 μm zu erhöhen. Die Lösung für stromloses Plattieren von Au besteht hauptsächlich aus Au-Natriumsulfit.
  • Dabei bedeckt die NiP-Schicht 7 die Öffnung im Schutzfilm 6, und sie verfügt über keinen Abschnitt, der aus einem Bereich überstehen würde, in dem der Elektroden-Kontaktfleck 5 ausgebildet ist. Dank dieser Struktur bedeckt die durch die Au-Schicht 8 geschützte NiP-Schicht 7 die Schutzöffnung und dient dazu, den Elektroden-Kontaktfleck 5 gegen Korrosion und anderes zu schützen. Dank der Struktur, bei der die NiP-Schicht 7 nicht gegenüber dem Elektroden-Kontaktfleck 5 vorsteht, können Spannungen gelindert werden, so dass ein Abziehen des Kontaktflecks und ein Einwölben des darunterliegenden Halbleitersubstrats verhindert werden können.
  • Da die Festigkeiten des Elektroden-Kontaktflecks 5 und des darunterliegenden Teils durch die NiP-Schicht bemessen werden können, kann das Haftvermögen kontrolliert werden.
  • Die 2 ist ein Schnitt des Halbleiterchips des TCP. Bei diesem Halbleiterchip sind die Isolierschicht 2, die Verdrahtung in der ersten Ebene mit aktiver Schicht 3, der Zwischenschicht-Isolierfilm 4, der Elektroden-Kontaktfleck 5 und der Schutzfilm 6 mit einer Öffnung in dieser Reihenfolge auf einem Halbleitersubstrat 1 ausgebildet. Eine 7% bis 11% Phosphor enthaltende NiP-Schicht 7 sowie eine Au-Schicht 8 sind in dieser Reihenfolge in der Öffnung ausgebildet.
  • Ein Bandträger (nicht dargestellt) verfügt über einen Isolierfilm mit einem Bauteilloch, und auf diesen Isolierfilm wird mit einem Kleber ein Leiter muster geklebt. Ein mit diesem Leitermuster integriertes Leitermuster erstreckt sich in das Bauteilloch hinein, und eine Leiterbahn 9 ist durch eine Sn-Plattierung beschichtet.
  • Beim oben beschriebenen TCP erfolgt das Bonden zwischen dem Halbleiterchip und dem Bandträger durch einen eutectischen Au-Sn-Kristall, der durch Thermokompressionsbonden zwischen der Au-Schicht 8 auf dem Elektroden-Kontaktfleck 5 und der Sn-Schicht der Leiterbahn 9 gebildet wird.
  • Nach dem Abscheidungsvorgang mit Thermokompression wurden die Leiterbahn 9 und die Schutzelektrode 7 entfernt undes wurden die Zustände des Elektroden-Kontaktflecks 5 und des darunterliegenden Abschnitts untersucht. Selbst bei Bedingungen mit einer Belastung von 50 Gewichtsgramm (0,49 Newton) pro Elektrode und einer Temperatur von 560°C wurde keine Beschädigung verursacht. Unter denselben Bedingungen wurde eine nur aus Au hergestellte vorstehende Elektrode untersucht. In diesem Fall ergab es sich, dass der Elektroden-Kontaktfleck und der darunterliegende Abschnitt beschädigt waren.
  • Die 3 ist ein Schnitt des Halbleiterchips gemäß der Erfindung, der in einem Kunststoffvergussgehäuse untergebracht ist und auf einem Substrat (gedruckte Leiterplatte oder keramische Leiterplatte nicht dargestellt) montiert ist. Selbst bei einer Struktur, bei der ein Draht 10 an die vorstehende Elektrode 7 gebondet ist, wie es in der 3 dargestellt ist, können Schäden verhindert werden, ähnlich wie im TCP-Fall, die durch den Drahtbondvorgang am Elektroden-Kontaktfleck 5 und dem darunterliegenden Abschnitt hervorgerufen werden könnten. Die Beschreibung erfolgte für ein Beispiel, bei dem die harte, vorstehende Elektrode aus einem Ni enthaltenden Metall besteht. Statt dessen könnte als hartes Metall der vorstehenden Elektrode, das durch stromloses Plattieren hergestellt werden kann, ein Cu enthaltendes Metall verwendet werden.
  • Gemäß der Erfindung, wie sie oben beschrieben ist, lindert die vorstehende Elektrode Schläge, wie sie während des Drahtbondens oder des Anbondens einer inneren Leiterbahn auftreten können, selbst wenn das Drahtbonden oder das Anbonden der inneren Leiterbahn auf dem Elektroden-Kontaktfleck ausgeführt wird. Daher entstehen am Elektroden-Kontaktfleck und dem Zwischenschicht-Isolierfilm sowie der Verdrahtungsschicht und der aktiven Schicht unter dem Kontaktfleck keine Schäden. Demgemäß ist es möglich, die Ausbeute während des Zusammenbaus und die Zuverlässigkeit der Verbindung zu verbessern. Da die harte, vorstehende Elektrode in der Schutzfilmöffnung auf dem Elektroden-Kontaktfleck ausgebildet ist, ist es möglich, die Scherfestigkeit in lateraler Richtung zu messen und die Haftfestigkeit zu ermitteln, so dass die Haftfähigkeit vor dem Zusammenbau ermittelt werden kann. Die Struktur im Stand der Technik ist nicht mit einer vorstehenden Elektrode versehen, und daher verfügt sie über keinen Mitnehmer, Haken oder dergleichen, so dass beim Stand der Technik eine Messung physikalisch unmöglich ist. Durch Herstellen der vorstehenden Elektrode kann ein Werkzeug zum Messen der Scherfestigkeit oder dergleichen an dieser eingehakt werden, und daher kann eine Messung der Scherfestigkeit ausgeführt werden.
  • Durch Herstellen des Oberflächenfilms aus einer Ag-Schicht, einer Pt-Schicht, einer Au-Schicht oder dergleichen auf der Oberfläche der vorstehenden Elektrode kann eine Oberflächenoxidation derselben verhindert werden. Ferner treten selbst dann keine Probleme auf, wenn sie für eutectisches Bonden zwischen der Au-Schicht und Sn verwendet wird.
  • Da die Cu-Schicht, die Ni-Schicht, die Cu-Legierungsschicht, die Ni-Legierungsschicht, die Rg-Schicht, die Pt-Schicht und die Au-Schicht durch stromloses Plattieren hergestellt werden können, sind keine komplizierten Schritte für elektrolytisches Plattieren erforderlich.
  • Durch Herstellen der vorstehenden Elektrode im Bereich, in dem der Elektroden-Kontaktfleck ausgebildet ist, ist es möglich, ein Abziehen des Elektroden-Kontaktflecks und ein Einwölben des darunterliegenden Halbleitersubstrats zu verhindern, wodurch es durch Spannungen kommen könnte, wie sie von der vorstehenden Elektrode ausgeübt werden.

Claims (8)

  1. Halbleiterbauteil mit einer auf einem Substrat (1) ausgebildeten Verbindung oder einem aktiven Element (3) und einem auf der Verbindung oder dem aktiven Element (3) ausgebildeten Elektroden-Kontaktfleck (5) mit einem dazwischen ausgebildeten Zwischenschicht-Isolierfilm (4); – wobei auf der Oberfläche des Elektroden-Kontaktflecks (5) zum Schützen der Verbindung oder des aktiven Elements (3) während des Verbindens mit einem externen Terminal eine vorstehende Elektrode (7) ausgebildet ist; dadurch gekennzeichnet, dass – die vorstehende Elektrode (7) aus mindestens einer aus der aus Ni, Cu, einer Cu-Legierung und einer Ni-Legierung bestehenden Gruppe ausgewählten Materialart besteht; und – die vorstehende Elektrode (7) eine Höhe im Bereich von 0,5 μm bis 10 μm aufweist.
  2. Halbleiterbauteil nach Anspruch 1, bei dem die vorstehende Elektrode (7) einen Oberflächenfilm (8) aus mindestens einem aus der aus Au, Pt und Ag bestehenden Gruppe ausgewählten Materialart besteht.
  3. Halbleiterbauteil nach Anspruch 1, bei dem die vorstehende Elektrode (7) nur in einem Ausbildungsbereich des Elektroden-Kontaktflecks (5) ausgebildet ist.
  4. Halbleiterbauteil nach Anspruch 2, bei dem der Oberflächenfilm (8) eine Dicke im Bereich von 0,05 μm bis 2 μm aufweist.
  5. Halbleiterbauteil nach Anspruch 1, bei dem die vorstehende Elektrode (7) aus einer NiP-Schicht besteht, die einen Phosphorgehalt von 7% bis 11% aufweist.
  6. Halbleiterbauteil nach einem der vorstehenden Ansprüche, ferner mit: – einem Schutzfilm (6), der sich von einer Position über dem Zwischenschicht-Isolierfilm (4) bis an eine Position über dem Umfang des Elektroden-Kontaktflecks (5) erstreckt, und mit einer Öffnung auf dem Elektroden-Kontaktfleck (5); – wobei sich die vorstehende Elektrode (7) von einer Position über dem Elektroden-Kontaktfleck (5) in der Öffnung bis an eine Position über dem Schutzfilm (6) erstreckt.
  7. Halbleiterbauteil nach einem der vorstehenden Ansprüche, ferner mit: – einer externen Verbindung (9, 10), die durch Sonden mit der vorstehenden Elektrode (7) verbunden ist.
  8. Halbleiterbauteil nach Anspruch 7, bei dem die externe Verbindung (9, 10) einen Bonddraht oder eine Leitung beinhaltet.
DE69912565T 1998-11-30 1999-11-17 Halbleiteranordnung Expired - Lifetime DE69912565T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP33863998A JP3398609B2 (ja) 1998-11-30 1998-11-30 半導体装置
JP33863998 1998-11-30

Publications (2)

Publication Number Publication Date
DE69912565D1 DE69912565D1 (de) 2003-12-11
DE69912565T2 true DE69912565T2 (de) 2004-09-16

Family

ID=18320076

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69912565T Expired - Lifetime DE69912565T2 (de) 1998-11-30 1999-11-17 Halbleiteranordnung

Country Status (6)

Country Link
US (1) US20020056901A1 (de)
EP (1) EP1006576B1 (de)
JP (1) JP3398609B2 (de)
KR (1) KR100356770B1 (de)
DE (1) DE69912565T2 (de)
TW (1) TW440962B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005028951A1 (de) * 2005-06-22 2006-12-28 Infineon Technologies Ag Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung und Verfahren zur Herstellung derselben
DE102005033469A1 (de) * 2005-07-18 2007-02-01 Infineon Technologies Ag Halbleitersubstrat, Verfahren zu dessen Herstellung sowie Verfahren zum Herstellen eines Schaltungsmoduls
US7851913B2 (en) 2006-11-06 2010-12-14 Infineon Technologies Ag Semiconductor device including a power device with first metal layer and second metal layer laterally spaced apart

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3405697B2 (ja) 1999-09-20 2003-05-12 ローム株式会社 半導体チップ
KR100385165B1 (ko) * 2000-09-25 2003-05-22 삼성테크윈 주식회사 반도체 패키지와 이의 제조방법
EP1320129B1 (de) 2001-12-14 2011-07-13 STMicroelectronics Srl Elektronische Halbleitervorrichtung und Verfahren zu deren Herstellung
JP3727272B2 (ja) 2002-01-15 2005-12-14 沖電気工業株式会社 半導体装置及び半導体装置の製造方法
JP2003229517A (ja) * 2002-01-31 2003-08-15 Fujitsu Hitachi Plasma Display Ltd 半導体チップ実装基板及びフラットディスプレイ
KR20030094692A (ko) * 2002-06-07 2003-12-18 삼성테크윈 주식회사 무전해 솔더범프 형성방법
JPWO2004059722A1 (ja) * 2002-12-24 2006-05-11 株式会社デンソー 半導体式センサおよび半導体装置のめっき方法
WO2004105133A1 (en) * 2003-05-26 2004-12-02 Axalto Sa Wire bonding on in-line connection pads
JP2005116632A (ja) * 2003-10-03 2005-04-28 Rohm Co Ltd 半導体装置の製造方法および半導体装置
JP4661122B2 (ja) * 2004-05-18 2011-03-30 ソニー株式会社 部品実装配線基板および配線基板への部品の実装方法
JP4604641B2 (ja) * 2004-10-18 2011-01-05 株式会社デンソー 半導体装置
JP2008124437A (ja) 2006-10-19 2008-05-29 Matsushita Electric Ind Co Ltd 半導体ウェハ、その製造方法、および半導体チップの製造方法
CN101379608A (zh) * 2007-03-15 2009-03-04 乔治洛德方法研究和开发液化空气有限公司 用于制造平板显示器的铜互连
US8293587B2 (en) 2007-10-11 2012-10-23 International Business Machines Corporation Multilayer pillar for reduced stress interconnect and method of making same
JP4806468B2 (ja) * 2008-02-29 2011-11-02 三洋電機株式会社 半導体モジュール
JP4588091B2 (ja) 2008-02-29 2010-11-24 三洋電機株式会社 半導体モジュールの製造方法
JP2009246218A (ja) 2008-03-31 2009-10-22 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP5331610B2 (ja) * 2008-12-03 2013-10-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP2010141112A (ja) * 2008-12-11 2010-06-24 Sharp Corp 半導体装置および半導体装置の製造方法
US20120261812A1 (en) * 2011-04-14 2012-10-18 Topacio Roden R Semiconductor chip with patterned underbump metallization
JP2012160739A (ja) * 2012-03-14 2012-08-23 Renesas Electronics Corp 半導体装置
JP2013229491A (ja) * 2012-04-26 2013-11-07 Kyocera Corp 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ
US9576923B2 (en) 2014-04-01 2017-02-21 Ati Technologies Ulc Semiconductor chip with patterned underbump metallization and polymer film
GB2557614A (en) 2016-12-12 2018-06-27 Infineon Technologies Austria Ag Semiconductor device, electronic component and method
JP2018186144A (ja) 2017-04-25 2018-11-22 株式会社村田製作所 半導体装置及びパワーアンプモジュール

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS528785A (en) * 1975-07-10 1977-01-22 Citizen Watch Co Ltd Semiconductor device electrode structure
JPH0214527A (ja) * 1988-11-11 1990-01-18 Seiko Epson Corp Ｍｏｓ型半導体装置
JPH02296336A (ja) * 1989-05-10 1990-12-06 Seiko Epson Corp 半導体回路バンプの製造方法
EP0646959B1 (de) * 1993-09-30 2001-08-16 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Verfahren zur Metallisierung und Verbindung bei der Herstellung von Leistungshalbleiterbauelementen

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005028951A1 (de) * 2005-06-22 2006-12-28 Infineon Technologies Ag Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung und Verfahren zur Herstellung derselben
US7709938B2 (en) 2005-06-22 2010-05-04 Infineon Technologies Ag Arrangement for electrically connecting semiconductor circuit arrangements to an external contact device and method for producing the same
US8030744B2 (en) 2005-06-22 2011-10-04 Infineon Technologies Ag Arrangement for electrically connecting semiconductor circuit arrangements to an external contact device and method for producing the same
DE102005028951B4 (de) 2005-06-22 2018-05-30 Infineon Technologies Ag Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE102005033469A1 (de) * 2005-07-18 2007-02-01 Infineon Technologies Ag Halbleitersubstrat, Verfahren zu dessen Herstellung sowie Verfahren zum Herstellen eines Schaltungsmoduls
US8198721B2 (en) 2005-07-18 2012-06-12 Infineon Technologies Ag Semiconductor module
DE102005033469B4 (de) * 2005-07-18 2019-05-09 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleitermoduls
US7851913B2 (en) 2006-11-06 2010-12-14 Infineon Technologies Ag Semiconductor device including a power device with first metal layer and second metal layer laterally spaced apart

Also Published As

Publication number Publication date
EP1006576A1 (de) 2000-06-07
TW440962B (en) 2001-06-16
US20020056901A1 (en) 2002-05-16
EP1006576B1 (de) 2003-11-05
KR20000035730A (ko) 2000-06-26
KR100356770B1 (ko) 2002-10-19
DE69912565D1 (de) 2003-12-11
JP2000164623A (ja) 2000-06-16
JP3398609B2 (ja) 2003-04-21

Similar Documents

Publication Publication Date Title
DE69912565T2 (de) Halbleiteranordnung
DE69735318T2 (de) Flip-Chip-Halbleiter mit Teststruktur und seine Herstellung
DE2625383C2 (de) Verbindungsträger zur Bildung der elektrischen Verbindungen zwischen Anschlußleitern eines Packungsrahmens und Kontaktierungsstellen mindestens einer innerhalb des Packungsrahmens gelegenen integrierten Schaltung und Verfahren zur Herstellung eines solchen Verbindungsträgers
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE2637667C2 (de) Halbleiteranordnung
DE4131413C2 (de) Bondierungsverfahren für Halbleiterchips
DE19716668C2 (de) Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen
DE102005036996B4 (de) Halbleitervorrichtung
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE102007046042B4 (de) Elektrische Prüfsonde und elektrische Prüfsondenanordnung
DE102006041575A1 (de) Halbleitervorrichtung
DE19645568B4 (de) Herstellungsverfahren für ein Halbleiterbauelement
DE102006022254A1 (de) Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
DE2807350C2 (de) Flüssigkristall-Anzeigevorrichtung in Baueinheit mit einem integrierten Schaltkreis
WO2006007930A1 (de) Temperaturfühler und verfahren zu dessen herstellung
DE3428881A1 (de) Verfahren zum herstellen einer integrierten schaltungsvorrichtung
DE3640248A1 (de) Halbleitervorrichtung
DE102004045896A1 (de) Transponder mit Antenne und Flip-Chip-Modul und Verfahren zu dessen Herstellung
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE102016114199B4 (de) Chipkartenmodul, chipkarte, chipkartenanordnung, verfahren zum ausbilden eines chipkartenmoduls und verfahren zum ausbilden einer chipkarte
DE102014019169A1 (de) Gehäuse mit einem Substrat mit eingebetteter Metallspur überlappt von Verbindungsstelle
WO2008037334A1 (de) Halbleiterbauelement
DE4130569A1 (de) Ic-paketiereinrichtung
DE102006033856B3 (de) Temperaturmesssensor und Verfahren zu dessen Herstellung
DE2330161A1 (de) Verbesserte schaltkreise und verfahren zu deren herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition