CN1453863A - 连接端子及其制造方法以及半导体装置及其制造方法 - Google Patents

连接端子及其制造方法以及半导体装置及其制造方法 Download PDF

Info

Publication number
CN1453863A
CN1453863A CN03122279A CN03122279A CN1453863A CN 1453863 A CN1453863 A CN 1453863A CN 03122279 A CN03122279 A CN 03122279A CN 03122279 A CN03122279 A CN 03122279A CN 1453863 A CN1453863 A CN 1453863A
Authority
CN
China
Prior art keywords
diaphragm
opening portion
splicing ear
mentioned
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03122279A
Other languages
English (en)
Other versions
CN1283002C (zh
Inventor
小野敦
浅津琢郎
山口真司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1453863A publication Critical patent/CN1453863A/zh
Application granted granted Critical
Publication of CN1283002C publication Critical patent/CN1283002C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及连接端子及其制造方法以及半导体装置及其制造方法。在电极垫片(2)上形成第1保护膜(3)和第2保护膜(4)，并在共同除去了它们相互被层叠的第1保护膜(3)和第2保护膜(4)的部分形成凸起(5)。此处，作为位置在下层的第1保护膜(3)除去部分的开口部分(3a)形成比作为位置在上层的第2保护膜(4)的除去部分的开口部分(4a)大，上层的第2保护膜(4)变成突出的构造，凸起(5)的底部在其外围部分被形成以便进入第2保护膜(4)的下面。

Description

连接端子及其制造方法以及半导体装置及其制造方法
技术领域
本发明涉及例如在半导体装置中具备与外部配线的电连接用的、在电极垫片上形成突出电极(以下简称为凸起)的连接端子及其制造方法，以及使用它的半导体装置及其制造方法。
背景技术
近几年来，随着电子设备的小型化、高功能化，半导体装置的小型化、多端子化细栅距化正在取得进展。其结果，在带载封装(以下，简称TCP)中安装半导体装置的安装方式，或者，将半导体装置在基片上直接进行倒装片接合的安装方式的采用正在急速增加。
在这样的安装方式的场合，作为具备与在半导体装置中的外部配线的电连接用的连接端子需要在半导体装置的电极垫片上形成连接用的凸起的构造。通常，由于在电极垫片上形成用于保护电极垫片的保护膜，因此在除去电极垫片上的保护膜的部分(开口部分)形成凸起。
作为凸起的形成方法，通过电镀形成的Au(金)凸起和焊锡凸起的电镀工艺，以及将Au和焊锡的小球用超声波接合在垫片上的球形凸起工艺已实用化。
电镀工艺对多端子化和细栅距化有利。但是，在以下方面存在着这样的问题，即，需要兼作电镀用的导电膜的势垒金属层的形成，以及使用感光胶的涂敷·曝光和显象在凸起形成部分开窗口，除电镀装置外，还需要溅射装置和照相装置等制造设备。
另外，球形凸起工艺基本上不需要引线接合器以外的制造设备。但是，垫片间距的界限在实用水平上是80μm左右，在开发水平上是60μm左右，上述球形凸起工艺对细栅距化和多端子化是不利的。
在这样的场合，作为最近新的凸起形成工艺，一种无电极电镀凸起工艺正在实用化。无电极电镀凸起工艺是在半导体装置的电极垫片上有选择地进行无电极电镀的方法，在该工艺中象以下那样形成凸起。
首先，在除去了电极垫片上的的氧化膜和残留薄膜之后，进行锌酸盐处理，并将电极垫片表面的Al(铝)置换成Zn(锌)。这时，可以进行钯活性化处理，以代替锌酸盐处理，并在电极垫片表面附着Pd(钯)。
接着，在无电解Ni(镍)电镀溶液中浸渍上述电极垫片。因此，进行以下的所谓无电解Ni电镀反应。即，在电极垫片表面的Zn与Pd或Ni发生置换反应并在电极垫片表面析出Ni之后，通过已析出的Ni本身变成催化剂的自身催化剂反应再析出Ni。
在Ni电镀结束后，为防止Ni表面的氧化，进行置换Au电镀，并在Ni表面使Au析出。
这样，在使用了上述无电极电镀凸起工艺的凸起的形成中不需要形成溅射装置的电镀用的导电膜。另外，也不必使用照相装置在形成部分的感光胶上开窗口。因此，与电镀工艺比较存在设备投资额减少的优点。另外，该工艺因为作为价廉的Ni成为主要材料并且产量高，所以制造成本比使用电镀工艺形成Au凸起降低。
此外，关于无电极电镀工艺的凸起形成，例如，已记载在日本公开专利公报昭63-164343号(1988年7月7日公布)、日本公开专利公报昭63-305532号(1988年12月13日公布)、日本公开专利公报平3-209725号(1991年9月12日公布)、日本公开专利公报平5-47768号(1993年2月26日公布)、日本公开专利公报平8-264541号(1996年10月11日公布)中。
但是，对于用无电极电镀工艺制作的凸起的现有连接端子的构成，在想要与细栅距化和多端子化对应的场合，存在着不能使凸起的高度增高的问题。
这起因于无电极电镀工艺的特性。就是说，无电极电镀工艺由于是在感光胶上不使用开窗口的工艺，因此若电镀上面变成保护膜的上面，那么电镀也向横方向成长。因此，对于垫片间空隙变窄的细栅距物品，若使凸起的高度变高，那么邻接凸起彼此之间被连接而有短路的危险，所以必然对凸起的高度产生制约。
当然，通过缩小保护膜的开口宽度并减小凸起宽度，就能够加高凸起的高度。但是，若缩小保护膜的开口宽度，由于缩小电极垫片和凸起的粘着面积(粘着部分的面积)，因此产生粘着强度下降的不合适情况。就是说，对于保护膜的开口宽度存在用于确保电极垫片和凸起的粘着强度的下限值，超过该下限值就不能缩小保护膜的开口宽度。
发明内容
本发明的目的在于提供这样的连接端子，它具有适合于即使用与电镀工艺比较设备投资额小，而且制造成本低的无电极电镀工艺制造，也不会降低凸起和电极垫片的粘着强度，凸起上部的宽度小，而且能加高凸起的高度的无电极电镀工艺的制造的构造。
为达到上述的目的，涉及本发明的连接端子，其特征在于，对于由在表面形成的呈层状的多个保护膜的电极垫片，以及在该电极垫片上的保护膜的开口部分中形成的凸起电极组成的连接端子，上述保护膜由2层以上组成，下层保护膜的开口部分形成比上层保护膜的开口部分大，上述突出电极的底部进入上层保护膜的下面。
此处，将保护膜配置成层状，并使用其下层保护膜和上层保护膜。但是，若保护膜是由2层组成的层叠膜，那么下层保护膜和上层保护膜分别各是1层。
另外，若保护膜是3层以上，那么上层保护膜、或下层保护膜的至少其中任何一方变成2层以上的层叠膜构造的保护膜，最上层的保护膜的开口部分最小，随着往下层走将变大，最下层保护膜的开口部分最大。
若依据上述的构成，规定设置呈层状的多层保护膜和下层保护膜中使保护膜的开口部分的大小不同，并使上层保护膜突出的构造，即：上层保护膜伸出在下层保护膜之上(overhang)。就是说，使与突出电极和电极垫片的粘着强度有关的下层保护膜的开口部分变大，在用无电极电镀法形成突出电极的场合使作为电镀也向横方向开始成长时的出发点的上层保护膜的开口部分变小。
通过规定这样的构成，即使用无电极电镀法形成突出电极，它的底部所形成的突出电极也与下层保护膜的大开口部分配合被形成以便使底部一部分进入突出的上层保护膜的下面。因此，能够获得突出电极和电极垫片的粘着面积，确保粘着强度。而且，突出电极的上部因为自超过上层保护膜的小开口部分后开始在横方向成长，所以能够抑制突出电极的宽度并使高度增高。
其结果，通过规定这样的连接端子，即使为了与细栅距化和多端子化对应，缩小突出电极的宽度并加高高度，在邻接的凸起之间也不会发生短路，而且还能够确保突出电极和电极垫片的粘着强度。
为达到上述的目的，在涉及本发明的连接端子的制造方法中，可以在用干腐蚀法形成上层保护膜的开口部分之后，通过用湿腐蚀法形成下层保护膜的开口部分，并通过无电极电镀法形成突出电极制造上述连接端子。
如上述那样，通过用干腐蚀法对上层保护膜形成开口部分，用各向同性地进行腐蚀的湿腐蚀法对下层保护膜形成开口部分，就能够将上层保护膜容易加工成突出的构成，并且，通过对这样的开口部分用无电极电镀法形成突出电极，能够制造上述的本发明的连接端子。
为达到上述的目的，在本发明的连接端子的制造方法中，将这样的方法作为特征，即在表面形成呈层状的多层保护膜的电极垫片上的保护膜的开口部分，在用无电极电镀法形成突出电极的连接端子的制造方法中，预先将上述保护膜规定为2层以上的层叠膜，并形成开口部分以便使上层保护膜对下层保护膜突出。
如已经说明的那样，通过形成开口部分以便使上层保护膜对下层保护膜突出，作为用无电极电镀法形成突出电极，也也能用下层保护膜的大开口部分获得突出电极和电极垫片的粘着面积，确保粘着强度，而且能够用上层保护膜的小开口部分抑制突出电解的上部的宽度，并增加突出电极的高度。
其结果，通过用这样的制造方法制造连接端子，为了与细栅距化和多端子化对应，即使一面缩小突出电极的宽度，一面增加突出电极的高度，在邻接的凸起之间也不会发生短路，并能够得到也能够确保突出电极和电极垫片的粘着强度。
为达到上述的目的，涉及本发明的半导体装置，其特征在于，它具备上述的本发明的连接端子。
如已说明的那样，本发明的连接端子为了与细栅距化和多端子化对应，即使缩小突出电极的宽度增加高度，在邻接的凸起之间也不会发生短路，并能够确保突出电极和电极垫片之间的粘着强度，所以具备这样的连接端子的本发明的半导体装置将变成与细栅距化和多端子化对应的装置。
为达到上述的目的，在涉及本发明的半导体装置的制造方法中，在用干腐蚀法形成上层保护膜的开口部分之后，可以用湿腐蚀法形成下层保护膜的开口部分，并通过无电极电镀法形成突出电极。
如已说明的那样，通过对上层保护膜用干腐蚀法形成开口部分，对下层保护膜用各向同性地进行腐蚀的湿腐蚀法形成开口部分，就能够将上层保护膜容易加工成突出的构成，通过对这样的开口部分用无电极电镀法形成突出电极，就能够制造上述的本发明的半导体装置。
为达到上述的目的，在涉及本发明的半导体装置的制造方法中将这样的方法作为特征，即，关于在表面形成的呈层状的多层保护膜的电极垫片上的保护膜的开口部分通过无电极电镀法形成突出电极制造连接端子的半导体装置的制造方法，在制造连接端子时，预先将上述保护膜规定为2层以上的层叠膜，并形成开口部分以便使上层保护膜对下层保护膜突出。
如已说明的那样，通过形成开口部分以便使上层保护膜对下层保护膜突出，即使用无电极电镀法形成突出电极，也能够一面用下层保护膜的大开口部分获得突出电极和电极垫片的粘着面积，确保粘着强度，一面用上层保护膜的小开口部分抑制突出电极上部的宽度，并增高突出电极的高度。
其结果，通过用这样的制造方法制造半导体装置，即使为了与细栅距化和多端子化对应，缩小突出电极的宽度，增高高度，在邻接凸起之间也不会发生短路，并能够得到与具备也能确保突出电极和电极垫片的粘着强度的连接端子的细栅距化和多端子化对应的半导体装置。
本发明的其它目的、特征、和优点通过以下所示的记载将会充分明白。另外，本发明的优点在参照附图的下面的说明中将会明白。
附图说明
图1(a)是表示本发明的一种实施形态，是半导体装置的连接端子部分的纵向断面图。
图1(b)是表示图1(a)的半导体装置的连接端子部分的各保护膜的开口部分、凸起、以及电极垫片的尺寸关系的图。
图2是在本发明的一个实施例的半导体装置中的连接端子部分的纵向断面图。
图3(a)是用于表示在本发明的一个实施例的半导体装置中的凸起制造工序的连接端子部分的纵向断面图。
图3(b)是用于表示在本发明的一个实施例的半导体装置中的凸起制造工序的连接端子部分的纵向断面图。
图3(c)是用于表示在本发明的一个实施例的半导体装置中的凸起制造工序的连接端子部分的纵向断面图。
图3(d)是用于表示在本发明的一个实施例的半导体装置中的凸起制造工序的连接端子部分的纵向断面图。
图4(a)是用于表示在本发明的一个实施例的半导体装置中的凸起制造工序的连接端子部分的纵向断面图。表示接着图3(a)～(d)的制造工序。
图4(b)是用于表示在本发明的一个实施例的半导体装置中的凸起制造工序的连接端子部分的纵向断面图。
图4(c)是用于表示在本发明的一个实施例的半导体装置中的凸起制造工序的连接端子部分的纵向断面图。
图4(d)是用于表示在本发明的一个实施例的半导体装置中的凸起制造工序的连接端子部分的纵向断面图。
图5是表示在带载封装中安装了在本发明的一个实施例的半导体装置中的连接端子的凸起时的接合部分的纵向断面图。
图6是在本发明的第1比较例的半导体装置中的连接端子部分的纵向断面图。
图7是在本发明的第2比较例的半导体装置中的连接端子部分的纵向断面图。
具体实施方式
关于本发明的一个形态，根据图1～图7说明如下。
以下根据图1说明涉及本发明一个实施形态。
在图1(a)中表示在本实施形态的半导体装置中的连接端子部分的端面构造。图中，1是半导体基片，2是电极垫片，3是第1保护膜，4是第2保护膜，5是凸起(突出电极)。
如图1(a)所示那样，在半导体基片1上绝缘膜和有源元件(一起未图示)、电源垫片2、第1保护膜3、第2保护膜4按照该顺序被形成，然后，在这些由第1保护膜3形成的开口部分3a、以及由第2保护膜4形成的开口部分4a中分别形成凸起5。凸起5由凸起主体部分5a和覆盖凸起主体5a表面的表面膜5b组成。
上述第1保护膜3和第2保护膜4是用于保护半导体基片1上的上述的有源元件和将一端规定为上述电极垫片2的配线免受外力和水分的影响的保护膜。而且，为了使电极垫片2和凸起5的电路连接良好，第1保护膜3和第2保护膜4在凸起5形成部位被除去。
此处，应注意之点是，这些第1保护膜3和第2保护膜4变成位置在下层的第1保护膜3的开口部分3a被形成比位置在上层的第2保护膜4的开口部分4a大的突出构造，凸起5的底部，详细地说，底部的外围部分被形成以便进入第2保护膜4的下面。
在图1(b)中表示从上面一侧看到图1(a)的场合的、在第1保护膜3和第2保护膜4中所形成的各开口部分3a·4a、凸起5、以及电极垫片2的位置关系。
通过规定这样的构造，即使用与电镀工艺比较设备投资额少，而且制造成本也低的无电极电镀工艺形成凸起5，通过在下层第1保护膜3的大开口部分3a，在凸起5和电极垫片2之间确保充分的粘着面积也能够提高凸起5和电极垫片2的粘着强度。而且，因为上层的第2保护膜4的开口部分4a小，所以能够抑制凸起5的上部的宽度并能增高凸起5的高度。
就是说，凸起5和电极垫片2的粘着强度依赖于凸起5和电极垫片2的粘着面积，若粘着面积变小，粘着强度也变小。但是，这样一来，通过将在电极垫片2上所形成的保护膜规定至少2层，并且用下层的第1保护膜3的开口部分3a和上层的第2保护膜的开口部分4a使功能分离，就能解决这样的问题。即，为了彻底获得凸起5和电极垫片2的粘着面积，扩大地形成开口部分3a，并阻止粘着强度的下降。另外，上层的第2保护膜4的开口部分4a狭窄地形成以便即使增高凸起5的高度也不使凸起5的宽度变大。据此，因为能够形成上部的宽度小而且有高度的凸起5，所以能与细栅距化和多端子化对应。
而且，为了实行这样的功能，第1保护膜3的开口部分3a也包含在电极垫片的间距不同的场合，并且小于电极2的尺寸，也可以形成比第2保护膜4的开口部分4a的尺寸大。而且，希望形成开口部分3a以便使凸起5的粘着强度变成比0.1N大。虽然通过安装形态和电极垫片改变影响，但这是由于若凸起的粘着强度变成0.1N以下，就会发生凸起剥落等不合适情况的概率将变大的缘故。
此外，所谓粘着强度是对凸起施加机械应力时的抗断强度，此处，将共用强度作为粘着强度使用。共用强度的测使用凸起切变测试器(bump shear tester)进行，并且在凸起的侧面碰到与凸起有同程度的宽度的工具，就从凸起的侧面对凸起施加负荷进行，测定凸起断裂时的负荷。
另外，之所以将第1保护膜3的开口部分3a的大小规定小于电极垫片2的尺寸是因为有可能从电极垫片2找到凸起5并引起电极垫片2的剥落等。
另外，第2保护膜4的开口部分4a的开口宽度可以通过兼顾电极垫片2的间距和必要的凸起5的高度决定，使凸起5·5之间的空隙不小于5μm。此处，所以决定开口宽度使凸起5·5之间的空隙不小于5μm，是因为在用无电极电镀反应形成凸起的场合，若凸起之间的空隙小于5μm，那么由于相互作用在凸起之间析出形成凸起主体部分的金属，并使凸起彼此之间被连接起来的缘故。
作为形成上述凸起5的凸起主体部分5a的材料，例如，可以使用镍、铜、钯、金、锡或含有它们的化合物等。另外，作为形成表面膜5b的材料，例如，可以使用金、钯、或锡等。
另外，在上层的第1保护膜3中，例如可以使用氮化硅膜，在下层的第2保护膜4中，例如可以使用氧化硅膜。
而且，在用干腐蚀法形成第2保护膜4的开口部分4a之后，通过用湿腐蚀法形成下层的第1保护膜3的开口部分3a，就能够容易规定突出构成。
(实施例)
举出实施例更具体地说明关于本发明。
(实施例1)
图2表示本实施例中的半导体装置的连接端子部分的构成。基本构成与在实施形态中说明的图1的连接端子部分的构造相同。就是说，在半导体基片1上按照该顺序形成绝缘膜和有源元件(一起未图示)、电极垫片2、第1保护膜3、第2保护膜4。在由电极垫片2上的第1保护膜3形成的3a、以及由第1保护膜3上的第2保护膜4形成的开口部分4中形成由凸起主体部分5a和表面膜5b组成的凸起5。
在本实施例中，将上述第1保护膜3的开口部分3a规定为25μm×70μm，将第2保护膜4的开口部分4a规定为15μm×60μm。另外，关于凸起5，将凸起5主体部分5a作为高度10μm的NiP层(P的含量为7～11％)形成，将表面膜5b作为厚度1μm的Au层形成。因此，凸起5的总高度变为11μm。另外，将电极垫片2·2之间的间距规定为50μm，凸起5·5之间的间距PB也为50μm。而且，由NiP层组成的凸起主体部分5a和由Au层组成的表面膜5b通过无电极电镀方式形成。
在上述构成中，由于第2保护膜4的开口部分4a的宽度尺寸是15μm，因此，在凸起5的高度HB是11μm的场合，凸起宽度WB变成37μm，并且，凸起5·5之间的空隙SB能够在标准上确保13μm。另外，凸起5和电极垫片2的粘着强度可以由第1保护膜3的开口部分3a的尺寸(粘着面积)求出，并能确保约0.137N(14g)。
接着，使用图3、图4说明电极垫片2和凸起5的形成方法的一例。图3(a)～(d)以及图4(a)～(d)是向电极垫片2上形成无电解Ni电镀的Ni凸起5的工序断面图。
在图3(a)～(d)、图4(a)～(d)中，1表示半导体基片、2表示电极垫片、3表示第1保护膜、4表示第2保护膜、5表示凸起、5a表示由NiP层组成的凸起主体部分、5b表示由Au层组成的表面膜、7表示感光胶、8表示Zn层。
首先，如图3(a)所示那样，在形成第1保护膜3和第2保护膜4的半导体基片1上涂敷感光胶7，并按照第2保护膜4的开口部分4a的尺寸在感光胶7上开窗口。
这时，作为第1保护膜3使用氧化硅膜，作为第2保护膜4使用氮化硅膜。除此以外，对第1保护膜3可以使用聚酰亚胺膜等有机膜，对第2保护膜4可以使用无机膜。另外，对第1保护膜3可以使用无机膜(SiO2、PSG(掺杂了磷的SiO2)等)，对第2保护膜4可以使用聚酰亚胺膜等有机膜。
接着，如图3(b)所示那样，用腐蚀除去开窗口部分的第2保护膜4，形成开口部分4a。第2保护膜4的腐蚀除去使用氟系玻璃(CF4、SF4)并用干腐蚀法进行。
此外，在对第2保护膜4使用了无机膜的场合也与氮化硅膜相同，可以使用氟系玻璃进行干腐蚀。另一方面，在对第2保护膜4使用了聚酰亚胺膜等有机膜的场合，使用Ar玻璃进行干腐蚀，或使用感光性的聚酰亚胺和有机物，并借助曝光·显象进行不需要的部分的聚酰亚胺膜和有机膜的除去。
接着，如图3(c)所示那样，用腐蚀法除去感光胶7的开窗口部分的第1保护膜3。第1保护膜3的腐蚀除去使用氟化铵和氟化铵-氟化氢混合溶液等并用湿腐蚀法进行。
由于用湿腐蚀法各向同性地进行腐蚀，因此第2保护膜4的下部的第1保护膜3也被腐蚀。其结果，下层的第1保护膜3的开口部分3a比上层的第2保护膜4的开口部分4a大，并能够形成上层的第2保护膜4的突出(overhang)的构造。
当形成上层的第2保护膜4突出的构造时，也能够对第1保护膜3和第2保护膜4的双方进行湿腐蚀并构成。
接着，在剥离感光胶7之后，如图3(d)所示那样，通过将半导体基片1浸渍在硫酸、磷酸、或氢氧化钠等水溶液中，腐蚀除去在电极垫片2的表面上所形成的Al(铝)氧化膜和Al氟化物。此外，Al氟化物是进行腐蚀的工序形成第1保护膜3。另外，铝氧化膜是包含该工序，并且还通过除此以外的工序中的热和空气中的氧被形成。
水洗后，如图4(a)所示那样，防止电极垫片2的表面再氧化，而且在电极垫片2上析出作为无电解Ni电镀的反应开始点也工作的Zn层8。
Zn(锌)层8通过将除去了Al氧化膜和Al氟化物的半导体基片1浸渍在将氧化锌和氢化纳作为主要成分的锌酸盐溶液中，并置换电极垫片2的表面的Al和溶液中的Zn被形成。
Zn置换后，通过在5～30％左右的硝酸水溶液中浸渍半导体基片1，除去Zn，水洗后再次在锌酸盐溶液中浸渍，由于最初形成比置换的Zn更精密的Zn层，因此可以使用2次这样的锌酸盐法。
水洗后，如图4(b)所示那样，在电极垫片2上形成作为凸起主体部分5a的NiP层。该NiP层通过将形成了Zn层8的半导体基片1浸渍在将硫酸镍和次磷酸钠作为主要成分的无电解Ni电镀液中形成。
若将半导体基片1浸渍在无电解Ni电镀液中，那么首先开始Zn和Ni的置换反应，接着通过被置换的Ni作为催化剂的自身催化剂反应使无电解Ni电镀进行下去。
水洗后，如图4(c)所示那样，在由NiP层组成的凸起主体部分5a上形成作为凸起5的表面膜5b的Au层。Au层通过将形成无电解Ni电镀的半导体基片1浸渍在将亚硫酸Au钠作为主要成分的置换Au电镀液中形成。
若将半导体基片1浸渍在置换Au电镀液中，那么就开始Ni和Au的置换反应，若Ni表面被Au覆盖，就停止置换反应。实际上，Ni表面全部被Au覆盖的情况并不多，由于从针孔继续洗提Ni，因此电镀时间10分～30分合适。这样形成的Au层5b将变成0.05～0.25μm厚度。
水洗后，如图4(d)所示那样，由NiP层组成凸起主体部分5a，使由凸起主体部分5a上的Au层组成的表面膜5b膜厚加厚。Au层的厚膜化通过将置换Au电镀完了的半导体基片1浸渍在将亚硫酸钠和还原剂作为主要成分的无电解Au电镀液中进行。
以上，结束了向电极垫片2上的无电极电镀的Ni/Au凸起形成。
被形成的凸起5对于电极2的间距50μm是凸起5高度11μm(Ni：10μm、Au：1μm)、凸起5·5之间空隙13μm、凸起切变强度0.35N/凸起(作为断裂方式是Al(电极垫片2)的凝聚断裂)，能够形成照目的那样的凸起5。
而且，本实施例的半导体装置如图5所示那样通过使被带载(TCP)的内部引线9电镀的Sn层和Ni凸起5上的表面膜5b在结合部分10被共晶结合，进行树脂密封，能够装载在TCP中。
装载在TCP中的该半导体装置在可靠性评价方面也能够得到在温度周期试验(试验条件：-40℃～125℃、气相、各温度30分)中通过1000周期、在压力锅中试验(试验条件：110℃、85RH)中通过300小时的高质量的装置。
另外，本实施例的半导体装置经由各向异性导电膜和各向异性导电膏安装在在玻璃基片上所形成的配线垫片上和印刷电路板的配线垫片上，也可能没有什么问题。
(比较例1)
作为实施例的第1比较例，如图6所示那样，除将第2保护膜4的开口部分4a规定为与第1保护膜3的开口部分3a相同的25μm×70μm的大小外，全部规定与实施例1的半导体装置的连接端子的构造相同，使制造的顺序也全部相同，在半导体装置中形成连接端子。
在该第1比较例的连接端子的构造中，凸起12和电极垫片的粘着强度虽然能确保与实施例1相同的0.35N，但在标准上只能确保凸起12·12之间空隙为3μm。
如已经叙述的那样，在用无电极电镀反应形成凸起的场合，若凸起之间空隙变成5μm以下，那么由于相互作用在凸起之间产生形成凸起主体部分的金属，例如，镍、铜、钯、金、锡、或包含它们的化合物的析出。这样一来，由于凸起彼此之间已连接起来，因此在凸起之间将会产生短路。
(比较例2)
作为与实施例1的第2比较例，如图7所示那样，除将第1保护膜3的开口部分3a规定与第2保护膜4的开口部分4a相同的15μm×60μm的大小外，规定与实施例1的半导体装置的连接端子的构造全部相同，使制造顺序也全部相同，并在半导体装置中形成连接端子。
在该第2比较例的连接端子的构造中，虽然凸起13·13之间空隙能够确保与相同的13μm，但凸起13和电极垫片的粘着强度只能确保约0.07N。
若凸起的粘着强度变成0.1N以下，那么虽然通过安装形态和电极垫片改变影响，但凸起剥落等不合适情况发生的概率将会变大。
如以上那样，本发明的连接端子是这样的端子，即，在由在表面形成的呈层状的多层保护膜的电极垫片和在该电极垫片上的保护膜的开口部分所形成的突起电极组成的连接端子中，上述保护膜由2层以上组成，下层保护膜的开口部分形成比上层保护膜的开口部分大，上述突起电极的底部进入上层保护膜的下面。
本发明的连接端子作为上述突起电极还能够使用镍、铜、钯、金、锡、或包含它们的化合物的任何一种。
尤其因为镍和铜价格便宜，所以能有效地降低形成连接端子的元件的成本。
本发明的连接端子还能够将突起电极表面规定为由金、钯、锡的任何一种组成的构成。
通过规定由金或锡的任何一种组成的构成，能在与该突起电极被接合的另一方的电极之间使突起电极表面共晶接合。
另外，通过规定由金或钯任何一种组成的构成，在与该突起电极被接合的另一方的电极之间能进行焊料的接合。
本发明的连接端子，例如还能够将上层保护膜规定为由氮化硅膜组成的构成，将下层保护膜规定为由氧化硅膜组成的构成。
通过用氮化硅膜形成上层保护膜，用氧化硅膜形成下层保护膜，能够对上层保护膜用干腐蚀法形成开口部分，对下层保护膜用各向同性地进行腐蚀的湿腐蚀法形成开口膜。因此，能够容易加工成上层保护膜突出的构成。
另外，最好将本发明的上述连接端子的下层保护膜的开口部分规定为与电极垫片相同的尺寸或比它小的构成。
下层保护膜的开口部分由于决定与突起电极底部的电极垫片的粘着面积，关系到粘着强度，因此面积尽可能大为好。但是，若下层保护膜的开口部分超过电极垫片的尺寸被形成，那么因为突起电极从电极垫片发现有可能引起电极垫片的剥落等，因此希望下层保护膜的开口部分被设定使得在电极垫片的尺寸内能确保粘着强度。
本发明的连接端子还可以被形成使上述下层保护膜的开口部分具有上述突起电极的粘着强度变成比1N大那样的开口宽度。
若下层保护膜的开口部分用上述那样的开口宽度被形成，那么就难以发生凸起剥落等不合适的情况，并能制造高品位的连接端子。
本发明的连接端子还可以使上述突起电极形成多个，并且上述上层保护膜的开口部分用相互邻接的突起电极之间变成5μm以上那样开口宽度形成。
若上层保护膜的开口部分是上述那样的开口宽度，那么即使用无电极电镀法形成突起电极，也能够在凸起之间析出形成凸起主体部分的金属，并防止凸起彼此被连接。
另外，本发明的连接端子由在表面形成的呈层状的多个保护膜的电极垫片和在该电极垫片上的保护膜的开口部分所形成的突起电极组成，上述保护膜由2层以上组成，并且可以是这样的构成，即，上述突起电极被形成，以便使上层保护膜对下层保护膜突出，在这些保护膜中形成开口部分，并夹入已突出的该部分。
通过变成上述那样的构成，即使用无电极电镀法形成突起电极，突起电极也被形成使得底部一部分进入突出的上层保护膜的下面，并夹入突出的该部分。因此，能提高突起电极和电极垫片的粘着强度。而且，因为突起电极的上部超过突出的上层保护膜后开始在横方向成长，所以能够抑制突起电极的宽度并增高高度。因此，能够与细栅距化和多端子化对应。
另外，本发明可以是以下那样的构成。
就是说，本发明的连接端子可以是这样的构成，即，对于在电极垫片上的呈层状的多个保护膜开口部分形成突起电极的连接端子，保护膜变成2层以上，下层保护膜开口部分比上层保护膜开口部分大，突起电极的底部进入保护膜开口部分的上层的下面。
另外，本发明的半导体装置可以是这样的构成，即，对于在电极垫片上的呈层状的多个保护膜开口部分形成突起电极的半导体装置，保护膜变成2层以上，下层的保护膜开口部分比上层的保护膜开口部分大，突起电极的底部进入保护膜开口部分的上层的下面。
在这样的连接端子、半导体装置的构成中，将保护膜规定为2层以上，并使电极垫片的保护膜开口部分被构成使得上层的保护膜开口部分尺寸比下层的保护膜开口部分尺寸小。因此，在防止用无电极电镀形成凸起时的邻接凸起之间短路的同时，能够确保凸起和电极垫片的粘着面积。因此，能够防止凸起宽度变小引起的粘着强度的下降。
在发明的详细说明的项目中形成的具体实施形态或实施例彻底阐明本发明的技术内容，不要只受这样的具体例限制，并狭义地被解释，在本发明的精神和接着记载的专利申请事项的范围内，能够进行各种变更并实施。

Claims (13)

1.一种连接端子，它由形成在表面呈层状的多个保护膜(3，4)的电极垫片(2)、和在该电极垫片(2)上的保护膜(3，4)的开口部分(3a，4a)突起电极(5)组成，其特征在于，
下层保护膜(3)的开口部分(3a)形成比上层保护膜(4)的开口部分(4a)大，上述突出电极(5)的底部进入到上层保护膜(4)的下面。
2.如权利要求1记载的连接端子，其特征在于，上述突起电极(5)由镍、铜、钯、金、锡或包含它们的化合物中的任何一种组成。
3.如权利要求1记载的连接端子，其特征在于，上述突起电极(5)的表面由金、钯、锡中的任何一种组成。
4.如权利要求1记载的连接端子，其特征在于，上述上层的保护膜(4)由氮化硅膜组成，上述下层的保护膜(3)由氧化硅膜组成。
5.如权利要求1记载的连接端子，其特征在于，上述下层保护膜(3)的开口部分(3a)与上述电极垫片(2)的尺寸相同或比上述电极垫片(2)小。
6.如权利要求1记载的连接端子，其特征在于，上述下层保护膜(3)的开口部分(3a)用上述突起电极(5)的粘着强度比0.1N大那样的开口宽度形成。
7.如权利要求1记载的连接端子，其特征在于，形成多个上述突起电极(5)，上述上层保护膜(4)的开口部分(4a)的开口宽度使得相互邻接的突起电极(5·5)的间隔为5μm或5μm以上。
8.一种连接端子，其特征在于，它由在表面形成的呈层状的多层保护膜(3，4)的电极垫片(2)和在该电极垫片(2)上的保护膜(3，4)的开口部分(3a，4a)所形成的突起电极(5)组成，其特征在于：
上述保护膜(3，4)由2层以上组成，上述突起电极(5)被形成，以便上层保护膜(4)对下层的保护膜(3)突出，在这些保护膜(3，4)中形成开口部分(3a，4a)，并夹住突出的该部分。
9.如权利要求1～7记载的连接端子的制造方法，其特征在于，用干腐蚀法形成上述上层保护膜(4)的开口部分(4a)后，用湿腐蚀法形成上述下层保护膜(3)的开口部分(3a)，并通过无电极电镀法形成上述突起电极(5)。
10.一种连接端子的制造方法，对在表面形成的呈层状的保护膜(3，4)的电极垫片(2)上的保护膜(3，4)的开口部分(3a，4a)，通过无电极电镀法形成突起电极(5)，其特征在于，
将上述保护膜(3，4)预先规定为2层以上的层叠膜，并形成开口部分(3a，4a)，以便上层的保护膜(4)对下层的保护膜(3)突出。
11.一种半导体装置，其特征在于，它具备权利要求1～7记载的连接端子。
12.一种半导体装置的制造方法，其特征在于，在用干腐蚀法形成上述上层保护膜(4)的开口部分(4a)之后，用湿腐蚀法形成上述下层保护膜(3)的开口部分(3a)，并通过无电极电镀法形成上述突起电极(5)。
13.一种半导体装置的制造方法，它对在表面形成的呈层状的多层保护膜(3，4)的电极垫片(2)上的保护膜(3，4)的开口部分(3a，4a)通过无电极电镀法形成突起电极并制造连接端子，其特征在于，当制造连接端子时，预先将上述保护膜(3，4)规定为2层以上的层叠膜，并在上述保护膜(3，4)中形成开口部分(3a，4a)以便上层的保护膜(4)对下层的保护膜(3)突出。
CNB03122279XA 2002-04-26 2003-04-25 连接端子及其制造方法以及半导体装置及其制造方法 Expired - Lifetime CN1283002C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002127573A JP3949505B2 (ja) 2002-04-26 2002-04-26 接続端子及びその製造方法並びに半導体装置及びその製造方法
JP2002127573 2002-04-26

Publications (2)

Publication Number Publication Date
CN1453863A true CN1453863A (zh) 2003-11-05
CN1283002C CN1283002C (zh) 2006-11-01

Family

ID=29243841

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03122279XA Expired - Lifetime CN1283002C (zh) 2002-04-26 2003-04-25 连接端子及其制造方法以及半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US6908311B2 (zh)
JP (1) JP3949505B2 (zh)
KR (1) KR100516092B1 (zh)
CN (1) CN1283002C (zh)
TW (1) TWI225672B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107665873A (zh) * 2016-07-29 2018-02-06 三星显示有限公司 集成电路芯片及包括其的显示设备
CN116759321A (zh) * 2023-08-21 2023-09-15 广州市艾佛光通科技有限公司 一种半导体芯片焊盘及其制作方法、芯片封装方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4159897B2 (ja) * 2003-02-26 2008-10-01 東洋鋼鈑株式会社 ハンダ性に優れた表面処理Ａｌ板、それを用いたヒートシンク、およびハンダ性に優れた表面処理Ａｌ板の製造方法
JP4160518B2 (ja) * 2004-02-06 2008-10-01 Ｄｏｗａホールディングス株式会社 金属−セラミックス接合部材およびその製造方法
US7213329B2 (en) * 2004-08-14 2007-05-08 Samsung Electronics, Co., Ltd. Method of forming a solder ball on a board and the board
JP4604641B2 (ja) * 2004-10-18 2011-01-05 株式会社デンソー 半導体装置
KR100601493B1 (ko) * 2004-12-30 2006-07-18 삼성전기주식회사 하프에칭된 본딩 패드 및 절단된 도금 라인을 구비한ｂｇａ 패키지 및 그 제조 방법
JP2006330021A (ja) * 2005-05-23 2006-12-07 Mitsubishi Electric Corp 液晶表示装置
JP5165190B2 (ja) * 2005-06-15 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP4061506B2 (ja) * 2005-06-21 2008-03-19 セイコーエプソン株式会社 半導体装置の製造方法
KR100699892B1 (ko) * 2006-01-20 2007-03-28 삼성전자주식회사 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자및 인쇄회로기판
KR101222980B1 (ko) * 2006-06-30 2013-01-17 엘지디스플레이 주식회사 증착 장비의 결정 센서의 재생 방법
US20080284009A1 (en) * 2007-05-16 2008-11-20 Heikyung Min Dimple free gold bump for drive IC
CN101325840A (zh) * 2007-06-15 2008-12-17 富士康(昆山)电脑接插件有限公司 防氧化印刷电路板及其金手指和该印刷电路板的制造方法
US8293587B2 (en) 2007-10-11 2012-10-23 International Business Machines Corporation Multilayer pillar for reduced stress interconnect and method of making same
JP5258260B2 (ja) * 2007-11-02 2013-08-07 京セラ株式会社 半導体素子及び該半導体素子の実装構造体
CN101754578B (zh) * 2008-12-18 2012-07-18 欣兴电子股份有限公司 咬合式电路结构及其形成方法
TWI371998B (en) * 2009-11-03 2012-09-01 Nan Ya Printed Circuit Board Printed circuit board structure and method for manufacturing the same
JP5664526B2 (ja) * 2011-11-08 2015-02-04 トヨタ自動車株式会社 半導体装置の製造方法と半導体装置
JP2013258044A (ja) * 2012-06-12 2013-12-26 Molex Inc コネクタ
US10269747B2 (en) * 2012-10-25 2019-04-23 Taiwan Semiconductor Manufacturing Company Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9832887B2 (en) * 2013-08-07 2017-11-28 Invensas Corporation Micro mechanical anchor for 3D architecture
JP2017069381A (ja) * 2015-09-30 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
KR102532973B1 (ko) * 2015-12-31 2023-05-16 엘지디스플레이 주식회사 표시 장치와 그의 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62260360A (ja) 1986-05-06 1987-11-12 Seiko Epson Corp 固体撮像装置のパツシベ−シヨン層
JPS62293671A (ja) 1986-06-12 1987-12-21 Seiko Epson Corp 固体撮像装置のパツシベ−シヨン層
JPS63164343A (ja) 1986-12-26 1988-07-07 Matsushita Electric Ind Co Ltd フリツプチツプｉｃ装置
JPS63305532A (ja) 1987-06-05 1988-12-13 Toshiba Corp バンプの形成方法
JPH03209725A (ja) 1990-01-11 1991-09-12 Matsushita Electric Ind Co Ltd 半導体装置の突起電極形成方法
JPH0547768A (ja) 1991-08-14 1993-02-26 Toshiba Corp バンプ形成方法
JPH05198530A (ja) 1992-01-21 1993-08-06 Nec Corp 半導体装置の製造方法
JPH08264541A (ja) 1995-03-23 1996-10-11 Citizen Watch Co Ltd 半導体装置
CN1244837C (zh) * 1996-10-22 2006-03-08 精工爱普生株式会社 液晶面板用基板和液晶面板
US6022751A (en) * 1996-10-24 2000-02-08 Canon Kabushiki Kaisha Production of electronic device
JPH10270386A (ja) 1997-03-24 1998-10-09 Oki Electric Ind Co Ltd Ｌｓｉパッシベーションビア
JP3672297B2 (ja) * 1999-11-10 2005-07-20 セイコーインスツル株式会社 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107665873A (zh) * 2016-07-29 2018-02-06 三星显示有限公司 集成电路芯片及包括其的显示设备
CN107665873B (zh) * 2016-07-29 2023-09-05 三星显示有限公司 集成电路芯片及包括其的显示设备
CN116759321A (zh) * 2023-08-21 2023-09-15 广州市艾佛光通科技有限公司 一种半导体芯片焊盘及其制作方法、芯片封装方法

Also Published As

Publication number Publication date
JP2003324120A (ja) 2003-11-14
KR20030084769A (ko) 2003-11-01
US6908311B2 (en) 2005-06-21
JP3949505B2 (ja) 2007-07-25
TWI225672B (en) 2004-12-21
TW200404344A (en) 2004-03-16
KR100516092B1 (ko) 2005-09-23
US20030203661A1 (en) 2003-10-30
CN1283002C (zh) 2006-11-01

Similar Documents

Publication Publication Date Title
CN1283002C (zh) 连接端子及其制造方法以及半导体装置及其制造方法
CN1197145C (zh) 凸块形成方法、半导体装置及其制造方法和半导体芯片
CN1257550C (zh) 半导体装置及其制造方法
CN1198332C (zh) 布线基片、半导体器件和布线基片的制造方法
CN1722370A (zh) 半导体装置的制造方法
CN1208830C (zh) 半导体芯片与布线基板及制法、半导体晶片、半导体装置
CN1114946C (zh) 半导体装置及其制造方法和其测试方法
CN1118088C (zh) 半导体装置及其制造方法
CN1574257A (zh) 半导体装置及其制造方法
CN1700435A (zh) 半导体器件
CN1311528A (zh) 半导体器件及其制造方法、电路板和电子装置
CN1532904A (zh) 半导体器件的制造方法、半导体器件及电子设备
CN1790651A (zh) 芯片集成基板的制造方法
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1841689A (zh) 半导体器件及半导体器件制造方法
CN1604293A (zh) 半导体装置的制造方法及半导体装置
CN1976015A (zh) 半导体器件及其制造方法和半导体晶片
CN1738002A (zh) 半导体装置的制造方法
CN1494227A (zh) 用作电子标签的输入装置
CN1835654A (zh) 配线基板及其制造方法
CN1241259C (zh) 电路装置的制造方法
CN1835661A (zh) 配线基板的制造方法
CN1503359A (zh) 电子元件封装结构及制造该电子元件封装结构的方法
CN1499595A (zh) 半导体装置及其制造方法
CN1633705A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200309

Address after: Hsinchu City, Taiwan, China

Patentee after: Taiwan Semiconductor Manufacturing Co.,Ltd.

Address before: Osaka Japan

Patentee before: Sharp Corp.

TR01 Transfer of patent right
CX01 Expiry of patent term

Granted publication date: 20061101

CX01 Expiry of patent term