KR100516092B1 - 접속 단자와 그 제조 방법 및 반도체 장치와 그 제조 방법 - Google Patents

접속 단자와 그 제조 방법 및 반도체 장치와 그 제조 방법 Download PDF

Info

Publication number
KR100516092B1
KR100516092B1 KR10-2003-0026330A KR20030026330A KR100516092B1 KR 100516092 B1 KR100516092 B1 KR 100516092B1 KR 20030026330 A KR20030026330 A KR 20030026330A KR 100516092 B1 KR100516092 B1 KR 100516092B1
Authority
KR
South Korea
Prior art keywords
protective film
opening
electrode
electrode pad
bump
Prior art date
Application number
KR10-2003-0026330A
Other languages
English (en)
Other versions
KR20030084769A (ko
Inventor
오노아쯔시
아사즈다꾸로
야마구찌신지
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20030084769A publication Critical patent/KR20030084769A/ko
Application granted granted Critical
Publication of KR100516092B1 publication Critical patent/KR100516092B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

전극 패드(2) 상에는 제1 보호막(3) 및 제2 보호막(4)이 형성되고, 이들 상호 적층된 제1 보호막(3) 및 제2 보호막(4)이 모두 제거된 부분에 범프(5)가 형성되어 있다. 여기서, 상층에 위치하는 제2 보호막(4)의 제거 부분인 개구부(4a) 보다도 하층에 위치하는 제1 보호막(3)의 제거 부분인 개구부(3a)가 크게 형성되어, 상층의 제2 보호막(4)이 오버행된 구조로 되어 있고, 범프(5)의 바닥부가 그 외주부에서, 제2 보호막(4)의 밑으로 들어가도록 형성되어 있다.

Description

접속 단자와 그 제조 방법 및 반도체 장치와 그 제조 방법{CONNECTION TERMINALS AND MANUFACTURING METHOD OF THE SAME, SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF THE SAME}
본 발명은, 예를 들면 반도체 장치에서 외부 배선과의 전기적 접속용으로 구비되는, 전극 패드 상에 돌기 전극(이하, 범프라고 약칭)을 형성하여 이루어지는 접속 단자와 그 제조 방법 및 이를 이용한 반도체 장치와 그 제조 방법에 관한 것이다.
최근, 전자 기기의 소형화, 고기능화에 따른, 반도체 장치의 소형화, 다단자화 및 파인 피치화가 진행되고 있다. 그 결과, 반도체 장치를 테이프 캐리어 패키지(이하, TCP라고 약칭)에 실장하는 실장 방식, 혹은 반도체 장치를 기판 상에 직접 플립 칩 본딩하는 실장 방식의 채용이 급속히 증가하고 있다.
이러한 실장 방식의 경우, 반도체 장치에서의 외부 배선과의 전기적 접속용으로 구비되는 접속 단자로서는, 반도체 장치의 전극 패드 상에 접속용의 범프를 형성한 구조가 필요해진다. 통상, 전극 패드 상에는 전극 패드를 보호하기 위한 보호막이 형성되어 있기 때문에, 범프는 전극 패드 상의 보호막을 제거한 부분(개구부)에 형성된다.
범프의 형성 방법으로서는, 전해 도금에 의해 Au(금) 범프나 땜납 범프를 형성하는 전해 도금 프로세스나, Au나 땜납의 볼을 패드 상에 초음파 접합하는 볼 범프 프로세스가 실용화되어 있다.
전해 도금 프로세스는, 다단자화 및 파인 피치화에 대하여 유리하다. 그러나, 전해 도금용 도전막으로도 겸용되는 배리어 메탈층의 형성이나, 포토 레지스트의 도포·노광 및 현상을 이용하여 범프 형성부에 창을 개구할 필요가 있어, 전해 도금 장치 이외에도, 스퍼터링 장치나 포토 장치 등의 제조 설비가 필요해지는 점에 문제가 있다.
또한, 볼 범프 프로세스는, 기본적으로는 와이어본더 이외의 제조 설비를 필요로 하지 않는다. 그러나, 패드 피치의 한계가 실용 레벨에서 80 ㎛ 정도, 개발 레벨에서 60 ㎛ 정도로서, 상기 볼 범프 프로세스는 파인 피치화나 다단자화에 대해서는 불리하다.
이러한 가운데, 최근 새로운 범프 형성 프로세스로서, 무전해 도금 범프 프로세스가 실용화되고 있다. 무전해 도금 범프 프로세스는, 반도체 장치의 전극 패드 상에 선택적으로 무전해 도금을 행하는 방법이다. 이 프로세스에서는 이하와 같이 범프가 형성된다.
우선, 전극 패드 상의 산화막이나 잔류 박막을 제거한 후, 징케이트(zincate) 처리를 행하여, 전극 패드 표면의 Al(알루미늄)을 Zn(아연)으로 치환한다. 이 때, 징케이트 처리 대신에 팔라듐 활성화 처리를 행하여 전극 패드 표면에 Pd(팔라듐)을 부착해도 된다.
다음에, 무전해 Ni(니켈) 도금액에 상기 전극 패드를 침지한다. 이에 따라, 이하의 소위 무전해 Ni 도금 반응이 진행한다. 즉, 전극 패드 표면의 Zn 혹은 Pd와 Ni가 치환 반응을 일으켜 전극 패드 표면에 Ni가 석출된 후, 석출된 Ni 자신이 촉매가 되는 자기 촉매 반응에 의해서 더욱 Ni가 석출되어 간다.
Ni 도금 종료 후, Ni 표면의 산화를 방지하기 위해서 치환 Au 도금을 행하여 Ni 표면에 Au를 석출시킨다.
이와 같이, 상기 무전해 도금 범프 프로세스를 이용한 범프의 형성에는, 스퍼터링 장치에 의한 도금용 도전막을 형성할 필요가 없다. 또한, 포토 장치를 이용하여 범프 형성부의 포토레지스트에 창을 개구할 필요도 없다. 따라서, 전해 도금 프로세스와 비교하여 설비 투자액이 적어지는 이점이 있다. 또한, 이 프로세스는, 염가인 Ni가 주재료가 되고 쓰루풋이 좋기 때문에, 전해 도금 프로세스를 이용하여 Au 범프를 형성하는 것보다도 제조 비용이 적어진다.
또한, 무전해 도금 프로세스에 의한 범프 형성에 대해서는, 예를 들면, 일본국 공개특허공보 소 63-164343호(1988년 7월 7일 공개), 일본국 공개특허공보 소 63-305532호(1988년 12월 13일 공개), 일본국 공개특허공보 평3-209725호(1991년 9월 12일 공개), 일본국 공개특허공보 평5-47768호(1993년 2월 26일 공개), 일본국 공개특허공보 평8-264541호(1996년 10월 11일 공개)에 기재되어 있다.
그러나, 범프를 무전해 도금 프로세스로써 제작한 종래의 접속 단자의 구성에서는, 파인 피치화나 다단자화에 대응하려는 경우에, 범프의 높이를 높게 할 수 없다고 하는 문제점이 있다.
이것은, 무전해 도금 프로세스의 특성에 기인한다. 즉, 무전해 도금 프로세스는, 포토레지스트에 창개구를 사용하지 않는 프로세스이기 때문에, 도금 상면이 보호막보다 위가 되면 도금은 가로 방향으로도 성장한다. 따라서, 패드 간 스페이스가 좁게 되는 파인 피치화물에서는, 범프의 높이를 높게 하면 인접 범프끼리가 연결되어 쇼트될 우려가 있기 때문에, 범프의 높이에 제약이 생기게 된다.
물론, 보호막의 개구폭을 좁게 하여 범프폭을 좁게 함으로써, 범프의 높이를 높게 할 수 있다. 그러나, 보호막의 개구폭을 좁게 하면 전극 패드와 범프와의 밀착 면적(밀착 부분의 면적)이 좁아지기 때문에, 밀착 강도가 저하한다고 하는 문제점이 생긴다. 즉, 보호막의 개구폭에는, 전극 패드와 범프와의 밀착 강도를 확보하기 위한 하한값이 있고, 이 하한값을 넘어서 보호막의 개구폭을 좁게 할 수 없다.
본 발명의 목적은, 전해 도금 프로세스와 비교하여 설비투자액이 적고, 또한 제조 비용도 낮은 무전해 도금 프로세스로서 제조해도, 범프와 전극 패드와의 밀착 강도를 저하시키는 일없이, 범프 상부의 폭이 좁고, 또한 범프의 높이를 높게 할 수 있는 무전해 도금 프로세스에 의한 제조에 적합한 구조를 갖는 접속 단자를 제공하는 것에 있다.
상기한 목적을 달성하기 위해, 본 발명에 따른 접속 단자는, 표면에 층 형상으로된 복수의 보호막이 형성된 전극 패드와, 이 전극 패드 상의 보호막의 개구부에 형성된 돌기 전극으로 이루어지는 접속 단자에 있어서, 하층의 보호막의 개구부가 상층의 보호막의 개구부보다도 크게 형성되고, 상기 돌기 전극의 바닥부가 상층의 보호막의 밑으로 들어가 있는 것을 특징으로 한다.
여기서, 보호막이 층 형상으로 배치되어 있으므로, 그 하층의 보호막, 상층의 보호막이라는 표현을 이용하고 있다. 그러나, 보호막이 2층으로 이루어지는 적층막이면, 하층의 보호막, 상층의 보호막은, 각각 1층씩이다.
또한, 보호막이 3층 이상이면, 상층의 보호막, 혹은 하층의 보호막 중 적어도 어느 한쪽이, 2층 이상의 적층막 구조의 보호막으로 되어 있어, 최상층의 보호막의 개구부가 가장 작고, 하층으로 감에 따라서 커져, 최하층의 보호막의 개구부가 가장 커져 있다.
상기한 구성에 따르면, 층 형상으로된 복수의 보호막의 개구부의 크기를, 상층의 보호막과 하층의 보호막에서 달리하여, 상층의 보호막을 오버행시킨 구조로 되어 있다. 즉, 돌기 전극과 전극 패드와의 밀착 강도에 따른 하층의 보호막의 개구부를 크게 하고, 돌기 전극을 무전해 도금법으로써 형성한 경우에 도금이 가로 방향으로 성장하기 시작할 때의 출발점이 되는 상층의 보호막의 개구부를 작게 하고 있다.
이러한 구성으로 함으로써, 무전해 도금법으로써 돌기 전극을 형성하였다고 해도, 하층의 보호막의 큰 개구부에 맞추어서 그 바닥부가 형성되는 돌기 전극은, 오버행된 상층의 보호막의 아래에 바닥부가 일부 들어가도록 형성된다. 따라서, 돌기 전극과 전극 패드와의 밀착 면적을 넓혀서 밀착 강도를 확보할 수 있다. 덧붙여, 돌기 전극 상부는, 상층의 보호막의 작은 개구부를 넘고 나서 가로 방향으로 성장하기 시작하기 때문에, 돌기 전극의 폭을 억제하고 높이를 높게 할 수 있다.
그 결과, 이러한 접속 단자로 함으로써, 파인 피치화나 다단자화에 대응하기 위해서, 돌기 전극의 폭을 좁게 하고 높이를 높게 해도, 인접하는 범프 간에 쇼트되는 것 같은 일은 없고, 또한 돌기 전극과 전극 패드와의 밀착 강도도 확보할 수 있다.
상기한 목적을 달성하기 위해, 본 발명에 따른 접속 단자의 제조 방법에 있어서는, 상층의 보호막의 개구부를 드라이 에칭으로 형성한 후, 하층의 보호막의 개구부를 웨트 에칭으로 형성하고, 돌기 전극을 무전해 도금법에 의해서 형성함으로써, 상기 접속 단자를 제조해도 된다.
상술한 바와 같이, 상층의 보호막에 대해서는 드라이 에칭으로써 개구부를 형성하고, 하층의 보호막에 대해서는 에칭이 등방적으로 행해지는 웨트 에칭으로써 개구부를 형성함으로써, 상층의 보호막이 오버행된 구성으로 용이하게 가공할 수가 있고, 이러한 개구부에 대하여, 무전해 도금법으로써 돌기 전극을 형성함으로써, 상기한 본 발명의 접속 단자를 제조할 수 있다.
상기한 목적을 달성하기 위해서, 본 발명의 접속 단자의 제조 방법에 있어서는, 표면에 층 형상으로된 복수의 보호막이 형성된 전극 패드 상의 보호막에, 상층의 보호막이 하층의 보호막에 대하여 오버행되도록 개구부를 형성하여, 이의 개구부에 무전해 도금법에 의해서 돌기 전극을 형성하는 것을 특징으로 한다.
이미 설명한 바와 같이, 상층의 보호막이 하층의 보호막에 대하여 오버행되도록 개구부를 형성함으로써, 무전해 도금법으로써 돌기 전극을 형성하였다고 해도, 하층의 보호막의 큰 개구부에서 돌기 전극과 전극 패드와의 밀착 면적을 넓혀서 밀착 강도를 확보하고, 또한, 상층의 보호막의 작은 개구부에서, 돌기 전극 상부의 폭을 억제하고 돌기 전극의 높이를 높게 할 수 있다.
그 결과, 이러한 제조 방법으로 접속 단자를 제조함으로써, 파인 피치화나 다단자화에 대응하기 위해서, 돌기 전극의 폭을 좁게 하면서, 돌기 전극의 높이를 높게 해도, 인접하는 범프 간에 쇼트되는 것 같은 일은 없고, 돌기 전극과 전극 패드와의 밀착 강도도 확보할 수 있는 접속 단자를 얻을 수 있다.
상기한 목적을 달성하기 위해서, 본 발명에 따른 반도체 장치는, 상기한 본 발명의 접속 단자를 구비하는 것을 특징으로 한다.
이미 설명한 바와 같이, 본 발명의 접속 단자는, 파인 피치화나 다단자화에 대응하기 위해, 돌기 전극의 폭을 좁게 하고 높이를 높게 해도, 인접하는 범프 간에 쇼트되는 것 같은 일은 없고, 돌기 전극과 전극 패드와의 밀착 강도도 확보할 수 있기 때문에, 이러한 접속 단자를 구비한 본 발명의 반도체 장치는, 파인 피치화나 다단자화에 대응한 것이 된다.
상기한 목적을 달성하기 위해, 본 발명에 따른 반도체 장치의 제조 방법에 있어서는, 상층의 보호막의 개구부를 드라이 에칭으로 형성한 후, 하층의 보호막의 개구부를 웨트 에칭으로 형성하고, 돌기 전극을 무전해 도금법에 의해서 형성해도 된다.
이미 설명한 바와 같이, 상층의 보호막에 대해서는 드라이 에칭으로써 개구부를 형성하고, 하층의 보호막에 대해서는 에칭이 등방적으로 행해지는 웨트 에칭으로써 개구막을 형성함으로써, 상층의 보호막이 오버행된 구성으로 용이하게 가공할 수가 있고, 이러한 개구부에 대하여, 무전해 도금법으로서 돌기 전극을 형성함으로써, 상기한 본 발명의 반도체 장치를 제조할 수 있다.
상기한 목적을 달성하기 위해서, 본 발명에 따른 반도체 장치의 제조 방법에서는, 표면에 층 형상으로된 보호막이 형성된 전극 패드 상의 보호막의 개구부에, 무전해 도금법에 의해서 돌기 전극을 형성하여 접속 단자를 제작하는 반도체 장치의 제조 방법에 있어서, 접속 단자의 제작시에, 상층의 보호막이 하층의 보호막에 대하여 오버행되도록 개구부를 형성하는 것을 특징으로 한다.
이미 설명한 바와 같이, 상층의 보호막이 하층의 보호막에 대하여 오버행되도록 개구부를 형성함으로써, 무전해 도금법으로써 돌기 전극을 형성하였다고 해도, 하층의 보호막의 큰 개구부에서 돌기 전극과 전극 패드와의 밀착 면적을 넓혀서 밀착 강도를 확보하면서, 상층의 보호막의 작은 개구부에서, 돌기 전극 상부의 폭을 억제하고 돌기 전극의 높이를 높게 할 수 있다.
그 결과, 이러한 제조 방법으로 반도체 장치를 제조함으로써, 파인 피치화나 다단자화에 대응하기 위해서, 돌기 전극의 폭을 좁게 하고 높이를 높게 해도, 인접하는 범프 간에 쇼트되는 것 같은 일은 없고, 돌기 전극과 전극 패드와의 밀착 강도도 확보할 수 있는 접속 단자를 구비한 파인 피치화나 다단자화에 대응한 반도체 장치를 얻을 수 있다.
본 발명의 다른 목적, 특징, 및 우수한 점은, 이하에 도시하는 기재에 의해서 충분히 알 것이다. 또한, 본 발명의 이점은, 첨부 도면을 참조한 다음의 설명으로 명백하게 될 것이다.
본 발명의 실시의 일 형태에 대하여, 도 1 내지 도 7에 기초하여 설명하면, 이하와 같다.
본 발명에 따른 실시의 일 형태를, 도 1에 기초하여 이하에 설명한다.
도 1a에, 본 실시의 형태의 반도체 장치에서의 접속 단자 부분의 단면 구조를 도시한다. 도면에 있어서, 1은 반도체 기판, 2는 전극 패드, 3은 제1 보호막, 4는 제2 보호막, 5는 범프(돌기 전극)이다.
도 1a에 도시한 바와 같이, 반도체 기판(1) 상에, 절연막 및 능동 소자(모두 도시 생략), 전극 패드(2), 제1 보호막(3), 제2 보호막(4)이 상기 순으로 형성되어 있다. 그리고, 이들 제1 보호막(3)에 형성된 개구부(3a), 및 제2 보호막(4)에 형성된 개구부(4a)에, 각각 범프(5)가 형성되어 있다. 범프(5)는, 범프 본체부(5a)와 범프 본체부(5a) 표면을 덮는 표면막(5b)으로 이루어진다.
상기 제1 보호막(3) 및 제2 보호막(4)은, 반도체 기판(1) 상의 상기한 능동 소자나, 일단을 상기 전극 패드(2)로 하는 배선을 외력이나 수분으로부터 보호하기 위한 것이다. 또한, 제1 보호막(3) 및 제2 보호막(4)은, 전극 패드(2)와 범프(5)와의 전기적 접속을 양호하게 하기 위해서, 범프(5) 형성 부위에서는 제거되어 있다.
여기서, 주목해야 할 것은, 이들 제1 보호막(3) 및 제2 보호막(4)은, 하층에 위치하는 제1 보호막(3)의 개구부(3a)가 상층에 위치하는 제2 보호막(4)의 개구부(4a) 보다도 크게 형성된 오버행 구조로 되어 있고, 범프(5)의 바닥부가, 상세하게는 바닥부의 외주부가, 제2 보호막(4)의 밑으로 들어가도록 형성되어 있는 점이다.
도 1b에, 도 1a를 상면측으로부터 본 경우의, 제1 보호막(3) 및 제2 보호막(4)에 형성된 각 개구부(3a, 4a), 범프(5), 및 전극 패드(2)의 위치 관계를 도시한다.
이와 같은 구조로 함으로써, 전해 도금 프로세스와 비교하여 설비 투자액이 적고, 또한 제조 비용도 낮은 무전해 도금 프로세스로써 범프(5)를 형성하였다고 해도, 하층의 제1 보호막(3)의 큰 개구부(3a)로서 범프(5)와 전극 패드(2) 사이에서 충분한 밀착 면적을 확보함으로써, 범프(5)와 전극 패드(2)와의 밀착 강도를 높일 수 있다. 또한, 상층의 제2 보호막(4)은 개구부(4a)가 작기 때문에, 범프(5)의 상부의 폭을 억제하고 범프(5)의 높이를 높게 할 수 있다.
즉, 범프(5)와 전극 패드(2)와의 밀착 강도는, 범프(5)와 전극 패드(2)와의 밀착 면적에 의존하여, 밀착 면적이 좁아지면 밀착 강도도 작아지게 된다. 그러나, 이와 같이, 전극 패드(2) 상에 형성되는 보호막을 적어도 2층으로 하여, 하층의 제1 보호막(3)의 개구부(3a)와 상층의 제2 보호막(4)의 개구부(4a)에서 기능을 분리함으로써 이러한 문제점은 해소된다. 즉, 개구부(3a)는 어디까지나 범프(5)와 전극 패드(2)와의 밀착 면적을 넓히기 위해서 넓게 형성하여 밀착 강도의 저하를 저지한다. 한편, 상층의 제2 보호막(4)의 개구부(4a)는, 범프(5)의 높이를 높게 해도 범프(5)의 폭이 넓게 되지 않도록, 좁게 형성한다. 이에 의해, 상부의 폭이 좁고 또한 높이가 있는 범프(5)를 형성할 수 있기 때문에, 파인 피치화나 다단자화에 대응할 수 있다.
그리고, 이러한 기능을 완수하기 위해서, 제1 보호막(3)의 개구부(3a)는, 전극 패드(2)의 피치가 서로 다른 경우도 포함시켜, 전극 패드(2)의 치수 이하이고, 제2 보호막(4)의 개구부(4a)의 치수보다도 크게 형성하면 된다. 또한, 범프(6)의 밀착 강도가 0.1N 보다도 커지도록 개구부(3a)를 형성하는 것이 바람직하다. 실장 형태나 전극 패드에 따라서 영향은 변하지만, 범프의 밀착 강도가 0.1N 이하가 되면, 범프 박리 등의 문제점이 발생하는 확률이 커지기 때문이다.
또한, 밀착 강도란, 범프에 기계적 스트레스를 걸때의 파단(破斷) 강도이고, 여기서는, 셰어 강도를 밀착 강도로서 사용한다. 셰어 강도의 측정은, 범프 셰어 테스터를 이용하여 행하여, 범프의 측면에 범프와 같은 정도의 폭의 툴을 대고, 범프의 측면측으로부터 범프에 하중을 걸어, 범프가 파단되었을 때의 하중을 측정한다.
또한, 제1 보호막(3)의 개구부(3a)의 크기를 전극 패드(2)의 치수 이하로 하는 것은, 범프(5)가 전극 패드(2)로부터 밀려 나와 전극 패드(2)의 박리 등을 야기할 가능성이 있기 때문이다.
또한, 제2 보호막(4)의 개구부(4a) 에서의 개구폭은, 전극 패드(2)의 피치와 필요한 범프(5)의 높이와의 균형에 따라서, 범프(5)·범프(5) 간의 스페이스가 5 ㎛ 이하가 되지 않도록 결정하면 된다. 여기서, 범프(5)·범프(5) 간의 스페이스가 5 ㎛ 이하가 되지 않도록 개구폭을 결정하는 것은, 무전해 도금 반응으로 범프를 형성하는 경우, 범프 간 스페이스가 5 ㎛ 이하가 되면, 상호 작용에 의해 범프 사이에, 범프 본체부를 형성하는 금속이 석출되어, 범프끼리 연결되어 버리기 때문이다.
상기 범프(5)에 있어서의 범프 본체부(5a)를 형성하는 재질로서는, 예를 들면, 니켈, 구리, 팔라듐, 금, 주석 또는 이들을 포함하는 화합물 등을 이용할 수 있다. 또한, 표면막(5b)을 형성하는 재질로서는, 예를 들면, 금, 팔라듐, 혹은 주석 등을 이용할 수 있다.
또한, 상층의 제2 보호막(4)에는 예를 들면 질화 실리콘막, 하층의 제1 보호막(3)에는 예를 들면 산화 실리콘막을 이용할 수 있다.
그리고, 제2 보호막(4)의 개구부(4a)를 드라이 에칭으로 형성한 후, 하층의 제1 보호막(3)의 개구부(3a)를 웨트 에칭으로 형성함으로써, 쉽게 오버행 구성으로 할 수 있다.
<실시예>
본 발명에 대하여, 실시예를 예를 들어 보다 구체적으로 설명한다.
(실시예1)
도 2에, 본 실시예에 있어서의 반도체 장치의 접속 단자 부분의 구성을 도시한다. 기본 구성은, 실시 형태에서 설명한, 도 1의 접속 단자 부분의 구조와 동일하다. 즉, 반도체 기판(1) 상에 절연막 및 능동 소자(모두 도시 생략), 전극 패드(2), 제1 보호막(3), 제2 보호막(4)이 상기 순으로 형성되어 있다. 전극 패드(2) 상의 제1 보호막(3)에 형성된 개구부(3a), 및 제1 보호막(3)의 위의 제2 보호막(4)에 형성된 개구부(4a)에, 범프 본체부(5a)와 표면막(5b)으로 이루어지는 범프(5)가 형성되어 있다.
본 실시예에서는, 상기 제1 보호막(3)의 개구부(3a)를 25 ㎛ × 70 ㎛, 제2 보호막(4)의 개구부(4a)를 15 ㎛ × 60 ㎛로 하였다. 또한, 범프(5)에 대해서는, 범프 본체부(5a)를 높이 10 ㎛의 NiP 층(P 함유량 7∼11%)으로 하여 형성하고, 표면막(5b)은 두께 1 ㎛의 Au 층으로서 형성하였다. 따라서, 범프(5)의 총 높이는 11 ㎛으로 되어있다. 또한, 전극 패드(2)·전극 패드(2) 사이의 피치는 50 ㎛로 하고, 범프(5)·범프(5) 간의 피치 PB도 50 ㎛이다. 그리고, NiP 층으로 이루어지는 범프 본체부(5a)와 Au 층으로 이루어지는 표면막(5b)은, 무전해 도금 방식에 의해서 형성하였다.
상기 구성에서는, 제2 보호막(4)의 개구부(4a)의 폭 치수는 15 ㎛이기 때문에, 범프(5)의 높이 HB가 11 ㎛인 경우, 범프폭 WB는 37 ㎛가 되어, 범프(5)·범프(5) 간 스페이스 SB는 표준으로 13 ㎛ 확보할 수 있다. 또한, 범프(5)와 전극 패드(2)와의 밀착 강도는, 제1 보호막(3)의 개구부(3a)의 치수(밀착 면적)로부터 구하여, 약 0.137 N(14 g)확보할 수 있다.
다음에, 도 3, 도 4를 이용하여, 전극 패드(2) 및 범프(5)의 형성 방법의 일례를 설명한다. 도 3a∼도 3d 및 도 4a∼도 4d는, 전극 패드(2) 상의 무전해 Ni 도금에 의한 Ni 범프(5)를 형성하는 공정 단면도이다.
도 3a∼도 3d, 도 4a∼도 4d에 있어서, 1은 반도체 기판, 2는 전극 패드, 3은 제1 보호막, 4는 제2 보호막, 5는 범프, 5a는 NiP 층으로 이루어지는 범프 본체부, 5b는 Au 층으로 이루어지는 표면막, 7은 포토레지스트, 8은 Zn 층을 나타낸다.
우선, 도 3a에 도시한 바와 같이, 제1 보호막(3)과 제2 보호막(4)을 형성한 반도체 기판(1) 상에 포토레지스트(7)를 도포하여, 제2 보호막(4)의 개구부(4a)의 치수로 포토레지스트(7)에 창을 개구한다.
이 때, 제1 보호막(3)으로서 산화 실리콘막을 사용하고, 제2 보호막(4)으로서 질화 실리콘막을 사용하였다. 이 외, 제1 보호막(3)으로 폴리이미드막 등의 유기막을 사용하고, 제2 보호막(4)으로 무기막을 사용해도 된다. 또한, 제1 보호막(3)으로 무기막(SiO2, PSG(인을 도핑한 SiO2)등)을, 제2 보호막(4)으로 폴리이미드막 등의 유기막을 사용해도 된다.
다음에, 도 3b에 도시한 바와 같이, 창 개구된 부분의 제2 보호막(4)을 에칭 제거하여, 개구부(4a)를 형성하였다. 제2 보호막(4)의 에칭 제거는 불소계의 가스(CF4, SF6 등)를 사용하여 드라이 에칭으로 행한다.
또한, 제2 보호막(4)에 무기막을 사용한 경우에도 질화 실리콘막과 같이, 불소계의 가스를 이용하여 드라이 에칭을 행하면 된다. 한편, 제2 보호막(4)에 폴리이미드막 등의 유기막을 이용한 경우에는, Ar 가스를 사용하여 드라이 에칭을 행하거나, 감광성의 폴리이미드나 유기물을 사용하여 노광·현상으로 불필요한 부분의 폴리이미드막이나 유기막의 제거를 행한다.
다음에, 도 3c에 도시한 바와 같이 포토레지스트(7)의 창개구 부분의 제1 보호막(3)을 에칭 제거하였다. 제1 보호막(3)의 에칭 제거는 불화암모늄이나 불화암모늄-불화 수소 혼합 용액 등을 사용하여 웨트 에칭으로써 행하였다.
웨트 에칭으로서는 등방적으로 에칭이 행하여지기 때문에, 제2 보호막(4)의 하부의 제1 보호막(3)도 에칭된다. 그 결과, 하층의 제1 보호막(3)의 개구부(3a)가 상층의 제2 보호막(4)의 개구부(4a)보다도 크고, 상층의 제2 보호막(4)이 오버행되어 있는 구조를 형성하는 것이 가능하였다.
또한, 상층의 제2 보호막(4)이 오버행되어 있는 구조를 형성하는 데 있어서, 제1 보호막(3) 및 제2 보호막(4)의 모두를 웨트 에칭하여 구성할 수도 있다.
다음에, 포토레지스트(7)를 박리한 후, 도 3d에 도시한 바와 같이 반도체 기판(1)을 황산, 인산, 또는 수산화나트륨 등의 수용액에 침지함으로써, 전극 패드(2)의 표면 상에 형성되어 있는 Al 산화막이나 Al 불화물을 에칭 제거하였다. 또한, Al 불화물은, 제1 보호막(3)을 에칭하는 공정에서 형성된 것이다. 또한, Al 산화막은, 이 공정을 포함하여, 그것 이외의 공정 중의 열이나 공기 중의 산소에 의해서도 형성되는 것이다.
수세(水洗) 후, 도 4a에 도시한 바와 같이, 전극 패드(2)의 표면의 재산화를 방지하고 또한 무전해 Ni 도금의 반응 개시점으로서도 기능하는 Zn 층(8)을, 전극 패드(2) 상에 석출시켰다.
Zn 층(8)은, Al 산화막이나 Al 불화물을 제거한 반도체 기판(1)을 산화아연과 수산화나트륨을 주성분으로 한 징케이트 용액에 침지하여, 전극 패드(2)의 표면의 Al과 용액 중의 Zn을 치환함으로써 형성되었다.
Zn 치환 후, 반도체 기판(1)을 5∼30% 정도의 질산 수용액에 침지하여 Zn을 제거하고, 수세 후 재차 징케이트 용액에 침지함으로써, 처음에 치환된 ZN 보다도 더 치밀한 Zn 층이 형성되기 때문에, 이러한 2회 징케이트법을 이용하여도 된다.
수세 후, 도 4b에 도시한 바와 같이 전극 패드(2) 상에 범프 본체부(5a)가 되는 NiP 층을 형성하였다. 이 NiP 층은, Zn 층(8)을 형성한 반도체 기판(1)을 황산니켈과 차아인산나트륨을 주성분으로 한 무전해 Ni 도금액에 침지함으로써 형성하였다.
반도체 기판(1)을 무전해 Ni 도금액에 침지하면, 우선 Zn과 Ni와의 치환 반응이 개시되고, 계속해서 치환된 Ni가 촉매가 되는 자기촉매 반응에 의해서 무전해 Ni 도금 반응이 진행하여 간다.
수세 후, 도 4c에 도시한 바와 같이 NiP 층으로 이루어지는 범프 본체부(5a) 상에, 범프(5)의 표면막(5b)이 되는 Au 층을 형성하였다. Au 층은, 무전해 Ni 도금을 형성한 반도체 기판(1)을 아황산 Au 나트륨을 주성분으로 한 치환 Au 도금액에 침지함으로써 형성하였다.
반도체 기판(1)을 치환 Au 도금액에 침지하면, Ni와 Au와의 치환 반응이 개시되고, Ni 표면이 Au로 덮어지면 치환 반응이 정지한다. 실제로는, Ni 표면이 전부 Au로 덮어지는 것은 적고, Au의 핀홀로부터 Ni가 계속 용출되기 때문에, 도금 시간은 10분∼30분이 적절하다. 이와 같이 하여 형성된 Au 층(5b)은, 0.05∼0.25 ㎛의 두께가 된다.
수세 후, 도 4d에 도시한 바와 같이 NiP 층으로 이루어지는 범프 본체부(5a) 상의 Au 층으로 이루어지는 표면막(5b)의 막 두께를 두껍게 하였다. Au 층의 후막화는, 치환 Au 도금이 완료된 반도체 기판(1)을 아황산 Au 나트륨과 환원제를 주성분으로 한 무전해 Au 도금액에 침지함으로써 행하였다.
이상으로, 전극 패드(2) 상에의 무전해 도금에 의한 Ni/Au 범프 형성은 완료되었다.
형성된 범프(5)는, 전극 패드(2)의 피치 50 ㎛에 대하여, 범프(5) 높이 11 ㎛(Ni : 10 ㎛, Au : 1 ㎛), 범프(5)·범프(5) 간 스페이스 13 ㎛, 범프 셰어 강도 0.35 N/범프(파단 모드로서는, Al(전극 패드(2))의 응집 파괴)이고, 목적대로의 범프(5)를 형성하는 것이 가능하였다.
그리고, 본 실시예의 반도체 장치는, 도 5에 도시한 바와 같이 테이프 캐리어(TCP)의 이너 리드(9)에 도금된 Sn 층과 Ni 범프(5) 상의 표면막(5b)인 Au 층을 접합부(10)로 하여 공정 접합시켜, 수지 밀봉을 행함으로써, TCP에 탑재할 수 있었다.
TCP에 탑재한 본 반도체 장치는, 신뢰성 평가에 있어서도 온도 사이클 테스트(테스트 조건 : -40 ℃∼125 ℃, 기상, 각 온도 30분)로 1000 사이클, 프레셔쿠커 테스트(테스트 조건: 110 ℃, 85 RH)로 300 시간을 클리어하는 고품질의 것을 얻을 수 있었다.
또한, 본 실시예의 반도체 장치는, 유리 기판 상에 형성된 배선 패드 상이나 프린트 기판의 배선 패드 상에 이방성 도전 필름이나 이방성 도전 페이스트를 개재하여 실장하는 것도, 어떤 문제도 없이 가능하였다.
(비교예1)
실시예1의 제1 비교예로서, 도 6에 도시한 바와 같이, 제2 보호막(4)의 개구부(4a)를 제1 보호막(3)의 개구부(3a)와 동일한 25 ㎛ × 70 ㎛의 크기로 한 이외에는, 모두 실시예1의 반도체 장치에서의 접속 단자의 구조와 동일하게 하며, 제조의 수순도 완전히 동일하게 하여 반도체 장치에 접속 단자를 형성하였다.
이 제1 비교예의 접속 단자의 구조에서는, 범프(12)와 전극 패드와의 밀착 강도는 실시예1과 동일한 0.35 N을 확보할 수 있지만, 범프(12)·범프(12) 간 스페이스가 표준으로 3 ㎛ 밖에 확보할 수 없었다.
이미 진술한 바와 같이, 무전해 도금 반응으로 범프를 형성하는 경우, 범프 간 스페이스가 5 ㎛ 이하가 되면, 상호 작용에 의해 범프 사이에, 범프 본체부를 형성하는 금속, 예를 들면, 니켈, 구리, 팔라듐, 금, 주석, 또는 이들을 포함하는 화합물의 석출이 발생한다. 이에 의해, 범프끼리가 연결되어 버리기 때문에, 범프 사이 쇼트를 발생시키게 된다.
(비교예2)
실시예1의 제2 비교예로서, 도 7에 도시한 바와 같이, 제1 보호막(3)의 개구부(3a)를 제2 보호막(4)의 개구부(4a)와 동일한 15 ㎛ × 60 ㎛의 크기로 한 이외에는, 모두 실시예1의 반도체 장치에서의 접속 단자의 구조와 동일하게 하고, 제조의 수순도 완전히 동일하게 하여 반도체 장치에 접속 단자를 형성하였다.
이 제2 비교예의 접속 단자의 구조에서는, 범프(13)·범프(13) 간 스페이스는 실시예1과 동일한 13 ㎛를 확보할 수 있지만, 범프(13)와 전극 패드와의 밀착 강도가 약 0.07 N밖에 확보할 수 없었다.
범프의 밀착 강도가 0.1N 이하가 되면, 실장 형태나 전극 패드에 따라서 영향은 변하지만, 범프 박리 등의 문제점이 발생할 확률이 커진다.
이상과 같이, 본 발명의 접속 단자는, 표면에 층 형상으로된 복수의 보호막이 형성된 전극 패드와, 이 전극 패드 상의 보호막의 개구부에 형성된 돌기 전극으로 이루어지는 접속 단자에 있어서, 하층의 보호막의 개구부가 상층의 보호막의 개구부보다도 크게 형성되고, 돌기 전극의 바닥부가 상층의 보호막의 밑으로 들어가 있는 것이다.
본 발명의 접속 단자는, 또한 돌기 전극으로서, 니켈, 구리, 팔라듐, 금, 주석 또는 이들을 포함하는 화합물 중의 어느 하나를 이용할 수 있다.
특히 니켈이나 구리는 염가이기 때문에, 접속 단자가 형성되는 소자의 비용을 효과적으로 삭감할 수 있다.
본 발명의 접속 단자는, 또한 돌기 전극 표면을, 금, 팔라듐, 주석 중의 어느 하나로 이루어지는 구성으로 할 수 있다.
돌기 전극 표면을, 금 또는 주석 중의 어느 하나로 이루어지는 구성으로 함으로써, 이 돌기 전극이 접합되는 다른 쪽의 전극과의 사이에서 공정 접합시키는 것이 가능해진다.
또한, 금 또는 팔라듐 중의 어느 하나로 이루어지는 구성으로 함으로써, 이 돌기 전극이 접합되는 다른 쪽의 전극과의 사이에서 땜납에 의한 접합을 행하는 것이 가능해진다.
본 발명의 접속 단자는, 또한 예를 들면, 상층의 보호막을 질화 실리콘막으로, 하층의 보호막을 산화 실리콘막으로 형성하는 구성으로 할 수 있다.
상층의 보호막을 질화 실리콘막으로 형성하고, 하층의 보호막을 산화 실리콘막으로 형성함으로써, 상층의 보호막에 대해서는 드라이 에칭으로써 개구부를 형성하고, 하층의 보호막에 대해서는 에칭이 등방적으로 행해지는 웨트 에칭으로써 개구막을 형성할 수 있다. 따라서, 상층의 보호막이 오버행된 구조로 용이하게 가공할 수 있다.
또한, 본 발명의 상기 접속 단자는, 하층의 보호막의 개구부는, 전극 패드와 동일 치수 혹은 그것보다도 작은 구성으로 하는 것이 바람직하다.
하층의 보호막의 개구부는, 돌기 전극의 바닥부의 전극 패드와의 밀착 면적을 결정하여, 밀착 강도에 관계되기 때문에, 매우 넓은 편이 좋다. 그러나, 하층의 보호막의 개구부가 전극 패드의 치수를 넘어서 형성되면, 돌기 전극이 전극 패드로부터 밀려나오게 되어 전극 패드의 박리 등을 야기할 가능성이 있으므로, 하층의 보호막의 개구부는, 전극 패드의 치수 내에서 밀착 강도를 확보할 수 있도록 설정되는 것이 바람직하다.
본 발명의 접속 단자는, 또한 상기 하층의 보호막의 개구부가, 상기 돌기 전극의 밀착 강도가 1 N 보다도 커지게 되는 개구폭을 갖고 형성되어도 된다.
하층의 보호막의 개구부가, 상기한 바와 같은 개구폭으로 형성되어 있으면, 범프 박리 등의 문제점이 발생하기 어렵게 되어, 품위가 높은 접속 단자를 제조할 수 있다.
본 발명의 접속 단자는, 또한 상기 돌기 전극이 복수 형성되고, 상기 상층의 보호막의 개구부가, 서로 인접한 돌기 전극 사이가 5 ㎛ 이상으로 되는 개구폭을 갖고 형성되어 있어도 된다.
상층의 보호막의 개구부가 상기한 바와 같은 개구폭이라면, 무전해 도금법으로서 돌기 전극을 형성하였다고 해도, 범프 본체부를 형성하는 금속이 범프 사이에 석출되어 범프끼리가 연결되어 버리는 것을 방지할 수 있다.
또한, 본 발명의 접속 단자는, 표면에 층 형상으로된 복수의 보호막이 형성된 전극 패드와, 이 전극 패드 상의 보호막의 개구부에 형성된 돌기 전극으로 이루어지고, 상층의 보호막이 하층의 보호막에 대하여 오버행되도록, 이들의 보호막에 개구부가 형성되고, 이 오버행된 부분을 끼우도록 상기 돌기 전극이 형성되어 있는 구성이어도 된다.
상기한 바와 같은 구성으로 함으로써, 무전해 도금법으로서 돌기 전극을 형성하더라도, 돌기 전극은, 오버행된 상층의 보호막의 밑으로 바닥부가 일부 들어가고, 이 오버행되는 부분을 끼우도록 형성된다. 따라서, 돌기 전극과 전극 패드와의 밀착 강도를 높게 할 수 있다. 덧붙여, 돌기 전극 상부는, 오버행된 상층의 보호막을 넘고 나서 가로 방향으로 성장하기 시작하기 때문에, 돌기 전극의 폭을 억제하고 높이를 높게 할 수 있다. 따라서, 파인 피치화나 다단자화에 대응할 수 있다.
또한, 본 발명은, 이하와 같은 구성이어도 된다.
즉, 본 발명의 접속 단자는, 전극 패드 상의 층 형상으로된 복수의 보호막 개구부에 돌기 전극을 형성한 접속 단자에 있어서, 하층의 보호막 개구부가 상층의 보호막 개구부보다도 크고, 돌기 전극의 바닥부가 보호막 개구부의 상층의 밑으로 들어가 있는 구성이어도 된다.
또한, 본 발명의 반도체 장치는, 전극 패드 상의 층 형상으로된 복수의 보호막 개구부에 돌기 전극을 형성한 반도체 장치에서, 하층의 보호막 개구부가 상층의 보호막 개구부보다도 크고, 돌기 전극의 바닥부가 보호막 개구부의 상층의 밑으로 들어가 있는 구성이어도 된다.
이러한 접속 단자, 반도체 장치의 구성에서는, 보호막을 2층 이상으로 하고, 전극 패드의 보호막 개구부를 상층의 보호막 개구 사이즈가 하층의 보호막 개구 사이즈보다 작아지도록 구성된다. 따라서, 무전해 도금으로써 범프를 형성했을 때의 인접 범프 간 쇼트를 방지할뿐만 아니라, 범프와 전극 패드와의 밀착 면적을 확보할 수 있다. 그렇기 때문에, 범프폭이 좁아진 것에 따른 밀착 강도의 저하를 방지할 수 있다.
발명의 상세한 설명에서 이루어진 구체적인 실시 형태 또는 실시예는, 어디까지나, 본 발명의 기술 내용을 분명히 하는 것으로써, 그와 같은 구체예에만 한정하여 협의로 해석되어야하는 것이 아니고, 본 발명의 사상과 다음에 기재하는 특허청구범위 내에서, 여러가지로 변경하여 실시할 수 있는 것이다.
본 발명에 따르면, 전해 도금 프로세스와 비교하여 설비 투자액이 적고, 또한 제조 비용도 낮은 무전해 도금 프로세스로서 제조해도, 범프와 전극 패드와의 밀착 강도를 저하시키는 일 없이, 범프 상부의 폭이 좁고, 또한 범프의 높이를 높게 할 수 있는 무전해 도금 프로세스에 의한 제조에 적합한 구조를 갖는 접속 단자를 제공할 수 있다.
도 1a는 본 발명의 실시의 일 형태를 도시하는 것으로, 반도체 장치의 접속 단자 부분의 종단면도.
도 1b는 도 1a의 반도체 장치의 접속 단자 부분의 각 보호막의 개구부, 범프, 및 전극 패드의 치수 관계를 도시하는 도면.
도 2는 본 발명의 일 실시예의 반도체 장치에서의 접속 단자 부분의 종단면도.
도 3a는 본 발명의 일 실시예의 반도체 장치에서의 범프 제조공정을 도시하기 위한 접속 단자 부분의 종단면도.
도 3b는 본 발명의 일 실시예의 반도체 장치에서의 범프 제조공정을 도시하기 위한 접속 단자 부분의 종단면도.
도 3c는 본 발명의 일 실시예의 반도체 장치에서의 범프 제조공정을 도시하기 위한 접속 단자 부분의 종단면도.
도 3d는 본 발명의 일 실시예의 반도체 장치에서의 범프 제조공정을 도시하기 위한 접속 단자 부분의 종단면도.
도 4a는 본 발명의 일 실시예의 반도체 장치에서의 범프 제조공정을 도시하기 위한 접속 단자 부분의 종단면도로서, 도 3a∼도 3d에 계속된 제조공정을 도시하는 도면.
도 4b는 본 발명의 일 실시예의 반도체 장치에서의 범프 제조공정을 도시하기 위한 접속 단자 부분의 종단면도.
도 4c는 본 발명의 일 실시예의 반도체 장치에서의 범프 제조공정을 도시하기 위한 접속 단자 부분의 종단면도.
도 4d는 본 발명의 일 실시예의 반도체 장치에서의 범프 제조공정을 도시하기 위한 접속 단자 부분의 종단면도.
도 5는 본 발명의 일 실시예의 반도체 장치에서의 접속 단자의 범프를 테이프 캐리어 패키지에 실장된 때의 접합 부분을 도시하는 종단면도.
도 6은 본 발명의 제1 비교예의 반도체 장치에서의 접속 단자 부분의 종단면도.
도 7은 본 발명의 제2 비교예의 반도체 장치에서의 접속 단자 부분의 종단면도.
<도면의 주요 부분에 대한 부호의 설명>
2 : 전극 패드
3 : 제1 보호막
3a : 개구부
4 : 제2 보호막
4a : 개구부
5 : 범프

Claims (13)

  1. 접속 단자에 있어서,
    표면에 층 형상으로 된 복수의 보호막이 형성된 전극 패드와, 상기 전극 패드 상의 보호막의 개구부에 형성된 돌기 전극으로 이루어지고, 하층의 상기 보호막의 개구부가 상층의 보호막의 개구부보다도 크게 형성되고, 상기 돌기 전극의 바닥부가 상기 상층의 보호막의 밑으로 들어가 있는 접속 단자.
  2. 제1항에 있어서,
    상기 돌기 전극이, 니켈, 구리, 팔라듐, 금, 주석 또는 이들을 포함하는 화합물 중의 어느 하나로 이루어지는 접속 단자.
  3. 제1항에 있어서,
    상기 돌기 전극의 표면이, 금, 팔라듐, 주석 중의 어느 하나로 이루어지는 접속 단자.
  4. 제1항에 있어서,
    상기 상층의 보호막이 질화 실리콘막으로 이루어지고, 상기 하층의 보호막이 산화 실리콘막으로 이루어지는 접속 단자.
  5. 제1항에 있어서,
    상기 하층의 보호막의 개구부가, 상기 전극 패드와 동일 치수 또는 그것보다도 작도록 되어 있는 접속 단자.
  6. 제1항에 있어서,
    상기 하층의 보호막의 개구부는, 상기 돌기 전극의 밀착 강도가 0.1N 보다도 크게 되도록 하는 개구폭으로서 형성되어 있는 접속 단자.
  7. 제1항에 있어서,
    상기 돌기 전극은 복수 형성되고, 상기 상층의 보호막의 개구부는, 서로 이웃한 돌기 전극 사이가 5 ㎛ 이상으로 되도록 하는 개구폭으로서 형성되어 있는 접속 단자.
  8. 접속 단자에 있어서,
    표면에 층 형상으로된 복수의 보호막이 형성된 전극 패드와, 상기 전극 패드 상의 보호막의 개구부에 형성된 돌기 전극으로 이루어지고, 상층의 보호막이 하층의 보호막에 대하여 오버행되도록, 이들 보호막에 개구부가 형성되고, 상기 오버행되는 부분을 끼워넣도록 상기 돌기 전극이 형성되어 있는 접속 단자.
  9. 표면에 층 형상으로된 복수의 보호막이 형성된 전극 패드와, 상기 전극 패드 상의 보호막의 개구부에 형성된 돌기 전극으로 이루어지고, 하층의 보호막의 개구부가 상층의 보호막의 개구부보다도 크게 형성되고, 상기 돌기 전극의 바닥부가 상층의 보호막의 밑으로 들어가 있는 접속 단자의 제조 방법으로서,
    상기 상층의 보호막의 개구부를 드라이 에칭으로 형성한 후, 상기 하층의 보호막의 개구부를 웨트 에칭으로 형성하고, 상기 돌기 전극을 무전해 도금법에 의해서 형성하는 접속 단자의 제조 방법.
  10. 접속 단자의 제조 방법에 있어서,
    표면에 층 형상으로된 복수의 보호막이 형성된 전극 패드 상의 보호막의 개구부에, 무전해 도금법에 의해서 돌기 전극을 형성하고, 상층의 보호막이 하층의 보호막에 대하여 오버행되도록 개구부를 형성하는 접속 단자의 제조 방법.
  11. 반도체 장치에 있어서,
    표면에 층 형상으로된 복수의 보호막이 형성된 전극 패드와, 상기 전극 패드 상의 보호막의 개구부에 형성된 돌기 전극으로 이루어지는 접속 단자를 구비하고 있고, 하층의 보호막의 개구부가 상층의 보호막의 개구부보다도 크게 형성되고, 상기 돌기 전극의 바닥부가 상층의 보호막의 밑으로 들어가 있는 반도체 장치.
  12. 표면에 층 형상으로된 복수의 보호막이 형성된 전극 패드와, 상기 전극 패드 상의 보호막의 개구부에 형성된 돌기 전극으로 이루어지는 접속 단자를 구비하고 있고, 하층의 보호막의 개구부가 상층의 보호막의 개구부보다도 크게 형성되고, 상기 돌기 전극의 바닥부가 상층의 보호막의 밑으로 들어가 있는 반도체 장치의 제조 방법으로서,
    상기 상층의 보호막의 개구부를 드라이 에칭으로 형성한 후, 상기 하층의 보호막의 개구부를 웨트 에칭으로 형성하고, 상기 돌기 전극을 무전해 도금법에 의해서 형성하는 반도체 장치의 제조 방법.
  13. 반도체 장치의 제조 방법에 있어서,
    표면에 층 형상으로된 복수의 보호막이 형성된 전극 패드 상의 보호막의 개구부에, 무전해 도금법에 의해서 돌기 전극을 형성하여 접속 단자를 제작하고, 상기 접속 단자의 제작시에, 상층의 보호막이 하층의 보호막에 대하여 오버행되도록 개구부를 상기 보호막에 형성하는 반도체 장치의 제조 방법.
KR10-2003-0026330A 2002-04-26 2003-04-25 접속 단자와 그 제조 방법 및 반도체 장치와 그 제조 방법 KR100516092B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002127573A JP3949505B2 (ja) 2002-04-26 2002-04-26 接続端子及びその製造方法並びに半導体装置及びその製造方法
JPJP-P-2002-00127573 2002-04-26

Publications (2)

Publication Number Publication Date
KR20030084769A KR20030084769A (ko) 2003-11-01
KR100516092B1 true KR100516092B1 (ko) 2005-09-23

Family

ID=29243841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0026330A KR100516092B1 (ko) 2002-04-26 2003-04-25 접속 단자와 그 제조 방법 및 반도체 장치와 그 제조 방법

Country Status (5)

Country Link
US (1) US6908311B2 (ko)
JP (1) JP3949505B2 (ko)
KR (1) KR100516092B1 (ko)
CN (1) CN1283002C (ko)
TW (1) TWI225672B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4159897B2 (ja) * 2003-02-26 2008-10-01 東洋鋼鈑株式会社 ハンダ性に優れた表面処理Ａｌ板、それを用いたヒートシンク、およびハンダ性に優れた表面処理Ａｌ板の製造方法
JP4160518B2 (ja) * 2004-02-06 2008-10-01 Ｄｏｗａホールディングス株式会社 金属−セラミックス接合部材およびその製造方法
US7213329B2 (en) * 2004-08-14 2007-05-08 Samsung Electronics, Co., Ltd. Method of forming a solder ball on a board and the board
JP4604641B2 (ja) * 2004-10-18 2011-01-05 株式会社デンソー 半導体装置
KR100601493B1 (ko) * 2004-12-30 2006-07-18 삼성전기주식회사 하프에칭된 본딩 패드 및 절단된 도금 라인을 구비한ｂｇａ 패키지 및 그 제조 방법
JP2006330021A (ja) * 2005-05-23 2006-12-07 Mitsubishi Electric Corp 液晶表示装置
JP5165190B2 (ja) * 2005-06-15 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP4061506B2 (ja) * 2005-06-21 2008-03-19 セイコーエプソン株式会社 半導体装置の製造方法
KR100699892B1 (ko) * 2006-01-20 2007-03-28 삼성전자주식회사 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자및 인쇄회로기판
KR101222980B1 (ko) * 2006-06-30 2013-01-17 엘지디스플레이 주식회사 증착 장비의 결정 센서의 재생 방법
US20080284009A1 (en) * 2007-05-16 2008-11-20 Heikyung Min Dimple free gold bump for drive IC
CN101325840A (zh) * 2007-06-15 2008-12-17 富士康(昆山)电脑接插件有限公司 防氧化印刷电路板及其金手指和该印刷电路板的制造方法
US8293587B2 (en) * 2007-10-11 2012-10-23 International Business Machines Corporation Multilayer pillar for reduced stress interconnect and method of making same
JP5258260B2 (ja) * 2007-11-02 2013-08-07 京セラ株式会社 半導体素子及び該半導体素子の実装構造体
CN101754578B (zh) * 2008-12-18 2012-07-18 欣兴电子股份有限公司 咬合式电路结构及其形成方法
TWI371998B (en) * 2009-11-03 2012-09-01 Nan Ya Printed Circuit Board Printed circuit board structure and method for manufacturing the same
JP5664526B2 (ja) * 2011-11-08 2015-02-04 トヨタ自動車株式会社 半導体装置の製造方法と半導体装置
JP2013258044A (ja) * 2012-06-12 2013-12-26 Molex Inc コネクタ
US10269747B2 (en) * 2012-10-25 2019-04-23 Taiwan Semiconductor Manufacturing Company Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9832887B2 (en) * 2013-08-07 2017-11-28 Invensas Corporation Micro mechanical anchor for 3D architecture
JP2017069381A (ja) * 2015-09-30 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
KR102532973B1 (ko) * 2015-12-31 2023-05-16 엘지디스플레이 주식회사 표시 장치와 그의 제조 방법
KR102540850B1 (ko) * 2016-07-29 2023-06-07 삼성디스플레이 주식회사 집적회로 칩 및 이를 포함하는 표시 장치
CN116759321A (zh) * 2023-08-21 2023-09-15 广州市艾佛光通科技有限公司 一种半导体芯片焊盘及其制作方法、芯片封装方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62260360A (ja) 1986-05-06 1987-11-12 Seiko Epson Corp 固体撮像装置のパツシベ−シヨン層
JPS62293671A (ja) 1986-06-12 1987-12-21 Seiko Epson Corp 固体撮像装置のパツシベ−シヨン層
JPS63164343A (ja) 1986-12-26 1988-07-07 Matsushita Electric Ind Co Ltd フリツプチツプｉｃ装置
JPS63305532A (ja) 1987-06-05 1988-12-13 Toshiba Corp バンプの形成方法
JPH03209725A (ja) 1990-01-11 1991-09-12 Matsushita Electric Ind Co Ltd 半導体装置の突起電極形成方法
JPH0547768A (ja) 1991-08-14 1993-02-26 Toshiba Corp バンプ形成方法
JPH05198530A (ja) 1992-01-21 1993-08-06 Nec Corp 半導体装置の製造方法
JPH08264541A (ja) 1995-03-23 1996-10-11 Citizen Watch Co Ltd 半導体装置
US6344888B2 (en) * 1996-10-22 2002-02-05 Seiko Epson Corporation Liquid crystal panel substrate liquid crystal panel and electronic device and projection display device using the same
US6022751A (en) * 1996-10-24 2000-02-08 Canon Kabushiki Kaisha Production of electronic device
JPH10270386A (ja) 1997-03-24 1998-10-09 Oki Electric Ind Co Ltd Ｌｓｉパッシベーションビア
JP3672297B2 (ja) * 1999-11-10 2005-07-20 セイコーインスツル株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US6908311B2 (en) 2005-06-21
CN1453863A (zh) 2003-11-05
JP3949505B2 (ja) 2007-07-25
US20030203661A1 (en) 2003-10-30
TWI225672B (en) 2004-12-21
JP2003324120A (ja) 2003-11-14
CN1283002C (zh) 2006-11-01
KR20030084769A (ko) 2003-11-01
TW200404344A (en) 2004-03-16

Similar Documents

Publication Publication Date Title
KR100516092B1 (ko) 접속 단자와 그 제조 방법 및 반도체 장치와 그 제조 방법
KR100838440B1 (ko) 전자 장치용 기판과 그 제조 방법, 및 전자 장치와 그 제조방법
KR100800251B1 (ko) 전자 장치 기판 및 그 제조 방법, 그리고 전자 장치 및 그제조 방법
EP0308971B1 (en) Bump and method of manufacturing the same
KR100298827B1 (ko) 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
US7855103B2 (en) Wirebond structure and method to connect to a microelectronic die
JP2000164623A (ja) 半導体装置
US6534874B1 (en) Semiconductor device and method of producing the same
US20020158336A1 (en) Ruthenium interconnect for an integrated circuit and method for its fabrication
US20010013651A1 (en) Semiconductor device and manufacturing method therefor
JP4638614B2 (ja) 半導体装置の作製方法
JP2001230270A (ja) 半導体装置及びその製造方法
KR100591235B1 (ko) 반도체 장치
JPS62199022A (ja) 半導体装置の実装具
JPH04328839A (ja) 半導体パッケージの製造方法
JPS6386457A (ja) 半導体装置の製造方法
JPH04106931A (ja) 半導体装置およびその製造方法
JPH03101222A (ja) 半導体素子の電極構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150904

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160902

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170901

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190828

Year of fee payment: 15