JP7451638B2 - セラミックス金属回路基板の製造方法および半導体装置の製造方法 - Google Patents

セラミックス金属回路基板の製造方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP7451638B2
JP7451638B2 JP2022150313A JP2022150313A JP7451638B2 JP 7451638 B2 JP7451638 B2 JP 7451638B2 JP 2022150313 A JP2022150313 A JP 2022150313A JP 2022150313 A JP2022150313 A JP 2022150313A JP 7451638 B2 JP7451638 B2 JP 7451638B2
Authority
JP
Japan
Prior art keywords
circuit board
metal circuit
recess
ceramic
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022150313A
Other languages
English (en)
Other versions
JP2022177207A (ja
Inventor
隆之 那波
圭一 矢野
寛正 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Materials Co Ltd
Original Assignee
Toshiba Corp
Toshiba Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Materials Co Ltd filed Critical Toshiba Corp
Publication of JP2022177207A publication Critical patent/JP2022177207A/ja
Application granted granted Critical
Publication of JP7451638B2 publication Critical patent/JP7451638B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4871Bases, plates or heatsinks
    • H01L21/4882Assembly of heatsink parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142Metallic substrates having insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142Sealing arrangements between parts, e.g. adhesion promotors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736Metallic materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/96Properties of ceramic products, e.g. mechanical properties such as strength, toughness, wear resistance
    • C04B2235/9607Thermal properties, e.g. thermal expansion coefficient

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

後述する実施形態は、セラミックス金属回路基板およびそれを用いた半導体装置に関する。
半導体素子は、IGBTなどに代表されるパワー素子がある。パワー素子は年々高性能化されている。また、半導体素子の高性能化に伴い動作補償温度(ジャンクション温度)が高温化されていっている。また、半導体素子を実装するセラミックス金属回路基板も、動作補償温度の上昇に対応するために、耐熱サイクル特性(TCT特性)の優れたセラミックス金属回路基板が開発されている。例えば、国際公開WO2013/094213号公報(特許文献1)では、銅回路板の側面形状を最適化することにより、TCT特性を向上させている。特許文献1では、これにより動作温度が170℃以上となる半導体素子を搭載したとしても、信頼性を向上させている。
また、セラミックス金属回路基板に半導体素子を実装した半導体装置は樹脂モールドされることが多い。樹脂モールドすることにより、生産性の向上、および導通不良防止や劣化防止を行うことができる。例えば、特開2002-83917号公報(特許文献2)には、リードフレームの表面に凹部をつけてモールド樹脂とのアンカー効果を得ている。
国際公開第2013/094213号公報 特開2002-83917号公報 特開平8-250823号公報 特開2012-119519号公報
特許文献2では、リードフレームに微細な凹部を設けている。微細な凹部により、樹脂モールドとの密着性を向上させている。例えば、特許文献2の図6ではリードフレーム上に半導体素子を実装している。特許文献2の半導体装置はセラミックス基板を使用していない。セラミックス基板を使わないものでは、半導体素子の動作温度が高くなったときに耐久性が不十分であった。また、半導体素子の動作温度の上昇に伴う金属回路板の熱膨張が大きくなり、微細な凹部ではモールド樹脂との密着性が不十分となっていた。
一方、特許文献3は、セラミックス基板と、セラミックス基板の少なくとも表面に接合された金属板とを具備するセラミックス回路基板であって、金属板のセラミックス基板との接合面と反対面側の外周縁部内側に、複数の孔を形成することを開示している。特許文献3において、金属板の外周縁部内側に複数の孔を設けているのは、金属板の外周端部への応力を緩和するためである。
特許文献4は、銅回路の半導体搭載領域端部から0.3mm~2.0mmの範囲に、銅回路とろう材の合計厚さDに対し20~60%の厚さdの薄肉部分を設けることにより、熱衝撃によるはんだ層やセラミックス基板に発生するクラックの発生を抑制することを開示している。また、特許文献4には、半導体搭載領域端部から2.0mmを超える範囲に薄肉部分を設けると、熱衝撃試験においてクラックが発生することが記載されている。
本発明は、このような課題に対応するためのものであり、モールド樹脂との密着性に優れたセラミックス金属回路基板及び半導体装置を提供するためのものである。
実施形態にかかるセラミックス金属回路基板の製造方法は、セラミックス基板の少なくとも一方の面に複数の金属回路板が接合されたセラミックス金属回路基板の製造方法において、面積が100mm以上の金属回路板の少なくとも1つは表面の1~70%の範囲に、上から見た形状が円形または四角形である、深さ0.02mm以上の凹部を有し、凹部は金属回路板の端部から3mm以上内側にのみ形成されていることを特徴とするものである。
実施形態にかかるセラミックス金属回路基板の一例を示す上面図。 凹部を有する金属回路板の一例を示す上面図。 凹部の一例を示す上面図。 凹部の別の一例を示す上面図。 凹部の一例を示す断面図。 凹部の別の一例を示す断面図。 凹部のさらに別の一例を示す断面図。 凹部のさらに別の一例を示す断面図。 凹部のさらに別の一例を示す断面図。 凹部のさらに別の一例を示す断面図。 凹部を有する金属回路板の別の一例を示す上面図。 凹部を有する金属回路板のさらに別の一例を示す上面図。 実施形態にかかる半導体装置の一例を示す断面図。 実施形態にかかる半導体装置の別の一例を示す断面図。 凹部を有する金属回路板の他の一例を示す上面図。 実施形態にかかるセラミックス金属回路基板の別の一例を示す上面図。
実施形態にかかるセラミックス金属回路基板は、セラミックス基板の少なくとも一方の面に複数の金属回路板が接合されたセラミックス金属回路基板において、面積が100mm以上の金属回路板の少なくとも1つは表面の1~70%の範囲に、深さ0.02mm以上の凹部を有し、前記凹部は前記金属回路板の端部から3mm以上内側にも形成されていることを特徴とするものである。凹部は、金属回路板の主面における端部から3mm以上内側にのみ形成されていても、金属回路板の主面における端部から3mm以上内側と、端部から3mm未満の部分との双方に形成されていても良い。
図1に実施形態にかかるセラミックス金属回路基板の一例を示した。図1は凹部を有する金属回路板を上からみた上面図である。また、図中、1はセラミックス金属回路基板、2はセラミックス基板、3は凹部を設けた金属回路板、3-1は凹部を設けた第1の金属回路板、3-2は凹部を設けた第2の金属回路板、4は金属回路板(凹部を設けていない金属回路板)、5は凹部、である。
まず、セラミックス基板の少なくとも一方の面に複数の金属回路板が接合されている。金属回路板はセラミックス基板の片面のみに設けても良いし、両面に設けても良い。また、金属回路板を片面のみに設けた場合は、その反対側は放熱板としての裏金属板を接合してもよいものとする。また、金属回路板は銅、銅合金、アルミニウム、アルミニウム合金のいずれか1種からなることが好ましい。
複数の金属回路板の中で、少なくとも1つは面積100mm以上の金属板である。図2に凹部を有する金属回路板の一例を示した。図2は凹部を有する金属回路板3の上面図である。図中、3は凹部を有する金属回路板、5は凹部、dは凹部の最小径、pは凹部同士の最短距離、L1は金属回路板の長辺の長さ、L2は金属回路板の短辺の長さ、である。
金属回路板の面積は、(長辺の長さL1)×(短辺の長さL2)で求められる。金属板が長方形以外の場合は、その表面の面積を求めるものとする。長方形以外のL字、H字、S字、円形など様々な形状が挙げられる。
また、面積100mm以上の金属板の中で少なくとも1つは凹部が設けられている。凹部が設けられている金属回路板は、その表面の1~70%の範囲に凹部が設けられている。また凹部の深さ0.02mm以上となっている。また、凹部は金属回路板の端部から3mm以上内側にも形成されているものとする。つまり、面積100mm以上の金属回路板の端部だけでなく、内側にも凹部を設けているのである。金属回路板の面積が100mm以上と大きな回路板に、このような凹部を設けることにより、モールド樹脂とのアンカー効果が向上する。このため、半導体素子の動作温度が高くなってもモールド樹脂がはがれるといった不具合を低減できる。また、凹部の形成面積は、1枚の金属回路板の表面でカウントするものとする。また、凹部は、少なくとも一部が端部から3mm以上内側に設けられていれば良い。言い換えると、凹部の全部が金属板の端部から3mm以上内側であっても良いし、その一部が端部から3mm未満の範囲に設けられても良い。半導体素子または端子が搭載される金属回路板の主面の面積は、通常、100mm以上あるが、動作温度の高温化に伴い、半導体素子または端子の周縁が受ける熱影響が増加している。そのため、半導体素子または端子の周縁付近のモールド樹脂が剥がれやすい傾向がある。凹部の少なくとも一部が端部から3mm以上内側に形成されていることにより、半導体素子及び端子の周縁付近におけるモールド樹脂の剥がれが抑制されるため、金属回路板全体を通してモールド樹脂の剥がれを抑制することができる。
凹部の形成面積が1%未満であると、モールド樹脂とのアンカー効果が不十分である。また、凹部の形成面積が70%を超えて大きいと半導体素子を実装する領域が不足する。このため、凹部を設ける領域は面積100mm以上の金属回路板の3~70%の範囲である必要がある。また、凹部が設けられた面積が一つの金属回路板表面の30~70%の範囲内であることが好ましい。さらには、半導体素子または端子を搭載した後に、半導体素子実装部および端子実装部を除いた半導体素子非搭載領域の30~95%の範囲に凹部を設けた構造となることが好ましい。従って、半導体素子及び端子を搭載する前のセラミックス金属回路基板においては、金属回路板の主面のうちの半導体素子実装部用領域および端子実装部用領域を除いた非搭載領域の30~95%の範囲に凹部を設けた構造となることが好ましい。
図9は、凹部を有する金属回路板の他の一例を示す上面図である。図中、3は凹部を設けた金属回路板、5は凹部、10は半導体素子実装部、11は端子実装部、である。
半導体素子実装部10および端子実装部11の面積は、半導体素子等を実装した半導体装置を観察することにより、求めることができる。得られた面積を半導体素子実装部用領域および端子実装部用領域の面積とする。また、半導体素子を実装するためのはんだ層(またはろう材層)がはみ出た場合は、はみ出たはんだ層は半導体素子実装部11に含めるものとする。同様に端子についても、はんだ層がはみ出た場合は、端子実装部11に含めるものとする。凹部をはんだ層で埋めてしまうと、後述する樹脂モールドとの密着性を向上させることができなくなるためである。
また、面積100mm以上の金属回路板に凹部を設けているため、半導体素子または端子を実装する面積を十分に確保できる。また、あまり小さな金属回路板や細長い金属回路板では半導体素子を実装する面積を確保することができない。言い換えれば、面積100mm以上の金属回路板を設けたセラミックス金属回路基板に好適である。
また、半導体素子及び端子を実装前のセラミックス金属回路基板では、設計図を用いて凹部の面積率を求める方法が有効である。
また、半導体素子または端子を実装後のセラミックス金属回路基板、及びこの金属回路基板を含む半導体装置では、光学顕微鏡で上面写真を測定する。上面写真から凹部の面積率を求める方法が有効である。
また、樹脂モールドした半導体装置では、X線を用いた方法、樹脂を除去して測定する方法が有効である。X線を用いた方法はX線CT観察が挙げられる。X線CT観察の画像を用いて凹部の面積率を求めることができる。また、3D画像を用いることにより、凹部の深さも併せて測定することができる。
また、樹脂を除去する方法は、レーザ処理、薬液処理、研削処理が挙げられる。レーザ処理は、レーザで樹脂を溶かして除去する方法である。レーザ開封とも呼ばれている。薬液処理は、薬液により樹脂を溶かす方法である。また、研削処理は、樹脂を削り取る方法である。一定量を研削処理した後、レーザ処理または薬液処理する方法も有効である。樹脂を除去した後は、光学顕微鏡で観察して凹部の面積率を求めることが有効である。
また、凹部の深さは0.02mm以上である。凹部の深さが0.02mm未満ではモールド樹脂とのアンカー効果が不十分である。また、凹部の深さは、金属回路板の厚みの10~90%の範囲内になることが好ましい。また、凹部の一部は貫通型であってもよい。すなわち、貫通型凹部と非貫通型凹部の双方が金属回路板に設けられていても良い。
また、凹部形状を円形としたときの凹部を上から見たときの平均最小径d(mm)、あるいは凹部形状を連続した溝としたときの凹部を上から見たときの平均最小溝幅W(mm)は、0.5~2mmの範囲内であることが好ましい。図3a及び図3bに凹部の上面図を例示した。図3aの(a)は円形、図3bの(b)は四角形である。凹部の形状は、このようなものに限られず、楕円、長方形、多角形、星型、波型など様々な形状が適用できる。また、凹部の上面図において、最も短い対角線を最小径dとし、最小溝幅Wもdで表現することとする。
また、平均最小径dまたは平均最小溝幅Wの測定方法は、凹部を有する金属回路板を上から光学顕微鏡で撮影することを含む。一つの金属回路板内で、個々の凹部の最小径dを測定する。小数点2桁目を四捨五入することにより、凹部の最小径dとする。一つの金属回路板内の全ての凹部の最小径dを測定する。個々の最小径dの中で、最小値と最大値を除いた値を平均して平均最小径dとする。平均最小溝幅Wも同様の方法で求めるものとする。
また、平均最小径d(または平均最小幅W)が0.5mm未満では、凹部の入り口が小さすぎて、モールド樹脂が十分入り込まない恐れがある。また、平均最小径d(または平均最小幅W)が2mmを超えて大きいと、モールド樹脂が抜け易くなる恐れがある。このため、モールド樹脂とのアンカー効果を得るためには凹部の平均最小径d(または平均最小幅W)が0.5~2mmの範囲内であることが好ましい。また、この範囲であれば、個々の凹部の最小径d(または最小幅W)は同じであっても良いし、異なっていても良い。また、形状についても、統一されていても良いし、異なる形状の組み合わせであってもよい。また、すべての最小径dが0.5~2mmの範囲内であることが好ましい。同様に、すべての最小幅wが0.5~2mmの範囲内であることが好ましい。
また、凹部同士の平均最短距離pがd/2(mm)以上であることが好ましい。凹部同士の最短距離pとは、一つの凹部に対し、その周囲にある凹部の中で最も近い距離を示す。凹部同士の最短距離pは凹部のピッチともいう。平均最短距離pがd/2より小さいと、凹部同士のピッチ間の強度が不十分となる恐れがある。例えば、金属回路板が0.3mm以上、さらには0.8mm以上と厚くなったときにピッチ間の強度が不足すると返ってモールド樹脂との密着性が低下する恐れがある。また、最小幅Wに対しても、凹部同士の平均最短距離pがW/2(mm)以上であることが好ましい。また、凹部同士の最短距離pはすべてがd/2(mm)以上またはW/2(mm)以上を満たすことが好ましい。
ここで、平均最短距離pの測定方法を説明する。凹部を有する金属回路板を上から光学顕微鏡で撮影する。一つの金属回路板内で、凹部同士の最短距離pを測定する。小数点2桁目を四捨五入することにより、凹部の最短距離pとする。一つの金属回路板内の全ての凹部の最短距離pを測定する。個々の最短距離pの中で、最小値と最大値を除いた値を平均して平均最短距離pとする。
また、凹部の断面形状が、U字、V字、長方形、円形から選ばれる1種であることが好ましい。図4a~図4fに凹部の一例を示した。図4aの(c)は断面形状が長方形のものである。図4bの(d)は断面形状がV字のものである。図4cの(e)は断面形状がU字のものである。図4dの(f)は断面形状が円形のものである。図4eの(g)は断面形状が三角形状のものである。図4fの(h)は凹部5の端部(入口周縁)に凸部22ができている形状である。
これらの中では図4d(f)の円形または図4e(g)の三角形状がモールド樹脂との接着強度を向上させ易い。円形形状または三角形状の凹部は、凹部の入り口に対して内部の方が広くなっている。このような構造であれば、モールド樹脂が固化した後に抜け難くなる。その他の長方形、V字、U字は凹部を形成し易い構造である。そのため、量産性を考慮すると長方形、V字、U字の方が好ましい。また、凹部の断面形状は、一つの金属回路板内で統一されていてもよいし、異なっていても良い。また、図4fの(h)に示す通り、凹部5の端部である開口端周縁に凸部22ができている形状であってもよい。凹部5の端部に凸部22が形成されていると、モールド樹脂がずれることを防ぐことができる。開口端周縁に凸部を有する凹部は、例えば、金属回路板にレーザ加工を施すことにより形成することができる。
また、凹部の断面形状は、図4a~図4fに示したものに限定されるものではない。これ以外には、ネジ溝形状などが挙げられる。
また、凹部の形状は溝形状であってもよい。図5に、溝形状の凹部を有する金属回路板の一例を示した。図中、3は凹部を有する金属回路板、5は凹部、wは凹部の最小幅、pは凹部同士の最短距離、である。図5では、凹部の上面図が長方形をしている。溝形状の凹部は長方形に限らず、S字、M字などの曲線形状であってもよい。また、断面形状は図4a~図4fに示したものが適用できる。また、凹部は、円形形状と溝形状を組み合わせることも可能である。
また、凹部は連続した溝形状であってもよい。図6に、連続した溝形状の凹部を有する金属回路板の上面図を例示した。図中、3は凹部を有する金属回路板、5は凹部、wは凹部の最小幅、pは凹部同士の最短距離、である。図6では、四角形状に連続した溝形状の凹部を示している。このように、連続した溝形状とは、凹部がつながった形状を示している。連続した溝形状は、四角形状に限らず、多角形、円形、楕円など様々な形状を用いることができる。また、前述の図3a~図3bや図4a~図4fのような形状のものと組み合わせることも可能である。
また、凹部5は凹部を有する金属回路板3の中心から外側に向けて2個以上または2列以上配置された箇所が少なくとも1箇所存在することが好ましい。中心(内側)から外側に向かって凹部を設けることにより、モジュールド樹脂がずれることを防ぐことができる。上記配置を有する金属回路板の例として、図1、図2、図5、図9、図10が挙げられる。例えば図1、図10に示す通り、3個以上または3列以上になっている箇所があることが好ましい。ここで、凹部を有する金属回路板の中心は、対象となる金属回路板の外接長方形の二本の対角線の交点とする。
また、金属回路板の厚さが0.3mm以上であることが好ましい。さらに、金属回路板の厚さは0.8mm以上であることが好ましい。金属回路板を厚くすることにより、セラミックス金属回路基板の放熱性を向上させることができる。動作温度の高い半導体素子を搭載するセラミックス金属回路基板として有効である。
また、セラミックス基板の表面サイズが12cm以上であることが好ましい。セラミックス基板の表面サイズとは、セラミックス基板が長方形の場合、長辺×短辺で求められる。また、セラミックス基板が長方形で無い場合は、金属回路板を接合する面の面積で求めるものとする。また、セラミックス基板にネジ止め用の穴が設けられていた場合、表面サイズにカウントしないものとする。
セラミックス基板の表面サイズが12cm以上(1200mm以上)であると、複数の金属回路板を設け易い構造となる。また、面積100mm以上の金属回路板を2つ以上設けやすくなる。また、凹部を設けた金属回路板を2つ以上設けることにより、モールド樹脂との密着性をより強固にすることができる。
なお、セラミックス基板の表面サイズの上限は特に限定されるものではないが、100cm以下が好ましい。100cmを超えて大きいと、樹脂モールド加工が困難となる恐れがある。例えば、トランスファーモールド法は、金型内にセラミックス金属回路基板を配置して、樹脂モールドを行う。セラミックス基板があまり大きいと、初期あるいはモールド中の反り量増大等によって金型内への配置が困難となる恐れがある。そのため、セラミックス基板の表面サイズは12~100cmが好ましく、さらには20~50cmが好ましい。また、セラミックス基板2は単板であってもよいし、多層構造などの立体構造を有するものであってもよい。
また、セラミックス基板が窒化珪素基板であることが好ましい。セラミックス基板としては、窒化アルミニウム基板、アルミナ基板、アルジル基板、窒化珪素基板のいずれも適用できる。
通常の窒化アルミニウム基板、アルミナ基板は3点曲げ強度が300~450MPa程度である。アルジル基板は、酸化アルミニウムと酸化ジルコニウムを混合した焼結体である。アルジル基板の強度も550MPa前後である。550MPa以下の強度では基板厚さを0.4mm以下と薄くすると、モールド時に基板が割れる可能性が高くなったり、半導体装置としてのTCT(熱サイクル)特性が低下する。特に、TCT試験の高温側を175℃以上と高くしたときに耐久性が低下する。
窒化珪素基板は、3点曲げ強度600MPa以上、さらには700MPa以上と高強度にすることができる。また、熱伝導率は50W/m・K以上、さらには80W/m・K以上のものがある。特に、近年は高強度と高熱伝導の両方を併せ持つ窒化珪素基板もある。3点曲げ強度600MPa以上、熱伝導率80W/m・K以上の窒化珪素基板であれば、基板厚さを0.30mm以下と薄型化することもできる。特に、基板サイズを12cm以上、さらには20cm以上と大型化したときに窒化珪素基板であることが好ましい。
なお、3点曲げ強度はJIS-R-1601、熱伝導率はJIS-R-1611に準じたレーザフラッシュ法にて測定するものとする。
また、セラミックス基板と金属回路板の接合方法は、活性金属法、直接接合法など特に限定されるものではない。
また、図7に例示される通り、セラミックス基板2の金属回路板3を設けた面に対する裏面に裏金属板8を設けた構造であっても良い。裏金属板8は、放熱板または回路板として用いることができる。また、裏金属板8に凹部を設けた構造としても良い。裏面(裏金属板8を設けた面)を樹脂モールドするときに有効である。また、後述するように、実装基板9と裏金属板8を接合するときにグリース層が用いられる。裏金属板8に凹部を設けることにより、グリース層との密着性を向上させることができる。
また、セラミックス基板の表面(両方の主面)のうち、金属回路板が設けられていない箇所の少なくとも一部に凹部を設けてもよい。なお、裏金属板を設ける場合、セラミックス基板の表面(両方の主面)のうち、裏金属板が設けられていない表面の少なくとも一部に凹部を設けてもよい。図10に、セラミックス基板に凹部を設けた一例を示した。図中、1はセラミックス金属回路基板、2はセラミックス基板、3は凹部を設けた金属回路板、4は凹部を設けていない金属回路板、5は凹部、12はセラミックス基板に設けた凹部、である。第1の金属回路板3-1及び第2の金属回路板3-2は、セラミックス基板2の一方の主面に設けられている。第1の金属回路板3-1には、中心から外側に向かって二列に並んだ凹部が形成されている。一方、第2の金属回路板3-2には、中心から外側に向かって三列に並んだ凹部が形成されている。
図10は、金属回路板を設けた面を例示したものである。セラミックス基板2の金属回路板(凹部を設けた金属回路板3および凹部を設けていない金属回路板4)を設けていない箇所のうち、セラミックス基板2の端部に凹部12を形成している。セラミックス基板2に凹部12を形成することにより、モールド樹脂との密着性をより向上させることができる。
また、凹部12は、凹部に起因するセラミックス基板2の絶縁性の低下を回避するため、非貫通型の凹部が好ましい。また、モールド樹脂と直接接するセラミックス基板2の表面面積の30~95%の範囲内で凹部12を設けることが好ましい。凹部の最小径dまたは最小幅Wは0.5~2mmの範囲内であることが好ましい。
以上のようなセラミックス金属回路基板は、半導体素子を搭載した半導体装置に好適である。また、半導体素子は凹部を設けた金属回路板に搭載することが好ましい。また、凹部を設けた金属回路板に、複数の半導体素子を搭載することが好ましい。また、樹脂モールドした半導体装置に好適である。
図7に樹脂モールドした半導体装置の一例を示した。図中、2はセラミックス基板、3は凹部を設けた金属回路板、6は半導体素子、7はモールド樹脂、8は金属板、9は実装基板、20は半導体装置、である。
図7では、凹部を設けた金属回路板を2つ接合している。そのうち1つは半導体素子を2つ搭載し、もう一方は半導体素子を1つ搭載している。実施形態にかかる半導体装置は、このような構造に限られるものではなく、凹部を設けた金属回路基板に1つまたは2つ以上の半導体素子を搭載できるものとする。
凹部を設けた金属回路板は、面積100mm以上の大きな金属板である。このため、2つ以上の半導体素子を搭載することができる。一方、半導体素子は発熱源となる。樹脂モールドしたとき、半導体素子の近傍は熱応力により樹脂がはがれ易い。このため、凹部を設けることにより、モールド樹脂がはがれ難くなる。
特に、半導体素子の動作温度が170℃以上であるものに有効である。動作温度は、いわゆるジャンクション温度のことである。半導体素子の発熱量が大きくなったとしても、凹部を設けることにより、モールド樹脂のはがれを抑制することができる。また、半導体素子の導通には、ワイヤボンディングやリードフレームなどが使われる。樹脂はがれがおきるとワイヤボンディングが断線し易くなる。また、リードフレームは銅板やアルミニウム板などの金属板で形成される。金属板は熱膨張し易いため、モールド樹脂のはがれにつながり易い。このため、凹部を設けることにより、モールド樹脂のはがれを防ぐことは有効である。
図7に例示する半導体装置は、ケースを備えていないものである。このような半導体装置に限定されるものではなく、ケースを備えた半導体装置も本実施形態に含まれる。この一例を図8に示す。半導体装置20のセラミックス基板2の一方の主面に、凹部を設けた金属回路板3が互いに間隔を隔てて複数設けられている。金属回路板3それぞれの主面に半導体素子6が搭載されている。搭載する素子の数は、金属回路板3毎に異ならせても良い。セラミックス基板2の他方の主面に金属板8が設けられている。このような構造のセラミックス基板2の金属板8が実装基板9に接合されている。ケース21は、ドーム形状を有し、その開口端が実装基板9の表面に接合されている。モールド樹脂7は、実装基板9とケース21で囲まれた空間内に充填されている。モールド樹脂7は、例えば、ポッティングゲルを使ったモールド方法により形成される。この場合、ケース21が金型を兼ねる。また、ケース21は蓋と側壁が分かれたものであってもよい。
また、実施形態にかかるセラミックス金属回路基板は、セラミックス基板の表面サイズを12cm以上、さらには20cm以上と大型化している。このため、半導体素子を多く搭載できる。モールド樹脂のはがれを抑制しているため、多数の半導体素子を搭載した半導体装置の信頼性を向上させることができる。
次に、実施形態にかかるセラミックス金属回路基板の製造方法について説明する。実施形態にかかるセラミックス金属回路基板は上記構成を有していれば、その製造方法は特に限定されるものではないが歩留まりよく得るための方法として次のものが挙げられる。
まず、セラミックス基板を用意する。セラミックス基板は、窒化珪素基板、窒化アルミニウム基板、アルミナ基板、アルジル基板など様々なものが適用できる。また、セラミックス基板は、厚さ1mm以下のものが好ましい。また、3点曲げ強度が600MPa以上の場合は厚さ0.4mm以下が好ましい。強度の高い基板としては窒化珪素基板が挙げられる。また、窒化珪素基板は3点曲げ強度600MPa以上かつ熱伝導率50W/m・K以上のものが好ましい。
また、必要に応じ、セラミックス基板に凹部を設ける工程を行うものとする。セラミックス基板に凹部を設ける工程は、ショットブラスト加工、レーザ加工、ドリル加工などが挙げられる。また、金属板を接合した後に、セラミックス基板に凹部を設ける工程を行っても良いものとする。
次に、金属回路板を接合する。金属回路板は、銅板、銅合金板、アルミニウム板、アルミニウム合金板などが挙げられる。また、金属回路板の厚さは0.3mm以上、さらには0.8mm以上のものが好ましい。
また、接合方法は、活性金属接合法または直接接合法が挙げられる。活性金属接合法は、Ti、Zr、Hf、Siから選ばれる1種または2種以上を含有した接合ろう材を用いるものである。活性金属接合法は、酸化物系セラミックス基板、窒化物系セラミックス基板の両方に適用できる。
Ti,Zr,Hfから選ばれる1種を用いる場合は、銀(Ag)、銅(Cu)を含有するろう材が好ましい。また、必要に応じ、インジウム(In)や錫(Sn)を添加するものとする。このような接合ろう材は銅板の接合に好適である。
また、Siを用いる場合は、アルミニウム(Al)を含有するろう材が好ましい。このような接合ろう材はAl板の接合に好適である。
また、直接接合法は、接合ろう材を使わずに接合する方法である。銅板と酸化物系セラミックス基板の接合に好適な方法である。接合ろう材を使わないため、コストを低減することが可能である。
また、接合される金属回路板は、予めパターン形状になったものであってもよいし、ベタ板であってもよい。また、ベタ板を接合した場合は、エッチング工程によりパターン形状にするものとする。また、必要に応じ、裏金属板を接合するものとする。
また、金属板が0.3mm以上、さらには0.8mm以上と厚くなったときには、金属板の側面を傾斜構造となるようにエッチング処理を施してもよいものとする。金属板側面を傾斜構造とすると、金属板とセラミックス基板の接合端部の熱応力を緩和できるため、TCT特性が向上する。
次に、金属回路板に凹部を設ける工程を行う。凹部を設ける金属回路板は面積が100mm以上のものである。凹部を設ける工程は、レーザー加工、ドリル加工、ホーニング加工、エッチング加工のいずれか1種が挙げられる。
レーザー加工は、凹部を設けたい箇所にレーザー加工を施すものとする。レーザの出力やスポット径を制御することにより、凹部の最小径や深さを調整することができる。
また、ドリル加工は、ドリルの径を調整することにより、凹部の最小径を調整することができる。また、ドリルの形状は、ネジ溝形状や針形状など様々なものが挙げられる。また、ドリルを突き刺す深さで凹部深さを調整することができる。
また、ホーニング加工は、凹部を設けない箇所にマスクをつける。マスクを付けていない箇所にホーニング加工を施すものである。ホーニング加工は、凹部深さの小さなものを形成するのに有効である。
また、エッチング加工は、凹部を設けない箇所にエッチングレジストを設ける。レジストを設けていない箇所をエッチング加工するものである。エッチングレジストの塗布形状によって、凹部の最小径を制御できる。また、エッチング時間を制御することにより、凹部深さを調整できる。また、エッチング加工は、図4dの(f)のような断面円形の凹部5を形成できる。貫通孔としないエッチング加工をハーフエッチング加工と呼ぶ。
また、凹部を設ける箇所は、面積が100mm以上の金属回路板表面の1~70%の範囲になるようにするものとする。また、凹部の深さは0.02mm以上になるようにするものとする。また、前記凹部が設けられた面積が一つの金属回路板表面の中で半導体素子実装部領域および端子実装部領域を除いて30~95%の範囲内となるようにすることが好ましい。
また、凹部形成後にマスクまたはエッチングレジストを取り除くものとする。
次に、半導体素子を搭載する工程を行う。半導体素子は凹部を設けた金属回路板上に設けるものとする。半導体素子の搭載は、ハンダ、ろう材などの接合層を介して行うものとする。凹部を設けた金属回路基板の上に2つ以上の半導体素子を設けてもよいものとする。また、2つ以上の半導体素子を設ける場合、同じ素子であってもよいし、異なる素子であってもよい。
次に、半導体素子の導通を図る工程を行う。ワイヤボンディングやリードフレームを設けるものとする。また、半導体装置(半導体素子を搭載したセラミックス回路基板)を実装基板に実装する。半導体装置の実装基板への実装工程は、ハンダ、接着剤、ネジ止めなどが挙げられる。
次に、樹脂モールド工程を行うものとする。モールド工程に使う樹脂はエポキシ樹脂などが挙げられる。また、モールド工程は、トランスファー方式、コンプレッション方式など様々な方法が適用される。また、ポッティングゲルを使ったモールド方法もある。近年は、量産性の良さから、トランスファー方式が使われている。トランスファーモールドは、プランジャー内で加熱して樹脂を軟化させ、軟化した樹脂を金型内に流し込んで硬化させる方法である。軟化した樹脂を使うので、複雑形状である半導体装置の隙間まで樹脂を充填し易い。特に、金属回路板の凹部の内部まで樹脂を充填し易い。また、モールド樹脂の固化を一度に行うため、量産性・生産性に優れている。ポッティング工程はモジュールのケースをそのまま使っても良い。
なお、半導体装置の実装基板への実装工程と樹脂モールド工程は順番が逆であっても良い。
(実施例)
(実施例1~13、比較例1~2)
セラミックス基板として表1に示すものを用意した。
次に、表1に示したセラミックス基板に活性金属法を用いて金属板を接合した。金属板が銅板の場合は、Ag-Cu-Sn-Ti系ろう材を用いて接合した。また、金属回路板がAl板の場合は、Al-Si系ろう材を用いて接合した。表金属板をエッチング加工して、表2に示す回路パターンを形成した。この工程によりセラミックス金属回路基板を形成した。その結果を表2に示す。
セラミックス金属回路基板1~6の表金属板に対して、表3に示した凹部を設けた。凹部は表3に示したものに統一した。凹部を設けたものを実施例、凹部を設けないものを比較例とした。また、面積100mm以上の金属回路板のみに凹部を設けた。また、凹部の断面形状が長方形のものはレーザ加工により形成した。また、凹部の断面形状が円形のものは、エッチング加工により行った。また、実施例にかかるセラミックス金属回路基板は、面積100cm以上の金属板の端部から3mm以上内側に入った箇所に凹部を設けた。また、比較例1~6にかかるセラミックス金属回路基板は、凹部を設けないものである。また、比較例7にかかるセラミックス金属回路基板は、面積100cm以上の金属板の端部から1mの箇所のみに凹部を設けたものである。その結果を表3に示す。
また、凹部を表4に示した溝形状としたものを実施例9~11とした。なお、実施例9および実施例10は、凹部の上面形状が長方形の溝である。また、実施例11は、連続した溝(四角形状)を2つ設けたものである。また、凹部は表4に示したものに統一した。
実施例および比較例にかかるセラミックス金属回路基板に対し、凹部を設けた金属回路板に2つの半導体素子を搭載した。次に、ワイヤボンディングを行った。その後、トランスファーモールド法により樹脂モールドを行った。これにより、実施例および比較例にかかる半導体装置を形成した。また、実施例にかかる半導体装置は、凹部を設けた金属回路板は、半導体素子実装部および端子実装部を除いた半導体素子非搭載領域における凹部の形成面積を求めた。その結果を表5に示す。
次に、実施例および比較例にかかるセラミックス金属回路基板に対し、樹脂密着強度とTCT試験を行った。樹脂密着強度は、シェア試験により、凹部を設けた金属回路板上のモールド樹脂の接合強度を測定した。また、TCT試験(熱サイクル試験)は、-40℃×30分→室温(25℃)×10分→175℃×30分→室温(25℃)×10分を1サイクルとし、300サイクル後のモールド樹脂のはがれの有無を測定した。モールド樹脂のはがれは、超音波探傷法(SAT)により、樹脂/表金属板間(凹部を設けた金属回路板)のはがれ面積率を評価した。はがれ面積率(%)=(樹脂がはがれた面積/凹部を設けた金属回路板の面積)×100、により求めた。その結果を表6に示す。
また、実施例12として、実施例1のセラミックス金属回路基板のセラミックス基板に凹部を設けたものを用意した。また、実施例13として、実施例8のセラミックス金属回路基板のセラミックス基板に非貫通型の凹部を設けたものを用意した。セラミックス基板に設けた凹部は、凹部の直径dは1mmに統一した。また、セラミックス基板の凹部は金属板を接合した領域を除いた部分の面積の30%になるようにした。セラミックス基板の外側に設けた。
表から分かる通り、凹部を設けたものはシェア強度、はがれ面積率とも良い結果が得られた。このため、実施例にかかるセラミックス金属回路基板は、樹脂モールドする半導体装置に好適である。
また、比較例7のように、金属回路板の端(端部から1mm)に設けただけでは、モールド樹脂との密着強度が不十分であった。
また、セラミックス基板に凹部を設けた実施例12、実施例13はそれぞれ性能が向上した。このため、セラミックス基板に凹部を設けることも有効であることが分かる。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
以下に、本願の出願当初の特許請求の範囲に記載された発明を付記する。
[1] セラミックス基板の少なくとも一方の面に複数の金属回路板が接合されたセラミックス金属回路基板において、面積が100mm以上の金属回路板の少なくとも1つは表面の1~70%の範囲に、深さ0.02mm以上の凹部を有し、前記凹部は前記金属回路板の端部から3mm以上内側に形成されていることを特徴とするセラミックス金属回路基板。
[2] 前記凹部が設けられた面積が一つの金属回路板表面の3~70%である[1]記載のセラミックス金属回路基板。
[3] 前記凹部が設けられた面積が一つの金属回路板表面の中で半導体素子実装部用領域および端子実装部用領域を除いて30~95%の範囲内である[1]ないし[2]のいずれか1項に記載のセラミックス金属回路基板。
[4] 前記凹部の深さが金属回路板の厚みの10~90%の範囲である[1]ないし[3]のいずれか1項に記載のセラミックス金属回路基板。
[5] 前記凹部を上から見たときの平均最小径d(mm)または平均最小溝幅wが0.5~2mmの範囲内である[1]ないし[4]のいずれか1項に記載のセラミックス金属回路基板。
[6] 前記凹部同士の平均最短距離pがd/2(mm)以上またはw/2(mm)以上である[1]ないし[5]のいずれか1項に記載のセラミックス金属回路基板。
[7] 前記凹部の断面形状が、U字、V字、長方形、円形から選ばれる1種である[1]ないし[6]のいずれか1項に記載のセラミックス金属回路基板。
[8] 前記金属回路板の厚さが0.3mm以上である[1]ないし[7]のいずれか1項に記載のセラミックス金属回路基板。
[9] 前記セラミックス基板の表面サイズが12cm以上である[1]ないし[8]のいずれか1項に記載のセラミックス金属回路基板。
[10] 前記セラミックス基板の前記金属回路板を設けた面と反対側に裏金属板を設けた構造を有する[1]ないし[9]のいずれか1項に記載のセラミックス金属回路基板。
[11] 前記裏金属板に凹部を設けた構造を有する[10]記載のセラミックス金属回路基板。
[12] 前記セラミックス基板が窒化珪素基板である[1]ないし[11]のいずれか1項に記載のセラミックス金属回路基板。
[13] 前記セラミックス基板の表面(少なくとも前記金属回路板が設けられている部分を除く)の少なくとも一部に凹部を設けた[1]ないし[12]のいずれか1項に記載のセラミックス金属回路基板。
[14] [1]ないし[13]のいずれか1項に記載のセラミックス金属回路基板の凹部を設けた金属回路板に半導体素子を実装した半導体装置。
[15] 前記凹部を設けた金属回路板に、複数の半導体素子を実装した[14]記載の半導体装置。
[16] 前記半導体素子のジャンクション温度が170℃以上である[14]ないし[15]のいずれか1項に記載の半導体装置。
[17] 樹脂モールドが施されている[14]ないし[16]のいずれか1項に記載の半導体装置。
1…セラミックス金属回路基板
2…セラミックス基板
3…凹部を設けた金属回路板
3-1…凹部を設けた第1の金属回路板
3-2…凹部を設けた第2の金属回路板
4…金属回路板(凹部を設けていない金属回路板)
5…凹部
6…半導体素子
7…モールド樹脂
8…金属板(裏金属板)
9…実装基板
10…半導体素子実装部
11…端子実装部
12…セラミックス基板に設けられた凹部
20…樹脂モールドが施された半導体装置
d:凹部の最小径
w:凹部の最小幅
p:凹部同士の最短距離
L1:金属回路板の長辺の長さ
L2:金属回路板の短辺の長さ
以下に、本願の出願当初の特許請求の範囲に記載された発明を付記する。
[1] セラミックス基板の少なくとも一方の面に複数の金属回路板が接合されたセラミックス金属回路基板の製造方法において、面積が100mm 以上の金属回路板の少なくとも1つは表面の1~70%の範囲に、深さ0.02mm以上の凹部を有し、前記凹部は前記金属回路板の端部から3mm以上内側に形成されていることを特徴とするセラミックス金属回路基板の製造方法。
[2] 前記凹部が設けられた面積が一つの金属回路板表面の3~70%である[1]記載のセラミックス金属回路基板の製造方法。
[3] 前記凹部が設けられた面積が一つの金属回路板表面の中で半導体素子実装部用領域および端子実装部用領域を除いて30~95%の範囲内である[1]ないし[2]のいずれか1項に記載のセラミックス金属回路基板の製造方法。
[4] 前記凹部の深さが金属回路板の厚みの10~90%の範囲である[1]ないし[3]のいずれか1項に記載のセラミックス金属回路基板の製造方法。
[5] 前記凹部を上から見たときの平均最小径d(mm)または平均最小溝幅wが0.5~2mmの範囲内である[1]ないし[4]のいずれか1項に記載のセラミックス金属回路基板の製造方法。
[6] 前記凹部同士の平均最短距離pがd/2(mm)以上またはw/2(mm)以上である[1]ないし[5]のいずれか1項に記載のセラミックス金属回路基板の製造方法。
[7] 前記凹部の断面形状が、U字、V字、長方形、円形から選ばれる1種である[1]ないし[6]のいずれか1項に記載のセラミックス金属回路基板の製造方法。
[8] 前記金属回路板の厚さが0.3mm以上である[1]ないし[7]のいずれか1項に記載のセラミックス金属回路基板の製造方法。
[9] 前記セラミックス基板の表面サイズが12cm 以上である[1]ないし[8]のいずれか1項に記載のセラミックス金属回路基板の製造方法。
[10] 前記セラミックス基板の前記金属回路板を設けた面と反対側に裏金属板を設けた構造を有する[1]ないし[9]のいずれか1項に記載のセラミックス金属回路基板の製造方法。
[11] 前記裏金属板に凹部を設けた構造を有する[10]記載のセラミックス金属回路基板の製造方法。
[12] 前記セラミックス基板が窒化珪素基板である[1]ないし[11]のいずれか1項に記載のセラミックス金属回路基板の製造方法。
[13] 前記セラミックス基板の表面(少なくとも前記金属回路板が設けられている部分を除く)の少なくとも一部に凹部を設けた[1]ないし[12]のいずれか1項に記載のセラミックス金属回路基板の製造方法。
[14] [1]ないし[13]のいずれか1項に記載の製造方法によるセラミックス金属回路基板の凹部を設けた金属回路板に半導体素子を実装した半導体装置。
[15] 前記凹部を設けた金属回路板に、複数の半導体素子を実装した[14]記載の半導体装置。
[16] 前記半導体素子のジャンクション温度が170℃以上である[14]ないし[15]のいずれか1項に記載の半導体装置。
[17] 樹脂モールドが施されている[14]ないし[16]のいずれか1項に記載の半導体装置。

Claims (17)

  1. セラミックス基板の少なくとも一方の面に複数の金属回路板が接合されたセラミックス金属回路基板の製造方法において、面積が100mm以上の金属回路板の少なくとも1つは表面の1~70%の範囲に、上から見た形状が円形または四角形である、深さ0.02mm以上の凹部を有し、前記凹部は前記金属回路板の端部から3mm以上内側にのみ形成されていることを特徴とするセラミックス金属回路基板の製造方法。
  2. 前記凹部が設けられた面積が一つの金属回路板表面の3~70%である請求項1記載のセラミックス金属回路基板の製造方法。
  3. 前記凹部が設けられた面積が一つの金属回路板表面の中で半導体素子実装部用領域および端子実装部用領域を除いて30~95%の範囲内である請求項1ないし請求項2のいずれか1項に記載のセラミックス金属回路基板の製造方法。
  4. 前記凹部の深さが金属回路板の厚みの10~90%の範囲である請求項1ないし請求項3のいずれか1項に記載のセラミックス金属回路基板の製造方法。
  5. 前記凹部を上から見たときの平均最小径d(mm)または平均最小溝幅wが0.5~2mmの範囲内である請求項1ないし請求項4のいずれか1項に記載のセラミックス金属回路基板の製造方法。
  6. 前記凹部同士の平均最短距離pがd/2(mm)以上またはw/2(mm)以上である請求項1ないし請求項5のいずれか1項に記載のセラミックス金属回路基板の製造方法。
  7. 前記凹部の断面形状が、U字、V字、長方形、円形から選ばれる1種である請求項1ないし請求項6のいずれか1項に記載のセラミックス金属回路基板の製造方法。
  8. 前記金属回路板の厚さが0.3mm以上である請求項1ないし請求項7のいずれか1項に記載のセラミックス金属回路基板の製造方法。
  9. 前記セラミックス基板の表面サイズが12cm以上である請求項1ないし請求項8のいずれか1項に記載のセラミックス金属回路基板の製造方法。
  10. 前記セラミックス基板の前記金属回路板を設けた面と反対側に裏金属板を設けた構造を有する請求項1ないし請求項9のいずれか1項に記載のセラミックス金属回路基板の製造方法。
  11. 前記裏金属板に凹部を設けた構造を有する請求項10記載のセラミックス金属回路基板の製造方法。
  12. 前記セラミックス基板が窒化珪素基板である請求項1ないし請求項11のいずれか1項に記載のセラミックス金属回路基板の製造方法。
  13. 前記セラミックス基板の表面(少なくとも前記金属回路板が設けられている部分を除く)の少なくとも一部に凹部を設けた請求項1ないし請求項12のいずれか1項に記載のセラミックス金属回路基板の製造方法。
  14. 請求項1ないし請求項13のいずれか1項に記載の製造方法によるセラミックス金属回路基板の凹部を設けた金属回路板に半導体素子を実装した半導体装置の製造方法
  15. 前記凹部を設けた金属回路板に、複数の半導体素子を実装した請求項14記載の半導体装置の製造方法
  16. 前記半導体素子のジャンクション温度が170℃以上である請求項14ないし請求項15のいずれか1項に記載の半導体装置の製造方法
  17. 樹脂モールドが施されている請求項14ないし請求項16のいずれか1項に記載の半導体装置の製造方法
JP2022150313A 2017-03-23 2022-09-21 セラミックス金属回路基板の製造方法および半導体装置の製造方法 Active JP7451638B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017057693 2017-03-23
JP2017057693 2017-03-23
JP2019507613A JP7204637B2 (ja) 2017-03-23 2018-03-15 セラミックス金属回路基板およびそれを用いた半導体装置
PCT/JP2018/010256 WO2018173921A1 (ja) 2017-03-23 2018-03-15 セラミックス金属回路基板およびそれを用いた半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019507613A Division JP7204637B2 (ja) 2017-03-23 2018-03-15 セラミックス金属回路基板およびそれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2022177207A JP2022177207A (ja) 2022-11-30
JP7451638B2 true JP7451638B2 (ja) 2024-03-18

Family

ID=63586007

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019507613A Active JP7204637B2 (ja) 2017-03-23 2018-03-15 セラミックス金属回路基板およびそれを用いた半導体装置
JP2022150313A Active JP7451638B2 (ja) 2017-03-23 2022-09-21 セラミックス金属回路基板の製造方法および半導体装置の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019507613A Active JP7204637B2 (ja) 2017-03-23 2018-03-15 セラミックス金属回路基板およびそれを用いた半導体装置

Country Status (5)

Country Link
US (2) US11594467B2 (ja)
EP (2) EP3608951B1 (ja)
JP (2) JP7204637B2 (ja)
CN (2) CN110313064B (ja)
WO (1) WO2018173921A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10104759B2 (en) * 2016-11-29 2018-10-16 Nxp Usa, Inc. Microelectronic modules with sinter-bonded heat dissipation structures and methods for the fabrication thereof
JP7390826B2 (ja) * 2019-08-30 2023-12-04 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2021068850A (ja) * 2019-10-25 2021-04-30 株式会社東芝 セラミックス金属回路基板およびそれを用いた半導体装置
JP7301732B2 (ja) * 2019-12-24 2023-07-03 株式会社東芝 ねじ止めパット部材付きセラミックス回路基板及びそれを用いた半導体装置
CN111952198B (zh) * 2020-08-25 2022-09-13 嘉兴启创科技咨询有限公司 一种半导体封装及其制备方法
WO2024154827A1 (ja) * 2023-01-20 2024-07-25 株式会社 東芝 窒化珪素基板およびそれを用いた窒化珪素回路基板

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083917A (ja) 2000-06-28 2002-03-22 Noge Denki Kogyo:Kk 表面に突起を有するリードフレーム、リードフレームの製造方法、半導体装置、および、半導体装置の製造方法
JP2007173405A (ja) 2005-12-20 2007-07-05 Showa Denko Kk 半導体モジュール
JP2008177461A (ja) 2007-01-22 2008-07-31 Denso Corp 電子装置およびその製造方法
WO2013136895A1 (ja) 2012-03-15 2013-09-19 富士電機株式会社 半導体装置
US20140318830A1 (en) 2011-02-28 2014-10-30 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronics assemblies, insulated metal substrate assemblies, and vehicles incorporating the same
JP2014216459A (ja) 2013-04-25 2014-11-17 三菱電機株式会社 半導体装置
JP2016058574A (ja) 2014-09-10 2016-04-21 三菱電機株式会社 半導体装置
JP2016143846A (ja) 2015-02-05 2016-08-08 三菱電機株式会社 半導体装置
JP2016152383A (ja) 2015-02-19 2016-08-22 三菱マテリアル株式会社 パワーモジュール用基板及びパワーモジュール
JP2016189421A (ja) 2015-03-30 2016-11-04 三菱マテリアル株式会社 放熱板付パワーモジュール用基板
JP2016207910A (ja) 2015-04-27 2016-12-08 三菱電機株式会社 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250823A (ja) 1995-03-10 1996-09-27 Toshiba Corp セラミックス回路基板
JP3115238B2 (ja) * 1996-09-09 2000-12-04 株式会社東芝 窒化けい素回路基板
JP4649027B2 (ja) * 1999-09-28 2011-03-09 株式会社東芝 セラミックス回路基板
JP3971296B2 (ja) * 2002-12-27 2007-09-05 Dowaホールディングス株式会社 金属−セラミックス接合基板およびその製造方法
DE10337640A1 (de) * 2003-08-16 2005-03-17 Semikron Elektronik Gmbh Leistungshalbleitermodul mit verbessertem thermischen Kontakt
JP4543279B2 (ja) * 2004-03-31 2010-09-15 Dowaメタルテック株式会社 アルミニウム接合部材の製造方法
JP2009206406A (ja) * 2008-02-29 2009-09-10 Mitsubishi Electric Corp パワー半導体装置
JP5839992B2 (ja) 2009-07-06 2016-01-06 株式会社東芝 Ledランプ及びヘッドライト
JP5669495B2 (ja) 2010-09-17 2015-02-12 株式会社大貫工業所 樹脂封止金属部品、それに用いるリードフレーム、及び金属部品の製造方法
JP5863234B2 (ja) 2010-12-01 2016-02-16 デンカ株式会社 セラミックス回路基板およびこれを用いたモジュール
WO2013094213A1 (ja) 2011-12-20 2013-06-27 株式会社 東芝 セラミックス銅回路基板とそれを用いた半導体装置
JP6253531B2 (ja) 2014-06-30 2017-12-27 ルネサスエレクトロニクス株式会社 半導体装置
JP6333693B2 (ja) 2014-09-30 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置
DE112015005654T5 (de) * 2014-12-18 2017-08-31 Mitsubishi Electric Corporation Isolierte Leiterplatte, Leistungsmodul und Leistungseinheit

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083917A (ja) 2000-06-28 2002-03-22 Noge Denki Kogyo:Kk 表面に突起を有するリードフレーム、リードフレームの製造方法、半導体装置、および、半導体装置の製造方法
JP2007173405A (ja) 2005-12-20 2007-07-05 Showa Denko Kk 半導体モジュール
JP2008177461A (ja) 2007-01-22 2008-07-31 Denso Corp 電子装置およびその製造方法
US20140318830A1 (en) 2011-02-28 2014-10-30 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronics assemblies, insulated metal substrate assemblies, and vehicles incorporating the same
WO2013136895A1 (ja) 2012-03-15 2013-09-19 富士電機株式会社 半導体装置
JP2014216459A (ja) 2013-04-25 2014-11-17 三菱電機株式会社 半導体装置
JP2016058574A (ja) 2014-09-10 2016-04-21 三菱電機株式会社 半導体装置
JP2016143846A (ja) 2015-02-05 2016-08-08 三菱電機株式会社 半導体装置
JP2016152383A (ja) 2015-02-19 2016-08-22 三菱マテリアル株式会社 パワーモジュール用基板及びパワーモジュール
JP2016189421A (ja) 2015-03-30 2016-11-04 三菱マテリアル株式会社 放熱板付パワーモジュール用基板
JP2016207910A (ja) 2015-04-27 2016-12-08 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
EP4401128A3 (en) 2024-10-02
US20230154826A1 (en) 2023-05-18
JP2022177207A (ja) 2022-11-30
WO2018173921A1 (ja) 2018-09-27
EP3608951A4 (en) 2020-12-16
US20190385926A1 (en) 2019-12-19
CN110313064A (zh) 2019-10-08
JP7204637B2 (ja) 2023-01-16
CN110313064B (zh) 2024-06-25
EP3608951B1 (en) 2024-07-24
US11973003B2 (en) 2024-04-30
US11594467B2 (en) 2023-02-28
EP3608951A1 (en) 2020-02-12
JPWO2018173921A1 (ja) 2020-01-30
CN118098990A (zh) 2024-05-28
EP4401128A2 (en) 2024-07-17

Similar Documents

Publication Publication Date Title
JP7451638B2 (ja) セラミックス金属回路基板の製造方法および半導体装置の製造方法
JP7000544B2 (ja) 半導体モジュールの製造方法
JPWO2018180965A1 (ja) セラミックス銅回路基板およびそれを用いた半導体装置
JP5864742B2 (ja) 支持体装置、支持体装置を備えている電気的な装置、並びに、支持体装置及び電気的な装置の製造方法
EP3255666B1 (en) Silicon nitride circuit substrate and electronic component module using same
JP2008227336A (ja) 半導体モジュール、これに用いられる回路基板
JP2008244100A (ja) 熱電モジュールおよびその製造方法
JP5642808B2 (ja) 金属接合セラミック基板
JP2008235852A (ja) セラミックス基板及びこれを用いた半導体モジュール
JP7204962B2 (ja) セラミックス回路基板および半導体モジュール
JP6832426B2 (ja) パワーモジュール用基板およびパワーモジュール
JP4124040B2 (ja) 半導体装置
JP2004307307A (ja) セラミックス回路基板とその製造方法
JP2006140401A (ja) 半導体集積回路装置
JP2001298136A (ja) ヒートシンク及び該ヒートシンク付き配線基板
JP4695672B2 (ja) 半導体装置
JP6980415B2 (ja) 電子部品収納用パッケージの製造方法および電子部品収納用パッケージ
JP2016201505A (ja) 半導体装置
JP2665203B2 (ja) 半導体装置及びその製造方法
JP2005347528A (ja) 半導体装置及びその製造方法
JP2009094264A (ja) 回路基板、半導体モジュール、半導体モジュールの設計方法
JP2005079376A (ja) 半導体パッケージ
JPH04199737A (ja) 半導体装置
JP2000228472A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220921

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240306

R150 Certificate of patent or registration of utility model

Ref document number: 7451638

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150