JP2004080060A - 電子部品用パッケージ及びその製造方法 - Google Patents

電子部品用パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2004080060A
JP2004080060A JP2003400508A JP2003400508A JP2004080060A JP 2004080060 A JP2004080060 A JP 2004080060A JP 2003400508 A JP2003400508 A JP 2003400508A JP 2003400508 A JP2003400508 A JP 2003400508A JP 2004080060 A JP2004080060 A JP 2004080060A
Authority
JP
Japan
Prior art keywords
plating
thickness
package
plating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003400508A
Other languages
English (en)
Other versions
JP2004080060A5 (ja
JP4663975B2 (ja
Inventor
Hideshi Matsubara
松原 英志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2003400508A priority Critical patent/JP4663975B2/ja
Publication of JP2004080060A publication Critical patent/JP2004080060A/ja
Publication of JP2004080060A5 publication Critical patent/JP2004080060A5/ja
Application granted granted Critical
Publication of JP4663975B2 publication Critical patent/JP4663975B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 パッケージ本体に銅製の放熱部材をロー付けした後、複数回Niメッキをかけることで製造されるパッケージで、放熱部材における2回目のNiメッキにフクレを発生させない。
【解決手段】 1回目にかけられるニッケルメッキ層31の厚さを1.5〜2.5μmとした。1回目のNiメッキ層31の厚さを1.5μm以上と厚くしたため、放熱部材21の銅の1回目のNiメッキ層31への拡散があっても、その表面に存在するCu−Ni合金層を少なくできる。したがって、2回目のNiメッキ層32の密着性の低下が小さくなり、フクレの発生も防止される。1回目のNiメッキ層31の厚さの上限を2.5μmとしたため、同Niメッキ自体の密着性の低下もない。
【選択図】    図1

Description

 本発明は、半導体集積回路素子等の電子部品の封止に用いられる電子部品用パッケージ(配線基板)に関し、詳しくはセラミックなどからなるパッケージ本体に、無酸素銅などからなる放熱部材(ヒートシンク)が接合され、その放熱部材及びこれを含む金属面にニッケルメッキが複数回かけられてなる電子部品用パッケージ(以下、単に「パッケージ」ともいう)に関する。
 この種の電子部品用パッケージは、例えばアルミナセラミックなどからなるパッケージ本体(以下、単に本体ともいう)の底面側に、例えば無酸素銅からなる放熱部材がAg−Cu共晶合金でロー(ろう)付けされて構成される。このようなパッケージは、放熱部材のロー付け後、酸化(腐食)防止等のため、本体のボンディングパッド(以下、パッドともいう)などの金属面(メタライズ面)及び放熱部材の露出面(放熱面)にニッケルメッキ(以下、Niメッキともいう)及び金メッキ(以下、Auメッキともいう)がかけられるのが普通である。
 ここにNiメッキは、耐蝕性さらにはAuメッキとの密着性を確保するためにかけられるのであるが、ピンホールの発生を防ぎ耐蝕性を高めるためには、なるべく厚めにかけるのが好ましく、この種のパッケージ部品では一般に2.5〜7.0μmの厚さとされるのが普通である。しかし、このように一度に厚くかける場合には、メッキ後に発生する内部応力によりパッドなどをなすメタライズ層が剥離する危険性が高くなることや、そのNiメッキ自体の密着性が低下したり、フクレ(ブリスター)が発生する危険性が高くなり、パッケージの製品不良を招いてしまう。このため、Niメッキは複数回に分けてかけるのが好ましいとされている。
 そして複数回に分けてかける場合には、耐蝕性さらには生産効率(メッキ処理時間)やコスト面から、1回のメッキ厚は従来0.5〜1.3μmの範囲とされるのがこの種の製品にかかわるメッキ技術における常識とされていた。そして、このようなメッキ工程では同メッキの密着性を高めるなどのため、1回目のNiメッキの後に、放熱部材のロー付け温度以下で例えば800℃でロー付けした場合には500〜700℃で加熱処理(以下、熱処理ともいう)をし、その後2回目のNiメッキをかけていた。
 ところが、このように1回目のNiメッキをかけ、その後の加熱処理後にかけた2回目のNiメッキは、放熱部材において、その1回目のNiメッキ層との密着性が悪くフクレが発生しやすいといった原因不明の問題があった。こうした問題は、最終的にその上にAuメッキをかけた後の完成品の全数検査において発見される上、その不良は、従来30〜50%にも達しており、製品歩留まりの著しい低下を招いていた。そして、こうした問題は3回に分けてNiメッキをかけた場合においても同様に発生していた。
 こうした中、本願発明者らは、2回目のNiメッキ後の放熱部材におけるフクレの発生原因について次のように推論した。1回目のNiメッキをした後に熱処理することで放熱部材をなす銅がNiメッキ層(以下、Niメッキともいう)中に拡散し、そのNiメッキ層の表面にCu−Niの合金層(以下、Cu−Ni合金層という)が形成される。そしてこのようなCu−Ni合金層は、Auメッキの下地としてかけられる2回目のNiメッキ層との密着性が悪く、同合金の存在が2回目のNiメッキのフクレの発生原因と考えられる。一方、放熱部材を成す銅の拡散量は、同じ温度、時間の熱処理条件下では一定と考えられる。そうとすれば、1回目のNiメッキ層の厚さを厚くすれば、1回目のNiメッキ層中に拡散し、その表面に存在する銅の量はその厚さに対応して稀釈され、或いは減少するはずである。したがって、1回目のNiメッキ層の厚さを所定の範囲に設定すれば2回目のNiメッキ層の密着性の低下を緩和ないし防止できると考えられる。
 このような考えに基づき本願発明者らは、1回目のNiメッキ層の厚さを種々変更した試料を多数作り、これらについて熱処理し、次いで2回目のNiメッキを一定厚さかけてフクレの発生状況、つまりはその密着性を各試料につき徹底的に調べた。その結果、1回目のNiメッキ層の厚さを所定範囲にした場合には、その後熱処理しても、1回目のNiメッキによるパッド用のメタライズ層の剥離や同メッキ自体のフクレの発生を招くこともなく、放熱部材における2回目のNiメッキについてもフクレの発生を格段と低減できることを知るに至った。
 本発明は、かかる知見に基づいてなされたもので、その目的とするところは、パッケージ本体に銅合金からなる放熱部材が接合され、該放熱部材に、Niメッキが複数回かけられてなる電子部品用パッケージにおいて、1回目のNiメッキ層の厚さを適切に設定することで、その後の加熱処理による同メッキの表面に、Cu−Ni合金層が存在するのを防ぎ、2回目のNiメッキの密着性を高めると共にフクレの発生を防止し、製品歩留まりの向上を図ることにある。
 前記目的を達成するため本発明は、パッケージ本体に銅又は銅合金からなる放熱部材が接合され、該放熱部材に、ニッケルメッキが複数回かけられてなる電子部品用パッケージにおいて、1回目にかけられるニッケルメッキ層の厚さを1.5〜2.5μmとしたことを特徴とする。
 このような電子部品用パッケージは、パッケージ本体に銅又は銅合金(以下、銅合金ともいう)からなる放熱部材を接合した後、該放熱部材を含む金属面に、Niメッキをかけ、その後、加熱処理して再度Niメッキをかけることで製造される。この際、従来では1回目のNiメッキ層の厚さは、0.5〜1.3μmであったのに対し、本発明では1回目のNiメッキ層の厚さが、1.5〜2.5μmと、従来より厚い。一方、銅合金製の放熱部材は通常融点が800℃程度の銀系ローでロー付けされるが、この場合には1回目のNiメッキの後に、最高温度が500〜700℃で加熱処理が行われる。
 この場合、1回目のNiメッキ層の厚さが従来のように0.5〜1.3μmと薄いと、その後の熱処理により放熱部材の銅がそのNiメッキ層中に拡散し、その表面に多くのCu−Ni合金層を形成してしまい、2回目のNiメッキの密着性を低下させる。これに対し本発明では1回目のNiメッキ層の厚さを1.5μm以上と厚くしたため、1回目のNiメッキ層への銅の拡散があっても、その表面に存在するCu−Ni合金層を少なくできる。したがって、2回目のNiメッキの密着性の低下が小さくなり、その分、フクレの発生も防止される。しかも、1回目のNiメッキ層の厚さの上限を2.5μmとしたため、放熱部材をロー付けした後でNiメッキをかけたとしても、同Niメッキが厚いことによるパッケージのボンディングパッド部位などのメタライズ層の剥がれや同Niメッキ自体の密着性の低下もない。
 なお、放熱部材をなす銅合金が酸化しやすい無酸素銅などの場合には、予めNiメッキをかけてから使用されることが多い。しかし、Niメッキをかけた放熱部材をロー付けすると、ロー付け時にその溶融ローがロー付け面からダイアタッチ面(半導体集積回路素子の搭載面)にまでも濡れ広がってその搭載(接合)に支障を来してしまう。このため放熱部材もこれをロー付けした後に他のメタライズ部位と同時にNiメッキを施すのが好ましい。
 本発明において1回目のNiメッキ層の厚さは1.5〜2.5μmの範囲とすればよいが、より好ましくは、1.5〜2.0μmの範囲である。このような範囲、つまり上限厚さを薄くすると、1回目のNiメッキ自体のフクレの発生を皆無とできるためである。なお、2回目以降のNiメッキ層の厚さは、そのメッキ自体による密着性の問題などがない範囲(例えば0.5〜2.5μm)で適宜に設定すればよいが、なるべく1回目と同一厚さとするのがメッキ作業上好ましい。
 本発明においてNiメッキは、2回に限られず3回以上であってもよいが、メッキ作業効率ないし生産性からは3回を限度とするのが適切である。因みに、メッキの密着安定化のためやメッキ層の内部応力の緩和のため、2回目のNiメッキ工程以後もそのメッキ後ごと加熱処理するのが好ましい。また、メッキはパッケージに応じて電解メッキや無電解メッキでかければよい。すなわち、被メッキ(対象)部位が相互に電気的導通が確保されているようなものでは電解メッキによればよいし、電気的に独立した被メッキ(対象)部位があるものでは無電解メッキやバレルメッキによればよいなど、適宜に実施すればよい。なお本発明におけるNiメッキには、Ni−Coメッキ、Ni−Bメッキ、Ni−Pメッキ等のNi合金メッキも含まれる。
 また、本発明のパッケージの最表面のNiメッキ層の上には、通常は適宜の厚さ(例えば2.0〜3.0μm)Auメッキがかけられるが、本発明ではこのAuメッキの有無自体は本質的に関係のないものである。そして、本発明において放熱部材をなす銅又は銅合金は、放熱性及び導電性の点を考慮し、無酸素銅、タフピッチ銅、りん青銅などの銅又は銅合金から選択される。なお、放熱部材の接合には、融点が熱処理の最高温度より高いロー材を用いればよい。
 以上の説明より明らかなように、本発明の放熱部材がロー付けされた電子部品用パッケージ及びその製法によれば次のような効果がある。すなわち、接合された放熱部材上の1回目のNiメッキ層の厚さを1.5〜2.5μmとしたことから、加熱処理しても、そのメッキ自体のフクレもないし、放熱部材におけるそのニッケルメッキ層の表面にCu−Ni合金層の発生を有効に防止できる。したがって、2回目のニッケルメッキのフクレの発生を効果的に防止できる。この結果、この種の電子部品パッケージの製造歩留まりを飛躍的に高めることができる。
 しかも、1回目のNiメッキ層の厚さの上限を2.5μmとしたため、放熱部材をロー付けした後でNiメッキをかけたとしても、同Niメッキが厚いことによるパッケージのボンディングパッド部位などのメタライズ層の剥がれや同Niメッキ自体の密着性の低下もない。とりわけ、1回目のNiメッキ層の厚さの上限を2.5μmとしたものでは、1回目のNiメッキ自体による他の部位のメタライズ層の剥離やそれ自体のフクレを発生を皆無とできる。
 本発明の実施の形態を図1を参照しながら詳細に説明する。図中1は、ヒートスラグ型といわれる電子部品用パッケージであって、セラミック製のパッケージ本体2と放熱部材21とを主体として次のように構成されている。すなわち、セラミック製のパッケージ本体2は、詳しくは図示しないが複数の所定のグリーンシートを積層、熱圧着して焼成することにより平面視、略正方形の枠状に形成されてなるもので、上面には電子部品Sの電極とワイヤWでボンディングするためのボンディングパッドをなすメタライズ層4やリード3の接続用のメタライズ層4が形成されている。そして、このメタライズ(金属)層4の上面には、絶縁材から成る枠状のリング5が同時焼成により形成され、メタライズ(金属)層4を内側と外側に分割すると共に、封止用の図示しないリッドの封止部を成すように構成されている。
 また、本体2の中央には、略正方形にて上下(上面から下面)に貫通(開口)する貫通孔7が形成されている。なお、本体2の下面8側における貫通孔7の開口の周縁面には所定の幅でもって図示はしないがタングステンからなるメタライズ層が本体2と同時焼成により形成され、その表面にはNiメッキ(図示せず)が施されている。一方、放熱部材21は本例では無酸素銅からなり、本体2の貫通孔7の内側面7aの平面形状より大きい略正方形板状をなす下段部22と、この上面中央に一体的に形成された上段部23とからなる断面凸型をなしている。なお、上段部23は、貫通孔7の内側面7aの平面形状よりやや小さい略正方形板状をなしている。
 しかして本例では、本体2の貫通孔7にその下面8側から、放熱部材21がその上段部23を隙間嵌め状態で挿入され、その中央に位置決めされ、下段部22の上面(肩面)24を本体2の下面8側におけるNiメッキ付きメタライズ層に、銀ロー(箔)25を介し、例えば800℃に加熱してロー付けにより固着されている。そして、放熱部材21の上段部23の上面が電子部品Sなどをハンダ付けして搭載するダイアタッチ面26をなし、このダイアタッチ面26と貫通孔7の内側面7aの上寄り部位とでダイアタッチキャビティ(凹所)が形成されている。
 そして本例では、本体2に放熱部材21やリード3をロー付けした後、ボンディングパッドなどをなすメタライズ層4の表面(金属面)やダイアタッチ面26を含む放熱部材21の表面(露出面)などの金属面に電解メッキ法によって、2層のニッケルメッキ層31,32がかけられ、その上にAuメッキ(層)33がかけられている(以下、メッキ層は単にメッキともいう)。ただし、これらのメッキは、1回目のニッケルメッキ31が例えば1.5〜2.5μmの厚さでかけられ、次にロー付け温度を超えない範囲で、最高温度が500〜700℃で加熱処理され、そのNiメッキ層31をメタライズ層4の表面や放熱部材21の表面に密着させた。そして、2回目のNiメッキ32を例えば0.5〜1.0μmの厚さかけ、さらに同様の加熱処理をし、最後に仕上げメッキとしてAuメッキ33を2.5μmかけたものである。
 こうして製造された本例のパッケージは、1回目にかけられたNiメッキ層31の厚さが1.5〜2.5μmと厚いため、その後の熱処理で放熱部材(無酸素銅)21から同Niメッキ層31中に拡散する銅による、同Niメッキ層31の表面におけるCu−Ni合金層が存在しにくい厚さとされている。したがって、その上に被着形成される2回目のNiメッキ層32の密着性の低下もなくフクレの発生もないのである。しかも1回目のNiメッキ層31は2.5μm以下と、他の部位のメタライズ層4を剥離させたり、1回目のNiメッキ層31自体が放熱部材21などの表面でフクレを起こす厚さでもない。これにより、その上にAuメッキ33をかけてなる製品においても不良の発生が防止され、パッケージ1の製造歩留まりを著しく向上させることができる。
 さて次に、前記形態のパッケージ1の製造において電解メッキ法により1回目にニッケルメッキを0.5〜3.0μmの厚さかけた後、H雰囲気下で最高温度600℃で熱処理し、そして、2回目に同Niメッキを0.5〜3.0μmの厚さかけた。こうして製造したパッケージの試料(Auメッキなし)について、2回目のNiメッキ層32の放熱部材21における密着性ないしフクレの発生状況を拡大鏡にて測定、確認した。結果は、表1に示した通りである。ただし、試料(パッケージ)数は各試料No.とも20個であり、φ50μm以上のフクレが放熱部材21における2回目のNiメッキ層32中に1か所でもあったものを「フクレ発生有り」としてカウントした。
Figure 2004080060
 表1より、試料No.3、つまり1回目のNiメッキ層31の厚さを1.3μmとしたものでは、試料No.1,2のようにその厚さを0.5〜1.0μmとしたものに比べ、フクレの発生割合が10%と激減している。とりわけ1回目のNiメッキ層31の厚さを1.5〜3.0μmとしたもの(試料No.4〜9)ではフクレの発生は0であった。
 次に前記の形態において同様のメッキ法によって1回目のNiメッキ層31を厚さ0.5〜3.0μmかけた後、H雰囲気下、最高温度600℃で熱処理し、そのNiメッキ層31中に放熱部材21の銅を拡散させ、同Niメッキ層31の表面にCu−Ni合金層を形成した試料を製造した。こうして製造した各試料について、同メッキ層31の表面の銅含有量(拡散量)をEDS分析によって測定、確認した。結果は表2に示した通りである。ただし、EDS分析による銅(Cu)含有量の分析・測定条件は、分析装置がノーランインスツルメント社製のTN5502Nで、加速電圧20kV、照射電流1.0×10−7mA、スポット径(分析面積)φ1.0μmである。なお、Cu含有量(原子%)の結果は、各試料No.について1回目のNiメッキ層31の厚さ条件ごと3つの試料(パッケージ)とし、その各々について放熱部材21の裏面中央のNiメッキ層31の表面の3点(箇所)を測定し、その9つの測定値の平均値である。
Figure 2004080060
 この結果から明らかなように、1回目のNiメッキ層31の厚さを厚くするほど、そのNiメッキ層31の表面に存在するCuの量は減少している。なお、試料No.80ものがそれより薄い試料No.6,7のものよりCuの拡散量が若干多かった。しかし、1回目のNiメッキ層31の厚さを1.5μm以上とした試料No.4〜9のものにおいては、試料No.1と2のものより銅の拡散量が確実に小さく、10原子wt%以下となっている。この結果よりNiメッキ層31が厚くなる程、拡散した銅がNiメッキ層31の表面に存在しにくいことがわかる。この結果より、Cu拡散量を減少する点からは、メッキ層31の厚をなるべく厚くするのが好ましいことが分かる。
 次に前記形態のパッケージの製造において1回目のNiメッキ層31を前と同様に電解メッキ法によりその厚さが0.5〜3.0μmの範囲となるようにかけ、H雰囲気下、最高温度500〜700℃で熱処理し、その後、放熱部材21における1回目のNiメッキ層31自体の密着性についてフクレ発生状況を拡大鏡にて測定し確認した。結果は表3に示した通りである。ただし、試料数は各試料No.ごと20個であり、φ50μm以上のフクレが放熱部材21のNiメッキ層31中に1か所でもあったものを「フクレ発生有り」としてカウントした。
Figure 2004080060
 この結果のように1回のNiメッキ層31の厚さが、0.5〜2.5μmのもの(試料No.1〜8)では、フクレの発生率は10%以下であった。これに対して、試料No.9のように、3.0μmとなるようにかけた場合には、そのNiメッキ層31自体にフクレが60%と多く発生した。これより、1回目のNiメッキ層31の厚さは、2.5μmを超えないようにするのが好ましく、とくに好ましくは2.0μm以下である。以上のことから、1回目のNiメッキ層31の厚さは、1.5〜2.5μmとするのが好ましく、より好ましくは1.5〜2.0μmの範囲である。なお、Niメッキの全厚さは、パッケージに要求される設計に応じ設定すればよいし、その全厚さに応じてメッキ回数を決めればよい。なお、上記においては電解メッキによる場合で説明したが、無電解メッキでかける場合でも同様の結果である。
 なお前記形態では、パッケージ本体2の上下に貫通する貫通孔7に、段付き状に形成された放熱部材21がその上段部23をパッケージ本体2の下方から隙間嵌め状態で挿入されてなる電子部品用パッケージ1において説明したが、本発明はこのようなパッケージに限定されるものではない。図2に示したパッケージ41のように、本体42の底面48に、無酸素銅製の平板状の放熱部材51が接合されたものにおいても、その接合後Niメッキを複数回かけるものにおいて同様に適用でき同様の効果がある。なお、図2のものは、中央の凹部底面がダイアタッチ面46とされ、ここに電子部品Sを搭載し、本体底面48に放熱部材51がロー付けされる構造を成すものであるが、前記形態におけるパッケージと、Niメッキの構成及びその効果について相違はないので詳細な説明は省略する。
 すなわち本発明はパッケージ本体に銅合金からなる放熱部材が接合され、該放熱部材を含む金属面にNiメッキが複数回かけられてなる電子部品用パッケージにおいて広く適用できる。もちろんPGA(ピングリッドアレイ)、LGA(ランドグリッドアレイ)の各タイプの配線基板など、プリント基板(外部回路基板)との接続方式にかかわらず各種の電子部品用パッケージにおいて具体化できることは明らかである。また、パッケージ本体は、アルミナセラミック製に限られず、ガラスセラミック、AlN、ムライト等からなるものでも広く適用できる。
本発明に係るパッケージを具体化した実施形態例の側面断面図。 パッケージの別の形態を示す側面断面図。
符号の説明
 1,41 電子部品用パッケージ
 2,42 パッケージ本体
 4 メタライズ層
 7 貫通孔
21,51 放熱部材
31,32 Niメッキ層
33 Auメッキ層
 S 電子部品

Claims (4)

  1.  パッケージ本体に銅又は銅合金からなる放熱部材が接合され、該放熱部材に、ニッケルメッキが複数回かけられてなる電子部品用パッケージにおいて、
    1回目にかけられるニッケルメッキ層の厚さを1.5〜2.5μmとしたことを特徴とする電子部品用パッケージ。
  2.  パッケージ本体に銅又は銅合金からなる放熱部材が接合され、該放熱部材に、ニッケルメッキが複数回かけられてなる電子部品用パッケージにおいて、
    1回目にかけられるニッケルメッキ層の厚さを1.5〜2.0μmとしたことを特徴とする電子部品用パッケージ。
  3.  パッケージ本体に銅又は銅合金からなる放熱部材を接合した後、該放熱部材を含む金属面に、ニッケルメッキをかけ、その後、加熱処理して再度ニッケルメッキをかけることで電子部品用パッケージを製造する方法において、
    1回目にかけるニッケルメッキ層の厚さを1.5〜2.5μmとしたことを特徴とする電子部品用パッケージの製造方法。
  4.  パッケージ本体に銅又は銅合金からなる放熱部材を接合した後、該放熱部材を含む金属面に、ニッケルメッキをかけ、その後、加熱処理して再度ニッケルメッキをかけることで電子部品用パッケージを製造する方法において、
    1回目にかけるニッケルメッキ層の厚さを1.5〜2.0μmとしたことを特徴とする電子部品用パッケージの製造方法。
JP2003400508A 2003-11-28 2003-11-28 電子部品用パッケージ Expired - Fee Related JP4663975B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003400508A JP4663975B2 (ja) 2003-11-28 2003-11-28 電子部品用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003400508A JP4663975B2 (ja) 2003-11-28 2003-11-28 電子部品用パッケージ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP29447398A Division JP3512653B2 (ja) 1998-09-30 1998-09-30 電子部品用パッケージの製造方法

Publications (3)

Publication Number Publication Date
JP2004080060A true JP2004080060A (ja) 2004-03-11
JP2004080060A5 JP2004080060A5 (ja) 2005-12-22
JP4663975B2 JP4663975B2 (ja) 2011-04-06

Family

ID=32025987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003400508A Expired - Fee Related JP4663975B2 (ja) 2003-11-28 2003-11-28 電子部品用パッケージ

Country Status (1)

Country Link
JP (1) JP4663975B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006028208A1 (ja) * 2004-09-10 2006-03-16 Mitsui Mining & Smelting Co., Ltd. キャパシタ層形成材及びキャパシタ層形成材を用いて得られる内蔵キャパシタ回路を備えるプリント配線板
JP2007123566A (ja) * 2005-10-28 2007-05-17 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
US20080298024A1 (en) * 2007-05-31 2008-12-04 A.L.M.T. Corp. Heat spreader and method for manufacturing the same, and semiconductor device
JP2013123011A (ja) * 2011-12-12 2013-06-20 Denso Corp 電子装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006028208A1 (ja) * 2004-09-10 2006-03-16 Mitsui Mining & Smelting Co., Ltd. キャパシタ層形成材及びキャパシタ層形成材を用いて得られる内蔵キャパシタ回路を備えるプリント配線板
JP2006080401A (ja) * 2004-09-10 2006-03-23 Mitsui Mining & Smelting Co Ltd キャパシタ層形成材及びキャパシタ層形成材を用いて得られる内蔵キャパシタ回路を備えるプリント配線板。
KR100844258B1 (ko) * 2004-09-10 2008-07-07 미쓰이 긴조꾸 고교 가부시키가이샤 커패시터층 형성재 및 커패시터층 형성재를 이용하여얻어지는 내장 커패시터 회로를 구비하는 프린트 배선판
US7430106B2 (en) 2004-09-10 2008-09-30 Mitsui Mining & Smelting Co., Ltd. Materials for forming capacitor layer and printed wiring board having embedded capacitor circuit obtained by using the same
JP2007123566A (ja) * 2005-10-28 2007-05-17 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
US20080298024A1 (en) * 2007-05-31 2008-12-04 A.L.M.T. Corp. Heat spreader and method for manufacturing the same, and semiconductor device
JP2013123011A (ja) * 2011-12-12 2013-06-20 Denso Corp 電子装置

Also Published As

Publication number Publication date
JP4663975B2 (ja) 2011-04-06

Similar Documents

Publication Publication Date Title
JP6632686B2 (ja) 半導体装置および半導体装置の製造方法
JP6297082B2 (ja) セラミック基板およびその製造方法
JP5566383B2 (ja) 回路基板の製造方法、及び、これにより製造される回路基板、及び、これに用いられる回路基板用母基板
JP6685112B2 (ja) リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法
JP2018516464A (ja) 開気孔接触片のガルバニック接合による部品の電気接触方法およびそれに対応する部品モジュール
JP4663975B2 (ja) 電子部品用パッケージ
US10039179B2 (en) Wiring substrate
JP3512653B2 (ja) 電子部品用パッケージの製造方法
JP6613089B2 (ja) 配線基板およびその製造方法
JPH11245083A (ja) 半田及びそれを用いた回路基板
US20190181066A1 (en) Power module substrate, power module, and method for manufacturing power module substrate
JP2007063042A (ja) セラミクス基板およびセラミクス基板を用いた電子部品
JP3470789B2 (ja) 配線基板及びその製造方法
JP2016051709A (ja) 配線基板、電子装置および電子モジュール
JPS628532A (ja) 金メツキされた電子部品パツケ−ジ
WO2022014319A1 (ja) 絶縁基板およびその製造方法
JP6970137B2 (ja) 配線基板
JP4387475B2 (ja) 配線基板
JP2004006944A (ja) 配線基板及びその製造方法
KR101162506B1 (ko) 반도체 패키지 제조용 인쇄회로기판 및 그 제조 방법
JP6685750B2 (ja) 配線基板およびその製造方法
JP2002270973A (ja) 放熱板を用いた部品の実装構造
JP2018206879A (ja) 電子部品収納用パッケージの製造方法および電子部品収納用パッケージ
CN111490018A (zh) 具有金属导热凸块接垫的陶瓷基板元件、组件及制法
JP2000236058A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050926

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090309

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090421

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110106

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees